net/cnxk: add TM capabilities and queue rate limit handlers
[dpdk.git] / drivers / net / cnxk / meson.build
1 # SPDX-License-Identifier: BSD-3-Clause
2 # Copyright(C) 2021 Marvell.
3 #
4
5 if not dpdk_conf.get('RTE_ARCH_64')
6     build = false
7     reason = 'only supported on 64-bit'
8     subdir_done()
9 endif
10
11 sources = files(
12         'cnxk_ethdev.c',
13         'cnxk_ethdev_devargs.c',
14         'cnxk_ethdev_ops.c',
15         'cnxk_link.c',
16         'cnxk_lookup.c',
17         'cnxk_ptp.c',
18         'cnxk_rte_flow.c',
19         'cnxk_stats.c',
20         'cnxk_tm.c',
21 )
22
23 # CN9K
24 sources += files(
25         'cn9k_ethdev.c',
26         'cn9k_rte_flow.c',
27         'cn9k_rx.c',
28         'cn9k_rx_mseg.c',
29         'cn9k_rx_vec.c',
30         'cn9k_rx_vec_mseg.c',
31         'cn9k_tx.c',
32         'cn9k_tx_mseg.c',
33         'cn9k_tx_vec.c',
34         'cn9k_tx_vec_mseg.c',
35 )
36 # CN10K
37 sources += files(
38         'cn10k_ethdev.c',
39         'cn10k_rte_flow.c',
40         'cn10k_rx.c',
41         'cn10k_rx_mseg.c',
42         'cn10k_rx_vec.c',
43         'cn10k_rx_vec_mseg.c',
44         'cn10k_tx.c',
45         'cn10k_tx_mseg.c',
46         'cn10k_tx_vec.c',
47         'cn10k_tx_vec_mseg.c',
48 )
49
50 deps += ['bus_pci', 'cryptodev', 'eventdev', 'security']
51 deps += ['common_cnxk', 'mempool_cnxk']
52
53 # Allow implicit vector conversions and strict aliasing warning
54 extra_flags = ['-flax-vector-conversions', '-Wno-strict-aliasing']
55 foreach flag: extra_flags
56     if cc.has_argument(flag)
57         cflags += flag
58     endif
59 endforeach