drivers/net/cxgbe/base/t4_msg.h

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  * Copyright(c) 2014-2018 Chelsio Communications.
   3  * All rights reserved.
   4  */
   5
   6 #ifndef T4_MSG_H
   7 #define T4_MSG_H
   8
   9 enum {
  10         CPL_ACT_OPEN_REQ      = 0x3,
  11         CPL_SET_TCB_FIELD     = 0x5,
  12         CPL_ABORT_REQ         = 0xA,
  13         CPL_ABORT_RPL         = 0xB,
  14         CPL_L2T_WRITE_REQ     = 0x12,
  15         CPL_TID_RELEASE       = 0x1A,
  16         CPL_L2T_WRITE_RPL     = 0x23,
  17         CPL_ACT_OPEN_RPL      = 0x25,
  18         CPL_ABORT_RPL_RSS     = 0x2D,
  19         CPL_SET_TCB_RPL       = 0x3A,
  20         CPL_ACT_OPEN_REQ6     = 0x83,
  21         CPL_SGE_EGR_UPDATE    = 0xA5,
  22         CPL_FW4_MSG           = 0xC0,
  23         CPL_FW6_MSG           = 0xE0,
  24         CPL_TX_PKT_LSO        = 0xED,
  25         CPL_TX_PKT_XT         = 0xEE,
  26 };
  27
  28 enum CPL_error {
  29         CPL_ERR_NONE               = 0,
  30         CPL_ERR_TCAM_FULL          = 3,
  31 };
  32
  33 enum {
  34         ULP_MODE_NONE          = 0,
  35 };
  36
  37 enum {
  38         CPL_ABORT_SEND_RST = 0,
  39         CPL_ABORT_NO_RST,
  40 };
  41
  42 enum {                     /* TX_PKT_XT checksum types */
  43         TX_CSUM_TCPIP  = 8,
  44         TX_CSUM_UDPIP  = 9,
  45         TX_CSUM_TCPIP6 = 10,
  46 };
  47
  48 union opcode_tid {
  49         __be32 opcode_tid;
  50         __u8 opcode;
  51 };
  52
  53 #define S_CPL_OPCODE    24
  54 #define V_CPL_OPCODE(x) ((x) << S_CPL_OPCODE)
  55
  56 #define G_TID(x)    ((x) & 0xFFFFFF)
  57
  58 /* tid is assumed to be 24-bits */
  59 #define MK_OPCODE_TID(opcode, tid) (V_CPL_OPCODE(opcode) | (tid))
  60
  61 #define OPCODE_TID(cmd) ((cmd)->ot.opcode_tid)
  62
  63 /* extract the TID from a CPL command */
  64 #define GET_TID(cmd) (G_TID(be32_to_cpu(OPCODE_TID(cmd))))
  65
  66 /* partitioning of TID fields that also carry a queue id */
  67 #define S_TID_TID    0
  68 #define M_TID_TID    0x3fff
  69 #define G_TID_TID(x) (((x) >> S_TID_TID) & M_TID_TID)
  70
  71 #define S_TID_QID    14
  72 #define V_TID_QID(x) ((x) << S_TID_QID)
  73
  74 struct rss_header {
  75         __u8 opcode;
  76 #if RTE_BYTE_ORDER == RTE_LITTLE_ENDIAN
  77         __u8 channel:2;
  78         __u8 filter_hit:1;
  79         __u8 filter_tid:1;
  80         __u8 hash_type:2;
  81         __u8 ipv6:1;
  82         __u8 send2fw:1;
  83 #else
  84         __u8 send2fw:1;
  85         __u8 ipv6:1;
  86         __u8 hash_type:2;
  87         __u8 filter_tid:1;
  88         __u8 filter_hit:1;
  89         __u8 channel:2;
  90 #endif
  91         __be16 qid;
  92         __be32 hash_val;
  93 };
  94
  95 #if defined(RSS_HDR_VLD) || defined(CHELSIO_FW)
  96 #define RSS_HDR struct rss_header rss_hdr
  97 #else
  98 #define RSS_HDR
  99 #endif
 100
 101 #ifndef CHELSIO_FW
 102 struct work_request_hdr {
 103         __be32 wr_hi;
 104         __be32 wr_mid;
 105         __be64 wr_lo;
 106 };
 107
 108 #define WR_HDR struct work_request_hdr wr
 109 #define WR_HDR_SIZE sizeof(struct work_request_hdr)
 110 #else
 111 #define WR_HDR
 112 #define WR_HDR_SIZE 0
 113 #endif
 114
 115 #define S_COOKIE    5
 116 #define M_COOKIE    0x7
 117 #define V_COOKIE(x) ((x) << S_COOKIE)
 118 #define G_COOKIE(x) (((x) >> S_COOKIE) & M_COOKIE)
 119
 120 /* option 0 fields */
 121 #define S_TX_CHAN    2
 122 #define V_TX_CHAN(x) ((x) << S_TX_CHAN)
 123
 124 #define S_DELACK    5
 125 #define V_DELACK(x) ((x) << S_DELACK)
 126
 127 #define S_NON_OFFLOAD    7
 128 #define V_NON_OFFLOAD(x) ((x) << S_NON_OFFLOAD)
 129 #define F_NON_OFFLOAD    V_NON_OFFLOAD(1U)
 130
 131 #define S_ULP_MODE    8
 132 #define V_ULP_MODE(x) ((x) << S_ULP_MODE)
 133
 134 #define S_SMAC_SEL    28
 135 #define V_SMAC_SEL(x) ((__u64)(x) << S_SMAC_SEL)
 136
 137 #define S_TCAM_BYPASS    48
 138 #define V_TCAM_BYPASS(x) ((__u64)(x) << S_TCAM_BYPASS)
 139 #define F_TCAM_BYPASS    V_TCAM_BYPASS(1ULL)
 140
 141 #define S_L2T_IDX    36
 142 #define V_L2T_IDX(x) ((__u64)(x) << S_L2T_IDX)
 143
 144 #define S_NAGLE    49
 145 #define V_NAGLE(x) ((__u64)(x) << S_NAGLE)
 146
 147 /* option 2 fields */
 148 #define S_RSS_QUEUE    0
 149 #define V_RSS_QUEUE(x) ((x) << S_RSS_QUEUE)
 150
 151 #define S_RSS_QUEUE_VALID    10
 152 #define V_RSS_QUEUE_VALID(x) ((x) << S_RSS_QUEUE_VALID)
 153 #define F_RSS_QUEUE_VALID    V_RSS_QUEUE_VALID(1U)
 154
 155 #define S_CONG_CNTRL    14
 156 #define V_CONG_CNTRL(x) ((x) << S_CONG_CNTRL)
 157
 158 #define S_RX_CHANNEL    26
 159 #define V_RX_CHANNEL(x) ((x) << S_RX_CHANNEL)
 160 #define F_RX_CHANNEL    V_RX_CHANNEL(1U)
 161
 162 #define S_CCTRL_ECN    27
 163 #define V_CCTRL_ECN(x) ((x) << S_CCTRL_ECN)
 164
 165 #define S_T5_OPT_2_VALID    31
 166 #define V_T5_OPT_2_VALID(x) ((x) << S_T5_OPT_2_VALID)
 167 #define F_T5_OPT_2_VALID    V_T5_OPT_2_VALID(1U)
 168
 169 struct cpl_t6_act_open_req {
 170         WR_HDR;
 171         union opcode_tid ot;
 172         __be16 local_port;
 173         __be16 peer_port;
 174         __be32 local_ip;
 175         __be32 peer_ip;
 176         __be64 opt0;
 177         __be32 rsvd;
 178         __be32 opt2;
 179         __be64 params;
 180         __be32 rsvd2;
 181         __be32 opt3;
 182 };
 183
 184 struct cpl_t6_act_open_req6 {
 185         WR_HDR;
 186         union opcode_tid ot;
 187         __be16 local_port;
 188         __be16 peer_port;
 189         __be64 local_ip_hi;
 190         __be64 local_ip_lo;
 191         __be64 peer_ip_hi;
 192         __be64 peer_ip_lo;
 193         __be64 opt0;
 194         __be32 rsvd;
 195         __be32 opt2;
 196         __be64 params;
 197         __be32 rsvd2;
 198         __be32 opt3;
 199 };
 200
 201 #define S_FILTER_TUPLE  24
 202 #define V_FILTER_TUPLE(x) ((x) << S_FILTER_TUPLE)
 203
 204 struct cpl_act_open_rpl {
 205         RSS_HDR
 206         union opcode_tid ot;
 207         __be32 atid_status;
 208 };
 209
 210 /* cpl_act_open_rpl.atid_status fields */
 211 #define S_AOPEN_STATUS    0
 212 #define M_AOPEN_STATUS    0xFF
 213 #define G_AOPEN_STATUS(x) (((x) >> S_AOPEN_STATUS) & M_AOPEN_STATUS)
 214
 215 #define S_AOPEN_ATID    8
 216 #define M_AOPEN_ATID    0xFFFFFF
 217 #define G_AOPEN_ATID(x) (((x) >> S_AOPEN_ATID) & M_AOPEN_ATID)
 218
 219 struct cpl_set_tcb_field {
 220         WR_HDR;
 221         union opcode_tid ot;
 222         __be16 reply_ctrl;
 223         __be16 word_cookie;
 224         __be64 mask;
 225         __be64 val;
 226 };
 227
 228 /* cpl_set_tcb_field.word_cookie fields */
 229 #define S_WORD    0
 230 #define V_WORD(x) ((x) << S_WORD)
 231
 232 /* cpl_get_tcb.reply_ctrl fields */
 233 #define S_QUEUENO    0
 234 #define V_QUEUENO(x) ((x) << S_QUEUENO)
 235
 236 #define S_REPLY_CHAN    14
 237 #define V_REPLY_CHAN(x) ((x) << S_REPLY_CHAN)
 238
 239 #define S_NO_REPLY    15
 240 #define V_NO_REPLY(x) ((x) << S_NO_REPLY)
 241
 242 struct cpl_set_tcb_rpl {
 243         RSS_HDR
 244         union opcode_tid ot;
 245         __be16 rsvd;
 246         __u8   cookie;
 247         __u8   status;
 248         __be64 oldval;
 249 };
 250
 251 /* cpl_abort_req status command code
 252  */
 253 struct cpl_abort_req {
 254         WR_HDR;
 255         union opcode_tid ot;
 256         __be32 rsvd0;
 257         __u8  rsvd1;
 258         __u8  cmd;
 259         __u8  rsvd2[6];
 260 };
 261
 262 struct cpl_abort_rpl_rss {
 263         RSS_HDR
 264         union opcode_tid ot;
 265         __u8  rsvd[3];
 266         __u8  status;
 267 };
 268
 269 struct cpl_abort_rpl {
 270         WR_HDR;
 271         union opcode_tid ot;
 272         __be32 rsvd0;
 273         __u8  rsvd1;
 274         __u8  cmd;
 275         __u8  rsvd2[6];
 276 };
 277
 278 struct cpl_tid_release {
 279         WR_HDR;
 280         union opcode_tid ot;
 281         __be32 rsvd;
 282 };
 283
 284 struct cpl_tx_data {
 285         union opcode_tid ot;
 286         __be32 len;
 287         __be32 rsvd;
 288         __be32 flags;
 289 };
 290
 291 struct cpl_tx_pkt_core {
 292         __be32 ctrl0;
 293         __be16 pack;
 294         __be16 len;
 295         __be64 ctrl1;
 296 };
 297
 298 struct cpl_tx_pkt {
 299         WR_HDR;
 300         struct cpl_tx_pkt_core c;
 301 };
 302
 303 /* cpl_tx_pkt_core.ctrl0 fields */
 304 #define S_TXPKT_PF    8
 305 #define M_TXPKT_PF    0x7
 306 #define V_TXPKT_PF(x) ((x) << S_TXPKT_PF)
 307 #define G_TXPKT_PF(x) (((x) >> S_TXPKT_PF) & M_TXPKT_PF)
 308
 309 #define S_TXPKT_INTF    16
 310 #define M_TXPKT_INTF    0xF
 311 #define V_TXPKT_INTF(x) ((x) << S_TXPKT_INTF)
 312 #define G_TXPKT_INTF(x) (((x) >> S_TXPKT_INTF) & M_TXPKT_INTF)
 313
 314 #define S_TXPKT_OPCODE    24
 315 #define M_TXPKT_OPCODE    0xFF
 316 #define V_TXPKT_OPCODE(x) ((x) << S_TXPKT_OPCODE)
 317 #define G_TXPKT_OPCODE(x) (((x) >> S_TXPKT_OPCODE) & M_TXPKT_OPCODE)
 318
 319 /* cpl_tx_pkt_core.ctrl1 fields */
 320 #define S_TXPKT_IPHDR_LEN    20
 321 #define M_TXPKT_IPHDR_LEN    0x3FFF
 322 #define V_TXPKT_IPHDR_LEN(x) ((__u64)(x) << S_TXPKT_IPHDR_LEN)
 323 #define G_TXPKT_IPHDR_LEN(x) (((x) >> S_TXPKT_IPHDR_LEN) & M_TXPKT_IPHDR_LEN)
 324
 325 #define S_TXPKT_ETHHDR_LEN    34
 326 #define M_TXPKT_ETHHDR_LEN    0x3F
 327 #define V_TXPKT_ETHHDR_LEN(x) ((__u64)(x) << S_TXPKT_ETHHDR_LEN)
 328 #define G_TXPKT_ETHHDR_LEN(x) (((x) >> S_TXPKT_ETHHDR_LEN) & M_TXPKT_ETHHDR_LEN)
 329
 330 #define S_T6_TXPKT_ETHHDR_LEN    32
 331 #define M_T6_TXPKT_ETHHDR_LEN    0xFF
 332 #define V_T6_TXPKT_ETHHDR_LEN(x) ((__u64)(x) << S_T6_TXPKT_ETHHDR_LEN)
 333 #define G_T6_TXPKT_ETHHDR_LEN(x) \
 334         (((x) >> S_T6_TXPKT_ETHHDR_LEN) & M_T6_TXPKT_ETHHDR_LEN)
 335
 336 #define S_TXPKT_CSUM_TYPE    40
 337 #define M_TXPKT_CSUM_TYPE    0xF
 338 #define V_TXPKT_CSUM_TYPE(x) ((__u64)(x) << S_TXPKT_CSUM_TYPE)
 339 #define G_TXPKT_CSUM_TYPE(x) (((x) >> S_TXPKT_CSUM_TYPE) & M_TXPKT_CSUM_TYPE)
 340
 341 #define S_TXPKT_VLAN    44
 342 #define M_TXPKT_VLAN    0xFFFF
 343 #define V_TXPKT_VLAN(x) ((__u64)(x) << S_TXPKT_VLAN)
 344 #define G_TXPKT_VLAN(x) (((x) >> S_TXPKT_VLAN) & M_TXPKT_VLAN)
 345
 346 #define S_TXPKT_VLAN_VLD    60
 347 #define V_TXPKT_VLAN_VLD(x) ((__u64)(x) << S_TXPKT_VLAN_VLD)
 348 #define F_TXPKT_VLAN_VLD    V_TXPKT_VLAN_VLD(1ULL)
 349
 350 #define S_TXPKT_IPCSUM_DIS    62
 351 #define V_TXPKT_IPCSUM_DIS(x) ((__u64)(x) << S_TXPKT_IPCSUM_DIS)
 352 #define F_TXPKT_IPCSUM_DIS    V_TXPKT_IPCSUM_DIS(1ULL)
 353
 354 #define S_TXPKT_L4CSUM_DIS    63
 355 #define V_TXPKT_L4CSUM_DIS(x) ((__u64)(x) << S_TXPKT_L4CSUM_DIS)
 356 #define F_TXPKT_L4CSUM_DIS    V_TXPKT_L4CSUM_DIS(1ULL)
 357
 358 struct cpl_tx_pkt_lso_core {
 359         __be32 lso_ctrl;
 360         __be16 ipid_ofst;
 361         __be16 mss;
 362         __be32 seqno_offset;
 363         __be32 len;
 364         /* encapsulated CPL (TX_PKT, TX_PKT_XT or TX_DATA) follows here */
 365 };
 366
 367 struct cpl_tx_pkt_lso {
 368         WR_HDR;
 369         struct cpl_tx_pkt_lso_core c;
 370         /* encapsulated CPL (TX_PKT, TX_PKT_XT or TX_DATA) follows here */
 371 };
 372
 373 /* cpl_tx_pkt_lso_core.lso_ctrl fields */
 374 #define S_LSO_TCPHDR_LEN    0
 375 #define M_LSO_TCPHDR_LEN    0xF
 376 #define V_LSO_TCPHDR_LEN(x) ((x) << S_LSO_TCPHDR_LEN)
 377 #define G_LSO_TCPHDR_LEN(x) (((x) >> S_LSO_TCPHDR_LEN) & M_LSO_TCPHDR_LEN)
 378
 379 #define S_LSO_IPHDR_LEN    4
 380 #define M_LSO_IPHDR_LEN    0xFFF
 381 #define V_LSO_IPHDR_LEN(x) ((x) << S_LSO_IPHDR_LEN)
 382 #define G_LSO_IPHDR_LEN(x) (((x) >> S_LSO_IPHDR_LEN) & M_LSO_IPHDR_LEN)
 383
 384 #define S_LSO_ETHHDR_LEN    16
 385 #define M_LSO_ETHHDR_LEN    0xF
 386 #define V_LSO_ETHHDR_LEN(x) ((x) << S_LSO_ETHHDR_LEN)
 387 #define G_LSO_ETHHDR_LEN(x) (((x) >> S_LSO_ETHHDR_LEN) & M_LSO_ETHHDR_LEN)
 388
 389 #define S_LSO_IPV6    20
 390 #define V_LSO_IPV6(x) ((x) << S_LSO_IPV6)
 391 #define F_LSO_IPV6    V_LSO_IPV6(1U)
 392
 393 #define S_LSO_LAST_SLICE    22
 394 #define V_LSO_LAST_SLICE(x) ((x) << S_LSO_LAST_SLICE)
 395 #define F_LSO_LAST_SLICE    V_LSO_LAST_SLICE(1U)
 396
 397 #define S_LSO_FIRST_SLICE    23
 398 #define V_LSO_FIRST_SLICE(x) ((x) << S_LSO_FIRST_SLICE)
 399 #define F_LSO_FIRST_SLICE    V_LSO_FIRST_SLICE(1U)
 400
 401 #define S_LSO_OPCODE    24
 402 #define M_LSO_OPCODE    0xFF
 403 #define V_LSO_OPCODE(x) ((x) << S_LSO_OPCODE)
 404 #define G_LSO_OPCODE(x) (((x) >> S_LSO_OPCODE) & M_LSO_OPCODE)
 405
 406 #define S_LSO_T5_XFER_SIZE         0
 407 #define M_LSO_T5_XFER_SIZE    0xFFFFFFF
 408 #define V_LSO_T5_XFER_SIZE(x) ((x) << S_LSO_T5_XFER_SIZE)
 409 #define G_LSO_T5_XFER_SIZE(x) (((x) >> S_LSO_T5_XFER_SIZE) & M_LSO_T5_XFER_SIZE)
 410
 411 struct cpl_rx_pkt {
 412         RSS_HDR;
 413         __u8 opcode;
 414 #if RTE_BYTE_ORDER == RTE_LITTLE_ENDIAN
 415         __u8 iff:4;
 416         __u8 csum_calc:1;
 417         __u8 ipmi_pkt:1;
 418         __u8 vlan_ex:1;
 419         __u8 ip_frag:1;
 420 #else
 421         __u8 ip_frag:1;
 422         __u8 vlan_ex:1;
 423         __u8 ipmi_pkt:1;
 424         __u8 csum_calc:1;
 425         __u8 iff:4;
 426 #endif
 427         __be16 csum;
 428         __be16 vlan;
 429         __be16 len;
 430         __be32 l2info;
 431         __be16 hdr_len;
 432         __be16 err_vec;
 433 };
 434
 435 struct cpl_l2t_write_req {
 436         WR_HDR;
 437         union opcode_tid ot;
 438         __be16 params;
 439         __be16 l2t_idx;
 440         __be16 vlan;
 441         __u8   dst_mac[6];
 442 };
 443
 444 /* cpl_l2t_write_req.params fields */
 445 #define S_L2T_W_PORT    8
 446 #define V_L2T_W_PORT(x) ((x) << S_L2T_W_PORT)
 447
 448 #define S_L2T_W_LPBK    10
 449 #define V_L2T_W_LPBK(x) ((x) << S_L2T_W_LPBK)
 450
 451 #define S_L2T_W_ARPMISS         11
 452 #define V_L2T_W_ARPMISS(x)      ((x) << S_L2T_W_ARPMISS)
 453
 454 #define S_L2T_W_NOREPLY    15
 455 #define V_L2T_W_NOREPLY(x) ((x) << S_L2T_W_NOREPLY)
 456
 457 struct cpl_l2t_write_rpl {
 458         RSS_HDR
 459         union opcode_tid ot;
 460         __u8 status;
 461         __u8 rsvd[3];
 462 };
 463
 464 /* rx_pkt.l2info fields */
 465 #define S_RXF_UDP    22
 466 #define V_RXF_UDP(x) ((x) << S_RXF_UDP)
 467 #define F_RXF_UDP    V_RXF_UDP(1U)
 468
 469 #define S_RXF_TCP    23
 470 #define V_RXF_TCP(x) ((x) << S_RXF_TCP)
 471 #define F_RXF_TCP    V_RXF_TCP(1U)
 472
 473 #define S_RXF_IP    24
 474 #define V_RXF_IP(x) ((x) << S_RXF_IP)
 475 #define F_RXF_IP    V_RXF_IP(1U)
 476
 477 #define S_RXF_IP6    25
 478 #define V_RXF_IP6(x) ((x) << S_RXF_IP6)
 479 #define F_RXF_IP6    V_RXF_IP6(1U)
 480
 481 /* rx_pkt.err_vec fields */
 482 /* In T6, rx_pkt.err_vec indicates
 483  * RxError Error vector (16b) or
 484  * Encapsulating header length (8b),
 485  * Outer encapsulation type (2b) and
 486  * compressed error vector (6b) if CRxPktEnc is
 487  * enabled in TP_OUT_CONFIG
 488  */
 489 #define S_T6_COMPR_RXERR_VEC    0
 490 #define M_T6_COMPR_RXERR_VEC    0x3F
 491 #define V_T6_COMPR_RXERR_VEC(x) ((x) << S_T6_COMPR_RXERR_VEC)
 492 #define G_T6_COMPR_RXERR_VEC(x) \
 493         (((x) >> S_T6_COMPR_RXERR_VEC) & M_T6_COMPR_RXERR_VEC)
 494
 495 /* cpl_fw*.type values */
 496 enum {
 497         FW_TYPE_RSSCPL = 4,
 498 };
 499
 500 struct cpl_fw4_msg {
 501         RSS_HDR;
 502         u8 opcode;
 503         u8 type;
 504         __be16 rsvd0;
 505         __be32 rsvd1;
 506         __be64 data[2];
 507 };
 508
 509 struct cpl_fw6_msg {
 510         RSS_HDR;
 511         u8 opcode;
 512         u8 type;
 513         __be16 rsvd0;
 514         __be32 rsvd1;
 515         __be64 data[4];
 516 };
 517
 518 /* ULP_TX opcodes */
 519 enum {
 520         ULP_TX_PKT = 4
 521 };
 522
 523 enum {
 524         ULP_TX_SC_NOOP = 0x80,
 525         ULP_TX_SC_IMM  = 0x81,
 526         ULP_TX_SC_DSGL = 0x82,
 527         ULP_TX_SC_ISGL = 0x83
 528 };
 529
 530 #define S_ULPTX_CMD    24
 531 #define M_ULPTX_CMD    0xFF
 532 #define V_ULPTX_CMD(x) ((x) << S_ULPTX_CMD)
 533
 534 #define S_ULP_TX_SC_MORE 23
 535 #define V_ULP_TX_SC_MORE(x) ((x) << S_ULP_TX_SC_MORE)
 536 #define F_ULP_TX_SC_MORE  V_ULP_TX_SC_MORE(1U)
 537
 538 struct ulptx_sge_pair {
 539         __be32 len[2];
 540         __be64 addr[2];
 541 };
 542
 543 struct ulptx_sgl {
 544         __be32 cmd_nsge;
 545         __be32 len0;
 546         __be64 addr0;
 547
 548 #if !(defined C99_NOT_SUPPORTED)
 549         struct ulptx_sge_pair sge[0];
 550 #endif
 551
 552 };
 553
 554 struct ulptx_idata {
 555         __be32 cmd_more;
 556         __be32 len;
 557 };
 558
 559 #define S_ULPTX_NSGE    0
 560 #define M_ULPTX_NSGE    0xFFFF
 561 #define V_ULPTX_NSGE(x) ((x) << S_ULPTX_NSGE)
 562
 563 struct ulp_txpkt {
 564         __be32 cmd_dest;
 565         __be32 len;
 566 };
 567
 568 /* ulp_txpkt.cmd_dest fields */
 569 #define S_ULP_TXPKT_DEST    16
 570 #define M_ULP_TXPKT_DEST    0x3
 571 #define V_ULP_TXPKT_DEST(x) ((x) << S_ULP_TXPKT_DEST)
 572
 573 #define S_ULP_TXPKT_FID     4
 574 #define M_ULP_TXPKT_FID     0x7ff
 575 #define V_ULP_TXPKT_FID(x)  ((x) << S_ULP_TXPKT_FID)
 576
 577 #define S_ULP_TXPKT_RO      3
 578 #define V_ULP_TXPKT_RO(x) ((x) << S_ULP_TXPKT_RO)
 579 #define F_ULP_TXPKT_RO V_ULP_TXPKT_RO(1U)
 580
 581 #endif  /* T4_MSG_H */