drivers/net/ena/ena_ethdev.h

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  * Copyright (c) 2015-2020 Amazon.com, Inc. or its affiliates.
   3  * All rights reserved.
   4  */
   5
   6 #ifndef _ENA_ETHDEV_H_
   7 #define _ENA_ETHDEV_H_
   8
   9 #include <rte_cycles.h>
  10 #include <rte_pci.h>
  11 #include <rte_bus_pci.h>
  12 #include <rte_timer.h>
  13
  14 #include "ena_com.h"
  15
  16 #define ENA_REGS_BAR    0
  17 #define ENA_MEM_BAR     2
  18
  19 #define ENA_MAX_NUM_QUEUES      128
  20 #define ENA_MIN_FRAME_LEN       64
  21 #define ENA_NAME_MAX_LEN        20
  22 #define ENA_PKT_MAX_BUFS        17
  23 #define ENA_RX_BUF_MIN_SIZE     1400
  24
  25 #define ENA_MIN_MTU             128
  26
  27 #define ENA_MMIO_DISABLE_REG_READ       BIT(0)
  28
  29 #define ENA_WD_TIMEOUT_SEC      3
  30 #define ENA_DEVICE_KALIVE_TIMEOUT (ENA_WD_TIMEOUT_SEC * rte_get_timer_hz())
  31
  32 struct ena_adapter;
  33
  34 enum ena_ring_type {
  35         ENA_RING_TYPE_RX = 1,
  36         ENA_RING_TYPE_TX = 2,
  37 };
  38
  39 struct ena_tx_buffer {
  40         struct rte_mbuf *mbuf;
  41         unsigned int tx_descs;
  42         unsigned int num_of_bufs;
  43         struct ena_com_buf bufs[ENA_PKT_MAX_BUFS];
  44 };
  45
  46 struct ena_calc_queue_size_ctx {
  47         struct ena_com_dev_get_features_ctx *get_feat_ctx;
  48         struct ena_com_dev *ena_dev;
  49         u16 rx_queue_size;
  50         u16 tx_queue_size;
  51         u16 max_tx_sgl_size;
  52         u16 max_rx_sgl_size;
  53 };
  54
  55 struct ena_stats_tx {
  56         u64 cnt;
  57         u64 bytes;
  58         u64 prepare_ctx_err;
  59         u64 linearize;
  60         u64 linearize_failed;
  61         u64 tx_poll;
  62         u64 doorbells;
  63         u64 bad_req_id;
  64         u64 available_desc;
  65 };
  66
  67 struct ena_stats_rx {
  68         u64 cnt;
  69         u64 bytes;
  70         u64 refill_partial;
  71         u64 bad_csum;
  72         u64 mbuf_alloc_fail;
  73         u64 bad_desc_num;
  74         u64 bad_req_id;
  75 };
  76
  77 struct ena_ring {
  78         u16 next_to_use;
  79         u16 next_to_clean;
  80
  81         enum ena_ring_type type;
  82         enum ena_admin_placement_policy_type tx_mem_queue_type;
  83         /* Holds the empty requests for TX/RX OOO completions */
  84         union {
  85                 uint16_t *empty_tx_reqs;
  86                 uint16_t *empty_rx_reqs;
  87         };
  88
  89         union {
  90                 struct ena_tx_buffer *tx_buffer_info; /* contex of tx packet */
  91                 struct rte_mbuf **rx_buffer_info; /* contex of rx packet */
  92         };
  93         struct rte_mbuf **rx_refill_buffer;
  94         unsigned int ring_size; /* number of tx/rx_buffer_info's entries */
  95
  96         struct ena_com_io_cq *ena_com_io_cq;
  97         struct ena_com_io_sq *ena_com_io_sq;
  98
  99         struct ena_com_rx_buf_info ena_bufs[ENA_PKT_MAX_BUFS]
 100                                                 __rte_cache_aligned;
 101
 102         struct rte_mempool *mb_pool;
 103         unsigned int port_id;
 104         unsigned int id;
 105         /* Max length PMD can push to device for LLQ */
 106         uint8_t tx_max_header_size;
 107         int configured;
 108
 109         uint8_t *push_buf_intermediate_buf;
 110
 111         struct ena_adapter *adapter;
 112         uint64_t offloads;
 113         u16 sgl_size;
 114
 115         union {
 116                 struct ena_stats_rx rx_stats;
 117                 struct ena_stats_tx tx_stats;
 118         };
 119
 120         unsigned int numa_socket_id;
 121 } __rte_cache_aligned;
 122
 123 enum ena_adapter_state {
 124         ENA_ADAPTER_STATE_FREE    = 0,
 125         ENA_ADAPTER_STATE_INIT    = 1,
 126         ENA_ADAPTER_STATE_RUNNING = 2,
 127         ENA_ADAPTER_STATE_STOPPED = 3,
 128         ENA_ADAPTER_STATE_CONFIG  = 4,
 129         ENA_ADAPTER_STATE_CLOSED  = 5,
 130 };
 131
 132 struct ena_driver_stats {
 133         rte_atomic64_t ierrors;
 134         rte_atomic64_t oerrors;
 135         rte_atomic64_t rx_nombuf;
 136         rte_atomic64_t rx_drops;
 137 };
 138
 139 struct ena_stats_dev {
 140         u64 wd_expired;
 141         u64 dev_start;
 142         u64 dev_stop;
 143 };
 144
 145 struct ena_offloads {
 146         bool tso4_supported;
 147         bool tx_csum_supported;
 148         bool rx_csum_supported;
 149 };
 150
 151 /* board specific private data structure */
 152 struct ena_adapter {
 153         /* OS defined structs */
 154         struct rte_pci_device *pdev;
 155         struct rte_eth_dev_data *rte_eth_dev_data;
 156         struct rte_eth_dev *rte_dev;
 157
 158         struct ena_com_dev ena_dev __rte_cache_aligned;
 159
 160         /* TX */
 161         struct ena_ring tx_ring[ENA_MAX_NUM_QUEUES] __rte_cache_aligned;
 162         int tx_ring_size;
 163         u16 max_tx_sgl_size;
 164
 165         /* RX */
 166         struct ena_ring rx_ring[ENA_MAX_NUM_QUEUES] __rte_cache_aligned;
 167         int rx_ring_size;
 168         u16 max_rx_sgl_size;
 169
 170         u16 num_queues;
 171         u16 max_mtu;
 172         struct ena_offloads offloads;
 173
 174         int id_number;
 175         char name[ENA_NAME_MAX_LEN];
 176         u8 mac_addr[RTE_ETHER_ADDR_LEN];
 177
 178         void *regs;
 179         void *dev_mem_base;
 180
 181         struct ena_driver_stats *drv_stats;
 182         enum ena_adapter_state state;
 183
 184         uint64_t tx_supported_offloads;
 185         uint64_t tx_selected_offloads;
 186         uint64_t rx_supported_offloads;
 187         uint64_t rx_selected_offloads;
 188
 189         bool link_status;
 190
 191         enum ena_regs_reset_reason_types reset_reason;
 192
 193         struct rte_timer timer_wd;
 194         uint64_t timestamp_wd;
 195         uint64_t keep_alive_timeout;
 196
 197         struct ena_stats_dev dev_stats;
 198
 199         bool trigger_reset;
 200
 201         bool wd_state;
 202 };
 203
 204 #endif /* _ENA_ETHDEV_H_ */