ixgbe: fix release queue mbufs
[dpdk.git] / drivers / net / enic / enic_res.h
1 /*
2  * Copyright 2008-2010 Cisco Systems, Inc.  All rights reserved.
3  * Copyright 2007 Nuova Systems, Inc.  All rights reserved.
4  *
5  * Copyright (c) 2014, Cisco Systems, Inc.
6  * All rights reserved.
7  *
8  * Redistribution and use in source and binary forms, with or without
9  * modification, are permitted provided that the following conditions
10  * are met:
11  *
12  * 1. Redistributions of source code must retain the above copyright
13  * notice, this list of conditions and the following disclaimer.
14  *
15  * 2. Redistributions in binary form must reproduce the above copyright
16  * notice, this list of conditions and the following disclaimer in
17  * the documentation and/or other materials provided with the
18  * distribution.
19  *
20  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
21  * "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
22  * LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS
23  * FOR A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE
24  * COPYRIGHT HOLDER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT,
25  * INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING,
26  * BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES;
27  * LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER
28  * CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
29  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN
30  * ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE
31  * POSSIBILITY OF SUCH DAMAGE.
32  *
33  */
34 #ident "$Id: enic_res.h 173137 2014-05-16 03:27:22Z sanpilla $"
35
36 #ifndef _ENIC_RES_H_
37 #define _ENIC_RES_H_
38
39 #include "wq_enet_desc.h"
40 #include "rq_enet_desc.h"
41 #include "vnic_wq.h"
42 #include "vnic_rq.h"
43
44 #define ENIC_MIN_WQ_DESCS               64
45 #define ENIC_MAX_WQ_DESCS               4096
46 #define ENIC_MIN_RQ_DESCS               64
47 #define ENIC_MAX_RQ_DESCS               4096
48
49 #define ENIC_MIN_MTU                    68
50 #define ENIC_MAX_MTU                    9000
51
52 #define ENIC_MULTICAST_PERFECT_FILTERS  32
53 #define ENIC_UNICAST_PERFECT_FILTERS    32
54
55 #define ENIC_NON_TSO_MAX_DESC           16
56
57 #define ENIC_SETTING(enic, f) ((enic->config.flags & VENETF_##f) ? 1 : 0)
58
59 static inline void enic_queue_wq_desc_ex(struct vnic_wq *wq,
60         void *os_buf, dma_addr_t dma_addr, unsigned int len,
61         unsigned int mss_or_csum_offset, unsigned int hdr_len,
62         int vlan_tag_insert, unsigned int vlan_tag,
63         int offload_mode, int cq_entry, int sop, int eop, int loopback)
64 {
65         struct wq_enet_desc *desc = vnic_wq_next_desc(wq);
66         u8 desc_skip_cnt = 1;
67         u8 compressed_send = 0;
68         u64 wrid = 0;
69
70         wq_enet_desc_enc(desc,
71                 (u64)dma_addr | VNIC_PADDR_TARGET,
72                 (u16)len,
73                 (u16)mss_or_csum_offset,
74                 (u16)hdr_len, (u8)offload_mode,
75                 (u8)eop, (u8)cq_entry,
76                 0, /* fcoe_encap */
77                 (u8)vlan_tag_insert,
78                 (u16)vlan_tag,
79                 (u8)loopback);
80
81         vnic_wq_post(wq, os_buf, dma_addr, len, sop, eop, desc_skip_cnt,
82                         (u8)cq_entry, compressed_send, wrid);
83 }
84
85 static inline void enic_queue_wq_desc_cont(struct vnic_wq *wq,
86         void *os_buf, dma_addr_t dma_addr, unsigned int len,
87         int eop, int loopback)
88 {
89         enic_queue_wq_desc_ex(wq, os_buf, dma_addr, len,
90                 0, 0, 0, 0, 0,
91                 eop, 0 /* !SOP */, eop, loopback);
92 }
93
94 static inline void enic_queue_wq_desc(struct vnic_wq *wq, void *os_buf,
95         dma_addr_t dma_addr, unsigned int len, int vlan_tag_insert,
96         unsigned int vlan_tag, int eop, int loopback)
97 {
98         enic_queue_wq_desc_ex(wq, os_buf, dma_addr, len,
99                 0, 0, vlan_tag_insert, vlan_tag,
100                 WQ_ENET_OFFLOAD_MODE_CSUM,
101                 eop, 1 /* SOP */, eop, loopback);
102 }
103
104 static inline void enic_queue_wq_desc_csum(struct vnic_wq *wq,
105         void *os_buf, dma_addr_t dma_addr, unsigned int len,
106         int ip_csum, int tcpudp_csum, int vlan_tag_insert,
107         unsigned int vlan_tag, int eop, int loopback)
108 {
109         enic_queue_wq_desc_ex(wq, os_buf, dma_addr, len,
110                 (ip_csum ? 1 : 0) + (tcpudp_csum ? 2 : 0),
111                 0, vlan_tag_insert, vlan_tag,
112                 WQ_ENET_OFFLOAD_MODE_CSUM,
113                 eop, 1 /* SOP */, eop, loopback);
114 }
115
116 static inline void enic_queue_wq_desc_csum_l4(struct vnic_wq *wq,
117         void *os_buf, dma_addr_t dma_addr, unsigned int len,
118         unsigned int csum_offset, unsigned int hdr_len,
119         int vlan_tag_insert, unsigned int vlan_tag, int eop, int loopback)
120 {
121         enic_queue_wq_desc_ex(wq, os_buf, dma_addr, len,
122                 csum_offset, hdr_len, vlan_tag_insert, vlan_tag,
123                 WQ_ENET_OFFLOAD_MODE_CSUM_L4,
124                 eop, 1 /* SOP */, eop, loopback);
125 }
126
127 static inline void enic_queue_wq_desc_tso(struct vnic_wq *wq,
128         void *os_buf, dma_addr_t dma_addr, unsigned int len,
129         unsigned int mss, unsigned int hdr_len, int vlan_tag_insert,
130         unsigned int vlan_tag, int eop, int loopback)
131 {
132         enic_queue_wq_desc_ex(wq, os_buf, dma_addr, len,
133                 mss, hdr_len, vlan_tag_insert, vlan_tag,
134                 WQ_ENET_OFFLOAD_MODE_TSO,
135                 eop, 1 /* SOP */, eop, loopback);
136 }
137 static inline void enic_queue_rq_desc(struct vnic_rq *rq,
138         void *os_buf, unsigned int os_buf_index,
139         dma_addr_t dma_addr, unsigned int len)
140 {
141         struct rq_enet_desc *desc = vnic_rq_next_desc(rq);
142         u64 wrid = 0;
143         u8 type = os_buf_index ?
144                 RQ_ENET_TYPE_NOT_SOP : RQ_ENET_TYPE_ONLY_SOP;
145
146         rq_enet_desc_enc(desc,
147                 (u64)dma_addr | VNIC_PADDR_TARGET,
148                 type, (u16)len);
149
150         vnic_rq_post(rq, os_buf, os_buf_index, dma_addr, len, wrid);
151 }
152
153 struct enic;
154
155 int enic_get_vnic_config(struct enic *);
156 int enic_add_vlan(struct enic *enic, u16 vlanid);
157 int enic_del_vlan(struct enic *enic, u16 vlanid);
158 int enic_set_nic_cfg(struct enic *enic, u8 rss_default_cpu, u8 rss_hash_type,
159         u8 rss_hash_bits, u8 rss_base_cpu, u8 rss_enable, u8 tso_ipid_split_en,
160         u8 ig_vlan_strip_en);
161 int enic_set_rss_key(struct enic *enic, dma_addr_t key_pa, u64 len);
162 int enic_set_rss_cpu(struct enic *enic, dma_addr_t cpu_pa, u64 len);
163 void enic_get_res_counts(struct enic *enic);
164 void enic_init_vnic_resources(struct enic *enic);
165 int enic_alloc_vnic_resources(struct enic *);
166 void enic_free_vnic_resources(struct enic *);
167
168 #endif /* _ENIC_RES_H_ */