fm10k/base: fix max queues on VF initialization failure
[dpdk.git] / drivers / net / fm10k / base / fm10k_pf.c
1 /*******************************************************************************
2
3 Copyright (c) 2013 - 2015, Intel Corporation
4 All rights reserved.
5
6 Redistribution and use in source and binary forms, with or without
7 modification, are permitted provided that the following conditions are met:
8
9  1. Redistributions of source code must retain the above copyright notice,
10     this list of conditions and the following disclaimer.
11
12  2. Redistributions in binary form must reproduce the above copyright
13     notice, this list of conditions and the following disclaimer in the
14     documentation and/or other materials provided with the distribution.
15
16  3. Neither the name of the Intel Corporation nor the names of its
17     contributors may be used to endorse or promote products derived from
18     this software without specific prior written permission.
19
20 THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
21 AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
22 IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
23 ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR CONTRIBUTORS BE
24 LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
25 CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
26 SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
27 INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
28 CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
29 ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE
30 POSSIBILITY OF SUCH DAMAGE.
31
32 ***************************************************************************/
33
34 #include "fm10k_pf.h"
35 #include "fm10k_vf.h"
36
37 /**
38  *  fm10k_reset_hw_pf - PF hardware reset
39  *  @hw: pointer to hardware structure
40  *
41  *  This function should return the hardware to a state similar to the
42  *  one it is in after being powered on.
43  **/
44 STATIC s32 fm10k_reset_hw_pf(struct fm10k_hw *hw)
45 {
46         s32 err;
47         u32 reg;
48         u16 i;
49
50         DEBUGFUNC("fm10k_reset_hw_pf");
51
52         /* Disable interrupts */
53         FM10K_WRITE_REG(hw, FM10K_EIMR, FM10K_EIMR_DISABLE(ALL));
54
55         /* Lock ITR2 reg 0 into itself and disable interrupt moderation */
56         FM10K_WRITE_REG(hw, FM10K_ITR2(0), 0);
57         FM10K_WRITE_REG(hw, FM10K_INT_CTRL, 0);
58
59         /* We assume here Tx and Rx queue 0 are owned by the PF */
60
61         /* Shut off VF access to their queues forcing them to queue 0 */
62         for (i = 0; i < FM10K_TQMAP_TABLE_SIZE; i++) {
63                 FM10K_WRITE_REG(hw, FM10K_TQMAP(i), 0);
64                 FM10K_WRITE_REG(hw, FM10K_RQMAP(i), 0);
65         }
66
67         /* shut down all rings */
68         err = fm10k_disable_queues_generic(hw, FM10K_MAX_QUEUES);
69         if (err)
70                 return err;
71
72         /* Verify that DMA is no longer active */
73         reg = FM10K_READ_REG(hw, FM10K_DMA_CTRL);
74         if (reg & (FM10K_DMA_CTRL_TX_ACTIVE | FM10K_DMA_CTRL_RX_ACTIVE))
75                 return FM10K_ERR_DMA_PENDING;
76
77         /* verify the switch is ready for reset */
78         reg = FM10K_READ_REG(hw, FM10K_DMA_CTRL2);
79         if (!(reg & FM10K_DMA_CTRL2_SWITCH_READY))
80                 goto out;
81
82         /* Inititate data path reset */
83         reg |= FM10K_DMA_CTRL_DATAPATH_RESET;
84         FM10K_WRITE_REG(hw, FM10K_DMA_CTRL, reg);
85
86         /* Flush write and allow 100us for reset to complete */
87         FM10K_WRITE_FLUSH(hw);
88         usec_delay(FM10K_RESET_TIMEOUT);
89
90         /* Verify we made it out of reset */
91         reg = FM10K_READ_REG(hw, FM10K_IP);
92         if (!(reg & FM10K_IP_NOTINRESET))
93                 err = FM10K_ERR_RESET_FAILED;
94
95 out:
96         return err;
97 }
98
99 /**
100  *  fm10k_is_ari_hierarchy_pf - Indicate ARI hierarchy support
101  *  @hw: pointer to hardware structure
102  *
103  *  Looks at the ARI hierarchy bit to determine whether ARI is supported or not.
104  **/
105 STATIC bool fm10k_is_ari_hierarchy_pf(struct fm10k_hw *hw)
106 {
107         u16 sriov_ctrl = FM10K_READ_PCI_WORD(hw, FM10K_PCIE_SRIOV_CTRL);
108
109         DEBUGFUNC("fm10k_is_ari_hierarchy_pf");
110
111         return !!(sriov_ctrl & FM10K_PCIE_SRIOV_CTRL_VFARI);
112 }
113
114 /**
115  *  fm10k_init_hw_pf - PF hardware initialization
116  *  @hw: pointer to hardware structure
117  *
118  **/
119 STATIC s32 fm10k_init_hw_pf(struct fm10k_hw *hw)
120 {
121         u32 dma_ctrl, txqctl;
122         u16 i;
123
124         DEBUGFUNC("fm10k_init_hw_pf");
125
126         /* Establish default VSI as valid */
127         FM10K_WRITE_REG(hw, FM10K_DGLORTDEC(fm10k_dglort_default), 0);
128         FM10K_WRITE_REG(hw, FM10K_DGLORTMAP(fm10k_dglort_default),
129                         FM10K_DGLORTMAP_ANY);
130
131         /* Invalidate all other GLORT entries */
132         for (i = 1; i < FM10K_DGLORT_COUNT; i++)
133                 FM10K_WRITE_REG(hw, FM10K_DGLORTMAP(i), FM10K_DGLORTMAP_NONE);
134
135         /* reset ITR2(0) to point to itself */
136         FM10K_WRITE_REG(hw, FM10K_ITR2(0), 0);
137
138         /* reset VF ITR2(0) to point to 0 avoid PF registers */
139         FM10K_WRITE_REG(hw, FM10K_ITR2(FM10K_ITR_REG_COUNT_PF), 0);
140
141         /* loop through all PF ITR2 registers pointing them to the previous */
142         for (i = 1; i < FM10K_ITR_REG_COUNT_PF; i++)
143                 FM10K_WRITE_REG(hw, FM10K_ITR2(i), i - 1);
144
145         /* Enable interrupt moderator if not already enabled */
146         FM10K_WRITE_REG(hw, FM10K_INT_CTRL, FM10K_INT_CTRL_ENABLEMODERATOR);
147
148         /* compute the default txqctl configuration */
149         txqctl = FM10K_TXQCTL_PF | FM10K_TXQCTL_UNLIMITED_BW |
150                  (hw->mac.default_vid << FM10K_TXQCTL_VID_SHIFT);
151
152         for (i = 0; i < FM10K_MAX_QUEUES; i++) {
153                 /* configure rings for 256 Queue / 32 Descriptor cache mode */
154                 FM10K_WRITE_REG(hw, FM10K_TQDLOC(i),
155                                 (i * FM10K_TQDLOC_BASE_32_DESC) |
156                                 FM10K_TQDLOC_SIZE_32_DESC);
157                 FM10K_WRITE_REG(hw, FM10K_TXQCTL(i), txqctl);
158
159                 /* configure rings to provide TPH processing hints */
160                 FM10K_WRITE_REG(hw, FM10K_TPH_TXCTRL(i),
161                                 FM10K_TPH_TXCTRL_DESC_TPHEN |
162                                 FM10K_TPH_TXCTRL_DESC_RROEN |
163                                 FM10K_TPH_TXCTRL_DESC_WROEN |
164                                 FM10K_TPH_TXCTRL_DATA_RROEN);
165                 FM10K_WRITE_REG(hw, FM10K_TPH_RXCTRL(i),
166                                 FM10K_TPH_RXCTRL_DESC_TPHEN |
167                                 FM10K_TPH_RXCTRL_DESC_RROEN |
168                                 FM10K_TPH_RXCTRL_DATA_WROEN |
169                                 FM10K_TPH_RXCTRL_HDR_WROEN);
170         }
171
172         /* set max hold interval to align with 1.024 usec in all modes and
173          * store ITR scale
174          */
175         switch (hw->bus.speed) {
176         case fm10k_bus_speed_2500:
177                 dma_ctrl = FM10K_DMA_CTRL_MAX_HOLD_1US_GEN1;
178                 hw->mac.itr_scale = FM10K_TDLEN_ITR_SCALE_GEN1;
179                 break;
180         case fm10k_bus_speed_5000:
181                 dma_ctrl = FM10K_DMA_CTRL_MAX_HOLD_1US_GEN2;
182                 hw->mac.itr_scale = FM10K_TDLEN_ITR_SCALE_GEN2;
183                 break;
184         case fm10k_bus_speed_8000:
185                 dma_ctrl = FM10K_DMA_CTRL_MAX_HOLD_1US_GEN3;
186                 hw->mac.itr_scale = FM10K_TDLEN_ITR_SCALE_GEN3;
187                 break;
188         default:
189                 dma_ctrl = 0;
190                 /* just in case, assume Gen3 ITR scale */
191                 hw->mac.itr_scale = FM10K_TDLEN_ITR_SCALE_GEN3;
192                 break;
193         }
194
195         /* Configure TSO flags */
196         FM10K_WRITE_REG(hw, FM10K_DTXTCPFLGL, FM10K_TSO_FLAGS_LOW);
197         FM10K_WRITE_REG(hw, FM10K_DTXTCPFLGH, FM10K_TSO_FLAGS_HI);
198
199         /* Enable DMA engine
200          * Set Rx Descriptor size to 32
201          * Set Minimum MSS to 64
202          * Set Maximum number of Rx queues to 256 / 32 Descriptor
203          */
204         dma_ctrl |= FM10K_DMA_CTRL_TX_ENABLE | FM10K_DMA_CTRL_RX_ENABLE |
205                     FM10K_DMA_CTRL_RX_DESC_SIZE | FM10K_DMA_CTRL_MINMSS_64 |
206                     FM10K_DMA_CTRL_32_DESC;
207
208         FM10K_WRITE_REG(hw, FM10K_DMA_CTRL, dma_ctrl);
209
210         /* record maximum queue count, we limit ourselves to 128 */
211         hw->mac.max_queues = FM10K_MAX_QUEUES_PF;
212
213         /* We support either 64 VFs or 7 VFs depending on if we have ARI */
214         hw->iov.total_vfs = fm10k_is_ari_hierarchy_pf(hw) ? 64 : 7;
215
216         return FM10K_SUCCESS;
217 }
218
219 /**
220  *  fm10k_is_slot_appropriate_pf - Indicate appropriate slot for this SKU
221  *  @hw: pointer to hardware structure
222  *
223  *  Looks at the PCIe bus info to confirm whether or not this slot can support
224  *  the necessary bandwidth for this device.
225  **/
226 STATIC bool fm10k_is_slot_appropriate_pf(struct fm10k_hw *hw)
227 {
228         DEBUGFUNC("fm10k_is_slot_appropriate_pf");
229
230         return (hw->bus.speed == hw->bus_caps.speed) &&
231                (hw->bus.width == hw->bus_caps.width);
232 }
233
234 /**
235  *  fm10k_update_vlan_pf - Update status of VLAN ID in VLAN filter table
236  *  @hw: pointer to hardware structure
237  *  @vid: VLAN ID to add to table
238  *  @vsi: Index indicating VF ID or PF ID in table
239  *  @set: Indicates if this is a set or clear operation
240  *
241  *  This function adds or removes the corresponding VLAN ID from the VLAN
242  *  filter table for the corresponding function.  In addition to the
243  *  standard set/clear that supports one bit a multi-bit write is
244  *  supported to set 64 bits at a time.
245  **/
246 STATIC s32 fm10k_update_vlan_pf(struct fm10k_hw *hw, u32 vid, u8 vsi, bool set)
247 {
248         u32 vlan_table, reg, mask, bit, len;
249
250         /* verify the VSI index is valid */
251         if (vsi > FM10K_VLAN_TABLE_VSI_MAX)
252                 return FM10K_ERR_PARAM;
253
254         /* VLAN multi-bit write:
255          * The multi-bit write has several parts to it.
256          *    3                   2                   1                   0
257          *  1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0
258          * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
259          * | RSVD0 |         Length        |C|RSVD0|        VLAN ID        |
260          * +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
261          *
262          * VLAN ID: Vlan Starting value
263          * RSVD0: Reserved section, must be 0
264          * C: Flag field, 0 is set, 1 is clear (Used in VF VLAN message)
265          * Length: Number of times to repeat the bit being set
266          */
267         len = vid >> 16;
268         vid = (vid << 17) >> 17;
269
270         /* verify the reserved 0 fields are 0 */
271         if (len >= FM10K_VLAN_TABLE_VID_MAX || vid >= FM10K_VLAN_TABLE_VID_MAX)
272                 return FM10K_ERR_PARAM;
273
274         /* Loop through the table updating all required VLANs */
275         for (reg = FM10K_VLAN_TABLE(vsi, vid / 32), bit = vid % 32;
276              len < FM10K_VLAN_TABLE_VID_MAX;
277              len -= 32 - bit, reg++, bit = 0) {
278                 /* record the initial state of the register */
279                 vlan_table = FM10K_READ_REG(hw, reg);
280
281                 /* truncate mask if we are at the start or end of the run */
282                 mask = (~(u32)0 >> ((len < 31) ? 31 - len : 0)) << bit;
283
284                 /* make necessary modifications to the register */
285                 mask &= set ? ~vlan_table : vlan_table;
286                 if (mask)
287                         FM10K_WRITE_REG(hw, reg, vlan_table ^ mask);
288         }
289
290         return FM10K_SUCCESS;
291 }
292
293 /**
294  *  fm10k_read_mac_addr_pf - Read device MAC address
295  *  @hw: pointer to the HW structure
296  *
297  *  Reads the device MAC address from the SM_AREA and stores the value.
298  **/
299 STATIC s32 fm10k_read_mac_addr_pf(struct fm10k_hw *hw)
300 {
301         u8 perm_addr[ETH_ALEN];
302         u32 serial_num;
303         int i;
304
305         DEBUGFUNC("fm10k_read_mac_addr_pf");
306
307         serial_num = FM10K_READ_REG(hw, FM10K_SM_AREA(1));
308
309         /* last byte should be all 1's */
310         if ((~serial_num) << 24)
311                 return  FM10K_ERR_INVALID_MAC_ADDR;
312
313         perm_addr[0] = (u8)(serial_num >> 24);
314         perm_addr[1] = (u8)(serial_num >> 16);
315         perm_addr[2] = (u8)(serial_num >> 8);
316
317         serial_num = FM10K_READ_REG(hw, FM10K_SM_AREA(0));
318
319         /* first byte should be all 1's */
320         if ((~serial_num) >> 24)
321                 return  FM10K_ERR_INVALID_MAC_ADDR;
322
323         perm_addr[3] = (u8)(serial_num >> 16);
324         perm_addr[4] = (u8)(serial_num >> 8);
325         perm_addr[5] = (u8)(serial_num);
326
327         for (i = 0; i < ETH_ALEN; i++) {
328                 hw->mac.perm_addr[i] = perm_addr[i];
329                 hw->mac.addr[i] = perm_addr[i];
330         }
331
332         return FM10K_SUCCESS;
333 }
334
335 /**
336  *  fm10k_glort_valid_pf - Validate that the provided glort is valid
337  *  @hw: pointer to the HW structure
338  *  @glort: base glort to be validated
339  *
340  *  This function will return an error if the provided glort is invalid
341  **/
342 bool fm10k_glort_valid_pf(struct fm10k_hw *hw, u16 glort)
343 {
344         glort &= hw->mac.dglort_map >> FM10K_DGLORTMAP_MASK_SHIFT;
345
346         return glort == (hw->mac.dglort_map & FM10K_DGLORTMAP_NONE);
347 }
348
349 /**
350  *  fm10k_update_xc_addr_pf - Update device addresses
351  *  @hw: pointer to the HW structure
352  *  @glort: base resource tag for this request
353  *  @mac: MAC address to add/remove from table
354  *  @vid: VLAN ID to add/remove from table
355  *  @add: Indicates if this is an add or remove operation
356  *  @flags: flags field to indicate add and secure
357  *
358  *  This function generates a message to the Switch API requesting
359  *  that the given logical port add/remove the given L2 MAC/VLAN address.
360  **/
361 STATIC s32 fm10k_update_xc_addr_pf(struct fm10k_hw *hw, u16 glort,
362                                    const u8 *mac, u16 vid, bool add, u8 flags)
363 {
364         struct fm10k_mbx_info *mbx = &hw->mbx;
365         struct fm10k_mac_update mac_update;
366         u32 msg[5];
367
368         DEBUGFUNC("fm10k_update_xc_addr_pf");
369
370         /* clear set bit from VLAN ID */
371         vid &= ~FM10K_VLAN_CLEAR;
372
373         /* if glort or VLAN are not valid return error */
374         if (!fm10k_glort_valid_pf(hw, glort) || vid >= FM10K_VLAN_TABLE_VID_MAX)
375                 return FM10K_ERR_PARAM;
376
377         /* record fields */
378         mac_update.mac_lower = FM10K_CPU_TO_LE32(((u32)mac[2] << 24) |
379                                                  ((u32)mac[3] << 16) |
380                                                  ((u32)mac[4] << 8) |
381                                                  ((u32)mac[5]));
382         mac_update.mac_upper = FM10K_CPU_TO_LE16(((u16)mac[0] << 8) |
383                                            ((u16)mac[1]));
384         mac_update.vlan = FM10K_CPU_TO_LE16(vid);
385         mac_update.glort = FM10K_CPU_TO_LE16(glort);
386         mac_update.action = add ? 0 : 1;
387         mac_update.flags = flags;
388
389         /* populate mac_update fields */
390         fm10k_tlv_msg_init(msg, FM10K_PF_MSG_ID_UPDATE_MAC_FWD_RULE);
391         fm10k_tlv_attr_put_le_struct(msg, FM10K_PF_ATTR_ID_MAC_UPDATE,
392                                      &mac_update, sizeof(mac_update));
393
394         /* load onto outgoing mailbox */
395         return mbx->ops.enqueue_tx(hw, mbx, msg);
396 }
397
398 /**
399  *  fm10k_update_uc_addr_pf - Update device unicast addresses
400  *  @hw: pointer to the HW structure
401  *  @glort: base resource tag for this request
402  *  @mac: MAC address to add/remove from table
403  *  @vid: VLAN ID to add/remove from table
404  *  @add: Indicates if this is an add or remove operation
405  *  @flags: flags field to indicate add and secure
406  *
407  *  This function is used to add or remove unicast addresses for
408  *  the PF.
409  **/
410 STATIC s32 fm10k_update_uc_addr_pf(struct fm10k_hw *hw, u16 glort,
411                                    const u8 *mac, u16 vid, bool add, u8 flags)
412 {
413         DEBUGFUNC("fm10k_update_uc_addr_pf");
414
415         /* verify MAC address is valid */
416         if (!FM10K_IS_VALID_ETHER_ADDR(mac))
417                 return FM10K_ERR_PARAM;
418
419         return fm10k_update_xc_addr_pf(hw, glort, mac, vid, add, flags);
420 }
421
422 /**
423  *  fm10k_update_mc_addr_pf - Update device multicast addresses
424  *  @hw: pointer to the HW structure
425  *  @glort: base resource tag for this request
426  *  @mac: MAC address to add/remove from table
427  *  @vid: VLAN ID to add/remove from table
428  *  @add: Indicates if this is an add or remove operation
429  *
430  *  This function is used to add or remove multicast MAC addresses for
431  *  the PF.
432  **/
433 STATIC s32 fm10k_update_mc_addr_pf(struct fm10k_hw *hw, u16 glort,
434                                    const u8 *mac, u16 vid, bool add)
435 {
436         DEBUGFUNC("fm10k_update_mc_addr_pf");
437
438         /* verify multicast address is valid */
439         if (!FM10K_IS_MULTICAST_ETHER_ADDR(mac))
440                 return FM10K_ERR_PARAM;
441
442         return fm10k_update_xc_addr_pf(hw, glort, mac, vid, add, 0);
443 }
444
445 /**
446  *  fm10k_update_xcast_mode_pf - Request update of multicast mode
447  *  @hw: pointer to hardware structure
448  *  @glort: base resource tag for this request
449  *  @mode: integer value indicating mode being requested
450  *
451  *  This function will attempt to request a higher mode for the port
452  *  so that it can enable either multicast, multicast promiscuous, or
453  *  promiscuous mode of operation.
454  **/
455 STATIC s32 fm10k_update_xcast_mode_pf(struct fm10k_hw *hw, u16 glort, u8 mode)
456 {
457         struct fm10k_mbx_info *mbx = &hw->mbx;
458         u32 msg[3], xcast_mode;
459
460         DEBUGFUNC("fm10k_update_xcast_mode_pf");
461
462         if (mode > FM10K_XCAST_MODE_NONE)
463                 return FM10K_ERR_PARAM;
464
465         /* if glort is not valid return error */
466         if (!fm10k_glort_valid_pf(hw, glort))
467                 return FM10K_ERR_PARAM;
468
469         /* write xcast mode as a single u32 value,
470          * lower 16 bits: glort
471          * upper 16 bits: mode
472          */
473         xcast_mode = ((u32)mode << 16) | glort;
474
475         /* generate message requesting to change xcast mode */
476         fm10k_tlv_msg_init(msg, FM10K_PF_MSG_ID_XCAST_MODES);
477         fm10k_tlv_attr_put_u32(msg, FM10K_PF_ATTR_ID_XCAST_MODE, xcast_mode);
478
479         /* load onto outgoing mailbox */
480         return mbx->ops.enqueue_tx(hw, mbx, msg);
481 }
482
483 /**
484  *  fm10k_update_int_moderator_pf - Update interrupt moderator linked list
485  *  @hw: pointer to hardware structure
486  *
487  *  This function walks through the MSI-X vector table to determine the
488  *  number of active interrupts and based on that information updates the
489  *  interrupt moderator linked list.
490  **/
491 STATIC void fm10k_update_int_moderator_pf(struct fm10k_hw *hw)
492 {
493         u32 i;
494
495         /* Disable interrupt moderator */
496         FM10K_WRITE_REG(hw, FM10K_INT_CTRL, 0);
497
498         /* loop through PF from last to first looking enabled vectors */
499         for (i = FM10K_ITR_REG_COUNT_PF - 1; i; i--) {
500                 if (!FM10K_READ_REG(hw, FM10K_MSIX_VECTOR_MASK(i)))
501                         break;
502         }
503
504         /* always reset VFITR2[0] to point to last enabled PF vector */
505         FM10K_WRITE_REG(hw, FM10K_ITR2(FM10K_ITR_REG_COUNT_PF), i);
506
507         /* reset ITR2[0] to point to last enabled PF vector */
508         if (!hw->iov.num_vfs)
509                 FM10K_WRITE_REG(hw, FM10K_ITR2(0), i);
510
511         /* Enable interrupt moderator */
512         FM10K_WRITE_REG(hw, FM10K_INT_CTRL, FM10K_INT_CTRL_ENABLEMODERATOR);
513 }
514
515 /**
516  *  fm10k_update_lport_state_pf - Notify the switch of a change in port state
517  *  @hw: pointer to the HW structure
518  *  @glort: base resource tag for this request
519  *  @count: number of logical ports being updated
520  *  @enable: boolean value indicating enable or disable
521  *
522  *  This function is used to add/remove a logical port from the switch.
523  **/
524 STATIC s32 fm10k_update_lport_state_pf(struct fm10k_hw *hw, u16 glort,
525                                        u16 count, bool enable)
526 {
527         struct fm10k_mbx_info *mbx = &hw->mbx;
528         u32 msg[3], lport_msg;
529
530         DEBUGFUNC("fm10k_lport_state_pf");
531
532         /* do nothing if we are being asked to create or destroy 0 ports */
533         if (!count)
534                 return FM10K_SUCCESS;
535
536         /* if glort is not valid return error */
537         if (!fm10k_glort_valid_pf(hw, glort))
538                 return FM10K_ERR_PARAM;
539
540         /* construct the lport message from the 2 pieces of data we have */
541         lport_msg = ((u32)count << 16) | glort;
542
543         /* generate lport create/delete message */
544         fm10k_tlv_msg_init(msg, enable ? FM10K_PF_MSG_ID_LPORT_CREATE :
545                                          FM10K_PF_MSG_ID_LPORT_DELETE);
546         fm10k_tlv_attr_put_u32(msg, FM10K_PF_ATTR_ID_PORT, lport_msg);
547
548         /* load onto outgoing mailbox */
549         return mbx->ops.enqueue_tx(hw, mbx, msg);
550 }
551
552 /**
553  *  fm10k_configure_dglort_map_pf - Configures GLORT entry and queues
554  *  @hw: pointer to hardware structure
555  *  @dglort: pointer to dglort configuration structure
556  *
557  *  Reads the configuration structure contained in dglort_cfg and uses
558  *  that information to then populate a DGLORTMAP/DEC entry and the queues
559  *  to which it has been assigned.
560  **/
561 STATIC s32 fm10k_configure_dglort_map_pf(struct fm10k_hw *hw,
562                                          struct fm10k_dglort_cfg *dglort)
563 {
564         u16 glort, queue_count, vsi_count, pc_count;
565         u16 vsi, queue, pc, q_idx;
566         u32 txqctl, dglortdec, dglortmap;
567
568         /* verify the dglort pointer */
569         if (!dglort)
570                 return FM10K_ERR_PARAM;
571
572         /* verify the dglort values */
573         if ((dglort->idx > 7) || (dglort->rss_l > 7) || (dglort->pc_l > 3) ||
574             (dglort->vsi_l > 6) || (dglort->vsi_b > 64) ||
575             (dglort->queue_l > 8) || (dglort->queue_b >= 256))
576                 return FM10K_ERR_PARAM;
577
578         /* determine count of VSIs and queues */
579         queue_count = 1 << (dglort->rss_l + dglort->pc_l);
580         vsi_count = 1 << (dglort->vsi_l + dglort->queue_l);
581         glort = dglort->glort;
582         q_idx = dglort->queue_b;
583
584         /* configure SGLORT for queues */
585         for (vsi = 0; vsi < vsi_count; vsi++, glort++) {
586                 for (queue = 0; queue < queue_count; queue++, q_idx++) {
587                         if (q_idx >= FM10K_MAX_QUEUES)
588                                 break;
589
590                         FM10K_WRITE_REG(hw, FM10K_TX_SGLORT(q_idx), glort);
591                         FM10K_WRITE_REG(hw, FM10K_RX_SGLORT(q_idx), glort);
592                 }
593         }
594
595         /* determine count of PCs and queues */
596         queue_count = 1 << (dglort->queue_l + dglort->rss_l + dglort->vsi_l);
597         pc_count = 1 << dglort->pc_l;
598
599         /* configure PC for Tx queues */
600         for (pc = 0; pc < pc_count; pc++) {
601                 q_idx = pc + dglort->queue_b;
602                 for (queue = 0; queue < queue_count; queue++) {
603                         if (q_idx >= FM10K_MAX_QUEUES)
604                                 break;
605
606                         txqctl = FM10K_READ_REG(hw, FM10K_TXQCTL(q_idx));
607                         txqctl &= ~FM10K_TXQCTL_PC_MASK;
608                         txqctl |= pc << FM10K_TXQCTL_PC_SHIFT;
609                         FM10K_WRITE_REG(hw, FM10K_TXQCTL(q_idx), txqctl);
610
611                         q_idx += pc_count;
612                 }
613         }
614
615         /* configure DGLORTDEC */
616         dglortdec = ((u32)(dglort->rss_l) << FM10K_DGLORTDEC_RSSLENGTH_SHIFT) |
617                     ((u32)(dglort->queue_b) << FM10K_DGLORTDEC_QBASE_SHIFT) |
618                     ((u32)(dglort->pc_l) << FM10K_DGLORTDEC_PCLENGTH_SHIFT) |
619                     ((u32)(dglort->vsi_b) << FM10K_DGLORTDEC_VSIBASE_SHIFT) |
620                     ((u32)(dglort->vsi_l) << FM10K_DGLORTDEC_VSILENGTH_SHIFT) |
621                     ((u32)(dglort->queue_l));
622         if (dglort->inner_rss)
623                 dglortdec |=  FM10K_DGLORTDEC_INNERRSS_ENABLE;
624
625         /* configure DGLORTMAP */
626         dglortmap = (dglort->idx == fm10k_dglort_default) ?
627                         FM10K_DGLORTMAP_ANY : FM10K_DGLORTMAP_ZERO;
628         dglortmap <<= dglort->vsi_l + dglort->queue_l + dglort->shared_l;
629         dglortmap |= dglort->glort;
630
631         /* write values to hardware */
632         FM10K_WRITE_REG(hw, FM10K_DGLORTDEC(dglort->idx), dglortdec);
633         FM10K_WRITE_REG(hw, FM10K_DGLORTMAP(dglort->idx), dglortmap);
634
635         return FM10K_SUCCESS;
636 }
637
638 u16 fm10k_queues_per_pool(struct fm10k_hw *hw)
639 {
640         u16 num_pools = hw->iov.num_pools;
641
642         return (num_pools > 32) ? 2 : (num_pools > 16) ? 4 : (num_pools > 8) ?
643                8 : FM10K_MAX_QUEUES_POOL;
644 }
645
646 u16 fm10k_vf_queue_index(struct fm10k_hw *hw, u16 vf_idx)
647 {
648         u16 num_vfs = hw->iov.num_vfs;
649         u16 vf_q_idx = FM10K_MAX_QUEUES;
650
651         vf_q_idx -= fm10k_queues_per_pool(hw) * (num_vfs - vf_idx);
652
653         return vf_q_idx;
654 }
655
656 STATIC u16 fm10k_vectors_per_pool(struct fm10k_hw *hw)
657 {
658         u16 num_pools = hw->iov.num_pools;
659
660         return (num_pools > 32) ? 8 : (num_pools > 16) ? 16 :
661                FM10K_MAX_VECTORS_POOL;
662 }
663
664 STATIC u16 fm10k_vf_vector_index(struct fm10k_hw *hw, u16 vf_idx)
665 {
666         u16 vf_v_idx = FM10K_MAX_VECTORS_PF;
667
668         vf_v_idx += fm10k_vectors_per_pool(hw) * vf_idx;
669
670         return vf_v_idx;
671 }
672
673 /**
674  *  fm10k_iov_assign_resources_pf - Assign pool resources for virtualization
675  *  @hw: pointer to the HW structure
676  *  @num_vfs: number of VFs to be allocated
677  *  @num_pools: number of virtualization pools to be allocated
678  *
679  *  Allocates queues and traffic classes to virtualization entities to prepare
680  *  the PF for SR-IOV and VMDq
681  **/
682 STATIC s32 fm10k_iov_assign_resources_pf(struct fm10k_hw *hw, u16 num_vfs,
683                                          u16 num_pools)
684 {
685         u16 qmap_stride, qpp, vpp, vf_q_idx, vf_q_idx0, qmap_idx;
686         u32 vid = hw->mac.default_vid << FM10K_TXQCTL_VID_SHIFT;
687         int i, j;
688
689         /* hardware only supports up to 64 pools */
690         if (num_pools > 64)
691                 return FM10K_ERR_PARAM;
692
693         /* the number of VFs cannot exceed the number of pools */
694         if ((num_vfs > num_pools) || (num_vfs > hw->iov.total_vfs))
695                 return FM10K_ERR_PARAM;
696
697         /* record number of virtualization entities */
698         hw->iov.num_vfs = num_vfs;
699         hw->iov.num_pools = num_pools;
700
701         /* determine qmap offsets and counts */
702         qmap_stride = (num_vfs > 8) ? 32 : 256;
703         qpp = fm10k_queues_per_pool(hw);
704         vpp = fm10k_vectors_per_pool(hw);
705
706         /* calculate starting index for queues */
707         vf_q_idx = fm10k_vf_queue_index(hw, 0);
708         qmap_idx = 0;
709
710         /* establish TCs with -1 credits and no quanta to prevent transmit */
711         for (i = 0; i < num_vfs; i++) {
712                 FM10K_WRITE_REG(hw, FM10K_TC_MAXCREDIT(i), 0);
713                 FM10K_WRITE_REG(hw, FM10K_TC_RATE(i), 0);
714                 FM10K_WRITE_REG(hw, FM10K_TC_CREDIT(i),
715                                 FM10K_TC_CREDIT_CREDIT_MASK);
716         }
717
718         /* zero out all mbmem registers */
719         for (i = FM10K_VFMBMEM_LEN * num_vfs; i--;)
720                 FM10K_WRITE_REG(hw, FM10K_MBMEM(i), 0);
721
722         /* clear event notification of VF FLR */
723         FM10K_WRITE_REG(hw, FM10K_PFVFLREC(0), ~0);
724         FM10K_WRITE_REG(hw, FM10K_PFVFLREC(1), ~0);
725
726         /* loop through unallocated rings assigning them back to PF */
727         for (i = FM10K_MAX_QUEUES_PF; i < vf_q_idx; i++) {
728                 FM10K_WRITE_REG(hw, FM10K_TXDCTL(i), 0);
729                 FM10K_WRITE_REG(hw, FM10K_TXQCTL(i), FM10K_TXQCTL_PF |
730                                 FM10K_TXQCTL_UNLIMITED_BW | vid);
731                 FM10K_WRITE_REG(hw, FM10K_RXQCTL(i), FM10K_RXQCTL_PF);
732         }
733
734         /* PF should have already updated VFITR2[0] */
735
736         /* update all ITR registers to flow to VFITR2[0] */
737         for (i = FM10K_ITR_REG_COUNT_PF + 1; i < FM10K_ITR_REG_COUNT; i++) {
738                 if (!(i & (vpp - 1)))
739                         FM10K_WRITE_REG(hw, FM10K_ITR2(i), i - vpp);
740                 else
741                         FM10K_WRITE_REG(hw, FM10K_ITR2(i), i - 1);
742         }
743
744         /* update PF ITR2[0] to reference the last vector */
745         FM10K_WRITE_REG(hw, FM10K_ITR2(0),
746                         fm10k_vf_vector_index(hw, num_vfs - 1));
747
748         /* loop through rings populating rings and TCs */
749         for (i = 0; i < num_vfs; i++) {
750                 /* record index for VF queue 0 for use in end of loop */
751                 vf_q_idx0 = vf_q_idx;
752
753                 for (j = 0; j < qpp; j++, qmap_idx++, vf_q_idx++) {
754                         /* assign VF and locked TC to queues */
755                         FM10K_WRITE_REG(hw, FM10K_TXDCTL(vf_q_idx), 0);
756                         FM10K_WRITE_REG(hw, FM10K_TXQCTL(vf_q_idx),
757                                         (i << FM10K_TXQCTL_TC_SHIFT) | i |
758                                         FM10K_TXQCTL_VF | vid);
759                         FM10K_WRITE_REG(hw, FM10K_RXDCTL(vf_q_idx),
760                                         FM10K_RXDCTL_WRITE_BACK_MIN_DELAY |
761                                         FM10K_RXDCTL_DROP_ON_EMPTY);
762                         FM10K_WRITE_REG(hw, FM10K_RXQCTL(vf_q_idx),
763                                         FM10K_RXQCTL_VF |
764                                         (i << FM10K_RXQCTL_VF_SHIFT));
765
766                         /* map queue pair to VF */
767                         FM10K_WRITE_REG(hw, FM10K_TQMAP(qmap_idx), vf_q_idx);
768                         FM10K_WRITE_REG(hw, FM10K_RQMAP(qmap_idx), vf_q_idx);
769                 }
770
771                 /* repeat the first ring for all of the remaining VF rings */
772                 for (; j < qmap_stride; j++, qmap_idx++) {
773                         FM10K_WRITE_REG(hw, FM10K_TQMAP(qmap_idx), vf_q_idx0);
774                         FM10K_WRITE_REG(hw, FM10K_RQMAP(qmap_idx), vf_q_idx0);
775                 }
776         }
777
778         /* loop through remaining indexes assigning all to queue 0 */
779         while (qmap_idx < FM10K_TQMAP_TABLE_SIZE) {
780                 FM10K_WRITE_REG(hw, FM10K_TQMAP(qmap_idx), 0);
781                 FM10K_WRITE_REG(hw, FM10K_RQMAP(qmap_idx), 0);
782                 qmap_idx++;
783         }
784
785         return FM10K_SUCCESS;
786 }
787
788 /**
789  *  fm10k_iov_configure_tc_pf - Configure the shaping group for VF
790  *  @hw: pointer to the HW structure
791  *  @vf_idx: index of VF receiving GLORT
792  *  @rate: Rate indicated in Mb/s
793  *
794  *  Configured the TC for a given VF to allow only up to a given number
795  *  of Mb/s of outgoing Tx throughput.
796  **/
797 STATIC s32 fm10k_iov_configure_tc_pf(struct fm10k_hw *hw, u16 vf_idx, int rate)
798 {
799         /* configure defaults */
800         u32 interval = FM10K_TC_RATE_INTERVAL_4US_GEN3;
801         u32 tc_rate = FM10K_TC_RATE_QUANTA_MASK;
802
803         /* verify vf is in range */
804         if (vf_idx >= hw->iov.num_vfs)
805                 return FM10K_ERR_PARAM;
806
807         /* set interval to align with 4.096 usec in all modes */
808         switch (hw->bus.speed) {
809         case fm10k_bus_speed_2500:
810                 interval = FM10K_TC_RATE_INTERVAL_4US_GEN1;
811                 break;
812         case fm10k_bus_speed_5000:
813                 interval = FM10K_TC_RATE_INTERVAL_4US_GEN2;
814                 break;
815         default:
816                 break;
817         }
818
819         if (rate) {
820                 if (rate > FM10K_VF_TC_MAX || rate < FM10K_VF_TC_MIN)
821                         return FM10K_ERR_PARAM;
822
823                 /* The quanta is measured in Bytes per 4.096 or 8.192 usec
824                  * The rate is provided in Mbits per second
825                  * To tralslate from rate to quanta we need to multiply the
826                  * rate by 8.192 usec and divide by 8 bits/byte.  To avoid
827                  * dealing with floating point we can round the values up
828                  * to the nearest whole number ratio which gives us 128 / 125.
829                  */
830                 tc_rate = (rate * 128) / 125;
831
832                 /* try to keep the rate limiting accurate by increasing
833                  * the number of credits and interval for rates less than 4Gb/s
834                  */
835                 if (rate < 4000)
836                         interval <<= 1;
837                 else
838                         tc_rate >>= 1;
839         }
840
841         /* update rate limiter with new values */
842         FM10K_WRITE_REG(hw, FM10K_TC_RATE(vf_idx), tc_rate | interval);
843         FM10K_WRITE_REG(hw, FM10K_TC_MAXCREDIT(vf_idx), FM10K_TC_MAXCREDIT_64K);
844         FM10K_WRITE_REG(hw, FM10K_TC_CREDIT(vf_idx), FM10K_TC_MAXCREDIT_64K);
845
846         return FM10K_SUCCESS;
847 }
848
849 /**
850  *  fm10k_iov_assign_int_moderator_pf - Add VF interrupts to moderator list
851  *  @hw: pointer to the HW structure
852  *  @vf_idx: index of VF receiving GLORT
853  *
854  *  Update the interrupt moderator linked list to include any MSI-X
855  *  interrupts which the VF has enabled in the MSI-X vector table.
856  **/
857 STATIC s32 fm10k_iov_assign_int_moderator_pf(struct fm10k_hw *hw, u16 vf_idx)
858 {
859         u16 vf_v_idx, vf_v_limit, i;
860
861         /* verify vf is in range */
862         if (vf_idx >= hw->iov.num_vfs)
863                 return FM10K_ERR_PARAM;
864
865         /* determine vector offset and count */
866         vf_v_idx = fm10k_vf_vector_index(hw, vf_idx);
867         vf_v_limit = vf_v_idx + fm10k_vectors_per_pool(hw);
868
869         /* search for first vector that is not masked */
870         for (i = vf_v_limit - 1; i > vf_v_idx; i--) {
871                 if (!FM10K_READ_REG(hw, FM10K_MSIX_VECTOR_MASK(i)))
872                         break;
873         }
874
875         /* reset linked list so it now includes our active vectors */
876         if (vf_idx == (hw->iov.num_vfs - 1))
877                 FM10K_WRITE_REG(hw, FM10K_ITR2(0), i);
878         else
879                 FM10K_WRITE_REG(hw, FM10K_ITR2(vf_v_limit), i);
880
881         return FM10K_SUCCESS;
882 }
883
884 /**
885  *  fm10k_iov_assign_default_mac_vlan_pf - Assign a MAC and VLAN to VF
886  *  @hw: pointer to the HW structure
887  *  @vf_info: pointer to VF information structure
888  *
889  *  Assign a MAC address and default VLAN to a VF and notify it of the update
890  **/
891 STATIC s32 fm10k_iov_assign_default_mac_vlan_pf(struct fm10k_hw *hw,
892                                                 struct fm10k_vf_info *vf_info)
893 {
894         u16 qmap_stride, queues_per_pool, vf_q_idx, timeout, qmap_idx, i;
895         u32 msg[4], txdctl, txqctl, tdbal = 0, tdbah = 0;
896         s32 err = FM10K_SUCCESS;
897         u16 vf_idx, vf_vid;
898
899         /* verify vf is in range */
900         if (!vf_info || vf_info->vf_idx >= hw->iov.num_vfs)
901                 return FM10K_ERR_PARAM;
902
903         /* determine qmap offsets and counts */
904         qmap_stride = (hw->iov.num_vfs > 8) ? 32 : 256;
905         queues_per_pool = fm10k_queues_per_pool(hw);
906
907         /* calculate starting index for queues */
908         vf_idx = vf_info->vf_idx;
909         vf_q_idx = fm10k_vf_queue_index(hw, vf_idx);
910         qmap_idx = qmap_stride * vf_idx;
911
912         /* MAP Tx queue back to 0 temporarily, and disable it */
913         FM10K_WRITE_REG(hw, FM10K_TQMAP(qmap_idx), 0);
914         FM10K_WRITE_REG(hw, FM10K_TXDCTL(vf_q_idx), 0);
915
916         /* determine correct default VLAN ID */
917         if (vf_info->pf_vid)
918                 vf_vid = vf_info->pf_vid | FM10K_VLAN_CLEAR;
919         else
920                 vf_vid = vf_info->sw_vid;
921
922         /* generate MAC_ADDR request */
923         fm10k_tlv_msg_init(msg, FM10K_VF_MSG_ID_MAC_VLAN);
924         fm10k_tlv_attr_put_mac_vlan(msg, FM10K_MAC_VLAN_MSG_DEFAULT_MAC,
925                                     vf_info->mac, vf_vid);
926
927         /* load onto outgoing mailbox, ignore any errors on enqueue */
928         if (vf_info->mbx.ops.enqueue_tx)
929                 vf_info->mbx.ops.enqueue_tx(hw, &vf_info->mbx, msg);
930
931         /* verify ring has disabled before modifying base address registers */
932         txdctl = FM10K_READ_REG(hw, FM10K_TXDCTL(vf_q_idx));
933         for (timeout = 0; txdctl & FM10K_TXDCTL_ENABLE; timeout++) {
934                 /* limit ourselves to a 1ms timeout */
935                 if (timeout == 10) {
936                         err = FM10K_ERR_DMA_PENDING;
937                         goto err_out;
938                 }
939
940                 usec_delay(100);
941                 txdctl = FM10K_READ_REG(hw, FM10K_TXDCTL(vf_q_idx));
942         }
943
944         /* Update base address registers to contain MAC address */
945         if (FM10K_IS_VALID_ETHER_ADDR(vf_info->mac)) {
946                 tdbal = (((u32)vf_info->mac[3]) << 24) |
947                         (((u32)vf_info->mac[4]) << 16) |
948                         (((u32)vf_info->mac[5]) << 8);
949
950                 tdbah = (((u32)0xFF)            << 24) |
951                         (((u32)vf_info->mac[0]) << 16) |
952                         (((u32)vf_info->mac[1]) << 8) |
953                         ((u32)vf_info->mac[2]);
954         }
955
956         /* Record the base address into queue 0 */
957         FM10K_WRITE_REG(hw, FM10K_TDBAL(vf_q_idx), tdbal);
958         FM10K_WRITE_REG(hw, FM10K_TDBAH(vf_q_idx), tdbah);
959
960         /* Provide the VF the ITR scale, using software-defined fields in TDLEN
961          * to pass the information during VF initialization
962          */
963         FM10K_WRITE_REG(hw, FM10K_TDLEN(vf_q_idx), hw->mac.itr_scale <<
964                                                    FM10K_TDLEN_ITR_SCALE_SHIFT);
965
966 err_out:
967         /* configure Queue control register */
968         txqctl = ((u32)vf_vid << FM10K_TXQCTL_VID_SHIFT) &
969                  FM10K_TXQCTL_VID_MASK;
970         txqctl |= (vf_idx << FM10K_TXQCTL_TC_SHIFT) |
971                   FM10K_TXQCTL_VF | vf_idx;
972
973         /* assign VID */
974         for (i = 0; i < queues_per_pool; i++)
975                 FM10K_WRITE_REG(hw, FM10K_TXQCTL(vf_q_idx + i), txqctl);
976
977         /* restore the queue back to VF ownership */
978         FM10K_WRITE_REG(hw, FM10K_TQMAP(qmap_idx), vf_q_idx);
979         return err;
980 }
981
982 /**
983  *  fm10k_iov_reset_resources_pf - Reassign queues and interrupts to a VF
984  *  @hw: pointer to the HW structure
985  *  @vf_info: pointer to VF information structure
986  *
987  *  Reassign the interrupts and queues to a VF following an FLR
988  **/
989 STATIC s32 fm10k_iov_reset_resources_pf(struct fm10k_hw *hw,
990                                         struct fm10k_vf_info *vf_info)
991 {
992         u16 qmap_stride, queues_per_pool, vf_q_idx, qmap_idx;
993         u32 tdbal = 0, tdbah = 0, txqctl, rxqctl;
994         u16 vf_v_idx, vf_v_limit, vf_vid;
995         u8 vf_idx = vf_info->vf_idx;
996         int i;
997
998         /* verify vf is in range */
999         if (vf_idx >= hw->iov.num_vfs)
1000                 return FM10K_ERR_PARAM;
1001
1002         /* clear event notification of VF FLR */
1003         FM10K_WRITE_REG(hw, FM10K_PFVFLREC(vf_idx / 32), 1 << (vf_idx % 32));
1004
1005         /* force timeout and then disconnect the mailbox */
1006         vf_info->mbx.timeout = 0;
1007         if (vf_info->mbx.ops.disconnect)
1008                 vf_info->mbx.ops.disconnect(hw, &vf_info->mbx);
1009
1010         /* determine vector offset and count */
1011         vf_v_idx = fm10k_vf_vector_index(hw, vf_idx);
1012         vf_v_limit = vf_v_idx + fm10k_vectors_per_pool(hw);
1013
1014         /* determine qmap offsets and counts */
1015         qmap_stride = (hw->iov.num_vfs > 8) ? 32 : 256;
1016         queues_per_pool = fm10k_queues_per_pool(hw);
1017         qmap_idx = qmap_stride * vf_idx;
1018
1019         /* make all the queues inaccessible to the VF */
1020         for (i = qmap_idx; i < (qmap_idx + qmap_stride); i++) {
1021                 FM10K_WRITE_REG(hw, FM10K_TQMAP(i), 0);
1022                 FM10K_WRITE_REG(hw, FM10K_RQMAP(i), 0);
1023         }
1024
1025         /* calculate starting index for queues */
1026         vf_q_idx = fm10k_vf_queue_index(hw, vf_idx);
1027
1028         /* determine correct default VLAN ID */
1029         if (vf_info->pf_vid)
1030                 vf_vid = vf_info->pf_vid;
1031         else
1032                 vf_vid = vf_info->sw_vid;
1033
1034         /* configure Queue control register */
1035         txqctl = ((u32)vf_vid << FM10K_TXQCTL_VID_SHIFT) |
1036                  (vf_idx << FM10K_TXQCTL_TC_SHIFT) |
1037                  FM10K_TXQCTL_VF | vf_idx;
1038         rxqctl = FM10K_RXQCTL_VF | (vf_idx << FM10K_RXQCTL_VF_SHIFT);
1039
1040         /* stop further DMA and reset queue ownership back to VF */
1041         for (i = vf_q_idx; i < (queues_per_pool + vf_q_idx); i++) {
1042                 FM10K_WRITE_REG(hw, FM10K_TXDCTL(i), 0);
1043                 FM10K_WRITE_REG(hw, FM10K_TXQCTL(i), txqctl);
1044                 FM10K_WRITE_REG(hw, FM10K_RXDCTL(i),
1045                                 FM10K_RXDCTL_WRITE_BACK_MIN_DELAY |
1046                                 FM10K_RXDCTL_DROP_ON_EMPTY);
1047                 FM10K_WRITE_REG(hw, FM10K_RXQCTL(i), rxqctl);
1048         }
1049
1050         /* reset TC with -1 credits and no quanta to prevent transmit */
1051         FM10K_WRITE_REG(hw, FM10K_TC_MAXCREDIT(vf_idx), 0);
1052         FM10K_WRITE_REG(hw, FM10K_TC_RATE(vf_idx), 0);
1053         FM10K_WRITE_REG(hw, FM10K_TC_CREDIT(vf_idx),
1054                         FM10K_TC_CREDIT_CREDIT_MASK);
1055
1056         /* update our first entry in the table based on previous VF */
1057         if (!vf_idx)
1058                 hw->mac.ops.update_int_moderator(hw);
1059         else
1060                 hw->iov.ops.assign_int_moderator(hw, vf_idx - 1);
1061
1062         /* reset linked list so it now includes our active vectors */
1063         if (vf_idx == (hw->iov.num_vfs - 1))
1064                 FM10K_WRITE_REG(hw, FM10K_ITR2(0), vf_v_idx);
1065         else
1066                 FM10K_WRITE_REG(hw, FM10K_ITR2(vf_v_limit), vf_v_idx);
1067
1068         /* link remaining vectors so that next points to previous */
1069         for (vf_v_idx++; vf_v_idx < vf_v_limit; vf_v_idx++)
1070                 FM10K_WRITE_REG(hw, FM10K_ITR2(vf_v_idx), vf_v_idx - 1);
1071
1072         /* zero out MBMEM, VLAN_TABLE, RETA, RSSRK, and MRQC registers */
1073         for (i = FM10K_VFMBMEM_LEN; i--;)
1074                 FM10K_WRITE_REG(hw, FM10K_MBMEM_VF(vf_idx, i), 0);
1075         for (i = FM10K_VLAN_TABLE_SIZE; i--;)
1076                 FM10K_WRITE_REG(hw, FM10K_VLAN_TABLE(vf_info->vsi, i), 0);
1077         for (i = FM10K_RETA_SIZE; i--;)
1078                 FM10K_WRITE_REG(hw, FM10K_RETA(vf_info->vsi, i), 0);
1079         for (i = FM10K_RSSRK_SIZE; i--;)
1080                 FM10K_WRITE_REG(hw, FM10K_RSSRK(vf_info->vsi, i), 0);
1081         FM10K_WRITE_REG(hw, FM10K_MRQC(vf_info->vsi), 0);
1082
1083         /* Update base address registers to contain MAC address */
1084         if (FM10K_IS_VALID_ETHER_ADDR(vf_info->mac)) {
1085                 tdbal = (((u32)vf_info->mac[3]) << 24) |
1086                         (((u32)vf_info->mac[4]) << 16) |
1087                         (((u32)vf_info->mac[5]) << 8);
1088                 tdbah = (((u32)0xFF)       << 24) |
1089                         (((u32)vf_info->mac[0]) << 16) |
1090                         (((u32)vf_info->mac[1]) << 8) |
1091                         ((u32)vf_info->mac[2]);
1092         }
1093
1094         /* map queue pairs back to VF from last to first */
1095         for (i = queues_per_pool; i--;) {
1096                 FM10K_WRITE_REG(hw, FM10K_TDBAL(vf_q_idx + i), tdbal);
1097                 FM10K_WRITE_REG(hw, FM10K_TDBAH(vf_q_idx + i), tdbah);
1098                 FM10K_WRITE_REG(hw, FM10K_TDLEN(vf_q_idx + i),
1099                                 hw->mac.itr_scale <<
1100                                 FM10K_TDLEN_ITR_SCALE_SHIFT);
1101                 FM10K_WRITE_REG(hw, FM10K_TQMAP(qmap_idx + i), vf_q_idx + i);
1102                 FM10K_WRITE_REG(hw, FM10K_RQMAP(qmap_idx + i), vf_q_idx + i);
1103         }
1104
1105         /* repeat the first ring for all of the remaining VF rings */
1106         for (i = queues_per_pool; i < qmap_stride; i++) {
1107                 FM10K_WRITE_REG(hw, FM10K_TQMAP(qmap_idx + i), vf_q_idx);
1108                 FM10K_WRITE_REG(hw, FM10K_RQMAP(qmap_idx + i), vf_q_idx);
1109         }
1110
1111         return FM10K_SUCCESS;
1112 }
1113
1114 /**
1115  *  fm10k_iov_set_lport_pf - Assign and enable a logical port for a given VF
1116  *  @hw: pointer to hardware structure
1117  *  @vf_info: pointer to VF information structure
1118  *  @lport_idx: Logical port offset from the hardware glort
1119  *  @flags: Set of capability flags to extend port beyond basic functionality
1120  *
1121  *  This function allows enabling a VF port by assigning it a GLORT and
1122  *  setting the flags so that it can enable an Rx mode.
1123  **/
1124 STATIC s32 fm10k_iov_set_lport_pf(struct fm10k_hw *hw,
1125                                   struct fm10k_vf_info *vf_info,
1126                                   u16 lport_idx, u8 flags)
1127 {
1128         u16 glort = (hw->mac.dglort_map + lport_idx) & FM10K_DGLORTMAP_NONE;
1129
1130         DEBUGFUNC("fm10k_iov_set_lport_state_pf");
1131
1132         /* if glort is not valid return error */
1133         if (!fm10k_glort_valid_pf(hw, glort))
1134                 return FM10K_ERR_PARAM;
1135
1136         vf_info->vf_flags = flags | FM10K_VF_FLAG_NONE_CAPABLE;
1137         vf_info->glort = glort;
1138
1139         return FM10K_SUCCESS;
1140 }
1141
1142 /**
1143  *  fm10k_iov_reset_lport_pf - Disable a logical port for a given VF
1144  *  @hw: pointer to hardware structure
1145  *  @vf_info: pointer to VF information structure
1146  *
1147  *  This function disables a VF port by stripping it of a GLORT and
1148  *  setting the flags so that it cannot enable any Rx mode.
1149  **/
1150 STATIC void fm10k_iov_reset_lport_pf(struct fm10k_hw *hw,
1151                                      struct fm10k_vf_info *vf_info)
1152 {
1153         u32 msg[1];
1154
1155         DEBUGFUNC("fm10k_iov_reset_lport_state_pf");
1156
1157         /* need to disable the port if it is already enabled */
1158         if (FM10K_VF_FLAG_ENABLED(vf_info)) {
1159                 /* notify switch that this port has been disabled */
1160                 fm10k_update_lport_state_pf(hw, vf_info->glort, 1, false);
1161
1162                 /* generate port state response to notify VF it is not ready */
1163                 fm10k_tlv_msg_init(msg, FM10K_VF_MSG_ID_LPORT_STATE);
1164                 vf_info->mbx.ops.enqueue_tx(hw, &vf_info->mbx, msg);
1165         }
1166
1167         /* clear flags and glort if it exists */
1168         vf_info->vf_flags = 0;
1169         vf_info->glort = 0;
1170 }
1171
1172 /**
1173  *  fm10k_iov_update_stats_pf - Updates hardware related statistics for VFs
1174  *  @hw: pointer to hardware structure
1175  *  @q: stats for all queues of a VF
1176  *  @vf_idx: index of VF
1177  *
1178  *  This function collects queue stats for VFs.
1179  **/
1180 STATIC void fm10k_iov_update_stats_pf(struct fm10k_hw *hw,
1181                                       struct fm10k_hw_stats_q *q,
1182                                       u16 vf_idx)
1183 {
1184         u32 idx, qpp;
1185
1186         /* get stats for all of the queues */
1187         qpp = fm10k_queues_per_pool(hw);
1188         idx = fm10k_vf_queue_index(hw, vf_idx);
1189         fm10k_update_hw_stats_q(hw, q, idx, qpp);
1190 }
1191
1192 /**
1193  *  fm10k_iov_msg_msix_pf - Message handler for MSI-X request from VF
1194  *  @hw: Pointer to hardware structure
1195  *  @results: Pointer array to message, results[0] is pointer to message
1196  *  @mbx: Pointer to mailbox information structure
1197  *
1198  *  This function is a default handler for MSI-X requests from the VF.  The
1199  *  assumption is that in this case it is acceptable to just directly
1200  *  hand off the message from the VF to the underlying shared code.
1201  **/
1202 s32 fm10k_iov_msg_msix_pf(struct fm10k_hw *hw, u32 **results,
1203                           struct fm10k_mbx_info *mbx)
1204 {
1205         struct fm10k_vf_info *vf_info = (struct fm10k_vf_info *)mbx;
1206         u8 vf_idx = vf_info->vf_idx;
1207
1208         UNREFERENCED_1PARAMETER(results);
1209         DEBUGFUNC("fm10k_iov_msg_msix_pf");
1210
1211         return hw->iov.ops.assign_int_moderator(hw, vf_idx);
1212 }
1213
1214 /**
1215  * fm10k_iov_select_vid - Select correct default vid
1216  * @hw: Pointer to hardware structure
1217  * @vid: vid to correct
1218  *
1219  * Will report an error if vid is out of range. For vid = 0, it will return
1220  * either the pf_vid or sw_vid depending on which one is set.
1221  */
1222 STATIC s32 fm10k_iov_select_vid(struct fm10k_vf_info *vf_info, u16 vid)
1223 {
1224         if (!vid)
1225                 return vf_info->pf_vid ? vf_info->pf_vid : vf_info->sw_vid;
1226         else if (vf_info->pf_vid && vid != vf_info->pf_vid)
1227                 return FM10K_ERR_PARAM;
1228         else
1229                 return vid;
1230 }
1231
1232 /**
1233  *  fm10k_iov_msg_mac_vlan_pf - Message handler for MAC/VLAN request from VF
1234  *  @hw: Pointer to hardware structure
1235  *  @results: Pointer array to message, results[0] is pointer to message
1236  *  @mbx: Pointer to mailbox information structure
1237  *
1238  *  This function is a default handler for MAC/VLAN requests from the VF.
1239  *  The assumption is that in this case it is acceptable to just directly
1240  *  hand off the message from the VF to the underlying shared code.
1241  **/
1242 s32 fm10k_iov_msg_mac_vlan_pf(struct fm10k_hw *hw, u32 **results,
1243                               struct fm10k_mbx_info *mbx)
1244 {
1245         struct fm10k_vf_info *vf_info = (struct fm10k_vf_info *)mbx;
1246         int err = FM10K_SUCCESS;
1247         u8 mac[ETH_ALEN];
1248         u32 *result;
1249         bool set;
1250         u16 vlan;
1251         u32 vid;
1252
1253         DEBUGFUNC("fm10k_iov_msg_mac_vlan_pf");
1254
1255         /* we shouldn't be updating rules on a disabled interface */
1256         if (!FM10K_VF_FLAG_ENABLED(vf_info))
1257                 err = FM10K_ERR_PARAM;
1258
1259         if (!err && !!results[FM10K_MAC_VLAN_MSG_VLAN]) {
1260                 result = results[FM10K_MAC_VLAN_MSG_VLAN];
1261
1262                 /* record VLAN id requested */
1263                 err = fm10k_tlv_attr_get_u32(result, &vid);
1264                 if (err)
1265                         return err;
1266
1267                 /* verify upper 16 bits are zero */
1268                 if (vid >> 16)
1269                         return FM10K_ERR_PARAM;
1270
1271                 set = !(vid & FM10K_VLAN_CLEAR);
1272                 vid &= ~FM10K_VLAN_CLEAR;
1273
1274                 err = fm10k_iov_select_vid(vf_info, (u16)vid);
1275                 if (err < 0)
1276                         return err;
1277                 else
1278                         vid = err;
1279
1280                 /* update VSI info for VF in regards to VLAN table */
1281                 err = hw->mac.ops.update_vlan(hw, vid, vf_info->vsi, set);
1282         }
1283
1284         if (!err && !!results[FM10K_MAC_VLAN_MSG_MAC]) {
1285                 result = results[FM10K_MAC_VLAN_MSG_MAC];
1286
1287                 /* record unicast MAC address requested */
1288                 err = fm10k_tlv_attr_get_mac_vlan(result, mac, &vlan);
1289                 if (err)
1290                         return err;
1291
1292                 /* block attempts to set MAC for a locked device */
1293                 if (FM10K_IS_VALID_ETHER_ADDR(vf_info->mac) &&
1294                     memcmp(mac, vf_info->mac, ETH_ALEN))
1295                         return FM10K_ERR_PARAM;
1296
1297                 set = !(vlan & FM10K_VLAN_CLEAR);
1298                 vlan &= ~FM10K_VLAN_CLEAR;
1299
1300                 err = fm10k_iov_select_vid(vf_info, vlan);
1301                 if (err < 0)
1302                         return err;
1303                 else
1304                         vlan = (u16)err;
1305
1306                 /* notify switch of request for new unicast address */
1307                 err = hw->mac.ops.update_uc_addr(hw, vf_info->glort,
1308                                                  mac, vlan, set, 0);
1309         }
1310
1311         if (!err && !!results[FM10K_MAC_VLAN_MSG_MULTICAST]) {
1312                 result = results[FM10K_MAC_VLAN_MSG_MULTICAST];
1313
1314                 /* record multicast MAC address requested */
1315                 err = fm10k_tlv_attr_get_mac_vlan(result, mac, &vlan);
1316                 if (err)
1317                         return err;
1318
1319                 /* verify that the VF is allowed to request multicast */
1320                 if (!(vf_info->vf_flags & FM10K_VF_FLAG_MULTI_ENABLED))
1321                         return FM10K_ERR_PARAM;
1322
1323                 set = !(vlan & FM10K_VLAN_CLEAR);
1324                 vlan &= ~FM10K_VLAN_CLEAR;
1325
1326                 err = fm10k_iov_select_vid(vf_info, vlan);
1327                 if (err < 0)
1328                         return err;
1329                 else
1330                         vlan = (u16)err;
1331
1332                 /* notify switch of request for new multicast address */
1333                 err = hw->mac.ops.update_mc_addr(hw, vf_info->glort,
1334                                                  mac, vlan, set);
1335         }
1336
1337         return err;
1338 }
1339
1340 /**
1341  *  fm10k_iov_supported_xcast_mode_pf - Determine best match for xcast mode
1342  *  @vf_info: VF info structure containing capability flags
1343  *  @mode: Requested xcast mode
1344  *
1345  *  This function outputs the mode that most closely matches the requested
1346  *  mode.  If not modes match it will request we disable the port
1347  **/
1348 STATIC u8 fm10k_iov_supported_xcast_mode_pf(struct fm10k_vf_info *vf_info,
1349                                             u8 mode)
1350 {
1351         u8 vf_flags = vf_info->vf_flags;
1352
1353         /* match up mode to capabilities as best as possible */
1354         switch (mode) {
1355         case FM10K_XCAST_MODE_PROMISC:
1356                 if (vf_flags & FM10K_VF_FLAG_PROMISC_CAPABLE)
1357                         return FM10K_XCAST_MODE_PROMISC;
1358                 /* fallthough */
1359         case FM10K_XCAST_MODE_ALLMULTI:
1360                 if (vf_flags & FM10K_VF_FLAG_ALLMULTI_CAPABLE)
1361                         return FM10K_XCAST_MODE_ALLMULTI;
1362                 /* fallthough */
1363         case FM10K_XCAST_MODE_MULTI:
1364                 if (vf_flags & FM10K_VF_FLAG_MULTI_CAPABLE)
1365                         return FM10K_XCAST_MODE_MULTI;
1366                 /* fallthough */
1367         case FM10K_XCAST_MODE_NONE:
1368                 if (vf_flags & FM10K_VF_FLAG_NONE_CAPABLE)
1369                         return FM10K_XCAST_MODE_NONE;
1370                 /* fallthough */
1371         default:
1372                 break;
1373         }
1374
1375         /* disable interface as it should not be able to request any */
1376         return FM10K_XCAST_MODE_DISABLE;
1377 }
1378
1379 /**
1380  *  fm10k_iov_msg_lport_state_pf - Message handler for port state requests
1381  *  @hw: Pointer to hardware structure
1382  *  @results: Pointer array to message, results[0] is pointer to message
1383  *  @mbx: Pointer to mailbox information structure
1384  *
1385  *  This function is a default handler for port state requests.  The port
1386  *  state requests for now are basic and consist of enabling or disabling
1387  *  the port.
1388  **/
1389 s32 fm10k_iov_msg_lport_state_pf(struct fm10k_hw *hw, u32 **results,
1390                                  struct fm10k_mbx_info *mbx)
1391 {
1392         struct fm10k_vf_info *vf_info = (struct fm10k_vf_info *)mbx;
1393         u32 *result;
1394         s32 err = FM10K_SUCCESS;
1395         u32 msg[2];
1396         u8 mode = 0;
1397
1398         DEBUGFUNC("fm10k_iov_msg_lport_state_pf");
1399
1400         /* verify VF is allowed to enable even minimal mode */
1401         if (!(vf_info->vf_flags & FM10K_VF_FLAG_NONE_CAPABLE))
1402                 return FM10K_ERR_PARAM;
1403
1404         if (!!results[FM10K_LPORT_STATE_MSG_XCAST_MODE]) {
1405                 result = results[FM10K_LPORT_STATE_MSG_XCAST_MODE];
1406
1407                 /* XCAST mode update requested */
1408                 err = fm10k_tlv_attr_get_u8(result, &mode);
1409                 if (err)
1410                         return FM10K_ERR_PARAM;
1411
1412                 /* prep for possible demotion depending on capabilities */
1413                 mode = fm10k_iov_supported_xcast_mode_pf(vf_info, mode);
1414
1415                 /* if mode is not currently enabled, enable it */
1416                 if (!(FM10K_VF_FLAG_ENABLED(vf_info) & (1 << mode)))
1417                         fm10k_update_xcast_mode_pf(hw, vf_info->glort, mode);
1418
1419                 /* swap mode back to a bit flag */
1420                 mode = FM10K_VF_FLAG_SET_MODE(mode);
1421         } else if (!results[FM10K_LPORT_STATE_MSG_DISABLE]) {
1422                 /* need to disable the port if it is already enabled */
1423                 if (FM10K_VF_FLAG_ENABLED(vf_info))
1424                         err = fm10k_update_lport_state_pf(hw, vf_info->glort,
1425                                                           1, false);
1426
1427                 /* need to clear VF_FLAG_ENABLED in order to ensure that we
1428                  * actually re-enable the lport state below. Note that this
1429                  * has no impact if VF is already disabled, as the flags are
1430                  * already zeroed.
1431                  */
1432                 if (!err)
1433                         vf_info->vf_flags = FM10K_VF_FLAG_CAPABLE(vf_info);
1434
1435                 /* when enabling the port we should reset the rate limiters */
1436                 hw->iov.ops.configure_tc(hw, vf_info->vf_idx, vf_info->rate);
1437
1438                 /* set mode for minimal functionality */
1439                 mode = FM10K_VF_FLAG_SET_MODE_NONE;
1440
1441                 /* generate port state response to notify VF it is ready */
1442                 fm10k_tlv_msg_init(msg, FM10K_VF_MSG_ID_LPORT_STATE);
1443                 fm10k_tlv_attr_put_bool(msg, FM10K_LPORT_STATE_MSG_READY);
1444                 mbx->ops.enqueue_tx(hw, mbx, msg);
1445         }
1446
1447         /* if enable state toggled note the update */
1448         if (!err && (!FM10K_VF_FLAG_ENABLED(vf_info) != !mode))
1449                 err = fm10k_update_lport_state_pf(hw, vf_info->glort, 1,
1450                                                   !!mode);
1451
1452         /* if state change succeeded, then update our stored state */
1453         mode |= FM10K_VF_FLAG_CAPABLE(vf_info);
1454         if (!err)
1455                 vf_info->vf_flags = mode;
1456
1457         return err;
1458 }
1459
1460 #ifndef NO_DEFAULT_SRIOV_MSG_HANDLERS
1461 const struct fm10k_msg_data fm10k_iov_msg_data_pf[] = {
1462         FM10K_TLV_MSG_TEST_HANDLER(fm10k_tlv_msg_test),
1463         FM10K_VF_MSG_MSIX_HANDLER(fm10k_iov_msg_msix_pf),
1464         FM10K_VF_MSG_MAC_VLAN_HANDLER(fm10k_iov_msg_mac_vlan_pf),
1465         FM10K_VF_MSG_LPORT_STATE_HANDLER(fm10k_iov_msg_lport_state_pf),
1466         FM10K_TLV_MSG_ERROR_HANDLER(fm10k_tlv_msg_error),
1467 };
1468
1469 #endif
1470 /**
1471  *  fm10k_update_stats_hw_pf - Updates hardware related statistics of PF
1472  *  @hw: pointer to hardware structure
1473  *  @stats: pointer to the stats structure to update
1474  *
1475  *  This function collects and aggregates global and per queue hardware
1476  *  statistics.
1477  **/
1478 STATIC void fm10k_update_hw_stats_pf(struct fm10k_hw *hw,
1479                                      struct fm10k_hw_stats *stats)
1480 {
1481         u32 timeout, ur, ca, um, xec, vlan_drop, loopback_drop, nodesc_drop;
1482         u32 id, id_prev;
1483
1484         DEBUGFUNC("fm10k_update_hw_stats_pf");
1485
1486         /* Use Tx queue 0 as a canary to detect a reset */
1487         id = FM10K_READ_REG(hw, FM10K_TXQCTL(0));
1488
1489         /* Read Global Statistics */
1490         do {
1491                 timeout = fm10k_read_hw_stats_32b(hw, FM10K_STATS_TIMEOUT,
1492                                                   &stats->timeout);
1493                 ur = fm10k_read_hw_stats_32b(hw, FM10K_STATS_UR, &stats->ur);
1494                 ca = fm10k_read_hw_stats_32b(hw, FM10K_STATS_CA, &stats->ca);
1495                 um = fm10k_read_hw_stats_32b(hw, FM10K_STATS_UM, &stats->um);
1496                 xec = fm10k_read_hw_stats_32b(hw, FM10K_STATS_XEC, &stats->xec);
1497                 vlan_drop = fm10k_read_hw_stats_32b(hw, FM10K_STATS_VLAN_DROP,
1498                                                     &stats->vlan_drop);
1499                 loopback_drop = fm10k_read_hw_stats_32b(hw,
1500                                                         FM10K_STATS_LOOPBACK_DROP,
1501                                                         &stats->loopback_drop);
1502                 nodesc_drop = fm10k_read_hw_stats_32b(hw,
1503                                                       FM10K_STATS_NODESC_DROP,
1504                                                       &stats->nodesc_drop);
1505
1506                 /* if value has not changed then we have consistent data */
1507                 id_prev = id;
1508                 id = FM10K_READ_REG(hw, FM10K_TXQCTL(0));
1509         } while ((id ^ id_prev) & FM10K_TXQCTL_ID_MASK);
1510
1511         /* drop non-ID bits and set VALID ID bit */
1512         id &= FM10K_TXQCTL_ID_MASK;
1513         id |= FM10K_STAT_VALID;
1514
1515         /* Update Global Statistics */
1516         if (stats->stats_idx == id) {
1517                 stats->timeout.count += timeout;
1518                 stats->ur.count += ur;
1519                 stats->ca.count += ca;
1520                 stats->um.count += um;
1521                 stats->xec.count += xec;
1522                 stats->vlan_drop.count += vlan_drop;
1523                 stats->loopback_drop.count += loopback_drop;
1524                 stats->nodesc_drop.count += nodesc_drop;
1525         }
1526
1527         /* Update bases and record current PF id */
1528         fm10k_update_hw_base_32b(&stats->timeout, timeout);
1529         fm10k_update_hw_base_32b(&stats->ur, ur);
1530         fm10k_update_hw_base_32b(&stats->ca, ca);
1531         fm10k_update_hw_base_32b(&stats->um, um);
1532         fm10k_update_hw_base_32b(&stats->xec, xec);
1533         fm10k_update_hw_base_32b(&stats->vlan_drop, vlan_drop);
1534         fm10k_update_hw_base_32b(&stats->loopback_drop, loopback_drop);
1535         fm10k_update_hw_base_32b(&stats->nodesc_drop, nodesc_drop);
1536         stats->stats_idx = id;
1537
1538         /* Update Queue Statistics */
1539         fm10k_update_hw_stats_q(hw, stats->q, 0, hw->mac.max_queues);
1540 }
1541
1542 /**
1543  *  fm10k_rebind_hw_stats_pf - Resets base for hardware statistics of PF
1544  *  @hw: pointer to hardware structure
1545  *  @stats: pointer to the stats structure to update
1546  *
1547  *  This function resets the base for global and per queue hardware
1548  *  statistics.
1549  **/
1550 STATIC void fm10k_rebind_hw_stats_pf(struct fm10k_hw *hw,
1551                                      struct fm10k_hw_stats *stats)
1552 {
1553         DEBUGFUNC("fm10k_rebind_hw_stats_pf");
1554
1555         /* Unbind Global Statistics */
1556         fm10k_unbind_hw_stats_32b(&stats->timeout);
1557         fm10k_unbind_hw_stats_32b(&stats->ur);
1558         fm10k_unbind_hw_stats_32b(&stats->ca);
1559         fm10k_unbind_hw_stats_32b(&stats->um);
1560         fm10k_unbind_hw_stats_32b(&stats->xec);
1561         fm10k_unbind_hw_stats_32b(&stats->vlan_drop);
1562         fm10k_unbind_hw_stats_32b(&stats->loopback_drop);
1563         fm10k_unbind_hw_stats_32b(&stats->nodesc_drop);
1564
1565         /* Unbind Queue Statistics */
1566         fm10k_unbind_hw_stats_q(stats->q, 0, hw->mac.max_queues);
1567
1568         /* Reinitialize bases for all stats */
1569         fm10k_update_hw_stats_pf(hw, stats);
1570 }
1571
1572 /**
1573  *  fm10k_set_dma_mask_pf - Configures PhyAddrSpace to limit DMA to system
1574  *  @hw: pointer to hardware structure
1575  *  @dma_mask: 64 bit DMA mask required for platform
1576  *
1577  *  This function sets the PHYADDR.PhyAddrSpace bits for the endpoint in order
1578  *  to limit the access to memory beyond what is physically in the system.
1579  **/
1580 STATIC void fm10k_set_dma_mask_pf(struct fm10k_hw *hw, u64 dma_mask)
1581 {
1582         /* we need to write the upper 32 bits of DMA mask to PhyAddrSpace */
1583         u32 phyaddr = (u32)(dma_mask >> 32);
1584
1585         DEBUGFUNC("fm10k_set_dma_mask_pf");
1586
1587         FM10K_WRITE_REG(hw, FM10K_PHYADDR, phyaddr);
1588 }
1589
1590 /**
1591  *  fm10k_get_fault_pf - Record a fault in one of the interface units
1592  *  @hw: pointer to hardware structure
1593  *  @type: pointer to fault type register offset
1594  *  @fault: pointer to memory location to record the fault
1595  *
1596  *  Record the fault register contents to the fault data structure and
1597  *  clear the entry from the register.
1598  *
1599  *  Returns ERR_PARAM if invalid register is specified or no error is present.
1600  **/
1601 STATIC s32 fm10k_get_fault_pf(struct fm10k_hw *hw, int type,
1602                               struct fm10k_fault *fault)
1603 {
1604         u32 func;
1605
1606         DEBUGFUNC("fm10k_get_fault_pf");
1607
1608         /* verify the fault register is in range and is aligned */
1609         switch (type) {
1610         case FM10K_PCA_FAULT:
1611         case FM10K_THI_FAULT:
1612         case FM10K_FUM_FAULT:
1613                 break;
1614         default:
1615                 return FM10K_ERR_PARAM;
1616         }
1617
1618         /* only service faults that are valid */
1619         func = FM10K_READ_REG(hw, type + FM10K_FAULT_FUNC);
1620         if (!(func & FM10K_FAULT_FUNC_VALID))
1621                 return FM10K_ERR_PARAM;
1622
1623         /* read remaining fields */
1624         fault->address = FM10K_READ_REG(hw, type + FM10K_FAULT_ADDR_HI);
1625         fault->address <<= 32;
1626         fault->address = FM10K_READ_REG(hw, type + FM10K_FAULT_ADDR_LO);
1627         fault->specinfo = FM10K_READ_REG(hw, type + FM10K_FAULT_SPECINFO);
1628
1629         /* clear valid bit to allow for next error */
1630         FM10K_WRITE_REG(hw, type + FM10K_FAULT_FUNC, FM10K_FAULT_FUNC_VALID);
1631
1632         /* Record which function triggered the error */
1633         if (func & FM10K_FAULT_FUNC_PF)
1634                 fault->func = 0;
1635         else
1636                 fault->func = 1 + ((func & FM10K_FAULT_FUNC_VF_MASK) >>
1637                                    FM10K_FAULT_FUNC_VF_SHIFT);
1638
1639         /* record fault type */
1640         fault->type = func & FM10K_FAULT_FUNC_TYPE_MASK;
1641
1642         return FM10K_SUCCESS;
1643 }
1644
1645 /**
1646  *  fm10k_request_lport_map_pf - Request LPORT map from the switch API
1647  *  @hw: pointer to hardware structure
1648  *
1649  **/
1650 STATIC s32 fm10k_request_lport_map_pf(struct fm10k_hw *hw)
1651 {
1652         struct fm10k_mbx_info *mbx = &hw->mbx;
1653         u32 msg[1];
1654
1655         DEBUGFUNC("fm10k_request_lport_pf");
1656
1657         /* issue request asking for LPORT map */
1658         fm10k_tlv_msg_init(msg, FM10K_PF_MSG_ID_LPORT_MAP);
1659
1660         /* load onto outgoing mailbox */
1661         return mbx->ops.enqueue_tx(hw, mbx, msg);
1662 }
1663
1664 /**
1665  *  fm10k_get_host_state_pf - Returns the state of the switch and mailbox
1666  *  @hw: pointer to hardware structure
1667  *  @switch_ready: pointer to boolean value that will record switch state
1668  *
1669  *  This funciton will check the DMA_CTRL2 register and mailbox in order
1670  *  to determine if the switch is ready for the PF to begin requesting
1671  *  addresses and mapping traffic to the local interface.
1672  **/
1673 STATIC s32 fm10k_get_host_state_pf(struct fm10k_hw *hw, bool *switch_ready)
1674 {
1675         s32 ret_val = FM10K_SUCCESS;
1676         u32 dma_ctrl2;
1677
1678         DEBUGFUNC("fm10k_get_host_state_pf");
1679
1680         /* verify the switch is ready for interaction */
1681         dma_ctrl2 = FM10K_READ_REG(hw, FM10K_DMA_CTRL2);
1682         if (!(dma_ctrl2 & FM10K_DMA_CTRL2_SWITCH_READY))
1683                 goto out;
1684
1685         /* retrieve generic host state info */
1686         ret_val = fm10k_get_host_state_generic(hw, switch_ready);
1687         if (ret_val)
1688                 goto out;
1689
1690         /* interface cannot receive traffic without logical ports */
1691         if (hw->mac.dglort_map == FM10K_DGLORTMAP_NONE)
1692                 ret_val = fm10k_request_lport_map_pf(hw);
1693
1694 out:
1695         return ret_val;
1696 }
1697
1698 /* This structure defines the attibutes to be parsed below */
1699 const struct fm10k_tlv_attr fm10k_lport_map_msg_attr[] = {
1700         FM10K_TLV_ATTR_U32(FM10K_PF_ATTR_ID_LPORT_MAP),
1701         FM10K_TLV_ATTR_LAST
1702 };
1703
1704 /**
1705  *  fm10k_msg_lport_map_pf - Message handler for lport_map message from SM
1706  *  @hw: Pointer to hardware structure
1707  *  @results: pointer array containing parsed data
1708  *  @mbx: Pointer to mailbox information structure
1709  *
1710  *  This handler configures the lport mapping based on the reply from the
1711  *  switch API.
1712  **/
1713 s32 fm10k_msg_lport_map_pf(struct fm10k_hw *hw, u32 **results,
1714                            struct fm10k_mbx_info *mbx)
1715 {
1716         u16 glort, mask;
1717         u32 dglort_map;
1718         s32 err;
1719
1720         UNREFERENCED_1PARAMETER(mbx);
1721         DEBUGFUNC("fm10k_msg_lport_map_pf");
1722
1723         err = fm10k_tlv_attr_get_u32(results[FM10K_PF_ATTR_ID_LPORT_MAP],
1724                                      &dglort_map);
1725         if (err)
1726                 return err;
1727
1728         /* extract values out of the header */
1729         glort = FM10K_MSG_HDR_FIELD_GET(dglort_map, LPORT_MAP_GLORT);
1730         mask = FM10K_MSG_HDR_FIELD_GET(dglort_map, LPORT_MAP_MASK);
1731
1732         /* verify mask is set and none of the masked bits in glort are set */
1733         if (!mask || (glort & ~mask))
1734                 return FM10K_ERR_PARAM;
1735
1736         /* verify the mask is contiguous, and that it is 1's followed by 0's */
1737         if (((~(mask - 1) & mask) + mask) & FM10K_DGLORTMAP_NONE)
1738                 return FM10K_ERR_PARAM;
1739
1740         /* record the glort, mask, and port count */
1741         hw->mac.dglort_map = dglort_map;
1742
1743         return FM10K_SUCCESS;
1744 }
1745
1746 const struct fm10k_tlv_attr fm10k_update_pvid_msg_attr[] = {
1747         FM10K_TLV_ATTR_U32(FM10K_PF_ATTR_ID_UPDATE_PVID),
1748         FM10K_TLV_ATTR_LAST
1749 };
1750
1751 /**
1752  *  fm10k_msg_update_pvid_pf - Message handler for port VLAN message from SM
1753  *  @hw: Pointer to hardware structure
1754  *  @results: pointer array containing parsed data
1755  *  @mbx: Pointer to mailbox information structure
1756  *
1757  *  This handler configures the default VLAN for the PF
1758  **/
1759 static s32 fm10k_msg_update_pvid_pf(struct fm10k_hw *hw, u32 **results,
1760                                     struct fm10k_mbx_info *mbx)
1761 {
1762         u16 glort, pvid;
1763         u32 pvid_update;
1764         s32 err;
1765
1766         UNREFERENCED_1PARAMETER(mbx);
1767         DEBUGFUNC("fm10k_msg_update_pvid_pf");
1768
1769         err = fm10k_tlv_attr_get_u32(results[FM10K_PF_ATTR_ID_UPDATE_PVID],
1770                                      &pvid_update);
1771         if (err)
1772                 return err;
1773
1774         /* extract values from the pvid update */
1775         glort = FM10K_MSG_HDR_FIELD_GET(pvid_update, UPDATE_PVID_GLORT);
1776         pvid = FM10K_MSG_HDR_FIELD_GET(pvid_update, UPDATE_PVID_PVID);
1777
1778         /* if glort is not valid return error */
1779         if (!fm10k_glort_valid_pf(hw, glort))
1780                 return FM10K_ERR_PARAM;
1781
1782         /* verify VID is valid */
1783         if (pvid >= FM10K_VLAN_TABLE_VID_MAX)
1784                 return FM10K_ERR_PARAM;
1785
1786         /* record the port VLAN ID value */
1787         hw->mac.default_vid = pvid;
1788
1789         return FM10K_SUCCESS;
1790 }
1791
1792 /**
1793  *  fm10k_record_global_table_data - Move global table data to swapi table info
1794  *  @from: pointer to source table data structure
1795  *  @to: pointer to destination table info structure
1796  *
1797  *  This function is will copy table_data to the table_info contained in
1798  *  the hw struct.
1799  **/
1800 static void fm10k_record_global_table_data(struct fm10k_global_table_data *from,
1801                                            struct fm10k_swapi_table_info *to)
1802 {
1803         /* convert from le32 struct to CPU byte ordered values */
1804         to->used = FM10K_LE32_TO_CPU(from->used);
1805         to->avail = FM10K_LE32_TO_CPU(from->avail);
1806 }
1807
1808 const struct fm10k_tlv_attr fm10k_err_msg_attr[] = {
1809         FM10K_TLV_ATTR_LE_STRUCT(FM10K_PF_ATTR_ID_ERR,
1810                                  sizeof(struct fm10k_swapi_error)),
1811         FM10K_TLV_ATTR_LAST
1812 };
1813
1814 /**
1815  *  fm10k_msg_err_pf - Message handler for error reply
1816  *  @hw: Pointer to hardware structure
1817  *  @results: pointer array containing parsed data
1818  *  @mbx: Pointer to mailbox information structure
1819  *
1820  *  This handler will capture the data for any error replies to previous
1821  *  messages that the PF has sent.
1822  **/
1823 s32 fm10k_msg_err_pf(struct fm10k_hw *hw, u32 **results,
1824                      struct fm10k_mbx_info *mbx)
1825 {
1826         struct fm10k_swapi_error err_msg;
1827         s32 err;
1828
1829         UNREFERENCED_1PARAMETER(mbx);
1830         DEBUGFUNC("fm10k_msg_err_pf");
1831
1832         /* extract structure from message */
1833         err = fm10k_tlv_attr_get_le_struct(results[FM10K_PF_ATTR_ID_ERR],
1834                                            &err_msg, sizeof(err_msg));
1835         if (err)
1836                 return err;
1837
1838         /* record table status */
1839         fm10k_record_global_table_data(&err_msg.mac, &hw->swapi.mac);
1840         fm10k_record_global_table_data(&err_msg.nexthop, &hw->swapi.nexthop);
1841         fm10k_record_global_table_data(&err_msg.ffu, &hw->swapi.ffu);
1842
1843         /* record SW API status value */
1844         hw->swapi.status = FM10K_LE32_TO_CPU(err_msg.status);
1845
1846         return FM10K_SUCCESS;
1847 }
1848
1849 /* currently there is no shared 1588 timestamp handler */
1850
1851 const struct fm10k_tlv_attr fm10k_1588_timestamp_msg_attr[] = {
1852         FM10K_TLV_ATTR_LE_STRUCT(FM10K_PF_ATTR_ID_1588_TIMESTAMP,
1853                                  sizeof(struct fm10k_swapi_1588_timestamp)),
1854         FM10K_TLV_ATTR_LAST
1855 };
1856
1857 const struct fm10k_tlv_attr fm10k_1588_clock_owner_attr[] = {
1858         FM10K_TLV_ATTR_LE_STRUCT(FM10K_PF_ATTR_ID_1588_CLOCK_OWNER,
1859                                  sizeof(struct fm10k_swapi_1588_clock_owner)),
1860         FM10K_TLV_ATTR_LAST
1861 };
1862
1863 const struct fm10k_tlv_attr fm10k_master_clk_offset_attr[] = {
1864         FM10K_TLV_ATTR_U64(FM10K_PF_ATTR_ID_MASTER_CLK_OFFSET),
1865         FM10K_TLV_ATTR_LAST
1866 };
1867
1868 /**
1869  *  fm10k_iov_notify_offset_pf - Notify VF of change in PTP offset
1870  *  @hw: pointer to hardware structure
1871  *  @vf_info: pointer to the vf info structure
1872  *  @offset: 64bit unsigned offset from hardware SYSTIME
1873  *
1874  *  This function sends a message to a given VF to notify it of PTP offset
1875  *  changes.
1876  **/
1877 STATIC void fm10k_iov_notify_offset_pf(struct fm10k_hw *hw,
1878                                        struct fm10k_vf_info *vf_info,
1879                                        u64 offset)
1880 {
1881         u32 msg[4];
1882
1883         fm10k_tlv_msg_init(msg, FM10K_VF_MSG_ID_1588);
1884         fm10k_tlv_attr_put_u64(msg, FM10K_1588_MSG_CLK_OFFSET, offset);
1885
1886         if (vf_info->mbx.ops.enqueue_tx)
1887                 vf_info->mbx.ops.enqueue_tx(hw, &vf_info->mbx, msg);
1888 }
1889
1890 /**
1891  *  fm10k_msg_1588_clock_owner_pf - Message handler for clock ownership from SM
1892  *  @hw: pointer to hardware structure
1893  *  @results: pointer to array containing parsed data,
1894  *  @mbx: Pointer to mailbox information structure
1895  *
1896  *  This handler configures the FM10K_HW_FLAG_CLOCK_OWNER field for the PF
1897  */
1898 s32 fm10k_msg_1588_clock_owner_pf(struct fm10k_hw *hw, u32 **results,
1899                                   struct fm10k_mbx_info *mbx)
1900 {
1901         struct fm10k_swapi_1588_clock_owner msg;
1902         u16 glort;
1903         s32 err;
1904
1905         UNREFERENCED_1PARAMETER(mbx);
1906         DEBUGFUNC("fm10k_msg_1588_clock_owner");
1907
1908         err = fm10k_tlv_attr_get_le_struct(
1909                 results[FM10K_PF_ATTR_ID_1588_CLOCK_OWNER],
1910                 &msg, sizeof(msg));
1911         if (err)
1912                 return err;
1913
1914         /* We own the clock iff the glort matches us and the enabled field is
1915          * true. Otherwise, the clock must belong to some other port.
1916          */
1917         glort = le16_to_cpu(msg.glort);
1918         if (fm10k_glort_valid_pf(hw, glort) && msg.enabled)
1919                 hw->flags |= FM10K_HW_FLAG_CLOCK_OWNER;
1920         else
1921                 hw->flags &= ~FM10K_HW_FLAG_CLOCK_OWNER;
1922
1923         return FM10K_SUCCESS;
1924 }
1925
1926 /**
1927  *  fm10k_adjust_systime_pf - Adjust systime frequency
1928  *  @hw: pointer to hardware structure
1929  *  @ppb: adjustment rate in parts per billion
1930  *
1931  *  This function will adjust the SYSTIME_CFG register contained in BAR 4
1932  *  if this function is supported for BAR 4 access.  The adjustment amount
1933  *  is based on the parts per billion value provided and adjusted to a
1934  *  value based on parts per 2^48 clock cycles.
1935  *
1936  *  If adjustment is not supported or the requested value is too large
1937  *  we will return an error.
1938  **/
1939 STATIC s32 fm10k_adjust_systime_pf(struct fm10k_hw *hw, s32 ppb)
1940 {
1941         u64 systime_adjust;
1942
1943         DEBUGFUNC("fm10k_adjust_systime_pf");
1944
1945         /* ensure that we control the clock */
1946         if (!(hw->flags & FM10K_HW_FLAG_CLOCK_OWNER))
1947                 return FM10K_ERR_DEVICE_NOT_SUPPORTED;
1948
1949         /* if sw_addr is not set we don't have switch register access */
1950         if (!hw->sw_addr)
1951                 return ppb ? FM10K_ERR_PARAM : FM10K_SUCCESS;
1952
1953         /* we must convert the value from parts per billion to parts per
1954          * 2^48 cycles.  In addition I have opted to only use the 30 most
1955          * significant bits of the adjustment value as the 8 least
1956          * significant bits are located in another register and represent
1957          * a value significantly less than a part per billion, the result
1958          * of dropping the 8 least significant bits is that the adjustment
1959          * value is effectively multiplied by 2^8 when we write it.
1960          *
1961          * As a result of all this the math for this breaks down as follows:
1962          *      ppb / 10^9 == adjust * 2^8 / 2^48
1963          * If we solve this for adjust, and simplify it comes out as:
1964          *      ppb * 2^31 / 5^9 == adjust
1965          */
1966         systime_adjust = (ppb < 0) ? -ppb : ppb;
1967         systime_adjust <<= 31;
1968         do_div(systime_adjust, 1953125);
1969
1970         /* verify the requested adjustment value is in range */
1971         if (systime_adjust > FM10K_SW_SYSTIME_ADJUST_MASK)
1972                 return FM10K_ERR_PARAM;
1973
1974         if (ppb > 0)
1975                 systime_adjust |= FM10K_SW_SYSTIME_ADJUST_DIR_POSITIVE;
1976
1977         FM10K_WRITE_SW_REG(hw, FM10K_SW_SYSTIME_ADJUST, (u32)systime_adjust);
1978
1979         return FM10K_SUCCESS;
1980 }
1981
1982 /**
1983  *  fm10k_notify_offset_pf - Notify switch of change in PTP offset
1984  *  @hw: pointer to hardware structure
1985  *  @offset: 64bit unsigned offset of SYSTIME
1986  *
1987  *  This function sends a message to the switch to indicate a change in the
1988  *  offset of the hardware SYSTIME registers. The switch manager is
1989  *  responsible for transmitting this message to other hosts.
1990  */
1991 STATIC s32 fm10k_notify_offset_pf(struct fm10k_hw *hw, u64 offset)
1992 {
1993         struct fm10k_mbx_info *mbx = &hw->mbx;
1994         u32 msg[4];
1995
1996         DEBUGFUNC("fm10k_notify_offset_pf");
1997
1998         /* ensure that we control the clock */
1999         if (!(hw->flags & FM10K_HW_FLAG_CLOCK_OWNER))
2000                 return FM10K_ERR_DEVICE_NOT_SUPPORTED;
2001
2002         fm10k_tlv_msg_init(msg, FM10K_PF_MSG_ID_MASTER_CLK_OFFSET);
2003         fm10k_tlv_attr_put_u64(msg, FM10K_PF_ATTR_ID_MASTER_CLK_OFFSET, offset);
2004
2005         /* load onto outgoing mailbox */
2006         return mbx->ops.enqueue_tx(hw, mbx, msg);
2007 }
2008
2009 /**
2010  *  fm10k_read_systime_pf - Reads value of systime registers
2011  *  @hw: pointer to the hardware structure
2012  *
2013  *  Function reads the content of 2 registers, combined to represent a 64 bit
2014  *  value measured in nanosecods.  In order to guarantee the value is accurate
2015  *  we check the 32 most significant bits both before and after reading the
2016  *  32 least significant bits to verify they didn't change as we were reading
2017  *  the registers.
2018  **/
2019 static u64 fm10k_read_systime_pf(struct fm10k_hw *hw)
2020 {
2021         u32 systime_l, systime_h, systime_tmp;
2022
2023         systime_h = fm10k_read_reg(hw, FM10K_SYSTIME + 1);
2024
2025         do {
2026                 systime_tmp = systime_h;
2027                 systime_l = fm10k_read_reg(hw, FM10K_SYSTIME);
2028                 systime_h = fm10k_read_reg(hw, FM10K_SYSTIME + 1);
2029         } while (systime_tmp != systime_h);
2030
2031         return ((u64)systime_h << 32) | systime_l;
2032 }
2033
2034 static const struct fm10k_msg_data fm10k_msg_data_pf[] = {
2035         FM10K_PF_MSG_ERR_HANDLER(XCAST_MODES, fm10k_msg_err_pf),
2036         FM10K_PF_MSG_ERR_HANDLER(UPDATE_MAC_FWD_RULE, fm10k_msg_err_pf),
2037         FM10K_PF_MSG_LPORT_MAP_HANDLER(fm10k_msg_lport_map_pf),
2038         FM10K_PF_MSG_ERR_HANDLER(LPORT_CREATE, fm10k_msg_err_pf),
2039         FM10K_PF_MSG_ERR_HANDLER(LPORT_DELETE, fm10k_msg_err_pf),
2040         FM10K_PF_MSG_UPDATE_PVID_HANDLER(fm10k_msg_update_pvid_pf),
2041         FM10K_PF_MSG_1588_CLOCK_OWNER_HANDLER(fm10k_msg_1588_clock_owner_pf),
2042         FM10K_TLV_MSG_ERROR_HANDLER(fm10k_tlv_msg_error),
2043 };
2044
2045 /**
2046  *  fm10k_init_ops_pf - Inits func ptrs and MAC type
2047  *  @hw: pointer to hardware structure
2048  *
2049  *  Initialize the function pointers and assign the MAC type for PF.
2050  *  Does not touch the hardware.
2051  **/
2052 s32 fm10k_init_ops_pf(struct fm10k_hw *hw)
2053 {
2054         struct fm10k_mac_info *mac = &hw->mac;
2055         struct fm10k_iov_info *iov = &hw->iov;
2056
2057         DEBUGFUNC("fm10k_init_ops_pf");
2058
2059         fm10k_init_ops_generic(hw);
2060
2061         mac->ops.reset_hw = &fm10k_reset_hw_pf;
2062         mac->ops.init_hw = &fm10k_init_hw_pf;
2063         mac->ops.start_hw = &fm10k_start_hw_generic;
2064         mac->ops.stop_hw = &fm10k_stop_hw_generic;
2065         mac->ops.is_slot_appropriate = &fm10k_is_slot_appropriate_pf;
2066         mac->ops.update_vlan = &fm10k_update_vlan_pf;
2067         mac->ops.read_mac_addr = &fm10k_read_mac_addr_pf;
2068         mac->ops.update_uc_addr = &fm10k_update_uc_addr_pf;
2069         mac->ops.update_mc_addr = &fm10k_update_mc_addr_pf;
2070         mac->ops.update_xcast_mode = &fm10k_update_xcast_mode_pf;
2071         mac->ops.update_int_moderator = &fm10k_update_int_moderator_pf;
2072         mac->ops.update_lport_state = &fm10k_update_lport_state_pf;
2073         mac->ops.update_hw_stats = &fm10k_update_hw_stats_pf;
2074         mac->ops.rebind_hw_stats = &fm10k_rebind_hw_stats_pf;
2075         mac->ops.configure_dglort_map = &fm10k_configure_dglort_map_pf;
2076         mac->ops.set_dma_mask = &fm10k_set_dma_mask_pf;
2077         mac->ops.get_fault = &fm10k_get_fault_pf;
2078         mac->ops.get_host_state = &fm10k_get_host_state_pf;
2079         mac->ops.adjust_systime = &fm10k_adjust_systime_pf;
2080         mac->ops.notify_offset = &fm10k_notify_offset_pf;
2081         mac->ops.read_systime = &fm10k_read_systime_pf;
2082
2083         mac->max_msix_vectors = fm10k_get_pcie_msix_count_generic(hw);
2084
2085         iov->ops.assign_resources = &fm10k_iov_assign_resources_pf;
2086         iov->ops.configure_tc = &fm10k_iov_configure_tc_pf;
2087         iov->ops.assign_int_moderator = &fm10k_iov_assign_int_moderator_pf;
2088         iov->ops.assign_default_mac_vlan = fm10k_iov_assign_default_mac_vlan_pf;
2089         iov->ops.reset_resources = &fm10k_iov_reset_resources_pf;
2090         iov->ops.set_lport = &fm10k_iov_set_lport_pf;
2091         iov->ops.reset_lport = &fm10k_iov_reset_lport_pf;
2092         iov->ops.update_stats = &fm10k_iov_update_stats_pf;
2093         iov->ops.notify_offset = &fm10k_iov_notify_offset_pf;
2094
2095         return fm10k_sm_mbx_init(hw, &hw->mbx, fm10k_msg_data_pf);
2096 }