net/bnx2x: get cache line size from build configuration
[dpdk.git] / drivers / net / fm10k / fm10k.h
1 /*-
2  *   BSD LICENSE
3  *
4  *   Copyright(c) 2013-2015 Intel Corporation. All rights reserved.
5  *   All rights reserved.
6  *
7  *   Redistribution and use in source and binary forms, with or without
8  *   modification, are permitted provided that the following conditions
9  *   are met:
10  *
11  *     * Redistributions of source code must retain the above copyright
12  *       notice, this list of conditions and the following disclaimer.
13  *     * Redistributions in binary form must reproduce the above copyright
14  *       notice, this list of conditions and the following disclaimer in
15  *       the documentation and/or other materials provided with the
16  *       distribution.
17  *     * Neither the name of Intel Corporation nor the names of its
18  *       contributors may be used to endorse or promote products derived
19  *       from this software without specific prior written permission.
20  *
21  *   THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
22  *   "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
23  *   LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR
24  *   A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT
25  *   OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,
26  *   SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT
27  *   LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,
28  *   DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY
29  *   THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
30  *   (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE
31  *   OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
32  */
33
34 #ifndef _FM10K_H_
35 #define _FM10K_H_
36
37 #include <stdint.h>
38 #include <rte_mbuf.h>
39 #include <rte_mempool.h>
40 #include <rte_malloc.h>
41 #include <rte_spinlock.h>
42 #include "fm10k_logs.h"
43 #include "base/fm10k_type.h"
44
45 /* descriptor ring base addresses must be aligned to the following */
46 #define FM10K_ALIGN_RX_DESC  128
47 #define FM10K_ALIGN_TX_DESC  128
48
49 /* The maximum packet size that FM10K supports */
50 #define FM10K_MAX_PKT_SIZE  (15 * 1024)
51
52 /* Minimum size of RX buffer FM10K supported */
53 #define FM10K_MIN_RX_BUF_SIZE  256
54
55 /* The maximum of SRIOV VFs per port supported */
56 #define FM10K_MAX_VF_NUM    64
57
58 /* number of descriptors must be a multiple of the following */
59 #define FM10K_MULT_RX_DESC  FM10K_REQ_RX_DESCRIPTOR_MULTIPLE
60 #define FM10K_MULT_TX_DESC  FM10K_REQ_TX_DESCRIPTOR_MULTIPLE
61
62 /* maximum size of descriptor rings */
63 #define FM10K_MAX_RX_RING_SZ  (512 * 1024)
64 #define FM10K_MAX_TX_RING_SZ  (512 * 1024)
65
66 /* minimum and maximum number of descriptors in a ring */
67 #define FM10K_MIN_RX_DESC  32
68 #define FM10K_MIN_TX_DESC  32
69 #define FM10K_MAX_RX_DESC  (FM10K_MAX_RX_RING_SZ / sizeof(union fm10k_rx_desc))
70 #define FM10K_MAX_TX_DESC  (FM10K_MAX_TX_RING_SZ / sizeof(struct fm10k_tx_desc))
71
72 /*
73  * byte aligment for HW RX data buffer
74  * Datasheet requires RX buffer addresses shall either be 512-byte aligned or
75  * be 8-byte aligned but without crossing host memory pages (4KB alignment
76  * boundaries). Satisfy first option.
77  */
78 #define FM10K_RX_DATABUF_ALIGN 512
79
80 /*
81  * threshold default, min, max, and divisor constraints
82  * the configured values must satisfy the following:
83  *   MIN <= value <= MAX
84  *   DIV % value == 0
85  */
86 #define FM10K_RX_FREE_THRESH_DEFAULT(rxq)  32
87 #define FM10K_RX_FREE_THRESH_MIN(rxq)      1
88 #define FM10K_RX_FREE_THRESH_MAX(rxq)      ((rxq)->nb_desc - 1)
89 #define FM10K_RX_FREE_THRESH_DIV(rxq)      ((rxq)->nb_desc)
90
91 #define FM10K_TX_FREE_THRESH_DEFAULT(txq)  32
92 #define FM10K_TX_FREE_THRESH_MIN(txq)      1
93 #define FM10K_TX_FREE_THRESH_MAX(txq)      ((txq)->nb_desc - 3)
94 #define FM10K_TX_FREE_THRESH_DIV(txq)      0
95
96 #define FM10K_DEFAULT_RX_PTHRESH      8
97 #define FM10K_DEFAULT_RX_HTHRESH      8
98 #define FM10K_DEFAULT_RX_WTHRESH      0
99
100 #define FM10K_DEFAULT_TX_PTHRESH      32
101 #define FM10K_DEFAULT_TX_HTHRESH      0
102 #define FM10K_DEFAULT_TX_WTHRESH      0
103
104 #define FM10K_TX_RS_THRESH_DEFAULT(txq)    32
105 #define FM10K_TX_RS_THRESH_MIN(txq)        1
106 #define FM10K_TX_RS_THRESH_MAX(txq)        \
107         RTE_MIN(((txq)->nb_desc - 2), (txq)->free_thresh)
108 #define FM10K_TX_RS_THRESH_DIV(txq)        ((txq)->nb_desc)
109
110 #define FM10K_VLAN_TAG_SIZE 4
111
112 /* Maximum number of MAC addresses per PF/VF */
113 #define FM10K_MAX_MACADDR_NUM       64
114
115 #define FM10K_UINT32_BIT_SIZE      (CHAR_BIT * sizeof(uint32_t))
116 #define FM10K_VFTA_SIZE            (4096 / FM10K_UINT32_BIT_SIZE)
117
118 /* vlan_id is a 12 bit number.
119  * The VFTA array is actually a 4096 bit array, 128 of 32bit elements.
120  * 2^5 = 32. The val of lower 5 bits specifies the bit in the 32bit element.
121  * The higher 7 bit val specifies VFTA array index.
122  */
123 #define FM10K_VFTA_BIT(vlan_id)    (1 << ((vlan_id) & 0x1F))
124 #define FM10K_VFTA_IDX(vlan_id)    ((vlan_id) >> 5)
125
126 #define RTE_FM10K_RXQ_REARM_THRESH      32
127 #define RTE_FM10K_VPMD_TX_BURST         32
128 #define RTE_FM10K_MAX_RX_BURST          RTE_FM10K_RXQ_REARM_THRESH
129 #define RTE_FM10K_TX_MAX_FREE_BUF_SZ    64
130 #define RTE_FM10K_DESCS_PER_LOOP    4
131
132 #define FM10K_MISC_VEC_ID               RTE_INTR_VEC_ZERO_OFFSET
133 #define FM10K_RX_VEC_START              RTE_INTR_VEC_RXTX_OFFSET
134
135 #define FM10K_SIMPLE_TX_FLAG ((uint32_t)ETH_TXQ_FLAGS_NOMULTSEGS | \
136                                 ETH_TXQ_FLAGS_NOOFFLOADS)
137
138 struct fm10k_macvlan_filter_info {
139         uint16_t vlan_num;       /* Total VLAN number */
140         uint16_t mac_num;        /* Total mac number */
141         uint16_t nb_queue_pools; /* Active queue pools number */
142         /* VMDQ ID for each MAC address */
143         uint8_t  mac_vmdq_id[FM10K_MAX_MACADDR_NUM];
144         uint32_t vfta[FM10K_VFTA_SIZE];        /* VLAN bitmap */
145 };
146
147 struct fm10k_dev_info {
148         volatile uint32_t enable;
149         volatile uint32_t glort;
150         /* Protect the mailbox to avoid race condition */
151         rte_spinlock_t    mbx_lock;
152         struct fm10k_macvlan_filter_info    macvlan;
153         /* Flag to indicate if RX vector conditions satisfied */
154         bool rx_vec_allowed;
155 };
156
157 /*
158  * Structure to store private data for each driver instance.
159  */
160 struct fm10k_adapter {
161         struct fm10k_hw             hw;
162         struct fm10k_hw_stats       stats;
163         struct fm10k_dev_info       info;
164 };
165
166 #define FM10K_DEV_PRIVATE_TO_HW(adapter) \
167         (&((struct fm10k_adapter *)adapter)->hw)
168
169 #define FM10K_DEV_PRIVATE_TO_STATS(adapter) \
170         (&((struct fm10k_adapter *)adapter)->stats)
171
172 #define FM10K_DEV_PRIVATE_TO_INFO(adapter) \
173         (&((struct fm10k_adapter *)adapter)->info)
174
175 #define FM10K_DEV_PRIVATE_TO_MBXLOCK(adapter) \
176         (&(((struct fm10k_adapter *)adapter)->info.mbx_lock))
177
178 #define FM10K_DEV_PRIVATE_TO_MACVLAN(adapter) \
179                 (&(((struct fm10k_adapter *)adapter)->info.macvlan))
180
181 struct fm10k_rx_queue {
182         struct rte_mempool *mp;
183         struct rte_mbuf **sw_ring;
184         volatile union fm10k_rx_desc *hw_ring;
185         struct rte_mbuf *pkt_first_seg; /* First segment of current packet. */
186         struct rte_mbuf *pkt_last_seg;  /* Last segment of current packet. */
187         uint64_t hw_ring_phys_addr;
188         uint64_t mbuf_initializer; /* value to init mbufs */
189         /* need to alloc dummy mbuf, for wraparound when scanning hw ring */
190         struct rte_mbuf fake_mbuf;
191         uint16_t next_dd;
192         uint16_t next_alloc;
193         uint16_t next_trigger;
194         uint16_t alloc_thresh;
195         volatile uint32_t *tail_ptr;
196         uint16_t nb_desc;
197         /* Number of faked desc added at the tail for Vector RX function */
198         uint16_t nb_fake_desc;
199         uint16_t queue_id;
200         /* Below 2 fields only valid in case vPMD is applied. */
201         uint16_t rxrearm_nb;     /* number of remaining to be re-armed */
202         uint16_t rxrearm_start;  /* the idx we start the re-arming from */
203         uint16_t rx_using_sse; /* indicates that vector RX is in use */
204         uint8_t port_id;
205         uint8_t drop_en;
206         uint8_t rx_deferred_start; /* don't start this queue in dev start. */
207         uint16_t rx_ftag_en; /* indicates FTAG RX supported */
208 };
209
210 /*
211  * a FIFO is used to track which descriptors have their RS bit set for Tx
212  * queues which are configured to allow multiple descriptors per packet
213  */
214 struct fifo {
215         uint16_t *list;
216         uint16_t *head;
217         uint16_t *tail;
218         uint16_t *endp;
219 };
220
221 struct fm10k_txq_ops;
222
223 struct fm10k_tx_queue {
224         struct rte_mbuf **sw_ring;
225         struct fm10k_tx_desc *hw_ring;
226         uint64_t hw_ring_phys_addr;
227         struct fifo rs_tracker;
228         const struct fm10k_txq_ops *ops; /* txq ops */
229         uint16_t last_free;
230         uint16_t next_free;
231         uint16_t nb_free;
232         uint16_t nb_used;
233         uint16_t free_thresh;
234         uint16_t rs_thresh;
235         /* Below 2 fields only valid in case vPMD is applied. */
236         uint16_t next_rs; /* Next pos to set RS flag */
237         uint16_t next_dd; /* Next pos to check DD flag */
238         volatile uint32_t *tail_ptr;
239         uint32_t txq_flags; /* Holds flags for this TXq */
240         uint16_t nb_desc;
241         uint8_t port_id;
242         uint8_t tx_deferred_start; /** don't start this queue in dev start. */
243         uint16_t queue_id;
244         uint16_t tx_ftag_en; /* indicates FTAG TX supported */
245 };
246
247 struct fm10k_txq_ops {
248         void (*reset)(struct fm10k_tx_queue *txq);
249 };
250
251 #define MBUF_DMA_ADDR(mb) \
252         ((uint64_t) ((mb)->buf_physaddr + (mb)->data_off))
253
254 /* enforce 512B alignment on default Rx DMA addresses */
255 #define MBUF_DMA_ADDR_DEFAULT(mb) \
256         ((uint64_t) RTE_ALIGN(((mb)->buf_physaddr + RTE_PKTMBUF_HEADROOM),\
257                         FM10K_RX_DATABUF_ALIGN))
258
259 static inline void fifo_reset(struct fifo *fifo, uint32_t len)
260 {
261         fifo->head = fifo->tail = fifo->list;
262         fifo->endp = fifo->list + len;
263 }
264
265 static inline void fifo_insert(struct fifo *fifo, uint16_t val)
266 {
267         *fifo->head = val;
268         if (++fifo->head == fifo->endp)
269                 fifo->head = fifo->list;
270 }
271
272 /* do not worry about list being empty since we only check it once we know
273  * we have used enough descriptors to set the RS bit at least once */
274 static inline uint16_t fifo_peek(struct fifo *fifo)
275 {
276         return *fifo->tail;
277 }
278
279 static inline uint16_t fifo_remove(struct fifo *fifo)
280 {
281         uint16_t val;
282         val = *fifo->tail;
283         if (++fifo->tail == fifo->endp)
284                 fifo->tail = fifo->list;
285         return val;
286 }
287
288 static inline void
289 fm10k_pktmbuf_reset(struct rte_mbuf *mb, uint8_t in_port)
290 {
291         rte_mbuf_refcnt_set(mb, 1);
292         mb->next = NULL;
293         mb->nb_segs = 1;
294
295         /* enforce 512B alignment on default Rx virtual addresses */
296         mb->data_off = (uint16_t)(RTE_PTR_ALIGN((char *)mb->buf_addr +
297                         RTE_PKTMBUF_HEADROOM, FM10K_RX_DATABUF_ALIGN)
298                         - (char *)mb->buf_addr);
299         mb->port = in_port;
300 }
301
302 /*
303  * Verify Rx packet buffer alignment is valid.
304  *
305  * Hardware requires specific alignment for Rx packet buffers. At
306  * least one of the following two conditions must be satisfied.
307  *  1. Address is 512B aligned
308  *  2. Address is 8B aligned and buffer does not cross 4K boundary.
309  *
310  * Return 1 if buffer alignment satisfies at least one condition,
311  * otherwise return 0.
312  *
313  * Note: Alignment is checked by the driver when the Rx queue is reset. It
314  *       is assumed that if an entire descriptor ring can be filled with
315  *       buffers containing valid alignment, then all buffers in that mempool
316  *       have valid address alignment. It is the responsibility of the user
317  *       to ensure all buffers have valid alignment, as it is the user who
318  *       creates the mempool.
319  * Note: It is assumed the buffer needs only to store a maximum size Ethernet
320  *       frame.
321  */
322 static inline int
323 fm10k_addr_alignment_valid(struct rte_mbuf *mb)
324 {
325         uint64_t addr = MBUF_DMA_ADDR_DEFAULT(mb);
326         uint64_t boundary1, boundary2;
327
328         /* 512B aligned? */
329         if (RTE_ALIGN(addr, FM10K_RX_DATABUF_ALIGN) == addr)
330                 return 1;
331
332         /* 8B aligned, and max Ethernet frame would not cross a 4KB boundary? */
333         if (RTE_ALIGN(addr, 8) == addr) {
334                 boundary1 = RTE_ALIGN_FLOOR(addr, 4096);
335                 boundary2 = RTE_ALIGN_FLOOR(addr + ETHER_MAX_VLAN_FRAME_LEN,
336                                                 4096);
337                 if (boundary1 == boundary2)
338                         return 1;
339         }
340
341         PMD_INIT_LOG(ERR, "Error: Invalid buffer alignment!");
342
343         return 0;
344 }
345
346 /* Rx and Tx prototypes */
347 uint16_t fm10k_recv_pkts(void *rx_queue, struct rte_mbuf **rx_pkts,
348         uint16_t nb_pkts);
349
350 uint16_t fm10k_recv_scattered_pkts(void *rx_queue,
351                 struct rte_mbuf **rx_pkts, uint16_t nb_pkts);
352
353 int
354 fm10k_dev_rx_descriptor_done(void *rx_queue, uint16_t offset);
355
356 uint16_t fm10k_xmit_pkts(void *tx_queue, struct rte_mbuf **tx_pkts,
357         uint16_t nb_pkts);
358
359 int fm10k_rxq_vec_setup(struct fm10k_rx_queue *rxq);
360 int fm10k_rx_vec_condition_check(struct rte_eth_dev *);
361 void fm10k_rx_queue_release_mbufs_vec(struct fm10k_rx_queue *rxq);
362 uint16_t fm10k_recv_pkts_vec(void *, struct rte_mbuf **, uint16_t);
363 uint16_t fm10k_recv_scattered_pkts_vec(void *, struct rte_mbuf **,
364                                         uint16_t);
365 uint16_t fm10k_xmit_pkts_vec(void *tx_queue, struct rte_mbuf **tx_pkts,
366                 uint16_t nb_pkts);
367 void fm10k_txq_vec_setup(struct fm10k_tx_queue *txq);
368 int fm10k_tx_vec_condition_check(struct fm10k_tx_queue *txq);
369
370 #endif