drivers/net/hns3/hns3_stats.c

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  * Copyright(c) 2018-2019 Hisilicon Limited.
   3  */
   4
   5 #include <stdbool.h>
   6 #include <stdint.h>
   7 #include <rte_common.h>
   8 #include <rte_ethdev.h>
   9 #include <rte_io.h>
  10 #include <rte_malloc.h>
  11 #include <rte_spinlock.h>
  12
  13 #include "hns3_ethdev.h"
  14 #include "hns3_rxtx.h"
  15 #include "hns3_logs.h"
  16 #include "hns3_regs.h"
  17
  18 /* MAC statistics */
  19 static const struct hns3_xstats_name_offset hns3_mac_strings[] = {
  20         {"mac_tx_mac_pause_num",
  21                 HNS3_MAC_STATS_OFFSET(mac_tx_mac_pause_num)},
  22         {"mac_rx_mac_pause_num",
  23                 HNS3_MAC_STATS_OFFSET(mac_rx_mac_pause_num)},
  24         {"mac_tx_control_pkt_num",
  25                 HNS3_MAC_STATS_OFFSET(mac_tx_ctrl_pkt_num)},
  26         {"mac_rx_control_pkt_num",
  27                 HNS3_MAC_STATS_OFFSET(mac_rx_ctrl_pkt_num)},
  28         {"mac_tx_pfc_pkt_num",
  29                 HNS3_MAC_STATS_OFFSET(mac_tx_pfc_pause_pkt_num)},
  30         {"mac_tx_pfc_pri0_pkt_num",
  31                 HNS3_MAC_STATS_OFFSET(mac_tx_pfc_pri0_pkt_num)},
  32         {"mac_tx_pfc_pri1_pkt_num",
  33                 HNS3_MAC_STATS_OFFSET(mac_tx_pfc_pri1_pkt_num)},
  34         {"mac_tx_pfc_pri2_pkt_num",
  35                 HNS3_MAC_STATS_OFFSET(mac_tx_pfc_pri2_pkt_num)},
  36         {"mac_tx_pfc_pri3_pkt_num",
  37                 HNS3_MAC_STATS_OFFSET(mac_tx_pfc_pri3_pkt_num)},
  38         {"mac_tx_pfc_pri4_pkt_num",
  39                 HNS3_MAC_STATS_OFFSET(mac_tx_pfc_pri4_pkt_num)},
  40         {"mac_tx_pfc_pri5_pkt_num",
  41                 HNS3_MAC_STATS_OFFSET(mac_tx_pfc_pri5_pkt_num)},
  42         {"mac_tx_pfc_pri6_pkt_num",
  43                 HNS3_MAC_STATS_OFFSET(mac_tx_pfc_pri6_pkt_num)},
  44         {"mac_tx_pfc_pri7_pkt_num",
  45                 HNS3_MAC_STATS_OFFSET(mac_tx_pfc_pri7_pkt_num)},
  46         {"mac_rx_pfc_pkt_num",
  47                 HNS3_MAC_STATS_OFFSET(mac_rx_pfc_pause_pkt_num)},
  48         {"mac_rx_pfc_pri0_pkt_num",
  49                 HNS3_MAC_STATS_OFFSET(mac_rx_pfc_pri0_pkt_num)},
  50         {"mac_rx_pfc_pri1_pkt_num",
  51                 HNS3_MAC_STATS_OFFSET(mac_rx_pfc_pri1_pkt_num)},
  52         {"mac_rx_pfc_pri2_pkt_num",
  53                 HNS3_MAC_STATS_OFFSET(mac_rx_pfc_pri2_pkt_num)},
  54         {"mac_rx_pfc_pri3_pkt_num",
  55                 HNS3_MAC_STATS_OFFSET(mac_rx_pfc_pri3_pkt_num)},
  56         {"mac_rx_pfc_pri4_pkt_num",
  57                 HNS3_MAC_STATS_OFFSET(mac_rx_pfc_pri4_pkt_num)},
  58         {"mac_rx_pfc_pri5_pkt_num",
  59                 HNS3_MAC_STATS_OFFSET(mac_rx_pfc_pri5_pkt_num)},
  60         {"mac_rx_pfc_pri6_pkt_num",
  61                 HNS3_MAC_STATS_OFFSET(mac_rx_pfc_pri6_pkt_num)},
  62         {"mac_rx_pfc_pri7_pkt_num",
  63                 HNS3_MAC_STATS_OFFSET(mac_rx_pfc_pri7_pkt_num)},
  64         {"mac_tx_total_pkt_num",
  65                 HNS3_MAC_STATS_OFFSET(mac_tx_total_pkt_num)},
  66         {"mac_tx_total_oct_num",
  67                 HNS3_MAC_STATS_OFFSET(mac_tx_total_oct_num)},
  68         {"mac_tx_good_pkt_num",
  69                 HNS3_MAC_STATS_OFFSET(mac_tx_good_pkt_num)},
  70         {"mac_tx_bad_pkt_num",
  71                 HNS3_MAC_STATS_OFFSET(mac_tx_bad_pkt_num)},
  72         {"mac_tx_good_oct_num",
  73                 HNS3_MAC_STATS_OFFSET(mac_tx_good_oct_num)},
  74         {"mac_tx_bad_oct_num",
  75                 HNS3_MAC_STATS_OFFSET(mac_tx_bad_oct_num)},
  76         {"mac_tx_uni_pkt_num",
  77                 HNS3_MAC_STATS_OFFSET(mac_tx_uni_pkt_num)},
  78         {"mac_tx_multi_pkt_num",
  79                 HNS3_MAC_STATS_OFFSET(mac_tx_multi_pkt_num)},
  80         {"mac_tx_broad_pkt_num",
  81                 HNS3_MAC_STATS_OFFSET(mac_tx_broad_pkt_num)},
  82         {"mac_tx_undersize_pkt_num",
  83                 HNS3_MAC_STATS_OFFSET(mac_tx_undersize_pkt_num)},
  84         {"mac_tx_oversize_pkt_num",
  85                 HNS3_MAC_STATS_OFFSET(mac_tx_oversize_pkt_num)},
  86         {"mac_tx_64_oct_pkt_num",
  87                 HNS3_MAC_STATS_OFFSET(mac_tx_64_oct_pkt_num)},
  88         {"mac_tx_65_127_oct_pkt_num",
  89                 HNS3_MAC_STATS_OFFSET(mac_tx_65_127_oct_pkt_num)},
  90         {"mac_tx_128_255_oct_pkt_num",
  91                 HNS3_MAC_STATS_OFFSET(mac_tx_128_255_oct_pkt_num)},
  92         {"mac_tx_256_511_oct_pkt_num",
  93                 HNS3_MAC_STATS_OFFSET(mac_tx_256_511_oct_pkt_num)},
  94         {"mac_tx_512_1023_oct_pkt_num",
  95                 HNS3_MAC_STATS_OFFSET(mac_tx_512_1023_oct_pkt_num)},
  96         {"mac_tx_1024_1518_oct_pkt_num",
  97                 HNS3_MAC_STATS_OFFSET(mac_tx_1024_1518_oct_pkt_num)},
  98         {"mac_tx_1519_2047_oct_pkt_num",
  99                 HNS3_MAC_STATS_OFFSET(mac_tx_1519_2047_oct_pkt_num)},
 100         {"mac_tx_2048_4095_oct_pkt_num",
 101                 HNS3_MAC_STATS_OFFSET(mac_tx_2048_4095_oct_pkt_num)},
 102         {"mac_tx_4096_8191_oct_pkt_num",
 103                 HNS3_MAC_STATS_OFFSET(mac_tx_4096_8191_oct_pkt_num)},
 104         {"mac_tx_8192_9216_oct_pkt_num",
 105                 HNS3_MAC_STATS_OFFSET(mac_tx_8192_9216_oct_pkt_num)},
 106         {"mac_tx_9217_12287_oct_pkt_num",
 107                 HNS3_MAC_STATS_OFFSET(mac_tx_9217_12287_oct_pkt_num)},
 108         {"mac_tx_12288_16383_oct_pkt_num",
 109                 HNS3_MAC_STATS_OFFSET(mac_tx_12288_16383_oct_pkt_num)},
 110         {"mac_tx_1519_max_good_pkt_num",
 111                 HNS3_MAC_STATS_OFFSET(mac_tx_1519_max_good_oct_pkt_num)},
 112         {"mac_tx_1519_max_bad_pkt_num",
 113                 HNS3_MAC_STATS_OFFSET(mac_tx_1519_max_bad_oct_pkt_num)},
 114         {"mac_rx_total_pkt_num",
 115                 HNS3_MAC_STATS_OFFSET(mac_rx_total_pkt_num)},
 116         {"mac_rx_total_oct_num",
 117                 HNS3_MAC_STATS_OFFSET(mac_rx_total_oct_num)},
 118         {"mac_rx_good_pkt_num",
 119                 HNS3_MAC_STATS_OFFSET(mac_rx_good_pkt_num)},
 120         {"mac_rx_bad_pkt_num",
 121                 HNS3_MAC_STATS_OFFSET(mac_rx_bad_pkt_num)},
 122         {"mac_rx_good_oct_num",
 123                 HNS3_MAC_STATS_OFFSET(mac_rx_good_oct_num)},
 124         {"mac_rx_bad_oct_num",
 125                 HNS3_MAC_STATS_OFFSET(mac_rx_bad_oct_num)},
 126         {"mac_rx_uni_pkt_num",
 127                 HNS3_MAC_STATS_OFFSET(mac_rx_uni_pkt_num)},
 128         {"mac_rx_multi_pkt_num",
 129                 HNS3_MAC_STATS_OFFSET(mac_rx_multi_pkt_num)},
 130         {"mac_rx_broad_pkt_num",
 131                 HNS3_MAC_STATS_OFFSET(mac_rx_broad_pkt_num)},
 132         {"mac_rx_undersize_pkt_num",
 133                 HNS3_MAC_STATS_OFFSET(mac_rx_undersize_pkt_num)},
 134         {"mac_rx_oversize_pkt_num",
 135                 HNS3_MAC_STATS_OFFSET(mac_rx_oversize_pkt_num)},
 136         {"mac_rx_64_oct_pkt_num",
 137                 HNS3_MAC_STATS_OFFSET(mac_rx_64_oct_pkt_num)},
 138         {"mac_rx_65_127_oct_pkt_num",
 139                 HNS3_MAC_STATS_OFFSET(mac_rx_65_127_oct_pkt_num)},
 140         {"mac_rx_128_255_oct_pkt_num",
 141                 HNS3_MAC_STATS_OFFSET(mac_rx_128_255_oct_pkt_num)},
 142         {"mac_rx_256_511_oct_pkt_num",
 143                 HNS3_MAC_STATS_OFFSET(mac_rx_256_511_oct_pkt_num)},
 144         {"mac_rx_512_1023_oct_pkt_num",
 145                 HNS3_MAC_STATS_OFFSET(mac_rx_512_1023_oct_pkt_num)},
 146         {"mac_rx_1024_1518_oct_pkt_num",
 147                 HNS3_MAC_STATS_OFFSET(mac_rx_1024_1518_oct_pkt_num)},
 148         {"mac_rx_1519_2047_oct_pkt_num",
 149                 HNS3_MAC_STATS_OFFSET(mac_rx_1519_2047_oct_pkt_num)},
 150         {"mac_rx_2048_4095_oct_pkt_num",
 151                 HNS3_MAC_STATS_OFFSET(mac_rx_2048_4095_oct_pkt_num)},
 152         {"mac_rx_4096_8191_oct_pkt_num",
 153                 HNS3_MAC_STATS_OFFSET(mac_rx_4096_8191_oct_pkt_num)},
 154         {"mac_rx_8192_9216_oct_pkt_num",
 155                 HNS3_MAC_STATS_OFFSET(mac_rx_8192_9216_oct_pkt_num)},
 156         {"mac_rx_9217_12287_oct_pkt_num",
 157                 HNS3_MAC_STATS_OFFSET(mac_rx_9217_12287_oct_pkt_num)},
 158         {"mac_rx_12288_16383_oct_pkt_num",
 159                 HNS3_MAC_STATS_OFFSET(mac_rx_12288_16383_oct_pkt_num)},
 160         {"mac_rx_1519_max_good_pkt_num",
 161                 HNS3_MAC_STATS_OFFSET(mac_rx_1519_max_good_oct_pkt_num)},
 162         {"mac_rx_1519_max_bad_pkt_num",
 163                 HNS3_MAC_STATS_OFFSET(mac_rx_1519_max_bad_oct_pkt_num)},
 164         {"mac_tx_fragment_pkt_num",
 165                 HNS3_MAC_STATS_OFFSET(mac_tx_fragment_pkt_num)},
 166         {"mac_tx_undermin_pkt_num",
 167                 HNS3_MAC_STATS_OFFSET(mac_tx_undermin_pkt_num)},
 168         {"mac_tx_jabber_pkt_num",
 169                 HNS3_MAC_STATS_OFFSET(mac_tx_jabber_pkt_num)},
 170         {"mac_tx_err_all_pkt_num",
 171                 HNS3_MAC_STATS_OFFSET(mac_tx_err_all_pkt_num)},
 172         {"mac_tx_from_app_good_pkt_num",
 173                 HNS3_MAC_STATS_OFFSET(mac_tx_from_app_good_pkt_num)},
 174         {"mac_tx_from_app_bad_pkt_num",
 175                 HNS3_MAC_STATS_OFFSET(mac_tx_from_app_bad_pkt_num)},
 176         {"mac_rx_fragment_pkt_num",
 177                 HNS3_MAC_STATS_OFFSET(mac_rx_fragment_pkt_num)},
 178         {"mac_rx_undermin_pkt_num",
 179                 HNS3_MAC_STATS_OFFSET(mac_rx_undermin_pkt_num)},
 180         {"mac_rx_jabber_pkt_num",
 181                 HNS3_MAC_STATS_OFFSET(mac_rx_jabber_pkt_num)},
 182         {"mac_rx_fcs_err_pkt_num",
 183                 HNS3_MAC_STATS_OFFSET(mac_rx_fcs_err_pkt_num)},
 184         {"mac_rx_send_app_good_pkt_num",
 185                 HNS3_MAC_STATS_OFFSET(mac_rx_send_app_good_pkt_num)},
 186         {"mac_rx_send_app_bad_pkt_num",
 187                 HNS3_MAC_STATS_OFFSET(mac_rx_send_app_bad_pkt_num)}
 188 };
 189
 190 static const struct hns3_xstats_name_offset hns3_error_int_stats_strings[] = {
 191         {"MAC_AFIFO_TNL_INT_R",
 192                 HNS3_ERR_INT_STATS_FIELD_OFFSET(mac_afifo_tnl_int_cnt)},
 193         {"PPU_MPF_ABNORMAL_INT_ST2_MSIX",
 194                 HNS3_ERR_INT_STATS_FIELD_OFFSET(ppu_mpf_abn_int_st2_msix_cnt)},
 195         {"SSU_PORT_BASED_ERR_INT_MSIX",
 196                 HNS3_ERR_INT_STATS_FIELD_OFFSET(ssu_port_based_pf_int_cnt)},
 197         {"PPP_PF_ABNORMAL_INT_ST0",
 198                 HNS3_ERR_INT_STATS_FIELD_OFFSET(ppp_pf_abnormal_int_cnt)},
 199         {"PPU_PF_ABNORMAL_INT_ST_MSIX",
 200                 HNS3_ERR_INT_STATS_FIELD_OFFSET(ppu_pf_abnormal_int_msix_cnt)},
 201         {"IMP_TCM_ECC_INT_STS",
 202                 HNS3_ERR_INT_STATS_FIELD_OFFSET(imp_tcm_ecc_int_cnt)},
 203         {"CMDQ_MEM_ECC_INT_STS",
 204                 HNS3_ERR_INT_STATS_FIELD_OFFSET(cmdq_mem_ecc_int_cnt)},
 205         {"IMP_RD_POISON_INT_STS",
 206                 HNS3_ERR_INT_STATS_FIELD_OFFSET(imp_rd_poison_int_cnt)},
 207         {"TQP_INT_ECC_INT_STS",
 208                 HNS3_ERR_INT_STATS_FIELD_OFFSET(tqp_int_ecc_int_cnt)},
 209         {"MSIX_ECC_INT_STS",
 210                 HNS3_ERR_INT_STATS_FIELD_OFFSET(msix_ecc_int_cnt)},
 211         {"SSU_ECC_MULTI_BIT_INT_0",
 212                 HNS3_ERR_INT_STATS_FIELD_OFFSET(ssu_ecc_multi_bit_int_0_cnt)},
 213         {"SSU_ECC_MULTI_BIT_INT_1",
 214                 HNS3_ERR_INT_STATS_FIELD_OFFSET(ssu_ecc_multi_bit_int_1_cnt)},
 215         {"SSU_COMMON_ERR_INT",
 216                 HNS3_ERR_INT_STATS_FIELD_OFFSET(ssu_common_ecc_int_cnt)},
 217         {"IGU_INT_STS",
 218                 HNS3_ERR_INT_STATS_FIELD_OFFSET(igu_int_cnt)},
 219         {"PPP_MPF_ABNORMAL_INT_ST1",
 220                 HNS3_ERR_INT_STATS_FIELD_OFFSET(ppp_mpf_abnormal_int_st1_cnt)},
 221         {"PPP_MPF_ABNORMAL_INT_ST3",
 222                 HNS3_ERR_INT_STATS_FIELD_OFFSET(ppp_mpf_abnormal_int_st3_cnt)},
 223         {"PPU_MPF_ABNORMAL_INT_ST1",
 224                 HNS3_ERR_INT_STATS_FIELD_OFFSET(ppu_mpf_abnormal_int_st1_cnt)},
 225         {"PPU_MPF_ABNORMAL_INT_ST2_RAS",
 226                 HNS3_ERR_INT_STATS_FIELD_OFFSET(ppu_mpf_abn_int_st2_ras_cnt)},
 227         {"PPU_MPF_ABNORMAL_INT_ST3",
 228                 HNS3_ERR_INT_STATS_FIELD_OFFSET(ppu_mpf_abnormal_int_st3_cnt)},
 229         {"TM_SCH_RINT",
 230                 HNS3_ERR_INT_STATS_FIELD_OFFSET(tm_sch_int_cnt)},
 231         {"QCN_FIFO_RINT",
 232                 HNS3_ERR_INT_STATS_FIELD_OFFSET(qcn_fifo_int_cnt)},
 233         {"QCN_ECC_RINT",
 234                 HNS3_ERR_INT_STATS_FIELD_OFFSET(qcn_ecc_int_cnt)},
 235         {"NCSI_ECC_INT_RPT",
 236                 HNS3_ERR_INT_STATS_FIELD_OFFSET(ncsi_ecc_int_cnt)},
 237         {"SSU_PORT_BASED_ERR_INT_RAS",
 238                 HNS3_ERR_INT_STATS_FIELD_OFFSET(ssu_port_based_err_int_cnt)},
 239         {"SSU_FIFO_OVERFLOW_INT",
 240                 HNS3_ERR_INT_STATS_FIELD_OFFSET(ssu_fifo_overflow_int_cnt)},
 241         {"SSU_ETS_TCG_INT",
 242                 HNS3_ERR_INT_STATS_FIELD_OFFSET(ssu_ets_tcg_int_cnt)},
 243         {"IGU_EGU_TNL_INT_STS",
 244                 HNS3_ERR_INT_STATS_FIELD_OFFSET(igu_egu_tnl_int_cnt)},
 245         {"PPU_PF_ABNORMAL_INT_ST_RAS",
 246                 HNS3_ERR_INT_STATS_FIELD_OFFSET(ppu_pf_abnormal_int_ras_cnt)},
 247 };
 248
 249 /* The statistic of reset */
 250 static const struct hns3_xstats_name_offset hns3_reset_stats_strings[] = {
 251         {"REQ_RESET_CNT",
 252                 HNS3_RESET_STATS_FIELD_OFFSET(request_cnt)},
 253         {"GLOBAL_RESET_CNT",
 254                 HNS3_RESET_STATS_FIELD_OFFSET(global_cnt)},
 255         {"IMP_RESET_CNT",
 256                 HNS3_RESET_STATS_FIELD_OFFSET(imp_cnt)},
 257         {"RESET_EXEC_CNT",
 258                 HNS3_RESET_STATS_FIELD_OFFSET(exec_cnt)},
 259         {"RESET_SUCCESS_CNT",
 260                 HNS3_RESET_STATS_FIELD_OFFSET(success_cnt)},
 261         {"RESET_FAIL_CNT",
 262                 HNS3_RESET_STATS_FIELD_OFFSET(fail_cnt)},
 263         {"RESET_MERGE_CNT",
 264                 HNS3_RESET_STATS_FIELD_OFFSET(merge_cnt)}
 265 };
 266
 267 /* The statistic of errors in Rx BD */
 268 static const struct hns3_xstats_name_offset hns3_rx_bd_error_strings[] = {
 269         {"RX_PKT_LEN_ERRORS",
 270                 HNS3_RX_BD_ERROR_STATS_FIELD_OFFSET(pkt_len_errors)},
 271         {"L2_RX_ERRORS",
 272                 HNS3_RX_BD_ERROR_STATS_FIELD_OFFSET(l2_errors)},
 273         {"RX_L3_CHECKSUM_ERRORS",
 274                 HNS3_RX_BD_ERROR_STATS_FIELD_OFFSET(l3_csum_errors)},
 275         {"RX_L4_CHECKSUM_ERRORS",
 276                 HNS3_RX_BD_ERROR_STATS_FIELD_OFFSET(l4_csum_errors)},
 277         {"RX_OL3_CHECKSUM_ERRORS",
 278                 HNS3_RX_BD_ERROR_STATS_FIELD_OFFSET(ol3_csum_errors)},
 279         {"RX_OL4_CHECKSUM_ERRORS",
 280                 HNS3_RX_BD_ERROR_STATS_FIELD_OFFSET(ol4_csum_errors)}
 281 };
 282
 283 /* The statistic of the Tx errors */
 284 static const struct hns3_xstats_name_offset hns3_tx_errors_strings[] = {
 285         {"TX_OVER_LENGTH_PKT_CNT",
 286                 HNS3_TX_ERROR_STATS_FIELD_OFFSET(over_length_pkt_cnt)},
 287         {"TX_EXCEED_LIMITED_BD_PKT_CNT",
 288                 HNS3_TX_ERROR_STATS_FIELD_OFFSET(exceed_limit_bd_pkt_cnt)},
 289         {"TX_EXCEED_LIMITED_BD_PKT_REASSEMBLE_FAIL_CNT",
 290                 HNS3_TX_ERROR_STATS_FIELD_OFFSET(exceed_limit_bd_reassem_fail)},
 291         {"TX_UNSUPPORTED_TUNNEL_PKT_CNT",
 292                 HNS3_TX_ERROR_STATS_FIELD_OFFSET(unsupported_tunnel_pkt_cnt)},
 293         {"TX_QUEUE_FULL_CNT",
 294                 HNS3_TX_ERROR_STATS_FIELD_OFFSET(queue_full_cnt)},
 295         {"TX_SHORT_PKT_PAD_FAIL_CNT",
 296                 HNS3_TX_ERROR_STATS_FIELD_OFFSET(pkt_padding_fail_cnt)}
 297 };
 298
 299 /* The statistic of rx queue */
 300 static const struct hns3_xstats_name_offset hns3_rx_queue_strings[] = {
 301         {"RX_QUEUE_FBD", HNS3_RING_RX_FBDNUM_REG}
 302 };
 303
 304 /* The statistic of tx queue */
 305 static const struct hns3_xstats_name_offset hns3_tx_queue_strings[] = {
 306         {"TX_QUEUE_FBD", HNS3_RING_TX_FBDNUM_REG}
 307 };
 308
 309 #define HNS3_NUM_MAC_STATS (sizeof(hns3_mac_strings) / \
 310         sizeof(hns3_mac_strings[0]))
 311
 312 #define HNS3_NUM_ERROR_INT_XSTATS (sizeof(hns3_error_int_stats_strings) / \
 313         sizeof(hns3_error_int_stats_strings[0]))
 314
 315 #define HNS3_NUM_RESET_XSTATS (sizeof(hns3_reset_stats_strings) / \
 316         sizeof(hns3_reset_stats_strings[0]))
 317
 318 #define HNS3_NUM_RX_BD_ERROR_XSTATS (sizeof(hns3_rx_bd_error_strings) / \
 319         sizeof(hns3_rx_bd_error_strings[0]))
 320
 321 #define HNS3_NUM_TX_ERRORS_XSTATS (sizeof(hns3_tx_errors_strings) / \
 322         sizeof(hns3_tx_errors_strings[0]))
 323
 324 #define HNS3_NUM_RX_QUEUE_STATS (sizeof(hns3_rx_queue_strings) / \
 325         sizeof(hns3_rx_queue_strings[0]))
 326
 327 #define HNS3_NUM_TX_QUEUE_STATS (sizeof(hns3_tx_queue_strings) / \
 328         sizeof(hns3_tx_queue_strings[0]))
 329
 330 #define HNS3_FIX_NUM_STATS (HNS3_NUM_MAC_STATS + HNS3_NUM_ERROR_INT_XSTATS + \
 331                             HNS3_NUM_RESET_XSTATS)
 332
 333 /*
 334  * Query all the MAC statistics data of Network ICL command ,opcode id: 0x0034.
 335  * This command is used before send 'query_mac_stat command', the descriptor
 336  * number of 'query_mac_stat command' must match with reg_num in this command.
 337  * @praram hw
 338  *   Pointer to structure hns3_hw.
 339  * @return
 340  *   0 on success.
 341  */
 342 static int
 343 hns3_update_mac_stats(struct hns3_hw *hw, const uint32_t desc_num)
 344 {
 345         uint64_t *data = (uint64_t *)(&hw->mac_stats);
 346         struct hns3_cmd_desc *desc;
 347         uint64_t *desc_data;
 348         uint16_t i, k, n;
 349         int ret;
 350
 351         desc = rte_malloc("hns3_mac_desc",
 352                           desc_num * sizeof(struct hns3_cmd_desc), 0);
 353         if (desc == NULL) {
 354                 hns3_err(hw, "Mac_update_stats alloced desc malloc fail");
 355                 return -ENOMEM;
 356         }
 357
 358         hns3_cmd_setup_basic_desc(desc, HNS3_OPC_STATS_MAC_ALL, true);
 359         ret = hns3_cmd_send(hw, desc, desc_num);
 360         if (ret) {
 361                 hns3_err(hw, "Update complete MAC pkt stats fail : %d", ret);
 362                 rte_free(desc);
 363                 return ret;
 364         }
 365
 366         for (i = 0; i < desc_num; i++) {
 367                 /* For special opcode 0034, only the first desc has the head */
 368                 if (i == 0) {
 369                         desc_data = (uint64_t *)(&desc[i].data[0]);
 370                         n = HNS3_RD_FIRST_STATS_NUM;
 371                 } else {
 372                         desc_data = (uint64_t *)(&desc[i]);
 373                         n = HNS3_RD_OTHER_STATS_NUM;
 374                 }
 375
 376                 for (k = 0; k < n; k++) {
 377                         *data += rte_le_to_cpu_64(*desc_data);
 378                         data++;
 379                         desc_data++;
 380                 }
 381         }
 382         rte_free(desc);
 383
 384         return 0;
 385 }
 386
 387 /*
 388  * Query Mac stat reg num command ,opcode id: 0x0033.
 389  * This command is used before send 'query_mac_stat command', the descriptor
 390  * number of 'query_mac_stat command' must match with reg_num in this command.
 391  * @praram rte_stats
 392  *   Pointer to structure rte_eth_stats.
 393  * @return
 394  *   0 on success.
 395  */
 396 static int
 397 hns3_mac_query_reg_num(struct rte_eth_dev *dev, uint32_t *desc_num)
 398 {
 399         struct hns3_adapter *hns = dev->data->dev_private;
 400         struct hns3_hw *hw = &hns->hw;
 401         struct hns3_cmd_desc desc;
 402         uint32_t *desc_data;
 403         uint32_t reg_num;
 404         int ret;
 405
 406         hns3_cmd_setup_basic_desc(&desc, HNS3_OPC_QUERY_MAC_REG_NUM, true);
 407         ret = hns3_cmd_send(hw, &desc, 1);
 408         if (ret)
 409                 return ret;
 410
 411         /*
 412          * The num of MAC statistics registers that are provided by IMP in this
 413          * version.
 414          */
 415         desc_data = (uint32_t *)(&desc.data[0]);
 416         reg_num = rte_le_to_cpu_32(*desc_data);
 417
 418         /*
 419          * The descriptor number of 'query_additional_mac_stat command' is
 420          * '1 + (reg_num-3)/4 + ((reg_num-3)%4 !=0)';
 421          * This value is 83 in this version
 422          */
 423         *desc_num = 1 + ((reg_num - 3) >> 2) +
 424                     (uint32_t)(((reg_num - 3) & 0x3) ? 1 : 0);
 425
 426         return 0;
 427 }
 428
 429 static int
 430 hns3_query_update_mac_stats(struct rte_eth_dev *dev)
 431 {
 432         struct hns3_adapter *hns = dev->data->dev_private;
 433         struct hns3_hw *hw = &hns->hw;
 434         uint32_t desc_num;
 435         int ret;
 436
 437         ret = hns3_mac_query_reg_num(dev, &desc_num);
 438         if (ret == 0)
 439                 ret = hns3_update_mac_stats(hw, desc_num);
 440         else
 441                 hns3_err(hw, "Query mac reg num fail : %d", ret);
 442         return ret;
 443 }
 444
 445 /* Get tqp stats from register */
 446 static int
 447 hns3_update_tqp_stats(struct hns3_hw *hw)
 448 {
 449         struct hns3_tqp_stats *stats = &hw->tqp_stats;
 450         struct hns3_cmd_desc desc;
 451         uint64_t cnt;
 452         uint16_t i;
 453         int ret;
 454
 455         for (i = 0; i < hw->tqps_num; i++) {
 456                 hns3_cmd_setup_basic_desc(&desc, HNS3_OPC_QUERY_RX_STATUS,
 457                                           true);
 458
 459                 desc.data[0] = rte_cpu_to_le_32((uint32_t)i &
 460                                                 HNS3_QUEUE_ID_MASK);
 461                 ret = hns3_cmd_send(hw, &desc, 1);
 462                 if (ret) {
 463                         hns3_err(hw, "Failed to query RX No.%d queue stat: %d",
 464                                  i, ret);
 465                         return ret;
 466                 }
 467                 cnt = rte_le_to_cpu_32(desc.data[1]);
 468                 stats->rcb_rx_ring_pktnum_rcd += cnt;
 469                 stats->rcb_rx_ring_pktnum[i] += cnt;
 470
 471                 hns3_cmd_setup_basic_desc(&desc, HNS3_OPC_QUERY_TX_STATUS,
 472                                           true);
 473
 474                 desc.data[0] = rte_cpu_to_le_32((uint32_t)i &
 475                                                 HNS3_QUEUE_ID_MASK);
 476                 ret = hns3_cmd_send(hw, &desc, 1);
 477                 if (ret) {
 478                         hns3_err(hw, "Failed to query TX No.%d queue stat: %d",
 479                                  i, ret);
 480                         return ret;
 481                 }
 482                 cnt = rte_le_to_cpu_32(desc.data[1]);
 483                 stats->rcb_tx_ring_pktnum_rcd += cnt;
 484                 stats->rcb_tx_ring_pktnum[i] += cnt;
 485         }
 486
 487         return 0;
 488 }
 489
 490 /*
 491  * Query tqp tx queue statistics ,opcode id: 0x0B03.
 492  * Query tqp rx queue statistics ,opcode id: 0x0B13.
 493  * Get all statistics of a port.
 494  * @param eth_dev
 495  *   Pointer to Ethernet device.
 496  * @praram rte_stats
 497  *   Pointer to structure rte_eth_stats.
 498  * @return
 499  *   0 on success.
 500  */
 501 int
 502 hns3_stats_get(struct rte_eth_dev *eth_dev, struct rte_eth_stats *rte_stats)
 503 {
 504         struct hns3_adapter *hns = eth_dev->data->dev_private;
 505         struct hns3_hw *hw = &hns->hw;
 506         struct hns3_tqp_stats *stats = &hw->tqp_stats;
 507         struct hns3_rx_queue *rxq;
 508         struct hns3_tx_queue *txq;
 509         uint64_t cnt;
 510         uint64_t num;
 511         uint16_t i;
 512         int ret;
 513
 514         /* Update tqp stats by read register */
 515         ret = hns3_update_tqp_stats(hw);
 516         if (ret) {
 517                 hns3_err(hw, "Update tqp stats fail : %d", ret);
 518                 return ret;
 519         }
 520
 521         /* Get the error stats of received packets */
 522         num = RTE_MIN(RTE_ETHDEV_QUEUE_STAT_CNTRS, eth_dev->data->nb_rx_queues);
 523         for (i = 0; i != num; ++i) {
 524                 rxq = eth_dev->data->rx_queues[i];
 525                 if (rxq) {
 526                         cnt = rxq->l2_errors + rxq->pkt_len_errors;
 527                         rte_stats->q_errors[i] = cnt;
 528                         rte_stats->q_ipackets[i] =
 529                                 stats->rcb_rx_ring_pktnum[i] - cnt;
 530                         rte_stats->ierrors += cnt;
 531                 }
 532         }
 533         /* Get the error stats of transmitted packets */
 534         num = RTE_MIN(RTE_ETHDEV_QUEUE_STAT_CNTRS, eth_dev->data->nb_tx_queues);
 535         for (i = 0; i < num; i++) {
 536                 txq = eth_dev->data->tx_queues[i];
 537                 if (txq)
 538                         rte_stats->q_opackets[i] = stats->rcb_tx_ring_pktnum[i];
 539         }
 540
 541         rte_stats->oerrors = 0;
 542         rte_stats->ipackets  = stats->rcb_rx_ring_pktnum_rcd -
 543                 rte_stats->ierrors;
 544         rte_stats->opackets  = stats->rcb_tx_ring_pktnum_rcd -
 545                 rte_stats->oerrors;
 546         rte_stats->rx_nombuf = eth_dev->data->rx_mbuf_alloc_failed;
 547
 548         return 0;
 549 }
 550
 551 int
 552 hns3_stats_reset(struct rte_eth_dev *eth_dev)
 553 {
 554         struct hns3_adapter *hns = eth_dev->data->dev_private;
 555         struct hns3_hw *hw = &hns->hw;
 556         struct hns3_tqp_stats *stats = &hw->tqp_stats;
 557         struct hns3_cmd_desc desc_reset;
 558         struct hns3_rx_queue *rxq;
 559         struct hns3_tx_queue *txq;
 560         uint16_t i;
 561         int ret;
 562
 563         /*
 564          * If this is a reset xstats is NULL, and we have cleared the
 565          * registers by reading them.
 566          */
 567         for (i = 0; i < hw->tqps_num; i++) {
 568                 hns3_cmd_setup_basic_desc(&desc_reset, HNS3_OPC_QUERY_RX_STATUS,
 569                                           true);
 570                 desc_reset.data[0] = rte_cpu_to_le_32((uint32_t)i &
 571                                                       HNS3_QUEUE_ID_MASK);
 572                 ret = hns3_cmd_send(hw, &desc_reset, 1);
 573                 if (ret) {
 574                         hns3_err(hw, "Failed to reset RX No.%d queue stat: %d",
 575                                  i, ret);
 576                         return ret;
 577                 }
 578
 579                 hns3_cmd_setup_basic_desc(&desc_reset, HNS3_OPC_QUERY_TX_STATUS,
 580                                           true);
 581                 desc_reset.data[0] = rte_cpu_to_le_32((uint32_t)i &
 582                                                       HNS3_QUEUE_ID_MASK);
 583                 ret = hns3_cmd_send(hw, &desc_reset, 1);
 584                 if (ret) {
 585                         hns3_err(hw, "Failed to reset TX No.%d queue stat: %d",
 586                                  i, ret);
 587                         return ret;
 588                 }
 589         }
 590
 591         /* Clear the Rx BD errors stats */
 592         for (i = 0; i != eth_dev->data->nb_rx_queues; ++i) {
 593                 rxq = eth_dev->data->rx_queues[i];
 594                 if (rxq) {
 595                         rxq->pkt_len_errors = 0;
 596                         rxq->l2_errors = 0;
 597                         rxq->l3_csum_errors = 0;
 598                         rxq->l4_csum_errors = 0;
 599                         rxq->ol3_csum_errors = 0;
 600                         rxq->ol4_csum_errors = 0;
 601                 }
 602         }
 603
 604         /* Clear the Tx errors stats */
 605         for (i = 0; i != eth_dev->data->nb_tx_queues; ++i) {
 606                 txq = eth_dev->data->tx_queues[i];
 607                 if (txq) {
 608                         txq->over_length_pkt_cnt = 0;
 609                         txq->exceed_limit_bd_pkt_cnt = 0;
 610                         txq->exceed_limit_bd_reassem_fail = 0;
 611                         txq->unsupported_tunnel_pkt_cnt = 0;
 612                         txq->queue_full_cnt = 0;
 613                         txq->pkt_padding_fail_cnt = 0;
 614                 }
 615         }
 616
 617         memset(stats, 0, sizeof(struct hns3_tqp_stats));
 618
 619         return 0;
 620 }
 621
 622 static int
 623 hns3_mac_stats_reset(__rte_unused struct rte_eth_dev *dev)
 624 {
 625         struct hns3_adapter *hns = dev->data->dev_private;
 626         struct hns3_hw *hw = &hns->hw;
 627         struct hns3_mac_stats *mac_stats = &hw->mac_stats;
 628         int ret;
 629
 630         ret = hns3_query_update_mac_stats(dev);
 631         if (ret) {
 632                 hns3_err(hw, "Clear Mac stats fail : %d", ret);
 633                 return ret;
 634         }
 635
 636         memset(mac_stats, 0, sizeof(struct hns3_mac_stats));
 637
 638         return 0;
 639 }
 640
 641 /* This function calculates the number of xstats based on the current config */
 642 static int
 643 hns3_xstats_calc_num(struct rte_eth_dev *dev)
 644 {
 645         struct hns3_adapter *hns = dev->data->dev_private;
 646         int bderr_stats = dev->data->nb_rx_queues * HNS3_NUM_RX_BD_ERROR_XSTATS;
 647         int tx_err_stats = dev->data->nb_tx_queues * HNS3_NUM_TX_ERRORS_XSTATS;
 648         int rx_queue_stats = dev->data->nb_rx_queues * HNS3_NUM_RX_QUEUE_STATS;
 649         int tx_queue_stats = dev->data->nb_tx_queues * HNS3_NUM_TX_QUEUE_STATS;
 650
 651         if (hns->is_vf)
 652                 return bderr_stats + tx_err_stats + rx_queue_stats +
 653                        tx_queue_stats + HNS3_NUM_RESET_XSTATS;
 654         else
 655                 return bderr_stats + tx_err_stats + rx_queue_stats +
 656                        tx_queue_stats + HNS3_FIX_NUM_STATS;
 657 }
 658
 659 static void
 660 hns3_get_queue_stats(struct rte_eth_dev *dev, struct rte_eth_xstat *xstats,
 661                      int *count)
 662 {
 663         struct hns3_adapter *hns = dev->data->dev_private;
 664         struct hns3_hw *hw = &hns->hw;
 665         uint32_t reg_offset;
 666         uint16_t i, j;
 667
 668         /* Get rx queue stats */
 669         for (j = 0; j < dev->data->nb_rx_queues; j++) {
 670                 for (i = 0; i < HNS3_NUM_RX_QUEUE_STATS; i++) {
 671                         reg_offset = HNS3_TQP_REG_OFFSET +
 672                                         HNS3_TQP_REG_SIZE * j;
 673                         xstats[*count].value = hns3_read_dev(hw,
 674                                 reg_offset + hns3_rx_queue_strings[i].offset);
 675                         xstats[*count].id = *count;
 676                         (*count)++;
 677                 }
 678         }
 679
 680         /* Get tx queue stats */
 681         for (j = 0; j < dev->data->nb_tx_queues; j++) {
 682                 for (i = 0; i < HNS3_NUM_TX_QUEUE_STATS; i++) {
 683                         reg_offset = HNS3_TQP_REG_OFFSET +
 684                                         HNS3_TQP_REG_SIZE * j;
 685                         xstats[*count].value = hns3_read_dev(hw,
 686                                 reg_offset + hns3_tx_queue_strings[i].offset);
 687                         xstats[*count].id = *count;
 688                         (*count)++;
 689                 }
 690         }
 691
 692 }
 693
 694 void
 695 hns3_error_int_stats_add(struct hns3_adapter *hns, const char *err)
 696 {
 697         struct hns3_pf *pf = &hns->pf;
 698         uint16_t i;
 699         char *addr;
 700
 701         for (i = 0; i < HNS3_NUM_ERROR_INT_XSTATS; i++) {
 702                 if (strcmp(hns3_error_int_stats_strings[i].name, err) == 0) {
 703                         addr = (char *)&pf->abn_int_stats +
 704                                 hns3_error_int_stats_strings[i].offset;
 705                         *(uint64_t *)addr += 1;
 706                         break;
 707                 }
 708         }
 709 }
 710
 711 /*
 712  * Retrieve extended(tqp | Mac) statistics of an Ethernet device.
 713  * @param dev
 714  *   Pointer to Ethernet device.
 715  * @praram xstats
 716  *   A pointer to a table of structure of type *rte_eth_xstat*
 717  *   to be filled with device statistics ids and values.
 718  *   This parameter can be set to NULL if n is 0.
 719  * @param n
 720  *   The size of the xstats array (number of elements).
 721  * @return
 722  *   0 on fail, count(The size of the statistics elements) on success.
 723  */
 724 int
 725 hns3_dev_xstats_get(struct rte_eth_dev *dev, struct rte_eth_xstat *xstats,
 726                     unsigned int n)
 727 {
 728         struct hns3_adapter *hns = dev->data->dev_private;
 729         struct hns3_pf *pf = &hns->pf;
 730         struct hns3_hw *hw = &hns->hw;
 731         struct hns3_mac_stats *mac_stats = &hw->mac_stats;
 732         struct hns3_reset_stats *reset_stats = &hw->reset.stats;
 733         struct hns3_rx_queue *rxq;
 734         struct hns3_tx_queue *txq;
 735         uint16_t i, j;
 736         char *addr;
 737         int count;
 738         int ret;
 739
 740         if (xstats == NULL)
 741                 return 0;
 742
 743         count = hns3_xstats_calc_num(dev);
 744         if ((int)n < count)
 745                 return count;
 746
 747         count = 0;
 748
 749         if (!hns->is_vf) {
 750                 /* Update Mac stats */
 751                 ret = hns3_query_update_mac_stats(dev);
 752                 if (ret) {
 753                         hns3_err(hw, "Update Mac stats fail : %d", ret);
 754                         return 0;
 755                 }
 756
 757                 /* Get MAC stats from hw->hw_xstats.mac_stats struct */
 758                 for (i = 0; i < HNS3_NUM_MAC_STATS; i++) {
 759                         addr = (char *)mac_stats + hns3_mac_strings[i].offset;
 760                         xstats[count].value = *(uint64_t *)addr;
 761                         xstats[count].id = count;
 762                         count++;
 763                 }
 764
 765                 for (i = 0; i < HNS3_NUM_ERROR_INT_XSTATS; i++) {
 766                         addr = (char *)&pf->abn_int_stats +
 767                                hns3_error_int_stats_strings[i].offset;
 768                         xstats[count].value = *(uint64_t *)addr;
 769                         xstats[count].id = count;
 770                         count++;
 771                 }
 772         }
 773
 774         /* Get the reset stat */
 775         for (i = 0; i < HNS3_NUM_RESET_XSTATS; i++) {
 776                 addr = (char *)reset_stats + hns3_reset_stats_strings[i].offset;
 777                 xstats[count].value = *(uint64_t *)addr;
 778                 xstats[count].id = count;
 779                 count++;
 780         }
 781
 782         /* Get the Rx BD errors stats */
 783         for (j = 0; j < dev->data->nb_rx_queues; j++) {
 784                 for (i = 0; i < HNS3_NUM_RX_BD_ERROR_XSTATS; i++) {
 785                         rxq = dev->data->rx_queues[j];
 786                         addr = (char *)rxq + hns3_rx_bd_error_strings[i].offset;
 787                         xstats[count].value = *(uint64_t *)addr;
 788                         xstats[count].id = count;
 789                         count++;
 790                 }
 791         }
 792
 793         /* Get the Tx errors stats */
 794         for (j = 0; j < dev->data->nb_tx_queues; j++) {
 795                 for (i = 0; i < HNS3_NUM_TX_ERRORS_XSTATS; i++) {
 796                         txq = dev->data->tx_queues[j];
 797                         addr = (char *)txq + hns3_tx_errors_strings[i].offset;
 798                         xstats[count].value = *(uint64_t *)addr;
 799                         xstats[count].id = count;
 800                         count++;
 801                 }
 802         }
 803
 804         hns3_get_queue_stats(dev, xstats, &count);
 805         return count;
 806 }
 807
 808 /*
 809  * Retrieve names of extended statistics of an Ethernet device.
 810  *
 811  * There is an assumption that 'xstat_names' and 'xstats' arrays are matched
 812  * by array index:
 813  *  xstats_names[i].name => xstats[i].value
 814  *
 815  * And the array index is same with id field of 'struct rte_eth_xstat':
 816  *  xstats[i].id == i
 817  *
 818  * This assumption makes key-value pair matching less flexible but simpler.
 819  *
 820  * @param dev
 821  *   Pointer to Ethernet device.
 822  * @param xstats_names
 823  *   An rte_eth_xstat_name array of at least *size* elements to
 824  *   be filled. If set to NULL, the function returns the required number
 825  *   of elements.
 826  * @param size
 827  *   The size of the xstats_names array (number of elements).
 828  * @return
 829  *   - A positive value lower or equal to size: success. The return value
 830  *     is the number of entries filled in the stats table.
 831  */
 832 int
 833 hns3_dev_xstats_get_names(struct rte_eth_dev *dev,
 834                           struct rte_eth_xstat_name *xstats_names,
 835                           __rte_unused unsigned int size)
 836 {
 837         struct hns3_adapter *hns = dev->data->dev_private;
 838         int cnt_stats = hns3_xstats_calc_num(dev);
 839         uint32_t count = 0;
 840         uint16_t i, j;
 841
 842         if (xstats_names == NULL)
 843                 return cnt_stats;
 844
 845         /* Note: size limited checked in rte_eth_xstats_get_names() */
 846         if (!hns->is_vf) {
 847                 /* Get MAC name from hw->hw_xstats.mac_stats struct */
 848                 for (i = 0; i < HNS3_NUM_MAC_STATS; i++) {
 849                         snprintf(xstats_names[count].name,
 850                                  sizeof(xstats_names[count].name),
 851                                  "%s", hns3_mac_strings[i].name);
 852                         count++;
 853                 }
 854
 855                 for (i = 0; i < HNS3_NUM_ERROR_INT_XSTATS; i++) {
 856                         snprintf(xstats_names[count].name,
 857                                  sizeof(xstats_names[count].name),
 858                                  "%s", hns3_error_int_stats_strings[i].name);
 859                         count++;
 860                 }
 861         }
 862         for (i = 0; i < HNS3_NUM_RESET_XSTATS; i++) {
 863                 snprintf(xstats_names[count].name,
 864                          sizeof(xstats_names[count].name),
 865                          "%s", hns3_reset_stats_strings[i].name);
 866                 count++;
 867         }
 868
 869         for (j = 0; j < dev->data->nb_rx_queues; j++) {
 870                 for (i = 0; i < HNS3_NUM_RX_BD_ERROR_XSTATS; i++) {
 871                         snprintf(xstats_names[count].name,
 872                                  sizeof(xstats_names[count].name),
 873                                  "rx_q%u%s", j,
 874                                  hns3_rx_bd_error_strings[i].name);
 875                         count++;
 876                 }
 877         }
 878
 879         for (j = 0; j < dev->data->nb_tx_queues; j++) {
 880                 for (i = 0; i < HNS3_NUM_TX_ERRORS_XSTATS; i++) {
 881                         snprintf(xstats_names[count].name,
 882                                  sizeof(xstats_names[count].name),
 883                                  "tx_q%u%s", j,
 884                                  hns3_tx_errors_strings[i].name);
 885                         count++;
 886                 }
 887         }
 888
 889         for (j = 0; j < dev->data->nb_rx_queues; j++) {
 890                 for (i = 0; i < HNS3_NUM_RX_QUEUE_STATS; i++) {
 891                         snprintf(xstats_names[count].name,
 892                                  sizeof(xstats_names[count].name),
 893                                  "rx_q%u%s", j, hns3_rx_queue_strings[i].name);
 894                         count++;
 895                 }
 896         }
 897
 898         for (j = 0; j < dev->data->nb_tx_queues; j++) {
 899                 for (i = 0; i < HNS3_NUM_TX_QUEUE_STATS; i++) {
 900                         snprintf(xstats_names[count].name,
 901                                  sizeof(xstats_names[count].name),
 902                                  "tx_q%u%s", j, hns3_tx_queue_strings[i].name);
 903                         count++;
 904                 }
 905         }
 906
 907         return count;
 908 }
 909
 910 /*
 911  * Retrieve extended statistics of an Ethernet device.
 912  *
 913  * @param dev
 914  *   Pointer to Ethernet device.
 915  * @param ids
 916  *   A pointer to an ids array passed by application. This tells which
 917  *   statistics values function should retrieve. This parameter
 918  *   can be set to NULL if size is 0. In this case function will retrieve
 919  *   all avalible statistics.
 920  * @param values
 921  *   A pointer to a table to be filled with device statistics values.
 922  * @param size
 923  *   The size of the ids array (number of elements).
 924  * @return
 925  *   - A positive value lower or equal to size: success. The return value
 926  *     is the number of entries filled in the stats table.
 927  *   - A positive value higher than size: error, the given statistics table
 928  *     is too small. The return value corresponds to the size that should
 929  *     be given to succeed. The entries in the table are not valid and
 930  *     shall not be used by the caller.
 931  *   - 0 on no ids.
 932  */
 933 int
 934 hns3_dev_xstats_get_by_id(struct rte_eth_dev *dev, const uint64_t *ids,
 935                           uint64_t *values, uint32_t size)
 936 {
 937         const uint32_t cnt_stats = hns3_xstats_calc_num(dev);
 938         struct hns3_adapter *hns = dev->data->dev_private;
 939         struct rte_eth_xstat *values_copy;
 940         struct hns3_hw *hw = &hns->hw;
 941         uint32_t count_value;
 942         uint64_t len;
 943         uint32_t i;
 944         int ret;
 945
 946         if (ids == NULL || size < cnt_stats)
 947                 return cnt_stats;
 948
 949         /* Update tqp stats by read register */
 950         ret = hns3_update_tqp_stats(hw);
 951         if (ret) {
 952                 hns3_err(hw, "Update tqp stats fail : %d", ret);
 953                 return ret;
 954         }
 955
 956         len = cnt_stats * sizeof(struct rte_eth_xstat);
 957         values_copy = rte_zmalloc("hns3_xstats_values", len, 0);
 958         if (values_copy == NULL) {
 959                 hns3_err(hw, "Failed to allocate %" PRIx64 " bytes needed "
 960                              "to store statistics values", len);
 961                 return -ENOMEM;
 962         }
 963
 964         count_value = hns3_dev_xstats_get(dev, values_copy, cnt_stats);
 965         if (count_value != cnt_stats) {
 966                 rte_free(values_copy);
 967                 return -EINVAL;
 968         }
 969
 970         for (i = 0; i < size; i++) {
 971                 if (ids[i] >= cnt_stats) {
 972                         hns3_err(hw, "ids[%d] (%" PRIx64 ") is invalid, "
 973                                      "should < %u", i, ids[i], cnt_stats);
 974                         rte_free(values_copy);
 975                         return -EINVAL;
 976                 }
 977                 memcpy(&values[i], &values_copy[ids[i]].value,
 978                         sizeof(values[i]));
 979         }
 980
 981         rte_free(values_copy);
 982         return size;
 983 }
 984
 985 /*
 986  * Retrieve names of extended statistics of an Ethernet device.
 987  *
 988  * @param dev
 989  *   Pointer to Ethernet device.
 990  * @param xstats_names
 991  *   An rte_eth_xstat_name array of at least *size* elements to
 992  *   be filled. If set to NULL, the function returns the required number
 993  *   of elements.
 994  * @param ids
 995  *   IDs array given by app to retrieve specific statistics
 996  * @param size
 997  *   The size of the xstats_names array (number of elements).
 998  * @return
 999  *   - A positive value lower or equal to size: success. The return value
1000  *     is the number of entries filled in the stats table.
1001  *   - A positive value higher than size: error, the given statistics table
1002  *     is too small. The return value corresponds to the size that should
1003  *     be given to succeed. The entries in the table are not valid and
1004  *     shall not be used by the caller.
1005  */
1006 int
1007 hns3_dev_xstats_get_names_by_id(struct rte_eth_dev *dev,
1008                                 struct rte_eth_xstat_name *xstats_names,
1009                                 const uint64_t *ids, uint32_t size)
1010 {
1011         const uint32_t cnt_stats = hns3_xstats_calc_num(dev);
1012         struct hns3_adapter *hns = dev->data->dev_private;
1013         struct rte_eth_xstat_name *names_copy;
1014         struct hns3_hw *hw = &hns->hw;
1015         uint64_t len;
1016         uint32_t i;
1017
1018         if (ids == NULL || xstats_names == NULL)
1019                 return cnt_stats;
1020
1021         len = cnt_stats * sizeof(struct rte_eth_xstat_name);
1022         names_copy = rte_zmalloc("hns3_xstats_names", len, 0);
1023         if (names_copy == NULL) {
1024                 hns3_err(hw, "Failed to allocate %" PRIx64 " bytes needed "
1025                              "to store statistics names", len);
1026                 return -ENOMEM;
1027         }
1028
1029         (void)hns3_dev_xstats_get_names(dev, names_copy, cnt_stats);
1030
1031         for (i = 0; i < size; i++) {
1032                 if (ids[i] >= cnt_stats) {
1033                         hns3_err(hw, "ids[%d] (%" PRIx64 ") is invalid, "
1034                                      "should < %u", i, ids[i], cnt_stats);
1035                         rte_free(names_copy);
1036                         return -EINVAL;
1037                 }
1038                 snprintf(xstats_names[i].name, sizeof(xstats_names[i].name),
1039                          "%s", names_copy[ids[i]].name);
1040         }
1041
1042         rte_free(names_copy);
1043         return size;
1044 }
1045
1046 int
1047 hns3_dev_xstats_reset(struct rte_eth_dev *dev)
1048 {
1049         struct hns3_adapter *hns = dev->data->dev_private;
1050         struct hns3_pf *pf = &hns->pf;
1051         int ret;
1052
1053         /* Clear tqp stats */
1054         ret = hns3_stats_reset(dev);
1055         if (ret)
1056                 return ret;
1057
1058         /* Clear reset stats */
1059         memset(&hns->hw.reset.stats, 0, sizeof(struct hns3_reset_stats));
1060
1061         if (hns->is_vf)
1062                 return 0;
1063
1064         /* HW registers are cleared on read */
1065         ret = hns3_mac_stats_reset(dev);
1066         if (ret)
1067                 return ret;
1068
1069         /* Clear error stats */
1070         memset(&pf->abn_int_stats, 0, sizeof(struct hns3_err_msix_intr_stats));
1071
1072         return 0;
1073 }