drivers/net/i40e/base/i40e_adminq_cmd.h

   1 /*******************************************************************************
   2
   3 Copyright (c) 2013 - 2015, Intel Corporation
   4 All rights reserved.
   5
   6 Redistribution and use in source and binary forms, with or without
   7 modification, are permitted provided that the following conditions are met:
   8
   9  1. Redistributions of source code must retain the above copyright notice,
  10     this list of conditions and the following disclaimer.
  11
  12  2. Redistributions in binary form must reproduce the above copyright
  13     notice, this list of conditions and the following disclaimer in the
  14     documentation and/or other materials provided with the distribution.
  15
  16  3. Neither the name of the Intel Corporation nor the names of its
  17     contributors may be used to endorse or promote products derived from
  18     this software without specific prior written permission.
  19
  20 THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
  21 AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  22 IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  23 ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR CONTRIBUTORS BE
  24 LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
  25 CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
  26 SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
  27 INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
  28 CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
  29 ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE
  30 POSSIBILITY OF SUCH DAMAGE.
  31
  32 ***************************************************************************/
  33
  34 #ifndef _I40E_ADMINQ_CMD_H_
  35 #define _I40E_ADMINQ_CMD_H_
  36
  37 /* This header file defines the i40e Admin Queue commands and is shared between
  38  * i40e Firmware and Software.
  39  *
  40  * This file needs to comply with the Linux Kernel coding style.
  41  */
  42
  43 #define I40E_FW_API_VERSION_MAJOR       0x0001
  44 #define I40E_FW_API_VERSION_MINOR       0x0004
  45
  46 struct i40e_aq_desc {
  47         __le16 flags;
  48         __le16 opcode;
  49         __le16 datalen;
  50         __le16 retval;
  51         __le32 cookie_high;
  52         __le32 cookie_low;
  53         union {
  54                 struct {
  55                         __le32 param0;
  56                         __le32 param1;
  57                         __le32 param2;
  58                         __le32 param3;
  59                 } internal;
  60                 struct {
  61                         __le32 param0;
  62                         __le32 param1;
  63                         __le32 addr_high;
  64                         __le32 addr_low;
  65                 } external;
  66                 u8 raw[16];
  67         } params;
  68 };
  69
  70 /* Flags sub-structure
  71  * |0  |1  |2  |3  |4  |5  |6  |7  |8  |9  |10 |11 |12 |13 |14 |15 |
  72  * |DD |CMP|ERR|VFE| * *  RESERVED * * |LB |RD |VFC|BUF|SI |EI |FE |
  73  */
  74
  75 /* command flags and offsets*/
  76 #define I40E_AQ_FLAG_DD_SHIFT   0
  77 #define I40E_AQ_FLAG_CMP_SHIFT  1
  78 #define I40E_AQ_FLAG_ERR_SHIFT  2
  79 #define I40E_AQ_FLAG_VFE_SHIFT  3
  80 #define I40E_AQ_FLAG_LB_SHIFT   9
  81 #define I40E_AQ_FLAG_RD_SHIFT   10
  82 #define I40E_AQ_FLAG_VFC_SHIFT  11
  83 #define I40E_AQ_FLAG_BUF_SHIFT  12
  84 #define I40E_AQ_FLAG_SI_SHIFT   13
  85 #define I40E_AQ_FLAG_EI_SHIFT   14
  86 #define I40E_AQ_FLAG_FE_SHIFT   15
  87
  88 #define I40E_AQ_FLAG_DD         (1 << I40E_AQ_FLAG_DD_SHIFT)  /* 0x1    */
  89 #define I40E_AQ_FLAG_CMP        (1 << I40E_AQ_FLAG_CMP_SHIFT) /* 0x2    */
  90 #define I40E_AQ_FLAG_ERR        (1 << I40E_AQ_FLAG_ERR_SHIFT) /* 0x4    */
  91 #define I40E_AQ_FLAG_VFE        (1 << I40E_AQ_FLAG_VFE_SHIFT) /* 0x8    */
  92 #define I40E_AQ_FLAG_LB         (1 << I40E_AQ_FLAG_LB_SHIFT)  /* 0x200  */
  93 #define I40E_AQ_FLAG_RD         (1 << I40E_AQ_FLAG_RD_SHIFT)  /* 0x400  */
  94 #define I40E_AQ_FLAG_VFC        (1 << I40E_AQ_FLAG_VFC_SHIFT) /* 0x800  */
  95 #define I40E_AQ_FLAG_BUF        (1 << I40E_AQ_FLAG_BUF_SHIFT) /* 0x1000 */
  96 #define I40E_AQ_FLAG_SI         (1 << I40E_AQ_FLAG_SI_SHIFT)  /* 0x2000 */
  97 #define I40E_AQ_FLAG_EI         (1 << I40E_AQ_FLAG_EI_SHIFT)  /* 0x4000 */
  98 #define I40E_AQ_FLAG_FE         (1 << I40E_AQ_FLAG_FE_SHIFT)  /* 0x8000 */
  99
 100 /* error codes */
 101 enum i40e_admin_queue_err {
 102         I40E_AQ_RC_OK           = 0,  /* success */
 103         I40E_AQ_RC_EPERM        = 1,  /* Operation not permitted */
 104         I40E_AQ_RC_ENOENT       = 2,  /* No such element */
 105         I40E_AQ_RC_ESRCH        = 3,  /* Bad opcode */
 106         I40E_AQ_RC_EINTR        = 4,  /* operation interrupted */
 107         I40E_AQ_RC_EIO          = 5,  /* I/O error */
 108         I40E_AQ_RC_ENXIO        = 6,  /* No such resource */
 109         I40E_AQ_RC_E2BIG        = 7,  /* Arg too long */
 110         I40E_AQ_RC_EAGAIN       = 8,  /* Try again */
 111         I40E_AQ_RC_ENOMEM       = 9,  /* Out of memory */
 112         I40E_AQ_RC_EACCES       = 10, /* Permission denied */
 113         I40E_AQ_RC_EFAULT       = 11, /* Bad address */
 114         I40E_AQ_RC_EBUSY        = 12, /* Device or resource busy */
 115         I40E_AQ_RC_EEXIST       = 13, /* object already exists */
 116         I40E_AQ_RC_EINVAL       = 14, /* Invalid argument */
 117         I40E_AQ_RC_ENOTTY       = 15, /* Not a typewriter */
 118         I40E_AQ_RC_ENOSPC       = 16, /* No space left or alloc failure */
 119         I40E_AQ_RC_ENOSYS       = 17, /* Function not implemented */
 120         I40E_AQ_RC_ERANGE       = 18, /* Parameter out of range */
 121         I40E_AQ_RC_EFLUSHED     = 19, /* Cmd flushed due to prev cmd error */
 122         I40E_AQ_RC_BAD_ADDR     = 20, /* Descriptor contains a bad pointer */
 123         I40E_AQ_RC_EMODE        = 21, /* Op not allowed in current dev mode */
 124         I40E_AQ_RC_EFBIG        = 22, /* File too large */
 125 };
 126
 127 /* Admin Queue command opcodes */
 128 enum i40e_admin_queue_opc {
 129         /* aq commands */
 130         i40e_aqc_opc_get_version        = 0x0001,
 131         i40e_aqc_opc_driver_version     = 0x0002,
 132         i40e_aqc_opc_queue_shutdown     = 0x0003,
 133         i40e_aqc_opc_set_pf_context     = 0x0004,
 134
 135         /* resource ownership */
 136         i40e_aqc_opc_request_resource   = 0x0008,
 137         i40e_aqc_opc_release_resource   = 0x0009,
 138
 139         i40e_aqc_opc_list_func_capabilities     = 0x000A,
 140         i40e_aqc_opc_list_dev_capabilities      = 0x000B,
 141
 142 #ifdef X722_SUPPORT
 143         /* Proxy commands */
 144         i40e_aqc_opc_set_proxy_config           = 0x0104,
 145         i40e_aqc_opc_set_ns_proxy_table_entry   = 0x0105,
 146
 147 #endif
 148         /* LAA */
 149         i40e_aqc_opc_mac_address_read   = 0x0107,
 150         i40e_aqc_opc_mac_address_write  = 0x0108,
 151
 152         /* PXE */
 153         i40e_aqc_opc_clear_pxe_mode     = 0x0110,
 154
 155 #ifdef X722_SUPPORT
 156         /* WoL commands */
 157         i40e_aqc_opc_set_wol_filter     = 0x0120,
 158         i40e_aqc_opc_get_wake_reason    = 0x0121,
 159
 160 #endif
 161         /* internal switch commands */
 162         i40e_aqc_opc_get_switch_config          = 0x0200,
 163         i40e_aqc_opc_add_statistics             = 0x0201,
 164         i40e_aqc_opc_remove_statistics          = 0x0202,
 165         i40e_aqc_opc_set_port_parameters        = 0x0203,
 166         i40e_aqc_opc_get_switch_resource_alloc  = 0x0204,
 167         i40e_aqc_opc_set_switch_config          = 0x0205,
 168
 169         i40e_aqc_opc_add_vsi                    = 0x0210,
 170         i40e_aqc_opc_update_vsi_parameters      = 0x0211,
 171         i40e_aqc_opc_get_vsi_parameters         = 0x0212,
 172
 173         i40e_aqc_opc_add_pv                     = 0x0220,
 174         i40e_aqc_opc_update_pv_parameters       = 0x0221,
 175         i40e_aqc_opc_get_pv_parameters          = 0x0222,
 176
 177         i40e_aqc_opc_add_veb                    = 0x0230,
 178         i40e_aqc_opc_update_veb_parameters      = 0x0231,
 179         i40e_aqc_opc_get_veb_parameters         = 0x0232,
 180
 181         i40e_aqc_opc_delete_element             = 0x0243,
 182
 183         i40e_aqc_opc_add_macvlan                = 0x0250,
 184         i40e_aqc_opc_remove_macvlan             = 0x0251,
 185         i40e_aqc_opc_add_vlan                   = 0x0252,
 186         i40e_aqc_opc_remove_vlan                = 0x0253,
 187         i40e_aqc_opc_set_vsi_promiscuous_modes  = 0x0254,
 188         i40e_aqc_opc_add_tag                    = 0x0255,
 189         i40e_aqc_opc_remove_tag                 = 0x0256,
 190         i40e_aqc_opc_add_multicast_etag         = 0x0257,
 191         i40e_aqc_opc_remove_multicast_etag      = 0x0258,
 192         i40e_aqc_opc_update_tag                 = 0x0259,
 193         i40e_aqc_opc_add_control_packet_filter  = 0x025A,
 194         i40e_aqc_opc_remove_control_packet_filter       = 0x025B,
 195         i40e_aqc_opc_add_cloud_filters          = 0x025C,
 196         i40e_aqc_opc_remove_cloud_filters       = 0x025D,
 197
 198         i40e_aqc_opc_add_mirror_rule    = 0x0260,
 199         i40e_aqc_opc_delete_mirror_rule = 0x0261,
 200
 201         /* DCB commands */
 202         i40e_aqc_opc_dcb_ignore_pfc     = 0x0301,
 203         i40e_aqc_opc_dcb_updated        = 0x0302,
 204
 205         /* TX scheduler */
 206         i40e_aqc_opc_configure_vsi_bw_limit             = 0x0400,
 207         i40e_aqc_opc_configure_vsi_ets_sla_bw_limit     = 0x0406,
 208         i40e_aqc_opc_configure_vsi_tc_bw                = 0x0407,
 209         i40e_aqc_opc_query_vsi_bw_config                = 0x0408,
 210         i40e_aqc_opc_query_vsi_ets_sla_config           = 0x040A,
 211         i40e_aqc_opc_configure_switching_comp_bw_limit  = 0x0410,
 212
 213         i40e_aqc_opc_enable_switching_comp_ets                  = 0x0413,
 214         i40e_aqc_opc_modify_switching_comp_ets                  = 0x0414,
 215         i40e_aqc_opc_disable_switching_comp_ets                 = 0x0415,
 216         i40e_aqc_opc_configure_switching_comp_ets_bw_limit      = 0x0416,
 217         i40e_aqc_opc_configure_switching_comp_bw_config         = 0x0417,
 218         i40e_aqc_opc_query_switching_comp_ets_config            = 0x0418,
 219         i40e_aqc_opc_query_port_ets_config                      = 0x0419,
 220         i40e_aqc_opc_query_switching_comp_bw_config             = 0x041A,
 221         i40e_aqc_opc_suspend_port_tx                            = 0x041B,
 222         i40e_aqc_opc_resume_port_tx                             = 0x041C,
 223         i40e_aqc_opc_configure_partition_bw                     = 0x041D,
 224
 225         /* hmc */
 226         i40e_aqc_opc_query_hmc_resource_profile = 0x0500,
 227         i40e_aqc_opc_set_hmc_resource_profile   = 0x0501,
 228
 229         /* phy commands*/
 230         i40e_aqc_opc_get_phy_abilities          = 0x0600,
 231         i40e_aqc_opc_set_phy_config             = 0x0601,
 232         i40e_aqc_opc_set_mac_config             = 0x0603,
 233         i40e_aqc_opc_set_link_restart_an        = 0x0605,
 234         i40e_aqc_opc_get_link_status            = 0x0607,
 235         i40e_aqc_opc_set_phy_int_mask           = 0x0613,
 236         i40e_aqc_opc_get_local_advt_reg         = 0x0614,
 237         i40e_aqc_opc_set_local_advt_reg         = 0x0615,
 238         i40e_aqc_opc_get_partner_advt           = 0x0616,
 239         i40e_aqc_opc_set_lb_modes               = 0x0618,
 240         i40e_aqc_opc_get_phy_wol_caps           = 0x0621,
 241         i40e_aqc_opc_set_phy_debug              = 0x0622,
 242         i40e_aqc_opc_upload_ext_phy_fm          = 0x0625,
 243
 244         /* NVM commands */
 245         i40e_aqc_opc_nvm_read                   = 0x0701,
 246         i40e_aqc_opc_nvm_erase                  = 0x0702,
 247         i40e_aqc_opc_nvm_update                 = 0x0703,
 248         i40e_aqc_opc_nvm_config_read            = 0x0704,
 249         i40e_aqc_opc_nvm_config_write           = 0x0705,
 250         i40e_aqc_opc_oem_post_update            = 0x0720,
 251
 252         /* virtualization commands */
 253         i40e_aqc_opc_send_msg_to_pf             = 0x0801,
 254         i40e_aqc_opc_send_msg_to_vf             = 0x0802,
 255         i40e_aqc_opc_send_msg_to_peer           = 0x0803,
 256
 257         /* alternate structure */
 258         i40e_aqc_opc_alternate_write            = 0x0900,
 259         i40e_aqc_opc_alternate_write_indirect   = 0x0901,
 260         i40e_aqc_opc_alternate_read             = 0x0902,
 261         i40e_aqc_opc_alternate_read_indirect    = 0x0903,
 262         i40e_aqc_opc_alternate_write_done       = 0x0904,
 263         i40e_aqc_opc_alternate_set_mode         = 0x0905,
 264         i40e_aqc_opc_alternate_clear_port       = 0x0906,
 265
 266         /* LLDP commands */
 267         i40e_aqc_opc_lldp_get_mib       = 0x0A00,
 268         i40e_aqc_opc_lldp_update_mib    = 0x0A01,
 269         i40e_aqc_opc_lldp_add_tlv       = 0x0A02,
 270         i40e_aqc_opc_lldp_update_tlv    = 0x0A03,
 271         i40e_aqc_opc_lldp_delete_tlv    = 0x0A04,
 272         i40e_aqc_opc_lldp_stop          = 0x0A05,
 273         i40e_aqc_opc_lldp_start         = 0x0A06,
 274         i40e_aqc_opc_get_cee_dcb_cfg    = 0x0A07,
 275         i40e_aqc_opc_lldp_set_local_mib = 0x0A08,
 276         i40e_aqc_opc_lldp_stop_start_spec_agent = 0x0A09,
 277
 278         /* Tunnel commands */
 279         i40e_aqc_opc_add_udp_tunnel     = 0x0B00,
 280         i40e_aqc_opc_del_udp_tunnel     = 0x0B01,
 281 #ifdef X722_SUPPORT
 282         i40e_aqc_opc_set_rss_key        = 0x0B02,
 283         i40e_aqc_opc_set_rss_lut        = 0x0B03,
 284         i40e_aqc_opc_get_rss_key        = 0x0B04,
 285         i40e_aqc_opc_get_rss_lut        = 0x0B05,
 286 #endif
 287
 288         /* Async Events */
 289         i40e_aqc_opc_event_lan_overflow         = 0x1001,
 290
 291         /* OEM commands */
 292         i40e_aqc_opc_oem_parameter_change       = 0xFE00,
 293         i40e_aqc_opc_oem_device_status_change   = 0xFE01,
 294         i40e_aqc_opc_oem_ocsd_initialize        = 0xFE02,
 295         i40e_aqc_opc_oem_ocbb_initialize        = 0xFE03,
 296
 297         /* debug commands */
 298         i40e_aqc_opc_debug_read_reg             = 0xFF03,
 299         i40e_aqc_opc_debug_write_reg            = 0xFF04,
 300         i40e_aqc_opc_debug_modify_reg           = 0xFF07,
 301         i40e_aqc_opc_debug_dump_internals       = 0xFF08,
 302 };
 303
 304 /* command structures and indirect data structures */
 305
 306 /* Structure naming conventions:
 307  * - no suffix for direct command descriptor structures
 308  * - _data for indirect sent data
 309  * - _resp for indirect return data (data which is both will use _data)
 310  * - _completion for direct return data
 311  * - _element_ for repeated elements (may also be _data or _resp)
 312  *
 313  * Command structures are expected to overlay the params.raw member of the basic
 314  * descriptor, and as such cannot exceed 16 bytes in length.
 315  */
 316
 317 /* This macro is used to generate a compilation error if a structure
 318  * is not exactly the correct length. It gives a divide by zero error if the
 319  * structure is not of the correct size, otherwise it creates an enum that is
 320  * never used.
 321  */
 322 #define I40E_CHECK_STRUCT_LEN(n, X) enum i40e_static_assert_enum_##X \
 323         { i40e_static_assert_##X = (n)/((sizeof(struct X) == (n)) ? 1 : 0) }
 324
 325 /* This macro is used extensively to ensure that command structures are 16
 326  * bytes in length as they have to map to the raw array of that size.
 327  */
 328 #define I40E_CHECK_CMD_LENGTH(X)        I40E_CHECK_STRUCT_LEN(16, X)
 329
 330 /* internal (0x00XX) commands */
 331
 332 /* Get version (direct 0x0001) */
 333 struct i40e_aqc_get_version {
 334         __le32 rom_ver;
 335         __le32 fw_build;
 336         __le16 fw_major;
 337         __le16 fw_minor;
 338         __le16 api_major;
 339         __le16 api_minor;
 340 };
 341
 342 I40E_CHECK_CMD_LENGTH(i40e_aqc_get_version);
 343
 344 /* Send driver version (indirect 0x0002) */
 345 struct i40e_aqc_driver_version {
 346         u8      driver_major_ver;
 347         u8      driver_minor_ver;
 348         u8      driver_build_ver;
 349         u8      driver_subbuild_ver;
 350         u8      reserved[4];
 351         __le32  address_high;
 352         __le32  address_low;
 353 };
 354
 355 I40E_CHECK_CMD_LENGTH(i40e_aqc_driver_version);
 356
 357 /* Queue Shutdown (direct 0x0003) */
 358 struct i40e_aqc_queue_shutdown {
 359         __le32  driver_unloading;
 360 #define I40E_AQ_DRIVER_UNLOADING        0x1
 361         u8      reserved[12];
 362 };
 363
 364 I40E_CHECK_CMD_LENGTH(i40e_aqc_queue_shutdown);
 365
 366 /* Set PF context (0x0004, direct) */
 367 struct i40e_aqc_set_pf_context {
 368         u8      pf_id;
 369         u8      reserved[15];
 370 };
 371
 372 I40E_CHECK_CMD_LENGTH(i40e_aqc_set_pf_context);
 373
 374 /* Request resource ownership (direct 0x0008)
 375  * Release resource ownership (direct 0x0009)
 376  */
 377 #define I40E_AQ_RESOURCE_NVM                    1
 378 #define I40E_AQ_RESOURCE_SDP                    2
 379 #define I40E_AQ_RESOURCE_ACCESS_READ            1
 380 #define I40E_AQ_RESOURCE_ACCESS_WRITE           2
 381 #define I40E_AQ_RESOURCE_NVM_READ_TIMEOUT       3000
 382 #define I40E_AQ_RESOURCE_NVM_WRITE_TIMEOUT      180000
 383
 384 struct i40e_aqc_request_resource {
 385         __le16  resource_id;
 386         __le16  access_type;
 387         __le32  timeout;
 388         __le32  resource_number;
 389         u8      reserved[4];
 390 };
 391
 392 I40E_CHECK_CMD_LENGTH(i40e_aqc_request_resource);
 393
 394 /* Get function capabilities (indirect 0x000A)
 395  * Get device capabilities (indirect 0x000B)
 396  */
 397 struct i40e_aqc_list_capabilites {
 398         u8 command_flags;
 399 #define I40E_AQ_LIST_CAP_PF_INDEX_EN    1
 400         u8 pf_index;
 401         u8 reserved[2];
 402         __le32 count;
 403         __le32 addr_high;
 404         __le32 addr_low;
 405 };
 406
 407 I40E_CHECK_CMD_LENGTH(i40e_aqc_list_capabilites);
 408
 409 struct i40e_aqc_list_capabilities_element_resp {
 410         __le16  id;
 411         u8      major_rev;
 412         u8      minor_rev;
 413         __le32  number;
 414         __le32  logical_id;
 415         __le32  phys_id;
 416         u8      reserved[16];
 417 };
 418
 419 /* list of caps */
 420
 421 #define I40E_AQ_CAP_ID_SWITCH_MODE      0x0001
 422 #define I40E_AQ_CAP_ID_MNG_MODE         0x0002
 423 #define I40E_AQ_CAP_ID_NPAR_ACTIVE      0x0003
 424 #define I40E_AQ_CAP_ID_OS2BMC_CAP       0x0004
 425 #define I40E_AQ_CAP_ID_FUNCTIONS_VALID  0x0005
 426 #define I40E_AQ_CAP_ID_ALTERNATE_RAM    0x0006
 427 #define I40E_AQ_CAP_ID_WOL_AND_PROXY    0x0008
 428 #define I40E_AQ_CAP_ID_SRIOV            0x0012
 429 #define I40E_AQ_CAP_ID_VF               0x0013
 430 #define I40E_AQ_CAP_ID_VMDQ             0x0014
 431 #define I40E_AQ_CAP_ID_8021QBG          0x0015
 432 #define I40E_AQ_CAP_ID_8021QBR          0x0016
 433 #define I40E_AQ_CAP_ID_VSI              0x0017
 434 #define I40E_AQ_CAP_ID_DCB              0x0018
 435 #define I40E_AQ_CAP_ID_FCOE             0x0021
 436 #define I40E_AQ_CAP_ID_ISCSI            0x0022
 437 #define I40E_AQ_CAP_ID_RSS              0x0040
 438 #define I40E_AQ_CAP_ID_RXQ              0x0041
 439 #define I40E_AQ_CAP_ID_TXQ              0x0042
 440 #define I40E_AQ_CAP_ID_MSIX             0x0043
 441 #define I40E_AQ_CAP_ID_VF_MSIX          0x0044
 442 #define I40E_AQ_CAP_ID_FLOW_DIRECTOR    0x0045
 443 #define I40E_AQ_CAP_ID_1588             0x0046
 444 #define I40E_AQ_CAP_ID_IWARP            0x0051
 445 #define I40E_AQ_CAP_ID_LED              0x0061
 446 #define I40E_AQ_CAP_ID_SDP              0x0062
 447 #define I40E_AQ_CAP_ID_MDIO             0x0063
 448 #define I40E_AQ_CAP_ID_WSR_PROT         0x0064
 449 #define I40E_AQ_CAP_ID_FLEX10           0x00F1
 450 #define I40E_AQ_CAP_ID_CEM              0x00F2
 451
 452 /* Set CPPM Configuration (direct 0x0103) */
 453 struct i40e_aqc_cppm_configuration {
 454         __le16  command_flags;
 455 #define I40E_AQ_CPPM_EN_LTRC    0x0800
 456 #define I40E_AQ_CPPM_EN_DMCTH   0x1000
 457 #define I40E_AQ_CPPM_EN_DMCTLX  0x2000
 458 #define I40E_AQ_CPPM_EN_HPTC    0x4000
 459 #define I40E_AQ_CPPM_EN_DMARC   0x8000
 460         __le16  ttlx;
 461         __le32  dmacr;
 462         __le16  dmcth;
 463         u8      hptc;
 464         u8      reserved;
 465         __le32  pfltrc;
 466 };
 467
 468 I40E_CHECK_CMD_LENGTH(i40e_aqc_cppm_configuration);
 469
 470 /* Set ARP Proxy command / response (indirect 0x0104) */
 471 struct i40e_aqc_arp_proxy_data {
 472         __le16  command_flags;
 473 #define I40E_AQ_ARP_INIT_IPV4   0x0008
 474 #define I40E_AQ_ARP_UNSUP_CTL   0x0010
 475 #define I40E_AQ_ARP_ENA         0x0020
 476 #define I40E_AQ_ARP_ADD_IPV4    0x0040
 477 #define I40E_AQ_ARP_DEL_IPV4    0x0080
 478         __le16  table_id;
 479         __le32  pfpm_proxyfc;
 480         __le32  ip_addr;
 481         u8      mac_addr[6];
 482         u8      reserved[2];
 483 };
 484
 485 I40E_CHECK_STRUCT_LEN(0x14, i40e_aqc_arp_proxy_data);
 486
 487 /* Set NS Proxy Table Entry Command (indirect 0x0105) */
 488 struct i40e_aqc_ns_proxy_data {
 489         __le16  table_idx_mac_addr_0;
 490         __le16  table_idx_mac_addr_1;
 491         __le16  table_idx_ipv6_0;
 492         __le16  table_idx_ipv6_1;
 493         __le16  control;
 494 #define I40E_AQ_NS_PROXY_ADD_0          0x0100
 495 #define I40E_AQ_NS_PROXY_DEL_0          0x0200
 496 #define I40E_AQ_NS_PROXY_ADD_1          0x0400
 497 #define I40E_AQ_NS_PROXY_DEL_1          0x0800
 498 #define I40E_AQ_NS_PROXY_ADD_IPV6_0     0x1000
 499 #define I40E_AQ_NS_PROXY_DEL_IPV6_0     0x2000
 500 #define I40E_AQ_NS_PROXY_ADD_IPV6_1     0x4000
 501 #define I40E_AQ_NS_PROXY_DEL_IPV6_1     0x8000
 502 #define I40E_AQ_NS_PROXY_COMMAND_SEQ    0x0001
 503 #define I40E_AQ_NS_PROXY_INIT_IPV6_TBL  0x0002
 504 #define I40E_AQ_NS_PROXY_INIT_MAC_TBL   0x0004
 505         u8      mac_addr_0[6];
 506         u8      mac_addr_1[6];
 507         u8      local_mac_addr[6];
 508         u8      ipv6_addr_0[16]; /* Warning! spec specifies BE byte order */
 509         u8      ipv6_addr_1[16];
 510 };
 511
 512 I40E_CHECK_STRUCT_LEN(0x3c, i40e_aqc_ns_proxy_data);
 513
 514 /* Manage LAA Command (0x0106) - obsolete */
 515 struct i40e_aqc_mng_laa {
 516         __le16  command_flags;
 517 #define I40E_AQ_LAA_FLAG_WR     0x8000
 518         u8      reserved[2];
 519         __le32  sal;
 520         __le16  sah;
 521         u8      reserved2[6];
 522 };
 523
 524 I40E_CHECK_CMD_LENGTH(i40e_aqc_mng_laa);
 525
 526 /* Manage MAC Address Read Command (indirect 0x0107) */
 527 struct i40e_aqc_mac_address_read {
 528         __le16  command_flags;
 529 #define I40E_AQC_LAN_ADDR_VALID         0x10
 530 #define I40E_AQC_SAN_ADDR_VALID         0x20
 531 #define I40E_AQC_PORT_ADDR_VALID        0x40
 532 #define I40E_AQC_WOL_ADDR_VALID         0x80
 533 #define I40E_AQC_MC_MAG_EN_VALID        0x100
 534 #define I40E_AQC_ADDR_VALID_MASK        0x1F0
 535         u8      reserved[6];
 536         __le32  addr_high;
 537         __le32  addr_low;
 538 };
 539
 540 I40E_CHECK_CMD_LENGTH(i40e_aqc_mac_address_read);
 541
 542 struct i40e_aqc_mac_address_read_data {
 543         u8 pf_lan_mac[6];
 544         u8 pf_san_mac[6];
 545         u8 port_mac[6];
 546         u8 pf_wol_mac[6];
 547 };
 548
 549 I40E_CHECK_STRUCT_LEN(24, i40e_aqc_mac_address_read_data);
 550
 551 /* Manage MAC Address Write Command (0x0108) */
 552 struct i40e_aqc_mac_address_write {
 553         __le16  command_flags;
 554 #define I40E_AQC_WRITE_TYPE_LAA_ONLY    0x0000
 555 #define I40E_AQC_WRITE_TYPE_LAA_WOL     0x4000
 556 #define I40E_AQC_WRITE_TYPE_PORT        0x8000
 557 #define I40E_AQC_WRITE_TYPE_UPDATE_MC_MAG       0xC000
 558 #define I40E_AQC_WRITE_TYPE_MASK        0xC000
 559
 560         __le16  mac_sah;
 561         __le32  mac_sal;
 562         u8      reserved[8];
 563 };
 564
 565 I40E_CHECK_CMD_LENGTH(i40e_aqc_mac_address_write);
 566
 567 /* PXE commands (0x011x) */
 568
 569 /* Clear PXE Command and response  (direct 0x0110) */
 570 struct i40e_aqc_clear_pxe {
 571         u8      rx_cnt;
 572         u8      reserved[15];
 573 };
 574
 575 I40E_CHECK_CMD_LENGTH(i40e_aqc_clear_pxe);
 576
 577 #ifdef X722_SUPPORT
 578 /* Set WoL Filter (0x0120) */
 579
 580 struct i40e_aqc_set_wol_filter {
 581         __le16 filter_index;
 582 #define I40E_AQC_MAX_NUM_WOL_FILTERS    8
 583         __le16 cmd_flags;
 584 #define I40E_AQC_SET_WOL_FILTER                         0x8000
 585 #define I40E_AQC_SET_WOL_FILTER_NO_TCO_WOL              0x4000
 586         __le16 valid_flags;
 587 #define I40E_AQC_SET_WOL_FILTER_ACTION_VALID            0x8000
 588 #define I40E_AQC_SET_WOL_FILTER_NO_TCO_ACTION_VALID     0x4000
 589         u8 reserved[2];
 590         __le32  address_high;
 591         __le32  address_low;
 592 };
 593
 594 I40E_CHECK_CMD_LENGTH(i40e_aqc_set_wol_filter);
 595
 596 /* Get Wake Reason (0x0121) */
 597
 598 struct i40e_aqc_get_wake_reason_completion {
 599         u8 reserved_1[2];
 600         __le16 wake_reason;
 601         u8 reserved_2[12];
 602 };
 603
 604 I40E_CHECK_CMD_LENGTH(i40e_aqc_get_wake_reason_completion);
 605
 606 struct i40e_aqc_set_wol_filter_data {
 607         u8 filter[128];
 608         u8 mask[16];
 609 };
 610
 611 I40E_CHECK_STRUCT_LEN(0x90, i40e_aqc_set_wol_filter_data);
 612
 613 #endif /* X722_SUPPORT */
 614 /* Switch configuration commands (0x02xx) */
 615
 616 /* Used by many indirect commands that only pass an seid and a buffer in the
 617  * command
 618  */
 619 struct i40e_aqc_switch_seid {
 620         __le16  seid;
 621         u8      reserved[6];
 622         __le32  addr_high;
 623         __le32  addr_low;
 624 };
 625
 626 I40E_CHECK_CMD_LENGTH(i40e_aqc_switch_seid);
 627
 628 /* Get Switch Configuration command (indirect 0x0200)
 629  * uses i40e_aqc_switch_seid for the descriptor
 630  */
 631 struct i40e_aqc_get_switch_config_header_resp {
 632         __le16  num_reported;
 633         __le16  num_total;
 634         u8      reserved[12];
 635 };
 636
 637 I40E_CHECK_CMD_LENGTH(i40e_aqc_get_switch_config_header_resp);
 638
 639 struct i40e_aqc_switch_config_element_resp {
 640         u8      element_type;
 641 #define I40E_AQ_SW_ELEM_TYPE_MAC        1
 642 #define I40E_AQ_SW_ELEM_TYPE_PF         2
 643 #define I40E_AQ_SW_ELEM_TYPE_VF         3
 644 #define I40E_AQ_SW_ELEM_TYPE_EMP        4
 645 #define I40E_AQ_SW_ELEM_TYPE_BMC        5
 646 #define I40E_AQ_SW_ELEM_TYPE_PV         16
 647 #define I40E_AQ_SW_ELEM_TYPE_VEB        17
 648 #define I40E_AQ_SW_ELEM_TYPE_PA         18
 649 #define I40E_AQ_SW_ELEM_TYPE_VSI        19
 650         u8      revision;
 651 #define I40E_AQ_SW_ELEM_REV_1           1
 652         __le16  seid;
 653         __le16  uplink_seid;
 654         __le16  downlink_seid;
 655         u8      reserved[3];
 656         u8      connection_type;
 657 #define I40E_AQ_CONN_TYPE_REGULAR       0x1
 658 #define I40E_AQ_CONN_TYPE_DEFAULT       0x2
 659 #define I40E_AQ_CONN_TYPE_CASCADED      0x3
 660         __le16  scheduler_id;
 661         __le16  element_info;
 662 };
 663
 664 I40E_CHECK_STRUCT_LEN(0x10, i40e_aqc_switch_config_element_resp);
 665
 666 /* Get Switch Configuration (indirect 0x0200)
 667  *    an array of elements are returned in the response buffer
 668  *    the first in the array is the header, remainder are elements
 669  */
 670 struct i40e_aqc_get_switch_config_resp {
 671         struct i40e_aqc_get_switch_config_header_resp   header;
 672         struct i40e_aqc_switch_config_element_resp      element[1];
 673 };
 674
 675 I40E_CHECK_STRUCT_LEN(0x20, i40e_aqc_get_switch_config_resp);
 676
 677 /* Add Statistics (direct 0x0201)
 678  * Remove Statistics (direct 0x0202)
 679  */
 680 struct i40e_aqc_add_remove_statistics {
 681         __le16  seid;
 682         __le16  vlan;
 683         __le16  stat_index;
 684         u8      reserved[10];
 685 };
 686
 687 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_remove_statistics);
 688
 689 /* Set Port Parameters command (direct 0x0203) */
 690 struct i40e_aqc_set_port_parameters {
 691         __le16  command_flags;
 692 #define I40E_AQ_SET_P_PARAMS_SAVE_BAD_PACKETS   1
 693 #define I40E_AQ_SET_P_PARAMS_PAD_SHORT_PACKETS  2 /* must set! */
 694 #define I40E_AQ_SET_P_PARAMS_DOUBLE_VLAN_ENA    4
 695         __le16  bad_frame_vsi;
 696         __le16  default_seid;        /* reserved for command */
 697         u8      reserved[10];
 698 };
 699
 700 I40E_CHECK_CMD_LENGTH(i40e_aqc_set_port_parameters);
 701
 702 /* Get Switch Resource Allocation (indirect 0x0204) */
 703 struct i40e_aqc_get_switch_resource_alloc {
 704         u8      num_entries;         /* reserved for command */
 705         u8      reserved[7];
 706         __le32  addr_high;
 707         __le32  addr_low;
 708 };
 709
 710 I40E_CHECK_CMD_LENGTH(i40e_aqc_get_switch_resource_alloc);
 711
 712 /* expect an array of these structs in the response buffer */
 713 struct i40e_aqc_switch_resource_alloc_element_resp {
 714         u8      resource_type;
 715 #define I40E_AQ_RESOURCE_TYPE_VEB               0x0
 716 #define I40E_AQ_RESOURCE_TYPE_VSI               0x1
 717 #define I40E_AQ_RESOURCE_TYPE_MACADDR           0x2
 718 #define I40E_AQ_RESOURCE_TYPE_STAG              0x3
 719 #define I40E_AQ_RESOURCE_TYPE_ETAG              0x4
 720 #define I40E_AQ_RESOURCE_TYPE_MULTICAST_HASH    0x5
 721 #define I40E_AQ_RESOURCE_TYPE_UNICAST_HASH      0x6
 722 #define I40E_AQ_RESOURCE_TYPE_VLAN              0x7
 723 #define I40E_AQ_RESOURCE_TYPE_VSI_LIST_ENTRY    0x8
 724 #define I40E_AQ_RESOURCE_TYPE_ETAG_LIST_ENTRY   0x9
 725 #define I40E_AQ_RESOURCE_TYPE_VLAN_STAT_POOL    0xA
 726 #define I40E_AQ_RESOURCE_TYPE_MIRROR_RULE       0xB
 727 #define I40E_AQ_RESOURCE_TYPE_QUEUE_SETS        0xC
 728 #define I40E_AQ_RESOURCE_TYPE_VLAN_FILTERS      0xD
 729 #define I40E_AQ_RESOURCE_TYPE_INNER_MAC_FILTERS 0xF
 730 #define I40E_AQ_RESOURCE_TYPE_IP_FILTERS        0x10
 731 #define I40E_AQ_RESOURCE_TYPE_GRE_VN_KEYS       0x11
 732 #define I40E_AQ_RESOURCE_TYPE_VN2_KEYS          0x12
 733 #define I40E_AQ_RESOURCE_TYPE_TUNNEL_PORTS      0x13
 734         u8      reserved1;
 735         __le16  guaranteed;
 736         __le16  total;
 737         __le16  used;
 738         __le16  total_unalloced;
 739         u8      reserved2[6];
 740 };
 741
 742 I40E_CHECK_STRUCT_LEN(0x10, i40e_aqc_switch_resource_alloc_element_resp);
 743
 744 /* Set Switch Configuration (direct 0x0205) */
 745 struct i40e_aqc_set_switch_config {
 746         __le16  flags;
 747 #define I40E_AQ_SET_SWITCH_CFG_PROMISC          0x0001
 748 #define I40E_AQ_SET_SWITCH_CFG_L2_FILTER        0x0002
 749         __le16  valid_flags;
 750         u8      reserved[12];
 751 };
 752
 753 I40E_CHECK_CMD_LENGTH(i40e_aqc_set_switch_config);
 754
 755 /* Add VSI (indirect 0x0210)
 756  *    this indirect command uses struct i40e_aqc_vsi_properties_data
 757  *    as the indirect buffer (128 bytes)
 758  *
 759  * Update VSI (indirect 0x211)
 760  *     uses the same data structure as Add VSI
 761  *
 762  * Get VSI (indirect 0x0212)
 763  *     uses the same completion and data structure as Add VSI
 764  */
 765 struct i40e_aqc_add_get_update_vsi {
 766         __le16  uplink_seid;
 767         u8      connection_type;
 768 #define I40E_AQ_VSI_CONN_TYPE_NORMAL    0x1
 769 #define I40E_AQ_VSI_CONN_TYPE_DEFAULT   0x2
 770 #define I40E_AQ_VSI_CONN_TYPE_CASCADED  0x3
 771         u8      reserved1;
 772         u8      vf_id;
 773         u8      reserved2;
 774         __le16  vsi_flags;
 775 #define I40E_AQ_VSI_TYPE_SHIFT          0x0
 776 #define I40E_AQ_VSI_TYPE_MASK           (0x3 << I40E_AQ_VSI_TYPE_SHIFT)
 777 #define I40E_AQ_VSI_TYPE_VF             0x0
 778 #define I40E_AQ_VSI_TYPE_VMDQ2          0x1
 779 #define I40E_AQ_VSI_TYPE_PF             0x2
 780 #define I40E_AQ_VSI_TYPE_EMP_MNG        0x3
 781 #define I40E_AQ_VSI_FLAG_CASCADED_PV    0x4
 782         __le32  addr_high;
 783         __le32  addr_low;
 784 };
 785
 786 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_get_update_vsi);
 787
 788 struct i40e_aqc_add_get_update_vsi_completion {
 789         __le16 seid;
 790         __le16 vsi_number;
 791         __le16 vsi_used;
 792         __le16 vsi_free;
 793         __le32 addr_high;
 794         __le32 addr_low;
 795 };
 796
 797 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_get_update_vsi_completion);
 798
 799 struct i40e_aqc_vsi_properties_data {
 800         /* first 96 byte are written by SW */
 801         __le16  valid_sections;
 802 #define I40E_AQ_VSI_PROP_SWITCH_VALID           0x0001
 803 #define I40E_AQ_VSI_PROP_SECURITY_VALID         0x0002
 804 #define I40E_AQ_VSI_PROP_VLAN_VALID             0x0004
 805 #define I40E_AQ_VSI_PROP_CAS_PV_VALID           0x0008
 806 #define I40E_AQ_VSI_PROP_INGRESS_UP_VALID       0x0010
 807 #define I40E_AQ_VSI_PROP_EGRESS_UP_VALID        0x0020
 808 #define I40E_AQ_VSI_PROP_QUEUE_MAP_VALID        0x0040
 809 #define I40E_AQ_VSI_PROP_QUEUE_OPT_VALID        0x0080
 810 #define I40E_AQ_VSI_PROP_OUTER_UP_VALID         0x0100
 811 #define I40E_AQ_VSI_PROP_SCHED_VALID            0x0200
 812         /* switch section */
 813         __le16  switch_id; /* 12bit id combined with flags below */
 814 #define I40E_AQ_VSI_SW_ID_SHIFT         0x0000
 815 #define I40E_AQ_VSI_SW_ID_MASK          (0xFFF << I40E_AQ_VSI_SW_ID_SHIFT)
 816 #define I40E_AQ_VSI_SW_ID_FLAG_NOT_STAG 0x1000
 817 #define I40E_AQ_VSI_SW_ID_FLAG_ALLOW_LB 0x2000
 818 #define I40E_AQ_VSI_SW_ID_FLAG_LOCAL_LB 0x4000
 819         u8      sw_reserved[2];
 820         /* security section */
 821         u8      sec_flags;
 822 #define I40E_AQ_VSI_SEC_FLAG_ALLOW_DEST_OVRD    0x01
 823 #define I40E_AQ_VSI_SEC_FLAG_ENABLE_VLAN_CHK    0x02
 824 #define I40E_AQ_VSI_SEC_FLAG_ENABLE_MAC_CHK     0x04
 825         u8      sec_reserved;
 826         /* VLAN section */
 827         __le16  pvid; /* VLANS include priority bits */
 828         __le16  fcoe_pvid;
 829         u8      port_vlan_flags;
 830 #define I40E_AQ_VSI_PVLAN_MODE_SHIFT    0x00
 831 #define I40E_AQ_VSI_PVLAN_MODE_MASK     (0x03 << \
 832                                          I40E_AQ_VSI_PVLAN_MODE_SHIFT)
 833 #define I40E_AQ_VSI_PVLAN_MODE_TAGGED   0x01
 834 #define I40E_AQ_VSI_PVLAN_MODE_UNTAGGED 0x02
 835 #define I40E_AQ_VSI_PVLAN_MODE_ALL      0x03
 836 #define I40E_AQ_VSI_PVLAN_INSERT_PVID   0x04
 837 #define I40E_AQ_VSI_PVLAN_EMOD_SHIFT    0x03
 838 #define I40E_AQ_VSI_PVLAN_EMOD_MASK     (0x3 << \
 839                                          I40E_AQ_VSI_PVLAN_EMOD_SHIFT)
 840 #define I40E_AQ_VSI_PVLAN_EMOD_STR_BOTH 0x0
 841 #define I40E_AQ_VSI_PVLAN_EMOD_STR_UP   0x08
 842 #define I40E_AQ_VSI_PVLAN_EMOD_STR      0x10
 843 #define I40E_AQ_VSI_PVLAN_EMOD_NOTHING  0x18
 844         u8      pvlan_reserved[3];
 845         /* ingress egress up sections */
 846         __le32  ingress_table; /* bitmap, 3 bits per up */
 847 #define I40E_AQ_VSI_UP_TABLE_UP0_SHIFT  0
 848 #define I40E_AQ_VSI_UP_TABLE_UP0_MASK   (0x7 << \
 849                                          I40E_AQ_VSI_UP_TABLE_UP0_SHIFT)
 850 #define I40E_AQ_VSI_UP_TABLE_UP1_SHIFT  3
 851 #define I40E_AQ_VSI_UP_TABLE_UP1_MASK   (0x7 << \
 852                                          I40E_AQ_VSI_UP_TABLE_UP1_SHIFT)
 853 #define I40E_AQ_VSI_UP_TABLE_UP2_SHIFT  6
 854 #define I40E_AQ_VSI_UP_TABLE_UP2_MASK   (0x7 << \
 855                                          I40E_AQ_VSI_UP_TABLE_UP2_SHIFT)
 856 #define I40E_AQ_VSI_UP_TABLE_UP3_SHIFT  9
 857 #define I40E_AQ_VSI_UP_TABLE_UP3_MASK   (0x7 << \
 858                                          I40E_AQ_VSI_UP_TABLE_UP3_SHIFT)
 859 #define I40E_AQ_VSI_UP_TABLE_UP4_SHIFT  12
 860 #define I40E_AQ_VSI_UP_TABLE_UP4_MASK   (0x7 << \
 861                                          I40E_AQ_VSI_UP_TABLE_UP4_SHIFT)
 862 #define I40E_AQ_VSI_UP_TABLE_UP5_SHIFT  15
 863 #define I40E_AQ_VSI_UP_TABLE_UP5_MASK   (0x7 << \
 864                                          I40E_AQ_VSI_UP_TABLE_UP5_SHIFT)
 865 #define I40E_AQ_VSI_UP_TABLE_UP6_SHIFT  18
 866 #define I40E_AQ_VSI_UP_TABLE_UP6_MASK   (0x7 << \
 867                                          I40E_AQ_VSI_UP_TABLE_UP6_SHIFT)
 868 #define I40E_AQ_VSI_UP_TABLE_UP7_SHIFT  21
 869 #define I40E_AQ_VSI_UP_TABLE_UP7_MASK   (0x7 << \
 870                                          I40E_AQ_VSI_UP_TABLE_UP7_SHIFT)
 871         __le32  egress_table;   /* same defines as for ingress table */
 872         /* cascaded PV section */
 873         __le16  cas_pv_tag;
 874         u8      cas_pv_flags;
 875 #define I40E_AQ_VSI_CAS_PV_TAGX_SHIFT           0x00
 876 #define I40E_AQ_VSI_CAS_PV_TAGX_MASK            (0x03 << \
 877                                                  I40E_AQ_VSI_CAS_PV_TAGX_SHIFT)
 878 #define I40E_AQ_VSI_CAS_PV_TAGX_LEAVE           0x00
 879 #define I40E_AQ_VSI_CAS_PV_TAGX_REMOVE          0x01
 880 #define I40E_AQ_VSI_CAS_PV_TAGX_COPY            0x02
 881 #define I40E_AQ_VSI_CAS_PV_INSERT_TAG           0x10
 882 #define I40E_AQ_VSI_CAS_PV_ETAG_PRUNE           0x20
 883 #define I40E_AQ_VSI_CAS_PV_ACCEPT_HOST_TAG      0x40
 884         u8      cas_pv_reserved;
 885         /* queue mapping section */
 886         __le16  mapping_flags;
 887 #define I40E_AQ_VSI_QUE_MAP_CONTIG      0x0
 888 #define I40E_AQ_VSI_QUE_MAP_NONCONTIG   0x1
 889         __le16  queue_mapping[16];
 890 #define I40E_AQ_VSI_QUEUE_SHIFT         0x0
 891 #define I40E_AQ_VSI_QUEUE_MASK          (0x7FF << I40E_AQ_VSI_QUEUE_SHIFT)
 892         __le16  tc_mapping[8];
 893 #define I40E_AQ_VSI_TC_QUE_OFFSET_SHIFT 0
 894 #define I40E_AQ_VSI_TC_QUE_OFFSET_MASK  (0x1FF << \
 895                                          I40E_AQ_VSI_TC_QUE_OFFSET_SHIFT)
 896 #define I40E_AQ_VSI_TC_QUE_NUMBER_SHIFT 9
 897 #define I40E_AQ_VSI_TC_QUE_NUMBER_MASK  (0x7 << \
 898                                          I40E_AQ_VSI_TC_QUE_NUMBER_SHIFT)
 899         /* queueing option section */
 900         u8      queueing_opt_flags;
 901 #define I40E_AQ_VSI_QUE_OPT_TCP_ENA     0x10
 902 #define I40E_AQ_VSI_QUE_OPT_FCOE_ENA    0x20
 903 #ifdef X722_SUPPORT
 904 #define I40E_AQ_VSI_QUE_OPT_RSS_LUT_PF  0x00
 905 #define I40E_AQ_VSI_QUE_OPT_RSS_LUT_VSI 0x40
 906 #endif
 907         u8      queueing_opt_reserved[3];
 908         /* scheduler section */
 909         u8      up_enable_bits;
 910         u8      sched_reserved;
 911         /* outer up section */
 912         __le32  outer_up_table; /* same structure and defines as ingress table */
 913         u8      cmd_reserved[8];
 914         /* last 32 bytes are written by FW */
 915         __le16  qs_handle[8];
 916 #define I40E_AQ_VSI_QS_HANDLE_INVALID   0xFFFF
 917         __le16  stat_counter_idx;
 918         __le16  sched_id;
 919         u8      resp_reserved[12];
 920 };
 921
 922 I40E_CHECK_STRUCT_LEN(128, i40e_aqc_vsi_properties_data);
 923
 924 /* Add Port Virtualizer (direct 0x0220)
 925  * also used for update PV (direct 0x0221) but only flags are used
 926  * (IS_CTRL_PORT only works on add PV)
 927  */
 928 struct i40e_aqc_add_update_pv {
 929         __le16  command_flags;
 930 #define I40E_AQC_PV_FLAG_PV_TYPE                0x1
 931 #define I40E_AQC_PV_FLAG_FWD_UNKNOWN_STAG_EN    0x2
 932 #define I40E_AQC_PV_FLAG_FWD_UNKNOWN_ETAG_EN    0x4
 933 #define I40E_AQC_PV_FLAG_IS_CTRL_PORT           0x8
 934         __le16  uplink_seid;
 935         __le16  connected_seid;
 936         u8      reserved[10];
 937 };
 938
 939 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_update_pv);
 940
 941 struct i40e_aqc_add_update_pv_completion {
 942         /* reserved for update; for add also encodes error if rc == ENOSPC */
 943         __le16  pv_seid;
 944 #define I40E_AQC_PV_ERR_FLAG_NO_PV      0x1
 945 #define I40E_AQC_PV_ERR_FLAG_NO_SCHED   0x2
 946 #define I40E_AQC_PV_ERR_FLAG_NO_COUNTER 0x4
 947 #define I40E_AQC_PV_ERR_FLAG_NO_ENTRY   0x8
 948         u8      reserved[14];
 949 };
 950
 951 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_update_pv_completion);
 952
 953 /* Get PV Params (direct 0x0222)
 954  * uses i40e_aqc_switch_seid for the descriptor
 955  */
 956
 957 struct i40e_aqc_get_pv_params_completion {
 958         __le16  seid;
 959         __le16  default_stag;
 960         __le16  pv_flags; /* same flags as add_pv */
 961 #define I40E_AQC_GET_PV_PV_TYPE                 0x1
 962 #define I40E_AQC_GET_PV_FRWD_UNKNOWN_STAG       0x2
 963 #define I40E_AQC_GET_PV_FRWD_UNKNOWN_ETAG       0x4
 964         u8      reserved[8];
 965         __le16  default_port_seid;
 966 };
 967
 968 I40E_CHECK_CMD_LENGTH(i40e_aqc_get_pv_params_completion);
 969
 970 /* Add VEB (direct 0x0230) */
 971 struct i40e_aqc_add_veb {
 972         __le16  uplink_seid;
 973         __le16  downlink_seid;
 974         __le16  veb_flags;
 975 #define I40E_AQC_ADD_VEB_FLOATING               0x1
 976 #define I40E_AQC_ADD_VEB_PORT_TYPE_SHIFT        1
 977 #define I40E_AQC_ADD_VEB_PORT_TYPE_MASK         (0x3 << \
 978                                         I40E_AQC_ADD_VEB_PORT_TYPE_SHIFT)
 979 #define I40E_AQC_ADD_VEB_PORT_TYPE_DEFAULT      0x2
 980 #define I40E_AQC_ADD_VEB_PORT_TYPE_DATA         0x4
 981 #define I40E_AQC_ADD_VEB_ENABLE_L2_FILTER       0x8     /* deprecated */
 982 #define I40E_AQC_ADD_VEB_ENABLE_DISABLE_STATS   0x10
 983         u8      enable_tcs;
 984         u8      reserved[9];
 985 };
 986
 987 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_veb);
 988
 989 struct i40e_aqc_add_veb_completion {
 990         u8      reserved[6];
 991         __le16  switch_seid;
 992         /* also encodes error if rc == ENOSPC; codes are the same as add_pv */
 993         __le16  veb_seid;
 994 #define I40E_AQC_VEB_ERR_FLAG_NO_VEB            0x1
 995 #define I40E_AQC_VEB_ERR_FLAG_NO_SCHED          0x2
 996 #define I40E_AQC_VEB_ERR_FLAG_NO_COUNTER        0x4
 997 #define I40E_AQC_VEB_ERR_FLAG_NO_ENTRY          0x8
 998         __le16  statistic_index;
 999         __le16  vebs_used;
1000         __le16  vebs_free;
1001 };
1002
1003 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_veb_completion);
1004
1005 /* Get VEB Parameters (direct 0x0232)
1006  * uses i40e_aqc_switch_seid for the descriptor
1007  */
1008 struct i40e_aqc_get_veb_parameters_completion {
1009         __le16  seid;
1010         __le16  switch_id;
1011         __le16  veb_flags; /* only the first/last flags from 0x0230 is valid */
1012         __le16  statistic_index;
1013         __le16  vebs_used;
1014         __le16  vebs_free;
1015         u8      reserved[4];
1016 };
1017
1018 I40E_CHECK_CMD_LENGTH(i40e_aqc_get_veb_parameters_completion);
1019
1020 /* Delete Element (direct 0x0243)
1021  * uses the generic i40e_aqc_switch_seid
1022  */
1023
1024 /* Add MAC-VLAN (indirect 0x0250) */
1025
1026 /* used for the command for most vlan commands */
1027 struct i40e_aqc_macvlan {
1028         __le16  num_addresses;
1029         __le16  seid[3];
1030 #define I40E_AQC_MACVLAN_CMD_SEID_NUM_SHIFT     0
1031 #define I40E_AQC_MACVLAN_CMD_SEID_NUM_MASK      (0x3FF << \
1032                                         I40E_AQC_MACVLAN_CMD_SEID_NUM_SHIFT)
1033 #define I40E_AQC_MACVLAN_CMD_SEID_VALID         0x8000
1034         __le32  addr_high;
1035         __le32  addr_low;
1036 };
1037
1038 I40E_CHECK_CMD_LENGTH(i40e_aqc_macvlan);
1039
1040 /* indirect data for command and response */
1041 struct i40e_aqc_add_macvlan_element_data {
1042         u8      mac_addr[6];
1043         __le16  vlan_tag;
1044         __le16  flags;
1045 #define I40E_AQC_MACVLAN_ADD_PERFECT_MATCH      0x0001
1046 #define I40E_AQC_MACVLAN_ADD_HASH_MATCH         0x0002
1047 #define I40E_AQC_MACVLAN_ADD_IGNORE_VLAN        0x0004
1048 #define I40E_AQC_MACVLAN_ADD_TO_QUEUE           0x0008
1049 #define I40E_AQC_MACVLAN_ADD_USE_SHARED_MAC     0x0010
1050         __le16  queue_number;
1051 #define I40E_AQC_MACVLAN_CMD_QUEUE_SHIFT        0
1052 #define I40E_AQC_MACVLAN_CMD_QUEUE_MASK         (0x7FF << \
1053                                         I40E_AQC_MACVLAN_CMD_SEID_NUM_SHIFT)
1054         /* response section */
1055         u8      match_method;
1056 #define I40E_AQC_MM_PERFECT_MATCH       0x01
1057 #define I40E_AQC_MM_HASH_MATCH          0x02
1058 #define I40E_AQC_MM_ERR_NO_RES          0xFF
1059         u8      reserved1[3];
1060 };
1061
1062 struct i40e_aqc_add_remove_macvlan_completion {
1063         __le16 perfect_mac_used;
1064         __le16 perfect_mac_free;
1065         __le16 unicast_hash_free;
1066         __le16 multicast_hash_free;
1067         __le32 addr_high;
1068         __le32 addr_low;
1069 };
1070
1071 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_remove_macvlan_completion);
1072
1073 /* Remove MAC-VLAN (indirect 0x0251)
1074  * uses i40e_aqc_macvlan for the descriptor
1075  * data points to an array of num_addresses of elements
1076  */
1077
1078 struct i40e_aqc_remove_macvlan_element_data {
1079         u8      mac_addr[6];
1080         __le16  vlan_tag;
1081         u8      flags;
1082 #define I40E_AQC_MACVLAN_DEL_PERFECT_MATCH      0x01
1083 #define I40E_AQC_MACVLAN_DEL_HASH_MATCH         0x02
1084 #define I40E_AQC_MACVLAN_DEL_IGNORE_VLAN        0x08
1085 #define I40E_AQC_MACVLAN_DEL_ALL_VSIS           0x10
1086         u8      reserved[3];
1087         /* reply section */
1088         u8      error_code;
1089 #define I40E_AQC_REMOVE_MACVLAN_SUCCESS         0x0
1090 #define I40E_AQC_REMOVE_MACVLAN_FAIL            0xFF
1091         u8      reply_reserved[3];
1092 };
1093
1094 /* Add VLAN (indirect 0x0252)
1095  * Remove VLAN (indirect 0x0253)
1096  * use the generic i40e_aqc_macvlan for the command
1097  */
1098 struct i40e_aqc_add_remove_vlan_element_data {
1099         __le16  vlan_tag;
1100         u8      vlan_flags;
1101 /* flags for add VLAN */
1102 #define I40E_AQC_ADD_VLAN_LOCAL                 0x1
1103 #define I40E_AQC_ADD_PVLAN_TYPE_SHIFT           1
1104 #define I40E_AQC_ADD_PVLAN_TYPE_MASK    (0x3 << I40E_AQC_ADD_PVLAN_TYPE_SHIFT)
1105 #define I40E_AQC_ADD_PVLAN_TYPE_REGULAR         0x0
1106 #define I40E_AQC_ADD_PVLAN_TYPE_PRIMARY         0x2
1107 #define I40E_AQC_ADD_PVLAN_TYPE_SECONDARY       0x4
1108 #define I40E_AQC_VLAN_PTYPE_SHIFT               3
1109 #define I40E_AQC_VLAN_PTYPE_MASK        (0x3 << I40E_AQC_VLAN_PTYPE_SHIFT)
1110 #define I40E_AQC_VLAN_PTYPE_REGULAR_VSI         0x0
1111 #define I40E_AQC_VLAN_PTYPE_PROMISC_VSI         0x8
1112 #define I40E_AQC_VLAN_PTYPE_COMMUNITY_VSI       0x10
1113 #define I40E_AQC_VLAN_PTYPE_ISOLATED_VSI        0x18
1114 /* flags for remove VLAN */
1115 #define I40E_AQC_REMOVE_VLAN_ALL        0x1
1116         u8      reserved;
1117         u8      result;
1118 /* flags for add VLAN */
1119 #define I40E_AQC_ADD_VLAN_SUCCESS       0x0
1120 #define I40E_AQC_ADD_VLAN_FAIL_REQUEST  0xFE
1121 #define I40E_AQC_ADD_VLAN_FAIL_RESOURCE 0xFF
1122 /* flags for remove VLAN */
1123 #define I40E_AQC_REMOVE_VLAN_SUCCESS    0x0
1124 #define I40E_AQC_REMOVE_VLAN_FAIL       0xFF
1125         u8      reserved1[3];
1126 };
1127
1128 struct i40e_aqc_add_remove_vlan_completion {
1129         u8      reserved[4];
1130         __le16  vlans_used;
1131         __le16  vlans_free;
1132         __le32  addr_high;
1133         __le32  addr_low;
1134 };
1135
1136 /* Set VSI Promiscuous Modes (direct 0x0254) */
1137 struct i40e_aqc_set_vsi_promiscuous_modes {
1138         __le16  promiscuous_flags;
1139         __le16  valid_flags;
1140 /* flags used for both fields above */
1141 #define I40E_AQC_SET_VSI_PROMISC_UNICAST        0x01
1142 #define I40E_AQC_SET_VSI_PROMISC_MULTICAST      0x02
1143 #define I40E_AQC_SET_VSI_PROMISC_BROADCAST      0x04
1144 #define I40E_AQC_SET_VSI_DEFAULT                0x08
1145 #define I40E_AQC_SET_VSI_PROMISC_VLAN           0x10
1146 #define I40E_AQC_SET_VSI_PROMISC_TX             0x8000
1147         __le16  seid;
1148 #define I40E_AQC_VSI_PROM_CMD_SEID_MASK         0x3FF
1149         __le16  vlan_tag;
1150 #define I40E_AQC_SET_VSI_VLAN_MASK              0x0FFF
1151 #define I40E_AQC_SET_VSI_VLAN_VALID             0x8000
1152         u8      reserved[8];
1153 };
1154
1155 I40E_CHECK_CMD_LENGTH(i40e_aqc_set_vsi_promiscuous_modes);
1156
1157 /* Add S/E-tag command (direct 0x0255)
1158  * Uses generic i40e_aqc_add_remove_tag_completion for completion
1159  */
1160 struct i40e_aqc_add_tag {
1161         __le16  flags;
1162 #define I40E_AQC_ADD_TAG_FLAG_TO_QUEUE          0x0001
1163         __le16  seid;
1164 #define I40E_AQC_ADD_TAG_CMD_SEID_NUM_SHIFT     0
1165 #define I40E_AQC_ADD_TAG_CMD_SEID_NUM_MASK      (0x3FF << \
1166                                         I40E_AQC_ADD_TAG_CMD_SEID_NUM_SHIFT)
1167         __le16  tag;
1168         __le16  queue_number;
1169         u8      reserved[8];
1170 };
1171
1172 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_tag);
1173
1174 struct i40e_aqc_add_remove_tag_completion {
1175         u8      reserved[12];
1176         __le16  tags_used;
1177         __le16  tags_free;
1178 };
1179
1180 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_remove_tag_completion);
1181
1182 /* Remove S/E-tag command (direct 0x0256)
1183  * Uses generic i40e_aqc_add_remove_tag_completion for completion
1184  */
1185 struct i40e_aqc_remove_tag {
1186         __le16  seid;
1187 #define I40E_AQC_REMOVE_TAG_CMD_SEID_NUM_SHIFT  0
1188 #define I40E_AQC_REMOVE_TAG_CMD_SEID_NUM_MASK   (0x3FF << \
1189                                         I40E_AQC_REMOVE_TAG_CMD_SEID_NUM_SHIFT)
1190         __le16  tag;
1191         u8      reserved[12];
1192 };
1193
1194 I40E_CHECK_CMD_LENGTH(i40e_aqc_remove_tag);
1195
1196 /* Add multicast E-Tag (direct 0x0257)
1197  * del multicast E-Tag (direct 0x0258) only uses pv_seid and etag fields
1198  * and no external data
1199  */
1200 struct i40e_aqc_add_remove_mcast_etag {
1201         __le16  pv_seid;
1202         __le16  etag;
1203         u8      num_unicast_etags;
1204         u8      reserved[3];
1205         __le32  addr_high;          /* address of array of 2-byte s-tags */
1206         __le32  addr_low;
1207 };
1208
1209 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_remove_mcast_etag);
1210
1211 struct i40e_aqc_add_remove_mcast_etag_completion {
1212         u8      reserved[4];
1213         __le16  mcast_etags_used;
1214         __le16  mcast_etags_free;
1215         __le32  addr_high;
1216         __le32  addr_low;
1217
1218 };
1219
1220 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_remove_mcast_etag_completion);
1221
1222 /* Update S/E-Tag (direct 0x0259) */
1223 struct i40e_aqc_update_tag {
1224         __le16  seid;
1225 #define I40E_AQC_UPDATE_TAG_CMD_SEID_NUM_SHIFT  0
1226 #define I40E_AQC_UPDATE_TAG_CMD_SEID_NUM_MASK   (0x3FF << \
1227                                         I40E_AQC_UPDATE_TAG_CMD_SEID_NUM_SHIFT)
1228         __le16  old_tag;
1229         __le16  new_tag;
1230         u8      reserved[10];
1231 };
1232
1233 I40E_CHECK_CMD_LENGTH(i40e_aqc_update_tag);
1234
1235 struct i40e_aqc_update_tag_completion {
1236         u8      reserved[12];
1237         __le16  tags_used;
1238         __le16  tags_free;
1239 };
1240
1241 I40E_CHECK_CMD_LENGTH(i40e_aqc_update_tag_completion);
1242
1243 /* Add Control Packet filter (direct 0x025A)
1244  * Remove Control Packet filter (direct 0x025B)
1245  * uses the i40e_aqc_add_oveb_cloud,
1246  * and the generic direct completion structure
1247  */
1248 struct i40e_aqc_add_remove_control_packet_filter {
1249         u8      mac[6];
1250         __le16  etype;
1251         __le16  flags;
1252 #define I40E_AQC_ADD_CONTROL_PACKET_FLAGS_IGNORE_MAC    0x0001
1253 #define I40E_AQC_ADD_CONTROL_PACKET_FLAGS_DROP          0x0002
1254 #define I40E_AQC_ADD_CONTROL_PACKET_FLAGS_TO_QUEUE      0x0004
1255 #define I40E_AQC_ADD_CONTROL_PACKET_FLAGS_TX            0x0008
1256 #define I40E_AQC_ADD_CONTROL_PACKET_FLAGS_RX            0x0000
1257         __le16  seid;
1258 #define I40E_AQC_ADD_CONTROL_PACKET_CMD_SEID_NUM_SHIFT  0
1259 #define I40E_AQC_ADD_CONTROL_PACKET_CMD_SEID_NUM_MASK   (0x3FF << \
1260                                 I40E_AQC_ADD_CONTROL_PACKET_CMD_SEID_NUM_SHIFT)
1261         __le16  queue;
1262         u8      reserved[2];
1263 };
1264
1265 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_remove_control_packet_filter);
1266
1267 struct i40e_aqc_add_remove_control_packet_filter_completion {
1268         __le16  mac_etype_used;
1269         __le16  etype_used;
1270         __le16  mac_etype_free;
1271         __le16  etype_free;
1272         u8      reserved[8];
1273 };
1274
1275 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_remove_control_packet_filter_completion);
1276
1277 /* Add Cloud filters (indirect 0x025C)
1278  * Remove Cloud filters (indirect 0x025D)
1279  * uses the i40e_aqc_add_remove_cloud_filters,
1280  * and the generic indirect completion structure
1281  */
1282 struct i40e_aqc_add_remove_cloud_filters {
1283         u8      num_filters;
1284         u8      reserved;
1285         __le16  seid;
1286 #define I40E_AQC_ADD_CLOUD_CMD_SEID_NUM_SHIFT   0
1287 #define I40E_AQC_ADD_CLOUD_CMD_SEID_NUM_MASK    (0x3FF << \
1288                                         I40E_AQC_ADD_CLOUD_CMD_SEID_NUM_SHIFT)
1289         u8      reserved2[4];
1290         __le32  addr_high;
1291         __le32  addr_low;
1292 };
1293
1294 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_remove_cloud_filters);
1295
1296 struct i40e_aqc_add_remove_cloud_filters_element_data {
1297         u8      outer_mac[6];
1298         u8      inner_mac[6];
1299         __le16  inner_vlan;
1300         union {
1301                 struct {
1302                         u8 reserved[12];
1303                         u8 data[4];
1304                 } v4;
1305                 struct {
1306                         u8 data[16];
1307                 } v6;
1308         } ipaddr;
1309         __le16  flags;
1310 #define I40E_AQC_ADD_CLOUD_FILTER_SHIFT                 0
1311 #define I40E_AQC_ADD_CLOUD_FILTER_MASK  (0x3F << \
1312                                         I40E_AQC_ADD_CLOUD_FILTER_SHIFT)
1313 /* 0x0000 reserved */
1314 #define I40E_AQC_ADD_CLOUD_FILTER_OIP                   0x0001
1315 /* 0x0002 reserved */
1316 #define I40E_AQC_ADD_CLOUD_FILTER_IMAC_IVLAN            0x0003
1317 #define I40E_AQC_ADD_CLOUD_FILTER_IMAC_IVLAN_TEN_ID     0x0004
1318 /* 0x0005 reserved */
1319 #define I40E_AQC_ADD_CLOUD_FILTER_IMAC_TEN_ID           0x0006
1320 /* 0x0007 reserved */
1321 /* 0x0008 reserved */
1322 #define I40E_AQC_ADD_CLOUD_FILTER_OMAC                  0x0009
1323 #define I40E_AQC_ADD_CLOUD_FILTER_IMAC                  0x000A
1324 #define I40E_AQC_ADD_CLOUD_FILTER_OMAC_TEN_ID_IMAC      0x000B
1325 #define I40E_AQC_ADD_CLOUD_FILTER_IIP                   0x000C
1326
1327 #define I40E_AQC_ADD_CLOUD_FLAGS_TO_QUEUE               0x0080
1328 #define I40E_AQC_ADD_CLOUD_VNK_SHIFT                    6
1329 #define I40E_AQC_ADD_CLOUD_VNK_MASK                     0x00C0
1330 #define I40E_AQC_ADD_CLOUD_FLAGS_IPV4                   0
1331 #define I40E_AQC_ADD_CLOUD_FLAGS_IPV6                   0x0100
1332
1333 #define I40E_AQC_ADD_CLOUD_TNL_TYPE_SHIFT               9
1334 #define I40E_AQC_ADD_CLOUD_TNL_TYPE_MASK                0x1E00
1335 #define I40E_AQC_ADD_CLOUD_TNL_TYPE_XVLAN               0
1336 #define I40E_AQC_ADD_CLOUD_TNL_TYPE_NVGRE_OMAC          1
1337 #define I40E_AQC_ADD_CLOUD_TNL_TYPE_NGE                 2
1338 #define I40E_AQC_ADD_CLOUD_TNL_TYPE_IP                  3
1339
1340         __le32  tenant_id;
1341         u8      reserved[4];
1342         __le16  queue_number;
1343 #define I40E_AQC_ADD_CLOUD_QUEUE_SHIFT          0
1344 #define I40E_AQC_ADD_CLOUD_QUEUE_MASK           (0x7FF << \
1345                                                  I40E_AQC_ADD_CLOUD_QUEUE_SHIFT)
1346         u8      reserved2[14];
1347         /* response section */
1348         u8      allocation_result;
1349 #define I40E_AQC_ADD_CLOUD_FILTER_SUCCESS       0x0
1350 #define I40E_AQC_ADD_CLOUD_FILTER_FAIL          0xFF
1351         u8      response_reserved[7];
1352 };
1353
1354 struct i40e_aqc_remove_cloud_filters_completion {
1355         __le16 perfect_ovlan_used;
1356         __le16 perfect_ovlan_free;
1357         __le16 vlan_used;
1358         __le16 vlan_free;
1359         __le32 addr_high;
1360         __le32 addr_low;
1361 };
1362
1363 I40E_CHECK_CMD_LENGTH(i40e_aqc_remove_cloud_filters_completion);
1364
1365 /* Add Mirror Rule (indirect or direct 0x0260)
1366  * Delete Mirror Rule (indirect or direct 0x0261)
1367  * note: some rule types (4,5) do not use an external buffer.
1368  *       take care to set the flags correctly.
1369  */
1370 struct i40e_aqc_add_delete_mirror_rule {
1371         __le16 seid;
1372         __le16 rule_type;
1373 #define I40E_AQC_MIRROR_RULE_TYPE_SHIFT         0
1374 #define I40E_AQC_MIRROR_RULE_TYPE_MASK          (0x7 << \
1375                                                 I40E_AQC_MIRROR_RULE_TYPE_SHIFT)
1376 #define I40E_AQC_MIRROR_RULE_TYPE_VPORT_INGRESS 1
1377 #define I40E_AQC_MIRROR_RULE_TYPE_VPORT_EGRESS  2
1378 #define I40E_AQC_MIRROR_RULE_TYPE_VLAN          3
1379 #define I40E_AQC_MIRROR_RULE_TYPE_ALL_INGRESS   4
1380 #define I40E_AQC_MIRROR_RULE_TYPE_ALL_EGRESS    5
1381         __le16 num_entries;
1382         __le16 destination;  /* VSI for add, rule id for delete */
1383         __le32 addr_high;    /* address of array of 2-byte VSI or VLAN ids */
1384         __le32 addr_low;
1385 };
1386
1387 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_delete_mirror_rule);
1388
1389 struct i40e_aqc_add_delete_mirror_rule_completion {
1390         u8      reserved[2];
1391         __le16  rule_id;  /* only used on add */
1392         __le16  mirror_rules_used;
1393         __le16  mirror_rules_free;
1394         __le32  addr_high;
1395         __le32  addr_low;
1396 };
1397
1398 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_delete_mirror_rule_completion);
1399
1400 /* DCB 0x03xx*/
1401
1402 /* PFC Ignore (direct 0x0301)
1403  *    the command and response use the same descriptor structure
1404  */
1405 struct i40e_aqc_pfc_ignore {
1406         u8      tc_bitmap;
1407         u8      command_flags; /* unused on response */
1408 #define I40E_AQC_PFC_IGNORE_SET         0x80
1409 #define I40E_AQC_PFC_IGNORE_CLEAR       0x0
1410         u8      reserved[14];
1411 };
1412
1413 I40E_CHECK_CMD_LENGTH(i40e_aqc_pfc_ignore);
1414
1415 /* DCB Update (direct 0x0302) uses the i40e_aq_desc structure
1416  * with no parameters
1417  */
1418
1419 /* TX scheduler 0x04xx */
1420
1421 /* Almost all the indirect commands use
1422  * this generic struct to pass the SEID in param0
1423  */
1424 struct i40e_aqc_tx_sched_ind {
1425         __le16  vsi_seid;
1426         u8      reserved[6];
1427         __le32  addr_high;
1428         __le32  addr_low;
1429 };
1430
1431 I40E_CHECK_CMD_LENGTH(i40e_aqc_tx_sched_ind);
1432
1433 /* Several commands respond with a set of queue set handles */
1434 struct i40e_aqc_qs_handles_resp {
1435         __le16 qs_handles[8];
1436 };
1437
1438 /* Configure VSI BW limits (direct 0x0400) */
1439 struct i40e_aqc_configure_vsi_bw_limit {
1440         __le16  vsi_seid;
1441         u8      reserved[2];
1442         __le16  credit;
1443         u8      reserved1[2];
1444         u8      max_credit; /* 0-3, limit = 2^max */
1445         u8      reserved2[7];
1446 };
1447
1448 I40E_CHECK_CMD_LENGTH(i40e_aqc_configure_vsi_bw_limit);
1449
1450 /* Configure VSI Bandwidth Limit per Traffic Type (indirect 0x0406)
1451  *    responds with i40e_aqc_qs_handles_resp
1452  */
1453 struct i40e_aqc_configure_vsi_ets_sla_bw_data {
1454         u8      tc_valid_bits;
1455         u8      reserved[15];
1456         __le16  tc_bw_credits[8]; /* FW writesback QS handles here */
1457
1458         /* 4 bits per tc 0-7, 4th bit is reserved, limit = 2^max */
1459         __le16  tc_bw_max[2];
1460         u8      reserved1[28];
1461 };
1462
1463 I40E_CHECK_STRUCT_LEN(0x40, i40e_aqc_configure_vsi_ets_sla_bw_data);
1464
1465 /* Configure VSI Bandwidth Allocation per Traffic Type (indirect 0x0407)
1466  *    responds with i40e_aqc_qs_handles_resp
1467  */
1468 struct i40e_aqc_configure_vsi_tc_bw_data {
1469         u8      tc_valid_bits;
1470         u8      reserved[3];
1471         u8      tc_bw_credits[8];
1472         u8      reserved1[4];
1473         __le16  qs_handles[8];
1474 };
1475
1476 I40E_CHECK_STRUCT_LEN(0x20, i40e_aqc_configure_vsi_tc_bw_data);
1477
1478 /* Query vsi bw configuration (indirect 0x0408) */
1479 struct i40e_aqc_query_vsi_bw_config_resp {
1480         u8      tc_valid_bits;
1481         u8      tc_suspended_bits;
1482         u8      reserved[14];
1483         __le16  qs_handles[8];
1484         u8      reserved1[4];
1485         __le16  port_bw_limit;
1486         u8      reserved2[2];
1487         u8      max_bw; /* 0-3, limit = 2^max */
1488         u8      reserved3[23];
1489 };
1490
1491 I40E_CHECK_STRUCT_LEN(0x40, i40e_aqc_query_vsi_bw_config_resp);
1492
1493 /* Query VSI Bandwidth Allocation per Traffic Type (indirect 0x040A) */
1494 struct i40e_aqc_query_vsi_ets_sla_config_resp {
1495         u8      tc_valid_bits;
1496         u8      reserved[3];
1497         u8      share_credits[8];
1498         __le16  credits[8];
1499
1500         /* 4 bits per tc 0-7, 4th bit is reserved, limit = 2^max */
1501         __le16  tc_bw_max[2];
1502 };
1503
1504 I40E_CHECK_STRUCT_LEN(0x20, i40e_aqc_query_vsi_ets_sla_config_resp);
1505
1506 /* Configure Switching Component Bandwidth Limit (direct 0x0410) */
1507 struct i40e_aqc_configure_switching_comp_bw_limit {
1508         __le16  seid;
1509         u8      reserved[2];
1510         __le16  credit;
1511         u8      reserved1[2];
1512         u8      max_bw; /* 0-3, limit = 2^max */
1513         u8      reserved2[7];
1514 };
1515
1516 I40E_CHECK_CMD_LENGTH(i40e_aqc_configure_switching_comp_bw_limit);
1517
1518 /* Enable  Physical Port ETS (indirect 0x0413)
1519  * Modify  Physical Port ETS (indirect 0x0414)
1520  * Disable Physical Port ETS (indirect 0x0415)
1521  */
1522 struct i40e_aqc_configure_switching_comp_ets_data {
1523         u8      reserved[4];
1524         u8      tc_valid_bits;
1525         u8      seepage;
1526 #define I40E_AQ_ETS_SEEPAGE_EN_MASK     0x1
1527         u8      tc_strict_priority_flags;
1528         u8      reserved1[17];
1529         u8      tc_bw_share_credits[8];
1530         u8      reserved2[96];
1531 };
1532
1533 I40E_CHECK_STRUCT_LEN(0x80, i40e_aqc_configure_switching_comp_ets_data);
1534
1535 /* Configure Switching Component Bandwidth Limits per Tc (indirect 0x0416) */
1536 struct i40e_aqc_configure_switching_comp_ets_bw_limit_data {
1537         u8      tc_valid_bits;
1538         u8      reserved[15];
1539         __le16  tc_bw_credit[8];
1540
1541         /* 4 bits per tc 0-7, 4th bit is reserved, limit = 2^max */
1542         __le16  tc_bw_max[2];
1543         u8      reserved1[28];
1544 };
1545
1546 I40E_CHECK_STRUCT_LEN(0x40, i40e_aqc_configure_switching_comp_ets_bw_limit_data);
1547
1548 /* Configure Switching Component Bandwidth Allocation per Tc
1549  * (indirect 0x0417)
1550  */
1551 struct i40e_aqc_configure_switching_comp_bw_config_data {
1552         u8      tc_valid_bits;
1553         u8      reserved[2];
1554         u8      absolute_credits; /* bool */
1555         u8      tc_bw_share_credits[8];
1556         u8      reserved1[20];
1557 };
1558
1559 I40E_CHECK_STRUCT_LEN(0x20, i40e_aqc_configure_switching_comp_bw_config_data);
1560
1561 /* Query Switching Component Configuration (indirect 0x0418) */
1562 struct i40e_aqc_query_switching_comp_ets_config_resp {
1563         u8      tc_valid_bits;
1564         u8      reserved[35];
1565         __le16  port_bw_limit;
1566         u8      reserved1[2];
1567         u8      tc_bw_max; /* 0-3, limit = 2^max */
1568         u8      reserved2[23];
1569 };
1570
1571 I40E_CHECK_STRUCT_LEN(0x40, i40e_aqc_query_switching_comp_ets_config_resp);
1572
1573 /* Query PhysicalPort ETS Configuration (indirect 0x0419) */
1574 struct i40e_aqc_query_port_ets_config_resp {
1575         u8      reserved[4];
1576         u8      tc_valid_bits;
1577         u8      reserved1;
1578         u8      tc_strict_priority_bits;
1579         u8      reserved2;
1580         u8      tc_bw_share_credits[8];
1581         __le16  tc_bw_limits[8];
1582
1583         /* 4 bits per tc 0-7, 4th bit reserved, limit = 2^max */
1584         __le16  tc_bw_max[2];
1585         u8      reserved3[32];
1586 };
1587
1588 I40E_CHECK_STRUCT_LEN(0x44, i40e_aqc_query_port_ets_config_resp);
1589
1590 /* Query Switching Component Bandwidth Allocation per Traffic Type
1591  * (indirect 0x041A)
1592  */
1593 struct i40e_aqc_query_switching_comp_bw_config_resp {
1594         u8      tc_valid_bits;
1595         u8      reserved[2];
1596         u8      absolute_credits_enable; /* bool */
1597         u8      tc_bw_share_credits[8];
1598         __le16  tc_bw_limits[8];
1599
1600         /* 4 bits per tc 0-7, 4th bit is reserved, limit = 2^max */
1601         __le16  tc_bw_max[2];
1602 };
1603
1604 I40E_CHECK_STRUCT_LEN(0x20, i40e_aqc_query_switching_comp_bw_config_resp);
1605
1606 /* Suspend/resume port TX traffic
1607  * (direct 0x041B and 0x041C) uses the generic SEID struct
1608  */
1609
1610 /* Configure partition BW
1611  * (indirect 0x041D)
1612  */
1613 struct i40e_aqc_configure_partition_bw_data {
1614         __le16  pf_valid_bits;
1615         u8      min_bw[16];      /* guaranteed bandwidth */
1616         u8      max_bw[16];      /* bandwidth limit */
1617 };
1618
1619 I40E_CHECK_STRUCT_LEN(0x22, i40e_aqc_configure_partition_bw_data);
1620
1621 /* Get and set the active HMC resource profile and status.
1622  * (direct 0x0500) and (direct 0x0501)
1623  */
1624 struct i40e_aq_get_set_hmc_resource_profile {
1625         u8      pm_profile;
1626         u8      pe_vf_enabled;
1627         u8      reserved[14];
1628 };
1629
1630 I40E_CHECK_CMD_LENGTH(i40e_aq_get_set_hmc_resource_profile);
1631
1632 enum i40e_aq_hmc_profile {
1633         /* I40E_HMC_PROFILE_NO_CHANGE    = 0, reserved */
1634         I40E_HMC_PROFILE_DEFAULT        = 1,
1635         I40E_HMC_PROFILE_FAVOR_VF       = 2,
1636         I40E_HMC_PROFILE_EQUAL          = 3,
1637 };
1638
1639 #define I40E_AQ_GET_HMC_RESOURCE_PROFILE_PM_MASK        0xF
1640 #define I40E_AQ_GET_HMC_RESOURCE_PROFILE_COUNT_MASK     0x3F
1641
1642 /* Get PHY Abilities (indirect 0x0600) uses the generic indirect struct */
1643
1644 /* set in param0 for get phy abilities to report qualified modules */
1645 #define I40E_AQ_PHY_REPORT_QUALIFIED_MODULES    0x0001
1646 #define I40E_AQ_PHY_REPORT_INITIAL_VALUES       0x0002
1647
1648 enum i40e_aq_phy_type {
1649         I40E_PHY_TYPE_SGMII                     = 0x0,
1650         I40E_PHY_TYPE_1000BASE_KX               = 0x1,
1651         I40E_PHY_TYPE_10GBASE_KX4               = 0x2,
1652         I40E_PHY_TYPE_10GBASE_KR                = 0x3,
1653         I40E_PHY_TYPE_40GBASE_KR4               = 0x4,
1654         I40E_PHY_TYPE_XAUI                      = 0x5,
1655         I40E_PHY_TYPE_XFI                       = 0x6,
1656         I40E_PHY_TYPE_SFI                       = 0x7,
1657         I40E_PHY_TYPE_XLAUI                     = 0x8,
1658         I40E_PHY_TYPE_XLPPI                     = 0x9,
1659         I40E_PHY_TYPE_40GBASE_CR4_CU            = 0xA,
1660         I40E_PHY_TYPE_10GBASE_CR1_CU            = 0xB,
1661         I40E_PHY_TYPE_10GBASE_AOC               = 0xC,
1662         I40E_PHY_TYPE_40GBASE_AOC               = 0xD,
1663         I40E_PHY_TYPE_100BASE_TX                = 0x11,
1664         I40E_PHY_TYPE_1000BASE_T                = 0x12,
1665         I40E_PHY_TYPE_10GBASE_T                 = 0x13,
1666         I40E_PHY_TYPE_10GBASE_SR                = 0x14,
1667         I40E_PHY_TYPE_10GBASE_LR                = 0x15,
1668         I40E_PHY_TYPE_10GBASE_SFPP_CU           = 0x16,
1669         I40E_PHY_TYPE_10GBASE_CR1               = 0x17,
1670         I40E_PHY_TYPE_40GBASE_CR4               = 0x18,
1671         I40E_PHY_TYPE_40GBASE_SR4               = 0x19,
1672         I40E_PHY_TYPE_40GBASE_LR4               = 0x1A,
1673         I40E_PHY_TYPE_1000BASE_SX               = 0x1B,
1674         I40E_PHY_TYPE_1000BASE_LX               = 0x1C,
1675         I40E_PHY_TYPE_1000BASE_T_OPTICAL        = 0x1D,
1676         I40E_PHY_TYPE_20GBASE_KR2               = 0x1E,
1677         I40E_PHY_TYPE_MAX
1678 };
1679
1680 #define I40E_LINK_SPEED_100MB_SHIFT     0x1
1681 #define I40E_LINK_SPEED_1000MB_SHIFT    0x2
1682 #define I40E_LINK_SPEED_10GB_SHIFT      0x3
1683 #define I40E_LINK_SPEED_40GB_SHIFT      0x4
1684 #define I40E_LINK_SPEED_20GB_SHIFT      0x5
1685
1686 enum i40e_aq_link_speed {
1687         I40E_LINK_SPEED_UNKNOWN = 0,
1688         I40E_LINK_SPEED_100MB   = (1 << I40E_LINK_SPEED_100MB_SHIFT),
1689         I40E_LINK_SPEED_1GB     = (1 << I40E_LINK_SPEED_1000MB_SHIFT),
1690         I40E_LINK_SPEED_10GB    = (1 << I40E_LINK_SPEED_10GB_SHIFT),
1691         I40E_LINK_SPEED_40GB    = (1 << I40E_LINK_SPEED_40GB_SHIFT),
1692         I40E_LINK_SPEED_20GB    = (1 << I40E_LINK_SPEED_20GB_SHIFT)
1693 };
1694
1695 struct i40e_aqc_module_desc {
1696         u8 oui[3];
1697         u8 reserved1;
1698         u8 part_number[16];
1699         u8 revision[4];
1700         u8 reserved2[8];
1701 };
1702
1703 I40E_CHECK_STRUCT_LEN(0x20, i40e_aqc_module_desc);
1704
1705 struct i40e_aq_get_phy_abilities_resp {
1706         __le32  phy_type;       /* bitmap using the above enum for offsets */
1707         u8      link_speed;     /* bitmap using the above enum bit patterns */
1708         u8      abilities;
1709 #define I40E_AQ_PHY_FLAG_PAUSE_TX       0x01
1710 #define I40E_AQ_PHY_FLAG_PAUSE_RX       0x02
1711 #define I40E_AQ_PHY_FLAG_LOW_POWER      0x04
1712 #define I40E_AQ_PHY_LINK_ENABLED        0x08
1713 #define I40E_AQ_PHY_AN_ENABLED          0x10
1714 #define I40E_AQ_PHY_FLAG_MODULE_QUAL    0x20
1715         __le16  eee_capability;
1716 #define I40E_AQ_EEE_100BASE_TX          0x0002
1717 #define I40E_AQ_EEE_1000BASE_T          0x0004
1718 #define I40E_AQ_EEE_10GBASE_T           0x0008
1719 #define I40E_AQ_EEE_1000BASE_KX         0x0010
1720 #define I40E_AQ_EEE_10GBASE_KX4         0x0020
1721 #define I40E_AQ_EEE_10GBASE_KR          0x0040
1722         __le32  eeer_val;
1723         u8      d3_lpan;
1724 #define I40E_AQ_SET_PHY_D3_LPAN_ENA     0x01
1725         u8      reserved[3];
1726         u8      phy_id[4];
1727         u8      module_type[3];
1728         u8      qualified_module_count;
1729 #define I40E_AQ_PHY_MAX_QMS             16
1730         struct i40e_aqc_module_desc     qualified_module[I40E_AQ_PHY_MAX_QMS];
1731 };
1732
1733 I40E_CHECK_STRUCT_LEN(0x218, i40e_aq_get_phy_abilities_resp);
1734
1735 /* Set PHY Config (direct 0x0601) */
1736 struct i40e_aq_set_phy_config { /* same bits as above in all */
1737         __le32  phy_type;
1738         u8      link_speed;
1739         u8      abilities;
1740 /* bits 0-2 use the values from get_phy_abilities_resp */
1741 #define I40E_AQ_PHY_ENABLE_LINK         0x08
1742 #define I40E_AQ_PHY_ENABLE_AN           0x10
1743 #define I40E_AQ_PHY_ENABLE_ATOMIC_LINK  0x20
1744         __le16  eee_capability;
1745         __le32  eeer;
1746         u8      low_power_ctrl;
1747         u8      reserved[3];
1748 };
1749
1750 I40E_CHECK_CMD_LENGTH(i40e_aq_set_phy_config);
1751
1752 /* Set MAC Config command data structure (direct 0x0603) */
1753 struct i40e_aq_set_mac_config {
1754         __le16  max_frame_size;
1755         u8      params;
1756 #define I40E_AQ_SET_MAC_CONFIG_CRC_EN           0x04
1757 #define I40E_AQ_SET_MAC_CONFIG_PACING_MASK      0x78
1758 #define I40E_AQ_SET_MAC_CONFIG_PACING_SHIFT     3
1759 #define I40E_AQ_SET_MAC_CONFIG_PACING_NONE      0x0
1760 #define I40E_AQ_SET_MAC_CONFIG_PACING_1B_13TX   0xF
1761 #define I40E_AQ_SET_MAC_CONFIG_PACING_1DW_9TX   0x9
1762 #define I40E_AQ_SET_MAC_CONFIG_PACING_1DW_4TX   0x8
1763 #define I40E_AQ_SET_MAC_CONFIG_PACING_3DW_7TX   0x7
1764 #define I40E_AQ_SET_MAC_CONFIG_PACING_2DW_3TX   0x6
1765 #define I40E_AQ_SET_MAC_CONFIG_PACING_1DW_1TX   0x5
1766 #define I40E_AQ_SET_MAC_CONFIG_PACING_3DW_2TX   0x4
1767 #define I40E_AQ_SET_MAC_CONFIG_PACING_7DW_3TX   0x3
1768 #define I40E_AQ_SET_MAC_CONFIG_PACING_4DW_1TX   0x2
1769 #define I40E_AQ_SET_MAC_CONFIG_PACING_9DW_1TX   0x1
1770         u8      tx_timer_priority; /* bitmap */
1771         __le16  tx_timer_value;
1772         __le16  fc_refresh_threshold;
1773         u8      reserved[8];
1774 };
1775
1776 I40E_CHECK_CMD_LENGTH(i40e_aq_set_mac_config);
1777
1778 /* Restart Auto-Negotiation (direct 0x605) */
1779 struct i40e_aqc_set_link_restart_an {
1780         u8      command;
1781 #define I40E_AQ_PHY_RESTART_AN  0x02
1782 #define I40E_AQ_PHY_LINK_ENABLE 0x04
1783         u8      reserved[15];
1784 };
1785
1786 I40E_CHECK_CMD_LENGTH(i40e_aqc_set_link_restart_an);
1787
1788 /* Get Link Status cmd & response data structure (direct 0x0607) */
1789 struct i40e_aqc_get_link_status {
1790         __le16  command_flags; /* only field set on command */
1791 #define I40E_AQ_LSE_MASK                0x3
1792 #define I40E_AQ_LSE_NOP                 0x0
1793 #define I40E_AQ_LSE_DISABLE             0x2
1794 #define I40E_AQ_LSE_ENABLE              0x3
1795 /* only response uses this flag */
1796 #define I40E_AQ_LSE_IS_ENABLED          0x1
1797         u8      phy_type;    /* i40e_aq_phy_type   */
1798         u8      link_speed;  /* i40e_aq_link_speed */
1799         u8      link_info;
1800 #define I40E_AQ_LINK_UP                 0x01    /* obsolete */
1801 #define I40E_AQ_LINK_UP_FUNCTION        0x01
1802 #define I40E_AQ_LINK_FAULT              0x02
1803 #define I40E_AQ_LINK_FAULT_TX           0x04
1804 #define I40E_AQ_LINK_FAULT_RX           0x08
1805 #define I40E_AQ_LINK_FAULT_REMOTE       0x10
1806 #define I40E_AQ_LINK_UP_PORT            0x20
1807 #define I40E_AQ_MEDIA_AVAILABLE         0x40
1808 #define I40E_AQ_SIGNAL_DETECT           0x80
1809         u8      an_info;
1810 #define I40E_AQ_AN_COMPLETED            0x01
1811 #define I40E_AQ_LP_AN_ABILITY           0x02
1812 #define I40E_AQ_PD_FAULT                0x04
1813 #define I40E_AQ_FEC_EN                  0x08
1814 #define I40E_AQ_PHY_LOW_POWER           0x10
1815 #define I40E_AQ_LINK_PAUSE_TX           0x20
1816 #define I40E_AQ_LINK_PAUSE_RX           0x40
1817 #define I40E_AQ_QUALIFIED_MODULE        0x80
1818         u8      ext_info;
1819 #define I40E_AQ_LINK_PHY_TEMP_ALARM     0x01
1820 #define I40E_AQ_LINK_XCESSIVE_ERRORS    0x02
1821 #define I40E_AQ_LINK_TX_SHIFT           0x02
1822 #define I40E_AQ_LINK_TX_MASK            (0x03 << I40E_AQ_LINK_TX_SHIFT)
1823 #define I40E_AQ_LINK_TX_ACTIVE          0x00
1824 #define I40E_AQ_LINK_TX_DRAINED         0x01
1825 #define I40E_AQ_LINK_TX_FLUSHED         0x03
1826 #define I40E_AQ_LINK_FORCED_40G         0x10
1827         u8      loopback; /* use defines from i40e_aqc_set_lb_mode */
1828         __le16  max_frame_size;
1829         u8      config;
1830 #define I40E_AQ_CONFIG_CRC_ENA          0x04
1831 #define I40E_AQ_CONFIG_PACING_MASK      0x78
1832         u8      reserved[5];
1833 };
1834
1835 I40E_CHECK_CMD_LENGTH(i40e_aqc_get_link_status);
1836
1837 /* Set event mask command (direct 0x613) */
1838 struct i40e_aqc_set_phy_int_mask {
1839         u8      reserved[8];
1840         __le16  event_mask;
1841 #define I40E_AQ_EVENT_LINK_UPDOWN       0x0002
1842 #define I40E_AQ_EVENT_MEDIA_NA          0x0004
1843 #define I40E_AQ_EVENT_LINK_FAULT        0x0008
1844 #define I40E_AQ_EVENT_PHY_TEMP_ALARM    0x0010
1845 #define I40E_AQ_EVENT_EXCESSIVE_ERRORS  0x0020
1846 #define I40E_AQ_EVENT_SIGNAL_DETECT     0x0040
1847 #define I40E_AQ_EVENT_AN_COMPLETED      0x0080
1848 #define I40E_AQ_EVENT_MODULE_QUAL_FAIL  0x0100
1849 #define I40E_AQ_EVENT_PORT_TX_SUSPENDED 0x0200
1850         u8      reserved1[6];
1851 };
1852
1853 I40E_CHECK_CMD_LENGTH(i40e_aqc_set_phy_int_mask);
1854
1855 /* Get Local AN advt register (direct 0x0614)
1856  * Set Local AN advt register (direct 0x0615)
1857  * Get Link Partner AN advt register (direct 0x0616)
1858  */
1859 struct i40e_aqc_an_advt_reg {
1860         __le32  local_an_reg0;
1861         __le16  local_an_reg1;
1862         u8      reserved[10];
1863 };
1864
1865 I40E_CHECK_CMD_LENGTH(i40e_aqc_an_advt_reg);
1866
1867 /* Set Loopback mode (0x0618) */
1868 struct i40e_aqc_set_lb_mode {
1869         __le16  lb_mode;
1870 #define I40E_AQ_LB_PHY_LOCAL    0x01
1871 #define I40E_AQ_LB_PHY_REMOTE   0x02
1872 #define I40E_AQ_LB_MAC_LOCAL    0x04
1873         u8      reserved[14];
1874 };
1875
1876 I40E_CHECK_CMD_LENGTH(i40e_aqc_set_lb_mode);
1877
1878 /* Set PHY Debug command (0x0622) */
1879 struct i40e_aqc_set_phy_debug {
1880         u8      command_flags;
1881 #define I40E_AQ_PHY_DEBUG_RESET_INTERNAL        0x02
1882 #define I40E_AQ_PHY_DEBUG_RESET_EXTERNAL_SHIFT  2
1883 #define I40E_AQ_PHY_DEBUG_RESET_EXTERNAL_MASK   (0x03 << \
1884                                         I40E_AQ_PHY_DEBUG_RESET_EXTERNAL_SHIFT)
1885 #define I40E_AQ_PHY_DEBUG_RESET_EXTERNAL_NONE   0x00
1886 #define I40E_AQ_PHY_DEBUG_RESET_EXTERNAL_HARD   0x01
1887 #define I40E_AQ_PHY_DEBUG_RESET_EXTERNAL_SOFT   0x02
1888 #define I40E_AQ_PHY_DEBUG_DISABLE_LINK_FW       0x10
1889         u8      reserved[15];
1890 };
1891
1892 I40E_CHECK_CMD_LENGTH(i40e_aqc_set_phy_debug);
1893
1894 enum i40e_aq_phy_reg_type {
1895         I40E_AQC_PHY_REG_INTERNAL       = 0x1,
1896         I40E_AQC_PHY_REG_EXERNAL_BASET  = 0x2,
1897         I40E_AQC_PHY_REG_EXERNAL_MODULE = 0x3
1898 };
1899
1900 /* NVM Read command (indirect 0x0701)
1901  * NVM Erase commands (direct 0x0702)
1902  * NVM Update commands (indirect 0x0703)
1903  */
1904 struct i40e_aqc_nvm_update {
1905         u8      command_flags;
1906 #define I40E_AQ_NVM_LAST_CMD    0x01
1907 #define I40E_AQ_NVM_FLASH_ONLY  0x80
1908         u8      module_pointer;
1909         __le16  length;
1910         __le32  offset;
1911         __le32  addr_high;
1912         __le32  addr_low;
1913 };
1914
1915 I40E_CHECK_CMD_LENGTH(i40e_aqc_nvm_update);
1916
1917 /* NVM Config Read (indirect 0x0704) */
1918 struct i40e_aqc_nvm_config_read {
1919         __le16  cmd_flags;
1920 #define I40E_AQ_ANVM_SINGLE_OR_MULTIPLE_FEATURES_MASK   1
1921 #define I40E_AQ_ANVM_READ_SINGLE_FEATURE                0
1922 #define I40E_AQ_ANVM_READ_MULTIPLE_FEATURES             1
1923         __le16  element_count;
1924         __le16  element_id;     /* Feature/field ID */
1925         __le16  element_id_msw; /* MSWord of field ID */
1926         __le32  address_high;
1927         __le32  address_low;
1928 };
1929
1930 I40E_CHECK_CMD_LENGTH(i40e_aqc_nvm_config_read);
1931
1932 /* NVM Config Write (indirect 0x0705) */
1933 struct i40e_aqc_nvm_config_write {
1934         __le16  cmd_flags;
1935         __le16  element_count;
1936         u8      reserved[4];
1937         __le32  address_high;
1938         __le32  address_low;
1939 };
1940
1941 I40E_CHECK_CMD_LENGTH(i40e_aqc_nvm_config_write);
1942
1943 /* Used for 0x0704 as well as for 0x0705 commands */
1944 #define I40E_AQ_ANVM_FEATURE_OR_IMMEDIATE_SHIFT         1
1945 #define I40E_AQ_ANVM_FEATURE_OR_IMMEDIATE_MASK          (1 << I40E_AQ_ANVM_FEATURE_OR_IMMEDIATE_SHIFT)
1946 #define I40E_AQ_ANVM_FEATURE                            0
1947 #define I40E_AQ_ANVM_IMMEDIATE_FIELD                    (1 << FEATURE_OR_IMMEDIATE_SHIFT)
1948 struct i40e_aqc_nvm_config_data_feature {
1949         __le16 feature_id;
1950 #define I40E_AQ_ANVM_FEATURE_OPTION_OEM_ONLY            0x01
1951 #define I40E_AQ_ANVM_FEATURE_OPTION_DWORD_MAP           0x08
1952 #define I40E_AQ_ANVM_FEATURE_OPTION_POR_CSR             0x10
1953         __le16 feature_options;
1954         __le16 feature_selection;
1955 };
1956
1957 I40E_CHECK_STRUCT_LEN(0x6, i40e_aqc_nvm_config_data_feature);
1958
1959 struct i40e_aqc_nvm_config_data_immediate_field {
1960         __le32 field_id;
1961         __le32 field_value;
1962         __le16 field_options;
1963         __le16 reserved;
1964 };
1965
1966 I40E_CHECK_STRUCT_LEN(0xc, i40e_aqc_nvm_config_data_immediate_field);
1967
1968 /* OEM Post Update (indirect 0x0720)
1969  * no command data struct used
1970  */
1971  struct i40e_aqc_nvm_oem_post_update {
1972 #define I40E_AQ_NVM_OEM_POST_UPDATE_EXTERNAL_DATA       0x01
1973         u8 sel_data;
1974         u8 reserved[7];
1975 };
1976
1977 I40E_CHECK_STRUCT_LEN(0x8, i40e_aqc_nvm_oem_post_update);
1978
1979 struct i40e_aqc_nvm_oem_post_update_buffer {
1980         u8 str_len;
1981         u8 dev_addr;
1982         __le16 eeprom_addr;
1983         u8 data[36];
1984 };
1985
1986 I40E_CHECK_STRUCT_LEN(0x28, i40e_aqc_nvm_oem_post_update_buffer);
1987
1988 /* Send to PF command (indirect 0x0801) id is only used by PF
1989  * Send to VF command (indirect 0x0802) id is only used by PF
1990  * Send to Peer PF command (indirect 0x0803)
1991  */
1992 struct i40e_aqc_pf_vf_message {
1993         __le32  id;
1994         u8      reserved[4];
1995         __le32  addr_high;
1996         __le32  addr_low;
1997 };
1998
1999 I40E_CHECK_CMD_LENGTH(i40e_aqc_pf_vf_message);
2000
2001 /* Alternate structure */
2002
2003 /* Direct write (direct 0x0900)
2004  * Direct read (direct 0x0902)
2005  */
2006 struct i40e_aqc_alternate_write {
2007         __le32 address0;
2008         __le32 data0;
2009         __le32 address1;
2010         __le32 data1;
2011 };
2012
2013 I40E_CHECK_CMD_LENGTH(i40e_aqc_alternate_write);
2014
2015 /* Indirect write (indirect 0x0901)
2016  * Indirect read (indirect 0x0903)
2017  */
2018
2019 struct i40e_aqc_alternate_ind_write {
2020         __le32 address;
2021         __le32 length;
2022         __le32 addr_high;
2023         __le32 addr_low;
2024 };
2025
2026 I40E_CHECK_CMD_LENGTH(i40e_aqc_alternate_ind_write);
2027
2028 /* Done alternate write (direct 0x0904)
2029  * uses i40e_aq_desc
2030  */
2031 struct i40e_aqc_alternate_write_done {
2032         __le16  cmd_flags;
2033 #define I40E_AQ_ALTERNATE_MODE_BIOS_MASK        1
2034 #define I40E_AQ_ALTERNATE_MODE_BIOS_LEGACY      0
2035 #define I40E_AQ_ALTERNATE_MODE_BIOS_UEFI        1
2036 #define I40E_AQ_ALTERNATE_RESET_NEEDED          2
2037         u8      reserved[14];
2038 };
2039
2040 I40E_CHECK_CMD_LENGTH(i40e_aqc_alternate_write_done);
2041
2042 /* Set OEM mode (direct 0x0905) */
2043 struct i40e_aqc_alternate_set_mode {
2044         __le32  mode;
2045 #define I40E_AQ_ALTERNATE_MODE_NONE     0
2046 #define I40E_AQ_ALTERNATE_MODE_OEM      1
2047         u8      reserved[12];
2048 };
2049
2050 I40E_CHECK_CMD_LENGTH(i40e_aqc_alternate_set_mode);
2051
2052 /* Clear port Alternate RAM (direct 0x0906) uses i40e_aq_desc */
2053
2054 /* async events 0x10xx */
2055
2056 /* Lan Queue Overflow Event (direct, 0x1001) */
2057 struct i40e_aqc_lan_overflow {
2058         __le32  prtdcb_rupto;
2059         __le32  otx_ctl;
2060         u8      reserved[8];
2061 };
2062
2063 I40E_CHECK_CMD_LENGTH(i40e_aqc_lan_overflow);
2064
2065 /* Get LLDP MIB (indirect 0x0A00) */
2066 struct i40e_aqc_lldp_get_mib {
2067         u8      type;
2068         u8      reserved1;
2069 #define I40E_AQ_LLDP_MIB_TYPE_MASK              0x3
2070 #define I40E_AQ_LLDP_MIB_LOCAL                  0x0
2071 #define I40E_AQ_LLDP_MIB_REMOTE                 0x1
2072 #define I40E_AQ_LLDP_MIB_LOCAL_AND_REMOTE       0x2
2073 #define I40E_AQ_LLDP_BRIDGE_TYPE_MASK           0xC
2074 #define I40E_AQ_LLDP_BRIDGE_TYPE_SHIFT          0x2
2075 #define I40E_AQ_LLDP_BRIDGE_TYPE_NEAREST_BRIDGE 0x0
2076 #define I40E_AQ_LLDP_BRIDGE_TYPE_NON_TPMR       0x1
2077 #define I40E_AQ_LLDP_TX_SHIFT                   0x4
2078 #define I40E_AQ_LLDP_TX_MASK                    (0x03 << I40E_AQ_LLDP_TX_SHIFT)
2079 /* TX pause flags use I40E_AQ_LINK_TX_* above */
2080         __le16  local_len;
2081         __le16  remote_len;
2082         u8      reserved2[2];
2083         __le32  addr_high;
2084         __le32  addr_low;
2085 };
2086
2087 I40E_CHECK_CMD_LENGTH(i40e_aqc_lldp_get_mib);
2088
2089 /* Configure LLDP MIB Change Event (direct 0x0A01)
2090  * also used for the event (with type in the command field)
2091  */
2092 struct i40e_aqc_lldp_update_mib {
2093         u8      command;
2094 #define I40E_AQ_LLDP_MIB_UPDATE_ENABLE  0x0
2095 #define I40E_AQ_LLDP_MIB_UPDATE_DISABLE 0x1
2096         u8      reserved[7];
2097         __le32  addr_high;
2098         __le32  addr_low;
2099 };
2100
2101 I40E_CHECK_CMD_LENGTH(i40e_aqc_lldp_update_mib);
2102
2103 /* Add LLDP TLV (indirect 0x0A02)
2104  * Delete LLDP TLV (indirect 0x0A04)
2105  */
2106 struct i40e_aqc_lldp_add_tlv {
2107         u8      type; /* only nearest bridge and non-TPMR from 0x0A00 */
2108         u8      reserved1[1];
2109         __le16  len;
2110         u8      reserved2[4];
2111         __le32  addr_high;
2112         __le32  addr_low;
2113 };
2114
2115 I40E_CHECK_CMD_LENGTH(i40e_aqc_lldp_add_tlv);
2116
2117 /* Update LLDP TLV (indirect 0x0A03) */
2118 struct i40e_aqc_lldp_update_tlv {
2119         u8      type; /* only nearest bridge and non-TPMR from 0x0A00 */
2120         u8      reserved;
2121         __le16  old_len;
2122         __le16  new_offset;
2123         __le16  new_len;
2124         __le32  addr_high;
2125         __le32  addr_low;
2126 };
2127
2128 I40E_CHECK_CMD_LENGTH(i40e_aqc_lldp_update_tlv);
2129
2130 /* Stop LLDP (direct 0x0A05) */
2131 struct i40e_aqc_lldp_stop {
2132         u8      command;
2133 #define I40E_AQ_LLDP_AGENT_STOP         0x0
2134 #define I40E_AQ_LLDP_AGENT_SHUTDOWN     0x1
2135         u8      reserved[15];
2136 };
2137
2138 I40E_CHECK_CMD_LENGTH(i40e_aqc_lldp_stop);
2139
2140 /* Start LLDP (direct 0x0A06) */
2141
2142 struct i40e_aqc_lldp_start {
2143         u8      command;
2144 #define I40E_AQ_LLDP_AGENT_START        0x1
2145         u8      reserved[15];
2146 };
2147
2148 I40E_CHECK_CMD_LENGTH(i40e_aqc_lldp_start);
2149
2150 /* Get CEE DCBX Oper Config (0x0A07)
2151  * uses the generic descriptor struct
2152  * returns below as indirect response
2153  */
2154
2155 #define I40E_AQC_CEE_APP_FCOE_SHIFT     0x0
2156 #define I40E_AQC_CEE_APP_FCOE_MASK      (0x7 << I40E_AQC_CEE_APP_FCOE_SHIFT)
2157 #define I40E_AQC_CEE_APP_ISCSI_SHIFT    0x3
2158 #define I40E_AQC_CEE_APP_ISCSI_MASK     (0x7 << I40E_AQC_CEE_APP_ISCSI_SHIFT)
2159 #define I40E_AQC_CEE_APP_FIP_SHIFT      0x8
2160 #define I40E_AQC_CEE_APP_FIP_MASK       (0x7 << I40E_AQC_CEE_APP_FIP_SHIFT)
2161
2162 #define I40E_AQC_CEE_PG_STATUS_SHIFT    0x0
2163 #define I40E_AQC_CEE_PG_STATUS_MASK     (0x7 << I40E_AQC_CEE_PG_STATUS_SHIFT)
2164 #define I40E_AQC_CEE_PFC_STATUS_SHIFT   0x3
2165 #define I40E_AQC_CEE_PFC_STATUS_MASK    (0x7 << I40E_AQC_CEE_PFC_STATUS_SHIFT)
2166 #define I40E_AQC_CEE_APP_STATUS_SHIFT   0x8
2167 #define I40E_AQC_CEE_APP_STATUS_MASK    (0x7 << I40E_AQC_CEE_APP_STATUS_SHIFT)
2168 #define I40E_AQC_CEE_FCOE_STATUS_SHIFT  0x8
2169 #define I40E_AQC_CEE_FCOE_STATUS_MASK   (0x7 << I40E_AQC_CEE_FCOE_STATUS_SHIFT)
2170 #define I40E_AQC_CEE_ISCSI_STATUS_SHIFT 0xB
2171 #define I40E_AQC_CEE_ISCSI_STATUS_MASK  (0x7 << I40E_AQC_CEE_ISCSI_STATUS_SHIFT)
2172 #define I40E_AQC_CEE_FIP_STATUS_SHIFT   0x10
2173 #define I40E_AQC_CEE_FIP_STATUS_MASK    (0x7 << I40E_AQC_CEE_FIP_STATUS_SHIFT)
2174
2175 /* struct i40e_aqc_get_cee_dcb_cfg_v1_resp was originally defined with
2176  * word boundary layout issues, which the Linux compilers silently deal
2177  * with by adding padding, making the actual struct larger than designed.
2178  * However, the FW compiler for the NIC is less lenient and complains
2179  * about the struct.  Hence, the struct defined here has an extra byte in
2180  * fields reserved3 and reserved4 to directly acknowledge that padding,
2181  * and the new length is used in the length check macro.
2182  */
2183 struct i40e_aqc_get_cee_dcb_cfg_v1_resp {
2184         u8      reserved1;
2185         u8      oper_num_tc;
2186         u8      oper_prio_tc[4];
2187         u8      reserved2;
2188         u8      oper_tc_bw[8];
2189         u8      oper_pfc_en;
2190         u8      reserved3[2];
2191         __le16  oper_app_prio;
2192         u8      reserved4[2];
2193         __le16  tlv_status;
2194 };
2195
2196 I40E_CHECK_STRUCT_LEN(0x18, i40e_aqc_get_cee_dcb_cfg_v1_resp);
2197
2198 struct i40e_aqc_get_cee_dcb_cfg_resp {
2199         u8      oper_num_tc;
2200         u8      oper_prio_tc[4];
2201         u8      oper_tc_bw[8];
2202         u8      oper_pfc_en;
2203         __le16  oper_app_prio;
2204         __le32  tlv_status;
2205         u8      reserved[12];
2206 };
2207
2208 I40E_CHECK_STRUCT_LEN(0x20, i40e_aqc_get_cee_dcb_cfg_resp);
2209
2210 /*      Set Local LLDP MIB (indirect 0x0A08)
2211  *      Used to replace the local MIB of a given LLDP agent. e.g. DCBx
2212  */
2213 struct i40e_aqc_lldp_set_local_mib {
2214 #define SET_LOCAL_MIB_AC_TYPE_DCBX_SHIFT        0
2215 #define SET_LOCAL_MIB_AC_TYPE_DCBX_MASK (1 << \
2216                                         SET_LOCAL_MIB_AC_TYPE_DCBX_SHIFT)
2217 #define SET_LOCAL_MIB_AC_TYPE_LOCAL_MIB 0x0
2218 #define SET_LOCAL_MIB_AC_TYPE_NON_WILLING_APPS_SHIFT    (1)
2219 #define SET_LOCAL_MIB_AC_TYPE_NON_WILLING_APPS_MASK     (1 << \
2220                                 SET_LOCAL_MIB_AC_TYPE_NON_WILLING_APPS_SHIFT)
2221 #define SET_LOCAL_MIB_AC_TYPE_NON_WILLING_APPS          0x1
2222         u8      type;
2223         u8      reserved0;
2224         __le16  length;
2225         u8      reserved1[4];
2226         __le32  address_high;
2227         __le32  address_low;
2228 };
2229
2230 I40E_CHECK_CMD_LENGTH(i40e_aqc_lldp_set_local_mib);
2231
2232 /*      Stop/Start LLDP Agent (direct 0x0A09)
2233  *      Used for stopping/starting specific LLDP agent. e.g. DCBx
2234  */
2235 struct i40e_aqc_lldp_stop_start_specific_agent {
2236 #define I40E_AQC_START_SPECIFIC_AGENT_SHIFT     0
2237 #define I40E_AQC_START_SPECIFIC_AGENT_MASK      (1 << I40E_AQC_START_SPECIFIC_AGENT_SHIFT)
2238         u8      command;
2239         u8      reserved[15];
2240 };
2241
2242 I40E_CHECK_CMD_LENGTH(i40e_aqc_lldp_stop_start_specific_agent);
2243
2244 /* Add Udp Tunnel command and completion (direct 0x0B00) */
2245 struct i40e_aqc_add_udp_tunnel {
2246         __le16  udp_port;
2247         u8      reserved0[3];
2248         u8      protocol_type;
2249 #define I40E_AQC_TUNNEL_TYPE_VXLAN      0x00
2250 #define I40E_AQC_TUNNEL_TYPE_NGE        0x01
2251 #define I40E_AQC_TUNNEL_TYPE_TEREDO     0x10
2252         u8      reserved1[10];
2253 };
2254
2255 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_udp_tunnel);
2256
2257 struct i40e_aqc_add_udp_tunnel_completion {
2258         __le16 udp_port;
2259         u8      filter_entry_index;
2260         u8      multiple_pfs;
2261 #define I40E_AQC_SINGLE_PF              0x0
2262 #define I40E_AQC_MULTIPLE_PFS           0x1
2263         u8      total_filters;
2264         u8      reserved[11];
2265 };
2266
2267 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_udp_tunnel_completion);
2268
2269 /* remove UDP Tunnel command (0x0B01) */
2270 struct i40e_aqc_remove_udp_tunnel {
2271         u8      reserved[2];
2272         u8      index; /* 0 to 15 */
2273         u8      reserved2[13];
2274 };
2275
2276 I40E_CHECK_CMD_LENGTH(i40e_aqc_remove_udp_tunnel);
2277
2278 struct i40e_aqc_del_udp_tunnel_completion {
2279         __le16  udp_port;
2280         u8      index; /* 0 to 15 */
2281         u8      multiple_pfs;
2282         u8      total_filters_used;
2283         u8      reserved1[11];
2284 };
2285
2286 I40E_CHECK_CMD_LENGTH(i40e_aqc_del_udp_tunnel_completion);
2287 #ifdef X722_SUPPORT
2288
2289 struct i40e_aqc_get_set_rss_key {
2290 #define I40E_AQC_SET_RSS_KEY_VSI_VALID          (0x1 << 15)
2291 #define I40E_AQC_SET_RSS_KEY_VSI_ID_SHIFT       0
2292 #define I40E_AQC_SET_RSS_KEY_VSI_ID_MASK        (0x3FF << \
2293                                         I40E_AQC_SET_RSS_KEY_VSI_ID_SHIFT)
2294         __le16  vsi_id;
2295         u8      reserved[6];
2296         __le32  addr_high;
2297         __le32  addr_low;
2298 };
2299
2300 I40E_CHECK_CMD_LENGTH(i40e_aqc_get_set_rss_key);
2301
2302 struct i40e_aqc_get_set_rss_key_data {
2303         u8 standard_rss_key[0x28];
2304         u8 extended_hash_key[0xc];
2305 };
2306
2307 I40E_CHECK_STRUCT_LEN(0x34, i40e_aqc_get_set_rss_key_data);
2308
2309 struct  i40e_aqc_get_set_rss_lut {
2310 #define I40E_AQC_SET_RSS_LUT_VSI_VALID          (0x1 << 15)
2311 #define I40E_AQC_SET_RSS_LUT_VSI_ID_SHIFT       0
2312 #define I40E_AQC_SET_RSS_LUT_VSI_ID_MASK        (0x3FF << \
2313                                         I40E_AQC_SET_RSS_LUT_VSI_ID_SHIFT)
2314         __le16  vsi_id;
2315 #define I40E_AQC_SET_RSS_LUT_TABLE_TYPE_SHIFT   0
2316 #define I40E_AQC_SET_RSS_LUT_TABLE_TYPE_MASK    (0x1 << \
2317                                         I40E_AQC_SET_RSS_LUT_TABLE_TYPE_SHIFT)
2318
2319 #define I40E_AQC_SET_RSS_LUT_TABLE_TYPE_VSI     0
2320 #define I40E_AQC_SET_RSS_LUT_TABLE_TYPE_PF      1
2321         __le16  flags;
2322         u8      reserved[4];
2323         __le32  addr_high;
2324         __le32  addr_low;
2325 };
2326
2327 I40E_CHECK_CMD_LENGTH(i40e_aqc_get_set_rss_lut);
2328 #endif
2329
2330 /* tunnel key structure 0x0B10 */
2331
2332 struct i40e_aqc_tunnel_key_structure {
2333         u8      key1_off;
2334         u8      key2_off;
2335         u8      key1_len;  /* 0 to 15 */
2336         u8      key2_len;  /* 0 to 15 */
2337         u8      flags;
2338 #define I40E_AQC_TUNNEL_KEY_STRUCT_OVERRIDE     0x01
2339 /* response flags */
2340 #define I40E_AQC_TUNNEL_KEY_STRUCT_SUCCESS      0x01
2341 #define I40E_AQC_TUNNEL_KEY_STRUCT_MODIFIED     0x02
2342 #define I40E_AQC_TUNNEL_KEY_STRUCT_OVERRIDDEN   0x03
2343         u8      network_key_index;
2344 #define I40E_AQC_NETWORK_KEY_INDEX_VXLAN                0x0
2345 #define I40E_AQC_NETWORK_KEY_INDEX_NGE                  0x1
2346 #define I40E_AQC_NETWORK_KEY_INDEX_FLEX_MAC_IN_UDP      0x2
2347 #define I40E_AQC_NETWORK_KEY_INDEX_GRE                  0x3
2348         u8      reserved[10];
2349 };
2350
2351 I40E_CHECK_CMD_LENGTH(i40e_aqc_tunnel_key_structure);
2352
2353 /* OEM mode commands (direct 0xFE0x) */
2354 struct i40e_aqc_oem_param_change {
2355         __le32  param_type;
2356 #define I40E_AQ_OEM_PARAM_TYPE_PF_CTL   0
2357 #define I40E_AQ_OEM_PARAM_TYPE_BW_CTL   1
2358 #define I40E_AQ_OEM_PARAM_MAC           2
2359         __le32  param_value1;
2360         __le16  param_value2;
2361         u8      reserved[6];
2362 };
2363
2364 I40E_CHECK_CMD_LENGTH(i40e_aqc_oem_param_change);
2365
2366 struct i40e_aqc_oem_state_change {
2367         __le32  state;
2368 #define I40E_AQ_OEM_STATE_LINK_DOWN     0x0
2369 #define I40E_AQ_OEM_STATE_LINK_UP       0x1
2370         u8      reserved[12];
2371 };
2372
2373 I40E_CHECK_CMD_LENGTH(i40e_aqc_oem_state_change);
2374
2375 /* Initialize OCSD (0xFE02, direct) */
2376 struct i40e_aqc_opc_oem_ocsd_initialize {
2377         u8 type_status;
2378         u8 reserved1[3];
2379         __le32 ocsd_memory_block_addr_high;
2380         __le32 ocsd_memory_block_addr_low;
2381         __le32 requested_update_interval;
2382 };
2383
2384 I40E_CHECK_CMD_LENGTH(i40e_aqc_opc_oem_ocsd_initialize);
2385
2386 /* Initialize OCBB  (0xFE03, direct) */
2387 struct i40e_aqc_opc_oem_ocbb_initialize {
2388         u8 type_status;
2389         u8 reserved1[3];
2390         __le32 ocbb_memory_block_addr_high;
2391         __le32 ocbb_memory_block_addr_low;
2392         u8 reserved2[4];
2393 };
2394
2395 I40E_CHECK_CMD_LENGTH(i40e_aqc_opc_oem_ocbb_initialize);
2396
2397 /* debug commands */
2398
2399 /* get device id (0xFF00) uses the generic structure */
2400
2401 /* set test more (0xFF01, internal) */
2402
2403 struct i40e_acq_set_test_mode {
2404         u8      mode;
2405 #define I40E_AQ_TEST_PARTIAL    0
2406 #define I40E_AQ_TEST_FULL       1
2407 #define I40E_AQ_TEST_NVM        2
2408         u8      reserved[3];
2409         u8      command;
2410 #define I40E_AQ_TEST_OPEN       0
2411 #define I40E_AQ_TEST_CLOSE      1
2412 #define I40E_AQ_TEST_INC        2
2413         u8      reserved2[3];
2414         __le32  address_high;
2415         __le32  address_low;
2416 };
2417
2418 I40E_CHECK_CMD_LENGTH(i40e_acq_set_test_mode);
2419
2420 /* Debug Read Register command (0xFF03)
2421  * Debug Write Register command (0xFF04)
2422  */
2423 struct i40e_aqc_debug_reg_read_write {
2424         __le32 reserved;
2425         __le32 address;
2426         __le32 value_high;
2427         __le32 value_low;
2428 };
2429
2430 I40E_CHECK_CMD_LENGTH(i40e_aqc_debug_reg_read_write);
2431
2432 /* Scatter/gather Reg Read  (indirect 0xFF05)
2433  * Scatter/gather Reg Write (indirect 0xFF06)
2434  */
2435
2436 /* i40e_aq_desc is used for the command */
2437 struct i40e_aqc_debug_reg_sg_element_data {
2438         __le32 address;
2439         __le32 value;
2440 };
2441
2442 /* Debug Modify register (direct 0xFF07) */
2443 struct i40e_aqc_debug_modify_reg {
2444         __le32 address;
2445         __le32 value;
2446         __le32 clear_mask;
2447         __le32 set_mask;
2448 };
2449
2450 I40E_CHECK_CMD_LENGTH(i40e_aqc_debug_modify_reg);
2451
2452 /* dump internal data (0xFF08, indirect) */
2453
2454 #define I40E_AQ_CLUSTER_ID_AUX          0
2455 #define I40E_AQ_CLUSTER_ID_SWITCH_FLU   1
2456 #define I40E_AQ_CLUSTER_ID_TXSCHED      2
2457 #define I40E_AQ_CLUSTER_ID_HMC          3
2458 #define I40E_AQ_CLUSTER_ID_MAC0         4
2459 #define I40E_AQ_CLUSTER_ID_MAC1         5
2460 #define I40E_AQ_CLUSTER_ID_MAC2         6
2461 #define I40E_AQ_CLUSTER_ID_MAC3         7
2462 #define I40E_AQ_CLUSTER_ID_DCB          8
2463 #define I40E_AQ_CLUSTER_ID_EMP_MEM      9
2464 #define I40E_AQ_CLUSTER_ID_PKT_BUF      10
2465 #define I40E_AQ_CLUSTER_ID_ALTRAM       11
2466
2467 struct i40e_aqc_debug_dump_internals {
2468         u8      cluster_id;
2469         u8      table_id;
2470         __le16  data_size;
2471         __le32  idx;
2472         __le32  address_high;
2473         __le32  address_low;
2474 };
2475
2476 I40E_CHECK_CMD_LENGTH(i40e_aqc_debug_dump_internals);
2477
2478 struct i40e_aqc_debug_modify_internals {
2479         u8      cluster_id;
2480         u8      cluster_specific_params[7];
2481         __le32  address_high;
2482         __le32  address_low;
2483 };
2484
2485 I40E_CHECK_CMD_LENGTH(i40e_aqc_debug_modify_internals);
2486
2487 #endif /* _I40E_ADMINQ_CMD_H_ */