drivers/net/i40e/base/i40e_adminq_cmd.h

   1 /*******************************************************************************
   2
   3 Copyright (c) 2013 - 2015, Intel Corporation
   4 All rights reserved.
   5
   6 Redistribution and use in source and binary forms, with or without
   7 modification, are permitted provided that the following conditions are met:
   8
   9  1. Redistributions of source code must retain the above copyright notice,
  10     this list of conditions and the following disclaimer.
  11
  12  2. Redistributions in binary form must reproduce the above copyright
  13     notice, this list of conditions and the following disclaimer in the
  14     documentation and/or other materials provided with the distribution.
  15
  16  3. Neither the name of the Intel Corporation nor the names of its
  17     contributors may be used to endorse or promote products derived from
  18     this software without specific prior written permission.
  19
  20 THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
  21 AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  22 IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  23 ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR CONTRIBUTORS BE
  24 LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
  25 CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
  26 SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
  27 INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
  28 CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
  29 ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE
  30 POSSIBILITY OF SUCH DAMAGE.
  31
  32 ***************************************************************************/
  33
  34 #ifndef _I40E_ADMINQ_CMD_H_
  35 #define _I40E_ADMINQ_CMD_H_
  36
  37 /* This header file defines the i40e Admin Queue commands and is shared between
  38  * i40e Firmware and Software.
  39  *
  40  * This file needs to comply with the Linux Kernel coding style.
  41  */
  42
  43 #define I40E_FW_API_VERSION_MAJOR       0x0001
  44 #define I40E_FW_API_VERSION_MINOR       0x0004
  45
  46 struct i40e_aq_desc {
  47         __le16 flags;
  48         __le16 opcode;
  49         __le16 datalen;
  50         __le16 retval;
  51         __le32 cookie_high;
  52         __le32 cookie_low;
  53         union {
  54                 struct {
  55                         __le32 param0;
  56                         __le32 param1;
  57                         __le32 param2;
  58                         __le32 param3;
  59                 } internal;
  60                 struct {
  61                         __le32 param0;
  62                         __le32 param1;
  63                         __le32 addr_high;
  64                         __le32 addr_low;
  65                 } external;
  66                 u8 raw[16];
  67         } params;
  68 };
  69
  70 /* Flags sub-structure
  71  * |0  |1  |2  |3  |4  |5  |6  |7  |8  |9  |10 |11 |12 |13 |14 |15 |
  72  * |DD |CMP|ERR|VFE| * *  RESERVED * * |LB |RD |VFC|BUF|SI |EI |FE |
  73  */
  74
  75 /* command flags and offsets*/
  76 #define I40E_AQ_FLAG_DD_SHIFT   0
  77 #define I40E_AQ_FLAG_CMP_SHIFT  1
  78 #define I40E_AQ_FLAG_ERR_SHIFT  2
  79 #define I40E_AQ_FLAG_VFE_SHIFT  3
  80 #define I40E_AQ_FLAG_LB_SHIFT   9
  81 #define I40E_AQ_FLAG_RD_SHIFT   10
  82 #define I40E_AQ_FLAG_VFC_SHIFT  11
  83 #define I40E_AQ_FLAG_BUF_SHIFT  12
  84 #define I40E_AQ_FLAG_SI_SHIFT   13
  85 #define I40E_AQ_FLAG_EI_SHIFT   14
  86 #define I40E_AQ_FLAG_FE_SHIFT   15
  87
  88 #define I40E_AQ_FLAG_DD         (1 << I40E_AQ_FLAG_DD_SHIFT)  /* 0x1    */
  89 #define I40E_AQ_FLAG_CMP        (1 << I40E_AQ_FLAG_CMP_SHIFT) /* 0x2    */
  90 #define I40E_AQ_FLAG_ERR        (1 << I40E_AQ_FLAG_ERR_SHIFT) /* 0x4    */
  91 #define I40E_AQ_FLAG_VFE        (1 << I40E_AQ_FLAG_VFE_SHIFT) /* 0x8    */
  92 #define I40E_AQ_FLAG_LB         (1 << I40E_AQ_FLAG_LB_SHIFT)  /* 0x200  */
  93 #define I40E_AQ_FLAG_RD         (1 << I40E_AQ_FLAG_RD_SHIFT)  /* 0x400  */
  94 #define I40E_AQ_FLAG_VFC        (1 << I40E_AQ_FLAG_VFC_SHIFT) /* 0x800  */
  95 #define I40E_AQ_FLAG_BUF        (1 << I40E_AQ_FLAG_BUF_SHIFT) /* 0x1000 */
  96 #define I40E_AQ_FLAG_SI         (1 << I40E_AQ_FLAG_SI_SHIFT)  /* 0x2000 */
  97 #define I40E_AQ_FLAG_EI         (1 << I40E_AQ_FLAG_EI_SHIFT)  /* 0x4000 */
  98 #define I40E_AQ_FLAG_FE         (1 << I40E_AQ_FLAG_FE_SHIFT)  /* 0x8000 */
  99
 100 /* error codes */
 101 enum i40e_admin_queue_err {
 102         I40E_AQ_RC_OK           = 0,  /* success */
 103         I40E_AQ_RC_EPERM        = 1,  /* Operation not permitted */
 104         I40E_AQ_RC_ENOENT       = 2,  /* No such element */
 105         I40E_AQ_RC_ESRCH        = 3,  /* Bad opcode */
 106         I40E_AQ_RC_EINTR        = 4,  /* operation interrupted */
 107         I40E_AQ_RC_EIO          = 5,  /* I/O error */
 108         I40E_AQ_RC_ENXIO        = 6,  /* No such resource */
 109         I40E_AQ_RC_E2BIG        = 7,  /* Arg too long */
 110         I40E_AQ_RC_EAGAIN       = 8,  /* Try again */
 111         I40E_AQ_RC_ENOMEM       = 9,  /* Out of memory */
 112         I40E_AQ_RC_EACCES       = 10, /* Permission denied */
 113         I40E_AQ_RC_EFAULT       = 11, /* Bad address */
 114         I40E_AQ_RC_EBUSY        = 12, /* Device or resource busy */
 115         I40E_AQ_RC_EEXIST       = 13, /* object already exists */
 116         I40E_AQ_RC_EINVAL       = 14, /* Invalid argument */
 117         I40E_AQ_RC_ENOTTY       = 15, /* Not a typewriter */
 118         I40E_AQ_RC_ENOSPC       = 16, /* No space left or alloc failure */
 119         I40E_AQ_RC_ENOSYS       = 17, /* Function not implemented */
 120         I40E_AQ_RC_ERANGE       = 18, /* Parameter out of range */
 121         I40E_AQ_RC_EFLUSHED     = 19, /* Cmd flushed due to prev cmd error */
 122         I40E_AQ_RC_BAD_ADDR     = 20, /* Descriptor contains a bad pointer */
 123         I40E_AQ_RC_EMODE        = 21, /* Op not allowed in current dev mode */
 124         I40E_AQ_RC_EFBIG        = 22, /* File too large */
 125 };
 126
 127 /* Admin Queue command opcodes */
 128 enum i40e_admin_queue_opc {
 129         /* aq commands */
 130         i40e_aqc_opc_get_version        = 0x0001,
 131         i40e_aqc_opc_driver_version     = 0x0002,
 132         i40e_aqc_opc_queue_shutdown     = 0x0003,
 133         i40e_aqc_opc_set_pf_context     = 0x0004,
 134
 135         /* resource ownership */
 136         i40e_aqc_opc_request_resource   = 0x0008,
 137         i40e_aqc_opc_release_resource   = 0x0009,
 138
 139         i40e_aqc_opc_list_func_capabilities     = 0x000A,
 140         i40e_aqc_opc_list_dev_capabilities      = 0x000B,
 141
 142 #ifdef X722_SUPPORT
 143         /* Proxy commands */
 144         i40e_aqc_opc_set_proxy_config           = 0x0104,
 145         i40e_aqc_opc_set_ns_proxy_table_entry   = 0x0105,
 146
 147 #endif
 148         /* LAA */
 149         i40e_aqc_opc_mac_address_read   = 0x0107,
 150         i40e_aqc_opc_mac_address_write  = 0x0108,
 151
 152         /* PXE */
 153         i40e_aqc_opc_clear_pxe_mode     = 0x0110,
 154
 155 #ifdef X722_SUPPORT
 156         /* WoL commands */
 157         i40e_aqc_opc_set_wol_filter     = 0x0120,
 158         i40e_aqc_opc_get_wake_reason    = 0x0121,
 159
 160 #endif
 161         /* internal switch commands */
 162         i40e_aqc_opc_get_switch_config          = 0x0200,
 163         i40e_aqc_opc_add_statistics             = 0x0201,
 164         i40e_aqc_opc_remove_statistics          = 0x0202,
 165         i40e_aqc_opc_set_port_parameters        = 0x0203,
 166         i40e_aqc_opc_get_switch_resource_alloc  = 0x0204,
 167
 168         i40e_aqc_opc_add_vsi                    = 0x0210,
 169         i40e_aqc_opc_update_vsi_parameters      = 0x0211,
 170         i40e_aqc_opc_get_vsi_parameters         = 0x0212,
 171
 172         i40e_aqc_opc_add_pv                     = 0x0220,
 173         i40e_aqc_opc_update_pv_parameters       = 0x0221,
 174         i40e_aqc_opc_get_pv_parameters          = 0x0222,
 175
 176         i40e_aqc_opc_add_veb                    = 0x0230,
 177         i40e_aqc_opc_update_veb_parameters      = 0x0231,
 178         i40e_aqc_opc_get_veb_parameters         = 0x0232,
 179
 180         i40e_aqc_opc_delete_element             = 0x0243,
 181
 182         i40e_aqc_opc_add_macvlan                = 0x0250,
 183         i40e_aqc_opc_remove_macvlan             = 0x0251,
 184         i40e_aqc_opc_add_vlan                   = 0x0252,
 185         i40e_aqc_opc_remove_vlan                = 0x0253,
 186         i40e_aqc_opc_set_vsi_promiscuous_modes  = 0x0254,
 187         i40e_aqc_opc_add_tag                    = 0x0255,
 188         i40e_aqc_opc_remove_tag                 = 0x0256,
 189         i40e_aqc_opc_add_multicast_etag         = 0x0257,
 190         i40e_aqc_opc_remove_multicast_etag      = 0x0258,
 191         i40e_aqc_opc_update_tag                 = 0x0259,
 192         i40e_aqc_opc_add_control_packet_filter  = 0x025A,
 193         i40e_aqc_opc_remove_control_packet_filter       = 0x025B,
 194         i40e_aqc_opc_add_cloud_filters          = 0x025C,
 195         i40e_aqc_opc_remove_cloud_filters       = 0x025D,
 196
 197         i40e_aqc_opc_add_mirror_rule    = 0x0260,
 198         i40e_aqc_opc_delete_mirror_rule = 0x0261,
 199
 200         /* DCB commands */
 201         i40e_aqc_opc_dcb_ignore_pfc     = 0x0301,
 202         i40e_aqc_opc_dcb_updated        = 0x0302,
 203
 204         /* TX scheduler */
 205         i40e_aqc_opc_configure_vsi_bw_limit             = 0x0400,
 206         i40e_aqc_opc_configure_vsi_ets_sla_bw_limit     = 0x0406,
 207         i40e_aqc_opc_configure_vsi_tc_bw                = 0x0407,
 208         i40e_aqc_opc_query_vsi_bw_config                = 0x0408,
 209         i40e_aqc_opc_query_vsi_ets_sla_config           = 0x040A,
 210         i40e_aqc_opc_configure_switching_comp_bw_limit  = 0x0410,
 211
 212         i40e_aqc_opc_enable_switching_comp_ets                  = 0x0413,
 213         i40e_aqc_opc_modify_switching_comp_ets                  = 0x0414,
 214         i40e_aqc_opc_disable_switching_comp_ets                 = 0x0415,
 215         i40e_aqc_opc_configure_switching_comp_ets_bw_limit      = 0x0416,
 216         i40e_aqc_opc_configure_switching_comp_bw_config         = 0x0417,
 217         i40e_aqc_opc_query_switching_comp_ets_config            = 0x0418,
 218         i40e_aqc_opc_query_port_ets_config                      = 0x0419,
 219         i40e_aqc_opc_query_switching_comp_bw_config             = 0x041A,
 220         i40e_aqc_opc_suspend_port_tx                            = 0x041B,
 221         i40e_aqc_opc_resume_port_tx                             = 0x041C,
 222         i40e_aqc_opc_configure_partition_bw                     = 0x041D,
 223
 224         /* hmc */
 225         i40e_aqc_opc_query_hmc_resource_profile = 0x0500,
 226         i40e_aqc_opc_set_hmc_resource_profile   = 0x0501,
 227
 228         /* phy commands*/
 229         i40e_aqc_opc_get_phy_abilities          = 0x0600,
 230         i40e_aqc_opc_set_phy_config             = 0x0601,
 231         i40e_aqc_opc_set_mac_config             = 0x0603,
 232         i40e_aqc_opc_set_link_restart_an        = 0x0605,
 233         i40e_aqc_opc_get_link_status            = 0x0607,
 234         i40e_aqc_opc_set_phy_int_mask           = 0x0613,
 235         i40e_aqc_opc_get_local_advt_reg         = 0x0614,
 236         i40e_aqc_opc_set_local_advt_reg         = 0x0615,
 237         i40e_aqc_opc_get_partner_advt           = 0x0616,
 238         i40e_aqc_opc_set_lb_modes               = 0x0618,
 239         i40e_aqc_opc_get_phy_wol_caps           = 0x0621,
 240         i40e_aqc_opc_set_phy_debug              = 0x0622,
 241         i40e_aqc_opc_upload_ext_phy_fm          = 0x0625,
 242
 243         /* NVM commands */
 244         i40e_aqc_opc_nvm_read                   = 0x0701,
 245         i40e_aqc_opc_nvm_erase                  = 0x0702,
 246         i40e_aqc_opc_nvm_update                 = 0x0703,
 247         i40e_aqc_opc_nvm_config_read            = 0x0704,
 248         i40e_aqc_opc_nvm_config_write           = 0x0705,
 249         i40e_aqc_opc_oem_post_update            = 0x0720,
 250
 251         /* virtualization commands */
 252         i40e_aqc_opc_send_msg_to_pf             = 0x0801,
 253         i40e_aqc_opc_send_msg_to_vf             = 0x0802,
 254         i40e_aqc_opc_send_msg_to_peer           = 0x0803,
 255
 256         /* alternate structure */
 257         i40e_aqc_opc_alternate_write            = 0x0900,
 258         i40e_aqc_opc_alternate_write_indirect   = 0x0901,
 259         i40e_aqc_opc_alternate_read             = 0x0902,
 260         i40e_aqc_opc_alternate_read_indirect    = 0x0903,
 261         i40e_aqc_opc_alternate_write_done       = 0x0904,
 262         i40e_aqc_opc_alternate_set_mode         = 0x0905,
 263         i40e_aqc_opc_alternate_clear_port       = 0x0906,
 264
 265         /* LLDP commands */
 266         i40e_aqc_opc_lldp_get_mib       = 0x0A00,
 267         i40e_aqc_opc_lldp_update_mib    = 0x0A01,
 268         i40e_aqc_opc_lldp_add_tlv       = 0x0A02,
 269         i40e_aqc_opc_lldp_update_tlv    = 0x0A03,
 270         i40e_aqc_opc_lldp_delete_tlv    = 0x0A04,
 271         i40e_aqc_opc_lldp_stop          = 0x0A05,
 272         i40e_aqc_opc_lldp_start         = 0x0A06,
 273         i40e_aqc_opc_get_cee_dcb_cfg    = 0x0A07,
 274         i40e_aqc_opc_lldp_set_local_mib = 0x0A08,
 275         i40e_aqc_opc_lldp_stop_start_spec_agent = 0x0A09,
 276
 277         /* Tunnel commands */
 278         i40e_aqc_opc_add_udp_tunnel     = 0x0B00,
 279         i40e_aqc_opc_del_udp_tunnel     = 0x0B01,
 280 #ifdef X722_SUPPORT
 281         i40e_aqc_opc_set_rss_key        = 0x0B02,
 282         i40e_aqc_opc_set_rss_lut        = 0x0B03,
 283         i40e_aqc_opc_get_rss_key        = 0x0B04,
 284         i40e_aqc_opc_get_rss_lut        = 0x0B05,
 285 #endif
 286
 287         /* Async Events */
 288         i40e_aqc_opc_event_lan_overflow         = 0x1001,
 289
 290         /* OEM commands */
 291         i40e_aqc_opc_oem_parameter_change       = 0xFE00,
 292         i40e_aqc_opc_oem_device_status_change   = 0xFE01,
 293         i40e_aqc_opc_oem_ocsd_initialize        = 0xFE02,
 294         i40e_aqc_opc_oem_ocbb_initialize        = 0xFE03,
 295
 296         /* debug commands */
 297         i40e_aqc_opc_debug_read_reg             = 0xFF03,
 298         i40e_aqc_opc_debug_write_reg            = 0xFF04,
 299         i40e_aqc_opc_debug_modify_reg           = 0xFF07,
 300         i40e_aqc_opc_debug_dump_internals       = 0xFF08,
 301 };
 302
 303 /* command structures and indirect data structures */
 304
 305 /* Structure naming conventions:
 306  * - no suffix for direct command descriptor structures
 307  * - _data for indirect sent data
 308  * - _resp for indirect return data (data which is both will use _data)
 309  * - _completion for direct return data
 310  * - _element_ for repeated elements (may also be _data or _resp)
 311  *
 312  * Command structures are expected to overlay the params.raw member of the basic
 313  * descriptor, and as such cannot exceed 16 bytes in length.
 314  */
 315
 316 /* This macro is used to generate a compilation error if a structure
 317  * is not exactly the correct length. It gives a divide by zero error if the
 318  * structure is not of the correct size, otherwise it creates an enum that is
 319  * never used.
 320  */
 321 #define I40E_CHECK_STRUCT_LEN(n, X) enum i40e_static_assert_enum_##X \
 322         { i40e_static_assert_##X = (n)/((sizeof(struct X) == (n)) ? 1 : 0) }
 323
 324 /* This macro is used extensively to ensure that command structures are 16
 325  * bytes in length as they have to map to the raw array of that size.
 326  */
 327 #define I40E_CHECK_CMD_LENGTH(X)        I40E_CHECK_STRUCT_LEN(16, X)
 328
 329 /* internal (0x00XX) commands */
 330
 331 /* Get version (direct 0x0001) */
 332 struct i40e_aqc_get_version {
 333         __le32 rom_ver;
 334         __le32 fw_build;
 335         __le16 fw_major;
 336         __le16 fw_minor;
 337         __le16 api_major;
 338         __le16 api_minor;
 339 };
 340
 341 I40E_CHECK_CMD_LENGTH(i40e_aqc_get_version);
 342
 343 /* Send driver version (indirect 0x0002) */
 344 struct i40e_aqc_driver_version {
 345         u8      driver_major_ver;
 346         u8      driver_minor_ver;
 347         u8      driver_build_ver;
 348         u8      driver_subbuild_ver;
 349         u8      reserved[4];
 350         __le32  address_high;
 351         __le32  address_low;
 352 };
 353
 354 I40E_CHECK_CMD_LENGTH(i40e_aqc_driver_version);
 355
 356 /* Queue Shutdown (direct 0x0003) */
 357 struct i40e_aqc_queue_shutdown {
 358         __le32  driver_unloading;
 359 #define I40E_AQ_DRIVER_UNLOADING        0x1
 360         u8      reserved[12];
 361 };
 362
 363 I40E_CHECK_CMD_LENGTH(i40e_aqc_queue_shutdown);
 364
 365 /* Set PF context (0x0004, direct) */
 366 struct i40e_aqc_set_pf_context {
 367         u8      pf_id;
 368         u8      reserved[15];
 369 };
 370
 371 I40E_CHECK_CMD_LENGTH(i40e_aqc_set_pf_context);
 372
 373 /* Request resource ownership (direct 0x0008)
 374  * Release resource ownership (direct 0x0009)
 375  */
 376 #define I40E_AQ_RESOURCE_NVM                    1
 377 #define I40E_AQ_RESOURCE_SDP                    2
 378 #define I40E_AQ_RESOURCE_ACCESS_READ            1
 379 #define I40E_AQ_RESOURCE_ACCESS_WRITE           2
 380 #define I40E_AQ_RESOURCE_NVM_READ_TIMEOUT       3000
 381 #define I40E_AQ_RESOURCE_NVM_WRITE_TIMEOUT      180000
 382
 383 struct i40e_aqc_request_resource {
 384         __le16  resource_id;
 385         __le16  access_type;
 386         __le32  timeout;
 387         __le32  resource_number;
 388         u8      reserved[4];
 389 };
 390
 391 I40E_CHECK_CMD_LENGTH(i40e_aqc_request_resource);
 392
 393 /* Get function capabilities (indirect 0x000A)
 394  * Get device capabilities (indirect 0x000B)
 395  */
 396 struct i40e_aqc_list_capabilites {
 397         u8 command_flags;
 398 #define I40E_AQ_LIST_CAP_PF_INDEX_EN    1
 399         u8 pf_index;
 400         u8 reserved[2];
 401         __le32 count;
 402         __le32 addr_high;
 403         __le32 addr_low;
 404 };
 405
 406 I40E_CHECK_CMD_LENGTH(i40e_aqc_list_capabilites);
 407
 408 struct i40e_aqc_list_capabilities_element_resp {
 409         __le16  id;
 410         u8      major_rev;
 411         u8      minor_rev;
 412         __le32  number;
 413         __le32  logical_id;
 414         __le32  phys_id;
 415         u8      reserved[16];
 416 };
 417
 418 /* list of caps */
 419
 420 #define I40E_AQ_CAP_ID_SWITCH_MODE      0x0001
 421 #define I40E_AQ_CAP_ID_MNG_MODE         0x0002
 422 #define I40E_AQ_CAP_ID_NPAR_ACTIVE      0x0003
 423 #define I40E_AQ_CAP_ID_OS2BMC_CAP       0x0004
 424 #define I40E_AQ_CAP_ID_FUNCTIONS_VALID  0x0005
 425 #define I40E_AQ_CAP_ID_ALTERNATE_RAM    0x0006
 426 #define I40E_AQ_CAP_ID_WOL_AND_PROXY    0x0008
 427 #define I40E_AQ_CAP_ID_SRIOV            0x0012
 428 #define I40E_AQ_CAP_ID_VF               0x0013
 429 #define I40E_AQ_CAP_ID_VMDQ             0x0014
 430 #define I40E_AQ_CAP_ID_8021QBG          0x0015
 431 #define I40E_AQ_CAP_ID_8021QBR          0x0016
 432 #define I40E_AQ_CAP_ID_VSI              0x0017
 433 #define I40E_AQ_CAP_ID_DCB              0x0018
 434 #define I40E_AQ_CAP_ID_FCOE             0x0021
 435 #define I40E_AQ_CAP_ID_ISCSI            0x0022
 436 #define I40E_AQ_CAP_ID_RSS              0x0040
 437 #define I40E_AQ_CAP_ID_RXQ              0x0041
 438 #define I40E_AQ_CAP_ID_TXQ              0x0042
 439 #define I40E_AQ_CAP_ID_MSIX             0x0043
 440 #define I40E_AQ_CAP_ID_VF_MSIX          0x0044
 441 #define I40E_AQ_CAP_ID_FLOW_DIRECTOR    0x0045
 442 #define I40E_AQ_CAP_ID_1588             0x0046
 443 #define I40E_AQ_CAP_ID_IWARP            0x0051
 444 #define I40E_AQ_CAP_ID_LED              0x0061
 445 #define I40E_AQ_CAP_ID_SDP              0x0062
 446 #define I40E_AQ_CAP_ID_MDIO             0x0063
 447 #define I40E_AQ_CAP_ID_WSR_PROT         0x0064
 448 #define I40E_AQ_CAP_ID_FLEX10           0x00F1
 449 #define I40E_AQ_CAP_ID_CEM              0x00F2
 450
 451 /* Set CPPM Configuration (direct 0x0103) */
 452 struct i40e_aqc_cppm_configuration {
 453         __le16  command_flags;
 454 #define I40E_AQ_CPPM_EN_LTRC    0x0800
 455 #define I40E_AQ_CPPM_EN_DMCTH   0x1000
 456 #define I40E_AQ_CPPM_EN_DMCTLX  0x2000
 457 #define I40E_AQ_CPPM_EN_HPTC    0x4000
 458 #define I40E_AQ_CPPM_EN_DMARC   0x8000
 459         __le16  ttlx;
 460         __le32  dmacr;
 461         __le16  dmcth;
 462         u8      hptc;
 463         u8      reserved;
 464         __le32  pfltrc;
 465 };
 466
 467 I40E_CHECK_CMD_LENGTH(i40e_aqc_cppm_configuration);
 468
 469 /* Set ARP Proxy command / response (indirect 0x0104) */
 470 struct i40e_aqc_arp_proxy_data {
 471         __le16  command_flags;
 472 #define I40E_AQ_ARP_INIT_IPV4   0x0008
 473 #define I40E_AQ_ARP_UNSUP_CTL   0x0010
 474 #define I40E_AQ_ARP_ENA         0x0020
 475 #define I40E_AQ_ARP_ADD_IPV4    0x0040
 476 #define I40E_AQ_ARP_DEL_IPV4    0x0080
 477         __le16  table_id;
 478         __le32  pfpm_proxyfc;
 479         __le32  ip_addr;
 480         u8      mac_addr[6];
 481         u8      reserved[2];
 482 };
 483
 484 I40E_CHECK_STRUCT_LEN(0x14, i40e_aqc_arp_proxy_data);
 485
 486 /* Set NS Proxy Table Entry Command (indirect 0x0105) */
 487 struct i40e_aqc_ns_proxy_data {
 488         __le16  table_idx_mac_addr_0;
 489         __le16  table_idx_mac_addr_1;
 490         __le16  table_idx_ipv6_0;
 491         __le16  table_idx_ipv6_1;
 492         __le16  control;
 493 #define I40E_AQ_NS_PROXY_ADD_0          0x0100
 494 #define I40E_AQ_NS_PROXY_DEL_0          0x0200
 495 #define I40E_AQ_NS_PROXY_ADD_1          0x0400
 496 #define I40E_AQ_NS_PROXY_DEL_1          0x0800
 497 #define I40E_AQ_NS_PROXY_ADD_IPV6_0     0x1000
 498 #define I40E_AQ_NS_PROXY_DEL_IPV6_0     0x2000
 499 #define I40E_AQ_NS_PROXY_ADD_IPV6_1     0x4000
 500 #define I40E_AQ_NS_PROXY_DEL_IPV6_1     0x8000
 501 #define I40E_AQ_NS_PROXY_COMMAND_SEQ    0x0001
 502 #define I40E_AQ_NS_PROXY_INIT_IPV6_TBL  0x0002
 503 #define I40E_AQ_NS_PROXY_INIT_MAC_TBL   0x0004
 504         u8      mac_addr_0[6];
 505         u8      mac_addr_1[6];
 506         u8      local_mac_addr[6];
 507         u8      ipv6_addr_0[16]; /* Warning! spec specifies BE byte order */
 508         u8      ipv6_addr_1[16];
 509 };
 510
 511 I40E_CHECK_STRUCT_LEN(0x3c, i40e_aqc_ns_proxy_data);
 512
 513 /* Manage LAA Command (0x0106) - obsolete */
 514 struct i40e_aqc_mng_laa {
 515         __le16  command_flags;
 516 #define I40E_AQ_LAA_FLAG_WR     0x8000
 517         u8      reserved[2];
 518         __le32  sal;
 519         __le16  sah;
 520         u8      reserved2[6];
 521 };
 522
 523 I40E_CHECK_CMD_LENGTH(i40e_aqc_mng_laa);
 524
 525 /* Manage MAC Address Read Command (indirect 0x0107) */
 526 struct i40e_aqc_mac_address_read {
 527         __le16  command_flags;
 528 #define I40E_AQC_LAN_ADDR_VALID         0x10
 529 #define I40E_AQC_SAN_ADDR_VALID         0x20
 530 #define I40E_AQC_PORT_ADDR_VALID        0x40
 531 #define I40E_AQC_WOL_ADDR_VALID         0x80
 532 #define I40E_AQC_MC_MAG_EN_VALID        0x100
 533 #define I40E_AQC_ADDR_VALID_MASK        0x1F0
 534         u8      reserved[6];
 535         __le32  addr_high;
 536         __le32  addr_low;
 537 };
 538
 539 I40E_CHECK_CMD_LENGTH(i40e_aqc_mac_address_read);
 540
 541 struct i40e_aqc_mac_address_read_data {
 542         u8 pf_lan_mac[6];
 543         u8 pf_san_mac[6];
 544         u8 port_mac[6];
 545         u8 pf_wol_mac[6];
 546 };
 547
 548 I40E_CHECK_STRUCT_LEN(24, i40e_aqc_mac_address_read_data);
 549
 550 /* Manage MAC Address Write Command (0x0108) */
 551 struct i40e_aqc_mac_address_write {
 552         __le16  command_flags;
 553 #define I40E_AQC_WRITE_TYPE_LAA_ONLY    0x0000
 554 #define I40E_AQC_WRITE_TYPE_LAA_WOL     0x4000
 555 #define I40E_AQC_WRITE_TYPE_PORT        0x8000
 556 #define I40E_AQC_WRITE_TYPE_UPDATE_MC_MAG       0xC000
 557 #define I40E_AQC_WRITE_TYPE_MASK        0xC000
 558
 559         __le16  mac_sah;
 560         __le32  mac_sal;
 561         u8      reserved[8];
 562 };
 563
 564 I40E_CHECK_CMD_LENGTH(i40e_aqc_mac_address_write);
 565
 566 /* PXE commands (0x011x) */
 567
 568 /* Clear PXE Command and response  (direct 0x0110) */
 569 struct i40e_aqc_clear_pxe {
 570         u8      rx_cnt;
 571         u8      reserved[15];
 572 };
 573
 574 I40E_CHECK_CMD_LENGTH(i40e_aqc_clear_pxe);
 575
 576 #ifdef X722_SUPPORT
 577 /* Set WoL Filter (0x0120) */
 578
 579 struct i40e_aqc_set_wol_filter {
 580         __le16 filter_index;
 581 #define I40E_AQC_MAX_NUM_WOL_FILTERS    8
 582         __le16 cmd_flags;
 583 #define I40E_AQC_SET_WOL_FILTER                         0x8000
 584 #define I40E_AQC_SET_WOL_FILTER_NO_TCO_WOL              0x4000
 585         __le16 valid_flags;
 586 #define I40E_AQC_SET_WOL_FILTER_ACTION_VALID            0x8000
 587 #define I40E_AQC_SET_WOL_FILTER_NO_TCO_ACTION_VALID     0x4000
 588         u8 reserved[2];
 589         __le32  address_high;
 590         __le32  address_low;
 591 };
 592
 593 I40E_CHECK_CMD_LENGTH(i40e_aqc_set_wol_filter);
 594
 595 /* Get Wake Reason (0x0121) */
 596
 597 struct i40e_aqc_get_wake_reason_completion {
 598         u8 reserved_1[2];
 599         __le16 wake_reason;
 600         u8 reserved_2[12];
 601 };
 602
 603 I40E_CHECK_CMD_LENGTH(i40e_aqc_get_wake_reason_completion);
 604
 605 struct i40e_aqc_set_wol_filter_data {
 606         u8 filter[128];
 607         u8 mask[16];
 608 };
 609
 610 I40E_CHECK_STRUCT_LEN(0x90, i40e_aqc_set_wol_filter_data);
 611
 612 #endif /* X722_SUPPORT */
 613 /* Switch configuration commands (0x02xx) */
 614
 615 /* Used by many indirect commands that only pass an seid and a buffer in the
 616  * command
 617  */
 618 struct i40e_aqc_switch_seid {
 619         __le16  seid;
 620         u8      reserved[6];
 621         __le32  addr_high;
 622         __le32  addr_low;
 623 };
 624
 625 I40E_CHECK_CMD_LENGTH(i40e_aqc_switch_seid);
 626
 627 /* Get Switch Configuration command (indirect 0x0200)
 628  * uses i40e_aqc_switch_seid for the descriptor
 629  */
 630 struct i40e_aqc_get_switch_config_header_resp {
 631         __le16  num_reported;
 632         __le16  num_total;
 633         u8      reserved[12];
 634 };
 635
 636 I40E_CHECK_CMD_LENGTH(i40e_aqc_get_switch_config_header_resp);
 637
 638 struct i40e_aqc_switch_config_element_resp {
 639         u8      element_type;
 640 #define I40E_AQ_SW_ELEM_TYPE_MAC        1
 641 #define I40E_AQ_SW_ELEM_TYPE_PF         2
 642 #define I40E_AQ_SW_ELEM_TYPE_VF         3
 643 #define I40E_AQ_SW_ELEM_TYPE_EMP        4
 644 #define I40E_AQ_SW_ELEM_TYPE_BMC        5
 645 #define I40E_AQ_SW_ELEM_TYPE_PV         16
 646 #define I40E_AQ_SW_ELEM_TYPE_VEB        17
 647 #define I40E_AQ_SW_ELEM_TYPE_PA         18
 648 #define I40E_AQ_SW_ELEM_TYPE_VSI        19
 649         u8      revision;
 650 #define I40E_AQ_SW_ELEM_REV_1           1
 651         __le16  seid;
 652         __le16  uplink_seid;
 653         __le16  downlink_seid;
 654         u8      reserved[3];
 655         u8      connection_type;
 656 #define I40E_AQ_CONN_TYPE_REGULAR       0x1
 657 #define I40E_AQ_CONN_TYPE_DEFAULT       0x2
 658 #define I40E_AQ_CONN_TYPE_CASCADED      0x3
 659         __le16  scheduler_id;
 660         __le16  element_info;
 661 };
 662
 663 I40E_CHECK_STRUCT_LEN(0x10, i40e_aqc_switch_config_element_resp);
 664
 665 /* Get Switch Configuration (indirect 0x0200)
 666  *    an array of elements are returned in the response buffer
 667  *    the first in the array is the header, remainder are elements
 668  */
 669 struct i40e_aqc_get_switch_config_resp {
 670         struct i40e_aqc_get_switch_config_header_resp   header;
 671         struct i40e_aqc_switch_config_element_resp      element[1];
 672 };
 673
 674 I40E_CHECK_STRUCT_LEN(0x20, i40e_aqc_get_switch_config_resp);
 675
 676 /* Add Statistics (direct 0x0201)
 677  * Remove Statistics (direct 0x0202)
 678  */
 679 struct i40e_aqc_add_remove_statistics {
 680         __le16  seid;
 681         __le16  vlan;
 682         __le16  stat_index;
 683         u8      reserved[10];
 684 };
 685
 686 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_remove_statistics);
 687
 688 /* Set Port Parameters command (direct 0x0203) */
 689 struct i40e_aqc_set_port_parameters {
 690         __le16  command_flags;
 691 #define I40E_AQ_SET_P_PARAMS_SAVE_BAD_PACKETS   1
 692 #define I40E_AQ_SET_P_PARAMS_PAD_SHORT_PACKETS  2 /* must set! */
 693 #define I40E_AQ_SET_P_PARAMS_DOUBLE_VLAN_ENA    4
 694         __le16  bad_frame_vsi;
 695         __le16  default_seid;        /* reserved for command */
 696         u8      reserved[10];
 697 };
 698
 699 I40E_CHECK_CMD_LENGTH(i40e_aqc_set_port_parameters);
 700
 701 /* Get Switch Resource Allocation (indirect 0x0204) */
 702 struct i40e_aqc_get_switch_resource_alloc {
 703         u8      num_entries;         /* reserved for command */
 704         u8      reserved[7];
 705         __le32  addr_high;
 706         __le32  addr_low;
 707 };
 708
 709 I40E_CHECK_CMD_LENGTH(i40e_aqc_get_switch_resource_alloc);
 710
 711 /* expect an array of these structs in the response buffer */
 712 struct i40e_aqc_switch_resource_alloc_element_resp {
 713         u8      resource_type;
 714 #define I40E_AQ_RESOURCE_TYPE_VEB               0x0
 715 #define I40E_AQ_RESOURCE_TYPE_VSI               0x1
 716 #define I40E_AQ_RESOURCE_TYPE_MACADDR           0x2
 717 #define I40E_AQ_RESOURCE_TYPE_STAG              0x3
 718 #define I40E_AQ_RESOURCE_TYPE_ETAG              0x4
 719 #define I40E_AQ_RESOURCE_TYPE_MULTICAST_HASH    0x5
 720 #define I40E_AQ_RESOURCE_TYPE_UNICAST_HASH      0x6
 721 #define I40E_AQ_RESOURCE_TYPE_VLAN              0x7
 722 #define I40E_AQ_RESOURCE_TYPE_VSI_LIST_ENTRY    0x8
 723 #define I40E_AQ_RESOURCE_TYPE_ETAG_LIST_ENTRY   0x9
 724 #define I40E_AQ_RESOURCE_TYPE_VLAN_STAT_POOL    0xA
 725 #define I40E_AQ_RESOURCE_TYPE_MIRROR_RULE       0xB
 726 #define I40E_AQ_RESOURCE_TYPE_QUEUE_SETS        0xC
 727 #define I40E_AQ_RESOURCE_TYPE_VLAN_FILTERS      0xD
 728 #define I40E_AQ_RESOURCE_TYPE_INNER_MAC_FILTERS 0xF
 729 #define I40E_AQ_RESOURCE_TYPE_IP_FILTERS        0x10
 730 #define I40E_AQ_RESOURCE_TYPE_GRE_VN_KEYS       0x11
 731 #define I40E_AQ_RESOURCE_TYPE_VN2_KEYS          0x12
 732 #define I40E_AQ_RESOURCE_TYPE_TUNNEL_PORTS      0x13
 733         u8      reserved1;
 734         __le16  guaranteed;
 735         __le16  total;
 736         __le16  used;
 737         __le16  total_unalloced;
 738         u8      reserved2[6];
 739 };
 740
 741 I40E_CHECK_STRUCT_LEN(0x10, i40e_aqc_switch_resource_alloc_element_resp);
 742
 743 /* Add VSI (indirect 0x0210)
 744  *    this indirect command uses struct i40e_aqc_vsi_properties_data
 745  *    as the indirect buffer (128 bytes)
 746  *
 747  * Update VSI (indirect 0x211)
 748  *     uses the same data structure as Add VSI
 749  *
 750  * Get VSI (indirect 0x0212)
 751  *     uses the same completion and data structure as Add VSI
 752  */
 753 struct i40e_aqc_add_get_update_vsi {
 754         __le16  uplink_seid;
 755         u8      connection_type;
 756 #define I40E_AQ_VSI_CONN_TYPE_NORMAL    0x1
 757 #define I40E_AQ_VSI_CONN_TYPE_DEFAULT   0x2
 758 #define I40E_AQ_VSI_CONN_TYPE_CASCADED  0x3
 759         u8      reserved1;
 760         u8      vf_id;
 761         u8      reserved2;
 762         __le16  vsi_flags;
 763 #define I40E_AQ_VSI_TYPE_SHIFT          0x0
 764 #define I40E_AQ_VSI_TYPE_MASK           (0x3 << I40E_AQ_VSI_TYPE_SHIFT)
 765 #define I40E_AQ_VSI_TYPE_VF             0x0
 766 #define I40E_AQ_VSI_TYPE_VMDQ2          0x1
 767 #define I40E_AQ_VSI_TYPE_PF             0x2
 768 #define I40E_AQ_VSI_TYPE_EMP_MNG        0x3
 769 #define I40E_AQ_VSI_FLAG_CASCADED_PV    0x4
 770         __le32  addr_high;
 771         __le32  addr_low;
 772 };
 773
 774 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_get_update_vsi);
 775
 776 struct i40e_aqc_add_get_update_vsi_completion {
 777         __le16 seid;
 778         __le16 vsi_number;
 779         __le16 vsi_used;
 780         __le16 vsi_free;
 781         __le32 addr_high;
 782         __le32 addr_low;
 783 };
 784
 785 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_get_update_vsi_completion);
 786
 787 struct i40e_aqc_vsi_properties_data {
 788         /* first 96 byte are written by SW */
 789         __le16  valid_sections;
 790 #define I40E_AQ_VSI_PROP_SWITCH_VALID           0x0001
 791 #define I40E_AQ_VSI_PROP_SECURITY_VALID         0x0002
 792 #define I40E_AQ_VSI_PROP_VLAN_VALID             0x0004
 793 #define I40E_AQ_VSI_PROP_CAS_PV_VALID           0x0008
 794 #define I40E_AQ_VSI_PROP_INGRESS_UP_VALID       0x0010
 795 #define I40E_AQ_VSI_PROP_EGRESS_UP_VALID        0x0020
 796 #define I40E_AQ_VSI_PROP_QUEUE_MAP_VALID        0x0040
 797 #define I40E_AQ_VSI_PROP_QUEUE_OPT_VALID        0x0080
 798 #define I40E_AQ_VSI_PROP_OUTER_UP_VALID         0x0100
 799 #define I40E_AQ_VSI_PROP_SCHED_VALID            0x0200
 800         /* switch section */
 801         __le16  switch_id; /* 12bit id combined with flags below */
 802 #define I40E_AQ_VSI_SW_ID_SHIFT         0x0000
 803 #define I40E_AQ_VSI_SW_ID_MASK          (0xFFF << I40E_AQ_VSI_SW_ID_SHIFT)
 804 #define I40E_AQ_VSI_SW_ID_FLAG_NOT_STAG 0x1000
 805 #define I40E_AQ_VSI_SW_ID_FLAG_ALLOW_LB 0x2000
 806 #define I40E_AQ_VSI_SW_ID_FLAG_LOCAL_LB 0x4000
 807         u8      sw_reserved[2];
 808         /* security section */
 809         u8      sec_flags;
 810 #define I40E_AQ_VSI_SEC_FLAG_ALLOW_DEST_OVRD    0x01
 811 #define I40E_AQ_VSI_SEC_FLAG_ENABLE_VLAN_CHK    0x02
 812 #define I40E_AQ_VSI_SEC_FLAG_ENABLE_MAC_CHK     0x04
 813         u8      sec_reserved;
 814         /* VLAN section */
 815         __le16  pvid; /* VLANS include priority bits */
 816         __le16  fcoe_pvid;
 817         u8      port_vlan_flags;
 818 #define I40E_AQ_VSI_PVLAN_MODE_SHIFT    0x00
 819 #define I40E_AQ_VSI_PVLAN_MODE_MASK     (0x03 << \
 820                                          I40E_AQ_VSI_PVLAN_MODE_SHIFT)
 821 #define I40E_AQ_VSI_PVLAN_MODE_TAGGED   0x01
 822 #define I40E_AQ_VSI_PVLAN_MODE_UNTAGGED 0x02
 823 #define I40E_AQ_VSI_PVLAN_MODE_ALL      0x03
 824 #define I40E_AQ_VSI_PVLAN_INSERT_PVID   0x04
 825 #define I40E_AQ_VSI_PVLAN_EMOD_SHIFT    0x03
 826 #define I40E_AQ_VSI_PVLAN_EMOD_MASK     (0x3 << \
 827                                          I40E_AQ_VSI_PVLAN_EMOD_SHIFT)
 828 #define I40E_AQ_VSI_PVLAN_EMOD_STR_BOTH 0x0
 829 #define I40E_AQ_VSI_PVLAN_EMOD_STR_UP   0x08
 830 #define I40E_AQ_VSI_PVLAN_EMOD_STR      0x10
 831 #define I40E_AQ_VSI_PVLAN_EMOD_NOTHING  0x18
 832         u8      pvlan_reserved[3];
 833         /* ingress egress up sections */
 834         __le32  ingress_table; /* bitmap, 3 bits per up */
 835 #define I40E_AQ_VSI_UP_TABLE_UP0_SHIFT  0
 836 #define I40E_AQ_VSI_UP_TABLE_UP0_MASK   (0x7 << \
 837                                          I40E_AQ_VSI_UP_TABLE_UP0_SHIFT)
 838 #define I40E_AQ_VSI_UP_TABLE_UP1_SHIFT  3
 839 #define I40E_AQ_VSI_UP_TABLE_UP1_MASK   (0x7 << \
 840                                          I40E_AQ_VSI_UP_TABLE_UP1_SHIFT)
 841 #define I40E_AQ_VSI_UP_TABLE_UP2_SHIFT  6
 842 #define I40E_AQ_VSI_UP_TABLE_UP2_MASK   (0x7 << \
 843                                          I40E_AQ_VSI_UP_TABLE_UP2_SHIFT)
 844 #define I40E_AQ_VSI_UP_TABLE_UP3_SHIFT  9
 845 #define I40E_AQ_VSI_UP_TABLE_UP3_MASK   (0x7 << \
 846                                          I40E_AQ_VSI_UP_TABLE_UP3_SHIFT)
 847 #define I40E_AQ_VSI_UP_TABLE_UP4_SHIFT  12
 848 #define I40E_AQ_VSI_UP_TABLE_UP4_MASK   (0x7 << \
 849                                          I40E_AQ_VSI_UP_TABLE_UP4_SHIFT)
 850 #define I40E_AQ_VSI_UP_TABLE_UP5_SHIFT  15
 851 #define I40E_AQ_VSI_UP_TABLE_UP5_MASK   (0x7 << \
 852                                          I40E_AQ_VSI_UP_TABLE_UP5_SHIFT)
 853 #define I40E_AQ_VSI_UP_TABLE_UP6_SHIFT  18
 854 #define I40E_AQ_VSI_UP_TABLE_UP6_MASK   (0x7 << \
 855                                          I40E_AQ_VSI_UP_TABLE_UP6_SHIFT)
 856 #define I40E_AQ_VSI_UP_TABLE_UP7_SHIFT  21
 857 #define I40E_AQ_VSI_UP_TABLE_UP7_MASK   (0x7 << \
 858                                          I40E_AQ_VSI_UP_TABLE_UP7_SHIFT)
 859         __le32  egress_table;   /* same defines as for ingress table */
 860         /* cascaded PV section */
 861         __le16  cas_pv_tag;
 862         u8      cas_pv_flags;
 863 #define I40E_AQ_VSI_CAS_PV_TAGX_SHIFT           0x00
 864 #define I40E_AQ_VSI_CAS_PV_TAGX_MASK            (0x03 << \
 865                                                  I40E_AQ_VSI_CAS_PV_TAGX_SHIFT)
 866 #define I40E_AQ_VSI_CAS_PV_TAGX_LEAVE           0x00
 867 #define I40E_AQ_VSI_CAS_PV_TAGX_REMOVE          0x01
 868 #define I40E_AQ_VSI_CAS_PV_TAGX_COPY            0x02
 869 #define I40E_AQ_VSI_CAS_PV_INSERT_TAG           0x10
 870 #define I40E_AQ_VSI_CAS_PV_ETAG_PRUNE           0x20
 871 #define I40E_AQ_VSI_CAS_PV_ACCEPT_HOST_TAG      0x40
 872         u8      cas_pv_reserved;
 873         /* queue mapping section */
 874         __le16  mapping_flags;
 875 #define I40E_AQ_VSI_QUE_MAP_CONTIG      0x0
 876 #define I40E_AQ_VSI_QUE_MAP_NONCONTIG   0x1
 877         __le16  queue_mapping[16];
 878 #define I40E_AQ_VSI_QUEUE_SHIFT         0x0
 879 #define I40E_AQ_VSI_QUEUE_MASK          (0x7FF << I40E_AQ_VSI_QUEUE_SHIFT)
 880         __le16  tc_mapping[8];
 881 #define I40E_AQ_VSI_TC_QUE_OFFSET_SHIFT 0
 882 #define I40E_AQ_VSI_TC_QUE_OFFSET_MASK  (0x1FF << \
 883                                          I40E_AQ_VSI_TC_QUE_OFFSET_SHIFT)
 884 #define I40E_AQ_VSI_TC_QUE_NUMBER_SHIFT 9
 885 #define I40E_AQ_VSI_TC_QUE_NUMBER_MASK  (0x7 << \
 886                                          I40E_AQ_VSI_TC_QUE_NUMBER_SHIFT)
 887         /* queueing option section */
 888         u8      queueing_opt_flags;
 889 #define I40E_AQ_VSI_QUE_OPT_TCP_ENA     0x10
 890 #define I40E_AQ_VSI_QUE_OPT_FCOE_ENA    0x20
 891 #ifdef X722_SUPPORT
 892 #define I40E_AQ_VSI_QUE_OPT_RSS_LUT_PF  0x00
 893 #define I40E_AQ_VSI_QUE_OPT_RSS_LUT_VSI 0x40
 894 #endif
 895         u8      queueing_opt_reserved[3];
 896         /* scheduler section */
 897         u8      up_enable_bits;
 898         u8      sched_reserved;
 899         /* outer up section */
 900         __le32  outer_up_table; /* same structure and defines as ingress table */
 901         u8      cmd_reserved[8];
 902         /* last 32 bytes are written by FW */
 903         __le16  qs_handle[8];
 904 #define I40E_AQ_VSI_QS_HANDLE_INVALID   0xFFFF
 905         __le16  stat_counter_idx;
 906         __le16  sched_id;
 907         u8      resp_reserved[12];
 908 };
 909
 910 I40E_CHECK_STRUCT_LEN(128, i40e_aqc_vsi_properties_data);
 911
 912 /* Add Port Virtualizer (direct 0x0220)
 913  * also used for update PV (direct 0x0221) but only flags are used
 914  * (IS_CTRL_PORT only works on add PV)
 915  */
 916 struct i40e_aqc_add_update_pv {
 917         __le16  command_flags;
 918 #define I40E_AQC_PV_FLAG_PV_TYPE                0x1
 919 #define I40E_AQC_PV_FLAG_FWD_UNKNOWN_STAG_EN    0x2
 920 #define I40E_AQC_PV_FLAG_FWD_UNKNOWN_ETAG_EN    0x4
 921 #define I40E_AQC_PV_FLAG_IS_CTRL_PORT           0x8
 922         __le16  uplink_seid;
 923         __le16  connected_seid;
 924         u8      reserved[10];
 925 };
 926
 927 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_update_pv);
 928
 929 struct i40e_aqc_add_update_pv_completion {
 930         /* reserved for update; for add also encodes error if rc == ENOSPC */
 931         __le16  pv_seid;
 932 #define I40E_AQC_PV_ERR_FLAG_NO_PV      0x1
 933 #define I40E_AQC_PV_ERR_FLAG_NO_SCHED   0x2
 934 #define I40E_AQC_PV_ERR_FLAG_NO_COUNTER 0x4
 935 #define I40E_AQC_PV_ERR_FLAG_NO_ENTRY   0x8
 936         u8      reserved[14];
 937 };
 938
 939 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_update_pv_completion);
 940
 941 /* Get PV Params (direct 0x0222)
 942  * uses i40e_aqc_switch_seid for the descriptor
 943  */
 944
 945 struct i40e_aqc_get_pv_params_completion {
 946         __le16  seid;
 947         __le16  default_stag;
 948         __le16  pv_flags; /* same flags as add_pv */
 949 #define I40E_AQC_GET_PV_PV_TYPE                 0x1
 950 #define I40E_AQC_GET_PV_FRWD_UNKNOWN_STAG       0x2
 951 #define I40E_AQC_GET_PV_FRWD_UNKNOWN_ETAG       0x4
 952         u8      reserved[8];
 953         __le16  default_port_seid;
 954 };
 955
 956 I40E_CHECK_CMD_LENGTH(i40e_aqc_get_pv_params_completion);
 957
 958 /* Add VEB (direct 0x0230) */
 959 struct i40e_aqc_add_veb {
 960         __le16  uplink_seid;
 961         __le16  downlink_seid;
 962         __le16  veb_flags;
 963 #define I40E_AQC_ADD_VEB_FLOATING               0x1
 964 #define I40E_AQC_ADD_VEB_PORT_TYPE_SHIFT        1
 965 #define I40E_AQC_ADD_VEB_PORT_TYPE_MASK         (0x3 << \
 966                                         I40E_AQC_ADD_VEB_PORT_TYPE_SHIFT)
 967 #define I40E_AQC_ADD_VEB_PORT_TYPE_DEFAULT      0x2
 968 #define I40E_AQC_ADD_VEB_PORT_TYPE_DATA         0x4
 969 #define I40E_AQC_ADD_VEB_ENABLE_L2_FILTER       0x8     /* deprecated */
 970 #define I40E_AQC_ADD_VEB_ENABLE_DISABLE_STATS   0x10
 971         u8      enable_tcs;
 972         u8      reserved[9];
 973 };
 974
 975 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_veb);
 976
 977 struct i40e_aqc_add_veb_completion {
 978         u8      reserved[6];
 979         __le16  switch_seid;
 980         /* also encodes error if rc == ENOSPC; codes are the same as add_pv */
 981         __le16  veb_seid;
 982 #define I40E_AQC_VEB_ERR_FLAG_NO_VEB            0x1
 983 #define I40E_AQC_VEB_ERR_FLAG_NO_SCHED          0x2
 984 #define I40E_AQC_VEB_ERR_FLAG_NO_COUNTER        0x4
 985 #define I40E_AQC_VEB_ERR_FLAG_NO_ENTRY          0x8
 986         __le16  statistic_index;
 987         __le16  vebs_used;
 988         __le16  vebs_free;
 989 };
 990
 991 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_veb_completion);
 992
 993 /* Get VEB Parameters (direct 0x0232)
 994  * uses i40e_aqc_switch_seid for the descriptor
 995  */
 996 struct i40e_aqc_get_veb_parameters_completion {
 997         __le16  seid;
 998         __le16  switch_id;
 999         __le16  veb_flags; /* only the first/last flags from 0x0230 is valid */
1000         __le16  statistic_index;
1001         __le16  vebs_used;
1002         __le16  vebs_free;
1003         u8      reserved[4];
1004 };
1005
1006 I40E_CHECK_CMD_LENGTH(i40e_aqc_get_veb_parameters_completion);
1007
1008 /* Delete Element (direct 0x0243)
1009  * uses the generic i40e_aqc_switch_seid
1010  */
1011
1012 /* Add MAC-VLAN (indirect 0x0250) */
1013
1014 /* used for the command for most vlan commands */
1015 struct i40e_aqc_macvlan {
1016         __le16  num_addresses;
1017         __le16  seid[3];
1018 #define I40E_AQC_MACVLAN_CMD_SEID_NUM_SHIFT     0
1019 #define I40E_AQC_MACVLAN_CMD_SEID_NUM_MASK      (0x3FF << \
1020                                         I40E_AQC_MACVLAN_CMD_SEID_NUM_SHIFT)
1021 #define I40E_AQC_MACVLAN_CMD_SEID_VALID         0x8000
1022         __le32  addr_high;
1023         __le32  addr_low;
1024 };
1025
1026 I40E_CHECK_CMD_LENGTH(i40e_aqc_macvlan);
1027
1028 /* indirect data for command and response */
1029 struct i40e_aqc_add_macvlan_element_data {
1030         u8      mac_addr[6];
1031         __le16  vlan_tag;
1032         __le16  flags;
1033 #define I40E_AQC_MACVLAN_ADD_PERFECT_MATCH      0x0001
1034 #define I40E_AQC_MACVLAN_ADD_HASH_MATCH         0x0002
1035 #define I40E_AQC_MACVLAN_ADD_IGNORE_VLAN        0x0004
1036 #define I40E_AQC_MACVLAN_ADD_TO_QUEUE           0x0008
1037 #define I40E_AQC_MACVLAN_ADD_USE_SHARED_MAC     0x0010
1038         __le16  queue_number;
1039 #define I40E_AQC_MACVLAN_CMD_QUEUE_SHIFT        0
1040 #define I40E_AQC_MACVLAN_CMD_QUEUE_MASK         (0x7FF << \
1041                                         I40E_AQC_MACVLAN_CMD_SEID_NUM_SHIFT)
1042         /* response section */
1043         u8      match_method;
1044 #define I40E_AQC_MM_PERFECT_MATCH       0x01
1045 #define I40E_AQC_MM_HASH_MATCH          0x02
1046 #define I40E_AQC_MM_ERR_NO_RES          0xFF
1047         u8      reserved1[3];
1048 };
1049
1050 struct i40e_aqc_add_remove_macvlan_completion {
1051         __le16 perfect_mac_used;
1052         __le16 perfect_mac_free;
1053         __le16 unicast_hash_free;
1054         __le16 multicast_hash_free;
1055         __le32 addr_high;
1056         __le32 addr_low;
1057 };
1058
1059 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_remove_macvlan_completion);
1060
1061 /* Remove MAC-VLAN (indirect 0x0251)
1062  * uses i40e_aqc_macvlan for the descriptor
1063  * data points to an array of num_addresses of elements
1064  */
1065
1066 struct i40e_aqc_remove_macvlan_element_data {
1067         u8      mac_addr[6];
1068         __le16  vlan_tag;
1069         u8      flags;
1070 #define I40E_AQC_MACVLAN_DEL_PERFECT_MATCH      0x01
1071 #define I40E_AQC_MACVLAN_DEL_HASH_MATCH         0x02
1072 #define I40E_AQC_MACVLAN_DEL_IGNORE_VLAN        0x08
1073 #define I40E_AQC_MACVLAN_DEL_ALL_VSIS           0x10
1074         u8      reserved[3];
1075         /* reply section */
1076         u8      error_code;
1077 #define I40E_AQC_REMOVE_MACVLAN_SUCCESS         0x0
1078 #define I40E_AQC_REMOVE_MACVLAN_FAIL            0xFF
1079         u8      reply_reserved[3];
1080 };
1081
1082 /* Add VLAN (indirect 0x0252)
1083  * Remove VLAN (indirect 0x0253)
1084  * use the generic i40e_aqc_macvlan for the command
1085  */
1086 struct i40e_aqc_add_remove_vlan_element_data {
1087         __le16  vlan_tag;
1088         u8      vlan_flags;
1089 /* flags for add VLAN */
1090 #define I40E_AQC_ADD_VLAN_LOCAL                 0x1
1091 #define I40E_AQC_ADD_PVLAN_TYPE_SHIFT           1
1092 #define I40E_AQC_ADD_PVLAN_TYPE_MASK    (0x3 << I40E_AQC_ADD_PVLAN_TYPE_SHIFT)
1093 #define I40E_AQC_ADD_PVLAN_TYPE_REGULAR         0x0
1094 #define I40E_AQC_ADD_PVLAN_TYPE_PRIMARY         0x2
1095 #define I40E_AQC_ADD_PVLAN_TYPE_SECONDARY       0x4
1096 #define I40E_AQC_VLAN_PTYPE_SHIFT               3
1097 #define I40E_AQC_VLAN_PTYPE_MASK        (0x3 << I40E_AQC_VLAN_PTYPE_SHIFT)
1098 #define I40E_AQC_VLAN_PTYPE_REGULAR_VSI         0x0
1099 #define I40E_AQC_VLAN_PTYPE_PROMISC_VSI         0x8
1100 #define I40E_AQC_VLAN_PTYPE_COMMUNITY_VSI       0x10
1101 #define I40E_AQC_VLAN_PTYPE_ISOLATED_VSI        0x18
1102 /* flags for remove VLAN */
1103 #define I40E_AQC_REMOVE_VLAN_ALL        0x1
1104         u8      reserved;
1105         u8      result;
1106 /* flags for add VLAN */
1107 #define I40E_AQC_ADD_VLAN_SUCCESS       0x0
1108 #define I40E_AQC_ADD_VLAN_FAIL_REQUEST  0xFE
1109 #define I40E_AQC_ADD_VLAN_FAIL_RESOURCE 0xFF
1110 /* flags for remove VLAN */
1111 #define I40E_AQC_REMOVE_VLAN_SUCCESS    0x0
1112 #define I40E_AQC_REMOVE_VLAN_FAIL       0xFF
1113         u8      reserved1[3];
1114 };
1115
1116 struct i40e_aqc_add_remove_vlan_completion {
1117         u8      reserved[4];
1118         __le16  vlans_used;
1119         __le16  vlans_free;
1120         __le32  addr_high;
1121         __le32  addr_low;
1122 };
1123
1124 /* Set VSI Promiscuous Modes (direct 0x0254) */
1125 struct i40e_aqc_set_vsi_promiscuous_modes {
1126         __le16  promiscuous_flags;
1127         __le16  valid_flags;
1128 /* flags used for both fields above */
1129 #define I40E_AQC_SET_VSI_PROMISC_UNICAST        0x01
1130 #define I40E_AQC_SET_VSI_PROMISC_MULTICAST      0x02
1131 #define I40E_AQC_SET_VSI_PROMISC_BROADCAST      0x04
1132 #define I40E_AQC_SET_VSI_DEFAULT                0x08
1133 #define I40E_AQC_SET_VSI_PROMISC_VLAN           0x10
1134         __le16  seid;
1135 #define I40E_AQC_VSI_PROM_CMD_SEID_MASK         0x3FF
1136         __le16  vlan_tag;
1137 #define I40E_AQC_SET_VSI_VLAN_MASK              0x0FFF
1138 #define I40E_AQC_SET_VSI_VLAN_VALID             0x8000
1139         u8      reserved[8];
1140 };
1141
1142 I40E_CHECK_CMD_LENGTH(i40e_aqc_set_vsi_promiscuous_modes);
1143
1144 /* Add S/E-tag command (direct 0x0255)
1145  * Uses generic i40e_aqc_add_remove_tag_completion for completion
1146  */
1147 struct i40e_aqc_add_tag {
1148         __le16  flags;
1149 #define I40E_AQC_ADD_TAG_FLAG_TO_QUEUE          0x0001
1150         __le16  seid;
1151 #define I40E_AQC_ADD_TAG_CMD_SEID_NUM_SHIFT     0
1152 #define I40E_AQC_ADD_TAG_CMD_SEID_NUM_MASK      (0x3FF << \
1153                                         I40E_AQC_ADD_TAG_CMD_SEID_NUM_SHIFT)
1154         __le16  tag;
1155         __le16  queue_number;
1156         u8      reserved[8];
1157 };
1158
1159 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_tag);
1160
1161 struct i40e_aqc_add_remove_tag_completion {
1162         u8      reserved[12];
1163         __le16  tags_used;
1164         __le16  tags_free;
1165 };
1166
1167 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_remove_tag_completion);
1168
1169 /* Remove S/E-tag command (direct 0x0256)
1170  * Uses generic i40e_aqc_add_remove_tag_completion for completion
1171  */
1172 struct i40e_aqc_remove_tag {
1173         __le16  seid;
1174 #define I40E_AQC_REMOVE_TAG_CMD_SEID_NUM_SHIFT  0
1175 #define I40E_AQC_REMOVE_TAG_CMD_SEID_NUM_MASK   (0x3FF << \
1176                                         I40E_AQC_REMOVE_TAG_CMD_SEID_NUM_SHIFT)
1177         __le16  tag;
1178         u8      reserved[12];
1179 };
1180
1181 I40E_CHECK_CMD_LENGTH(i40e_aqc_remove_tag);
1182
1183 /* Add multicast E-Tag (direct 0x0257)
1184  * del multicast E-Tag (direct 0x0258) only uses pv_seid and etag fields
1185  * and no external data
1186  */
1187 struct i40e_aqc_add_remove_mcast_etag {
1188         __le16  pv_seid;
1189         __le16  etag;
1190         u8      num_unicast_etags;
1191         u8      reserved[3];
1192         __le32  addr_high;          /* address of array of 2-byte s-tags */
1193         __le32  addr_low;
1194 };
1195
1196 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_remove_mcast_etag);
1197
1198 struct i40e_aqc_add_remove_mcast_etag_completion {
1199         u8      reserved[4];
1200         __le16  mcast_etags_used;
1201         __le16  mcast_etags_free;
1202         __le32  addr_high;
1203         __le32  addr_low;
1204
1205 };
1206
1207 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_remove_mcast_etag_completion);
1208
1209 /* Update S/E-Tag (direct 0x0259) */
1210 struct i40e_aqc_update_tag {
1211         __le16  seid;
1212 #define I40E_AQC_UPDATE_TAG_CMD_SEID_NUM_SHIFT  0
1213 #define I40E_AQC_UPDATE_TAG_CMD_SEID_NUM_MASK   (0x3FF << \
1214                                         I40E_AQC_UPDATE_TAG_CMD_SEID_NUM_SHIFT)
1215         __le16  old_tag;
1216         __le16  new_tag;
1217         u8      reserved[10];
1218 };
1219
1220 I40E_CHECK_CMD_LENGTH(i40e_aqc_update_tag);
1221
1222 struct i40e_aqc_update_tag_completion {
1223         u8      reserved[12];
1224         __le16  tags_used;
1225         __le16  tags_free;
1226 };
1227
1228 I40E_CHECK_CMD_LENGTH(i40e_aqc_update_tag_completion);
1229
1230 /* Add Control Packet filter (direct 0x025A)
1231  * Remove Control Packet filter (direct 0x025B)
1232  * uses the i40e_aqc_add_oveb_cloud,
1233  * and the generic direct completion structure
1234  */
1235 struct i40e_aqc_add_remove_control_packet_filter {
1236         u8      mac[6];
1237         __le16  etype;
1238         __le16  flags;
1239 #define I40E_AQC_ADD_CONTROL_PACKET_FLAGS_IGNORE_MAC    0x0001
1240 #define I40E_AQC_ADD_CONTROL_PACKET_FLAGS_DROP          0x0002
1241 #define I40E_AQC_ADD_CONTROL_PACKET_FLAGS_TO_QUEUE      0x0004
1242 #define I40E_AQC_ADD_CONTROL_PACKET_FLAGS_TX            0x0008
1243 #define I40E_AQC_ADD_CONTROL_PACKET_FLAGS_RX            0x0000
1244         __le16  seid;
1245 #define I40E_AQC_ADD_CONTROL_PACKET_CMD_SEID_NUM_SHIFT  0
1246 #define I40E_AQC_ADD_CONTROL_PACKET_CMD_SEID_NUM_MASK   (0x3FF << \
1247                                 I40E_AQC_ADD_CONTROL_PACKET_CMD_SEID_NUM_SHIFT)
1248         __le16  queue;
1249         u8      reserved[2];
1250 };
1251
1252 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_remove_control_packet_filter);
1253
1254 struct i40e_aqc_add_remove_control_packet_filter_completion {
1255         __le16  mac_etype_used;
1256         __le16  etype_used;
1257         __le16  mac_etype_free;
1258         __le16  etype_free;
1259         u8      reserved[8];
1260 };
1261
1262 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_remove_control_packet_filter_completion);
1263
1264 /* Add Cloud filters (indirect 0x025C)
1265  * Remove Cloud filters (indirect 0x025D)
1266  * uses the i40e_aqc_add_remove_cloud_filters,
1267  * and the generic indirect completion structure
1268  */
1269 struct i40e_aqc_add_remove_cloud_filters {
1270         u8      num_filters;
1271         u8      reserved;
1272         __le16  seid;
1273 #define I40E_AQC_ADD_CLOUD_CMD_SEID_NUM_SHIFT   0
1274 #define I40E_AQC_ADD_CLOUD_CMD_SEID_NUM_MASK    (0x3FF << \
1275                                         I40E_AQC_ADD_CLOUD_CMD_SEID_NUM_SHIFT)
1276         u8      reserved2[4];
1277         __le32  addr_high;
1278         __le32  addr_low;
1279 };
1280
1281 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_remove_cloud_filters);
1282
1283 struct i40e_aqc_add_remove_cloud_filters_element_data {
1284         u8      outer_mac[6];
1285         u8      inner_mac[6];
1286         __le16  inner_vlan;
1287         union {
1288                 struct {
1289                         u8 reserved[12];
1290                         u8 data[4];
1291                 } v4;
1292                 struct {
1293                         u8 data[16];
1294                 } v6;
1295         } ipaddr;
1296         __le16  flags;
1297 #define I40E_AQC_ADD_CLOUD_FILTER_SHIFT                 0
1298 #define I40E_AQC_ADD_CLOUD_FILTER_MASK  (0x3F << \
1299                                         I40E_AQC_ADD_CLOUD_FILTER_SHIFT)
1300 /* 0x0000 reserved */
1301 #define I40E_AQC_ADD_CLOUD_FILTER_OIP                   0x0001
1302 /* 0x0002 reserved */
1303 #define I40E_AQC_ADD_CLOUD_FILTER_IMAC_IVLAN            0x0003
1304 #define I40E_AQC_ADD_CLOUD_FILTER_IMAC_IVLAN_TEN_ID     0x0004
1305 /* 0x0005 reserved */
1306 #define I40E_AQC_ADD_CLOUD_FILTER_IMAC_TEN_ID           0x0006
1307 /* 0x0007 reserved */
1308 /* 0x0008 reserved */
1309 #define I40E_AQC_ADD_CLOUD_FILTER_OMAC                  0x0009
1310 #define I40E_AQC_ADD_CLOUD_FILTER_IMAC                  0x000A
1311 #define I40E_AQC_ADD_CLOUD_FILTER_OMAC_TEN_ID_IMAC      0x000B
1312 #define I40E_AQC_ADD_CLOUD_FILTER_IIP                   0x000C
1313
1314 #define I40E_AQC_ADD_CLOUD_FLAGS_TO_QUEUE               0x0080
1315 #define I40E_AQC_ADD_CLOUD_VNK_SHIFT                    6
1316 #define I40E_AQC_ADD_CLOUD_VNK_MASK                     0x00C0
1317 #define I40E_AQC_ADD_CLOUD_FLAGS_IPV4                   0
1318 #define I40E_AQC_ADD_CLOUD_FLAGS_IPV6                   0x0100
1319
1320 #define I40E_AQC_ADD_CLOUD_TNL_TYPE_SHIFT               9
1321 #define I40E_AQC_ADD_CLOUD_TNL_TYPE_MASK                0x1E00
1322 #define I40E_AQC_ADD_CLOUD_TNL_TYPE_XVLAN               0
1323 #define I40E_AQC_ADD_CLOUD_TNL_TYPE_NVGRE_OMAC          1
1324 #define I40E_AQC_ADD_CLOUD_TNL_TYPE_NGE                 2
1325 #define I40E_AQC_ADD_CLOUD_TNL_TYPE_IP                  3
1326
1327         __le32  tenant_id;
1328         u8      reserved[4];
1329         __le16  queue_number;
1330 #define I40E_AQC_ADD_CLOUD_QUEUE_SHIFT          0
1331 #define I40E_AQC_ADD_CLOUD_QUEUE_MASK           (0x7FF << \
1332                                                  I40E_AQC_ADD_CLOUD_QUEUE_SHIFT)
1333         u8      reserved2[14];
1334         /* response section */
1335         u8      allocation_result;
1336 #define I40E_AQC_ADD_CLOUD_FILTER_SUCCESS       0x0
1337 #define I40E_AQC_ADD_CLOUD_FILTER_FAIL          0xFF
1338         u8      response_reserved[7];
1339 };
1340
1341 struct i40e_aqc_remove_cloud_filters_completion {
1342         __le16 perfect_ovlan_used;
1343         __le16 perfect_ovlan_free;
1344         __le16 vlan_used;
1345         __le16 vlan_free;
1346         __le32 addr_high;
1347         __le32 addr_low;
1348 };
1349
1350 I40E_CHECK_CMD_LENGTH(i40e_aqc_remove_cloud_filters_completion);
1351
1352 /* Add Mirror Rule (indirect or direct 0x0260)
1353  * Delete Mirror Rule (indirect or direct 0x0261)
1354  * note: some rule types (4,5) do not use an external buffer.
1355  *       take care to set the flags correctly.
1356  */
1357 struct i40e_aqc_add_delete_mirror_rule {
1358         __le16 seid;
1359         __le16 rule_type;
1360 #define I40E_AQC_MIRROR_RULE_TYPE_SHIFT         0
1361 #define I40E_AQC_MIRROR_RULE_TYPE_MASK          (0x7 << \
1362                                                 I40E_AQC_MIRROR_RULE_TYPE_SHIFT)
1363 #define I40E_AQC_MIRROR_RULE_TYPE_VPORT_INGRESS 1
1364 #define I40E_AQC_MIRROR_RULE_TYPE_VPORT_EGRESS  2
1365 #define I40E_AQC_MIRROR_RULE_TYPE_VLAN          3
1366 #define I40E_AQC_MIRROR_RULE_TYPE_ALL_INGRESS   4
1367 #define I40E_AQC_MIRROR_RULE_TYPE_ALL_EGRESS    5
1368         __le16 num_entries;
1369         __le16 destination;  /* VSI for add, rule id for delete */
1370         __le32 addr_high;    /* address of array of 2-byte VSI or VLAN ids */
1371         __le32 addr_low;
1372 };
1373
1374 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_delete_mirror_rule);
1375
1376 struct i40e_aqc_add_delete_mirror_rule_completion {
1377         u8      reserved[2];
1378         __le16  rule_id;  /* only used on add */
1379         __le16  mirror_rules_used;
1380         __le16  mirror_rules_free;
1381         __le32  addr_high;
1382         __le32  addr_low;
1383 };
1384
1385 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_delete_mirror_rule_completion);
1386
1387 /* DCB 0x03xx*/
1388
1389 /* PFC Ignore (direct 0x0301)
1390  *    the command and response use the same descriptor structure
1391  */
1392 struct i40e_aqc_pfc_ignore {
1393         u8      tc_bitmap;
1394         u8      command_flags; /* unused on response */
1395 #define I40E_AQC_PFC_IGNORE_SET         0x80
1396 #define I40E_AQC_PFC_IGNORE_CLEAR       0x0
1397         u8      reserved[14];
1398 };
1399
1400 I40E_CHECK_CMD_LENGTH(i40e_aqc_pfc_ignore);
1401
1402 /* DCB Update (direct 0x0302) uses the i40e_aq_desc structure
1403  * with no parameters
1404  */
1405
1406 /* TX scheduler 0x04xx */
1407
1408 /* Almost all the indirect commands use
1409  * this generic struct to pass the SEID in param0
1410  */
1411 struct i40e_aqc_tx_sched_ind {
1412         __le16  vsi_seid;
1413         u8      reserved[6];
1414         __le32  addr_high;
1415         __le32  addr_low;
1416 };
1417
1418 I40E_CHECK_CMD_LENGTH(i40e_aqc_tx_sched_ind);
1419
1420 /* Several commands respond with a set of queue set handles */
1421 struct i40e_aqc_qs_handles_resp {
1422         __le16 qs_handles[8];
1423 };
1424
1425 /* Configure VSI BW limits (direct 0x0400) */
1426 struct i40e_aqc_configure_vsi_bw_limit {
1427         __le16  vsi_seid;
1428         u8      reserved[2];
1429         __le16  credit;
1430         u8      reserved1[2];
1431         u8      max_credit; /* 0-3, limit = 2^max */
1432         u8      reserved2[7];
1433 };
1434
1435 I40E_CHECK_CMD_LENGTH(i40e_aqc_configure_vsi_bw_limit);
1436
1437 /* Configure VSI Bandwidth Limit per Traffic Type (indirect 0x0406)
1438  *    responds with i40e_aqc_qs_handles_resp
1439  */
1440 struct i40e_aqc_configure_vsi_ets_sla_bw_data {
1441         u8      tc_valid_bits;
1442         u8      reserved[15];
1443         __le16  tc_bw_credits[8]; /* FW writesback QS handles here */
1444
1445         /* 4 bits per tc 0-7, 4th bit is reserved, limit = 2^max */
1446         __le16  tc_bw_max[2];
1447         u8      reserved1[28];
1448 };
1449
1450 I40E_CHECK_STRUCT_LEN(0x40, i40e_aqc_configure_vsi_ets_sla_bw_data);
1451
1452 /* Configure VSI Bandwidth Allocation per Traffic Type (indirect 0x0407)
1453  *    responds with i40e_aqc_qs_handles_resp
1454  */
1455 struct i40e_aqc_configure_vsi_tc_bw_data {
1456         u8      tc_valid_bits;
1457         u8      reserved[3];
1458         u8      tc_bw_credits[8];
1459         u8      reserved1[4];
1460         __le16  qs_handles[8];
1461 };
1462
1463 I40E_CHECK_STRUCT_LEN(0x20, i40e_aqc_configure_vsi_tc_bw_data);
1464
1465 /* Query vsi bw configuration (indirect 0x0408) */
1466 struct i40e_aqc_query_vsi_bw_config_resp {
1467         u8      tc_valid_bits;
1468         u8      tc_suspended_bits;
1469         u8      reserved[14];
1470         __le16  qs_handles[8];
1471         u8      reserved1[4];
1472         __le16  port_bw_limit;
1473         u8      reserved2[2];
1474         u8      max_bw; /* 0-3, limit = 2^max */
1475         u8      reserved3[23];
1476 };
1477
1478 I40E_CHECK_STRUCT_LEN(0x40, i40e_aqc_query_vsi_bw_config_resp);
1479
1480 /* Query VSI Bandwidth Allocation per Traffic Type (indirect 0x040A) */
1481 struct i40e_aqc_query_vsi_ets_sla_config_resp {
1482         u8      tc_valid_bits;
1483         u8      reserved[3];
1484         u8      share_credits[8];
1485         __le16  credits[8];
1486
1487         /* 4 bits per tc 0-7, 4th bit is reserved, limit = 2^max */
1488         __le16  tc_bw_max[2];
1489 };
1490
1491 I40E_CHECK_STRUCT_LEN(0x20, i40e_aqc_query_vsi_ets_sla_config_resp);
1492
1493 /* Configure Switching Component Bandwidth Limit (direct 0x0410) */
1494 struct i40e_aqc_configure_switching_comp_bw_limit {
1495         __le16  seid;
1496         u8      reserved[2];
1497         __le16  credit;
1498         u8      reserved1[2];
1499         u8      max_bw; /* 0-3, limit = 2^max */
1500         u8      reserved2[7];
1501 };
1502
1503 I40E_CHECK_CMD_LENGTH(i40e_aqc_configure_switching_comp_bw_limit);
1504
1505 /* Enable  Physical Port ETS (indirect 0x0413)
1506  * Modify  Physical Port ETS (indirect 0x0414)
1507  * Disable Physical Port ETS (indirect 0x0415)
1508  */
1509 struct i40e_aqc_configure_switching_comp_ets_data {
1510         u8      reserved[4];
1511         u8      tc_valid_bits;
1512         u8      seepage;
1513 #define I40E_AQ_ETS_SEEPAGE_EN_MASK     0x1
1514         u8      tc_strict_priority_flags;
1515         u8      reserved1[17];
1516         u8      tc_bw_share_credits[8];
1517         u8      reserved2[96];
1518 };
1519
1520 I40E_CHECK_STRUCT_LEN(0x80, i40e_aqc_configure_switching_comp_ets_data);
1521
1522 /* Configure Switching Component Bandwidth Limits per Tc (indirect 0x0416) */
1523 struct i40e_aqc_configure_switching_comp_ets_bw_limit_data {
1524         u8      tc_valid_bits;
1525         u8      reserved[15];
1526         __le16  tc_bw_credit[8];
1527
1528         /* 4 bits per tc 0-7, 4th bit is reserved, limit = 2^max */
1529         __le16  tc_bw_max[2];
1530         u8      reserved1[28];
1531 };
1532
1533 I40E_CHECK_STRUCT_LEN(0x40, i40e_aqc_configure_switching_comp_ets_bw_limit_data);
1534
1535 /* Configure Switching Component Bandwidth Allocation per Tc
1536  * (indirect 0x0417)
1537  */
1538 struct i40e_aqc_configure_switching_comp_bw_config_data {
1539         u8      tc_valid_bits;
1540         u8      reserved[2];
1541         u8      absolute_credits; /* bool */
1542         u8      tc_bw_share_credits[8];
1543         u8      reserved1[20];
1544 };
1545
1546 I40E_CHECK_STRUCT_LEN(0x20, i40e_aqc_configure_switching_comp_bw_config_data);
1547
1548 /* Query Switching Component Configuration (indirect 0x0418) */
1549 struct i40e_aqc_query_switching_comp_ets_config_resp {
1550         u8      tc_valid_bits;
1551         u8      reserved[35];
1552         __le16  port_bw_limit;
1553         u8      reserved1[2];
1554         u8      tc_bw_max; /* 0-3, limit = 2^max */
1555         u8      reserved2[23];
1556 };
1557
1558 I40E_CHECK_STRUCT_LEN(0x40, i40e_aqc_query_switching_comp_ets_config_resp);
1559
1560 /* Query PhysicalPort ETS Configuration (indirect 0x0419) */
1561 struct i40e_aqc_query_port_ets_config_resp {
1562         u8      reserved[4];
1563         u8      tc_valid_bits;
1564         u8      reserved1;
1565         u8      tc_strict_priority_bits;
1566         u8      reserved2;
1567         u8      tc_bw_share_credits[8];
1568         __le16  tc_bw_limits[8];
1569
1570         /* 4 bits per tc 0-7, 4th bit reserved, limit = 2^max */
1571         __le16  tc_bw_max[2];
1572         u8      reserved3[32];
1573 };
1574
1575 I40E_CHECK_STRUCT_LEN(0x44, i40e_aqc_query_port_ets_config_resp);
1576
1577 /* Query Switching Component Bandwidth Allocation per Traffic Type
1578  * (indirect 0x041A)
1579  */
1580 struct i40e_aqc_query_switching_comp_bw_config_resp {
1581         u8      tc_valid_bits;
1582         u8      reserved[2];
1583         u8      absolute_credits_enable; /* bool */
1584         u8      tc_bw_share_credits[8];
1585         __le16  tc_bw_limits[8];
1586
1587         /* 4 bits per tc 0-7, 4th bit is reserved, limit = 2^max */
1588         __le16  tc_bw_max[2];
1589 };
1590
1591 I40E_CHECK_STRUCT_LEN(0x20, i40e_aqc_query_switching_comp_bw_config_resp);
1592
1593 /* Suspend/resume port TX traffic
1594  * (direct 0x041B and 0x041C) uses the generic SEID struct
1595  */
1596
1597 /* Configure partition BW
1598  * (indirect 0x041D)
1599  */
1600 struct i40e_aqc_configure_partition_bw_data {
1601         __le16  pf_valid_bits;
1602         u8      min_bw[16];      /* guaranteed bandwidth */
1603         u8      max_bw[16];      /* bandwidth limit */
1604 };
1605
1606 I40E_CHECK_STRUCT_LEN(0x22, i40e_aqc_configure_partition_bw_data);
1607
1608 /* Get and set the active HMC resource profile and status.
1609  * (direct 0x0500) and (direct 0x0501)
1610  */
1611 struct i40e_aq_get_set_hmc_resource_profile {
1612         u8      pm_profile;
1613         u8      pe_vf_enabled;
1614         u8      reserved[14];
1615 };
1616
1617 I40E_CHECK_CMD_LENGTH(i40e_aq_get_set_hmc_resource_profile);
1618
1619 enum i40e_aq_hmc_profile {
1620         /* I40E_HMC_PROFILE_NO_CHANGE    = 0, reserved */
1621         I40E_HMC_PROFILE_DEFAULT        = 1,
1622         I40E_HMC_PROFILE_FAVOR_VF       = 2,
1623         I40E_HMC_PROFILE_EQUAL          = 3,
1624 };
1625
1626 #define I40E_AQ_GET_HMC_RESOURCE_PROFILE_PM_MASK        0xF
1627 #define I40E_AQ_GET_HMC_RESOURCE_PROFILE_COUNT_MASK     0x3F
1628
1629 /* Get PHY Abilities (indirect 0x0600) uses the generic indirect struct */
1630
1631 /* set in param0 for get phy abilities to report qualified modules */
1632 #define I40E_AQ_PHY_REPORT_QUALIFIED_MODULES    0x0001
1633 #define I40E_AQ_PHY_REPORT_INITIAL_VALUES       0x0002
1634
1635 enum i40e_aq_phy_type {
1636         I40E_PHY_TYPE_SGMII                     = 0x0,
1637         I40E_PHY_TYPE_1000BASE_KX               = 0x1,
1638         I40E_PHY_TYPE_10GBASE_KX4               = 0x2,
1639         I40E_PHY_TYPE_10GBASE_KR                = 0x3,
1640         I40E_PHY_TYPE_40GBASE_KR4               = 0x4,
1641         I40E_PHY_TYPE_XAUI                      = 0x5,
1642         I40E_PHY_TYPE_XFI                       = 0x6,
1643         I40E_PHY_TYPE_SFI                       = 0x7,
1644         I40E_PHY_TYPE_XLAUI                     = 0x8,
1645         I40E_PHY_TYPE_XLPPI                     = 0x9,
1646         I40E_PHY_TYPE_40GBASE_CR4_CU            = 0xA,
1647         I40E_PHY_TYPE_10GBASE_CR1_CU            = 0xB,
1648         I40E_PHY_TYPE_10GBASE_AOC               = 0xC,
1649         I40E_PHY_TYPE_40GBASE_AOC               = 0xD,
1650         I40E_PHY_TYPE_100BASE_TX                = 0x11,
1651         I40E_PHY_TYPE_1000BASE_T                = 0x12,
1652         I40E_PHY_TYPE_10GBASE_T                 = 0x13,
1653         I40E_PHY_TYPE_10GBASE_SR                = 0x14,
1654         I40E_PHY_TYPE_10GBASE_LR                = 0x15,
1655         I40E_PHY_TYPE_10GBASE_SFPP_CU           = 0x16,
1656         I40E_PHY_TYPE_10GBASE_CR1               = 0x17,
1657         I40E_PHY_TYPE_40GBASE_CR4               = 0x18,
1658         I40E_PHY_TYPE_40GBASE_SR4               = 0x19,
1659         I40E_PHY_TYPE_40GBASE_LR4               = 0x1A,
1660         I40E_PHY_TYPE_1000BASE_SX               = 0x1B,
1661         I40E_PHY_TYPE_1000BASE_LX               = 0x1C,
1662         I40E_PHY_TYPE_1000BASE_T_OPTICAL        = 0x1D,
1663         I40E_PHY_TYPE_20GBASE_KR2               = 0x1E,
1664         I40E_PHY_TYPE_MAX
1665 };
1666
1667 #define I40E_LINK_SPEED_100MB_SHIFT     0x1
1668 #define I40E_LINK_SPEED_1000MB_SHIFT    0x2
1669 #define I40E_LINK_SPEED_10GB_SHIFT      0x3
1670 #define I40E_LINK_SPEED_40GB_SHIFT      0x4
1671 #define I40E_LINK_SPEED_20GB_SHIFT      0x5
1672
1673 enum i40e_aq_link_speed {
1674         I40E_LINK_SPEED_UNKNOWN = 0,
1675         I40E_LINK_SPEED_100MB   = (1 << I40E_LINK_SPEED_100MB_SHIFT),
1676         I40E_LINK_SPEED_1GB     = (1 << I40E_LINK_SPEED_1000MB_SHIFT),
1677         I40E_LINK_SPEED_10GB    = (1 << I40E_LINK_SPEED_10GB_SHIFT),
1678         I40E_LINK_SPEED_40GB    = (1 << I40E_LINK_SPEED_40GB_SHIFT),
1679         I40E_LINK_SPEED_20GB    = (1 << I40E_LINK_SPEED_20GB_SHIFT)
1680 };
1681
1682 struct i40e_aqc_module_desc {
1683         u8 oui[3];
1684         u8 reserved1;
1685         u8 part_number[16];
1686         u8 revision[4];
1687         u8 reserved2[8];
1688 };
1689
1690 I40E_CHECK_STRUCT_LEN(0x20, i40e_aqc_module_desc);
1691
1692 struct i40e_aq_get_phy_abilities_resp {
1693         __le32  phy_type;       /* bitmap using the above enum for offsets */
1694         u8      link_speed;     /* bitmap using the above enum bit patterns */
1695         u8      abilities;
1696 #define I40E_AQ_PHY_FLAG_PAUSE_TX       0x01
1697 #define I40E_AQ_PHY_FLAG_PAUSE_RX       0x02
1698 #define I40E_AQ_PHY_FLAG_LOW_POWER      0x04
1699 #define I40E_AQ_PHY_LINK_ENABLED        0x08
1700 #define I40E_AQ_PHY_AN_ENABLED          0x10
1701 #define I40E_AQ_PHY_FLAG_MODULE_QUAL    0x20
1702         __le16  eee_capability;
1703 #define I40E_AQ_EEE_100BASE_TX          0x0002
1704 #define I40E_AQ_EEE_1000BASE_T          0x0004
1705 #define I40E_AQ_EEE_10GBASE_T           0x0008
1706 #define I40E_AQ_EEE_1000BASE_KX         0x0010
1707 #define I40E_AQ_EEE_10GBASE_KX4         0x0020
1708 #define I40E_AQ_EEE_10GBASE_KR          0x0040
1709         __le32  eeer_val;
1710         u8      d3_lpan;
1711 #define I40E_AQ_SET_PHY_D3_LPAN_ENA     0x01
1712         u8      reserved[3];
1713         u8      phy_id[4];
1714         u8      module_type[3];
1715         u8      qualified_module_count;
1716 #define I40E_AQ_PHY_MAX_QMS             16
1717         struct i40e_aqc_module_desc     qualified_module[I40E_AQ_PHY_MAX_QMS];
1718 };
1719
1720 I40E_CHECK_STRUCT_LEN(0x218, i40e_aq_get_phy_abilities_resp);
1721
1722 /* Set PHY Config (direct 0x0601) */
1723 struct i40e_aq_set_phy_config { /* same bits as above in all */
1724         __le32  phy_type;
1725         u8      link_speed;
1726         u8      abilities;
1727 /* bits 0-2 use the values from get_phy_abilities_resp */
1728 #define I40E_AQ_PHY_ENABLE_LINK         0x08
1729 #define I40E_AQ_PHY_ENABLE_AN           0x10
1730 #define I40E_AQ_PHY_ENABLE_ATOMIC_LINK  0x20
1731         __le16  eee_capability;
1732         __le32  eeer;
1733         u8      low_power_ctrl;
1734         u8      reserved[3];
1735 };
1736
1737 I40E_CHECK_CMD_LENGTH(i40e_aq_set_phy_config);
1738
1739 /* Set MAC Config command data structure (direct 0x0603) */
1740 struct i40e_aq_set_mac_config {
1741         __le16  max_frame_size;
1742         u8      params;
1743 #define I40E_AQ_SET_MAC_CONFIG_CRC_EN           0x04
1744 #define I40E_AQ_SET_MAC_CONFIG_PACING_MASK      0x78
1745 #define I40E_AQ_SET_MAC_CONFIG_PACING_SHIFT     3
1746 #define I40E_AQ_SET_MAC_CONFIG_PACING_NONE      0x0
1747 #define I40E_AQ_SET_MAC_CONFIG_PACING_1B_13TX   0xF
1748 #define I40E_AQ_SET_MAC_CONFIG_PACING_1DW_9TX   0x9
1749 #define I40E_AQ_SET_MAC_CONFIG_PACING_1DW_4TX   0x8
1750 #define I40E_AQ_SET_MAC_CONFIG_PACING_3DW_7TX   0x7
1751 #define I40E_AQ_SET_MAC_CONFIG_PACING_2DW_3TX   0x6
1752 #define I40E_AQ_SET_MAC_CONFIG_PACING_1DW_1TX   0x5
1753 #define I40E_AQ_SET_MAC_CONFIG_PACING_3DW_2TX   0x4
1754 #define I40E_AQ_SET_MAC_CONFIG_PACING_7DW_3TX   0x3
1755 #define I40E_AQ_SET_MAC_CONFIG_PACING_4DW_1TX   0x2
1756 #define I40E_AQ_SET_MAC_CONFIG_PACING_9DW_1TX   0x1
1757         u8      tx_timer_priority; /* bitmap */
1758         __le16  tx_timer_value;
1759         __le16  fc_refresh_threshold;
1760         u8      reserved[8];
1761 };
1762
1763 I40E_CHECK_CMD_LENGTH(i40e_aq_set_mac_config);
1764
1765 /* Restart Auto-Negotiation (direct 0x605) */
1766 struct i40e_aqc_set_link_restart_an {
1767         u8      command;
1768 #define I40E_AQ_PHY_RESTART_AN  0x02
1769 #define I40E_AQ_PHY_LINK_ENABLE 0x04
1770         u8      reserved[15];
1771 };
1772
1773 I40E_CHECK_CMD_LENGTH(i40e_aqc_set_link_restart_an);
1774
1775 /* Get Link Status cmd & response data structure (direct 0x0607) */
1776 struct i40e_aqc_get_link_status {
1777         __le16  command_flags; /* only field set on command */
1778 #define I40E_AQ_LSE_MASK                0x3
1779 #define I40E_AQ_LSE_NOP                 0x0
1780 #define I40E_AQ_LSE_DISABLE             0x2
1781 #define I40E_AQ_LSE_ENABLE              0x3
1782 /* only response uses this flag */
1783 #define I40E_AQ_LSE_IS_ENABLED          0x1
1784         u8      phy_type;    /* i40e_aq_phy_type   */
1785         u8      link_speed;  /* i40e_aq_link_speed */
1786         u8      link_info;
1787 #define I40E_AQ_LINK_UP                 0x01    /* obsolete */
1788 #define I40E_AQ_LINK_UP_FUNCTION        0x01
1789 #define I40E_AQ_LINK_FAULT              0x02
1790 #define I40E_AQ_LINK_FAULT_TX           0x04
1791 #define I40E_AQ_LINK_FAULT_RX           0x08
1792 #define I40E_AQ_LINK_FAULT_REMOTE       0x10
1793 #define I40E_AQ_LINK_UP_PORT            0x20
1794 #define I40E_AQ_MEDIA_AVAILABLE         0x40
1795 #define I40E_AQ_SIGNAL_DETECT           0x80
1796         u8      an_info;
1797 #define I40E_AQ_AN_COMPLETED            0x01
1798 #define I40E_AQ_LP_AN_ABILITY           0x02
1799 #define I40E_AQ_PD_FAULT                0x04
1800 #define I40E_AQ_FEC_EN                  0x08
1801 #define I40E_AQ_PHY_LOW_POWER           0x10
1802 #define I40E_AQ_LINK_PAUSE_TX           0x20
1803 #define I40E_AQ_LINK_PAUSE_RX           0x40
1804 #define I40E_AQ_QUALIFIED_MODULE        0x80
1805         u8      ext_info;
1806 #define I40E_AQ_LINK_PHY_TEMP_ALARM     0x01
1807 #define I40E_AQ_LINK_XCESSIVE_ERRORS    0x02
1808 #define I40E_AQ_LINK_TX_SHIFT           0x02
1809 #define I40E_AQ_LINK_TX_MASK            (0x03 << I40E_AQ_LINK_TX_SHIFT)
1810 #define I40E_AQ_LINK_TX_ACTIVE          0x00
1811 #define I40E_AQ_LINK_TX_DRAINED         0x01
1812 #define I40E_AQ_LINK_TX_FLUSHED         0x03
1813 #define I40E_AQ_LINK_FORCED_40G         0x10
1814         u8      loopback; /* use defines from i40e_aqc_set_lb_mode */
1815         __le16  max_frame_size;
1816         u8      config;
1817 #define I40E_AQ_CONFIG_CRC_ENA          0x04
1818 #define I40E_AQ_CONFIG_PACING_MASK      0x78
1819         u8      reserved[5];
1820 };
1821
1822 I40E_CHECK_CMD_LENGTH(i40e_aqc_get_link_status);
1823
1824 /* Set event mask command (direct 0x613) */
1825 struct i40e_aqc_set_phy_int_mask {
1826         u8      reserved[8];
1827         __le16  event_mask;
1828 #define I40E_AQ_EVENT_LINK_UPDOWN       0x0002
1829 #define I40E_AQ_EVENT_MEDIA_NA          0x0004
1830 #define I40E_AQ_EVENT_LINK_FAULT        0x0008
1831 #define I40E_AQ_EVENT_PHY_TEMP_ALARM    0x0010
1832 #define I40E_AQ_EVENT_EXCESSIVE_ERRORS  0x0020
1833 #define I40E_AQ_EVENT_SIGNAL_DETECT     0x0040
1834 #define I40E_AQ_EVENT_AN_COMPLETED      0x0080
1835 #define I40E_AQ_EVENT_MODULE_QUAL_FAIL  0x0100
1836 #define I40E_AQ_EVENT_PORT_TX_SUSPENDED 0x0200
1837         u8      reserved1[6];
1838 };
1839
1840 I40E_CHECK_CMD_LENGTH(i40e_aqc_set_phy_int_mask);
1841
1842 /* Get Local AN advt register (direct 0x0614)
1843  * Set Local AN advt register (direct 0x0615)
1844  * Get Link Partner AN advt register (direct 0x0616)
1845  */
1846 struct i40e_aqc_an_advt_reg {
1847         __le32  local_an_reg0;
1848         __le16  local_an_reg1;
1849         u8      reserved[10];
1850 };
1851
1852 I40E_CHECK_CMD_LENGTH(i40e_aqc_an_advt_reg);
1853
1854 /* Set Loopback mode (0x0618) */
1855 struct i40e_aqc_set_lb_mode {
1856         __le16  lb_mode;
1857 #define I40E_AQ_LB_PHY_LOCAL    0x01
1858 #define I40E_AQ_LB_PHY_REMOTE   0x02
1859 #define I40E_AQ_LB_MAC_LOCAL    0x04
1860         u8      reserved[14];
1861 };
1862
1863 I40E_CHECK_CMD_LENGTH(i40e_aqc_set_lb_mode);
1864
1865 /* Set PHY Debug command (0x0622) */
1866 struct i40e_aqc_set_phy_debug {
1867         u8      command_flags;
1868 #define I40E_AQ_PHY_DEBUG_RESET_INTERNAL        0x02
1869 #define I40E_AQ_PHY_DEBUG_RESET_EXTERNAL_SHIFT  2
1870 #define I40E_AQ_PHY_DEBUG_RESET_EXTERNAL_MASK   (0x03 << \
1871                                         I40E_AQ_PHY_DEBUG_RESET_EXTERNAL_SHIFT)
1872 #define I40E_AQ_PHY_DEBUG_RESET_EXTERNAL_NONE   0x00
1873 #define I40E_AQ_PHY_DEBUG_RESET_EXTERNAL_HARD   0x01
1874 #define I40E_AQ_PHY_DEBUG_RESET_EXTERNAL_SOFT   0x02
1875 #define I40E_AQ_PHY_DEBUG_DISABLE_LINK_FW       0x10
1876         u8      reserved[15];
1877 };
1878
1879 I40E_CHECK_CMD_LENGTH(i40e_aqc_set_phy_debug);
1880
1881 enum i40e_aq_phy_reg_type {
1882         I40E_AQC_PHY_REG_INTERNAL       = 0x1,
1883         I40E_AQC_PHY_REG_EXERNAL_BASET  = 0x2,
1884         I40E_AQC_PHY_REG_EXERNAL_MODULE = 0x3
1885 };
1886
1887 /* NVM Read command (indirect 0x0701)
1888  * NVM Erase commands (direct 0x0702)
1889  * NVM Update commands (indirect 0x0703)
1890  */
1891 struct i40e_aqc_nvm_update {
1892         u8      command_flags;
1893 #define I40E_AQ_NVM_LAST_CMD    0x01
1894 #define I40E_AQ_NVM_FLASH_ONLY  0x80
1895         u8      module_pointer;
1896         __le16  length;
1897         __le32  offset;
1898         __le32  addr_high;
1899         __le32  addr_low;
1900 };
1901
1902 I40E_CHECK_CMD_LENGTH(i40e_aqc_nvm_update);
1903
1904 /* NVM Config Read (indirect 0x0704) */
1905 struct i40e_aqc_nvm_config_read {
1906         __le16  cmd_flags;
1907 #define I40E_AQ_ANVM_SINGLE_OR_MULTIPLE_FEATURES_MASK   1
1908 #define I40E_AQ_ANVM_READ_SINGLE_FEATURE                0
1909 #define I40E_AQ_ANVM_READ_MULTIPLE_FEATURES             1
1910         __le16  element_count;
1911         __le16  element_id;     /* Feature/field ID */
1912         __le16  element_id_msw; /* MSWord of field ID */
1913         __le32  address_high;
1914         __le32  address_low;
1915 };
1916
1917 I40E_CHECK_CMD_LENGTH(i40e_aqc_nvm_config_read);
1918
1919 /* NVM Config Write (indirect 0x0705) */
1920 struct i40e_aqc_nvm_config_write {
1921         __le16  cmd_flags;
1922         __le16  element_count;
1923         u8      reserved[4];
1924         __le32  address_high;
1925         __le32  address_low;
1926 };
1927
1928 I40E_CHECK_CMD_LENGTH(i40e_aqc_nvm_config_write);
1929
1930 /* Used for 0x0704 as well as for 0x0705 commands */
1931 #define I40E_AQ_ANVM_FEATURE_OR_IMMEDIATE_SHIFT         1
1932 #define I40E_AQ_ANVM_FEATURE_OR_IMMEDIATE_MASK          (1 << I40E_AQ_ANVM_FEATURE_OR_IMMEDIATE_SHIFT)
1933 #define I40E_AQ_ANVM_FEATURE                            0
1934 #define I40E_AQ_ANVM_IMMEDIATE_FIELD                    (1 << FEATURE_OR_IMMEDIATE_SHIFT)
1935 struct i40e_aqc_nvm_config_data_feature {
1936         __le16 feature_id;
1937 #define I40E_AQ_ANVM_FEATURE_OPTION_OEM_ONLY            0x01
1938 #define I40E_AQ_ANVM_FEATURE_OPTION_DWORD_MAP           0x08
1939 #define I40E_AQ_ANVM_FEATURE_OPTION_POR_CSR             0x10
1940         __le16 feature_options;
1941         __le16 feature_selection;
1942 };
1943
1944 I40E_CHECK_STRUCT_LEN(0x6, i40e_aqc_nvm_config_data_feature);
1945
1946 struct i40e_aqc_nvm_config_data_immediate_field {
1947         __le32 field_id;
1948         __le32 field_value;
1949         __le16 field_options;
1950         __le16 reserved;
1951 };
1952
1953 I40E_CHECK_STRUCT_LEN(0xc, i40e_aqc_nvm_config_data_immediate_field);
1954
1955 /* OEM Post Update (indirect 0x0720)
1956  * no command data struct used
1957  */
1958  struct i40e_aqc_nvm_oem_post_update {
1959 #define I40E_AQ_NVM_OEM_POST_UPDATE_EXTERNAL_DATA       0x01
1960         u8 sel_data;
1961         u8 reserved[7];
1962 };
1963
1964 I40E_CHECK_STRUCT_LEN(0x8, i40e_aqc_nvm_oem_post_update);
1965
1966 struct i40e_aqc_nvm_oem_post_update_buffer {
1967         u8 str_len;
1968         u8 dev_addr;
1969         __le16 eeprom_addr;
1970         u8 data[36];
1971 };
1972
1973 I40E_CHECK_STRUCT_LEN(0x28, i40e_aqc_nvm_oem_post_update_buffer);
1974
1975 /* Send to PF command (indirect 0x0801) id is only used by PF
1976  * Send to VF command (indirect 0x0802) id is only used by PF
1977  * Send to Peer PF command (indirect 0x0803)
1978  */
1979 struct i40e_aqc_pf_vf_message {
1980         __le32  id;
1981         u8      reserved[4];
1982         __le32  addr_high;
1983         __le32  addr_low;
1984 };
1985
1986 I40E_CHECK_CMD_LENGTH(i40e_aqc_pf_vf_message);
1987
1988 /* Alternate structure */
1989
1990 /* Direct write (direct 0x0900)
1991  * Direct read (direct 0x0902)
1992  */
1993 struct i40e_aqc_alternate_write {
1994         __le32 address0;
1995         __le32 data0;
1996         __le32 address1;
1997         __le32 data1;
1998 };
1999
2000 I40E_CHECK_CMD_LENGTH(i40e_aqc_alternate_write);
2001
2002 /* Indirect write (indirect 0x0901)
2003  * Indirect read (indirect 0x0903)
2004  */
2005
2006 struct i40e_aqc_alternate_ind_write {
2007         __le32 address;
2008         __le32 length;
2009         __le32 addr_high;
2010         __le32 addr_low;
2011 };
2012
2013 I40E_CHECK_CMD_LENGTH(i40e_aqc_alternate_ind_write);
2014
2015 /* Done alternate write (direct 0x0904)
2016  * uses i40e_aq_desc
2017  */
2018 struct i40e_aqc_alternate_write_done {
2019         __le16  cmd_flags;
2020 #define I40E_AQ_ALTERNATE_MODE_BIOS_MASK        1
2021 #define I40E_AQ_ALTERNATE_MODE_BIOS_LEGACY      0
2022 #define I40E_AQ_ALTERNATE_MODE_BIOS_UEFI        1
2023 #define I40E_AQ_ALTERNATE_RESET_NEEDED          2
2024         u8      reserved[14];
2025 };
2026
2027 I40E_CHECK_CMD_LENGTH(i40e_aqc_alternate_write_done);
2028
2029 /* Set OEM mode (direct 0x0905) */
2030 struct i40e_aqc_alternate_set_mode {
2031         __le32  mode;
2032 #define I40E_AQ_ALTERNATE_MODE_NONE     0
2033 #define I40E_AQ_ALTERNATE_MODE_OEM      1
2034         u8      reserved[12];
2035 };
2036
2037 I40E_CHECK_CMD_LENGTH(i40e_aqc_alternate_set_mode);
2038
2039 /* Clear port Alternate RAM (direct 0x0906) uses i40e_aq_desc */
2040
2041 /* async events 0x10xx */
2042
2043 /* Lan Queue Overflow Event (direct, 0x1001) */
2044 struct i40e_aqc_lan_overflow {
2045         __le32  prtdcb_rupto;
2046         __le32  otx_ctl;
2047         u8      reserved[8];
2048 };
2049
2050 I40E_CHECK_CMD_LENGTH(i40e_aqc_lan_overflow);
2051
2052 /* Get LLDP MIB (indirect 0x0A00) */
2053 struct i40e_aqc_lldp_get_mib {
2054         u8      type;
2055         u8      reserved1;
2056 #define I40E_AQ_LLDP_MIB_TYPE_MASK              0x3
2057 #define I40E_AQ_LLDP_MIB_LOCAL                  0x0
2058 #define I40E_AQ_LLDP_MIB_REMOTE                 0x1
2059 #define I40E_AQ_LLDP_MIB_LOCAL_AND_REMOTE       0x2
2060 #define I40E_AQ_LLDP_BRIDGE_TYPE_MASK           0xC
2061 #define I40E_AQ_LLDP_BRIDGE_TYPE_SHIFT          0x2
2062 #define I40E_AQ_LLDP_BRIDGE_TYPE_NEAREST_BRIDGE 0x0
2063 #define I40E_AQ_LLDP_BRIDGE_TYPE_NON_TPMR       0x1
2064 #define I40E_AQ_LLDP_TX_SHIFT                   0x4
2065 #define I40E_AQ_LLDP_TX_MASK                    (0x03 << I40E_AQ_LLDP_TX_SHIFT)
2066 /* TX pause flags use I40E_AQ_LINK_TX_* above */
2067         __le16  local_len;
2068         __le16  remote_len;
2069         u8      reserved2[2];
2070         __le32  addr_high;
2071         __le32  addr_low;
2072 };
2073
2074 I40E_CHECK_CMD_LENGTH(i40e_aqc_lldp_get_mib);
2075
2076 /* Configure LLDP MIB Change Event (direct 0x0A01)
2077  * also used for the event (with type in the command field)
2078  */
2079 struct i40e_aqc_lldp_update_mib {
2080         u8      command;
2081 #define I40E_AQ_LLDP_MIB_UPDATE_ENABLE  0x0
2082 #define I40E_AQ_LLDP_MIB_UPDATE_DISABLE 0x1
2083         u8      reserved[7];
2084         __le32  addr_high;
2085         __le32  addr_low;
2086 };
2087
2088 I40E_CHECK_CMD_LENGTH(i40e_aqc_lldp_update_mib);
2089
2090 /* Add LLDP TLV (indirect 0x0A02)
2091  * Delete LLDP TLV (indirect 0x0A04)
2092  */
2093 struct i40e_aqc_lldp_add_tlv {
2094         u8      type; /* only nearest bridge and non-TPMR from 0x0A00 */
2095         u8      reserved1[1];
2096         __le16  len;
2097         u8      reserved2[4];
2098         __le32  addr_high;
2099         __le32  addr_low;
2100 };
2101
2102 I40E_CHECK_CMD_LENGTH(i40e_aqc_lldp_add_tlv);
2103
2104 /* Update LLDP TLV (indirect 0x0A03) */
2105 struct i40e_aqc_lldp_update_tlv {
2106         u8      type; /* only nearest bridge and non-TPMR from 0x0A00 */
2107         u8      reserved;
2108         __le16  old_len;
2109         __le16  new_offset;
2110         __le16  new_len;
2111         __le32  addr_high;
2112         __le32  addr_low;
2113 };
2114
2115 I40E_CHECK_CMD_LENGTH(i40e_aqc_lldp_update_tlv);
2116
2117 /* Stop LLDP (direct 0x0A05) */
2118 struct i40e_aqc_lldp_stop {
2119         u8      command;
2120 #define I40E_AQ_LLDP_AGENT_STOP         0x0
2121 #define I40E_AQ_LLDP_AGENT_SHUTDOWN     0x1
2122         u8      reserved[15];
2123 };
2124
2125 I40E_CHECK_CMD_LENGTH(i40e_aqc_lldp_stop);
2126
2127 /* Start LLDP (direct 0x0A06) */
2128
2129 struct i40e_aqc_lldp_start {
2130         u8      command;
2131 #define I40E_AQ_LLDP_AGENT_START        0x1
2132         u8      reserved[15];
2133 };
2134
2135 I40E_CHECK_CMD_LENGTH(i40e_aqc_lldp_start);
2136
2137 /* Get CEE DCBX Oper Config (0x0A07)
2138  * uses the generic descriptor struct
2139  * returns below as indirect response
2140  */
2141
2142 #define I40E_AQC_CEE_APP_FCOE_SHIFT     0x0
2143 #define I40E_AQC_CEE_APP_FCOE_MASK      (0x7 << I40E_AQC_CEE_APP_FCOE_SHIFT)
2144 #define I40E_AQC_CEE_APP_ISCSI_SHIFT    0x3
2145 #define I40E_AQC_CEE_APP_ISCSI_MASK     (0x7 << I40E_AQC_CEE_APP_ISCSI_SHIFT)
2146 #define I40E_AQC_CEE_APP_FIP_SHIFT      0x8
2147 #define I40E_AQC_CEE_APP_FIP_MASK       (0x7 << I40E_AQC_CEE_APP_FIP_SHIFT)
2148
2149 #define I40E_AQC_CEE_PG_STATUS_SHIFT    0x0
2150 #define I40E_AQC_CEE_PG_STATUS_MASK     (0x7 << I40E_AQC_CEE_PG_STATUS_SHIFT)
2151 #define I40E_AQC_CEE_PFC_STATUS_SHIFT   0x3
2152 #define I40E_AQC_CEE_PFC_STATUS_MASK    (0x7 << I40E_AQC_CEE_PFC_STATUS_SHIFT)
2153 #define I40E_AQC_CEE_APP_STATUS_SHIFT   0x8
2154 #define I40E_AQC_CEE_APP_STATUS_MASK    (0x7 << I40E_AQC_CEE_APP_STATUS_SHIFT)
2155 #define I40E_AQC_CEE_FCOE_STATUS_SHIFT  0x8
2156 #define I40E_AQC_CEE_FCOE_STATUS_MASK   (0x7 << I40E_AQC_CEE_FCOE_STATUS_SHIFT)
2157 #define I40E_AQC_CEE_ISCSI_STATUS_SHIFT 0xB
2158 #define I40E_AQC_CEE_ISCSI_STATUS_MASK  (0x7 << I40E_AQC_CEE_ISCSI_STATUS_SHIFT)
2159 #define I40E_AQC_CEE_FIP_STATUS_SHIFT   0x10
2160 #define I40E_AQC_CEE_FIP_STATUS_MASK    (0x7 << I40E_AQC_CEE_FIP_STATUS_SHIFT)
2161
2162 /* struct i40e_aqc_get_cee_dcb_cfg_v1_resp was originally defined with
2163  * word boundary layout issues, which the Linux compilers silently deal
2164  * with by adding padding, making the actual struct larger than designed.
2165  * However, the FW compiler for the NIC is less lenient and complains
2166  * about the struct.  Hence, the struct defined here has an extra byte in
2167  * fields reserved3 and reserved4 to directly acknowledge that padding,
2168  * and the new length is used in the length check macro.
2169  */
2170 struct i40e_aqc_get_cee_dcb_cfg_v1_resp {
2171         u8      reserved1;
2172         u8      oper_num_tc;
2173         u8      oper_prio_tc[4];
2174         u8      reserved2;
2175         u8      oper_tc_bw[8];
2176         u8      oper_pfc_en;
2177         u8      reserved3[2];
2178         __le16  oper_app_prio;
2179         u8      reserved4[2];
2180         __le16  tlv_status;
2181 };
2182
2183 I40E_CHECK_STRUCT_LEN(0x18, i40e_aqc_get_cee_dcb_cfg_v1_resp);
2184
2185 struct i40e_aqc_get_cee_dcb_cfg_resp {
2186         u8      oper_num_tc;
2187         u8      oper_prio_tc[4];
2188         u8      oper_tc_bw[8];
2189         u8      oper_pfc_en;
2190         __le16  oper_app_prio;
2191         __le32  tlv_status;
2192         u8      reserved[12];
2193 };
2194
2195 I40E_CHECK_STRUCT_LEN(0x20, i40e_aqc_get_cee_dcb_cfg_resp);
2196
2197 /*      Set Local LLDP MIB (indirect 0x0A08)
2198  *      Used to replace the local MIB of a given LLDP agent. e.g. DCBx
2199  */
2200 struct i40e_aqc_lldp_set_local_mib {
2201 #define SET_LOCAL_MIB_AC_TYPE_DCBX_SHIFT        0
2202 #define SET_LOCAL_MIB_AC_TYPE_DCBX_MASK (1 << \
2203                                         SET_LOCAL_MIB_AC_TYPE_DCBX_SHIFT)
2204 #define SET_LOCAL_MIB_AC_TYPE_LOCAL_MIB 0x0
2205 #define SET_LOCAL_MIB_AC_TYPE_NON_WILLING_APPS_SHIFT    (1)
2206 #define SET_LOCAL_MIB_AC_TYPE_NON_WILLING_APPS_MASK     (1 << \
2207                                 SET_LOCAL_MIB_AC_TYPE_NON_WILLING_APPS_SHIFT)
2208 #define SET_LOCAL_MIB_AC_TYPE_NON_WILLING_APPS          0x1
2209         u8      type;
2210         u8      reserved0;
2211         __le16  length;
2212         u8      reserved1[4];
2213         __le32  address_high;
2214         __le32  address_low;
2215 };
2216
2217 I40E_CHECK_CMD_LENGTH(i40e_aqc_lldp_set_local_mib);
2218
2219 /*      Stop/Start LLDP Agent (direct 0x0A09)
2220  *      Used for stopping/starting specific LLDP agent. e.g. DCBx
2221  */
2222 struct i40e_aqc_lldp_stop_start_specific_agent {
2223 #define I40E_AQC_START_SPECIFIC_AGENT_SHIFT     0
2224 #define I40E_AQC_START_SPECIFIC_AGENT_MASK      (1 << I40E_AQC_START_SPECIFIC_AGENT_SHIFT)
2225         u8      command;
2226         u8      reserved[15];
2227 };
2228
2229 I40E_CHECK_CMD_LENGTH(i40e_aqc_lldp_stop_start_specific_agent);
2230
2231 /* Add Udp Tunnel command and completion (direct 0x0B00) */
2232 struct i40e_aqc_add_udp_tunnel {
2233         __le16  udp_port;
2234         u8      reserved0[3];
2235         u8      protocol_type;
2236 #define I40E_AQC_TUNNEL_TYPE_VXLAN      0x00
2237 #define I40E_AQC_TUNNEL_TYPE_NGE        0x01
2238 #define I40E_AQC_TUNNEL_TYPE_TEREDO     0x10
2239         u8      reserved1[10];
2240 };
2241
2242 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_udp_tunnel);
2243
2244 struct i40e_aqc_add_udp_tunnel_completion {
2245         __le16 udp_port;
2246         u8      filter_entry_index;
2247         u8      multiple_pfs;
2248 #define I40E_AQC_SINGLE_PF              0x0
2249 #define I40E_AQC_MULTIPLE_PFS           0x1
2250         u8      total_filters;
2251         u8      reserved[11];
2252 };
2253
2254 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_udp_tunnel_completion);
2255
2256 /* remove UDP Tunnel command (0x0B01) */
2257 struct i40e_aqc_remove_udp_tunnel {
2258         u8      reserved[2];
2259         u8      index; /* 0 to 15 */
2260         u8      reserved2[13];
2261 };
2262
2263 I40E_CHECK_CMD_LENGTH(i40e_aqc_remove_udp_tunnel);
2264
2265 struct i40e_aqc_del_udp_tunnel_completion {
2266         __le16  udp_port;
2267         u8      index; /* 0 to 15 */
2268         u8      multiple_pfs;
2269         u8      total_filters_used;
2270         u8      reserved1[11];
2271 };
2272
2273 I40E_CHECK_CMD_LENGTH(i40e_aqc_del_udp_tunnel_completion);
2274 #ifdef X722_SUPPORT
2275
2276 struct i40e_aqc_get_set_rss_key {
2277 #define I40E_AQC_SET_RSS_KEY_VSI_VALID          (0x1 << 15)
2278 #define I40E_AQC_SET_RSS_KEY_VSI_ID_SHIFT       0
2279 #define I40E_AQC_SET_RSS_KEY_VSI_ID_MASK        (0x3FF << \
2280                                         I40E_AQC_SET_RSS_KEY_VSI_ID_SHIFT)
2281         __le16  vsi_id;
2282         u8      reserved[6];
2283         __le32  addr_high;
2284         __le32  addr_low;
2285 };
2286
2287 I40E_CHECK_CMD_LENGTH(i40e_aqc_get_set_rss_key);
2288
2289 struct i40e_aqc_get_set_rss_key_data {
2290         u8 standard_rss_key[0x28];
2291         u8 extended_hash_key[0xc];
2292 };
2293
2294 I40E_CHECK_STRUCT_LEN(0x34, i40e_aqc_get_set_rss_key_data);
2295
2296 struct  i40e_aqc_get_set_rss_lut {
2297 #define I40E_AQC_SET_RSS_LUT_VSI_VALID          (0x1 << 15)
2298 #define I40E_AQC_SET_RSS_LUT_VSI_ID_SHIFT       0
2299 #define I40E_AQC_SET_RSS_LUT_VSI_ID_MASK        (0x3FF << \
2300                                         I40E_AQC_SET_RSS_LUT_VSI_ID_SHIFT)
2301         __le16  vsi_id;
2302 #define I40E_AQC_SET_RSS_LUT_TABLE_TYPE_SHIFT   0
2303 #define I40E_AQC_SET_RSS_LUT_TABLE_TYPE_MASK    (0x1 << \
2304                                         I40E_AQC_SET_RSS_LUT_TABLE_TYPE_SHIFT)
2305
2306 #define I40E_AQC_SET_RSS_LUT_TABLE_TYPE_VSI     0
2307 #define I40E_AQC_SET_RSS_LUT_TABLE_TYPE_PF      1
2308         __le16  flags;
2309         u8      reserved[4];
2310         __le32  addr_high;
2311         __le32  addr_low;
2312 };
2313
2314 I40E_CHECK_CMD_LENGTH(i40e_aqc_get_set_rss_lut);
2315 #endif
2316
2317 /* tunnel key structure 0x0B10 */
2318
2319 struct i40e_aqc_tunnel_key_structure {
2320         u8      key1_off;
2321         u8      key2_off;
2322         u8      key1_len;  /* 0 to 15 */
2323         u8      key2_len;  /* 0 to 15 */
2324         u8      flags;
2325 #define I40E_AQC_TUNNEL_KEY_STRUCT_OVERRIDE     0x01
2326 /* response flags */
2327 #define I40E_AQC_TUNNEL_KEY_STRUCT_SUCCESS      0x01
2328 #define I40E_AQC_TUNNEL_KEY_STRUCT_MODIFIED     0x02
2329 #define I40E_AQC_TUNNEL_KEY_STRUCT_OVERRIDDEN   0x03
2330         u8      network_key_index;
2331 #define I40E_AQC_NETWORK_KEY_INDEX_VXLAN                0x0
2332 #define I40E_AQC_NETWORK_KEY_INDEX_NGE                  0x1
2333 #define I40E_AQC_NETWORK_KEY_INDEX_FLEX_MAC_IN_UDP      0x2
2334 #define I40E_AQC_NETWORK_KEY_INDEX_GRE                  0x3
2335         u8      reserved[10];
2336 };
2337
2338 I40E_CHECK_CMD_LENGTH(i40e_aqc_tunnel_key_structure);
2339
2340 /* OEM mode commands (direct 0xFE0x) */
2341 struct i40e_aqc_oem_param_change {
2342         __le32  param_type;
2343 #define I40E_AQ_OEM_PARAM_TYPE_PF_CTL   0
2344 #define I40E_AQ_OEM_PARAM_TYPE_BW_CTL   1
2345 #define I40E_AQ_OEM_PARAM_MAC           2
2346         __le32  param_value1;
2347         __le16  param_value2;
2348         u8      reserved[6];
2349 };
2350
2351 I40E_CHECK_CMD_LENGTH(i40e_aqc_oem_param_change);
2352
2353 struct i40e_aqc_oem_state_change {
2354         __le32  state;
2355 #define I40E_AQ_OEM_STATE_LINK_DOWN     0x0
2356 #define I40E_AQ_OEM_STATE_LINK_UP       0x1
2357         u8      reserved[12];
2358 };
2359
2360 I40E_CHECK_CMD_LENGTH(i40e_aqc_oem_state_change);
2361
2362 /* Initialize OCSD (0xFE02, direct) */
2363 struct i40e_aqc_opc_oem_ocsd_initialize {
2364         u8 type_status;
2365         u8 reserved1[3];
2366         __le32 ocsd_memory_block_addr_high;
2367         __le32 ocsd_memory_block_addr_low;
2368         __le32 requested_update_interval;
2369 };
2370
2371 I40E_CHECK_CMD_LENGTH(i40e_aqc_opc_oem_ocsd_initialize);
2372
2373 /* Initialize OCBB  (0xFE03, direct) */
2374 struct i40e_aqc_opc_oem_ocbb_initialize {
2375         u8 type_status;
2376         u8 reserved1[3];
2377         __le32 ocbb_memory_block_addr_high;
2378         __le32 ocbb_memory_block_addr_low;
2379         u8 reserved2[4];
2380 };
2381
2382 I40E_CHECK_CMD_LENGTH(i40e_aqc_opc_oem_ocbb_initialize);
2383
2384 /* debug commands */
2385
2386 /* get device id (0xFF00) uses the generic structure */
2387
2388 /* set test more (0xFF01, internal) */
2389
2390 struct i40e_acq_set_test_mode {
2391         u8      mode;
2392 #define I40E_AQ_TEST_PARTIAL    0
2393 #define I40E_AQ_TEST_FULL       1
2394 #define I40E_AQ_TEST_NVM        2
2395         u8      reserved[3];
2396         u8      command;
2397 #define I40E_AQ_TEST_OPEN       0
2398 #define I40E_AQ_TEST_CLOSE      1
2399 #define I40E_AQ_TEST_INC        2
2400         u8      reserved2[3];
2401         __le32  address_high;
2402         __le32  address_low;
2403 };
2404
2405 I40E_CHECK_CMD_LENGTH(i40e_acq_set_test_mode);
2406
2407 /* Debug Read Register command (0xFF03)
2408  * Debug Write Register command (0xFF04)
2409  */
2410 struct i40e_aqc_debug_reg_read_write {
2411         __le32 reserved;
2412         __le32 address;
2413         __le32 value_high;
2414         __le32 value_low;
2415 };
2416
2417 I40E_CHECK_CMD_LENGTH(i40e_aqc_debug_reg_read_write);
2418
2419 /* Scatter/gather Reg Read  (indirect 0xFF05)
2420  * Scatter/gather Reg Write (indirect 0xFF06)
2421  */
2422
2423 /* i40e_aq_desc is used for the command */
2424 struct i40e_aqc_debug_reg_sg_element_data {
2425         __le32 address;
2426         __le32 value;
2427 };
2428
2429 /* Debug Modify register (direct 0xFF07) */
2430 struct i40e_aqc_debug_modify_reg {
2431         __le32 address;
2432         __le32 value;
2433         __le32 clear_mask;
2434         __le32 set_mask;
2435 };
2436
2437 I40E_CHECK_CMD_LENGTH(i40e_aqc_debug_modify_reg);
2438
2439 /* dump internal data (0xFF08, indirect) */
2440
2441 #define I40E_AQ_CLUSTER_ID_AUX          0
2442 #define I40E_AQ_CLUSTER_ID_SWITCH_FLU   1
2443 #define I40E_AQ_CLUSTER_ID_TXSCHED      2
2444 #define I40E_AQ_CLUSTER_ID_HMC          3
2445 #define I40E_AQ_CLUSTER_ID_MAC0         4
2446 #define I40E_AQ_CLUSTER_ID_MAC1         5
2447 #define I40E_AQ_CLUSTER_ID_MAC2         6
2448 #define I40E_AQ_CLUSTER_ID_MAC3         7
2449 #define I40E_AQ_CLUSTER_ID_DCB          8
2450 #define I40E_AQ_CLUSTER_ID_EMP_MEM      9
2451 #define I40E_AQ_CLUSTER_ID_PKT_BUF      10
2452 #define I40E_AQ_CLUSTER_ID_ALTRAM       11
2453
2454 struct i40e_aqc_debug_dump_internals {
2455         u8      cluster_id;
2456         u8      table_id;
2457         __le16  data_size;
2458         __le32  idx;
2459         __le32  address_high;
2460         __le32  address_low;
2461 };
2462
2463 I40E_CHECK_CMD_LENGTH(i40e_aqc_debug_dump_internals);
2464
2465 struct i40e_aqc_debug_modify_internals {
2466         u8      cluster_id;
2467         u8      cluster_specific_params[7];
2468         __le32  address_high;
2469         __le32  address_low;
2470 };
2471
2472 I40E_CHECK_CMD_LENGTH(i40e_aqc_debug_modify_internals);
2473
2474 #endif /* _I40E_ADMINQ_CMD_H_ */