drivers/net/i40e/base/i40e_adminq_cmd.h

   1 /*******************************************************************************
   2
   3 Copyright (c) 2013 - 2015, Intel Corporation
   4 All rights reserved.
   5
   6 Redistribution and use in source and binary forms, with or without
   7 modification, are permitted provided that the following conditions are met:
   8
   9  1. Redistributions of source code must retain the above copyright notice,
  10     this list of conditions and the following disclaimer.
  11
  12  2. Redistributions in binary form must reproduce the above copyright
  13     notice, this list of conditions and the following disclaimer in the
  14     documentation and/or other materials provided with the distribution.
  15
  16  3. Neither the name of the Intel Corporation nor the names of its
  17     contributors may be used to endorse or promote products derived from
  18     this software without specific prior written permission.
  19
  20 THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
  21 AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  22 IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  23 ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR CONTRIBUTORS BE
  24 LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
  25 CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
  26 SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
  27 INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
  28 CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
  29 ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE
  30 POSSIBILITY OF SUCH DAMAGE.
  31
  32 ***************************************************************************/
  33
  34 #ifndef _I40E_ADMINQ_CMD_H_
  35 #define _I40E_ADMINQ_CMD_H_
  36
  37 /* This header file defines the i40e Admin Queue commands and is shared between
  38  * i40e Firmware and Software.
  39  *
  40  * This file needs to comply with the Linux Kernel coding style.
  41  */
  42
  43 #define I40E_FW_API_VERSION_MAJOR       0x0001
  44 #define I40E_FW_API_VERSION_MINOR       0x0004
  45
  46 struct i40e_aq_desc {
  47         __le16 flags;
  48         __le16 opcode;
  49         __le16 datalen;
  50         __le16 retval;
  51         __le32 cookie_high;
  52         __le32 cookie_low;
  53         union {
  54                 struct {
  55                         __le32 param0;
  56                         __le32 param1;
  57                         __le32 param2;
  58                         __le32 param3;
  59                 } internal;
  60                 struct {
  61                         __le32 param0;
  62                         __le32 param1;
  63                         __le32 addr_high;
  64                         __le32 addr_low;
  65                 } external;
  66                 u8 raw[16];
  67         } params;
  68 };
  69
  70 /* Flags sub-structure
  71  * |0  |1  |2  |3  |4  |5  |6  |7  |8  |9  |10 |11 |12 |13 |14 |15 |
  72  * |DD |CMP|ERR|VFE| * *  RESERVED * * |LB |RD |VFC|BUF|SI |EI |FE |
  73  */
  74
  75 /* command flags and offsets*/
  76 #define I40E_AQ_FLAG_DD_SHIFT   0
  77 #define I40E_AQ_FLAG_CMP_SHIFT  1
  78 #define I40E_AQ_FLAG_ERR_SHIFT  2
  79 #define I40E_AQ_FLAG_VFE_SHIFT  3
  80 #define I40E_AQ_FLAG_LB_SHIFT   9
  81 #define I40E_AQ_FLAG_RD_SHIFT   10
  82 #define I40E_AQ_FLAG_VFC_SHIFT  11
  83 #define I40E_AQ_FLAG_BUF_SHIFT  12
  84 #define I40E_AQ_FLAG_SI_SHIFT   13
  85 #define I40E_AQ_FLAG_EI_SHIFT   14
  86 #define I40E_AQ_FLAG_FE_SHIFT   15
  87
  88 #define I40E_AQ_FLAG_DD         (1 << I40E_AQ_FLAG_DD_SHIFT)  /* 0x1    */
  89 #define I40E_AQ_FLAG_CMP        (1 << I40E_AQ_FLAG_CMP_SHIFT) /* 0x2    */
  90 #define I40E_AQ_FLAG_ERR        (1 << I40E_AQ_FLAG_ERR_SHIFT) /* 0x4    */
  91 #define I40E_AQ_FLAG_VFE        (1 << I40E_AQ_FLAG_VFE_SHIFT) /* 0x8    */
  92 #define I40E_AQ_FLAG_LB         (1 << I40E_AQ_FLAG_LB_SHIFT)  /* 0x200  */
  93 #define I40E_AQ_FLAG_RD         (1 << I40E_AQ_FLAG_RD_SHIFT)  /* 0x400  */
  94 #define I40E_AQ_FLAG_VFC        (1 << I40E_AQ_FLAG_VFC_SHIFT) /* 0x800  */
  95 #define I40E_AQ_FLAG_BUF        (1 << I40E_AQ_FLAG_BUF_SHIFT) /* 0x1000 */
  96 #define I40E_AQ_FLAG_SI         (1 << I40E_AQ_FLAG_SI_SHIFT)  /* 0x2000 */
  97 #define I40E_AQ_FLAG_EI         (1 << I40E_AQ_FLAG_EI_SHIFT)  /* 0x4000 */
  98 #define I40E_AQ_FLAG_FE         (1 << I40E_AQ_FLAG_FE_SHIFT)  /* 0x8000 */
  99
 100 /* error codes */
 101 enum i40e_admin_queue_err {
 102         I40E_AQ_RC_OK           = 0,  /* success */
 103         I40E_AQ_RC_EPERM        = 1,  /* Operation not permitted */
 104         I40E_AQ_RC_ENOENT       = 2,  /* No such element */
 105         I40E_AQ_RC_ESRCH        = 3,  /* Bad opcode */
 106         I40E_AQ_RC_EINTR        = 4,  /* operation interrupted */
 107         I40E_AQ_RC_EIO          = 5,  /* I/O error */
 108         I40E_AQ_RC_ENXIO        = 6,  /* No such resource */
 109         I40E_AQ_RC_E2BIG        = 7,  /* Arg too long */
 110         I40E_AQ_RC_EAGAIN       = 8,  /* Try again */
 111         I40E_AQ_RC_ENOMEM       = 9,  /* Out of memory */
 112         I40E_AQ_RC_EACCES       = 10, /* Permission denied */
 113         I40E_AQ_RC_EFAULT       = 11, /* Bad address */
 114         I40E_AQ_RC_EBUSY        = 12, /* Device or resource busy */
 115         I40E_AQ_RC_EEXIST       = 13, /* object already exists */
 116         I40E_AQ_RC_EINVAL       = 14, /* Invalid argument */
 117         I40E_AQ_RC_ENOTTY       = 15, /* Not a typewriter */
 118         I40E_AQ_RC_ENOSPC       = 16, /* No space left or alloc failure */
 119         I40E_AQ_RC_ENOSYS       = 17, /* Function not implemented */
 120         I40E_AQ_RC_ERANGE       = 18, /* Parameter out of range */
 121         I40E_AQ_RC_EFLUSHED     = 19, /* Cmd flushed due to prev cmd error */
 122         I40E_AQ_RC_BAD_ADDR     = 20, /* Descriptor contains a bad pointer */
 123         I40E_AQ_RC_EMODE        = 21, /* Op not allowed in current dev mode */
 124         I40E_AQ_RC_EFBIG        = 22, /* File too large */
 125 };
 126
 127 /* Admin Queue command opcodes */
 128 enum i40e_admin_queue_opc {
 129         /* aq commands */
 130         i40e_aqc_opc_get_version        = 0x0001,
 131         i40e_aqc_opc_driver_version     = 0x0002,
 132         i40e_aqc_opc_queue_shutdown     = 0x0003,
 133         i40e_aqc_opc_set_pf_context     = 0x0004,
 134
 135         /* resource ownership */
 136         i40e_aqc_opc_request_resource   = 0x0008,
 137         i40e_aqc_opc_release_resource   = 0x0009,
 138
 139         i40e_aqc_opc_list_func_capabilities     = 0x000A,
 140         i40e_aqc_opc_list_dev_capabilities      = 0x000B,
 141
 142 #ifdef X722_SUPPORT
 143         /* Proxy commands */
 144         i40e_aqc_opc_set_proxy_config           = 0x0104,
 145         i40e_aqc_opc_set_ns_proxy_table_entry   = 0x0105,
 146
 147 #endif
 148         /* LAA */
 149         i40e_aqc_opc_mac_address_read   = 0x0107,
 150         i40e_aqc_opc_mac_address_write  = 0x0108,
 151
 152         /* PXE */
 153         i40e_aqc_opc_clear_pxe_mode     = 0x0110,
 154
 155 #ifdef X722_SUPPORT
 156         /* WoL commands */
 157         i40e_aqc_opc_set_wol_filter     = 0x0120,
 158         i40e_aqc_opc_get_wake_reason    = 0x0121,
 159
 160 #endif
 161         /* internal switch commands */
 162         i40e_aqc_opc_get_switch_config          = 0x0200,
 163         i40e_aqc_opc_add_statistics             = 0x0201,
 164         i40e_aqc_opc_remove_statistics          = 0x0202,
 165         i40e_aqc_opc_set_port_parameters        = 0x0203,
 166         i40e_aqc_opc_get_switch_resource_alloc  = 0x0204,
 167         i40e_aqc_opc_set_switch_config          = 0x0205,
 168         i40e_aqc_opc_rx_ctl_reg_read            = 0x0206,
 169         i40e_aqc_opc_rx_ctl_reg_write           = 0x0207,
 170
 171         i40e_aqc_opc_add_vsi                    = 0x0210,
 172         i40e_aqc_opc_update_vsi_parameters      = 0x0211,
 173         i40e_aqc_opc_get_vsi_parameters         = 0x0212,
 174
 175         i40e_aqc_opc_add_pv                     = 0x0220,
 176         i40e_aqc_opc_update_pv_parameters       = 0x0221,
 177         i40e_aqc_opc_get_pv_parameters          = 0x0222,
 178
 179         i40e_aqc_opc_add_veb                    = 0x0230,
 180         i40e_aqc_opc_update_veb_parameters      = 0x0231,
 181         i40e_aqc_opc_get_veb_parameters         = 0x0232,
 182
 183         i40e_aqc_opc_delete_element             = 0x0243,
 184
 185         i40e_aqc_opc_add_macvlan                = 0x0250,
 186         i40e_aqc_opc_remove_macvlan             = 0x0251,
 187         i40e_aqc_opc_add_vlan                   = 0x0252,
 188         i40e_aqc_opc_remove_vlan                = 0x0253,
 189         i40e_aqc_opc_set_vsi_promiscuous_modes  = 0x0254,
 190         i40e_aqc_opc_add_tag                    = 0x0255,
 191         i40e_aqc_opc_remove_tag                 = 0x0256,
 192         i40e_aqc_opc_add_multicast_etag         = 0x0257,
 193         i40e_aqc_opc_remove_multicast_etag      = 0x0258,
 194         i40e_aqc_opc_update_tag                 = 0x0259,
 195         i40e_aqc_opc_add_control_packet_filter  = 0x025A,
 196         i40e_aqc_opc_remove_control_packet_filter       = 0x025B,
 197         i40e_aqc_opc_add_cloud_filters          = 0x025C,
 198         i40e_aqc_opc_remove_cloud_filters       = 0x025D,
 199
 200         i40e_aqc_opc_add_mirror_rule    = 0x0260,
 201         i40e_aqc_opc_delete_mirror_rule = 0x0261,
 202
 203         /* DCB commands */
 204         i40e_aqc_opc_dcb_ignore_pfc     = 0x0301,
 205         i40e_aqc_opc_dcb_updated        = 0x0302,
 206
 207         /* TX scheduler */
 208         i40e_aqc_opc_configure_vsi_bw_limit             = 0x0400,
 209         i40e_aqc_opc_configure_vsi_ets_sla_bw_limit     = 0x0406,
 210         i40e_aqc_opc_configure_vsi_tc_bw                = 0x0407,
 211         i40e_aqc_opc_query_vsi_bw_config                = 0x0408,
 212         i40e_aqc_opc_query_vsi_ets_sla_config           = 0x040A,
 213         i40e_aqc_opc_configure_switching_comp_bw_limit  = 0x0410,
 214
 215         i40e_aqc_opc_enable_switching_comp_ets                  = 0x0413,
 216         i40e_aqc_opc_modify_switching_comp_ets                  = 0x0414,
 217         i40e_aqc_opc_disable_switching_comp_ets                 = 0x0415,
 218         i40e_aqc_opc_configure_switching_comp_ets_bw_limit      = 0x0416,
 219         i40e_aqc_opc_configure_switching_comp_bw_config         = 0x0417,
 220         i40e_aqc_opc_query_switching_comp_ets_config            = 0x0418,
 221         i40e_aqc_opc_query_port_ets_config                      = 0x0419,
 222         i40e_aqc_opc_query_switching_comp_bw_config             = 0x041A,
 223         i40e_aqc_opc_suspend_port_tx                            = 0x041B,
 224         i40e_aqc_opc_resume_port_tx                             = 0x041C,
 225         i40e_aqc_opc_configure_partition_bw                     = 0x041D,
 226
 227         /* hmc */
 228         i40e_aqc_opc_query_hmc_resource_profile = 0x0500,
 229         i40e_aqc_opc_set_hmc_resource_profile   = 0x0501,
 230
 231         /* phy commands*/
 232         i40e_aqc_opc_get_phy_abilities          = 0x0600,
 233         i40e_aqc_opc_set_phy_config             = 0x0601,
 234         i40e_aqc_opc_set_mac_config             = 0x0603,
 235         i40e_aqc_opc_set_link_restart_an        = 0x0605,
 236         i40e_aqc_opc_get_link_status            = 0x0607,
 237         i40e_aqc_opc_set_phy_int_mask           = 0x0613,
 238         i40e_aqc_opc_get_local_advt_reg         = 0x0614,
 239         i40e_aqc_opc_set_local_advt_reg         = 0x0615,
 240         i40e_aqc_opc_get_partner_advt           = 0x0616,
 241         i40e_aqc_opc_set_lb_modes               = 0x0618,
 242         i40e_aqc_opc_get_phy_wol_caps           = 0x0621,
 243         i40e_aqc_opc_set_phy_debug              = 0x0622,
 244         i40e_aqc_opc_upload_ext_phy_fm          = 0x0625,
 245
 246         /* NVM commands */
 247         i40e_aqc_opc_nvm_read                   = 0x0701,
 248         i40e_aqc_opc_nvm_erase                  = 0x0702,
 249         i40e_aqc_opc_nvm_update                 = 0x0703,
 250         i40e_aqc_opc_nvm_config_read            = 0x0704,
 251         i40e_aqc_opc_nvm_config_write           = 0x0705,
 252         i40e_aqc_opc_oem_post_update            = 0x0720,
 253         i40e_aqc_opc_thermal_sensor             = 0x0721,
 254
 255         /* virtualization commands */
 256         i40e_aqc_opc_send_msg_to_pf             = 0x0801,
 257         i40e_aqc_opc_send_msg_to_vf             = 0x0802,
 258         i40e_aqc_opc_send_msg_to_peer           = 0x0803,
 259
 260         /* alternate structure */
 261         i40e_aqc_opc_alternate_write            = 0x0900,
 262         i40e_aqc_opc_alternate_write_indirect   = 0x0901,
 263         i40e_aqc_opc_alternate_read             = 0x0902,
 264         i40e_aqc_opc_alternate_read_indirect    = 0x0903,
 265         i40e_aqc_opc_alternate_write_done       = 0x0904,
 266         i40e_aqc_opc_alternate_set_mode         = 0x0905,
 267         i40e_aqc_opc_alternate_clear_port       = 0x0906,
 268
 269         /* LLDP commands */
 270         i40e_aqc_opc_lldp_get_mib       = 0x0A00,
 271         i40e_aqc_opc_lldp_update_mib    = 0x0A01,
 272         i40e_aqc_opc_lldp_add_tlv       = 0x0A02,
 273         i40e_aqc_opc_lldp_update_tlv    = 0x0A03,
 274         i40e_aqc_opc_lldp_delete_tlv    = 0x0A04,
 275         i40e_aqc_opc_lldp_stop          = 0x0A05,
 276         i40e_aqc_opc_lldp_start         = 0x0A06,
 277         i40e_aqc_opc_get_cee_dcb_cfg    = 0x0A07,
 278         i40e_aqc_opc_lldp_set_local_mib = 0x0A08,
 279         i40e_aqc_opc_lldp_stop_start_spec_agent = 0x0A09,
 280
 281         /* Tunnel commands */
 282         i40e_aqc_opc_add_udp_tunnel     = 0x0B00,
 283         i40e_aqc_opc_del_udp_tunnel     = 0x0B01,
 284 #ifdef X722_SUPPORT
 285         i40e_aqc_opc_set_rss_key        = 0x0B02,
 286         i40e_aqc_opc_set_rss_lut        = 0x0B03,
 287         i40e_aqc_opc_get_rss_key        = 0x0B04,
 288         i40e_aqc_opc_get_rss_lut        = 0x0B05,
 289 #endif
 290
 291         /* Async Events */
 292         i40e_aqc_opc_event_lan_overflow         = 0x1001,
 293
 294         /* OEM commands */
 295         i40e_aqc_opc_oem_parameter_change       = 0xFE00,
 296         i40e_aqc_opc_oem_device_status_change   = 0xFE01,
 297         i40e_aqc_opc_oem_ocsd_initialize        = 0xFE02,
 298         i40e_aqc_opc_oem_ocbb_initialize        = 0xFE03,
 299
 300         /* debug commands */
 301         i40e_aqc_opc_debug_read_reg             = 0xFF03,
 302         i40e_aqc_opc_debug_write_reg            = 0xFF04,
 303         i40e_aqc_opc_debug_modify_reg           = 0xFF07,
 304         i40e_aqc_opc_debug_dump_internals       = 0xFF08,
 305 };
 306
 307 /* command structures and indirect data structures */
 308
 309 /* Structure naming conventions:
 310  * - no suffix for direct command descriptor structures
 311  * - _data for indirect sent data
 312  * - _resp for indirect return data (data which is both will use _data)
 313  * - _completion for direct return data
 314  * - _element_ for repeated elements (may also be _data or _resp)
 315  *
 316  * Command structures are expected to overlay the params.raw member of the basic
 317  * descriptor, and as such cannot exceed 16 bytes in length.
 318  */
 319
 320 /* This macro is used to generate a compilation error if a structure
 321  * is not exactly the correct length. It gives a divide by zero error if the
 322  * structure is not of the correct size, otherwise it creates an enum that is
 323  * never used.
 324  */
 325 #define I40E_CHECK_STRUCT_LEN(n, X) enum i40e_static_assert_enum_##X \
 326         { i40e_static_assert_##X = (n)/((sizeof(struct X) == (n)) ? 1 : 0) }
 327
 328 /* This macro is used extensively to ensure that command structures are 16
 329  * bytes in length as they have to map to the raw array of that size.
 330  */
 331 #define I40E_CHECK_CMD_LENGTH(X)        I40E_CHECK_STRUCT_LEN(16, X)
 332
 333 /* internal (0x00XX) commands */
 334
 335 /* Get version (direct 0x0001) */
 336 struct i40e_aqc_get_version {
 337         __le32 rom_ver;
 338         __le32 fw_build;
 339         __le16 fw_major;
 340         __le16 fw_minor;
 341         __le16 api_major;
 342         __le16 api_minor;
 343 };
 344
 345 I40E_CHECK_CMD_LENGTH(i40e_aqc_get_version);
 346
 347 /* Send driver version (indirect 0x0002) */
 348 struct i40e_aqc_driver_version {
 349         u8      driver_major_ver;
 350         u8      driver_minor_ver;
 351         u8      driver_build_ver;
 352         u8      driver_subbuild_ver;
 353         u8      reserved[4];
 354         __le32  address_high;
 355         __le32  address_low;
 356 };
 357
 358 I40E_CHECK_CMD_LENGTH(i40e_aqc_driver_version);
 359
 360 /* Queue Shutdown (direct 0x0003) */
 361 struct i40e_aqc_queue_shutdown {
 362         __le32  driver_unloading;
 363 #define I40E_AQ_DRIVER_UNLOADING        0x1
 364         u8      reserved[12];
 365 };
 366
 367 I40E_CHECK_CMD_LENGTH(i40e_aqc_queue_shutdown);
 368
 369 /* Set PF context (0x0004, direct) */
 370 struct i40e_aqc_set_pf_context {
 371         u8      pf_id;
 372         u8      reserved[15];
 373 };
 374
 375 I40E_CHECK_CMD_LENGTH(i40e_aqc_set_pf_context);
 376
 377 /* Request resource ownership (direct 0x0008)
 378  * Release resource ownership (direct 0x0009)
 379  */
 380 #define I40E_AQ_RESOURCE_NVM                    1
 381 #define I40E_AQ_RESOURCE_SDP                    2
 382 #define I40E_AQ_RESOURCE_ACCESS_READ            1
 383 #define I40E_AQ_RESOURCE_ACCESS_WRITE           2
 384 #define I40E_AQ_RESOURCE_NVM_READ_TIMEOUT       3000
 385 #define I40E_AQ_RESOURCE_NVM_WRITE_TIMEOUT      180000
 386
 387 struct i40e_aqc_request_resource {
 388         __le16  resource_id;
 389         __le16  access_type;
 390         __le32  timeout;
 391         __le32  resource_number;
 392         u8      reserved[4];
 393 };
 394
 395 I40E_CHECK_CMD_LENGTH(i40e_aqc_request_resource);
 396
 397 /* Get function capabilities (indirect 0x000A)
 398  * Get device capabilities (indirect 0x000B)
 399  */
 400 struct i40e_aqc_list_capabilites {
 401         u8 command_flags;
 402 #define I40E_AQ_LIST_CAP_PF_INDEX_EN    1
 403         u8 pf_index;
 404         u8 reserved[2];
 405         __le32 count;
 406         __le32 addr_high;
 407         __le32 addr_low;
 408 };
 409
 410 I40E_CHECK_CMD_LENGTH(i40e_aqc_list_capabilites);
 411
 412 struct i40e_aqc_list_capabilities_element_resp {
 413         __le16  id;
 414         u8      major_rev;
 415         u8      minor_rev;
 416         __le32  number;
 417         __le32  logical_id;
 418         __le32  phys_id;
 419         u8      reserved[16];
 420 };
 421
 422 /* list of caps */
 423
 424 #define I40E_AQ_CAP_ID_SWITCH_MODE      0x0001
 425 #define I40E_AQ_CAP_ID_MNG_MODE         0x0002
 426 #define I40E_AQ_CAP_ID_NPAR_ACTIVE      0x0003
 427 #define I40E_AQ_CAP_ID_OS2BMC_CAP       0x0004
 428 #define I40E_AQ_CAP_ID_FUNCTIONS_VALID  0x0005
 429 #define I40E_AQ_CAP_ID_ALTERNATE_RAM    0x0006
 430 #define I40E_AQ_CAP_ID_WOL_AND_PROXY    0x0008
 431 #define I40E_AQ_CAP_ID_SRIOV            0x0012
 432 #define I40E_AQ_CAP_ID_VF               0x0013
 433 #define I40E_AQ_CAP_ID_VMDQ             0x0014
 434 #define I40E_AQ_CAP_ID_8021QBG          0x0015
 435 #define I40E_AQ_CAP_ID_8021QBR          0x0016
 436 #define I40E_AQ_CAP_ID_VSI              0x0017
 437 #define I40E_AQ_CAP_ID_DCB              0x0018
 438 #define I40E_AQ_CAP_ID_FCOE             0x0021
 439 #define I40E_AQ_CAP_ID_ISCSI            0x0022
 440 #define I40E_AQ_CAP_ID_RSS              0x0040
 441 #define I40E_AQ_CAP_ID_RXQ              0x0041
 442 #define I40E_AQ_CAP_ID_TXQ              0x0042
 443 #define I40E_AQ_CAP_ID_MSIX             0x0043
 444 #define I40E_AQ_CAP_ID_VF_MSIX          0x0044
 445 #define I40E_AQ_CAP_ID_FLOW_DIRECTOR    0x0045
 446 #define I40E_AQ_CAP_ID_1588             0x0046
 447 #define I40E_AQ_CAP_ID_IWARP            0x0051
 448 #define I40E_AQ_CAP_ID_LED              0x0061
 449 #define I40E_AQ_CAP_ID_SDP              0x0062
 450 #define I40E_AQ_CAP_ID_MDIO             0x0063
 451 #define I40E_AQ_CAP_ID_WSR_PROT         0x0064
 452 #define I40E_AQ_CAP_ID_FLEX10           0x00F1
 453 #define I40E_AQ_CAP_ID_CEM              0x00F2
 454
 455 /* Set CPPM Configuration (direct 0x0103) */
 456 struct i40e_aqc_cppm_configuration {
 457         __le16  command_flags;
 458 #define I40E_AQ_CPPM_EN_LTRC    0x0800
 459 #define I40E_AQ_CPPM_EN_DMCTH   0x1000
 460 #define I40E_AQ_CPPM_EN_DMCTLX  0x2000
 461 #define I40E_AQ_CPPM_EN_HPTC    0x4000
 462 #define I40E_AQ_CPPM_EN_DMARC   0x8000
 463         __le16  ttlx;
 464         __le32  dmacr;
 465         __le16  dmcth;
 466         u8      hptc;
 467         u8      reserved;
 468         __le32  pfltrc;
 469 };
 470
 471 I40E_CHECK_CMD_LENGTH(i40e_aqc_cppm_configuration);
 472
 473 /* Set ARP Proxy command / response (indirect 0x0104) */
 474 struct i40e_aqc_arp_proxy_data {
 475         __le16  command_flags;
 476 #define I40E_AQ_ARP_INIT_IPV4   0x0008
 477 #define I40E_AQ_ARP_UNSUP_CTL   0x0010
 478 #define I40E_AQ_ARP_ENA         0x0020
 479 #define I40E_AQ_ARP_ADD_IPV4    0x0040
 480 #define I40E_AQ_ARP_DEL_IPV4    0x0080
 481         __le16  table_id;
 482         __le32  pfpm_proxyfc;
 483         __le32  ip_addr;
 484         u8      mac_addr[6];
 485         u8      reserved[2];
 486 };
 487
 488 I40E_CHECK_STRUCT_LEN(0x14, i40e_aqc_arp_proxy_data);
 489
 490 /* Set NS Proxy Table Entry Command (indirect 0x0105) */
 491 struct i40e_aqc_ns_proxy_data {
 492         __le16  table_idx_mac_addr_0;
 493         __le16  table_idx_mac_addr_1;
 494         __le16  table_idx_ipv6_0;
 495         __le16  table_idx_ipv6_1;
 496         __le16  control;
 497 #define I40E_AQ_NS_PROXY_ADD_0          0x0100
 498 #define I40E_AQ_NS_PROXY_DEL_0          0x0200
 499 #define I40E_AQ_NS_PROXY_ADD_1          0x0400
 500 #define I40E_AQ_NS_PROXY_DEL_1          0x0800
 501 #define I40E_AQ_NS_PROXY_ADD_IPV6_0     0x1000
 502 #define I40E_AQ_NS_PROXY_DEL_IPV6_0     0x2000
 503 #define I40E_AQ_NS_PROXY_ADD_IPV6_1     0x4000
 504 #define I40E_AQ_NS_PROXY_DEL_IPV6_1     0x8000
 505 #define I40E_AQ_NS_PROXY_COMMAND_SEQ    0x0001
 506 #define I40E_AQ_NS_PROXY_INIT_IPV6_TBL  0x0002
 507 #define I40E_AQ_NS_PROXY_INIT_MAC_TBL   0x0004
 508         u8      mac_addr_0[6];
 509         u8      mac_addr_1[6];
 510         u8      local_mac_addr[6];
 511         u8      ipv6_addr_0[16]; /* Warning! spec specifies BE byte order */
 512         u8      ipv6_addr_1[16];
 513 };
 514
 515 I40E_CHECK_STRUCT_LEN(0x3c, i40e_aqc_ns_proxy_data);
 516
 517 /* Manage LAA Command (0x0106) - obsolete */
 518 struct i40e_aqc_mng_laa {
 519         __le16  command_flags;
 520 #define I40E_AQ_LAA_FLAG_WR     0x8000
 521         u8      reserved[2];
 522         __le32  sal;
 523         __le16  sah;
 524         u8      reserved2[6];
 525 };
 526
 527 I40E_CHECK_CMD_LENGTH(i40e_aqc_mng_laa);
 528
 529 /* Manage MAC Address Read Command (indirect 0x0107) */
 530 struct i40e_aqc_mac_address_read {
 531         __le16  command_flags;
 532 #define I40E_AQC_LAN_ADDR_VALID         0x10
 533 #define I40E_AQC_SAN_ADDR_VALID         0x20
 534 #define I40E_AQC_PORT_ADDR_VALID        0x40
 535 #define I40E_AQC_WOL_ADDR_VALID         0x80
 536 #define I40E_AQC_MC_MAG_EN_VALID        0x100
 537 #define I40E_AQC_ADDR_VALID_MASK        0x1F0
 538         u8      reserved[6];
 539         __le32  addr_high;
 540         __le32  addr_low;
 541 };
 542
 543 I40E_CHECK_CMD_LENGTH(i40e_aqc_mac_address_read);
 544
 545 struct i40e_aqc_mac_address_read_data {
 546         u8 pf_lan_mac[6];
 547         u8 pf_san_mac[6];
 548         u8 port_mac[6];
 549         u8 pf_wol_mac[6];
 550 };
 551
 552 I40E_CHECK_STRUCT_LEN(24, i40e_aqc_mac_address_read_data);
 553
 554 /* Manage MAC Address Write Command (0x0108) */
 555 struct i40e_aqc_mac_address_write {
 556         __le16  command_flags;
 557 #define I40E_AQC_WRITE_TYPE_LAA_ONLY    0x0000
 558 #define I40E_AQC_WRITE_TYPE_LAA_WOL     0x4000
 559 #define I40E_AQC_WRITE_TYPE_PORT        0x8000
 560 #define I40E_AQC_WRITE_TYPE_UPDATE_MC_MAG       0xC000
 561 #define I40E_AQC_WRITE_TYPE_MASK        0xC000
 562
 563         __le16  mac_sah;
 564         __le32  mac_sal;
 565         u8      reserved[8];
 566 };
 567
 568 I40E_CHECK_CMD_LENGTH(i40e_aqc_mac_address_write);
 569
 570 /* PXE commands (0x011x) */
 571
 572 /* Clear PXE Command and response  (direct 0x0110) */
 573 struct i40e_aqc_clear_pxe {
 574         u8      rx_cnt;
 575         u8      reserved[15];
 576 };
 577
 578 I40E_CHECK_CMD_LENGTH(i40e_aqc_clear_pxe);
 579
 580 #ifdef X722_SUPPORT
 581 /* Set WoL Filter (0x0120) */
 582
 583 struct i40e_aqc_set_wol_filter {
 584         __le16 filter_index;
 585 #define I40E_AQC_MAX_NUM_WOL_FILTERS    8
 586         __le16 cmd_flags;
 587 #define I40E_AQC_SET_WOL_FILTER                         0x8000
 588 #define I40E_AQC_SET_WOL_FILTER_NO_TCO_WOL              0x4000
 589         __le16 valid_flags;
 590 #define I40E_AQC_SET_WOL_FILTER_ACTION_VALID            0x8000
 591 #define I40E_AQC_SET_WOL_FILTER_NO_TCO_ACTION_VALID     0x4000
 592         u8 reserved[2];
 593         __le32  address_high;
 594         __le32  address_low;
 595 };
 596
 597 I40E_CHECK_CMD_LENGTH(i40e_aqc_set_wol_filter);
 598
 599 /* Get Wake Reason (0x0121) */
 600
 601 struct i40e_aqc_get_wake_reason_completion {
 602         u8 reserved_1[2];
 603         __le16 wake_reason;
 604         u8 reserved_2[12];
 605 };
 606
 607 I40E_CHECK_CMD_LENGTH(i40e_aqc_get_wake_reason_completion);
 608
 609 struct i40e_aqc_set_wol_filter_data {
 610         u8 filter[128];
 611         u8 mask[16];
 612 };
 613
 614 I40E_CHECK_STRUCT_LEN(0x90, i40e_aqc_set_wol_filter_data);
 615
 616 #endif /* X722_SUPPORT */
 617 /* Switch configuration commands (0x02xx) */
 618
 619 /* Used by many indirect commands that only pass an seid and a buffer in the
 620  * command
 621  */
 622 struct i40e_aqc_switch_seid {
 623         __le16  seid;
 624         u8      reserved[6];
 625         __le32  addr_high;
 626         __le32  addr_low;
 627 };
 628
 629 I40E_CHECK_CMD_LENGTH(i40e_aqc_switch_seid);
 630
 631 /* Get Switch Configuration command (indirect 0x0200)
 632  * uses i40e_aqc_switch_seid for the descriptor
 633  */
 634 struct i40e_aqc_get_switch_config_header_resp {
 635         __le16  num_reported;
 636         __le16  num_total;
 637         u8      reserved[12];
 638 };
 639
 640 I40E_CHECK_CMD_LENGTH(i40e_aqc_get_switch_config_header_resp);
 641
 642 struct i40e_aqc_switch_config_element_resp {
 643         u8      element_type;
 644 #define I40E_AQ_SW_ELEM_TYPE_MAC        1
 645 #define I40E_AQ_SW_ELEM_TYPE_PF         2
 646 #define I40E_AQ_SW_ELEM_TYPE_VF         3
 647 #define I40E_AQ_SW_ELEM_TYPE_EMP        4
 648 #define I40E_AQ_SW_ELEM_TYPE_BMC        5
 649 #define I40E_AQ_SW_ELEM_TYPE_PV         16
 650 #define I40E_AQ_SW_ELEM_TYPE_VEB        17
 651 #define I40E_AQ_SW_ELEM_TYPE_PA         18
 652 #define I40E_AQ_SW_ELEM_TYPE_VSI        19
 653         u8      revision;
 654 #define I40E_AQ_SW_ELEM_REV_1           1
 655         __le16  seid;
 656         __le16  uplink_seid;
 657         __le16  downlink_seid;
 658         u8      reserved[3];
 659         u8      connection_type;
 660 #define I40E_AQ_CONN_TYPE_REGULAR       0x1
 661 #define I40E_AQ_CONN_TYPE_DEFAULT       0x2
 662 #define I40E_AQ_CONN_TYPE_CASCADED      0x3
 663         __le16  scheduler_id;
 664         __le16  element_info;
 665 };
 666
 667 I40E_CHECK_STRUCT_LEN(0x10, i40e_aqc_switch_config_element_resp);
 668
 669 /* Get Switch Configuration (indirect 0x0200)
 670  *    an array of elements are returned in the response buffer
 671  *    the first in the array is the header, remainder are elements
 672  */
 673 struct i40e_aqc_get_switch_config_resp {
 674         struct i40e_aqc_get_switch_config_header_resp   header;
 675         struct i40e_aqc_switch_config_element_resp      element[1];
 676 };
 677
 678 I40E_CHECK_STRUCT_LEN(0x20, i40e_aqc_get_switch_config_resp);
 679
 680 /* Add Statistics (direct 0x0201)
 681  * Remove Statistics (direct 0x0202)
 682  */
 683 struct i40e_aqc_add_remove_statistics {
 684         __le16  seid;
 685         __le16  vlan;
 686         __le16  stat_index;
 687         u8      reserved[10];
 688 };
 689
 690 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_remove_statistics);
 691
 692 /* Set Port Parameters command (direct 0x0203) */
 693 struct i40e_aqc_set_port_parameters {
 694         __le16  command_flags;
 695 #define I40E_AQ_SET_P_PARAMS_SAVE_BAD_PACKETS   1
 696 #define I40E_AQ_SET_P_PARAMS_PAD_SHORT_PACKETS  2 /* must set! */
 697 #define I40E_AQ_SET_P_PARAMS_DOUBLE_VLAN_ENA    4
 698         __le16  bad_frame_vsi;
 699         __le16  default_seid;        /* reserved for command */
 700         u8      reserved[10];
 701 };
 702
 703 I40E_CHECK_CMD_LENGTH(i40e_aqc_set_port_parameters);
 704
 705 /* Get Switch Resource Allocation (indirect 0x0204) */
 706 struct i40e_aqc_get_switch_resource_alloc {
 707         u8      num_entries;         /* reserved for command */
 708         u8      reserved[7];
 709         __le32  addr_high;
 710         __le32  addr_low;
 711 };
 712
 713 I40E_CHECK_CMD_LENGTH(i40e_aqc_get_switch_resource_alloc);
 714
 715 /* expect an array of these structs in the response buffer */
 716 struct i40e_aqc_switch_resource_alloc_element_resp {
 717         u8      resource_type;
 718 #define I40E_AQ_RESOURCE_TYPE_VEB               0x0
 719 #define I40E_AQ_RESOURCE_TYPE_VSI               0x1
 720 #define I40E_AQ_RESOURCE_TYPE_MACADDR           0x2
 721 #define I40E_AQ_RESOURCE_TYPE_STAG              0x3
 722 #define I40E_AQ_RESOURCE_TYPE_ETAG              0x4
 723 #define I40E_AQ_RESOURCE_TYPE_MULTICAST_HASH    0x5
 724 #define I40E_AQ_RESOURCE_TYPE_UNICAST_HASH      0x6
 725 #define I40E_AQ_RESOURCE_TYPE_VLAN              0x7
 726 #define I40E_AQ_RESOURCE_TYPE_VSI_LIST_ENTRY    0x8
 727 #define I40E_AQ_RESOURCE_TYPE_ETAG_LIST_ENTRY   0x9
 728 #define I40E_AQ_RESOURCE_TYPE_VLAN_STAT_POOL    0xA
 729 #define I40E_AQ_RESOURCE_TYPE_MIRROR_RULE       0xB
 730 #define I40E_AQ_RESOURCE_TYPE_QUEUE_SETS        0xC
 731 #define I40E_AQ_RESOURCE_TYPE_VLAN_FILTERS      0xD
 732 #define I40E_AQ_RESOURCE_TYPE_INNER_MAC_FILTERS 0xF
 733 #define I40E_AQ_RESOURCE_TYPE_IP_FILTERS        0x10
 734 #define I40E_AQ_RESOURCE_TYPE_GRE_VN_KEYS       0x11
 735 #define I40E_AQ_RESOURCE_TYPE_VN2_KEYS          0x12
 736 #define I40E_AQ_RESOURCE_TYPE_TUNNEL_PORTS      0x13
 737         u8      reserved1;
 738         __le16  guaranteed;
 739         __le16  total;
 740         __le16  used;
 741         __le16  total_unalloced;
 742         u8      reserved2[6];
 743 };
 744
 745 I40E_CHECK_STRUCT_LEN(0x10, i40e_aqc_switch_resource_alloc_element_resp);
 746
 747 /* Set Switch Configuration (direct 0x0205) */
 748 struct i40e_aqc_set_switch_config {
 749         __le16  flags;
 750 #define I40E_AQ_SET_SWITCH_CFG_PROMISC          0x0001
 751 #define I40E_AQ_SET_SWITCH_CFG_L2_FILTER        0x0002
 752         __le16  valid_flags;
 753         u8      reserved[12];
 754 };
 755
 756 I40E_CHECK_CMD_LENGTH(i40e_aqc_set_switch_config);
 757
 758 /* Read Receive control registers  (direct 0x0206)
 759  * Write Receive control registers (direct 0x0207)
 760  *     used for accessing Rx control registers that can be
 761  *     slow and need special handling when under high Rx load
 762  */
 763 struct i40e_aqc_rx_ctl_reg_read_write {
 764         __le32 reserved1;
 765         __le32 address;
 766         __le32 reserved2;
 767         __le32 value;
 768 };
 769
 770 I40E_CHECK_CMD_LENGTH(i40e_aqc_rx_ctl_reg_read_write);
 771
 772 /* Add VSI (indirect 0x0210)
 773  *    this indirect command uses struct i40e_aqc_vsi_properties_data
 774  *    as the indirect buffer (128 bytes)
 775  *
 776  * Update VSI (indirect 0x211)
 777  *     uses the same data structure as Add VSI
 778  *
 779  * Get VSI (indirect 0x0212)
 780  *     uses the same completion and data structure as Add VSI
 781  */
 782 struct i40e_aqc_add_get_update_vsi {
 783         __le16  uplink_seid;
 784         u8      connection_type;
 785 #define I40E_AQ_VSI_CONN_TYPE_NORMAL    0x1
 786 #define I40E_AQ_VSI_CONN_TYPE_DEFAULT   0x2
 787 #define I40E_AQ_VSI_CONN_TYPE_CASCADED  0x3
 788         u8      reserved1;
 789         u8      vf_id;
 790         u8      reserved2;
 791         __le16  vsi_flags;
 792 #define I40E_AQ_VSI_TYPE_SHIFT          0x0
 793 #define I40E_AQ_VSI_TYPE_MASK           (0x3 << I40E_AQ_VSI_TYPE_SHIFT)
 794 #define I40E_AQ_VSI_TYPE_VF             0x0
 795 #define I40E_AQ_VSI_TYPE_VMDQ2          0x1
 796 #define I40E_AQ_VSI_TYPE_PF             0x2
 797 #define I40E_AQ_VSI_TYPE_EMP_MNG        0x3
 798 #define I40E_AQ_VSI_FLAG_CASCADED_PV    0x4
 799         __le32  addr_high;
 800         __le32  addr_low;
 801 };
 802
 803 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_get_update_vsi);
 804
 805 struct i40e_aqc_add_get_update_vsi_completion {
 806         __le16 seid;
 807         __le16 vsi_number;
 808         __le16 vsi_used;
 809         __le16 vsi_free;
 810         __le32 addr_high;
 811         __le32 addr_low;
 812 };
 813
 814 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_get_update_vsi_completion);
 815
 816 struct i40e_aqc_vsi_properties_data {
 817         /* first 96 byte are written by SW */
 818         __le16  valid_sections;
 819 #define I40E_AQ_VSI_PROP_SWITCH_VALID           0x0001
 820 #define I40E_AQ_VSI_PROP_SECURITY_VALID         0x0002
 821 #define I40E_AQ_VSI_PROP_VLAN_VALID             0x0004
 822 #define I40E_AQ_VSI_PROP_CAS_PV_VALID           0x0008
 823 #define I40E_AQ_VSI_PROP_INGRESS_UP_VALID       0x0010
 824 #define I40E_AQ_VSI_PROP_EGRESS_UP_VALID        0x0020
 825 #define I40E_AQ_VSI_PROP_QUEUE_MAP_VALID        0x0040
 826 #define I40E_AQ_VSI_PROP_QUEUE_OPT_VALID        0x0080
 827 #define I40E_AQ_VSI_PROP_OUTER_UP_VALID         0x0100
 828 #define I40E_AQ_VSI_PROP_SCHED_VALID            0x0200
 829         /* switch section */
 830         __le16  switch_id; /* 12bit id combined with flags below */
 831 #define I40E_AQ_VSI_SW_ID_SHIFT         0x0000
 832 #define I40E_AQ_VSI_SW_ID_MASK          (0xFFF << I40E_AQ_VSI_SW_ID_SHIFT)
 833 #define I40E_AQ_VSI_SW_ID_FLAG_NOT_STAG 0x1000
 834 #define I40E_AQ_VSI_SW_ID_FLAG_ALLOW_LB 0x2000
 835 #define I40E_AQ_VSI_SW_ID_FLAG_LOCAL_LB 0x4000
 836         u8      sw_reserved[2];
 837         /* security section */
 838         u8      sec_flags;
 839 #define I40E_AQ_VSI_SEC_FLAG_ALLOW_DEST_OVRD    0x01
 840 #define I40E_AQ_VSI_SEC_FLAG_ENABLE_VLAN_CHK    0x02
 841 #define I40E_AQ_VSI_SEC_FLAG_ENABLE_MAC_CHK     0x04
 842         u8      sec_reserved;
 843         /* VLAN section */
 844         __le16  pvid; /* VLANS include priority bits */
 845         __le16  fcoe_pvid;
 846         u8      port_vlan_flags;
 847 #define I40E_AQ_VSI_PVLAN_MODE_SHIFT    0x00
 848 #define I40E_AQ_VSI_PVLAN_MODE_MASK     (0x03 << \
 849                                          I40E_AQ_VSI_PVLAN_MODE_SHIFT)
 850 #define I40E_AQ_VSI_PVLAN_MODE_TAGGED   0x01
 851 #define I40E_AQ_VSI_PVLAN_MODE_UNTAGGED 0x02
 852 #define I40E_AQ_VSI_PVLAN_MODE_ALL      0x03
 853 #define I40E_AQ_VSI_PVLAN_INSERT_PVID   0x04
 854 #define I40E_AQ_VSI_PVLAN_EMOD_SHIFT    0x03
 855 #define I40E_AQ_VSI_PVLAN_EMOD_MASK     (0x3 << \
 856                                          I40E_AQ_VSI_PVLAN_EMOD_SHIFT)
 857 #define I40E_AQ_VSI_PVLAN_EMOD_STR_BOTH 0x0
 858 #define I40E_AQ_VSI_PVLAN_EMOD_STR_UP   0x08
 859 #define I40E_AQ_VSI_PVLAN_EMOD_STR      0x10
 860 #define I40E_AQ_VSI_PVLAN_EMOD_NOTHING  0x18
 861         u8      pvlan_reserved[3];
 862         /* ingress egress up sections */
 863         __le32  ingress_table; /* bitmap, 3 bits per up */
 864 #define I40E_AQ_VSI_UP_TABLE_UP0_SHIFT  0
 865 #define I40E_AQ_VSI_UP_TABLE_UP0_MASK   (0x7 << \
 866                                          I40E_AQ_VSI_UP_TABLE_UP0_SHIFT)
 867 #define I40E_AQ_VSI_UP_TABLE_UP1_SHIFT  3
 868 #define I40E_AQ_VSI_UP_TABLE_UP1_MASK   (0x7 << \
 869                                          I40E_AQ_VSI_UP_TABLE_UP1_SHIFT)
 870 #define I40E_AQ_VSI_UP_TABLE_UP2_SHIFT  6
 871 #define I40E_AQ_VSI_UP_TABLE_UP2_MASK   (0x7 << \
 872                                          I40E_AQ_VSI_UP_TABLE_UP2_SHIFT)
 873 #define I40E_AQ_VSI_UP_TABLE_UP3_SHIFT  9
 874 #define I40E_AQ_VSI_UP_TABLE_UP3_MASK   (0x7 << \
 875                                          I40E_AQ_VSI_UP_TABLE_UP3_SHIFT)
 876 #define I40E_AQ_VSI_UP_TABLE_UP4_SHIFT  12
 877 #define I40E_AQ_VSI_UP_TABLE_UP4_MASK   (0x7 << \
 878                                          I40E_AQ_VSI_UP_TABLE_UP4_SHIFT)
 879 #define I40E_AQ_VSI_UP_TABLE_UP5_SHIFT  15
 880 #define I40E_AQ_VSI_UP_TABLE_UP5_MASK   (0x7 << \
 881                                          I40E_AQ_VSI_UP_TABLE_UP5_SHIFT)
 882 #define I40E_AQ_VSI_UP_TABLE_UP6_SHIFT  18
 883 #define I40E_AQ_VSI_UP_TABLE_UP6_MASK   (0x7 << \
 884                                          I40E_AQ_VSI_UP_TABLE_UP6_SHIFT)
 885 #define I40E_AQ_VSI_UP_TABLE_UP7_SHIFT  21
 886 #define I40E_AQ_VSI_UP_TABLE_UP7_MASK   (0x7 << \
 887                                          I40E_AQ_VSI_UP_TABLE_UP7_SHIFT)
 888         __le32  egress_table;   /* same defines as for ingress table */
 889         /* cascaded PV section */
 890         __le16  cas_pv_tag;
 891         u8      cas_pv_flags;
 892 #define I40E_AQ_VSI_CAS_PV_TAGX_SHIFT           0x00
 893 #define I40E_AQ_VSI_CAS_PV_TAGX_MASK            (0x03 << \
 894                                                  I40E_AQ_VSI_CAS_PV_TAGX_SHIFT)
 895 #define I40E_AQ_VSI_CAS_PV_TAGX_LEAVE           0x00
 896 #define I40E_AQ_VSI_CAS_PV_TAGX_REMOVE          0x01
 897 #define I40E_AQ_VSI_CAS_PV_TAGX_COPY            0x02
 898 #define I40E_AQ_VSI_CAS_PV_INSERT_TAG           0x10
 899 #define I40E_AQ_VSI_CAS_PV_ETAG_PRUNE           0x20
 900 #define I40E_AQ_VSI_CAS_PV_ACCEPT_HOST_TAG      0x40
 901         u8      cas_pv_reserved;
 902         /* queue mapping section */
 903         __le16  mapping_flags;
 904 #define I40E_AQ_VSI_QUE_MAP_CONTIG      0x0
 905 #define I40E_AQ_VSI_QUE_MAP_NONCONTIG   0x1
 906         __le16  queue_mapping[16];
 907 #define I40E_AQ_VSI_QUEUE_SHIFT         0x0
 908 #define I40E_AQ_VSI_QUEUE_MASK          (0x7FF << I40E_AQ_VSI_QUEUE_SHIFT)
 909         __le16  tc_mapping[8];
 910 #define I40E_AQ_VSI_TC_QUE_OFFSET_SHIFT 0
 911 #define I40E_AQ_VSI_TC_QUE_OFFSET_MASK  (0x1FF << \
 912                                          I40E_AQ_VSI_TC_QUE_OFFSET_SHIFT)
 913 #define I40E_AQ_VSI_TC_QUE_NUMBER_SHIFT 9
 914 #define I40E_AQ_VSI_TC_QUE_NUMBER_MASK  (0x7 << \
 915                                          I40E_AQ_VSI_TC_QUE_NUMBER_SHIFT)
 916         /* queueing option section */
 917         u8      queueing_opt_flags;
 918 #define I40E_AQ_VSI_QUE_OPT_TCP_ENA     0x10
 919 #define I40E_AQ_VSI_QUE_OPT_FCOE_ENA    0x20
 920 #ifdef X722_SUPPORT
 921 #define I40E_AQ_VSI_QUE_OPT_RSS_LUT_PF  0x00
 922 #define I40E_AQ_VSI_QUE_OPT_RSS_LUT_VSI 0x40
 923 #endif
 924         u8      queueing_opt_reserved[3];
 925         /* scheduler section */
 926         u8      up_enable_bits;
 927         u8      sched_reserved;
 928         /* outer up section */
 929         __le32  outer_up_table; /* same structure and defines as ingress table */
 930         u8      cmd_reserved[8];
 931         /* last 32 bytes are written by FW */
 932         __le16  qs_handle[8];
 933 #define I40E_AQ_VSI_QS_HANDLE_INVALID   0xFFFF
 934         __le16  stat_counter_idx;
 935         __le16  sched_id;
 936         u8      resp_reserved[12];
 937 };
 938
 939 I40E_CHECK_STRUCT_LEN(128, i40e_aqc_vsi_properties_data);
 940
 941 /* Add Port Virtualizer (direct 0x0220)
 942  * also used for update PV (direct 0x0221) but only flags are used
 943  * (IS_CTRL_PORT only works on add PV)
 944  */
 945 struct i40e_aqc_add_update_pv {
 946         __le16  command_flags;
 947 #define I40E_AQC_PV_FLAG_PV_TYPE                0x1
 948 #define I40E_AQC_PV_FLAG_FWD_UNKNOWN_STAG_EN    0x2
 949 #define I40E_AQC_PV_FLAG_FWD_UNKNOWN_ETAG_EN    0x4
 950 #define I40E_AQC_PV_FLAG_IS_CTRL_PORT           0x8
 951         __le16  uplink_seid;
 952         __le16  connected_seid;
 953         u8      reserved[10];
 954 };
 955
 956 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_update_pv);
 957
 958 struct i40e_aqc_add_update_pv_completion {
 959         /* reserved for update; for add also encodes error if rc == ENOSPC */
 960         __le16  pv_seid;
 961 #define I40E_AQC_PV_ERR_FLAG_NO_PV      0x1
 962 #define I40E_AQC_PV_ERR_FLAG_NO_SCHED   0x2
 963 #define I40E_AQC_PV_ERR_FLAG_NO_COUNTER 0x4
 964 #define I40E_AQC_PV_ERR_FLAG_NO_ENTRY   0x8
 965         u8      reserved[14];
 966 };
 967
 968 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_update_pv_completion);
 969
 970 /* Get PV Params (direct 0x0222)
 971  * uses i40e_aqc_switch_seid for the descriptor
 972  */
 973
 974 struct i40e_aqc_get_pv_params_completion {
 975         __le16  seid;
 976         __le16  default_stag;
 977         __le16  pv_flags; /* same flags as add_pv */
 978 #define I40E_AQC_GET_PV_PV_TYPE                 0x1
 979 #define I40E_AQC_GET_PV_FRWD_UNKNOWN_STAG       0x2
 980 #define I40E_AQC_GET_PV_FRWD_UNKNOWN_ETAG       0x4
 981         u8      reserved[8];
 982         __le16  default_port_seid;
 983 };
 984
 985 I40E_CHECK_CMD_LENGTH(i40e_aqc_get_pv_params_completion);
 986
 987 /* Add VEB (direct 0x0230) */
 988 struct i40e_aqc_add_veb {
 989         __le16  uplink_seid;
 990         __le16  downlink_seid;
 991         __le16  veb_flags;
 992 #define I40E_AQC_ADD_VEB_FLOATING               0x1
 993 #define I40E_AQC_ADD_VEB_PORT_TYPE_SHIFT        1
 994 #define I40E_AQC_ADD_VEB_PORT_TYPE_MASK         (0x3 << \
 995                                         I40E_AQC_ADD_VEB_PORT_TYPE_SHIFT)
 996 #define I40E_AQC_ADD_VEB_PORT_TYPE_DEFAULT      0x2
 997 #define I40E_AQC_ADD_VEB_PORT_TYPE_DATA         0x4
 998 #define I40E_AQC_ADD_VEB_ENABLE_L2_FILTER       0x8     /* deprecated */
 999 #define I40E_AQC_ADD_VEB_ENABLE_DISABLE_STATS   0x10
1000         u8      enable_tcs;
1001         u8      reserved[9];
1002 };
1003
1004 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_veb);
1005
1006 struct i40e_aqc_add_veb_completion {
1007         u8      reserved[6];
1008         __le16  switch_seid;
1009         /* also encodes error if rc == ENOSPC; codes are the same as add_pv */
1010         __le16  veb_seid;
1011 #define I40E_AQC_VEB_ERR_FLAG_NO_VEB            0x1
1012 #define I40E_AQC_VEB_ERR_FLAG_NO_SCHED          0x2
1013 #define I40E_AQC_VEB_ERR_FLAG_NO_COUNTER        0x4
1014 #define I40E_AQC_VEB_ERR_FLAG_NO_ENTRY          0x8
1015         __le16  statistic_index;
1016         __le16  vebs_used;
1017         __le16  vebs_free;
1018 };
1019
1020 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_veb_completion);
1021
1022 /* Get VEB Parameters (direct 0x0232)
1023  * uses i40e_aqc_switch_seid for the descriptor
1024  */
1025 struct i40e_aqc_get_veb_parameters_completion {
1026         __le16  seid;
1027         __le16  switch_id;
1028         __le16  veb_flags; /* only the first/last flags from 0x0230 is valid */
1029         __le16  statistic_index;
1030         __le16  vebs_used;
1031         __le16  vebs_free;
1032         u8      reserved[4];
1033 };
1034
1035 I40E_CHECK_CMD_LENGTH(i40e_aqc_get_veb_parameters_completion);
1036
1037 /* Delete Element (direct 0x0243)
1038  * uses the generic i40e_aqc_switch_seid
1039  */
1040
1041 /* Add MAC-VLAN (indirect 0x0250) */
1042
1043 /* used for the command for most vlan commands */
1044 struct i40e_aqc_macvlan {
1045         __le16  num_addresses;
1046         __le16  seid[3];
1047 #define I40E_AQC_MACVLAN_CMD_SEID_NUM_SHIFT     0
1048 #define I40E_AQC_MACVLAN_CMD_SEID_NUM_MASK      (0x3FF << \
1049                                         I40E_AQC_MACVLAN_CMD_SEID_NUM_SHIFT)
1050 #define I40E_AQC_MACVLAN_CMD_SEID_VALID         0x8000
1051         __le32  addr_high;
1052         __le32  addr_low;
1053 };
1054
1055 I40E_CHECK_CMD_LENGTH(i40e_aqc_macvlan);
1056
1057 /* indirect data for command and response */
1058 struct i40e_aqc_add_macvlan_element_data {
1059         u8      mac_addr[6];
1060         __le16  vlan_tag;
1061         __le16  flags;
1062 #define I40E_AQC_MACVLAN_ADD_PERFECT_MATCH      0x0001
1063 #define I40E_AQC_MACVLAN_ADD_HASH_MATCH         0x0002
1064 #define I40E_AQC_MACVLAN_ADD_IGNORE_VLAN        0x0004
1065 #define I40E_AQC_MACVLAN_ADD_TO_QUEUE           0x0008
1066 #define I40E_AQC_MACVLAN_ADD_USE_SHARED_MAC     0x0010
1067         __le16  queue_number;
1068 #define I40E_AQC_MACVLAN_CMD_QUEUE_SHIFT        0
1069 #define I40E_AQC_MACVLAN_CMD_QUEUE_MASK         (0x7FF << \
1070                                         I40E_AQC_MACVLAN_CMD_SEID_NUM_SHIFT)
1071         /* response section */
1072         u8      match_method;
1073 #define I40E_AQC_MM_PERFECT_MATCH       0x01
1074 #define I40E_AQC_MM_HASH_MATCH          0x02
1075 #define I40E_AQC_MM_ERR_NO_RES          0xFF
1076         u8      reserved1[3];
1077 };
1078
1079 struct i40e_aqc_add_remove_macvlan_completion {
1080         __le16 perfect_mac_used;
1081         __le16 perfect_mac_free;
1082         __le16 unicast_hash_free;
1083         __le16 multicast_hash_free;
1084         __le32 addr_high;
1085         __le32 addr_low;
1086 };
1087
1088 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_remove_macvlan_completion);
1089
1090 /* Remove MAC-VLAN (indirect 0x0251)
1091  * uses i40e_aqc_macvlan for the descriptor
1092  * data points to an array of num_addresses of elements
1093  */
1094
1095 struct i40e_aqc_remove_macvlan_element_data {
1096         u8      mac_addr[6];
1097         __le16  vlan_tag;
1098         u8      flags;
1099 #define I40E_AQC_MACVLAN_DEL_PERFECT_MATCH      0x01
1100 #define I40E_AQC_MACVLAN_DEL_HASH_MATCH         0x02
1101 #define I40E_AQC_MACVLAN_DEL_IGNORE_VLAN        0x08
1102 #define I40E_AQC_MACVLAN_DEL_ALL_VSIS           0x10
1103         u8      reserved[3];
1104         /* reply section */
1105         u8      error_code;
1106 #define I40E_AQC_REMOVE_MACVLAN_SUCCESS         0x0
1107 #define I40E_AQC_REMOVE_MACVLAN_FAIL            0xFF
1108         u8      reply_reserved[3];
1109 };
1110
1111 /* Add VLAN (indirect 0x0252)
1112  * Remove VLAN (indirect 0x0253)
1113  * use the generic i40e_aqc_macvlan for the command
1114  */
1115 struct i40e_aqc_add_remove_vlan_element_data {
1116         __le16  vlan_tag;
1117         u8      vlan_flags;
1118 /* flags for add VLAN */
1119 #define I40E_AQC_ADD_VLAN_LOCAL                 0x1
1120 #define I40E_AQC_ADD_PVLAN_TYPE_SHIFT           1
1121 #define I40E_AQC_ADD_PVLAN_TYPE_MASK    (0x3 << I40E_AQC_ADD_PVLAN_TYPE_SHIFT)
1122 #define I40E_AQC_ADD_PVLAN_TYPE_REGULAR         0x0
1123 #define I40E_AQC_ADD_PVLAN_TYPE_PRIMARY         0x2
1124 #define I40E_AQC_ADD_PVLAN_TYPE_SECONDARY       0x4
1125 #define I40E_AQC_VLAN_PTYPE_SHIFT               3
1126 #define I40E_AQC_VLAN_PTYPE_MASK        (0x3 << I40E_AQC_VLAN_PTYPE_SHIFT)
1127 #define I40E_AQC_VLAN_PTYPE_REGULAR_VSI         0x0
1128 #define I40E_AQC_VLAN_PTYPE_PROMISC_VSI         0x8
1129 #define I40E_AQC_VLAN_PTYPE_COMMUNITY_VSI       0x10
1130 #define I40E_AQC_VLAN_PTYPE_ISOLATED_VSI        0x18
1131 /* flags for remove VLAN */
1132 #define I40E_AQC_REMOVE_VLAN_ALL        0x1
1133         u8      reserved;
1134         u8      result;
1135 /* flags for add VLAN */
1136 #define I40E_AQC_ADD_VLAN_SUCCESS       0x0
1137 #define I40E_AQC_ADD_VLAN_FAIL_REQUEST  0xFE
1138 #define I40E_AQC_ADD_VLAN_FAIL_RESOURCE 0xFF
1139 /* flags for remove VLAN */
1140 #define I40E_AQC_REMOVE_VLAN_SUCCESS    0x0
1141 #define I40E_AQC_REMOVE_VLAN_FAIL       0xFF
1142         u8      reserved1[3];
1143 };
1144
1145 struct i40e_aqc_add_remove_vlan_completion {
1146         u8      reserved[4];
1147         __le16  vlans_used;
1148         __le16  vlans_free;
1149         __le32  addr_high;
1150         __le32  addr_low;
1151 };
1152
1153 /* Set VSI Promiscuous Modes (direct 0x0254) */
1154 struct i40e_aqc_set_vsi_promiscuous_modes {
1155         __le16  promiscuous_flags;
1156         __le16  valid_flags;
1157 /* flags used for both fields above */
1158 #define I40E_AQC_SET_VSI_PROMISC_UNICAST        0x01
1159 #define I40E_AQC_SET_VSI_PROMISC_MULTICAST      0x02
1160 #define I40E_AQC_SET_VSI_PROMISC_BROADCAST      0x04
1161 #define I40E_AQC_SET_VSI_DEFAULT                0x08
1162 #define I40E_AQC_SET_VSI_PROMISC_VLAN           0x10
1163 #define I40E_AQC_SET_VSI_PROMISC_TX             0x8000
1164         __le16  seid;
1165 #define I40E_AQC_VSI_PROM_CMD_SEID_MASK         0x3FF
1166         __le16  vlan_tag;
1167 #define I40E_AQC_SET_VSI_VLAN_MASK              0x0FFF
1168 #define I40E_AQC_SET_VSI_VLAN_VALID             0x8000
1169         u8      reserved[8];
1170 };
1171
1172 I40E_CHECK_CMD_LENGTH(i40e_aqc_set_vsi_promiscuous_modes);
1173
1174 /* Add S/E-tag command (direct 0x0255)
1175  * Uses generic i40e_aqc_add_remove_tag_completion for completion
1176  */
1177 struct i40e_aqc_add_tag {
1178         __le16  flags;
1179 #define I40E_AQC_ADD_TAG_FLAG_TO_QUEUE          0x0001
1180         __le16  seid;
1181 #define I40E_AQC_ADD_TAG_CMD_SEID_NUM_SHIFT     0
1182 #define I40E_AQC_ADD_TAG_CMD_SEID_NUM_MASK      (0x3FF << \
1183                                         I40E_AQC_ADD_TAG_CMD_SEID_NUM_SHIFT)
1184         __le16  tag;
1185         __le16  queue_number;
1186         u8      reserved[8];
1187 };
1188
1189 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_tag);
1190
1191 struct i40e_aqc_add_remove_tag_completion {
1192         u8      reserved[12];
1193         __le16  tags_used;
1194         __le16  tags_free;
1195 };
1196
1197 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_remove_tag_completion);
1198
1199 /* Remove S/E-tag command (direct 0x0256)
1200  * Uses generic i40e_aqc_add_remove_tag_completion for completion
1201  */
1202 struct i40e_aqc_remove_tag {
1203         __le16  seid;
1204 #define I40E_AQC_REMOVE_TAG_CMD_SEID_NUM_SHIFT  0
1205 #define I40E_AQC_REMOVE_TAG_CMD_SEID_NUM_MASK   (0x3FF << \
1206                                         I40E_AQC_REMOVE_TAG_CMD_SEID_NUM_SHIFT)
1207         __le16  tag;
1208         u8      reserved[12];
1209 };
1210
1211 I40E_CHECK_CMD_LENGTH(i40e_aqc_remove_tag);
1212
1213 /* Add multicast E-Tag (direct 0x0257)
1214  * del multicast E-Tag (direct 0x0258) only uses pv_seid and etag fields
1215  * and no external data
1216  */
1217 struct i40e_aqc_add_remove_mcast_etag {
1218         __le16  pv_seid;
1219         __le16  etag;
1220         u8      num_unicast_etags;
1221         u8      reserved[3];
1222         __le32  addr_high;          /* address of array of 2-byte s-tags */
1223         __le32  addr_low;
1224 };
1225
1226 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_remove_mcast_etag);
1227
1228 struct i40e_aqc_add_remove_mcast_etag_completion {
1229         u8      reserved[4];
1230         __le16  mcast_etags_used;
1231         __le16  mcast_etags_free;
1232         __le32  addr_high;
1233         __le32  addr_low;
1234
1235 };
1236
1237 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_remove_mcast_etag_completion);
1238
1239 /* Update S/E-Tag (direct 0x0259) */
1240 struct i40e_aqc_update_tag {
1241         __le16  seid;
1242 #define I40E_AQC_UPDATE_TAG_CMD_SEID_NUM_SHIFT  0
1243 #define I40E_AQC_UPDATE_TAG_CMD_SEID_NUM_MASK   (0x3FF << \
1244                                         I40E_AQC_UPDATE_TAG_CMD_SEID_NUM_SHIFT)
1245         __le16  old_tag;
1246         __le16  new_tag;
1247         u8      reserved[10];
1248 };
1249
1250 I40E_CHECK_CMD_LENGTH(i40e_aqc_update_tag);
1251
1252 struct i40e_aqc_update_tag_completion {
1253         u8      reserved[12];
1254         __le16  tags_used;
1255         __le16  tags_free;
1256 };
1257
1258 I40E_CHECK_CMD_LENGTH(i40e_aqc_update_tag_completion);
1259
1260 /* Add Control Packet filter (direct 0x025A)
1261  * Remove Control Packet filter (direct 0x025B)
1262  * uses the i40e_aqc_add_oveb_cloud,
1263  * and the generic direct completion structure
1264  */
1265 struct i40e_aqc_add_remove_control_packet_filter {
1266         u8      mac[6];
1267         __le16  etype;
1268         __le16  flags;
1269 #define I40E_AQC_ADD_CONTROL_PACKET_FLAGS_IGNORE_MAC    0x0001
1270 #define I40E_AQC_ADD_CONTROL_PACKET_FLAGS_DROP          0x0002
1271 #define I40E_AQC_ADD_CONTROL_PACKET_FLAGS_TO_QUEUE      0x0004
1272 #define I40E_AQC_ADD_CONTROL_PACKET_FLAGS_TX            0x0008
1273 #define I40E_AQC_ADD_CONTROL_PACKET_FLAGS_RX            0x0000
1274         __le16  seid;
1275 #define I40E_AQC_ADD_CONTROL_PACKET_CMD_SEID_NUM_SHIFT  0
1276 #define I40E_AQC_ADD_CONTROL_PACKET_CMD_SEID_NUM_MASK   (0x3FF << \
1277                                 I40E_AQC_ADD_CONTROL_PACKET_CMD_SEID_NUM_SHIFT)
1278         __le16  queue;
1279         u8      reserved[2];
1280 };
1281
1282 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_remove_control_packet_filter);
1283
1284 struct i40e_aqc_add_remove_control_packet_filter_completion {
1285         __le16  mac_etype_used;
1286         __le16  etype_used;
1287         __le16  mac_etype_free;
1288         __le16  etype_free;
1289         u8      reserved[8];
1290 };
1291
1292 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_remove_control_packet_filter_completion);
1293
1294 /* Add Cloud filters (indirect 0x025C)
1295  * Remove Cloud filters (indirect 0x025D)
1296  * uses the i40e_aqc_add_remove_cloud_filters,
1297  * and the generic indirect completion structure
1298  */
1299 struct i40e_aqc_add_remove_cloud_filters {
1300         u8      num_filters;
1301         u8      reserved;
1302         __le16  seid;
1303 #define I40E_AQC_ADD_CLOUD_CMD_SEID_NUM_SHIFT   0
1304 #define I40E_AQC_ADD_CLOUD_CMD_SEID_NUM_MASK    (0x3FF << \
1305                                         I40E_AQC_ADD_CLOUD_CMD_SEID_NUM_SHIFT)
1306         u8      reserved2[4];
1307         __le32  addr_high;
1308         __le32  addr_low;
1309 };
1310
1311 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_remove_cloud_filters);
1312
1313 struct i40e_aqc_add_remove_cloud_filters_element_data {
1314         u8      outer_mac[6];
1315         u8      inner_mac[6];
1316         __le16  inner_vlan;
1317         union {
1318                 struct {
1319                         u8 reserved[12];
1320                         u8 data[4];
1321                 } v4;
1322                 struct {
1323                         u8 data[16];
1324                 } v6;
1325         } ipaddr;
1326         __le16  flags;
1327 #define I40E_AQC_ADD_CLOUD_FILTER_SHIFT                 0
1328 #define I40E_AQC_ADD_CLOUD_FILTER_MASK  (0x3F << \
1329                                         I40E_AQC_ADD_CLOUD_FILTER_SHIFT)
1330 /* 0x0000 reserved */
1331 #define I40E_AQC_ADD_CLOUD_FILTER_OIP                   0x0001
1332 /* 0x0002 reserved */
1333 #define I40E_AQC_ADD_CLOUD_FILTER_IMAC_IVLAN            0x0003
1334 #define I40E_AQC_ADD_CLOUD_FILTER_IMAC_IVLAN_TEN_ID     0x0004
1335 /* 0x0005 reserved */
1336 #define I40E_AQC_ADD_CLOUD_FILTER_IMAC_TEN_ID           0x0006
1337 /* 0x0007 reserved */
1338 /* 0x0008 reserved */
1339 #define I40E_AQC_ADD_CLOUD_FILTER_OMAC                  0x0009
1340 #define I40E_AQC_ADD_CLOUD_FILTER_IMAC                  0x000A
1341 #define I40E_AQC_ADD_CLOUD_FILTER_OMAC_TEN_ID_IMAC      0x000B
1342 #define I40E_AQC_ADD_CLOUD_FILTER_IIP                   0x000C
1343
1344 #define I40E_AQC_ADD_CLOUD_FLAGS_TO_QUEUE               0x0080
1345 #define I40E_AQC_ADD_CLOUD_VNK_SHIFT                    6
1346 #define I40E_AQC_ADD_CLOUD_VNK_MASK                     0x00C0
1347 #define I40E_AQC_ADD_CLOUD_FLAGS_IPV4                   0
1348 #define I40E_AQC_ADD_CLOUD_FLAGS_IPV6                   0x0100
1349
1350 #define I40E_AQC_ADD_CLOUD_TNL_TYPE_SHIFT               9
1351 #define I40E_AQC_ADD_CLOUD_TNL_TYPE_MASK                0x1E00
1352 #define I40E_AQC_ADD_CLOUD_TNL_TYPE_XVLAN               0
1353 #define I40E_AQC_ADD_CLOUD_TNL_TYPE_NVGRE_OMAC          1
1354 #define I40E_AQC_ADD_CLOUD_TNL_TYPE_NGE                 2
1355 #define I40E_AQC_ADD_CLOUD_TNL_TYPE_IP                  3
1356
1357         __le32  tenant_id;
1358         u8      reserved[4];
1359         __le16  queue_number;
1360 #define I40E_AQC_ADD_CLOUD_QUEUE_SHIFT          0
1361 #define I40E_AQC_ADD_CLOUD_QUEUE_MASK           (0x7FF << \
1362                                                  I40E_AQC_ADD_CLOUD_QUEUE_SHIFT)
1363         u8      reserved2[14];
1364         /* response section */
1365         u8      allocation_result;
1366 #define I40E_AQC_ADD_CLOUD_FILTER_SUCCESS       0x0
1367 #define I40E_AQC_ADD_CLOUD_FILTER_FAIL          0xFF
1368         u8      response_reserved[7];
1369 };
1370
1371 struct i40e_aqc_remove_cloud_filters_completion {
1372         __le16 perfect_ovlan_used;
1373         __le16 perfect_ovlan_free;
1374         __le16 vlan_used;
1375         __le16 vlan_free;
1376         __le32 addr_high;
1377         __le32 addr_low;
1378 };
1379
1380 I40E_CHECK_CMD_LENGTH(i40e_aqc_remove_cloud_filters_completion);
1381
1382 /* Add Mirror Rule (indirect or direct 0x0260)
1383  * Delete Mirror Rule (indirect or direct 0x0261)
1384  * note: some rule types (4,5) do not use an external buffer.
1385  *       take care to set the flags correctly.
1386  */
1387 struct i40e_aqc_add_delete_mirror_rule {
1388         __le16 seid;
1389         __le16 rule_type;
1390 #define I40E_AQC_MIRROR_RULE_TYPE_SHIFT         0
1391 #define I40E_AQC_MIRROR_RULE_TYPE_MASK          (0x7 << \
1392                                                 I40E_AQC_MIRROR_RULE_TYPE_SHIFT)
1393 #define I40E_AQC_MIRROR_RULE_TYPE_VPORT_INGRESS 1
1394 #define I40E_AQC_MIRROR_RULE_TYPE_VPORT_EGRESS  2
1395 #define I40E_AQC_MIRROR_RULE_TYPE_VLAN          3
1396 #define I40E_AQC_MIRROR_RULE_TYPE_ALL_INGRESS   4
1397 #define I40E_AQC_MIRROR_RULE_TYPE_ALL_EGRESS    5
1398         __le16 num_entries;
1399         __le16 destination;  /* VSI for add, rule id for delete */
1400         __le32 addr_high;    /* address of array of 2-byte VSI or VLAN ids */
1401         __le32 addr_low;
1402 };
1403
1404 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_delete_mirror_rule);
1405
1406 struct i40e_aqc_add_delete_mirror_rule_completion {
1407         u8      reserved[2];
1408         __le16  rule_id;  /* only used on add */
1409         __le16  mirror_rules_used;
1410         __le16  mirror_rules_free;
1411         __le32  addr_high;
1412         __le32  addr_low;
1413 };
1414
1415 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_delete_mirror_rule_completion);
1416
1417 /* DCB 0x03xx*/
1418
1419 /* PFC Ignore (direct 0x0301)
1420  *    the command and response use the same descriptor structure
1421  */
1422 struct i40e_aqc_pfc_ignore {
1423         u8      tc_bitmap;
1424         u8      command_flags; /* unused on response */
1425 #define I40E_AQC_PFC_IGNORE_SET         0x80
1426 #define I40E_AQC_PFC_IGNORE_CLEAR       0x0
1427         u8      reserved[14];
1428 };
1429
1430 I40E_CHECK_CMD_LENGTH(i40e_aqc_pfc_ignore);
1431
1432 /* DCB Update (direct 0x0302) uses the i40e_aq_desc structure
1433  * with no parameters
1434  */
1435
1436 /* TX scheduler 0x04xx */
1437
1438 /* Almost all the indirect commands use
1439  * this generic struct to pass the SEID in param0
1440  */
1441 struct i40e_aqc_tx_sched_ind {
1442         __le16  vsi_seid;
1443         u8      reserved[6];
1444         __le32  addr_high;
1445         __le32  addr_low;
1446 };
1447
1448 I40E_CHECK_CMD_LENGTH(i40e_aqc_tx_sched_ind);
1449
1450 /* Several commands respond with a set of queue set handles */
1451 struct i40e_aqc_qs_handles_resp {
1452         __le16 qs_handles[8];
1453 };
1454
1455 /* Configure VSI BW limits (direct 0x0400) */
1456 struct i40e_aqc_configure_vsi_bw_limit {
1457         __le16  vsi_seid;
1458         u8      reserved[2];
1459         __le16  credit;
1460         u8      reserved1[2];
1461         u8      max_credit; /* 0-3, limit = 2^max */
1462         u8      reserved2[7];
1463 };
1464
1465 I40E_CHECK_CMD_LENGTH(i40e_aqc_configure_vsi_bw_limit);
1466
1467 /* Configure VSI Bandwidth Limit per Traffic Type (indirect 0x0406)
1468  *    responds with i40e_aqc_qs_handles_resp
1469  */
1470 struct i40e_aqc_configure_vsi_ets_sla_bw_data {
1471         u8      tc_valid_bits;
1472         u8      reserved[15];
1473         __le16  tc_bw_credits[8]; /* FW writesback QS handles here */
1474
1475         /* 4 bits per tc 0-7, 4th bit is reserved, limit = 2^max */
1476         __le16  tc_bw_max[2];
1477         u8      reserved1[28];
1478 };
1479
1480 I40E_CHECK_STRUCT_LEN(0x40, i40e_aqc_configure_vsi_ets_sla_bw_data);
1481
1482 /* Configure VSI Bandwidth Allocation per Traffic Type (indirect 0x0407)
1483  *    responds with i40e_aqc_qs_handles_resp
1484  */
1485 struct i40e_aqc_configure_vsi_tc_bw_data {
1486         u8      tc_valid_bits;
1487         u8      reserved[3];
1488         u8      tc_bw_credits[8];
1489         u8      reserved1[4];
1490         __le16  qs_handles[8];
1491 };
1492
1493 I40E_CHECK_STRUCT_LEN(0x20, i40e_aqc_configure_vsi_tc_bw_data);
1494
1495 /* Query vsi bw configuration (indirect 0x0408) */
1496 struct i40e_aqc_query_vsi_bw_config_resp {
1497         u8      tc_valid_bits;
1498         u8      tc_suspended_bits;
1499         u8      reserved[14];
1500         __le16  qs_handles[8];
1501         u8      reserved1[4];
1502         __le16  port_bw_limit;
1503         u8      reserved2[2];
1504         u8      max_bw; /* 0-3, limit = 2^max */
1505         u8      reserved3[23];
1506 };
1507
1508 I40E_CHECK_STRUCT_LEN(0x40, i40e_aqc_query_vsi_bw_config_resp);
1509
1510 /* Query VSI Bandwidth Allocation per Traffic Type (indirect 0x040A) */
1511 struct i40e_aqc_query_vsi_ets_sla_config_resp {
1512         u8      tc_valid_bits;
1513         u8      reserved[3];
1514         u8      share_credits[8];
1515         __le16  credits[8];
1516
1517         /* 4 bits per tc 0-7, 4th bit is reserved, limit = 2^max */
1518         __le16  tc_bw_max[2];
1519 };
1520
1521 I40E_CHECK_STRUCT_LEN(0x20, i40e_aqc_query_vsi_ets_sla_config_resp);
1522
1523 /* Configure Switching Component Bandwidth Limit (direct 0x0410) */
1524 struct i40e_aqc_configure_switching_comp_bw_limit {
1525         __le16  seid;
1526         u8      reserved[2];
1527         __le16  credit;
1528         u8      reserved1[2];
1529         u8      max_bw; /* 0-3, limit = 2^max */
1530         u8      reserved2[7];
1531 };
1532
1533 I40E_CHECK_CMD_LENGTH(i40e_aqc_configure_switching_comp_bw_limit);
1534
1535 /* Enable  Physical Port ETS (indirect 0x0413)
1536  * Modify  Physical Port ETS (indirect 0x0414)
1537  * Disable Physical Port ETS (indirect 0x0415)
1538  */
1539 struct i40e_aqc_configure_switching_comp_ets_data {
1540         u8      reserved[4];
1541         u8      tc_valid_bits;
1542         u8      seepage;
1543 #define I40E_AQ_ETS_SEEPAGE_EN_MASK     0x1
1544         u8      tc_strict_priority_flags;
1545         u8      reserved1[17];
1546         u8      tc_bw_share_credits[8];
1547         u8      reserved2[96];
1548 };
1549
1550 I40E_CHECK_STRUCT_LEN(0x80, i40e_aqc_configure_switching_comp_ets_data);
1551
1552 /* Configure Switching Component Bandwidth Limits per Tc (indirect 0x0416) */
1553 struct i40e_aqc_configure_switching_comp_ets_bw_limit_data {
1554         u8      tc_valid_bits;
1555         u8      reserved[15];
1556         __le16  tc_bw_credit[8];
1557
1558         /* 4 bits per tc 0-7, 4th bit is reserved, limit = 2^max */
1559         __le16  tc_bw_max[2];
1560         u8      reserved1[28];
1561 };
1562
1563 I40E_CHECK_STRUCT_LEN(0x40, i40e_aqc_configure_switching_comp_ets_bw_limit_data);
1564
1565 /* Configure Switching Component Bandwidth Allocation per Tc
1566  * (indirect 0x0417)
1567  */
1568 struct i40e_aqc_configure_switching_comp_bw_config_data {
1569         u8      tc_valid_bits;
1570         u8      reserved[2];
1571         u8      absolute_credits; /* bool */
1572         u8      tc_bw_share_credits[8];
1573         u8      reserved1[20];
1574 };
1575
1576 I40E_CHECK_STRUCT_LEN(0x20, i40e_aqc_configure_switching_comp_bw_config_data);
1577
1578 /* Query Switching Component Configuration (indirect 0x0418) */
1579 struct i40e_aqc_query_switching_comp_ets_config_resp {
1580         u8      tc_valid_bits;
1581         u8      reserved[35];
1582         __le16  port_bw_limit;
1583         u8      reserved1[2];
1584         u8      tc_bw_max; /* 0-3, limit = 2^max */
1585         u8      reserved2[23];
1586 };
1587
1588 I40E_CHECK_STRUCT_LEN(0x40, i40e_aqc_query_switching_comp_ets_config_resp);
1589
1590 /* Query PhysicalPort ETS Configuration (indirect 0x0419) */
1591 struct i40e_aqc_query_port_ets_config_resp {
1592         u8      reserved[4];
1593         u8      tc_valid_bits;
1594         u8      reserved1;
1595         u8      tc_strict_priority_bits;
1596         u8      reserved2;
1597         u8      tc_bw_share_credits[8];
1598         __le16  tc_bw_limits[8];
1599
1600         /* 4 bits per tc 0-7, 4th bit reserved, limit = 2^max */
1601         __le16  tc_bw_max[2];
1602         u8      reserved3[32];
1603 };
1604
1605 I40E_CHECK_STRUCT_LEN(0x44, i40e_aqc_query_port_ets_config_resp);
1606
1607 /* Query Switching Component Bandwidth Allocation per Traffic Type
1608  * (indirect 0x041A)
1609  */
1610 struct i40e_aqc_query_switching_comp_bw_config_resp {
1611         u8      tc_valid_bits;
1612         u8      reserved[2];
1613         u8      absolute_credits_enable; /* bool */
1614         u8      tc_bw_share_credits[8];
1615         __le16  tc_bw_limits[8];
1616
1617         /* 4 bits per tc 0-7, 4th bit is reserved, limit = 2^max */
1618         __le16  tc_bw_max[2];
1619 };
1620
1621 I40E_CHECK_STRUCT_LEN(0x20, i40e_aqc_query_switching_comp_bw_config_resp);
1622
1623 /* Suspend/resume port TX traffic
1624  * (direct 0x041B and 0x041C) uses the generic SEID struct
1625  */
1626
1627 /* Configure partition BW
1628  * (indirect 0x041D)
1629  */
1630 struct i40e_aqc_configure_partition_bw_data {
1631         __le16  pf_valid_bits;
1632         u8      min_bw[16];      /* guaranteed bandwidth */
1633         u8      max_bw[16];      /* bandwidth limit */
1634 };
1635
1636 I40E_CHECK_STRUCT_LEN(0x22, i40e_aqc_configure_partition_bw_data);
1637
1638 /* Get and set the active HMC resource profile and status.
1639  * (direct 0x0500) and (direct 0x0501)
1640  */
1641 struct i40e_aq_get_set_hmc_resource_profile {
1642         u8      pm_profile;
1643         u8      pe_vf_enabled;
1644         u8      reserved[14];
1645 };
1646
1647 I40E_CHECK_CMD_LENGTH(i40e_aq_get_set_hmc_resource_profile);
1648
1649 enum i40e_aq_hmc_profile {
1650         /* I40E_HMC_PROFILE_NO_CHANGE    = 0, reserved */
1651         I40E_HMC_PROFILE_DEFAULT        = 1,
1652         I40E_HMC_PROFILE_FAVOR_VF       = 2,
1653         I40E_HMC_PROFILE_EQUAL          = 3,
1654 };
1655
1656 #define I40E_AQ_GET_HMC_RESOURCE_PROFILE_PM_MASK        0xF
1657 #define I40E_AQ_GET_HMC_RESOURCE_PROFILE_COUNT_MASK     0x3F
1658
1659 /* Get PHY Abilities (indirect 0x0600) uses the generic indirect struct */
1660
1661 /* set in param0 for get phy abilities to report qualified modules */
1662 #define I40E_AQ_PHY_REPORT_QUALIFIED_MODULES    0x0001
1663 #define I40E_AQ_PHY_REPORT_INITIAL_VALUES       0x0002
1664
1665 enum i40e_aq_phy_type {
1666         I40E_PHY_TYPE_SGMII                     = 0x0,
1667         I40E_PHY_TYPE_1000BASE_KX               = 0x1,
1668         I40E_PHY_TYPE_10GBASE_KX4               = 0x2,
1669         I40E_PHY_TYPE_10GBASE_KR                = 0x3,
1670         I40E_PHY_TYPE_40GBASE_KR4               = 0x4,
1671         I40E_PHY_TYPE_XAUI                      = 0x5,
1672         I40E_PHY_TYPE_XFI                       = 0x6,
1673         I40E_PHY_TYPE_SFI                       = 0x7,
1674         I40E_PHY_TYPE_XLAUI                     = 0x8,
1675         I40E_PHY_TYPE_XLPPI                     = 0x9,
1676         I40E_PHY_TYPE_40GBASE_CR4_CU            = 0xA,
1677         I40E_PHY_TYPE_10GBASE_CR1_CU            = 0xB,
1678         I40E_PHY_TYPE_10GBASE_AOC               = 0xC,
1679         I40E_PHY_TYPE_40GBASE_AOC               = 0xD,
1680         I40E_PHY_TYPE_100BASE_TX                = 0x11,
1681         I40E_PHY_TYPE_1000BASE_T                = 0x12,
1682         I40E_PHY_TYPE_10GBASE_T                 = 0x13,
1683         I40E_PHY_TYPE_10GBASE_SR                = 0x14,
1684         I40E_PHY_TYPE_10GBASE_LR                = 0x15,
1685         I40E_PHY_TYPE_10GBASE_SFPP_CU           = 0x16,
1686         I40E_PHY_TYPE_10GBASE_CR1               = 0x17,
1687         I40E_PHY_TYPE_40GBASE_CR4               = 0x18,
1688         I40E_PHY_TYPE_40GBASE_SR4               = 0x19,
1689         I40E_PHY_TYPE_40GBASE_LR4               = 0x1A,
1690         I40E_PHY_TYPE_1000BASE_SX               = 0x1B,
1691         I40E_PHY_TYPE_1000BASE_LX               = 0x1C,
1692         I40E_PHY_TYPE_1000BASE_T_OPTICAL        = 0x1D,
1693         I40E_PHY_TYPE_20GBASE_KR2               = 0x1E,
1694         I40E_PHY_TYPE_MAX
1695 };
1696
1697 #define I40E_LINK_SPEED_100MB_SHIFT     0x1
1698 #define I40E_LINK_SPEED_1000MB_SHIFT    0x2
1699 #define I40E_LINK_SPEED_10GB_SHIFT      0x3
1700 #define I40E_LINK_SPEED_40GB_SHIFT      0x4
1701 #define I40E_LINK_SPEED_20GB_SHIFT      0x5
1702
1703 enum i40e_aq_link_speed {
1704         I40E_LINK_SPEED_UNKNOWN = 0,
1705         I40E_LINK_SPEED_100MB   = (1 << I40E_LINK_SPEED_100MB_SHIFT),
1706         I40E_LINK_SPEED_1GB     = (1 << I40E_LINK_SPEED_1000MB_SHIFT),
1707         I40E_LINK_SPEED_10GB    = (1 << I40E_LINK_SPEED_10GB_SHIFT),
1708         I40E_LINK_SPEED_40GB    = (1 << I40E_LINK_SPEED_40GB_SHIFT),
1709         I40E_LINK_SPEED_20GB    = (1 << I40E_LINK_SPEED_20GB_SHIFT)
1710 };
1711
1712 struct i40e_aqc_module_desc {
1713         u8 oui[3];
1714         u8 reserved1;
1715         u8 part_number[16];
1716         u8 revision[4];
1717         u8 reserved2[8];
1718 };
1719
1720 I40E_CHECK_STRUCT_LEN(0x20, i40e_aqc_module_desc);
1721
1722 struct i40e_aq_get_phy_abilities_resp {
1723         __le32  phy_type;       /* bitmap using the above enum for offsets */
1724         u8      link_speed;     /* bitmap using the above enum bit patterns */
1725         u8      abilities;
1726 #define I40E_AQ_PHY_FLAG_PAUSE_TX       0x01
1727 #define I40E_AQ_PHY_FLAG_PAUSE_RX       0x02
1728 #define I40E_AQ_PHY_FLAG_LOW_POWER      0x04
1729 #define I40E_AQ_PHY_LINK_ENABLED        0x08
1730 #define I40E_AQ_PHY_AN_ENABLED          0x10
1731 #define I40E_AQ_PHY_FLAG_MODULE_QUAL    0x20
1732         __le16  eee_capability;
1733 #define I40E_AQ_EEE_100BASE_TX          0x0002
1734 #define I40E_AQ_EEE_1000BASE_T          0x0004
1735 #define I40E_AQ_EEE_10GBASE_T           0x0008
1736 #define I40E_AQ_EEE_1000BASE_KX         0x0010
1737 #define I40E_AQ_EEE_10GBASE_KX4         0x0020
1738 #define I40E_AQ_EEE_10GBASE_KR          0x0040
1739         __le32  eeer_val;
1740         u8      d3_lpan;
1741 #define I40E_AQ_SET_PHY_D3_LPAN_ENA     0x01
1742         u8      reserved[3];
1743         u8      phy_id[4];
1744         u8      module_type[3];
1745         u8      qualified_module_count;
1746 #define I40E_AQ_PHY_MAX_QMS             16
1747         struct i40e_aqc_module_desc     qualified_module[I40E_AQ_PHY_MAX_QMS];
1748 };
1749
1750 I40E_CHECK_STRUCT_LEN(0x218, i40e_aq_get_phy_abilities_resp);
1751
1752 /* Set PHY Config (direct 0x0601) */
1753 struct i40e_aq_set_phy_config { /* same bits as above in all */
1754         __le32  phy_type;
1755         u8      link_speed;
1756         u8      abilities;
1757 /* bits 0-2 use the values from get_phy_abilities_resp */
1758 #define I40E_AQ_PHY_ENABLE_LINK         0x08
1759 #define I40E_AQ_PHY_ENABLE_AN           0x10
1760 #define I40E_AQ_PHY_ENABLE_ATOMIC_LINK  0x20
1761         __le16  eee_capability;
1762         __le32  eeer;
1763         u8      low_power_ctrl;
1764         u8      reserved[3];
1765 };
1766
1767 I40E_CHECK_CMD_LENGTH(i40e_aq_set_phy_config);
1768
1769 /* Set MAC Config command data structure (direct 0x0603) */
1770 struct i40e_aq_set_mac_config {
1771         __le16  max_frame_size;
1772         u8      params;
1773 #define I40E_AQ_SET_MAC_CONFIG_CRC_EN           0x04
1774 #define I40E_AQ_SET_MAC_CONFIG_PACING_MASK      0x78
1775 #define I40E_AQ_SET_MAC_CONFIG_PACING_SHIFT     3
1776 #define I40E_AQ_SET_MAC_CONFIG_PACING_NONE      0x0
1777 #define I40E_AQ_SET_MAC_CONFIG_PACING_1B_13TX   0xF
1778 #define I40E_AQ_SET_MAC_CONFIG_PACING_1DW_9TX   0x9
1779 #define I40E_AQ_SET_MAC_CONFIG_PACING_1DW_4TX   0x8
1780 #define I40E_AQ_SET_MAC_CONFIG_PACING_3DW_7TX   0x7
1781 #define I40E_AQ_SET_MAC_CONFIG_PACING_2DW_3TX   0x6
1782 #define I40E_AQ_SET_MAC_CONFIG_PACING_1DW_1TX   0x5
1783 #define I40E_AQ_SET_MAC_CONFIG_PACING_3DW_2TX   0x4
1784 #define I40E_AQ_SET_MAC_CONFIG_PACING_7DW_3TX   0x3
1785 #define I40E_AQ_SET_MAC_CONFIG_PACING_4DW_1TX   0x2
1786 #define I40E_AQ_SET_MAC_CONFIG_PACING_9DW_1TX   0x1
1787         u8      tx_timer_priority; /* bitmap */
1788         __le16  tx_timer_value;
1789         __le16  fc_refresh_threshold;
1790         u8      reserved[8];
1791 };
1792
1793 I40E_CHECK_CMD_LENGTH(i40e_aq_set_mac_config);
1794
1795 /* Restart Auto-Negotiation (direct 0x605) */
1796 struct i40e_aqc_set_link_restart_an {
1797         u8      command;
1798 #define I40E_AQ_PHY_RESTART_AN  0x02
1799 #define I40E_AQ_PHY_LINK_ENABLE 0x04
1800         u8      reserved[15];
1801 };
1802
1803 I40E_CHECK_CMD_LENGTH(i40e_aqc_set_link_restart_an);
1804
1805 /* Get Link Status cmd & response data structure (direct 0x0607) */
1806 struct i40e_aqc_get_link_status {
1807         __le16  command_flags; /* only field set on command */
1808 #define I40E_AQ_LSE_MASK                0x3
1809 #define I40E_AQ_LSE_NOP                 0x0
1810 #define I40E_AQ_LSE_DISABLE             0x2
1811 #define I40E_AQ_LSE_ENABLE              0x3
1812 /* only response uses this flag */
1813 #define I40E_AQ_LSE_IS_ENABLED          0x1
1814         u8      phy_type;    /* i40e_aq_phy_type   */
1815         u8      link_speed;  /* i40e_aq_link_speed */
1816         u8      link_info;
1817 #define I40E_AQ_LINK_UP                 0x01    /* obsolete */
1818 #define I40E_AQ_LINK_UP_FUNCTION        0x01
1819 #define I40E_AQ_LINK_FAULT              0x02
1820 #define I40E_AQ_LINK_FAULT_TX           0x04
1821 #define I40E_AQ_LINK_FAULT_RX           0x08
1822 #define I40E_AQ_LINK_FAULT_REMOTE       0x10
1823 #define I40E_AQ_LINK_UP_PORT            0x20
1824 #define I40E_AQ_MEDIA_AVAILABLE         0x40
1825 #define I40E_AQ_SIGNAL_DETECT           0x80
1826         u8      an_info;
1827 #define I40E_AQ_AN_COMPLETED            0x01
1828 #define I40E_AQ_LP_AN_ABILITY           0x02
1829 #define I40E_AQ_PD_FAULT                0x04
1830 #define I40E_AQ_FEC_EN                  0x08
1831 #define I40E_AQ_PHY_LOW_POWER           0x10
1832 #define I40E_AQ_LINK_PAUSE_TX           0x20
1833 #define I40E_AQ_LINK_PAUSE_RX           0x40
1834 #define I40E_AQ_QUALIFIED_MODULE        0x80
1835         u8      ext_info;
1836 #define I40E_AQ_LINK_PHY_TEMP_ALARM     0x01
1837 #define I40E_AQ_LINK_XCESSIVE_ERRORS    0x02
1838 #define I40E_AQ_LINK_TX_SHIFT           0x02
1839 #define I40E_AQ_LINK_TX_MASK            (0x03 << I40E_AQ_LINK_TX_SHIFT)
1840 #define I40E_AQ_LINK_TX_ACTIVE          0x00
1841 #define I40E_AQ_LINK_TX_DRAINED         0x01
1842 #define I40E_AQ_LINK_TX_FLUSHED         0x03
1843 #define I40E_AQ_LINK_FORCED_40G         0x10
1844         u8      loopback; /* use defines from i40e_aqc_set_lb_mode */
1845         __le16  max_frame_size;
1846         u8      config;
1847 #define I40E_AQ_CONFIG_CRC_ENA          0x04
1848 #define I40E_AQ_CONFIG_PACING_MASK      0x78
1849         u8      reserved[5];
1850 };
1851
1852 I40E_CHECK_CMD_LENGTH(i40e_aqc_get_link_status);
1853
1854 /* Set event mask command (direct 0x613) */
1855 struct i40e_aqc_set_phy_int_mask {
1856         u8      reserved[8];
1857         __le16  event_mask;
1858 #define I40E_AQ_EVENT_LINK_UPDOWN       0x0002
1859 #define I40E_AQ_EVENT_MEDIA_NA          0x0004
1860 #define I40E_AQ_EVENT_LINK_FAULT        0x0008
1861 #define I40E_AQ_EVENT_PHY_TEMP_ALARM    0x0010
1862 #define I40E_AQ_EVENT_EXCESSIVE_ERRORS  0x0020
1863 #define I40E_AQ_EVENT_SIGNAL_DETECT     0x0040
1864 #define I40E_AQ_EVENT_AN_COMPLETED      0x0080
1865 #define I40E_AQ_EVENT_MODULE_QUAL_FAIL  0x0100
1866 #define I40E_AQ_EVENT_PORT_TX_SUSPENDED 0x0200
1867         u8      reserved1[6];
1868 };
1869
1870 I40E_CHECK_CMD_LENGTH(i40e_aqc_set_phy_int_mask);
1871
1872 /* Get Local AN advt register (direct 0x0614)
1873  * Set Local AN advt register (direct 0x0615)
1874  * Get Link Partner AN advt register (direct 0x0616)
1875  */
1876 struct i40e_aqc_an_advt_reg {
1877         __le32  local_an_reg0;
1878         __le16  local_an_reg1;
1879         u8      reserved[10];
1880 };
1881
1882 I40E_CHECK_CMD_LENGTH(i40e_aqc_an_advt_reg);
1883
1884 /* Set Loopback mode (0x0618) */
1885 struct i40e_aqc_set_lb_mode {
1886         __le16  lb_mode;
1887 #define I40E_AQ_LB_PHY_LOCAL    0x01
1888 #define I40E_AQ_LB_PHY_REMOTE   0x02
1889 #define I40E_AQ_LB_MAC_LOCAL    0x04
1890         u8      reserved[14];
1891 };
1892
1893 I40E_CHECK_CMD_LENGTH(i40e_aqc_set_lb_mode);
1894
1895 /* Set PHY Debug command (0x0622) */
1896 struct i40e_aqc_set_phy_debug {
1897         u8      command_flags;
1898 #define I40E_AQ_PHY_DEBUG_RESET_INTERNAL        0x02
1899 #define I40E_AQ_PHY_DEBUG_RESET_EXTERNAL_SHIFT  2
1900 #define I40E_AQ_PHY_DEBUG_RESET_EXTERNAL_MASK   (0x03 << \
1901                                         I40E_AQ_PHY_DEBUG_RESET_EXTERNAL_SHIFT)
1902 #define I40E_AQ_PHY_DEBUG_RESET_EXTERNAL_NONE   0x00
1903 #define I40E_AQ_PHY_DEBUG_RESET_EXTERNAL_HARD   0x01
1904 #define I40E_AQ_PHY_DEBUG_RESET_EXTERNAL_SOFT   0x02
1905 #define I40E_AQ_PHY_DEBUG_DISABLE_LINK_FW       0x10
1906         u8      reserved[15];
1907 };
1908
1909 I40E_CHECK_CMD_LENGTH(i40e_aqc_set_phy_debug);
1910
1911 enum i40e_aq_phy_reg_type {
1912         I40E_AQC_PHY_REG_INTERNAL       = 0x1,
1913         I40E_AQC_PHY_REG_EXERNAL_BASET  = 0x2,
1914         I40E_AQC_PHY_REG_EXERNAL_MODULE = 0x3
1915 };
1916
1917 /* NVM Read command (indirect 0x0701)
1918  * NVM Erase commands (direct 0x0702)
1919  * NVM Update commands (indirect 0x0703)
1920  */
1921 struct i40e_aqc_nvm_update {
1922         u8      command_flags;
1923 #define I40E_AQ_NVM_LAST_CMD    0x01
1924 #define I40E_AQ_NVM_FLASH_ONLY  0x80
1925         u8      module_pointer;
1926         __le16  length;
1927         __le32  offset;
1928         __le32  addr_high;
1929         __le32  addr_low;
1930 };
1931
1932 I40E_CHECK_CMD_LENGTH(i40e_aqc_nvm_update);
1933
1934 /* NVM Config Read (indirect 0x0704) */
1935 struct i40e_aqc_nvm_config_read {
1936         __le16  cmd_flags;
1937 #define I40E_AQ_ANVM_SINGLE_OR_MULTIPLE_FEATURES_MASK   1
1938 #define I40E_AQ_ANVM_READ_SINGLE_FEATURE                0
1939 #define I40E_AQ_ANVM_READ_MULTIPLE_FEATURES             1
1940         __le16  element_count;
1941         __le16  element_id;     /* Feature/field ID */
1942         __le16  element_id_msw; /* MSWord of field ID */
1943         __le32  address_high;
1944         __le32  address_low;
1945 };
1946
1947 I40E_CHECK_CMD_LENGTH(i40e_aqc_nvm_config_read);
1948
1949 /* NVM Config Write (indirect 0x0705) */
1950 struct i40e_aqc_nvm_config_write {
1951         __le16  cmd_flags;
1952         __le16  element_count;
1953         u8      reserved[4];
1954         __le32  address_high;
1955         __le32  address_low;
1956 };
1957
1958 I40E_CHECK_CMD_LENGTH(i40e_aqc_nvm_config_write);
1959
1960 /* Used for 0x0704 as well as for 0x0705 commands */
1961 #define I40E_AQ_ANVM_FEATURE_OR_IMMEDIATE_SHIFT         1
1962 #define I40E_AQ_ANVM_FEATURE_OR_IMMEDIATE_MASK          (1 << I40E_AQ_ANVM_FEATURE_OR_IMMEDIATE_SHIFT)
1963 #define I40E_AQ_ANVM_FEATURE                            0
1964 #define I40E_AQ_ANVM_IMMEDIATE_FIELD                    (1 << FEATURE_OR_IMMEDIATE_SHIFT)
1965 struct i40e_aqc_nvm_config_data_feature {
1966         __le16 feature_id;
1967 #define I40E_AQ_ANVM_FEATURE_OPTION_OEM_ONLY            0x01
1968 #define I40E_AQ_ANVM_FEATURE_OPTION_DWORD_MAP           0x08
1969 #define I40E_AQ_ANVM_FEATURE_OPTION_POR_CSR             0x10
1970         __le16 feature_options;
1971         __le16 feature_selection;
1972 };
1973
1974 I40E_CHECK_STRUCT_LEN(0x6, i40e_aqc_nvm_config_data_feature);
1975
1976 struct i40e_aqc_nvm_config_data_immediate_field {
1977         __le32 field_id;
1978         __le32 field_value;
1979         __le16 field_options;
1980         __le16 reserved;
1981 };
1982
1983 I40E_CHECK_STRUCT_LEN(0xc, i40e_aqc_nvm_config_data_immediate_field);
1984
1985 /* OEM Post Update (indirect 0x0720)
1986  * no command data struct used
1987  */
1988  struct i40e_aqc_nvm_oem_post_update {
1989 #define I40E_AQ_NVM_OEM_POST_UPDATE_EXTERNAL_DATA       0x01
1990         u8 sel_data;
1991         u8 reserved[7];
1992 };
1993
1994 I40E_CHECK_STRUCT_LEN(0x8, i40e_aqc_nvm_oem_post_update);
1995
1996 struct i40e_aqc_nvm_oem_post_update_buffer {
1997         u8 str_len;
1998         u8 dev_addr;
1999         __le16 eeprom_addr;
2000         u8 data[36];
2001 };
2002
2003 I40E_CHECK_STRUCT_LEN(0x28, i40e_aqc_nvm_oem_post_update_buffer);
2004
2005 /* Thermal Sensor (indirect 0x0721)
2006  *     read or set thermal sensor configs and values
2007  *     takes a sensor and command specific data buffer, not detailed here
2008  */
2009 struct i40e_aqc_thermal_sensor {
2010         u8 sensor_action;
2011 #define I40E_AQ_THERMAL_SENSOR_READ_CONFIG      0
2012 #define I40E_AQ_THERMAL_SENSOR_SET_CONFIG       1
2013 #define I40E_AQ_THERMAL_SENSOR_READ_TEMP        2
2014         u8 reserved[7];
2015         __le32  addr_high;
2016         __le32  addr_low;
2017 };
2018
2019 I40E_CHECK_CMD_LENGTH(i40e_aqc_thermal_sensor);
2020
2021 /* Send to PF command (indirect 0x0801) id is only used by PF
2022  * Send to VF command (indirect 0x0802) id is only used by PF
2023  * Send to Peer PF command (indirect 0x0803)
2024  */
2025 struct i40e_aqc_pf_vf_message {
2026         __le32  id;
2027         u8      reserved[4];
2028         __le32  addr_high;
2029         __le32  addr_low;
2030 };
2031
2032 I40E_CHECK_CMD_LENGTH(i40e_aqc_pf_vf_message);
2033
2034 /* Alternate structure */
2035
2036 /* Direct write (direct 0x0900)
2037  * Direct read (direct 0x0902)
2038  */
2039 struct i40e_aqc_alternate_write {
2040         __le32 address0;
2041         __le32 data0;
2042         __le32 address1;
2043         __le32 data1;
2044 };
2045
2046 I40E_CHECK_CMD_LENGTH(i40e_aqc_alternate_write);
2047
2048 /* Indirect write (indirect 0x0901)
2049  * Indirect read (indirect 0x0903)
2050  */
2051
2052 struct i40e_aqc_alternate_ind_write {
2053         __le32 address;
2054         __le32 length;
2055         __le32 addr_high;
2056         __le32 addr_low;
2057 };
2058
2059 I40E_CHECK_CMD_LENGTH(i40e_aqc_alternate_ind_write);
2060
2061 /* Done alternate write (direct 0x0904)
2062  * uses i40e_aq_desc
2063  */
2064 struct i40e_aqc_alternate_write_done {
2065         __le16  cmd_flags;
2066 #define I40E_AQ_ALTERNATE_MODE_BIOS_MASK        1
2067 #define I40E_AQ_ALTERNATE_MODE_BIOS_LEGACY      0
2068 #define I40E_AQ_ALTERNATE_MODE_BIOS_UEFI        1
2069 #define I40E_AQ_ALTERNATE_RESET_NEEDED          2
2070         u8      reserved[14];
2071 };
2072
2073 I40E_CHECK_CMD_LENGTH(i40e_aqc_alternate_write_done);
2074
2075 /* Set OEM mode (direct 0x0905) */
2076 struct i40e_aqc_alternate_set_mode {
2077         __le32  mode;
2078 #define I40E_AQ_ALTERNATE_MODE_NONE     0
2079 #define I40E_AQ_ALTERNATE_MODE_OEM      1
2080         u8      reserved[12];
2081 };
2082
2083 I40E_CHECK_CMD_LENGTH(i40e_aqc_alternate_set_mode);
2084
2085 /* Clear port Alternate RAM (direct 0x0906) uses i40e_aq_desc */
2086
2087 /* async events 0x10xx */
2088
2089 /* Lan Queue Overflow Event (direct, 0x1001) */
2090 struct i40e_aqc_lan_overflow {
2091         __le32  prtdcb_rupto;
2092         __le32  otx_ctl;
2093         u8      reserved[8];
2094 };
2095
2096 I40E_CHECK_CMD_LENGTH(i40e_aqc_lan_overflow);
2097
2098 /* Get LLDP MIB (indirect 0x0A00) */
2099 struct i40e_aqc_lldp_get_mib {
2100         u8      type;
2101         u8      reserved1;
2102 #define I40E_AQ_LLDP_MIB_TYPE_MASK              0x3
2103 #define I40E_AQ_LLDP_MIB_LOCAL                  0x0
2104 #define I40E_AQ_LLDP_MIB_REMOTE                 0x1
2105 #define I40E_AQ_LLDP_MIB_LOCAL_AND_REMOTE       0x2
2106 #define I40E_AQ_LLDP_BRIDGE_TYPE_MASK           0xC
2107 #define I40E_AQ_LLDP_BRIDGE_TYPE_SHIFT          0x2
2108 #define I40E_AQ_LLDP_BRIDGE_TYPE_NEAREST_BRIDGE 0x0
2109 #define I40E_AQ_LLDP_BRIDGE_TYPE_NON_TPMR       0x1
2110 #define I40E_AQ_LLDP_TX_SHIFT                   0x4
2111 #define I40E_AQ_LLDP_TX_MASK                    (0x03 << I40E_AQ_LLDP_TX_SHIFT)
2112 /* TX pause flags use I40E_AQ_LINK_TX_* above */
2113         __le16  local_len;
2114         __le16  remote_len;
2115         u8      reserved2[2];
2116         __le32  addr_high;
2117         __le32  addr_low;
2118 };
2119
2120 I40E_CHECK_CMD_LENGTH(i40e_aqc_lldp_get_mib);
2121
2122 /* Configure LLDP MIB Change Event (direct 0x0A01)
2123  * also used for the event (with type in the command field)
2124  */
2125 struct i40e_aqc_lldp_update_mib {
2126         u8      command;
2127 #define I40E_AQ_LLDP_MIB_UPDATE_ENABLE  0x0
2128 #define I40E_AQ_LLDP_MIB_UPDATE_DISABLE 0x1
2129         u8      reserved[7];
2130         __le32  addr_high;
2131         __le32  addr_low;
2132 };
2133
2134 I40E_CHECK_CMD_LENGTH(i40e_aqc_lldp_update_mib);
2135
2136 /* Add LLDP TLV (indirect 0x0A02)
2137  * Delete LLDP TLV (indirect 0x0A04)
2138  */
2139 struct i40e_aqc_lldp_add_tlv {
2140         u8      type; /* only nearest bridge and non-TPMR from 0x0A00 */
2141         u8      reserved1[1];
2142         __le16  len;
2143         u8      reserved2[4];
2144         __le32  addr_high;
2145         __le32  addr_low;
2146 };
2147
2148 I40E_CHECK_CMD_LENGTH(i40e_aqc_lldp_add_tlv);
2149
2150 /* Update LLDP TLV (indirect 0x0A03) */
2151 struct i40e_aqc_lldp_update_tlv {
2152         u8      type; /* only nearest bridge and non-TPMR from 0x0A00 */
2153         u8      reserved;
2154         __le16  old_len;
2155         __le16  new_offset;
2156         __le16  new_len;
2157         __le32  addr_high;
2158         __le32  addr_low;
2159 };
2160
2161 I40E_CHECK_CMD_LENGTH(i40e_aqc_lldp_update_tlv);
2162
2163 /* Stop LLDP (direct 0x0A05) */
2164 struct i40e_aqc_lldp_stop {
2165         u8      command;
2166 #define I40E_AQ_LLDP_AGENT_STOP         0x0
2167 #define I40E_AQ_LLDP_AGENT_SHUTDOWN     0x1
2168         u8      reserved[15];
2169 };
2170
2171 I40E_CHECK_CMD_LENGTH(i40e_aqc_lldp_stop);
2172
2173 /* Start LLDP (direct 0x0A06) */
2174
2175 struct i40e_aqc_lldp_start {
2176         u8      command;
2177 #define I40E_AQ_LLDP_AGENT_START        0x1
2178         u8      reserved[15];
2179 };
2180
2181 I40E_CHECK_CMD_LENGTH(i40e_aqc_lldp_start);
2182
2183 /* Get CEE DCBX Oper Config (0x0A07)
2184  * uses the generic descriptor struct
2185  * returns below as indirect response
2186  */
2187
2188 #define I40E_AQC_CEE_APP_FCOE_SHIFT     0x0
2189 #define I40E_AQC_CEE_APP_FCOE_MASK      (0x7 << I40E_AQC_CEE_APP_FCOE_SHIFT)
2190 #define I40E_AQC_CEE_APP_ISCSI_SHIFT    0x3
2191 #define I40E_AQC_CEE_APP_ISCSI_MASK     (0x7 << I40E_AQC_CEE_APP_ISCSI_SHIFT)
2192 #define I40E_AQC_CEE_APP_FIP_SHIFT      0x8
2193 #define I40E_AQC_CEE_APP_FIP_MASK       (0x7 << I40E_AQC_CEE_APP_FIP_SHIFT)
2194
2195 #define I40E_AQC_CEE_PG_STATUS_SHIFT    0x0
2196 #define I40E_AQC_CEE_PG_STATUS_MASK     (0x7 << I40E_AQC_CEE_PG_STATUS_SHIFT)
2197 #define I40E_AQC_CEE_PFC_STATUS_SHIFT   0x3
2198 #define I40E_AQC_CEE_PFC_STATUS_MASK    (0x7 << I40E_AQC_CEE_PFC_STATUS_SHIFT)
2199 #define I40E_AQC_CEE_APP_STATUS_SHIFT   0x8
2200 #define I40E_AQC_CEE_APP_STATUS_MASK    (0x7 << I40E_AQC_CEE_APP_STATUS_SHIFT)
2201 #define I40E_AQC_CEE_FCOE_STATUS_SHIFT  0x8
2202 #define I40E_AQC_CEE_FCOE_STATUS_MASK   (0x7 << I40E_AQC_CEE_FCOE_STATUS_SHIFT)
2203 #define I40E_AQC_CEE_ISCSI_STATUS_SHIFT 0xB
2204 #define I40E_AQC_CEE_ISCSI_STATUS_MASK  (0x7 << I40E_AQC_CEE_ISCSI_STATUS_SHIFT)
2205 #define I40E_AQC_CEE_FIP_STATUS_SHIFT   0x10
2206 #define I40E_AQC_CEE_FIP_STATUS_MASK    (0x7 << I40E_AQC_CEE_FIP_STATUS_SHIFT)
2207
2208 /* struct i40e_aqc_get_cee_dcb_cfg_v1_resp was originally defined with
2209  * word boundary layout issues, which the Linux compilers silently deal
2210  * with by adding padding, making the actual struct larger than designed.
2211  * However, the FW compiler for the NIC is less lenient and complains
2212  * about the struct.  Hence, the struct defined here has an extra byte in
2213  * fields reserved3 and reserved4 to directly acknowledge that padding,
2214  * and the new length is used in the length check macro.
2215  */
2216 struct i40e_aqc_get_cee_dcb_cfg_v1_resp {
2217         u8      reserved1;
2218         u8      oper_num_tc;
2219         u8      oper_prio_tc[4];
2220         u8      reserved2;
2221         u8      oper_tc_bw[8];
2222         u8      oper_pfc_en;
2223         u8      reserved3[2];
2224         __le16  oper_app_prio;
2225         u8      reserved4[2];
2226         __le16  tlv_status;
2227 };
2228
2229 I40E_CHECK_STRUCT_LEN(0x18, i40e_aqc_get_cee_dcb_cfg_v1_resp);
2230
2231 struct i40e_aqc_get_cee_dcb_cfg_resp {
2232         u8      oper_num_tc;
2233         u8      oper_prio_tc[4];
2234         u8      oper_tc_bw[8];
2235         u8      oper_pfc_en;
2236         __le16  oper_app_prio;
2237         __le32  tlv_status;
2238         u8      reserved[12];
2239 };
2240
2241 I40E_CHECK_STRUCT_LEN(0x20, i40e_aqc_get_cee_dcb_cfg_resp);
2242
2243 /*      Set Local LLDP MIB (indirect 0x0A08)
2244  *      Used to replace the local MIB of a given LLDP agent. e.g. DCBx
2245  */
2246 struct i40e_aqc_lldp_set_local_mib {
2247 #define SET_LOCAL_MIB_AC_TYPE_DCBX_SHIFT        0
2248 #define SET_LOCAL_MIB_AC_TYPE_DCBX_MASK (1 << \
2249                                         SET_LOCAL_MIB_AC_TYPE_DCBX_SHIFT)
2250 #define SET_LOCAL_MIB_AC_TYPE_LOCAL_MIB 0x0
2251 #define SET_LOCAL_MIB_AC_TYPE_NON_WILLING_APPS_SHIFT    (1)
2252 #define SET_LOCAL_MIB_AC_TYPE_NON_WILLING_APPS_MASK     (1 << \
2253                                 SET_LOCAL_MIB_AC_TYPE_NON_WILLING_APPS_SHIFT)
2254 #define SET_LOCAL_MIB_AC_TYPE_NON_WILLING_APPS          0x1
2255         u8      type;
2256         u8      reserved0;
2257         __le16  length;
2258         u8      reserved1[4];
2259         __le32  address_high;
2260         __le32  address_low;
2261 };
2262
2263 I40E_CHECK_CMD_LENGTH(i40e_aqc_lldp_set_local_mib);
2264
2265 /*      Stop/Start LLDP Agent (direct 0x0A09)
2266  *      Used for stopping/starting specific LLDP agent. e.g. DCBx
2267  */
2268 struct i40e_aqc_lldp_stop_start_specific_agent {
2269 #define I40E_AQC_START_SPECIFIC_AGENT_SHIFT     0
2270 #define I40E_AQC_START_SPECIFIC_AGENT_MASK      (1 << I40E_AQC_START_SPECIFIC_AGENT_SHIFT)
2271         u8      command;
2272         u8      reserved[15];
2273 };
2274
2275 I40E_CHECK_CMD_LENGTH(i40e_aqc_lldp_stop_start_specific_agent);
2276
2277 /* Add Udp Tunnel command and completion (direct 0x0B00) */
2278 struct i40e_aqc_add_udp_tunnel {
2279         __le16  udp_port;
2280         u8      reserved0[3];
2281         u8      protocol_type;
2282 #define I40E_AQC_TUNNEL_TYPE_VXLAN      0x00
2283 #define I40E_AQC_TUNNEL_TYPE_NGE        0x01
2284 #define I40E_AQC_TUNNEL_TYPE_TEREDO     0x10
2285         u8      reserved1[10];
2286 };
2287
2288 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_udp_tunnel);
2289
2290 struct i40e_aqc_add_udp_tunnel_completion {
2291         __le16 udp_port;
2292         u8      filter_entry_index;
2293         u8      multiple_pfs;
2294 #define I40E_AQC_SINGLE_PF              0x0
2295 #define I40E_AQC_MULTIPLE_PFS           0x1
2296         u8      total_filters;
2297         u8      reserved[11];
2298 };
2299
2300 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_udp_tunnel_completion);
2301
2302 /* remove UDP Tunnel command (0x0B01) */
2303 struct i40e_aqc_remove_udp_tunnel {
2304         u8      reserved[2];
2305         u8      index; /* 0 to 15 */
2306         u8      reserved2[13];
2307 };
2308
2309 I40E_CHECK_CMD_LENGTH(i40e_aqc_remove_udp_tunnel);
2310
2311 struct i40e_aqc_del_udp_tunnel_completion {
2312         __le16  udp_port;
2313         u8      index; /* 0 to 15 */
2314         u8      multiple_pfs;
2315         u8      total_filters_used;
2316         u8      reserved1[11];
2317 };
2318
2319 I40E_CHECK_CMD_LENGTH(i40e_aqc_del_udp_tunnel_completion);
2320 #ifdef X722_SUPPORT
2321
2322 struct i40e_aqc_get_set_rss_key {
2323 #define I40E_AQC_SET_RSS_KEY_VSI_VALID          (0x1 << 15)
2324 #define I40E_AQC_SET_RSS_KEY_VSI_ID_SHIFT       0
2325 #define I40E_AQC_SET_RSS_KEY_VSI_ID_MASK        (0x3FF << \
2326                                         I40E_AQC_SET_RSS_KEY_VSI_ID_SHIFT)
2327         __le16  vsi_id;
2328         u8      reserved[6];
2329         __le32  addr_high;
2330         __le32  addr_low;
2331 };
2332
2333 I40E_CHECK_CMD_LENGTH(i40e_aqc_get_set_rss_key);
2334
2335 struct i40e_aqc_get_set_rss_key_data {
2336         u8 standard_rss_key[0x28];
2337         u8 extended_hash_key[0xc];
2338 };
2339
2340 I40E_CHECK_STRUCT_LEN(0x34, i40e_aqc_get_set_rss_key_data);
2341
2342 struct  i40e_aqc_get_set_rss_lut {
2343 #define I40E_AQC_SET_RSS_LUT_VSI_VALID          (0x1 << 15)
2344 #define I40E_AQC_SET_RSS_LUT_VSI_ID_SHIFT       0
2345 #define I40E_AQC_SET_RSS_LUT_VSI_ID_MASK        (0x3FF << \
2346                                         I40E_AQC_SET_RSS_LUT_VSI_ID_SHIFT)
2347         __le16  vsi_id;
2348 #define I40E_AQC_SET_RSS_LUT_TABLE_TYPE_SHIFT   0
2349 #define I40E_AQC_SET_RSS_LUT_TABLE_TYPE_MASK    (0x1 << \
2350                                         I40E_AQC_SET_RSS_LUT_TABLE_TYPE_SHIFT)
2351
2352 #define I40E_AQC_SET_RSS_LUT_TABLE_TYPE_VSI     0
2353 #define I40E_AQC_SET_RSS_LUT_TABLE_TYPE_PF      1
2354         __le16  flags;
2355         u8      reserved[4];
2356         __le32  addr_high;
2357         __le32  addr_low;
2358 };
2359
2360 I40E_CHECK_CMD_LENGTH(i40e_aqc_get_set_rss_lut);
2361 #endif
2362
2363 /* tunnel key structure 0x0B10 */
2364
2365 struct i40e_aqc_tunnel_key_structure {
2366         u8      key1_off;
2367         u8      key2_off;
2368         u8      key1_len;  /* 0 to 15 */
2369         u8      key2_len;  /* 0 to 15 */
2370         u8      flags;
2371 #define I40E_AQC_TUNNEL_KEY_STRUCT_OVERRIDE     0x01
2372 /* response flags */
2373 #define I40E_AQC_TUNNEL_KEY_STRUCT_SUCCESS      0x01
2374 #define I40E_AQC_TUNNEL_KEY_STRUCT_MODIFIED     0x02
2375 #define I40E_AQC_TUNNEL_KEY_STRUCT_OVERRIDDEN   0x03
2376         u8      network_key_index;
2377 #define I40E_AQC_NETWORK_KEY_INDEX_VXLAN                0x0
2378 #define I40E_AQC_NETWORK_KEY_INDEX_NGE                  0x1
2379 #define I40E_AQC_NETWORK_KEY_INDEX_FLEX_MAC_IN_UDP      0x2
2380 #define I40E_AQC_NETWORK_KEY_INDEX_GRE                  0x3
2381         u8      reserved[10];
2382 };
2383
2384 I40E_CHECK_CMD_LENGTH(i40e_aqc_tunnel_key_structure);
2385
2386 /* OEM mode commands (direct 0xFE0x) */
2387 struct i40e_aqc_oem_param_change {
2388         __le32  param_type;
2389 #define I40E_AQ_OEM_PARAM_TYPE_PF_CTL   0
2390 #define I40E_AQ_OEM_PARAM_TYPE_BW_CTL   1
2391 #define I40E_AQ_OEM_PARAM_MAC           2
2392         __le32  param_value1;
2393         __le16  param_value2;
2394         u8      reserved[6];
2395 };
2396
2397 I40E_CHECK_CMD_LENGTH(i40e_aqc_oem_param_change);
2398
2399 struct i40e_aqc_oem_state_change {
2400         __le32  state;
2401 #define I40E_AQ_OEM_STATE_LINK_DOWN     0x0
2402 #define I40E_AQ_OEM_STATE_LINK_UP       0x1
2403         u8      reserved[12];
2404 };
2405
2406 I40E_CHECK_CMD_LENGTH(i40e_aqc_oem_state_change);
2407
2408 /* Initialize OCSD (0xFE02, direct) */
2409 struct i40e_aqc_opc_oem_ocsd_initialize {
2410         u8 type_status;
2411         u8 reserved1[3];
2412         __le32 ocsd_memory_block_addr_high;
2413         __le32 ocsd_memory_block_addr_low;
2414         __le32 requested_update_interval;
2415 };
2416
2417 I40E_CHECK_CMD_LENGTH(i40e_aqc_opc_oem_ocsd_initialize);
2418
2419 /* Initialize OCBB  (0xFE03, direct) */
2420 struct i40e_aqc_opc_oem_ocbb_initialize {
2421         u8 type_status;
2422         u8 reserved1[3];
2423         __le32 ocbb_memory_block_addr_high;
2424         __le32 ocbb_memory_block_addr_low;
2425         u8 reserved2[4];
2426 };
2427
2428 I40E_CHECK_CMD_LENGTH(i40e_aqc_opc_oem_ocbb_initialize);
2429
2430 /* debug commands */
2431
2432 /* get device id (0xFF00) uses the generic structure */
2433
2434 /* set test more (0xFF01, internal) */
2435
2436 struct i40e_acq_set_test_mode {
2437         u8      mode;
2438 #define I40E_AQ_TEST_PARTIAL    0
2439 #define I40E_AQ_TEST_FULL       1
2440 #define I40E_AQ_TEST_NVM        2
2441         u8      reserved[3];
2442         u8      command;
2443 #define I40E_AQ_TEST_OPEN       0
2444 #define I40E_AQ_TEST_CLOSE      1
2445 #define I40E_AQ_TEST_INC        2
2446         u8      reserved2[3];
2447         __le32  address_high;
2448         __le32  address_low;
2449 };
2450
2451 I40E_CHECK_CMD_LENGTH(i40e_acq_set_test_mode);
2452
2453 /* Debug Read Register command (0xFF03)
2454  * Debug Write Register command (0xFF04)
2455  */
2456 struct i40e_aqc_debug_reg_read_write {
2457         __le32 reserved;
2458         __le32 address;
2459         __le32 value_high;
2460         __le32 value_low;
2461 };
2462
2463 I40E_CHECK_CMD_LENGTH(i40e_aqc_debug_reg_read_write);
2464
2465 /* Scatter/gather Reg Read  (indirect 0xFF05)
2466  * Scatter/gather Reg Write (indirect 0xFF06)
2467  */
2468
2469 /* i40e_aq_desc is used for the command */
2470 struct i40e_aqc_debug_reg_sg_element_data {
2471         __le32 address;
2472         __le32 value;
2473 };
2474
2475 /* Debug Modify register (direct 0xFF07) */
2476 struct i40e_aqc_debug_modify_reg {
2477         __le32 address;
2478         __le32 value;
2479         __le32 clear_mask;
2480         __le32 set_mask;
2481 };
2482
2483 I40E_CHECK_CMD_LENGTH(i40e_aqc_debug_modify_reg);
2484
2485 /* dump internal data (0xFF08, indirect) */
2486
2487 #define I40E_AQ_CLUSTER_ID_AUX          0
2488 #define I40E_AQ_CLUSTER_ID_SWITCH_FLU   1
2489 #define I40E_AQ_CLUSTER_ID_TXSCHED      2
2490 #define I40E_AQ_CLUSTER_ID_HMC          3
2491 #define I40E_AQ_CLUSTER_ID_MAC0         4
2492 #define I40E_AQ_CLUSTER_ID_MAC1         5
2493 #define I40E_AQ_CLUSTER_ID_MAC2         6
2494 #define I40E_AQ_CLUSTER_ID_MAC3         7
2495 #define I40E_AQ_CLUSTER_ID_DCB          8
2496 #define I40E_AQ_CLUSTER_ID_EMP_MEM      9
2497 #define I40E_AQ_CLUSTER_ID_PKT_BUF      10
2498 #define I40E_AQ_CLUSTER_ID_ALTRAM       11
2499
2500 struct i40e_aqc_debug_dump_internals {
2501         u8      cluster_id;
2502         u8      table_id;
2503         __le16  data_size;
2504         __le32  idx;
2505         __le32  address_high;
2506         __le32  address_low;
2507 };
2508
2509 I40E_CHECK_CMD_LENGTH(i40e_aqc_debug_dump_internals);
2510
2511 struct i40e_aqc_debug_modify_internals {
2512         u8      cluster_id;
2513         u8      cluster_specific_params[7];
2514         __le32  address_high;
2515         __le32  address_low;
2516 };
2517
2518 I40E_CHECK_CMD_LENGTH(i40e_aqc_debug_modify_internals);
2519
2520 #endif /* _I40E_ADMINQ_CMD_H_ */