drivers/net/i40e/base/i40e_adminq_cmd.h

   1 /*******************************************************************************
   2
   3 Copyright (c) 2013 - 2015, Intel Corporation
   4 All rights reserved.
   5
   6 Redistribution and use in source and binary forms, with or without
   7 modification, are permitted provided that the following conditions are met:
   8
   9  1. Redistributions of source code must retain the above copyright notice,
  10     this list of conditions and the following disclaimer.
  11
  12  2. Redistributions in binary form must reproduce the above copyright
  13     notice, this list of conditions and the following disclaimer in the
  14     documentation and/or other materials provided with the distribution.
  15
  16  3. Neither the name of the Intel Corporation nor the names of its
  17     contributors may be used to endorse or promote products derived from
  18     this software without specific prior written permission.
  19
  20 THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
  21 AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  22 IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  23 ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR CONTRIBUTORS BE
  24 LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
  25 CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
  26 SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
  27 INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
  28 CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
  29 ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE
  30 POSSIBILITY OF SUCH DAMAGE.
  31
  32 ***************************************************************************/
  33
  34 #ifndef _I40E_ADMINQ_CMD_H_
  35 #define _I40E_ADMINQ_CMD_H_
  36
  37 /* This header file defines the i40e Admin Queue commands and is shared between
  38  * i40e Firmware and Software.
  39  *
  40  * This file needs to comply with the Linux Kernel coding style.
  41  */
  42
  43 #define I40E_FW_API_VERSION_MAJOR       0x0001
  44 #define I40E_FW_API_VERSION_MINOR       0x0004
  45
  46 struct i40e_aq_desc {
  47         __le16 flags;
  48         __le16 opcode;
  49         __le16 datalen;
  50         __le16 retval;
  51         __le32 cookie_high;
  52         __le32 cookie_low;
  53         union {
  54                 struct {
  55                         __le32 param0;
  56                         __le32 param1;
  57                         __le32 param2;
  58                         __le32 param3;
  59                 } internal;
  60                 struct {
  61                         __le32 param0;
  62                         __le32 param1;
  63                         __le32 addr_high;
  64                         __le32 addr_low;
  65                 } external;
  66                 u8 raw[16];
  67         } params;
  68 };
  69
  70 /* Flags sub-structure
  71  * |0  |1  |2  |3  |4  |5  |6  |7  |8  |9  |10 |11 |12 |13 |14 |15 |
  72  * |DD |CMP|ERR|VFE| * *  RESERVED * * |LB |RD |VFC|BUF|SI |EI |FE |
  73  */
  74
  75 /* command flags and offsets*/
  76 #define I40E_AQ_FLAG_DD_SHIFT   0
  77 #define I40E_AQ_FLAG_CMP_SHIFT  1
  78 #define I40E_AQ_FLAG_ERR_SHIFT  2
  79 #define I40E_AQ_FLAG_VFE_SHIFT  3
  80 #define I40E_AQ_FLAG_LB_SHIFT   9
  81 #define I40E_AQ_FLAG_RD_SHIFT   10
  82 #define I40E_AQ_FLAG_VFC_SHIFT  11
  83 #define I40E_AQ_FLAG_BUF_SHIFT  12
  84 #define I40E_AQ_FLAG_SI_SHIFT   13
  85 #define I40E_AQ_FLAG_EI_SHIFT   14
  86 #define I40E_AQ_FLAG_FE_SHIFT   15
  87
  88 #define I40E_AQ_FLAG_DD         (1 << I40E_AQ_FLAG_DD_SHIFT)  /* 0x1    */
  89 #define I40E_AQ_FLAG_CMP        (1 << I40E_AQ_FLAG_CMP_SHIFT) /* 0x2    */
  90 #define I40E_AQ_FLAG_ERR        (1 << I40E_AQ_FLAG_ERR_SHIFT) /* 0x4    */
  91 #define I40E_AQ_FLAG_VFE        (1 << I40E_AQ_FLAG_VFE_SHIFT) /* 0x8    */
  92 #define I40E_AQ_FLAG_LB         (1 << I40E_AQ_FLAG_LB_SHIFT)  /* 0x200  */
  93 #define I40E_AQ_FLAG_RD         (1 << I40E_AQ_FLAG_RD_SHIFT)  /* 0x400  */
  94 #define I40E_AQ_FLAG_VFC        (1 << I40E_AQ_FLAG_VFC_SHIFT) /* 0x800  */
  95 #define I40E_AQ_FLAG_BUF        (1 << I40E_AQ_FLAG_BUF_SHIFT) /* 0x1000 */
  96 #define I40E_AQ_FLAG_SI         (1 << I40E_AQ_FLAG_SI_SHIFT)  /* 0x2000 */
  97 #define I40E_AQ_FLAG_EI         (1 << I40E_AQ_FLAG_EI_SHIFT)  /* 0x4000 */
  98 #define I40E_AQ_FLAG_FE         (1 << I40E_AQ_FLAG_FE_SHIFT)  /* 0x8000 */
  99
 100 /* error codes */
 101 enum i40e_admin_queue_err {
 102         I40E_AQ_RC_OK           = 0,  /* success */
 103         I40E_AQ_RC_EPERM        = 1,  /* Operation not permitted */
 104         I40E_AQ_RC_ENOENT       = 2,  /* No such element */
 105         I40E_AQ_RC_ESRCH        = 3,  /* Bad opcode */
 106         I40E_AQ_RC_EINTR        = 4,  /* operation interrupted */
 107         I40E_AQ_RC_EIO          = 5,  /* I/O error */
 108         I40E_AQ_RC_ENXIO        = 6,  /* No such resource */
 109         I40E_AQ_RC_E2BIG        = 7,  /* Arg too long */
 110         I40E_AQ_RC_EAGAIN       = 8,  /* Try again */
 111         I40E_AQ_RC_ENOMEM       = 9,  /* Out of memory */
 112         I40E_AQ_RC_EACCES       = 10, /* Permission denied */
 113         I40E_AQ_RC_EFAULT       = 11, /* Bad address */
 114         I40E_AQ_RC_EBUSY        = 12, /* Device or resource busy */
 115         I40E_AQ_RC_EEXIST       = 13, /* object already exists */
 116         I40E_AQ_RC_EINVAL       = 14, /* Invalid argument */
 117         I40E_AQ_RC_ENOTTY       = 15, /* Not a typewriter */
 118         I40E_AQ_RC_ENOSPC       = 16, /* No space left or alloc failure */
 119         I40E_AQ_RC_ENOSYS       = 17, /* Function not implemented */
 120         I40E_AQ_RC_ERANGE       = 18, /* Parameter out of range */
 121         I40E_AQ_RC_EFLUSHED     = 19, /* Cmd flushed due to prev cmd error */
 122         I40E_AQ_RC_BAD_ADDR     = 20, /* Descriptor contains a bad pointer */
 123         I40E_AQ_RC_EMODE        = 21, /* Op not allowed in current dev mode */
 124         I40E_AQ_RC_EFBIG        = 22, /* File too large */
 125 };
 126
 127 /* Admin Queue command opcodes */
 128 enum i40e_admin_queue_opc {
 129         /* aq commands */
 130         i40e_aqc_opc_get_version        = 0x0001,
 131         i40e_aqc_opc_driver_version     = 0x0002,
 132         i40e_aqc_opc_queue_shutdown     = 0x0003,
 133         i40e_aqc_opc_set_pf_context     = 0x0004,
 134
 135         /* resource ownership */
 136         i40e_aqc_opc_request_resource   = 0x0008,
 137         i40e_aqc_opc_release_resource   = 0x0009,
 138
 139         i40e_aqc_opc_list_func_capabilities     = 0x000A,
 140         i40e_aqc_opc_list_dev_capabilities      = 0x000B,
 141
 142 #ifdef X722_SUPPORT
 143         /* Proxy commands */
 144         i40e_aqc_opc_set_proxy_config           = 0x0104,
 145         i40e_aqc_opc_set_ns_proxy_table_entry   = 0x0105,
 146
 147 #endif
 148         /* LAA */
 149         i40e_aqc_opc_mac_address_read   = 0x0107,
 150         i40e_aqc_opc_mac_address_write  = 0x0108,
 151
 152         /* PXE */
 153         i40e_aqc_opc_clear_pxe_mode     = 0x0110,
 154
 155 #ifdef X722_SUPPORT
 156         /* WoL commands */
 157         i40e_aqc_opc_set_wol_filter     = 0x0120,
 158         i40e_aqc_opc_get_wake_reason    = 0x0121,
 159
 160 #endif
 161         /* internal switch commands */
 162         i40e_aqc_opc_get_switch_config          = 0x0200,
 163         i40e_aqc_opc_add_statistics             = 0x0201,
 164         i40e_aqc_opc_remove_statistics          = 0x0202,
 165         i40e_aqc_opc_set_port_parameters        = 0x0203,
 166         i40e_aqc_opc_get_switch_resource_alloc  = 0x0204,
 167
 168         i40e_aqc_opc_add_vsi                    = 0x0210,
 169         i40e_aqc_opc_update_vsi_parameters      = 0x0211,
 170         i40e_aqc_opc_get_vsi_parameters         = 0x0212,
 171
 172         i40e_aqc_opc_add_pv                     = 0x0220,
 173         i40e_aqc_opc_update_pv_parameters       = 0x0221,
 174         i40e_aqc_opc_get_pv_parameters          = 0x0222,
 175
 176         i40e_aqc_opc_add_veb                    = 0x0230,
 177         i40e_aqc_opc_update_veb_parameters      = 0x0231,
 178         i40e_aqc_opc_get_veb_parameters         = 0x0232,
 179
 180         i40e_aqc_opc_delete_element             = 0x0243,
 181
 182         i40e_aqc_opc_add_macvlan                = 0x0250,
 183         i40e_aqc_opc_remove_macvlan             = 0x0251,
 184         i40e_aqc_opc_add_vlan                   = 0x0252,
 185         i40e_aqc_opc_remove_vlan                = 0x0253,
 186         i40e_aqc_opc_set_vsi_promiscuous_modes  = 0x0254,
 187         i40e_aqc_opc_add_tag                    = 0x0255,
 188         i40e_aqc_opc_remove_tag                 = 0x0256,
 189         i40e_aqc_opc_add_multicast_etag         = 0x0257,
 190         i40e_aqc_opc_remove_multicast_etag      = 0x0258,
 191         i40e_aqc_opc_update_tag                 = 0x0259,
 192         i40e_aqc_opc_add_control_packet_filter  = 0x025A,
 193         i40e_aqc_opc_remove_control_packet_filter       = 0x025B,
 194         i40e_aqc_opc_add_cloud_filters          = 0x025C,
 195         i40e_aqc_opc_remove_cloud_filters       = 0x025D,
 196
 197         i40e_aqc_opc_add_mirror_rule    = 0x0260,
 198         i40e_aqc_opc_delete_mirror_rule = 0x0261,
 199
 200         /* DCB commands */
 201         i40e_aqc_opc_dcb_ignore_pfc     = 0x0301,
 202         i40e_aqc_opc_dcb_updated        = 0x0302,
 203
 204         /* TX scheduler */
 205         i40e_aqc_opc_configure_vsi_bw_limit             = 0x0400,
 206         i40e_aqc_opc_configure_vsi_ets_sla_bw_limit     = 0x0406,
 207         i40e_aqc_opc_configure_vsi_tc_bw                = 0x0407,
 208         i40e_aqc_opc_query_vsi_bw_config                = 0x0408,
 209         i40e_aqc_opc_query_vsi_ets_sla_config           = 0x040A,
 210         i40e_aqc_opc_configure_switching_comp_bw_limit  = 0x0410,
 211
 212         i40e_aqc_opc_enable_switching_comp_ets                  = 0x0413,
 213         i40e_aqc_opc_modify_switching_comp_ets                  = 0x0414,
 214         i40e_aqc_opc_disable_switching_comp_ets                 = 0x0415,
 215         i40e_aqc_opc_configure_switching_comp_ets_bw_limit      = 0x0416,
 216         i40e_aqc_opc_configure_switching_comp_bw_config         = 0x0417,
 217         i40e_aqc_opc_query_switching_comp_ets_config            = 0x0418,
 218         i40e_aqc_opc_query_port_ets_config                      = 0x0419,
 219         i40e_aqc_opc_query_switching_comp_bw_config             = 0x041A,
 220         i40e_aqc_opc_suspend_port_tx                            = 0x041B,
 221         i40e_aqc_opc_resume_port_tx                             = 0x041C,
 222         i40e_aqc_opc_configure_partition_bw                     = 0x041D,
 223
 224         /* hmc */
 225         i40e_aqc_opc_query_hmc_resource_profile = 0x0500,
 226         i40e_aqc_opc_set_hmc_resource_profile   = 0x0501,
 227
 228         /* phy commands*/
 229         i40e_aqc_opc_get_phy_abilities          = 0x0600,
 230         i40e_aqc_opc_set_phy_config             = 0x0601,
 231         i40e_aqc_opc_set_mac_config             = 0x0603,
 232         i40e_aqc_opc_set_link_restart_an        = 0x0605,
 233         i40e_aqc_opc_get_link_status            = 0x0607,
 234         i40e_aqc_opc_set_phy_int_mask           = 0x0613,
 235         i40e_aqc_opc_get_local_advt_reg         = 0x0614,
 236         i40e_aqc_opc_set_local_advt_reg         = 0x0615,
 237         i40e_aqc_opc_get_partner_advt           = 0x0616,
 238         i40e_aqc_opc_set_lb_modes               = 0x0618,
 239         i40e_aqc_opc_get_phy_wol_caps           = 0x0621,
 240         i40e_aqc_opc_set_phy_debug              = 0x0622,
 241         i40e_aqc_opc_upload_ext_phy_fm          = 0x0625,
 242
 243         /* NVM commands */
 244         i40e_aqc_opc_nvm_read                   = 0x0701,
 245         i40e_aqc_opc_nvm_erase                  = 0x0702,
 246         i40e_aqc_opc_nvm_update                 = 0x0703,
 247         i40e_aqc_opc_nvm_config_read            = 0x0704,
 248         i40e_aqc_opc_nvm_config_write           = 0x0705,
 249         i40e_aqc_opc_oem_post_update            = 0x0720,
 250
 251         /* virtualization commands */
 252         i40e_aqc_opc_send_msg_to_pf             = 0x0801,
 253         i40e_aqc_opc_send_msg_to_vf             = 0x0802,
 254         i40e_aqc_opc_send_msg_to_peer           = 0x0803,
 255
 256         /* alternate structure */
 257         i40e_aqc_opc_alternate_write            = 0x0900,
 258         i40e_aqc_opc_alternate_write_indirect   = 0x0901,
 259         i40e_aqc_opc_alternate_read             = 0x0902,
 260         i40e_aqc_opc_alternate_read_indirect    = 0x0903,
 261         i40e_aqc_opc_alternate_write_done       = 0x0904,
 262         i40e_aqc_opc_alternate_set_mode         = 0x0905,
 263         i40e_aqc_opc_alternate_clear_port       = 0x0906,
 264
 265         /* LLDP commands */
 266         i40e_aqc_opc_lldp_get_mib       = 0x0A00,
 267         i40e_aqc_opc_lldp_update_mib    = 0x0A01,
 268         i40e_aqc_opc_lldp_add_tlv       = 0x0A02,
 269         i40e_aqc_opc_lldp_update_tlv    = 0x0A03,
 270         i40e_aqc_opc_lldp_delete_tlv    = 0x0A04,
 271         i40e_aqc_opc_lldp_stop          = 0x0A05,
 272         i40e_aqc_opc_lldp_start         = 0x0A06,
 273         i40e_aqc_opc_get_cee_dcb_cfg    = 0x0A07,
 274         i40e_aqc_opc_lldp_set_local_mib = 0x0A08,
 275         i40e_aqc_opc_lldp_stop_start_spec_agent = 0x0A09,
 276
 277         /* Tunnel commands */
 278         i40e_aqc_opc_add_udp_tunnel     = 0x0B00,
 279         i40e_aqc_opc_del_udp_tunnel     = 0x0B01,
 280 #ifdef X722_SUPPORT
 281         i40e_aqc_opc_set_rss_key        = 0x0B02,
 282         i40e_aqc_opc_set_rss_lut        = 0x0B03,
 283         i40e_aqc_opc_get_rss_key        = 0x0B04,
 284         i40e_aqc_opc_get_rss_lut        = 0x0B05,
 285 #endif
 286
 287         /* Async Events */
 288         i40e_aqc_opc_event_lan_overflow         = 0x1001,
 289
 290         /* OEM commands */
 291         i40e_aqc_opc_oem_parameter_change       = 0xFE00,
 292         i40e_aqc_opc_oem_device_status_change   = 0xFE01,
 293         i40e_aqc_opc_oem_ocsd_initialize        = 0xFE02,
 294         i40e_aqc_opc_oem_ocbb_initialize        = 0xFE03,
 295
 296         /* debug commands */
 297         i40e_aqc_opc_debug_read_reg             = 0xFF03,
 298         i40e_aqc_opc_debug_write_reg            = 0xFF04,
 299         i40e_aqc_opc_debug_modify_reg           = 0xFF07,
 300         i40e_aqc_opc_debug_dump_internals       = 0xFF08,
 301 };
 302
 303 /* command structures and indirect data structures */
 304
 305 /* Structure naming conventions:
 306  * - no suffix for direct command descriptor structures
 307  * - _data for indirect sent data
 308  * - _resp for indirect return data (data which is both will use _data)
 309  * - _completion for direct return data
 310  * - _element_ for repeated elements (may also be _data or _resp)
 311  *
 312  * Command structures are expected to overlay the params.raw member of the basic
 313  * descriptor, and as such cannot exceed 16 bytes in length.
 314  */
 315
 316 /* This macro is used to generate a compilation error if a structure
 317  * is not exactly the correct length. It gives a divide by zero error if the
 318  * structure is not of the correct size, otherwise it creates an enum that is
 319  * never used.
 320  */
 321 #define I40E_CHECK_STRUCT_LEN(n, X) enum i40e_static_assert_enum_##X \
 322         { i40e_static_assert_##X = (n)/((sizeof(struct X) == (n)) ? 1 : 0) }
 323
 324 /* This macro is used extensively to ensure that command structures are 16
 325  * bytes in length as they have to map to the raw array of that size.
 326  */
 327 #define I40E_CHECK_CMD_LENGTH(X)        I40E_CHECK_STRUCT_LEN(16, X)
 328
 329 /* internal (0x00XX) commands */
 330
 331 /* Get version (direct 0x0001) */
 332 struct i40e_aqc_get_version {
 333         __le32 rom_ver;
 334         __le32 fw_build;
 335         __le16 fw_major;
 336         __le16 fw_minor;
 337         __le16 api_major;
 338         __le16 api_minor;
 339 };
 340
 341 I40E_CHECK_CMD_LENGTH(i40e_aqc_get_version);
 342
 343 /* Send driver version (indirect 0x0002) */
 344 struct i40e_aqc_driver_version {
 345         u8      driver_major_ver;
 346         u8      driver_minor_ver;
 347         u8      driver_build_ver;
 348         u8      driver_subbuild_ver;
 349         u8      reserved[4];
 350         __le32  address_high;
 351         __le32  address_low;
 352 };
 353
 354 I40E_CHECK_CMD_LENGTH(i40e_aqc_driver_version);
 355
 356 /* Queue Shutdown (direct 0x0003) */
 357 struct i40e_aqc_queue_shutdown {
 358         __le32  driver_unloading;
 359 #define I40E_AQ_DRIVER_UNLOADING        0x1
 360         u8      reserved[12];
 361 };
 362
 363 I40E_CHECK_CMD_LENGTH(i40e_aqc_queue_shutdown);
 364
 365 /* Set PF context (0x0004, direct) */
 366 struct i40e_aqc_set_pf_context {
 367         u8      pf_id;
 368         u8      reserved[15];
 369 };
 370
 371 I40E_CHECK_CMD_LENGTH(i40e_aqc_set_pf_context);
 372
 373 /* Request resource ownership (direct 0x0008)
 374  * Release resource ownership (direct 0x0009)
 375  */
 376 #define I40E_AQ_RESOURCE_NVM                    1
 377 #define I40E_AQ_RESOURCE_SDP                    2
 378 #define I40E_AQ_RESOURCE_ACCESS_READ            1
 379 #define I40E_AQ_RESOURCE_ACCESS_WRITE           2
 380 #define I40E_AQ_RESOURCE_NVM_READ_TIMEOUT       3000
 381 #define I40E_AQ_RESOURCE_NVM_WRITE_TIMEOUT      180000
 382
 383 struct i40e_aqc_request_resource {
 384         __le16  resource_id;
 385         __le16  access_type;
 386         __le32  timeout;
 387         __le32  resource_number;
 388         u8      reserved[4];
 389 };
 390
 391 I40E_CHECK_CMD_LENGTH(i40e_aqc_request_resource);
 392
 393 /* Get function capabilities (indirect 0x000A)
 394  * Get device capabilities (indirect 0x000B)
 395  */
 396 struct i40e_aqc_list_capabilites {
 397         u8 command_flags;
 398 #define I40E_AQ_LIST_CAP_PF_INDEX_EN    1
 399         u8 pf_index;
 400         u8 reserved[2];
 401         __le32 count;
 402         __le32 addr_high;
 403         __le32 addr_low;
 404 };
 405
 406 I40E_CHECK_CMD_LENGTH(i40e_aqc_list_capabilites);
 407
 408 struct i40e_aqc_list_capabilities_element_resp {
 409         __le16  id;
 410         u8      major_rev;
 411         u8      minor_rev;
 412         __le32  number;
 413         __le32  logical_id;
 414         __le32  phys_id;
 415         u8      reserved[16];
 416 };
 417
 418 /* list of caps */
 419
 420 #define I40E_AQ_CAP_ID_SWITCH_MODE      0x0001
 421 #define I40E_AQ_CAP_ID_MNG_MODE         0x0002
 422 #define I40E_AQ_CAP_ID_NPAR_ACTIVE      0x0003
 423 #define I40E_AQ_CAP_ID_OS2BMC_CAP       0x0004
 424 #define I40E_AQ_CAP_ID_FUNCTIONS_VALID  0x0005
 425 #define I40E_AQ_CAP_ID_ALTERNATE_RAM    0x0006
 426 #define I40E_AQ_CAP_ID_WOL_AND_PROXY    0x0008
 427 #define I40E_AQ_CAP_ID_SRIOV            0x0012
 428 #define I40E_AQ_CAP_ID_VF               0x0013
 429 #define I40E_AQ_CAP_ID_VMDQ             0x0014
 430 #define I40E_AQ_CAP_ID_8021QBG          0x0015
 431 #define I40E_AQ_CAP_ID_8021QBR          0x0016
 432 #define I40E_AQ_CAP_ID_VSI              0x0017
 433 #define I40E_AQ_CAP_ID_DCB              0x0018
 434 #define I40E_AQ_CAP_ID_FCOE             0x0021
 435 #define I40E_AQ_CAP_ID_ISCSI            0x0022
 436 #define I40E_AQ_CAP_ID_RSS              0x0040
 437 #define I40E_AQ_CAP_ID_RXQ              0x0041
 438 #define I40E_AQ_CAP_ID_TXQ              0x0042
 439 #define I40E_AQ_CAP_ID_MSIX             0x0043
 440 #define I40E_AQ_CAP_ID_VF_MSIX          0x0044
 441 #define I40E_AQ_CAP_ID_FLOW_DIRECTOR    0x0045
 442 #define I40E_AQ_CAP_ID_1588             0x0046
 443 #define I40E_AQ_CAP_ID_IWARP            0x0051
 444 #define I40E_AQ_CAP_ID_LED              0x0061
 445 #define I40E_AQ_CAP_ID_SDP              0x0062
 446 #define I40E_AQ_CAP_ID_MDIO             0x0063
 447 #define I40E_AQ_CAP_ID_FLEX10           0x00F1
 448 #define I40E_AQ_CAP_ID_CEM              0x00F2
 449
 450 /* Set CPPM Configuration (direct 0x0103) */
 451 struct i40e_aqc_cppm_configuration {
 452         __le16  command_flags;
 453 #define I40E_AQ_CPPM_EN_LTRC    0x0800
 454 #define I40E_AQ_CPPM_EN_DMCTH   0x1000
 455 #define I40E_AQ_CPPM_EN_DMCTLX  0x2000
 456 #define I40E_AQ_CPPM_EN_HPTC    0x4000
 457 #define I40E_AQ_CPPM_EN_DMARC   0x8000
 458         __le16  ttlx;
 459         __le32  dmacr;
 460         __le16  dmcth;
 461         u8      hptc;
 462         u8      reserved;
 463         __le32  pfltrc;
 464 };
 465
 466 I40E_CHECK_CMD_LENGTH(i40e_aqc_cppm_configuration);
 467
 468 /* Set ARP Proxy command / response (indirect 0x0104) */
 469 struct i40e_aqc_arp_proxy_data {
 470         __le16  command_flags;
 471 #define I40E_AQ_ARP_INIT_IPV4   0x0008
 472 #define I40E_AQ_ARP_UNSUP_CTL   0x0010
 473 #define I40E_AQ_ARP_ENA         0x0020
 474 #define I40E_AQ_ARP_ADD_IPV4    0x0040
 475 #define I40E_AQ_ARP_DEL_IPV4    0x0080
 476         __le16  table_id;
 477         __le32  pfpm_proxyfc;
 478         __le32  ip_addr;
 479         u8      mac_addr[6];
 480         u8      reserved[2];
 481 };
 482
 483 I40E_CHECK_STRUCT_LEN(0x14, i40e_aqc_arp_proxy_data);
 484
 485 /* Set NS Proxy Table Entry Command (indirect 0x0105) */
 486 struct i40e_aqc_ns_proxy_data {
 487         __le16  table_idx_mac_addr_0;
 488         __le16  table_idx_mac_addr_1;
 489         __le16  table_idx_ipv6_0;
 490         __le16  table_idx_ipv6_1;
 491         __le16  control;
 492 #define I40E_AQ_NS_PROXY_ADD_0          0x0100
 493 #define I40E_AQ_NS_PROXY_DEL_0          0x0200
 494 #define I40E_AQ_NS_PROXY_ADD_1          0x0400
 495 #define I40E_AQ_NS_PROXY_DEL_1          0x0800
 496 #define I40E_AQ_NS_PROXY_ADD_IPV6_0     0x1000
 497 #define I40E_AQ_NS_PROXY_DEL_IPV6_0     0x2000
 498 #define I40E_AQ_NS_PROXY_ADD_IPV6_1     0x4000
 499 #define I40E_AQ_NS_PROXY_DEL_IPV6_1     0x8000
 500 #define I40E_AQ_NS_PROXY_COMMAND_SEQ    0x0001
 501 #define I40E_AQ_NS_PROXY_INIT_IPV6_TBL  0x0002
 502 #define I40E_AQ_NS_PROXY_INIT_MAC_TBL   0x0004
 503         u8      mac_addr_0[6];
 504         u8      mac_addr_1[6];
 505         u8      local_mac_addr[6];
 506         u8      ipv6_addr_0[16]; /* Warning! spec specifies BE byte order */
 507         u8      ipv6_addr_1[16];
 508 };
 509
 510 I40E_CHECK_STRUCT_LEN(0x3c, i40e_aqc_ns_proxy_data);
 511
 512 /* Manage LAA Command (0x0106) - obsolete */
 513 struct i40e_aqc_mng_laa {
 514         __le16  command_flags;
 515 #define I40E_AQ_LAA_FLAG_WR     0x8000
 516         u8      reserved[2];
 517         __le32  sal;
 518         __le16  sah;
 519         u8      reserved2[6];
 520 };
 521
 522 I40E_CHECK_CMD_LENGTH(i40e_aqc_mng_laa);
 523
 524 /* Manage MAC Address Read Command (indirect 0x0107) */
 525 struct i40e_aqc_mac_address_read {
 526         __le16  command_flags;
 527 #define I40E_AQC_LAN_ADDR_VALID         0x10
 528 #define I40E_AQC_SAN_ADDR_VALID         0x20
 529 #define I40E_AQC_PORT_ADDR_VALID        0x40
 530 #define I40E_AQC_WOL_ADDR_VALID         0x80
 531 #define I40E_AQC_MC_MAG_EN_VALID        0x100
 532 #define I40E_AQC_ADDR_VALID_MASK        0x1F0
 533         u8      reserved[6];
 534         __le32  addr_high;
 535         __le32  addr_low;
 536 };
 537
 538 I40E_CHECK_CMD_LENGTH(i40e_aqc_mac_address_read);
 539
 540 struct i40e_aqc_mac_address_read_data {
 541         u8 pf_lan_mac[6];
 542         u8 pf_san_mac[6];
 543         u8 port_mac[6];
 544         u8 pf_wol_mac[6];
 545 };
 546
 547 I40E_CHECK_STRUCT_LEN(24, i40e_aqc_mac_address_read_data);
 548
 549 /* Manage MAC Address Write Command (0x0108) */
 550 struct i40e_aqc_mac_address_write {
 551         __le16  command_flags;
 552 #define I40E_AQC_WRITE_TYPE_LAA_ONLY    0x0000
 553 #define I40E_AQC_WRITE_TYPE_LAA_WOL     0x4000
 554 #define I40E_AQC_WRITE_TYPE_PORT        0x8000
 555 #define I40E_AQC_WRITE_TYPE_UPDATE_MC_MAG       0xC000
 556 #define I40E_AQC_WRITE_TYPE_MASK        0xC000
 557
 558         __le16  mac_sah;
 559         __le32  mac_sal;
 560         u8      reserved[8];
 561 };
 562
 563 I40E_CHECK_CMD_LENGTH(i40e_aqc_mac_address_write);
 564
 565 /* PXE commands (0x011x) */
 566
 567 /* Clear PXE Command and response  (direct 0x0110) */
 568 struct i40e_aqc_clear_pxe {
 569         u8      rx_cnt;
 570         u8      reserved[15];
 571 };
 572
 573 I40E_CHECK_CMD_LENGTH(i40e_aqc_clear_pxe);
 574
 575 #ifdef X722_SUPPORT
 576 /* Set WoL Filter (0x0120) */
 577
 578 struct i40e_aqc_set_wol_filter {
 579         __le16 filter_index;
 580 #define I40E_AQC_MAX_NUM_WOL_FILTERS    8
 581         __le16 cmd_flags;
 582 #define I40E_AQC_SET_WOL_FILTER                         0x8000
 583 #define I40E_AQC_SET_WOL_FILTER_NO_TCO_WOL              0x4000
 584         __le16 valid_flags;
 585 #define I40E_AQC_SET_WOL_FILTER_ACTION_VALID            0x8000
 586 #define I40E_AQC_SET_WOL_FILTER_NO_TCO_ACTION_VALID     0x4000
 587         u8 reserved[2];
 588         __le32  address_high;
 589         __le32  address_low;
 590 };
 591
 592 I40E_CHECK_CMD_LENGTH(i40e_aqc_set_wol_filter);
 593
 594 /* Get Wake Reason (0x0121) */
 595
 596 struct i40e_aqc_get_wake_reason_completion {
 597         u8 reserved_1[2];
 598         __le16 wake_reason;
 599         u8 reserved_2[12];
 600 };
 601
 602 I40E_CHECK_CMD_LENGTH(i40e_aqc_get_wake_reason_completion);
 603
 604 struct i40e_aqc_set_wol_filter_data {
 605         u8 filter[128];
 606         u8 mask[16];
 607 };
 608
 609 I40E_CHECK_STRUCT_LEN(0x90, i40e_aqc_set_wol_filter_data);
 610
 611 #endif /* X722_SUPPORT */
 612 /* Switch configuration commands (0x02xx) */
 613
 614 /* Used by many indirect commands that only pass an seid and a buffer in the
 615  * command
 616  */
 617 struct i40e_aqc_switch_seid {
 618         __le16  seid;
 619         u8      reserved[6];
 620         __le32  addr_high;
 621         __le32  addr_low;
 622 };
 623
 624 I40E_CHECK_CMD_LENGTH(i40e_aqc_switch_seid);
 625
 626 /* Get Switch Configuration command (indirect 0x0200)
 627  * uses i40e_aqc_switch_seid for the descriptor
 628  */
 629 struct i40e_aqc_get_switch_config_header_resp {
 630         __le16  num_reported;
 631         __le16  num_total;
 632         u8      reserved[12];
 633 };
 634
 635 I40E_CHECK_CMD_LENGTH(i40e_aqc_get_switch_config_header_resp);
 636
 637 struct i40e_aqc_switch_config_element_resp {
 638         u8      element_type;
 639 #define I40E_AQ_SW_ELEM_TYPE_MAC        1
 640 #define I40E_AQ_SW_ELEM_TYPE_PF         2
 641 #define I40E_AQ_SW_ELEM_TYPE_VF         3
 642 #define I40E_AQ_SW_ELEM_TYPE_EMP        4
 643 #define I40E_AQ_SW_ELEM_TYPE_BMC        5
 644 #define I40E_AQ_SW_ELEM_TYPE_PV         16
 645 #define I40E_AQ_SW_ELEM_TYPE_VEB        17
 646 #define I40E_AQ_SW_ELEM_TYPE_PA         18
 647 #define I40E_AQ_SW_ELEM_TYPE_VSI        19
 648         u8      revision;
 649 #define I40E_AQ_SW_ELEM_REV_1           1
 650         __le16  seid;
 651         __le16  uplink_seid;
 652         __le16  downlink_seid;
 653         u8      reserved[3];
 654         u8      connection_type;
 655 #define I40E_AQ_CONN_TYPE_REGULAR       0x1
 656 #define I40E_AQ_CONN_TYPE_DEFAULT       0x2
 657 #define I40E_AQ_CONN_TYPE_CASCADED      0x3
 658         __le16  scheduler_id;
 659         __le16  element_info;
 660 };
 661
 662 I40E_CHECK_STRUCT_LEN(0x10, i40e_aqc_switch_config_element_resp);
 663
 664 /* Get Switch Configuration (indirect 0x0200)
 665  *    an array of elements are returned in the response buffer
 666  *    the first in the array is the header, remainder are elements
 667  */
 668 struct i40e_aqc_get_switch_config_resp {
 669         struct i40e_aqc_get_switch_config_header_resp   header;
 670         struct i40e_aqc_switch_config_element_resp      element[1];
 671 };
 672
 673 I40E_CHECK_STRUCT_LEN(0x20, i40e_aqc_get_switch_config_resp);
 674
 675 /* Add Statistics (direct 0x0201)
 676  * Remove Statistics (direct 0x0202)
 677  */
 678 struct i40e_aqc_add_remove_statistics {
 679         __le16  seid;
 680         __le16  vlan;
 681         __le16  stat_index;
 682         u8      reserved[10];
 683 };
 684
 685 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_remove_statistics);
 686
 687 /* Set Port Parameters command (direct 0x0203) */
 688 struct i40e_aqc_set_port_parameters {
 689         __le16  command_flags;
 690 #define I40E_AQ_SET_P_PARAMS_SAVE_BAD_PACKETS   1
 691 #define I40E_AQ_SET_P_PARAMS_PAD_SHORT_PACKETS  2 /* must set! */
 692 #define I40E_AQ_SET_P_PARAMS_DOUBLE_VLAN_ENA    4
 693         __le16  bad_frame_vsi;
 694         __le16  default_seid;        /* reserved for command */
 695         u8      reserved[10];
 696 };
 697
 698 I40E_CHECK_CMD_LENGTH(i40e_aqc_set_port_parameters);
 699
 700 /* Get Switch Resource Allocation (indirect 0x0204) */
 701 struct i40e_aqc_get_switch_resource_alloc {
 702         u8      num_entries;         /* reserved for command */
 703         u8      reserved[7];
 704         __le32  addr_high;
 705         __le32  addr_low;
 706 };
 707
 708 I40E_CHECK_CMD_LENGTH(i40e_aqc_get_switch_resource_alloc);
 709
 710 /* expect an array of these structs in the response buffer */
 711 struct i40e_aqc_switch_resource_alloc_element_resp {
 712         u8      resource_type;
 713 #define I40E_AQ_RESOURCE_TYPE_VEB               0x0
 714 #define I40E_AQ_RESOURCE_TYPE_VSI               0x1
 715 #define I40E_AQ_RESOURCE_TYPE_MACADDR           0x2
 716 #define I40E_AQ_RESOURCE_TYPE_STAG              0x3
 717 #define I40E_AQ_RESOURCE_TYPE_ETAG              0x4
 718 #define I40E_AQ_RESOURCE_TYPE_MULTICAST_HASH    0x5
 719 #define I40E_AQ_RESOURCE_TYPE_UNICAST_HASH      0x6
 720 #define I40E_AQ_RESOURCE_TYPE_VLAN              0x7
 721 #define I40E_AQ_RESOURCE_TYPE_VSI_LIST_ENTRY    0x8
 722 #define I40E_AQ_RESOURCE_TYPE_ETAG_LIST_ENTRY   0x9
 723 #define I40E_AQ_RESOURCE_TYPE_VLAN_STAT_POOL    0xA
 724 #define I40E_AQ_RESOURCE_TYPE_MIRROR_RULE       0xB
 725 #define I40E_AQ_RESOURCE_TYPE_QUEUE_SETS        0xC
 726 #define I40E_AQ_RESOURCE_TYPE_VLAN_FILTERS      0xD
 727 #define I40E_AQ_RESOURCE_TYPE_INNER_MAC_FILTERS 0xF
 728 #define I40E_AQ_RESOURCE_TYPE_IP_FILTERS        0x10
 729 #define I40E_AQ_RESOURCE_TYPE_GRE_VN_KEYS       0x11
 730 #define I40E_AQ_RESOURCE_TYPE_VN2_KEYS          0x12
 731 #define I40E_AQ_RESOURCE_TYPE_TUNNEL_PORTS      0x13
 732         u8      reserved1;
 733         __le16  guaranteed;
 734         __le16  total;
 735         __le16  used;
 736         __le16  total_unalloced;
 737         u8      reserved2[6];
 738 };
 739
 740 I40E_CHECK_STRUCT_LEN(0x10, i40e_aqc_switch_resource_alloc_element_resp);
 741
 742 /* Add VSI (indirect 0x0210)
 743  *    this indirect command uses struct i40e_aqc_vsi_properties_data
 744  *    as the indirect buffer (128 bytes)
 745  *
 746  * Update VSI (indirect 0x211)
 747  *     uses the same data structure as Add VSI
 748  *
 749  * Get VSI (indirect 0x0212)
 750  *     uses the same completion and data structure as Add VSI
 751  */
 752 struct i40e_aqc_add_get_update_vsi {
 753         __le16  uplink_seid;
 754         u8      connection_type;
 755 #define I40E_AQ_VSI_CONN_TYPE_NORMAL    0x1
 756 #define I40E_AQ_VSI_CONN_TYPE_DEFAULT   0x2
 757 #define I40E_AQ_VSI_CONN_TYPE_CASCADED  0x3
 758         u8      reserved1;
 759         u8      vf_id;
 760         u8      reserved2;
 761         __le16  vsi_flags;
 762 #define I40E_AQ_VSI_TYPE_SHIFT          0x0
 763 #define I40E_AQ_VSI_TYPE_MASK           (0x3 << I40E_AQ_VSI_TYPE_SHIFT)
 764 #define I40E_AQ_VSI_TYPE_VF             0x0
 765 #define I40E_AQ_VSI_TYPE_VMDQ2          0x1
 766 #define I40E_AQ_VSI_TYPE_PF             0x2
 767 #define I40E_AQ_VSI_TYPE_EMP_MNG        0x3
 768 #define I40E_AQ_VSI_FLAG_CASCADED_PV    0x4
 769         __le32  addr_high;
 770         __le32  addr_low;
 771 };
 772
 773 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_get_update_vsi);
 774
 775 struct i40e_aqc_add_get_update_vsi_completion {
 776         __le16 seid;
 777         __le16 vsi_number;
 778         __le16 vsi_used;
 779         __le16 vsi_free;
 780         __le32 addr_high;
 781         __le32 addr_low;
 782 };
 783
 784 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_get_update_vsi_completion);
 785
 786 struct i40e_aqc_vsi_properties_data {
 787         /* first 96 byte are written by SW */
 788         __le16  valid_sections;
 789 #define I40E_AQ_VSI_PROP_SWITCH_VALID           0x0001
 790 #define I40E_AQ_VSI_PROP_SECURITY_VALID         0x0002
 791 #define I40E_AQ_VSI_PROP_VLAN_VALID             0x0004
 792 #define I40E_AQ_VSI_PROP_CAS_PV_VALID           0x0008
 793 #define I40E_AQ_VSI_PROP_INGRESS_UP_VALID       0x0010
 794 #define I40E_AQ_VSI_PROP_EGRESS_UP_VALID        0x0020
 795 #define I40E_AQ_VSI_PROP_QUEUE_MAP_VALID        0x0040
 796 #define I40E_AQ_VSI_PROP_QUEUE_OPT_VALID        0x0080
 797 #define I40E_AQ_VSI_PROP_OUTER_UP_VALID         0x0100
 798 #define I40E_AQ_VSI_PROP_SCHED_VALID            0x0200
 799         /* switch section */
 800         __le16  switch_id; /* 12bit id combined with flags below */
 801 #define I40E_AQ_VSI_SW_ID_SHIFT         0x0000
 802 #define I40E_AQ_VSI_SW_ID_MASK          (0xFFF << I40E_AQ_VSI_SW_ID_SHIFT)
 803 #define I40E_AQ_VSI_SW_ID_FLAG_NOT_STAG 0x1000
 804 #define I40E_AQ_VSI_SW_ID_FLAG_ALLOW_LB 0x2000
 805 #define I40E_AQ_VSI_SW_ID_FLAG_LOCAL_LB 0x4000
 806         u8      sw_reserved[2];
 807         /* security section */
 808         u8      sec_flags;
 809 #define I40E_AQ_VSI_SEC_FLAG_ALLOW_DEST_OVRD    0x01
 810 #define I40E_AQ_VSI_SEC_FLAG_ENABLE_VLAN_CHK    0x02
 811 #define I40E_AQ_VSI_SEC_FLAG_ENABLE_MAC_CHK     0x04
 812         u8      sec_reserved;
 813         /* VLAN section */
 814         __le16  pvid; /* VLANS include priority bits */
 815         __le16  fcoe_pvid;
 816         u8      port_vlan_flags;
 817 #define I40E_AQ_VSI_PVLAN_MODE_SHIFT    0x00
 818 #define I40E_AQ_VSI_PVLAN_MODE_MASK     (0x03 << \
 819                                          I40E_AQ_VSI_PVLAN_MODE_SHIFT)
 820 #define I40E_AQ_VSI_PVLAN_MODE_TAGGED   0x01
 821 #define I40E_AQ_VSI_PVLAN_MODE_UNTAGGED 0x02
 822 #define I40E_AQ_VSI_PVLAN_MODE_ALL      0x03
 823 #define I40E_AQ_VSI_PVLAN_INSERT_PVID   0x04
 824 #define I40E_AQ_VSI_PVLAN_EMOD_SHIFT    0x03
 825 #define I40E_AQ_VSI_PVLAN_EMOD_MASK     (0x3 << \
 826                                          I40E_AQ_VSI_PVLAN_EMOD_SHIFT)
 827 #define I40E_AQ_VSI_PVLAN_EMOD_STR_BOTH 0x0
 828 #define I40E_AQ_VSI_PVLAN_EMOD_STR_UP   0x08
 829 #define I40E_AQ_VSI_PVLAN_EMOD_STR      0x10
 830 #define I40E_AQ_VSI_PVLAN_EMOD_NOTHING  0x18
 831         u8      pvlan_reserved[3];
 832         /* ingress egress up sections */
 833         __le32  ingress_table; /* bitmap, 3 bits per up */
 834 #define I40E_AQ_VSI_UP_TABLE_UP0_SHIFT  0
 835 #define I40E_AQ_VSI_UP_TABLE_UP0_MASK   (0x7 << \
 836                                          I40E_AQ_VSI_UP_TABLE_UP0_SHIFT)
 837 #define I40E_AQ_VSI_UP_TABLE_UP1_SHIFT  3
 838 #define I40E_AQ_VSI_UP_TABLE_UP1_MASK   (0x7 << \
 839                                          I40E_AQ_VSI_UP_TABLE_UP1_SHIFT)
 840 #define I40E_AQ_VSI_UP_TABLE_UP2_SHIFT  6
 841 #define I40E_AQ_VSI_UP_TABLE_UP2_MASK   (0x7 << \
 842                                          I40E_AQ_VSI_UP_TABLE_UP2_SHIFT)
 843 #define I40E_AQ_VSI_UP_TABLE_UP3_SHIFT  9
 844 #define I40E_AQ_VSI_UP_TABLE_UP3_MASK   (0x7 << \
 845                                          I40E_AQ_VSI_UP_TABLE_UP3_SHIFT)
 846 #define I40E_AQ_VSI_UP_TABLE_UP4_SHIFT  12
 847 #define I40E_AQ_VSI_UP_TABLE_UP4_MASK   (0x7 << \
 848                                          I40E_AQ_VSI_UP_TABLE_UP4_SHIFT)
 849 #define I40E_AQ_VSI_UP_TABLE_UP5_SHIFT  15
 850 #define I40E_AQ_VSI_UP_TABLE_UP5_MASK   (0x7 << \
 851                                          I40E_AQ_VSI_UP_TABLE_UP5_SHIFT)
 852 #define I40E_AQ_VSI_UP_TABLE_UP6_SHIFT  18
 853 #define I40E_AQ_VSI_UP_TABLE_UP6_MASK   (0x7 << \
 854                                          I40E_AQ_VSI_UP_TABLE_UP6_SHIFT)
 855 #define I40E_AQ_VSI_UP_TABLE_UP7_SHIFT  21
 856 #define I40E_AQ_VSI_UP_TABLE_UP7_MASK   (0x7 << \
 857                                          I40E_AQ_VSI_UP_TABLE_UP7_SHIFT)
 858         __le32  egress_table;   /* same defines as for ingress table */
 859         /* cascaded PV section */
 860         __le16  cas_pv_tag;
 861         u8      cas_pv_flags;
 862 #define I40E_AQ_VSI_CAS_PV_TAGX_SHIFT           0x00
 863 #define I40E_AQ_VSI_CAS_PV_TAGX_MASK            (0x03 << \
 864                                                  I40E_AQ_VSI_CAS_PV_TAGX_SHIFT)
 865 #define I40E_AQ_VSI_CAS_PV_TAGX_LEAVE           0x00
 866 #define I40E_AQ_VSI_CAS_PV_TAGX_REMOVE          0x01
 867 #define I40E_AQ_VSI_CAS_PV_TAGX_COPY            0x02
 868 #define I40E_AQ_VSI_CAS_PV_INSERT_TAG           0x10
 869 #define I40E_AQ_VSI_CAS_PV_ETAG_PRUNE           0x20
 870 #define I40E_AQ_VSI_CAS_PV_ACCEPT_HOST_TAG      0x40
 871         u8      cas_pv_reserved;
 872         /* queue mapping section */
 873         __le16  mapping_flags;
 874 #define I40E_AQ_VSI_QUE_MAP_CONTIG      0x0
 875 #define I40E_AQ_VSI_QUE_MAP_NONCONTIG   0x1
 876         __le16  queue_mapping[16];
 877 #define I40E_AQ_VSI_QUEUE_SHIFT         0x0
 878 #define I40E_AQ_VSI_QUEUE_MASK          (0x7FF << I40E_AQ_VSI_QUEUE_SHIFT)
 879         __le16  tc_mapping[8];
 880 #define I40E_AQ_VSI_TC_QUE_OFFSET_SHIFT 0
 881 #define I40E_AQ_VSI_TC_QUE_OFFSET_MASK  (0x1FF << \
 882                                          I40E_AQ_VSI_TC_QUE_OFFSET_SHIFT)
 883 #define I40E_AQ_VSI_TC_QUE_NUMBER_SHIFT 9
 884 #define I40E_AQ_VSI_TC_QUE_NUMBER_MASK  (0x7 << \
 885                                          I40E_AQ_VSI_TC_QUE_NUMBER_SHIFT)
 886         /* queueing option section */
 887         u8      queueing_opt_flags;
 888 #define I40E_AQ_VSI_QUE_OPT_TCP_ENA     0x10
 889 #define I40E_AQ_VSI_QUE_OPT_FCOE_ENA    0x20
 890 #ifdef X722_SUPPORT
 891 #define I40E_AQ_VSI_QUE_OPT_RSS_LUT_PF  0x00
 892 #define I40E_AQ_VSI_QUE_OPT_RSS_LUT_VSI 0x40
 893 #endif
 894         u8      queueing_opt_reserved[3];
 895         /* scheduler section */
 896         u8      up_enable_bits;
 897         u8      sched_reserved;
 898         /* outer up section */
 899         __le32  outer_up_table; /* same structure and defines as ingress table */
 900         u8      cmd_reserved[8];
 901         /* last 32 bytes are written by FW */
 902         __le16  qs_handle[8];
 903 #define I40E_AQ_VSI_QS_HANDLE_INVALID   0xFFFF
 904         __le16  stat_counter_idx;
 905         __le16  sched_id;
 906         u8      resp_reserved[12];
 907 };
 908
 909 I40E_CHECK_STRUCT_LEN(128, i40e_aqc_vsi_properties_data);
 910
 911 /* Add Port Virtualizer (direct 0x0220)
 912  * also used for update PV (direct 0x0221) but only flags are used
 913  * (IS_CTRL_PORT only works on add PV)
 914  */
 915 struct i40e_aqc_add_update_pv {
 916         __le16  command_flags;
 917 #define I40E_AQC_PV_FLAG_PV_TYPE                0x1
 918 #define I40E_AQC_PV_FLAG_FWD_UNKNOWN_STAG_EN    0x2
 919 #define I40E_AQC_PV_FLAG_FWD_UNKNOWN_ETAG_EN    0x4
 920 #define I40E_AQC_PV_FLAG_IS_CTRL_PORT           0x8
 921         __le16  uplink_seid;
 922         __le16  connected_seid;
 923         u8      reserved[10];
 924 };
 925
 926 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_update_pv);
 927
 928 struct i40e_aqc_add_update_pv_completion {
 929         /* reserved for update; for add also encodes error if rc == ENOSPC */
 930         __le16  pv_seid;
 931 #define I40E_AQC_PV_ERR_FLAG_NO_PV      0x1
 932 #define I40E_AQC_PV_ERR_FLAG_NO_SCHED   0x2
 933 #define I40E_AQC_PV_ERR_FLAG_NO_COUNTER 0x4
 934 #define I40E_AQC_PV_ERR_FLAG_NO_ENTRY   0x8
 935         u8      reserved[14];
 936 };
 937
 938 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_update_pv_completion);
 939
 940 /* Get PV Params (direct 0x0222)
 941  * uses i40e_aqc_switch_seid for the descriptor
 942  */
 943
 944 struct i40e_aqc_get_pv_params_completion {
 945         __le16  seid;
 946         __le16  default_stag;
 947         __le16  pv_flags; /* same flags as add_pv */
 948 #define I40E_AQC_GET_PV_PV_TYPE                 0x1
 949 #define I40E_AQC_GET_PV_FRWD_UNKNOWN_STAG       0x2
 950 #define I40E_AQC_GET_PV_FRWD_UNKNOWN_ETAG       0x4
 951         u8      reserved[8];
 952         __le16  default_port_seid;
 953 };
 954
 955 I40E_CHECK_CMD_LENGTH(i40e_aqc_get_pv_params_completion);
 956
 957 /* Add VEB (direct 0x0230) */
 958 struct i40e_aqc_add_veb {
 959         __le16  uplink_seid;
 960         __le16  downlink_seid;
 961         __le16  veb_flags;
 962 #define I40E_AQC_ADD_VEB_FLOATING               0x1
 963 #define I40E_AQC_ADD_VEB_PORT_TYPE_SHIFT        1
 964 #define I40E_AQC_ADD_VEB_PORT_TYPE_MASK         (0x3 << \
 965                                         I40E_AQC_ADD_VEB_PORT_TYPE_SHIFT)
 966 #define I40E_AQC_ADD_VEB_PORT_TYPE_DEFAULT      0x2
 967 #define I40E_AQC_ADD_VEB_PORT_TYPE_DATA         0x4
 968 #define I40E_AQC_ADD_VEB_ENABLE_L2_FILTER       0x8
 969         u8      enable_tcs;
 970         u8      reserved[9];
 971 };
 972
 973 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_veb);
 974
 975 struct i40e_aqc_add_veb_completion {
 976         u8      reserved[6];
 977         __le16  switch_seid;
 978         /* also encodes error if rc == ENOSPC; codes are the same as add_pv */
 979         __le16  veb_seid;
 980 #define I40E_AQC_VEB_ERR_FLAG_NO_VEB            0x1
 981 #define I40E_AQC_VEB_ERR_FLAG_NO_SCHED          0x2
 982 #define I40E_AQC_VEB_ERR_FLAG_NO_COUNTER        0x4
 983 #define I40E_AQC_VEB_ERR_FLAG_NO_ENTRY          0x8
 984         __le16  statistic_index;
 985         __le16  vebs_used;
 986         __le16  vebs_free;
 987 };
 988
 989 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_veb_completion);
 990
 991 /* Get VEB Parameters (direct 0x0232)
 992  * uses i40e_aqc_switch_seid for the descriptor
 993  */
 994 struct i40e_aqc_get_veb_parameters_completion {
 995         __le16  seid;
 996         __le16  switch_id;
 997         __le16  veb_flags; /* only the first/last flags from 0x0230 is valid */
 998         __le16  statistic_index;
 999         __le16  vebs_used;
1000         __le16  vebs_free;
1001         u8      reserved[4];
1002 };
1003
1004 I40E_CHECK_CMD_LENGTH(i40e_aqc_get_veb_parameters_completion);
1005
1006 /* Delete Element (direct 0x0243)
1007  * uses the generic i40e_aqc_switch_seid
1008  */
1009
1010 /* Add MAC-VLAN (indirect 0x0250) */
1011
1012 /* used for the command for most vlan commands */
1013 struct i40e_aqc_macvlan {
1014         __le16  num_addresses;
1015         __le16  seid[3];
1016 #define I40E_AQC_MACVLAN_CMD_SEID_NUM_SHIFT     0
1017 #define I40E_AQC_MACVLAN_CMD_SEID_NUM_MASK      (0x3FF << \
1018                                         I40E_AQC_MACVLAN_CMD_SEID_NUM_SHIFT)
1019 #define I40E_AQC_MACVLAN_CMD_SEID_VALID         0x8000
1020         __le32  addr_high;
1021         __le32  addr_low;
1022 };
1023
1024 I40E_CHECK_CMD_LENGTH(i40e_aqc_macvlan);
1025
1026 /* indirect data for command and response */
1027 struct i40e_aqc_add_macvlan_element_data {
1028         u8      mac_addr[6];
1029         __le16  vlan_tag;
1030         __le16  flags;
1031 #define I40E_AQC_MACVLAN_ADD_PERFECT_MATCH      0x0001
1032 #define I40E_AQC_MACVLAN_ADD_HASH_MATCH         0x0002
1033 #define I40E_AQC_MACVLAN_ADD_IGNORE_VLAN        0x0004
1034 #define I40E_AQC_MACVLAN_ADD_TO_QUEUE           0x0008
1035         __le16  queue_number;
1036 #define I40E_AQC_MACVLAN_CMD_QUEUE_SHIFT        0
1037 #define I40E_AQC_MACVLAN_CMD_QUEUE_MASK         (0x7FF << \
1038                                         I40E_AQC_MACVLAN_CMD_SEID_NUM_SHIFT)
1039         /* response section */
1040         u8      match_method;
1041 #define I40E_AQC_MM_PERFECT_MATCH       0x01
1042 #define I40E_AQC_MM_HASH_MATCH          0x02
1043 #define I40E_AQC_MM_ERR_NO_RES          0xFF
1044         u8      reserved1[3];
1045 };
1046
1047 struct i40e_aqc_add_remove_macvlan_completion {
1048         __le16 perfect_mac_used;
1049         __le16 perfect_mac_free;
1050         __le16 unicast_hash_free;
1051         __le16 multicast_hash_free;
1052         __le32 addr_high;
1053         __le32 addr_low;
1054 };
1055
1056 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_remove_macvlan_completion);
1057
1058 /* Remove MAC-VLAN (indirect 0x0251)
1059  * uses i40e_aqc_macvlan for the descriptor
1060  * data points to an array of num_addresses of elements
1061  */
1062
1063 struct i40e_aqc_remove_macvlan_element_data {
1064         u8      mac_addr[6];
1065         __le16  vlan_tag;
1066         u8      flags;
1067 #define I40E_AQC_MACVLAN_DEL_PERFECT_MATCH      0x01
1068 #define I40E_AQC_MACVLAN_DEL_HASH_MATCH         0x02
1069 #define I40E_AQC_MACVLAN_DEL_IGNORE_VLAN        0x08
1070 #define I40E_AQC_MACVLAN_DEL_ALL_VSIS           0x10
1071         u8      reserved[3];
1072         /* reply section */
1073         u8      error_code;
1074 #define I40E_AQC_REMOVE_MACVLAN_SUCCESS         0x0
1075 #define I40E_AQC_REMOVE_MACVLAN_FAIL            0xFF
1076         u8      reply_reserved[3];
1077 };
1078
1079 /* Add VLAN (indirect 0x0252)
1080  * Remove VLAN (indirect 0x0253)
1081  * use the generic i40e_aqc_macvlan for the command
1082  */
1083 struct i40e_aqc_add_remove_vlan_element_data {
1084         __le16  vlan_tag;
1085         u8      vlan_flags;
1086 /* flags for add VLAN */
1087 #define I40E_AQC_ADD_VLAN_LOCAL                 0x1
1088 #define I40E_AQC_ADD_PVLAN_TYPE_SHIFT           1
1089 #define I40E_AQC_ADD_PVLAN_TYPE_MASK    (0x3 << I40E_AQC_ADD_PVLAN_TYPE_SHIFT)
1090 #define I40E_AQC_ADD_PVLAN_TYPE_REGULAR         0x0
1091 #define I40E_AQC_ADD_PVLAN_TYPE_PRIMARY         0x2
1092 #define I40E_AQC_ADD_PVLAN_TYPE_SECONDARY       0x4
1093 #define I40E_AQC_VLAN_PTYPE_SHIFT               3
1094 #define I40E_AQC_VLAN_PTYPE_MASK        (0x3 << I40E_AQC_VLAN_PTYPE_SHIFT)
1095 #define I40E_AQC_VLAN_PTYPE_REGULAR_VSI         0x0
1096 #define I40E_AQC_VLAN_PTYPE_PROMISC_VSI         0x8
1097 #define I40E_AQC_VLAN_PTYPE_COMMUNITY_VSI       0x10
1098 #define I40E_AQC_VLAN_PTYPE_ISOLATED_VSI        0x18
1099 /* flags for remove VLAN */
1100 #define I40E_AQC_REMOVE_VLAN_ALL        0x1
1101         u8      reserved;
1102         u8      result;
1103 /* flags for add VLAN */
1104 #define I40E_AQC_ADD_VLAN_SUCCESS       0x0
1105 #define I40E_AQC_ADD_VLAN_FAIL_REQUEST  0xFE
1106 #define I40E_AQC_ADD_VLAN_FAIL_RESOURCE 0xFF
1107 /* flags for remove VLAN */
1108 #define I40E_AQC_REMOVE_VLAN_SUCCESS    0x0
1109 #define I40E_AQC_REMOVE_VLAN_FAIL       0xFF
1110         u8      reserved1[3];
1111 };
1112
1113 struct i40e_aqc_add_remove_vlan_completion {
1114         u8      reserved[4];
1115         __le16  vlans_used;
1116         __le16  vlans_free;
1117         __le32  addr_high;
1118         __le32  addr_low;
1119 };
1120
1121 /* Set VSI Promiscuous Modes (direct 0x0254) */
1122 struct i40e_aqc_set_vsi_promiscuous_modes {
1123         __le16  promiscuous_flags;
1124         __le16  valid_flags;
1125 /* flags used for both fields above */
1126 #define I40E_AQC_SET_VSI_PROMISC_UNICAST        0x01
1127 #define I40E_AQC_SET_VSI_PROMISC_MULTICAST      0x02
1128 #define I40E_AQC_SET_VSI_PROMISC_BROADCAST      0x04
1129 #define I40E_AQC_SET_VSI_DEFAULT                0x08
1130 #define I40E_AQC_SET_VSI_PROMISC_VLAN           0x10
1131         __le16  seid;
1132 #define I40E_AQC_VSI_PROM_CMD_SEID_MASK         0x3FF
1133         __le16  vlan_tag;
1134 #define I40E_AQC_SET_VSI_VLAN_MASK              0x0FFF
1135 #define I40E_AQC_SET_VSI_VLAN_VALID             0x8000
1136         u8      reserved[8];
1137 };
1138
1139 I40E_CHECK_CMD_LENGTH(i40e_aqc_set_vsi_promiscuous_modes);
1140
1141 /* Add S/E-tag command (direct 0x0255)
1142  * Uses generic i40e_aqc_add_remove_tag_completion for completion
1143  */
1144 struct i40e_aqc_add_tag {
1145         __le16  flags;
1146 #define I40E_AQC_ADD_TAG_FLAG_TO_QUEUE          0x0001
1147         __le16  seid;
1148 #define I40E_AQC_ADD_TAG_CMD_SEID_NUM_SHIFT     0
1149 #define I40E_AQC_ADD_TAG_CMD_SEID_NUM_MASK      (0x3FF << \
1150                                         I40E_AQC_ADD_TAG_CMD_SEID_NUM_SHIFT)
1151         __le16  tag;
1152         __le16  queue_number;
1153         u8      reserved[8];
1154 };
1155
1156 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_tag);
1157
1158 struct i40e_aqc_add_remove_tag_completion {
1159         u8      reserved[12];
1160         __le16  tags_used;
1161         __le16  tags_free;
1162 };
1163
1164 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_remove_tag_completion);
1165
1166 /* Remove S/E-tag command (direct 0x0256)
1167  * Uses generic i40e_aqc_add_remove_tag_completion for completion
1168  */
1169 struct i40e_aqc_remove_tag {
1170         __le16  seid;
1171 #define I40E_AQC_REMOVE_TAG_CMD_SEID_NUM_SHIFT  0
1172 #define I40E_AQC_REMOVE_TAG_CMD_SEID_NUM_MASK   (0x3FF << \
1173                                         I40E_AQC_REMOVE_TAG_CMD_SEID_NUM_SHIFT)
1174         __le16  tag;
1175         u8      reserved[12];
1176 };
1177
1178 I40E_CHECK_CMD_LENGTH(i40e_aqc_remove_tag);
1179
1180 /* Add multicast E-Tag (direct 0x0257)
1181  * del multicast E-Tag (direct 0x0258) only uses pv_seid and etag fields
1182  * and no external data
1183  */
1184 struct i40e_aqc_add_remove_mcast_etag {
1185         __le16  pv_seid;
1186         __le16  etag;
1187         u8      num_unicast_etags;
1188         u8      reserved[3];
1189         __le32  addr_high;          /* address of array of 2-byte s-tags */
1190         __le32  addr_low;
1191 };
1192
1193 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_remove_mcast_etag);
1194
1195 struct i40e_aqc_add_remove_mcast_etag_completion {
1196         u8      reserved[4];
1197         __le16  mcast_etags_used;
1198         __le16  mcast_etags_free;
1199         __le32  addr_high;
1200         __le32  addr_low;
1201
1202 };
1203
1204 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_remove_mcast_etag_completion);
1205
1206 /* Update S/E-Tag (direct 0x0259) */
1207 struct i40e_aqc_update_tag {
1208         __le16  seid;
1209 #define I40E_AQC_UPDATE_TAG_CMD_SEID_NUM_SHIFT  0
1210 #define I40E_AQC_UPDATE_TAG_CMD_SEID_NUM_MASK   (0x3FF << \
1211                                         I40E_AQC_UPDATE_TAG_CMD_SEID_NUM_SHIFT)
1212         __le16  old_tag;
1213         __le16  new_tag;
1214         u8      reserved[10];
1215 };
1216
1217 I40E_CHECK_CMD_LENGTH(i40e_aqc_update_tag);
1218
1219 struct i40e_aqc_update_tag_completion {
1220         u8      reserved[12];
1221         __le16  tags_used;
1222         __le16  tags_free;
1223 };
1224
1225 I40E_CHECK_CMD_LENGTH(i40e_aqc_update_tag_completion);
1226
1227 /* Add Control Packet filter (direct 0x025A)
1228  * Remove Control Packet filter (direct 0x025B)
1229  * uses the i40e_aqc_add_oveb_cloud,
1230  * and the generic direct completion structure
1231  */
1232 struct i40e_aqc_add_remove_control_packet_filter {
1233         u8      mac[6];
1234         __le16  etype;
1235         __le16  flags;
1236 #define I40E_AQC_ADD_CONTROL_PACKET_FLAGS_IGNORE_MAC    0x0001
1237 #define I40E_AQC_ADD_CONTROL_PACKET_FLAGS_DROP          0x0002
1238 #define I40E_AQC_ADD_CONTROL_PACKET_FLAGS_TO_QUEUE      0x0004
1239 #define I40E_AQC_ADD_CONTROL_PACKET_FLAGS_TX            0x0008
1240 #define I40E_AQC_ADD_CONTROL_PACKET_FLAGS_RX            0x0000
1241         __le16  seid;
1242 #define I40E_AQC_ADD_CONTROL_PACKET_CMD_SEID_NUM_SHIFT  0
1243 #define I40E_AQC_ADD_CONTROL_PACKET_CMD_SEID_NUM_MASK   (0x3FF << \
1244                                 I40E_AQC_ADD_CONTROL_PACKET_CMD_SEID_NUM_SHIFT)
1245         __le16  queue;
1246         u8      reserved[2];
1247 };
1248
1249 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_remove_control_packet_filter);
1250
1251 struct i40e_aqc_add_remove_control_packet_filter_completion {
1252         __le16  mac_etype_used;
1253         __le16  etype_used;
1254         __le16  mac_etype_free;
1255         __le16  etype_free;
1256         u8      reserved[8];
1257 };
1258
1259 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_remove_control_packet_filter_completion);
1260
1261 /* Add Cloud filters (indirect 0x025C)
1262  * Remove Cloud filters (indirect 0x025D)
1263  * uses the i40e_aqc_add_remove_cloud_filters,
1264  * and the generic indirect completion structure
1265  */
1266 struct i40e_aqc_add_remove_cloud_filters {
1267         u8      num_filters;
1268         u8      reserved;
1269         __le16  seid;
1270 #define I40E_AQC_ADD_CLOUD_CMD_SEID_NUM_SHIFT   0
1271 #define I40E_AQC_ADD_CLOUD_CMD_SEID_NUM_MASK    (0x3FF << \
1272                                         I40E_AQC_ADD_CLOUD_CMD_SEID_NUM_SHIFT)
1273         u8      reserved2[4];
1274         __le32  addr_high;
1275         __le32  addr_low;
1276 };
1277
1278 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_remove_cloud_filters);
1279
1280 struct i40e_aqc_add_remove_cloud_filters_element_data {
1281         u8      outer_mac[6];
1282         u8      inner_mac[6];
1283         __le16  inner_vlan;
1284         union {
1285                 struct {
1286                         u8 reserved[12];
1287                         u8 data[4];
1288                 } v4;
1289                 struct {
1290                         u8 data[16];
1291                 } v6;
1292         } ipaddr;
1293         __le16  flags;
1294 #define I40E_AQC_ADD_CLOUD_FILTER_SHIFT                 0
1295 #define I40E_AQC_ADD_CLOUD_FILTER_MASK  (0x3F << \
1296                                         I40E_AQC_ADD_CLOUD_FILTER_SHIFT)
1297 /* 0x0000 reserved */
1298 #define I40E_AQC_ADD_CLOUD_FILTER_OIP                   0x0001
1299 /* 0x0002 reserved */
1300 #define I40E_AQC_ADD_CLOUD_FILTER_IMAC_IVLAN            0x0003
1301 #define I40E_AQC_ADD_CLOUD_FILTER_IMAC_IVLAN_TEN_ID     0x0004
1302 /* 0x0005 reserved */
1303 #define I40E_AQC_ADD_CLOUD_FILTER_IMAC_TEN_ID           0x0006
1304 /* 0x0007 reserved */
1305 /* 0x0008 reserved */
1306 #define I40E_AQC_ADD_CLOUD_FILTER_OMAC                  0x0009
1307 #define I40E_AQC_ADD_CLOUD_FILTER_IMAC                  0x000A
1308 #define I40E_AQC_ADD_CLOUD_FILTER_OMAC_TEN_ID_IMAC      0x000B
1309 #define I40E_AQC_ADD_CLOUD_FILTER_IIP                   0x000C
1310
1311 #define I40E_AQC_ADD_CLOUD_FLAGS_TO_QUEUE               0x0080
1312 #define I40E_AQC_ADD_CLOUD_VNK_SHIFT                    6
1313 #define I40E_AQC_ADD_CLOUD_VNK_MASK                     0x00C0
1314 #define I40E_AQC_ADD_CLOUD_FLAGS_IPV4                   0
1315 #define I40E_AQC_ADD_CLOUD_FLAGS_IPV6                   0x0100
1316
1317 #define I40E_AQC_ADD_CLOUD_TNL_TYPE_SHIFT               9
1318 #define I40E_AQC_ADD_CLOUD_TNL_TYPE_MASK                0x1E00
1319 #define I40E_AQC_ADD_CLOUD_TNL_TYPE_XVLAN               0
1320 #define I40E_AQC_ADD_CLOUD_TNL_TYPE_NVGRE_OMAC          1
1321 #define I40E_AQC_ADD_CLOUD_TNL_TYPE_NGE                 2
1322 #define I40E_AQC_ADD_CLOUD_TNL_TYPE_IP                  3
1323
1324         __le32  tenant_id;
1325         u8      reserved[4];
1326         __le16  queue_number;
1327 #define I40E_AQC_ADD_CLOUD_QUEUE_SHIFT          0
1328 #define I40E_AQC_ADD_CLOUD_QUEUE_MASK           (0x7FF << \
1329                                                  I40E_AQC_ADD_CLOUD_QUEUE_SHIFT)
1330         u8      reserved2[14];
1331         /* response section */
1332         u8      allocation_result;
1333 #define I40E_AQC_ADD_CLOUD_FILTER_SUCCESS       0x0
1334 #define I40E_AQC_ADD_CLOUD_FILTER_FAIL          0xFF
1335         u8      response_reserved[7];
1336 };
1337
1338 struct i40e_aqc_remove_cloud_filters_completion {
1339         __le16 perfect_ovlan_used;
1340         __le16 perfect_ovlan_free;
1341         __le16 vlan_used;
1342         __le16 vlan_free;
1343         __le32 addr_high;
1344         __le32 addr_low;
1345 };
1346
1347 I40E_CHECK_CMD_LENGTH(i40e_aqc_remove_cloud_filters_completion);
1348
1349 /* Add Mirror Rule (indirect or direct 0x0260)
1350  * Delete Mirror Rule (indirect or direct 0x0261)
1351  * note: some rule types (4,5) do not use an external buffer.
1352  *       take care to set the flags correctly.
1353  */
1354 struct i40e_aqc_add_delete_mirror_rule {
1355         __le16 seid;
1356         __le16 rule_type;
1357 #define I40E_AQC_MIRROR_RULE_TYPE_SHIFT         0
1358 #define I40E_AQC_MIRROR_RULE_TYPE_MASK          (0x7 << \
1359                                                 I40E_AQC_MIRROR_RULE_TYPE_SHIFT)
1360 #define I40E_AQC_MIRROR_RULE_TYPE_VPORT_INGRESS 1
1361 #define I40E_AQC_MIRROR_RULE_TYPE_VPORT_EGRESS  2
1362 #define I40E_AQC_MIRROR_RULE_TYPE_VLAN          3
1363 #define I40E_AQC_MIRROR_RULE_TYPE_ALL_INGRESS   4
1364 #define I40E_AQC_MIRROR_RULE_TYPE_ALL_EGRESS    5
1365         __le16 num_entries;
1366         __le16 destination;  /* VSI for add, rule id for delete */
1367         __le32 addr_high;    /* address of array of 2-byte VSI or VLAN ids */
1368         __le32 addr_low;
1369 };
1370
1371 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_delete_mirror_rule);
1372
1373 struct i40e_aqc_add_delete_mirror_rule_completion {
1374         u8      reserved[2];
1375         __le16  rule_id;  /* only used on add */
1376         __le16  mirror_rules_used;
1377         __le16  mirror_rules_free;
1378         __le32  addr_high;
1379         __le32  addr_low;
1380 };
1381
1382 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_delete_mirror_rule_completion);
1383
1384 /* DCB 0x03xx*/
1385
1386 /* PFC Ignore (direct 0x0301)
1387  *    the command and response use the same descriptor structure
1388  */
1389 struct i40e_aqc_pfc_ignore {
1390         u8      tc_bitmap;
1391         u8      command_flags; /* unused on response */
1392 #define I40E_AQC_PFC_IGNORE_SET         0x80
1393 #define I40E_AQC_PFC_IGNORE_CLEAR       0x0
1394         u8      reserved[14];
1395 };
1396
1397 I40E_CHECK_CMD_LENGTH(i40e_aqc_pfc_ignore);
1398
1399 /* DCB Update (direct 0x0302) uses the i40e_aq_desc structure
1400  * with no parameters
1401  */
1402
1403 /* TX scheduler 0x04xx */
1404
1405 /* Almost all the indirect commands use
1406  * this generic struct to pass the SEID in param0
1407  */
1408 struct i40e_aqc_tx_sched_ind {
1409         __le16  vsi_seid;
1410         u8      reserved[6];
1411         __le32  addr_high;
1412         __le32  addr_low;
1413 };
1414
1415 I40E_CHECK_CMD_LENGTH(i40e_aqc_tx_sched_ind);
1416
1417 /* Several commands respond with a set of queue set handles */
1418 struct i40e_aqc_qs_handles_resp {
1419         __le16 qs_handles[8];
1420 };
1421
1422 /* Configure VSI BW limits (direct 0x0400) */
1423 struct i40e_aqc_configure_vsi_bw_limit {
1424         __le16  vsi_seid;
1425         u8      reserved[2];
1426         __le16  credit;
1427         u8      reserved1[2];
1428         u8      max_credit; /* 0-3, limit = 2^max */
1429         u8      reserved2[7];
1430 };
1431
1432 I40E_CHECK_CMD_LENGTH(i40e_aqc_configure_vsi_bw_limit);
1433
1434 /* Configure VSI Bandwidth Limit per Traffic Type (indirect 0x0406)
1435  *    responds with i40e_aqc_qs_handles_resp
1436  */
1437 struct i40e_aqc_configure_vsi_ets_sla_bw_data {
1438         u8      tc_valid_bits;
1439         u8      reserved[15];
1440         __le16  tc_bw_credits[8]; /* FW writesback QS handles here */
1441
1442         /* 4 bits per tc 0-7, 4th bit is reserved, limit = 2^max */
1443         __le16  tc_bw_max[2];
1444         u8      reserved1[28];
1445 };
1446
1447 I40E_CHECK_STRUCT_LEN(0x40, i40e_aqc_configure_vsi_ets_sla_bw_data);
1448
1449 /* Configure VSI Bandwidth Allocation per Traffic Type (indirect 0x0407)
1450  *    responds with i40e_aqc_qs_handles_resp
1451  */
1452 struct i40e_aqc_configure_vsi_tc_bw_data {
1453         u8      tc_valid_bits;
1454         u8      reserved[3];
1455         u8      tc_bw_credits[8];
1456         u8      reserved1[4];
1457         __le16  qs_handles[8];
1458 };
1459
1460 I40E_CHECK_STRUCT_LEN(0x20, i40e_aqc_configure_vsi_tc_bw_data);
1461
1462 /* Query vsi bw configuration (indirect 0x0408) */
1463 struct i40e_aqc_query_vsi_bw_config_resp {
1464         u8      tc_valid_bits;
1465         u8      tc_suspended_bits;
1466         u8      reserved[14];
1467         __le16  qs_handles[8];
1468         u8      reserved1[4];
1469         __le16  port_bw_limit;
1470         u8      reserved2[2];
1471         u8      max_bw; /* 0-3, limit = 2^max */
1472         u8      reserved3[23];
1473 };
1474
1475 I40E_CHECK_STRUCT_LEN(0x40, i40e_aqc_query_vsi_bw_config_resp);
1476
1477 /* Query VSI Bandwidth Allocation per Traffic Type (indirect 0x040A) */
1478 struct i40e_aqc_query_vsi_ets_sla_config_resp {
1479         u8      tc_valid_bits;
1480         u8      reserved[3];
1481         u8      share_credits[8];
1482         __le16  credits[8];
1483
1484         /* 4 bits per tc 0-7, 4th bit is reserved, limit = 2^max */
1485         __le16  tc_bw_max[2];
1486 };
1487
1488 I40E_CHECK_STRUCT_LEN(0x20, i40e_aqc_query_vsi_ets_sla_config_resp);
1489
1490 /* Configure Switching Component Bandwidth Limit (direct 0x0410) */
1491 struct i40e_aqc_configure_switching_comp_bw_limit {
1492         __le16  seid;
1493         u8      reserved[2];
1494         __le16  credit;
1495         u8      reserved1[2];
1496         u8      max_bw; /* 0-3, limit = 2^max */
1497         u8      reserved2[7];
1498 };
1499
1500 I40E_CHECK_CMD_LENGTH(i40e_aqc_configure_switching_comp_bw_limit);
1501
1502 /* Enable  Physical Port ETS (indirect 0x0413)
1503  * Modify  Physical Port ETS (indirect 0x0414)
1504  * Disable Physical Port ETS (indirect 0x0415)
1505  */
1506 struct i40e_aqc_configure_switching_comp_ets_data {
1507         u8      reserved[4];
1508         u8      tc_valid_bits;
1509         u8      seepage;
1510 #define I40E_AQ_ETS_SEEPAGE_EN_MASK     0x1
1511         u8      tc_strict_priority_flags;
1512         u8      reserved1[17];
1513         u8      tc_bw_share_credits[8];
1514         u8      reserved2[96];
1515 };
1516
1517 I40E_CHECK_STRUCT_LEN(0x80, i40e_aqc_configure_switching_comp_ets_data);
1518
1519 /* Configure Switching Component Bandwidth Limits per Tc (indirect 0x0416) */
1520 struct i40e_aqc_configure_switching_comp_ets_bw_limit_data {
1521         u8      tc_valid_bits;
1522         u8      reserved[15];
1523         __le16  tc_bw_credit[8];
1524
1525         /* 4 bits per tc 0-7, 4th bit is reserved, limit = 2^max */
1526         __le16  tc_bw_max[2];
1527         u8      reserved1[28];
1528 };
1529
1530 I40E_CHECK_STRUCT_LEN(0x40, i40e_aqc_configure_switching_comp_ets_bw_limit_data);
1531
1532 /* Configure Switching Component Bandwidth Allocation per Tc
1533  * (indirect 0x0417)
1534  */
1535 struct i40e_aqc_configure_switching_comp_bw_config_data {
1536         u8      tc_valid_bits;
1537         u8      reserved[2];
1538         u8      absolute_credits; /* bool */
1539         u8      tc_bw_share_credits[8];
1540         u8      reserved1[20];
1541 };
1542
1543 I40E_CHECK_STRUCT_LEN(0x20, i40e_aqc_configure_switching_comp_bw_config_data);
1544
1545 /* Query Switching Component Configuration (indirect 0x0418) */
1546 struct i40e_aqc_query_switching_comp_ets_config_resp {
1547         u8      tc_valid_bits;
1548         u8      reserved[35];
1549         __le16  port_bw_limit;
1550         u8      reserved1[2];
1551         u8      tc_bw_max; /* 0-3, limit = 2^max */
1552         u8      reserved2[23];
1553 };
1554
1555 I40E_CHECK_STRUCT_LEN(0x40, i40e_aqc_query_switching_comp_ets_config_resp);
1556
1557 /* Query PhysicalPort ETS Configuration (indirect 0x0419) */
1558 struct i40e_aqc_query_port_ets_config_resp {
1559         u8      reserved[4];
1560         u8      tc_valid_bits;
1561         u8      reserved1;
1562         u8      tc_strict_priority_bits;
1563         u8      reserved2;
1564         u8      tc_bw_share_credits[8];
1565         __le16  tc_bw_limits[8];
1566
1567         /* 4 bits per tc 0-7, 4th bit reserved, limit = 2^max */
1568         __le16  tc_bw_max[2];
1569         u8      reserved3[32];
1570 };
1571
1572 I40E_CHECK_STRUCT_LEN(0x44, i40e_aqc_query_port_ets_config_resp);
1573
1574 /* Query Switching Component Bandwidth Allocation per Traffic Type
1575  * (indirect 0x041A)
1576  */
1577 struct i40e_aqc_query_switching_comp_bw_config_resp {
1578         u8      tc_valid_bits;
1579         u8      reserved[2];
1580         u8      absolute_credits_enable; /* bool */
1581         u8      tc_bw_share_credits[8];
1582         __le16  tc_bw_limits[8];
1583
1584         /* 4 bits per tc 0-7, 4th bit is reserved, limit = 2^max */
1585         __le16  tc_bw_max[2];
1586 };
1587
1588 I40E_CHECK_STRUCT_LEN(0x20, i40e_aqc_query_switching_comp_bw_config_resp);
1589
1590 /* Suspend/resume port TX traffic
1591  * (direct 0x041B and 0x041C) uses the generic SEID struct
1592  */
1593
1594 /* Configure partition BW
1595  * (indirect 0x041D)
1596  */
1597 struct i40e_aqc_configure_partition_bw_data {
1598         __le16  pf_valid_bits;
1599         u8      min_bw[16];      /* guaranteed bandwidth */
1600         u8      max_bw[16];      /* bandwidth limit */
1601 };
1602
1603 I40E_CHECK_STRUCT_LEN(0x22, i40e_aqc_configure_partition_bw_data);
1604
1605 /* Get and set the active HMC resource profile and status.
1606  * (direct 0x0500) and (direct 0x0501)
1607  */
1608 struct i40e_aq_get_set_hmc_resource_profile {
1609         u8      pm_profile;
1610         u8      pe_vf_enabled;
1611         u8      reserved[14];
1612 };
1613
1614 I40E_CHECK_CMD_LENGTH(i40e_aq_get_set_hmc_resource_profile);
1615
1616 enum i40e_aq_hmc_profile {
1617         /* I40E_HMC_PROFILE_NO_CHANGE    = 0, reserved */
1618         I40E_HMC_PROFILE_DEFAULT        = 1,
1619         I40E_HMC_PROFILE_FAVOR_VF       = 2,
1620         I40E_HMC_PROFILE_EQUAL          = 3,
1621 };
1622
1623 #define I40E_AQ_GET_HMC_RESOURCE_PROFILE_PM_MASK        0xF
1624 #define I40E_AQ_GET_HMC_RESOURCE_PROFILE_COUNT_MASK     0x3F
1625
1626 /* Get PHY Abilities (indirect 0x0600) uses the generic indirect struct */
1627
1628 /* set in param0 for get phy abilities to report qualified modules */
1629 #define I40E_AQ_PHY_REPORT_QUALIFIED_MODULES    0x0001
1630 #define I40E_AQ_PHY_REPORT_INITIAL_VALUES       0x0002
1631
1632 enum i40e_aq_phy_type {
1633         I40E_PHY_TYPE_SGMII                     = 0x0,
1634         I40E_PHY_TYPE_1000BASE_KX               = 0x1,
1635         I40E_PHY_TYPE_10GBASE_KX4               = 0x2,
1636         I40E_PHY_TYPE_10GBASE_KR                = 0x3,
1637         I40E_PHY_TYPE_40GBASE_KR4               = 0x4,
1638         I40E_PHY_TYPE_XAUI                      = 0x5,
1639         I40E_PHY_TYPE_XFI                       = 0x6,
1640         I40E_PHY_TYPE_SFI                       = 0x7,
1641         I40E_PHY_TYPE_XLAUI                     = 0x8,
1642         I40E_PHY_TYPE_XLPPI                     = 0x9,
1643         I40E_PHY_TYPE_40GBASE_CR4_CU            = 0xA,
1644         I40E_PHY_TYPE_10GBASE_CR1_CU            = 0xB,
1645         I40E_PHY_TYPE_10GBASE_AOC               = 0xC,
1646         I40E_PHY_TYPE_40GBASE_AOC               = 0xD,
1647         I40E_PHY_TYPE_100BASE_TX                = 0x11,
1648         I40E_PHY_TYPE_1000BASE_T                = 0x12,
1649         I40E_PHY_TYPE_10GBASE_T                 = 0x13,
1650         I40E_PHY_TYPE_10GBASE_SR                = 0x14,
1651         I40E_PHY_TYPE_10GBASE_LR                = 0x15,
1652         I40E_PHY_TYPE_10GBASE_SFPP_CU           = 0x16,
1653         I40E_PHY_TYPE_10GBASE_CR1               = 0x17,
1654         I40E_PHY_TYPE_40GBASE_CR4               = 0x18,
1655         I40E_PHY_TYPE_40GBASE_SR4               = 0x19,
1656         I40E_PHY_TYPE_40GBASE_LR4               = 0x1A,
1657         I40E_PHY_TYPE_1000BASE_SX               = 0x1B,
1658         I40E_PHY_TYPE_1000BASE_LX               = 0x1C,
1659         I40E_PHY_TYPE_1000BASE_T_OPTICAL        = 0x1D,
1660         I40E_PHY_TYPE_20GBASE_KR2               = 0x1E,
1661         I40E_PHY_TYPE_MAX
1662 };
1663
1664 #define I40E_LINK_SPEED_100MB_SHIFT     0x1
1665 #define I40E_LINK_SPEED_1000MB_SHIFT    0x2
1666 #define I40E_LINK_SPEED_10GB_SHIFT      0x3
1667 #define I40E_LINK_SPEED_40GB_SHIFT      0x4
1668 #define I40E_LINK_SPEED_20GB_SHIFT      0x5
1669
1670 enum i40e_aq_link_speed {
1671         I40E_LINK_SPEED_UNKNOWN = 0,
1672         I40E_LINK_SPEED_100MB   = (1 << I40E_LINK_SPEED_100MB_SHIFT),
1673         I40E_LINK_SPEED_1GB     = (1 << I40E_LINK_SPEED_1000MB_SHIFT),
1674         I40E_LINK_SPEED_10GB    = (1 << I40E_LINK_SPEED_10GB_SHIFT),
1675         I40E_LINK_SPEED_40GB    = (1 << I40E_LINK_SPEED_40GB_SHIFT),
1676         I40E_LINK_SPEED_20GB    = (1 << I40E_LINK_SPEED_20GB_SHIFT)
1677 };
1678
1679 struct i40e_aqc_module_desc {
1680         u8 oui[3];
1681         u8 reserved1;
1682         u8 part_number[16];
1683         u8 revision[4];
1684         u8 reserved2[8];
1685 };
1686
1687 I40E_CHECK_STRUCT_LEN(0x20, i40e_aqc_module_desc);
1688
1689 struct i40e_aq_get_phy_abilities_resp {
1690         __le32  phy_type;       /* bitmap using the above enum for offsets */
1691         u8      link_speed;     /* bitmap using the above enum bit patterns */
1692         u8      abilities;
1693 #define I40E_AQ_PHY_FLAG_PAUSE_TX       0x01
1694 #define I40E_AQ_PHY_FLAG_PAUSE_RX       0x02
1695 #define I40E_AQ_PHY_FLAG_LOW_POWER      0x04
1696 #define I40E_AQ_PHY_LINK_ENABLED        0x08
1697 #define I40E_AQ_PHY_AN_ENABLED          0x10
1698 #define I40E_AQ_PHY_FLAG_MODULE_QUAL    0x20
1699         __le16  eee_capability;
1700 #define I40E_AQ_EEE_100BASE_TX          0x0002
1701 #define I40E_AQ_EEE_1000BASE_T          0x0004
1702 #define I40E_AQ_EEE_10GBASE_T           0x0008
1703 #define I40E_AQ_EEE_1000BASE_KX         0x0010
1704 #define I40E_AQ_EEE_10GBASE_KX4         0x0020
1705 #define I40E_AQ_EEE_10GBASE_KR          0x0040
1706         __le32  eeer_val;
1707         u8      d3_lpan;
1708 #define I40E_AQ_SET_PHY_D3_LPAN_ENA     0x01
1709         u8      reserved[3];
1710         u8      phy_id[4];
1711         u8      module_type[3];
1712         u8      qualified_module_count;
1713 #define I40E_AQ_PHY_MAX_QMS             16
1714         struct i40e_aqc_module_desc     qualified_module[I40E_AQ_PHY_MAX_QMS];
1715 };
1716
1717 I40E_CHECK_STRUCT_LEN(0x218, i40e_aq_get_phy_abilities_resp);
1718
1719 /* Set PHY Config (direct 0x0601) */
1720 struct i40e_aq_set_phy_config { /* same bits as above in all */
1721         __le32  phy_type;
1722         u8      link_speed;
1723         u8      abilities;
1724 /* bits 0-2 use the values from get_phy_abilities_resp */
1725 #define I40E_AQ_PHY_ENABLE_LINK         0x08
1726 #define I40E_AQ_PHY_ENABLE_AN           0x10
1727 #define I40E_AQ_PHY_ENABLE_ATOMIC_LINK  0x20
1728         __le16  eee_capability;
1729         __le32  eeer;
1730         u8      low_power_ctrl;
1731         u8      reserved[3];
1732 };
1733
1734 I40E_CHECK_CMD_LENGTH(i40e_aq_set_phy_config);
1735
1736 /* Set MAC Config command data structure (direct 0x0603) */
1737 struct i40e_aq_set_mac_config {
1738         __le16  max_frame_size;
1739         u8      params;
1740 #define I40E_AQ_SET_MAC_CONFIG_CRC_EN           0x04
1741 #define I40E_AQ_SET_MAC_CONFIG_PACING_MASK      0x78
1742 #define I40E_AQ_SET_MAC_CONFIG_PACING_SHIFT     3
1743 #define I40E_AQ_SET_MAC_CONFIG_PACING_NONE      0x0
1744 #define I40E_AQ_SET_MAC_CONFIG_PACING_1B_13TX   0xF
1745 #define I40E_AQ_SET_MAC_CONFIG_PACING_1DW_9TX   0x9
1746 #define I40E_AQ_SET_MAC_CONFIG_PACING_1DW_4TX   0x8
1747 #define I40E_AQ_SET_MAC_CONFIG_PACING_3DW_7TX   0x7
1748 #define I40E_AQ_SET_MAC_CONFIG_PACING_2DW_3TX   0x6
1749 #define I40E_AQ_SET_MAC_CONFIG_PACING_1DW_1TX   0x5
1750 #define I40E_AQ_SET_MAC_CONFIG_PACING_3DW_2TX   0x4
1751 #define I40E_AQ_SET_MAC_CONFIG_PACING_7DW_3TX   0x3
1752 #define I40E_AQ_SET_MAC_CONFIG_PACING_4DW_1TX   0x2
1753 #define I40E_AQ_SET_MAC_CONFIG_PACING_9DW_1TX   0x1
1754         u8      tx_timer_priority; /* bitmap */
1755         __le16  tx_timer_value;
1756         __le16  fc_refresh_threshold;
1757         u8      reserved[8];
1758 };
1759
1760 I40E_CHECK_CMD_LENGTH(i40e_aq_set_mac_config);
1761
1762 /* Restart Auto-Negotiation (direct 0x605) */
1763 struct i40e_aqc_set_link_restart_an {
1764         u8      command;
1765 #define I40E_AQ_PHY_RESTART_AN  0x02
1766 #define I40E_AQ_PHY_LINK_ENABLE 0x04
1767         u8      reserved[15];
1768 };
1769
1770 I40E_CHECK_CMD_LENGTH(i40e_aqc_set_link_restart_an);
1771
1772 /* Get Link Status cmd & response data structure (direct 0x0607) */
1773 struct i40e_aqc_get_link_status {
1774         __le16  command_flags; /* only field set on command */
1775 #define I40E_AQ_LSE_MASK                0x3
1776 #define I40E_AQ_LSE_NOP                 0x0
1777 #define I40E_AQ_LSE_DISABLE             0x2
1778 #define I40E_AQ_LSE_ENABLE              0x3
1779 /* only response uses this flag */
1780 #define I40E_AQ_LSE_IS_ENABLED          0x1
1781         u8      phy_type;    /* i40e_aq_phy_type   */
1782         u8      link_speed;  /* i40e_aq_link_speed */
1783         u8      link_info;
1784 #define I40E_AQ_LINK_UP                 0x01    /* obsolete */
1785 #define I40E_AQ_LINK_UP_FUNCTION        0x01
1786 #define I40E_AQ_LINK_FAULT              0x02
1787 #define I40E_AQ_LINK_FAULT_TX           0x04
1788 #define I40E_AQ_LINK_FAULT_RX           0x08
1789 #define I40E_AQ_LINK_FAULT_REMOTE       0x10
1790 #define I40E_AQ_LINK_UP_PORT            0x20
1791 #define I40E_AQ_MEDIA_AVAILABLE         0x40
1792 #define I40E_AQ_SIGNAL_DETECT           0x80
1793         u8      an_info;
1794 #define I40E_AQ_AN_COMPLETED            0x01
1795 #define I40E_AQ_LP_AN_ABILITY           0x02
1796 #define I40E_AQ_PD_FAULT                0x04
1797 #define I40E_AQ_FEC_EN                  0x08
1798 #define I40E_AQ_PHY_LOW_POWER           0x10
1799 #define I40E_AQ_LINK_PAUSE_TX           0x20
1800 #define I40E_AQ_LINK_PAUSE_RX           0x40
1801 #define I40E_AQ_QUALIFIED_MODULE        0x80
1802         u8      ext_info;
1803 #define I40E_AQ_LINK_PHY_TEMP_ALARM     0x01
1804 #define I40E_AQ_LINK_XCESSIVE_ERRORS    0x02
1805 #define I40E_AQ_LINK_TX_SHIFT           0x02
1806 #define I40E_AQ_LINK_TX_MASK            (0x03 << I40E_AQ_LINK_TX_SHIFT)
1807 #define I40E_AQ_LINK_TX_ACTIVE          0x00
1808 #define I40E_AQ_LINK_TX_DRAINED         0x01
1809 #define I40E_AQ_LINK_TX_FLUSHED         0x03
1810 #define I40E_AQ_LINK_FORCED_40G         0x10
1811         u8      loopback; /* use defines from i40e_aqc_set_lb_mode */
1812         __le16  max_frame_size;
1813         u8      config;
1814 #define I40E_AQ_CONFIG_CRC_ENA          0x04
1815 #define I40E_AQ_CONFIG_PACING_MASK      0x78
1816         u8      reserved[5];
1817 };
1818
1819 I40E_CHECK_CMD_LENGTH(i40e_aqc_get_link_status);
1820
1821 /* Set event mask command (direct 0x613) */
1822 struct i40e_aqc_set_phy_int_mask {
1823         u8      reserved[8];
1824         __le16  event_mask;
1825 #define I40E_AQ_EVENT_LINK_UPDOWN       0x0002
1826 #define I40E_AQ_EVENT_MEDIA_NA          0x0004
1827 #define I40E_AQ_EVENT_LINK_FAULT        0x0008
1828 #define I40E_AQ_EVENT_PHY_TEMP_ALARM    0x0010
1829 #define I40E_AQ_EVENT_EXCESSIVE_ERRORS  0x0020
1830 #define I40E_AQ_EVENT_SIGNAL_DETECT     0x0040
1831 #define I40E_AQ_EVENT_AN_COMPLETED      0x0080
1832 #define I40E_AQ_EVENT_MODULE_QUAL_FAIL  0x0100
1833 #define I40E_AQ_EVENT_PORT_TX_SUSPENDED 0x0200
1834         u8      reserved1[6];
1835 };
1836
1837 I40E_CHECK_CMD_LENGTH(i40e_aqc_set_phy_int_mask);
1838
1839 /* Get Local AN advt register (direct 0x0614)
1840  * Set Local AN advt register (direct 0x0615)
1841  * Get Link Partner AN advt register (direct 0x0616)
1842  */
1843 struct i40e_aqc_an_advt_reg {
1844         __le32  local_an_reg0;
1845         __le16  local_an_reg1;
1846         u8      reserved[10];
1847 };
1848
1849 I40E_CHECK_CMD_LENGTH(i40e_aqc_an_advt_reg);
1850
1851 /* Set Loopback mode (0x0618) */
1852 struct i40e_aqc_set_lb_mode {
1853         __le16  lb_mode;
1854 #define I40E_AQ_LB_PHY_LOCAL    0x01
1855 #define I40E_AQ_LB_PHY_REMOTE   0x02
1856 #define I40E_AQ_LB_MAC_LOCAL    0x04
1857         u8      reserved[14];
1858 };
1859
1860 I40E_CHECK_CMD_LENGTH(i40e_aqc_set_lb_mode);
1861
1862 /* Set PHY Debug command (0x0622) */
1863 struct i40e_aqc_set_phy_debug {
1864         u8      command_flags;
1865 #define I40E_AQ_PHY_DEBUG_RESET_INTERNAL        0x02
1866 #define I40E_AQ_PHY_DEBUG_RESET_EXTERNAL_SHIFT  2
1867 #define I40E_AQ_PHY_DEBUG_RESET_EXTERNAL_MASK   (0x03 << \
1868                                         I40E_AQ_PHY_DEBUG_RESET_EXTERNAL_SHIFT)
1869 #define I40E_AQ_PHY_DEBUG_RESET_EXTERNAL_NONE   0x00
1870 #define I40E_AQ_PHY_DEBUG_RESET_EXTERNAL_HARD   0x01
1871 #define I40E_AQ_PHY_DEBUG_RESET_EXTERNAL_SOFT   0x02
1872 #define I40E_AQ_PHY_DEBUG_DISABLE_LINK_FW       0x10
1873         u8      reserved[15];
1874 };
1875
1876 I40E_CHECK_CMD_LENGTH(i40e_aqc_set_phy_debug);
1877
1878 enum i40e_aq_phy_reg_type {
1879         I40E_AQC_PHY_REG_INTERNAL       = 0x1,
1880         I40E_AQC_PHY_REG_EXERNAL_BASET  = 0x2,
1881         I40E_AQC_PHY_REG_EXERNAL_MODULE = 0x3
1882 };
1883
1884 /* NVM Read command (indirect 0x0701)
1885  * NVM Erase commands (direct 0x0702)
1886  * NVM Update commands (indirect 0x0703)
1887  */
1888 struct i40e_aqc_nvm_update {
1889         u8      command_flags;
1890 #define I40E_AQ_NVM_LAST_CMD    0x01
1891 #define I40E_AQ_NVM_FLASH_ONLY  0x80
1892         u8      module_pointer;
1893         __le16  length;
1894         __le32  offset;
1895         __le32  addr_high;
1896         __le32  addr_low;
1897 };
1898
1899 I40E_CHECK_CMD_LENGTH(i40e_aqc_nvm_update);
1900
1901 /* NVM Config Read (indirect 0x0704) */
1902 struct i40e_aqc_nvm_config_read {
1903         __le16  cmd_flags;
1904 #define I40E_AQ_ANVM_SINGLE_OR_MULTIPLE_FEATURES_MASK   1
1905 #define I40E_AQ_ANVM_READ_SINGLE_FEATURE                0
1906 #define I40E_AQ_ANVM_READ_MULTIPLE_FEATURES             1
1907         __le16  element_count;
1908         __le16  element_id;     /* Feature/field ID */
1909         __le16  element_id_msw; /* MSWord of field ID */
1910         __le32  address_high;
1911         __le32  address_low;
1912 };
1913
1914 I40E_CHECK_CMD_LENGTH(i40e_aqc_nvm_config_read);
1915
1916 /* NVM Config Write (indirect 0x0705) */
1917 struct i40e_aqc_nvm_config_write {
1918         __le16  cmd_flags;
1919         __le16  element_count;
1920         u8      reserved[4];
1921         __le32  address_high;
1922         __le32  address_low;
1923 };
1924
1925 I40E_CHECK_CMD_LENGTH(i40e_aqc_nvm_config_write);
1926
1927 /* Used for 0x0704 as well as for 0x0705 commands */
1928 #define I40E_AQ_ANVM_FEATURE_OR_IMMEDIATE_SHIFT         1
1929 #define I40E_AQ_ANVM_FEATURE_OR_IMMEDIATE_MASK          (1 << I40E_AQ_ANVM_FEATURE_OR_IMMEDIATE_SHIFT)
1930 #define I40E_AQ_ANVM_FEATURE                            0
1931 #define I40E_AQ_ANVM_IMMEDIATE_FIELD                    (1 << FEATURE_OR_IMMEDIATE_SHIFT)
1932 struct i40e_aqc_nvm_config_data_feature {
1933         __le16 feature_id;
1934 #define I40E_AQ_ANVM_FEATURE_OPTION_OEM_ONLY            0x01
1935 #define I40E_AQ_ANVM_FEATURE_OPTION_DWORD_MAP           0x08
1936 #define I40E_AQ_ANVM_FEATURE_OPTION_POR_CSR             0x10
1937         __le16 feature_options;
1938         __le16 feature_selection;
1939 };
1940
1941 I40E_CHECK_STRUCT_LEN(0x6, i40e_aqc_nvm_config_data_feature);
1942
1943 struct i40e_aqc_nvm_config_data_immediate_field {
1944         __le32 field_id;
1945         __le32 field_value;
1946         __le16 field_options;
1947         __le16 reserved;
1948 };
1949
1950 I40E_CHECK_STRUCT_LEN(0xc, i40e_aqc_nvm_config_data_immediate_field);
1951
1952 /* OEM Post Update (indirect 0x0720)
1953  * no command data struct used
1954  */
1955  struct i40e_aqc_nvm_oem_post_update {
1956 #define I40E_AQ_NVM_OEM_POST_UPDATE_EXTERNAL_DATA       0x01
1957         u8 sel_data;
1958         u8 reserved[7];
1959 };
1960
1961 I40E_CHECK_STRUCT_LEN(0x8, i40e_aqc_nvm_oem_post_update);
1962
1963 struct i40e_aqc_nvm_oem_post_update_buffer {
1964         u8 str_len;
1965         u8 dev_addr;
1966         __le16 eeprom_addr;
1967         u8 data[36];
1968 };
1969
1970 I40E_CHECK_STRUCT_LEN(0x28, i40e_aqc_nvm_oem_post_update_buffer);
1971
1972 /* Send to PF command (indirect 0x0801) id is only used by PF
1973  * Send to VF command (indirect 0x0802) id is only used by PF
1974  * Send to Peer PF command (indirect 0x0803)
1975  */
1976 struct i40e_aqc_pf_vf_message {
1977         __le32  id;
1978         u8      reserved[4];
1979         __le32  addr_high;
1980         __le32  addr_low;
1981 };
1982
1983 I40E_CHECK_CMD_LENGTH(i40e_aqc_pf_vf_message);
1984
1985 /* Alternate structure */
1986
1987 /* Direct write (direct 0x0900)
1988  * Direct read (direct 0x0902)
1989  */
1990 struct i40e_aqc_alternate_write {
1991         __le32 address0;
1992         __le32 data0;
1993         __le32 address1;
1994         __le32 data1;
1995 };
1996
1997 I40E_CHECK_CMD_LENGTH(i40e_aqc_alternate_write);
1998
1999 /* Indirect write (indirect 0x0901)
2000  * Indirect read (indirect 0x0903)
2001  */
2002
2003 struct i40e_aqc_alternate_ind_write {
2004         __le32 address;
2005         __le32 length;
2006         __le32 addr_high;
2007         __le32 addr_low;
2008 };
2009
2010 I40E_CHECK_CMD_LENGTH(i40e_aqc_alternate_ind_write);
2011
2012 /* Done alternate write (direct 0x0904)
2013  * uses i40e_aq_desc
2014  */
2015 struct i40e_aqc_alternate_write_done {
2016         __le16  cmd_flags;
2017 #define I40E_AQ_ALTERNATE_MODE_BIOS_MASK        1
2018 #define I40E_AQ_ALTERNATE_MODE_BIOS_LEGACY      0
2019 #define I40E_AQ_ALTERNATE_MODE_BIOS_UEFI        1
2020 #define I40E_AQ_ALTERNATE_RESET_NEEDED          2
2021         u8      reserved[14];
2022 };
2023
2024 I40E_CHECK_CMD_LENGTH(i40e_aqc_alternate_write_done);
2025
2026 /* Set OEM mode (direct 0x0905) */
2027 struct i40e_aqc_alternate_set_mode {
2028         __le32  mode;
2029 #define I40E_AQ_ALTERNATE_MODE_NONE     0
2030 #define I40E_AQ_ALTERNATE_MODE_OEM      1
2031         u8      reserved[12];
2032 };
2033
2034 I40E_CHECK_CMD_LENGTH(i40e_aqc_alternate_set_mode);
2035
2036 /* Clear port Alternate RAM (direct 0x0906) uses i40e_aq_desc */
2037
2038 /* async events 0x10xx */
2039
2040 /* Lan Queue Overflow Event (direct, 0x1001) */
2041 struct i40e_aqc_lan_overflow {
2042         __le32  prtdcb_rupto;
2043         __le32  otx_ctl;
2044         u8      reserved[8];
2045 };
2046
2047 I40E_CHECK_CMD_LENGTH(i40e_aqc_lan_overflow);
2048
2049 /* Get LLDP MIB (indirect 0x0A00) */
2050 struct i40e_aqc_lldp_get_mib {
2051         u8      type;
2052         u8      reserved1;
2053 #define I40E_AQ_LLDP_MIB_TYPE_MASK              0x3
2054 #define I40E_AQ_LLDP_MIB_LOCAL                  0x0
2055 #define I40E_AQ_LLDP_MIB_REMOTE                 0x1
2056 #define I40E_AQ_LLDP_MIB_LOCAL_AND_REMOTE       0x2
2057 #define I40E_AQ_LLDP_BRIDGE_TYPE_MASK           0xC
2058 #define I40E_AQ_LLDP_BRIDGE_TYPE_SHIFT          0x2
2059 #define I40E_AQ_LLDP_BRIDGE_TYPE_NEAREST_BRIDGE 0x0
2060 #define I40E_AQ_LLDP_BRIDGE_TYPE_NON_TPMR       0x1
2061 #define I40E_AQ_LLDP_TX_SHIFT                   0x4
2062 #define I40E_AQ_LLDP_TX_MASK                    (0x03 << I40E_AQ_LLDP_TX_SHIFT)
2063 /* TX pause flags use I40E_AQ_LINK_TX_* above */
2064         __le16  local_len;
2065         __le16  remote_len;
2066         u8      reserved2[2];
2067         __le32  addr_high;
2068         __le32  addr_low;
2069 };
2070
2071 I40E_CHECK_CMD_LENGTH(i40e_aqc_lldp_get_mib);
2072
2073 /* Configure LLDP MIB Change Event (direct 0x0A01)
2074  * also used for the event (with type in the command field)
2075  */
2076 struct i40e_aqc_lldp_update_mib {
2077         u8      command;
2078 #define I40E_AQ_LLDP_MIB_UPDATE_ENABLE  0x0
2079 #define I40E_AQ_LLDP_MIB_UPDATE_DISABLE 0x1
2080         u8      reserved[7];
2081         __le32  addr_high;
2082         __le32  addr_low;
2083 };
2084
2085 I40E_CHECK_CMD_LENGTH(i40e_aqc_lldp_update_mib);
2086
2087 /* Add LLDP TLV (indirect 0x0A02)
2088  * Delete LLDP TLV (indirect 0x0A04)
2089  */
2090 struct i40e_aqc_lldp_add_tlv {
2091         u8      type; /* only nearest bridge and non-TPMR from 0x0A00 */
2092         u8      reserved1[1];
2093         __le16  len;
2094         u8      reserved2[4];
2095         __le32  addr_high;
2096         __le32  addr_low;
2097 };
2098
2099 I40E_CHECK_CMD_LENGTH(i40e_aqc_lldp_add_tlv);
2100
2101 /* Update LLDP TLV (indirect 0x0A03) */
2102 struct i40e_aqc_lldp_update_tlv {
2103         u8      type; /* only nearest bridge and non-TPMR from 0x0A00 */
2104         u8      reserved;
2105         __le16  old_len;
2106         __le16  new_offset;
2107         __le16  new_len;
2108         __le32  addr_high;
2109         __le32  addr_low;
2110 };
2111
2112 I40E_CHECK_CMD_LENGTH(i40e_aqc_lldp_update_tlv);
2113
2114 /* Stop LLDP (direct 0x0A05) */
2115 struct i40e_aqc_lldp_stop {
2116         u8      command;
2117 #define I40E_AQ_LLDP_AGENT_STOP         0x0
2118 #define I40E_AQ_LLDP_AGENT_SHUTDOWN     0x1
2119         u8      reserved[15];
2120 };
2121
2122 I40E_CHECK_CMD_LENGTH(i40e_aqc_lldp_stop);
2123
2124 /* Start LLDP (direct 0x0A06) */
2125
2126 struct i40e_aqc_lldp_start {
2127         u8      command;
2128 #define I40E_AQ_LLDP_AGENT_START        0x1
2129         u8      reserved[15];
2130 };
2131
2132 I40E_CHECK_CMD_LENGTH(i40e_aqc_lldp_start);
2133
2134 /* Get CEE DCBX Oper Config (0x0A07)
2135  * uses the generic descriptor struct
2136  * returns below as indirect response
2137  */
2138
2139 #define I40E_AQC_CEE_APP_FCOE_SHIFT     0x0
2140 #define I40E_AQC_CEE_APP_FCOE_MASK      (0x7 << I40E_AQC_CEE_APP_FCOE_SHIFT)
2141 #define I40E_AQC_CEE_APP_ISCSI_SHIFT    0x3
2142 #define I40E_AQC_CEE_APP_ISCSI_MASK     (0x7 << I40E_AQC_CEE_APP_ISCSI_SHIFT)
2143 #define I40E_AQC_CEE_APP_FIP_SHIFT      0x8
2144 #define I40E_AQC_CEE_APP_FIP_MASK       (0x7 << I40E_AQC_CEE_APP_FIP_SHIFT)
2145
2146 #define I40E_AQC_CEE_PG_STATUS_SHIFT    0x0
2147 #define I40E_AQC_CEE_PG_STATUS_MASK     (0x7 << I40E_AQC_CEE_PG_STATUS_SHIFT)
2148 #define I40E_AQC_CEE_PFC_STATUS_SHIFT   0x3
2149 #define I40E_AQC_CEE_PFC_STATUS_MASK    (0x7 << I40E_AQC_CEE_PFC_STATUS_SHIFT)
2150 #define I40E_AQC_CEE_APP_STATUS_SHIFT   0x8
2151 #define I40E_AQC_CEE_APP_STATUS_MASK    (0x7 << I40E_AQC_CEE_APP_STATUS_SHIFT)
2152 #define I40E_AQC_CEE_FCOE_STATUS_SHIFT  0x8
2153 #define I40E_AQC_CEE_FCOE_STATUS_MASK   (0x7 << I40E_AQC_CEE_FCOE_STATUS_SHIFT)
2154 #define I40E_AQC_CEE_ISCSI_STATUS_SHIFT 0xB
2155 #define I40E_AQC_CEE_ISCSI_STATUS_MASK  (0x7 << I40E_AQC_CEE_ISCSI_STATUS_SHIFT)
2156 #define I40E_AQC_CEE_FIP_STATUS_SHIFT   0x10
2157 #define I40E_AQC_CEE_FIP_STATUS_MASK    (0x7 << I40E_AQC_CEE_FIP_STATUS_SHIFT)
2158
2159 /* struct i40e_aqc_get_cee_dcb_cfg_v1_resp was originally defined with
2160  * word boundary layout issues, which the Linux compilers silently deal
2161  * with by adding padding, making the actual struct larger than designed.
2162  * However, the FW compiler for the NIC is less lenient and complains
2163  * about the struct.  Hence, the struct defined here has an extra byte in
2164  * fields reserved3 and reserved4 to directly acknowledge that padding,
2165  * and the new length is used in the length check macro.
2166  */
2167 struct i40e_aqc_get_cee_dcb_cfg_v1_resp {
2168         u8      reserved1;
2169         u8      oper_num_tc;
2170         u8      oper_prio_tc[4];
2171         u8      reserved2;
2172         u8      oper_tc_bw[8];
2173         u8      oper_pfc_en;
2174         u8      reserved3[2];
2175         __le16  oper_app_prio;
2176         u8      reserved4[2];
2177         __le16  tlv_status;
2178 };
2179
2180 I40E_CHECK_STRUCT_LEN(0x18, i40e_aqc_get_cee_dcb_cfg_v1_resp);
2181
2182 struct i40e_aqc_get_cee_dcb_cfg_resp {
2183         u8      oper_num_tc;
2184         u8      oper_prio_tc[4];
2185         u8      oper_tc_bw[8];
2186         u8      oper_pfc_en;
2187         __le16  oper_app_prio;
2188         __le32  tlv_status;
2189         u8      reserved[12];
2190 };
2191
2192 I40E_CHECK_STRUCT_LEN(0x20, i40e_aqc_get_cee_dcb_cfg_resp);
2193
2194 /*      Set Local LLDP MIB (indirect 0x0A08)
2195  *      Used to replace the local MIB of a given LLDP agent. e.g. DCBx
2196  */
2197 struct i40e_aqc_lldp_set_local_mib {
2198 #define SET_LOCAL_MIB_AC_TYPE_DCBX_SHIFT        0
2199 #define SET_LOCAL_MIB_AC_TYPE_DCBX_MASK (1 << \
2200                                         SET_LOCAL_MIB_AC_TYPE_DCBX_SHIFT)
2201 #define SET_LOCAL_MIB_AC_TYPE_LOCAL_MIB 0x0
2202 #define SET_LOCAL_MIB_AC_TYPE_NON_WILLING_APPS_SHIFT    (1)
2203 #define SET_LOCAL_MIB_AC_TYPE_NON_WILLING_APPS_MASK     (1 << \
2204                                 SET_LOCAL_MIB_AC_TYPE_NON_WILLING_APPS_SHIFT)
2205 #define SET_LOCAL_MIB_AC_TYPE_NON_WILLING_APPS          0x1
2206         u8      type;
2207         u8      reserved0;
2208         __le16  length;
2209         u8      reserved1[4];
2210         __le32  address_high;
2211         __le32  address_low;
2212 };
2213
2214 I40E_CHECK_CMD_LENGTH(i40e_aqc_lldp_set_local_mib);
2215
2216 /*      Stop/Start LLDP Agent (direct 0x0A09)
2217  *      Used for stopping/starting specific LLDP agent. e.g. DCBx
2218  */
2219 struct i40e_aqc_lldp_stop_start_specific_agent {
2220 #define I40E_AQC_START_SPECIFIC_AGENT_SHIFT     0
2221 #define I40E_AQC_START_SPECIFIC_AGENT_MASK      (1 << I40E_AQC_START_SPECIFIC_AGENT_SHIFT)
2222         u8      command;
2223         u8      reserved[15];
2224 };
2225
2226 I40E_CHECK_CMD_LENGTH(i40e_aqc_lldp_stop_start_specific_agent);
2227
2228 /* Add Udp Tunnel command and completion (direct 0x0B00) */
2229 struct i40e_aqc_add_udp_tunnel {
2230         __le16  udp_port;
2231         u8      reserved0[3];
2232         u8      protocol_type;
2233 #define I40E_AQC_TUNNEL_TYPE_VXLAN      0x00
2234 #define I40E_AQC_TUNNEL_TYPE_NGE        0x01
2235 #define I40E_AQC_TUNNEL_TYPE_TEREDO     0x10
2236         u8      reserved1[10];
2237 };
2238
2239 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_udp_tunnel);
2240
2241 struct i40e_aqc_add_udp_tunnel_completion {
2242         __le16 udp_port;
2243         u8      filter_entry_index;
2244         u8      multiple_pfs;
2245 #define I40E_AQC_SINGLE_PF              0x0
2246 #define I40E_AQC_MULTIPLE_PFS           0x1
2247         u8      total_filters;
2248         u8      reserved[11];
2249 };
2250
2251 I40E_CHECK_CMD_LENGTH(i40e_aqc_add_udp_tunnel_completion);
2252
2253 /* remove UDP Tunnel command (0x0B01) */
2254 struct i40e_aqc_remove_udp_tunnel {
2255         u8      reserved[2];
2256         u8      index; /* 0 to 15 */
2257         u8      reserved2[13];
2258 };
2259
2260 I40E_CHECK_CMD_LENGTH(i40e_aqc_remove_udp_tunnel);
2261
2262 struct i40e_aqc_del_udp_tunnel_completion {
2263         __le16  udp_port;
2264         u8      index; /* 0 to 15 */
2265         u8      multiple_pfs;
2266         u8      total_filters_used;
2267         u8      reserved1[11];
2268 };
2269
2270 I40E_CHECK_CMD_LENGTH(i40e_aqc_del_udp_tunnel_completion);
2271 #ifdef X722_SUPPORT
2272
2273 struct i40e_aqc_get_set_rss_key {
2274 #define I40E_AQC_SET_RSS_KEY_VSI_VALID          (0x1 << 15)
2275 #define I40E_AQC_SET_RSS_KEY_VSI_ID_SHIFT       0
2276 #define I40E_AQC_SET_RSS_KEY_VSI_ID_MASK        (0x3FF << \
2277                                         I40E_AQC_SET_RSS_KEY_VSI_ID_SHIFT)
2278         __le16  vsi_id;
2279         u8      reserved[6];
2280         __le32  addr_high;
2281         __le32  addr_low;
2282 };
2283
2284 I40E_CHECK_CMD_LENGTH(i40e_aqc_get_set_rss_key);
2285
2286 struct i40e_aqc_get_set_rss_key_data {
2287         u8 standard_rss_key[0x28];
2288         u8 extended_hash_key[0xc];
2289 };
2290
2291 I40E_CHECK_STRUCT_LEN(0x34, i40e_aqc_get_set_rss_key_data);
2292
2293 struct  i40e_aqc_get_set_rss_lut {
2294 #define I40E_AQC_SET_RSS_LUT_VSI_VALID          (0x1 << 15)
2295 #define I40E_AQC_SET_RSS_LUT_VSI_ID_SHIFT       0
2296 #define I40E_AQC_SET_RSS_LUT_VSI_ID_MASK        (0x3FF << \
2297                                         I40E_AQC_SET_RSS_LUT_VSI_ID_SHIFT)
2298         __le16  vsi_id;
2299 #define I40E_AQC_SET_RSS_LUT_TABLE_TYPE_SHIFT   0
2300 #define I40E_AQC_SET_RSS_LUT_TABLE_TYPE_MASK    (0x1 << \
2301                                         I40E_AQC_SET_RSS_LUT_TABLE_TYPE_SHIFT)
2302
2303 #define I40E_AQC_SET_RSS_LUT_TABLE_TYPE_VSI     0
2304 #define I40E_AQC_SET_RSS_LUT_TABLE_TYPE_PF      1
2305         __le16  flags;
2306         u8      reserved[4];
2307         __le32  addr_high;
2308         __le32  addr_low;
2309 };
2310
2311 I40E_CHECK_CMD_LENGTH(i40e_aqc_get_set_rss_lut);
2312 #endif
2313
2314 /* tunnel key structure 0x0B10 */
2315
2316 struct i40e_aqc_tunnel_key_structure {
2317         u8      key1_off;
2318         u8      key2_off;
2319         u8      key1_len;  /* 0 to 15 */
2320         u8      key2_len;  /* 0 to 15 */
2321         u8      flags;
2322 #define I40E_AQC_TUNNEL_KEY_STRUCT_OVERRIDE     0x01
2323 /* response flags */
2324 #define I40E_AQC_TUNNEL_KEY_STRUCT_SUCCESS      0x01
2325 #define I40E_AQC_TUNNEL_KEY_STRUCT_MODIFIED     0x02
2326 #define I40E_AQC_TUNNEL_KEY_STRUCT_OVERRIDDEN   0x03
2327         u8      network_key_index;
2328 #define I40E_AQC_NETWORK_KEY_INDEX_VXLAN                0x0
2329 #define I40E_AQC_NETWORK_KEY_INDEX_NGE                  0x1
2330 #define I40E_AQC_NETWORK_KEY_INDEX_FLEX_MAC_IN_UDP      0x2
2331 #define I40E_AQC_NETWORK_KEY_INDEX_GRE                  0x3
2332         u8      reserved[10];
2333 };
2334
2335 I40E_CHECK_CMD_LENGTH(i40e_aqc_tunnel_key_structure);
2336
2337 /* OEM mode commands (direct 0xFE0x) */
2338 struct i40e_aqc_oem_param_change {
2339         __le32  param_type;
2340 #define I40E_AQ_OEM_PARAM_TYPE_PF_CTL   0
2341 #define I40E_AQ_OEM_PARAM_TYPE_BW_CTL   1
2342 #define I40E_AQ_OEM_PARAM_MAC           2
2343         __le32  param_value1;
2344         __le16  param_value2;
2345         u8      reserved[6];
2346 };
2347
2348 I40E_CHECK_CMD_LENGTH(i40e_aqc_oem_param_change);
2349
2350 struct i40e_aqc_oem_state_change {
2351         __le32  state;
2352 #define I40E_AQ_OEM_STATE_LINK_DOWN     0x0
2353 #define I40E_AQ_OEM_STATE_LINK_UP       0x1
2354         u8      reserved[12];
2355 };
2356
2357 I40E_CHECK_CMD_LENGTH(i40e_aqc_oem_state_change);
2358
2359 /* Initialize OCSD (0xFE02, direct) */
2360 struct i40e_aqc_opc_oem_ocsd_initialize {
2361         u8 type_status;
2362         u8 reserved1[3];
2363         __le32 ocsd_memory_block_addr_high;
2364         __le32 ocsd_memory_block_addr_low;
2365         __le32 requested_update_interval;
2366 };
2367
2368 I40E_CHECK_CMD_LENGTH(i40e_aqc_opc_oem_ocsd_initialize);
2369
2370 /* Initialize OCBB  (0xFE03, direct) */
2371 struct i40e_aqc_opc_oem_ocbb_initialize {
2372         u8 type_status;
2373         u8 reserved1[3];
2374         __le32 ocbb_memory_block_addr_high;
2375         __le32 ocbb_memory_block_addr_low;
2376         u8 reserved2[4];
2377 };
2378
2379 I40E_CHECK_CMD_LENGTH(i40e_aqc_opc_oem_ocbb_initialize);
2380
2381 /* debug commands */
2382
2383 /* get device id (0xFF00) uses the generic structure */
2384
2385 /* set test more (0xFF01, internal) */
2386
2387 struct i40e_acq_set_test_mode {
2388         u8      mode;
2389 #define I40E_AQ_TEST_PARTIAL    0
2390 #define I40E_AQ_TEST_FULL       1
2391 #define I40E_AQ_TEST_NVM        2
2392         u8      reserved[3];
2393         u8      command;
2394 #define I40E_AQ_TEST_OPEN       0
2395 #define I40E_AQ_TEST_CLOSE      1
2396 #define I40E_AQ_TEST_INC        2
2397         u8      reserved2[3];
2398         __le32  address_high;
2399         __le32  address_low;
2400 };
2401
2402 I40E_CHECK_CMD_LENGTH(i40e_acq_set_test_mode);
2403
2404 /* Debug Read Register command (0xFF03)
2405  * Debug Write Register command (0xFF04)
2406  */
2407 struct i40e_aqc_debug_reg_read_write {
2408         __le32 reserved;
2409         __le32 address;
2410         __le32 value_high;
2411         __le32 value_low;
2412 };
2413
2414 I40E_CHECK_CMD_LENGTH(i40e_aqc_debug_reg_read_write);
2415
2416 /* Scatter/gather Reg Read  (indirect 0xFF05)
2417  * Scatter/gather Reg Write (indirect 0xFF06)
2418  */
2419
2420 /* i40e_aq_desc is used for the command */
2421 struct i40e_aqc_debug_reg_sg_element_data {
2422         __le32 address;
2423         __le32 value;
2424 };
2425
2426 /* Debug Modify register (direct 0xFF07) */
2427 struct i40e_aqc_debug_modify_reg {
2428         __le32 address;
2429         __le32 value;
2430         __le32 clear_mask;
2431         __le32 set_mask;
2432 };
2433
2434 I40E_CHECK_CMD_LENGTH(i40e_aqc_debug_modify_reg);
2435
2436 /* dump internal data (0xFF08, indirect) */
2437
2438 #define I40E_AQ_CLUSTER_ID_AUX          0
2439 #define I40E_AQ_CLUSTER_ID_SWITCH_FLU   1
2440 #define I40E_AQ_CLUSTER_ID_TXSCHED      2
2441 #define I40E_AQ_CLUSTER_ID_HMC          3
2442 #define I40E_AQ_CLUSTER_ID_MAC0         4
2443 #define I40E_AQ_CLUSTER_ID_MAC1         5
2444 #define I40E_AQ_CLUSTER_ID_MAC2         6
2445 #define I40E_AQ_CLUSTER_ID_MAC3         7
2446 #define I40E_AQ_CLUSTER_ID_DCB          8
2447 #define I40E_AQ_CLUSTER_ID_EMP_MEM      9
2448 #define I40E_AQ_CLUSTER_ID_PKT_BUF      10
2449 #define I40E_AQ_CLUSTER_ID_ALTRAM       11
2450
2451 struct i40e_aqc_debug_dump_internals {
2452         u8      cluster_id;
2453         u8      table_id;
2454         __le16  data_size;
2455         __le32  idx;
2456         __le32  address_high;
2457         __le32  address_low;
2458 };
2459
2460 I40E_CHECK_CMD_LENGTH(i40e_aqc_debug_dump_internals);
2461
2462 struct i40e_aqc_debug_modify_internals {
2463         u8      cluster_id;
2464         u8      cluster_specific_params[7];
2465         __le32  address_high;
2466         __le32  address_low;
2467 };
2468
2469 I40E_CHECK_CMD_LENGTH(i40e_aqc_debug_modify_internals);
2470
2471 #endif /* _I40E_ADMINQ_CMD_H_ */