drivers/net/i40e/i40e_ethdev.h

   1 /*-
   2  *   BSD LICENSE
   3  *
   4  *   Copyright(c) 2010-2015 Intel Corporation. All rights reserved.
   5  *   All rights reserved.
   6  *
   7  *   Redistribution and use in source and binary forms, with or without
   8  *   modification, are permitted provided that the following conditions
   9  *   are met:
  10  *
  11  *     * Redistributions of source code must retain the above copyright
  12  *       notice, this list of conditions and the following disclaimer.
  13  *     * Redistributions in binary form must reproduce the above copyright
  14  *       notice, this list of conditions and the following disclaimer in
  15  *       the documentation and/or other materials provided with the
  16  *       distribution.
  17  *     * Neither the name of Intel Corporation nor the names of its
  18  *       contributors may be used to endorse or promote products derived
  19  *       from this software without specific prior written permission.
  20  *
  21  *   THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  22  *   "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  23  *   LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR
  24  *   A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT
  25  *   OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,
  26  *   SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT
  27  *   LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,
  28  *   DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY
  29  *   THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  30  *   (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE
  31  *   OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  32  */
  33
  34 #ifndef _I40E_ETHDEV_H_
  35 #define _I40E_ETHDEV_H_
  36
  37 #include <rte_eth_ctrl.h>
  38
  39 #define I40E_VLAN_TAG_SIZE        4
  40
  41 #define I40E_AQ_LEN               32
  42 #define I40E_AQ_BUF_SZ            4096
  43 /* Number of queues per TC should be one of 1, 2, 4, 8, 16, 32, 64 */
  44 #define I40E_MAX_Q_PER_TC         64
  45 #define I40E_NUM_DESC_DEFAULT     512
  46 #define I40E_NUM_DESC_ALIGN       32
  47 #define I40E_BUF_SIZE_MIN         1024
  48 #define I40E_FRAME_SIZE_MAX       9728
  49 #define I40E_QUEUE_BASE_ADDR_UNIT 128
  50 /* number of VSIs and queue default setting */
  51 #define I40E_MAX_QP_NUM_PER_VF    16
  52 #define I40E_DEFAULT_QP_NUM_FDIR  1
  53 #define I40E_UINT32_BIT_SIZE      (CHAR_BIT * sizeof(uint32_t))
  54 #define I40E_VFTA_SIZE            (4096 / I40E_UINT32_BIT_SIZE)
  55 /*
  56  * vlan_id is a 12 bit number.
  57  * The VFTA array is actually a 4096 bit array, 128 of 32bit elements.
  58  * 2^5 = 32. The val of lower 5 bits specifies the bit in the 32bit element.
  59  * The higher 7 bit val specifies VFTA array index.
  60  */
  61 #define I40E_VFTA_BIT(vlan_id)    (1 << ((vlan_id) & 0x1F))
  62 #define I40E_VFTA_IDX(vlan_id)    ((vlan_id) >> 5)
  63
  64 /* Default TC traffic in case DCB is not enabled */
  65 #define I40E_DEFAULT_TCMAP        0x1
  66 #define I40E_FDIR_QUEUE_ID        0
  67
  68 /* Always assign pool 0 to main VSI, VMDQ will start from 1 */
  69 #define I40E_VMDQ_POOL_BASE       1
  70
  71 #define I40E_DEFAULT_RX_FREE_THRESH  32
  72 #define I40E_DEFAULT_RX_PTHRESH      8
  73 #define I40E_DEFAULT_RX_HTHRESH      8
  74 #define I40E_DEFAULT_RX_WTHRESH      0
  75
  76 #define I40E_DEFAULT_TX_FREE_THRESH  32
  77 #define I40E_DEFAULT_TX_PTHRESH      32
  78 #define I40E_DEFAULT_TX_HTHRESH      0
  79 #define I40E_DEFAULT_TX_WTHRESH      0
  80 #define I40E_DEFAULT_TX_RSBIT_THRESH 32
  81
  82 /* Bit shift and mask */
  83 #define I40E_4_BIT_WIDTH  (CHAR_BIT / 2)
  84 #define I40E_4_BIT_MASK   RTE_LEN2MASK(I40E_4_BIT_WIDTH, uint8_t)
  85 #define I40E_8_BIT_WIDTH  CHAR_BIT
  86 #define I40E_8_BIT_MASK   UINT8_MAX
  87 #define I40E_16_BIT_WIDTH (CHAR_BIT * 2)
  88 #define I40E_16_BIT_MASK  UINT16_MAX
  89 #define I40E_32_BIT_WIDTH (CHAR_BIT * 4)
  90 #define I40E_32_BIT_MASK  UINT32_MAX
  91 #define I40E_48_BIT_WIDTH (CHAR_BIT * 6)
  92 #define I40E_48_BIT_MASK  RTE_LEN2MASK(I40E_48_BIT_WIDTH, uint64_t)
  93
  94 /* index flex payload per layer */
  95 enum i40e_flxpld_layer_idx {
  96         I40E_FLXPLD_L2_IDX    = 0,
  97         I40E_FLXPLD_L3_IDX    = 1,
  98         I40E_FLXPLD_L4_IDX    = 2,
  99         I40E_MAX_FLXPLD_LAYER = 3,
 100 };
 101 #define I40E_MAX_FLXPLD_FIED        3  /* max number of flex payload fields */
 102 #define I40E_FDIR_BITMASK_NUM_WORD  2  /* max number of bitmask words */
 103 #define I40E_FDIR_MAX_FLEXWORD_NUM  8  /* max number of flexpayload words */
 104 #define I40E_FDIR_MAX_FLEX_LEN      16 /* len in bytes of flex payload */
 105
 106 /* i40e flags */
 107 #define I40E_FLAG_RSS                   (1ULL << 0)
 108 #define I40E_FLAG_DCB                   (1ULL << 1)
 109 #define I40E_FLAG_VMDQ                  (1ULL << 2)
 110 #define I40E_FLAG_SRIOV                 (1ULL << 3)
 111 #define I40E_FLAG_HEADER_SPLIT_DISABLED (1ULL << 4)
 112 #define I40E_FLAG_HEADER_SPLIT_ENABLED  (1ULL << 5)
 113 #define I40E_FLAG_FDIR                  (1ULL << 6)
 114 #define I40E_FLAG_VXLAN                 (1ULL << 7)
 115 #define I40E_FLAG_ALL (I40E_FLAG_RSS | \
 116                        I40E_FLAG_DCB | \
 117                        I40E_FLAG_VMDQ | \
 118                        I40E_FLAG_SRIOV | \
 119                        I40E_FLAG_HEADER_SPLIT_DISABLED | \
 120                        I40E_FLAG_HEADER_SPLIT_ENABLED | \
 121                        I40E_FLAG_FDIR | \
 122                        I40E_FLAG_VXLAN)
 123
 124 #define I40E_RSS_OFFLOAD_ALL ( \
 125         ETH_RSS_FRAG_IPV4 | \
 126         ETH_RSS_NONFRAG_IPV4_TCP | \
 127         ETH_RSS_NONFRAG_IPV4_UDP | \
 128         ETH_RSS_NONFRAG_IPV4_SCTP | \
 129         ETH_RSS_NONFRAG_IPV4_OTHER | \
 130         ETH_RSS_FRAG_IPV6 | \
 131         ETH_RSS_NONFRAG_IPV6_TCP | \
 132         ETH_RSS_NONFRAG_IPV6_UDP | \
 133         ETH_RSS_NONFRAG_IPV6_SCTP | \
 134         ETH_RSS_NONFRAG_IPV6_OTHER | \
 135         ETH_RSS_L2_PAYLOAD)
 136
 137 /* All bits of RSS hash enable */
 138 #define I40E_RSS_HENA_ALL ( \
 139         (1ULL << I40E_FILTER_PCTYPE_NONF_IPV4_UDP) | \
 140         (1ULL << I40E_FILTER_PCTYPE_NONF_IPV4_TCP) | \
 141         (1ULL << I40E_FILTER_PCTYPE_NONF_IPV4_SCTP) | \
 142         (1ULL << I40E_FILTER_PCTYPE_NONF_IPV4_OTHER) | \
 143         (1ULL << I40E_FILTER_PCTYPE_FRAG_IPV4) | \
 144         (1ULL << I40E_FILTER_PCTYPE_NONF_IPV6_UDP) | \
 145         (1ULL << I40E_FILTER_PCTYPE_NONF_IPV6_TCP) | \
 146         (1ULL << I40E_FILTER_PCTYPE_NONF_IPV6_SCTP) | \
 147         (1ULL << I40E_FILTER_PCTYPE_NONF_IPV6_OTHER) | \
 148         (1ULL << I40E_FILTER_PCTYPE_FRAG_IPV6) | \
 149         (1ULL << I40E_FILTER_PCTYPE_FCOE_OX) | \
 150         (1ULL << I40E_FILTER_PCTYPE_FCOE_RX) | \
 151         (1ULL << I40E_FILTER_PCTYPE_FCOE_OTHER) | \
 152         (1ULL << I40E_FILTER_PCTYPE_L2_PAYLOAD))
 153
 154 struct i40e_adapter;
 155
 156 /**
 157  * MAC filter structure
 158  */
 159 struct i40e_mac_filter_info {
 160         enum rte_mac_filter_type filter_type;
 161         struct ether_addr mac_addr;
 162 };
 163
 164 TAILQ_HEAD(i40e_mac_filter_list, i40e_mac_filter);
 165
 166 /* MAC filter list structure */
 167 struct i40e_mac_filter {
 168         TAILQ_ENTRY(i40e_mac_filter) next;
 169         struct i40e_mac_filter_info mac_info;
 170 };
 171
 172 TAILQ_HEAD(i40e_vsi_list_head, i40e_vsi_list);
 173
 174 struct i40e_vsi;
 175
 176 /* VSI list structure */
 177 struct i40e_vsi_list {
 178         TAILQ_ENTRY(i40e_vsi_list) list;
 179         struct i40e_vsi *vsi;
 180 };
 181
 182 struct i40e_rx_queue;
 183 struct i40e_tx_queue;
 184
 185 /* Structure that defines a VEB */
 186 struct i40e_veb {
 187         struct i40e_vsi_list_head head;
 188         struct i40e_vsi *associate_vsi; /* Associate VSI who owns the VEB */
 189         uint16_t seid; /* The seid of VEB itself */
 190         uint16_t uplink_seid; /* The uplink seid of this VEB */
 191         uint16_t stats_idx;
 192         struct i40e_eth_stats stats;
 193 };
 194
 195 /* i40e MACVLAN filter structure */
 196 struct i40e_macvlan_filter {
 197         struct ether_addr macaddr;
 198         enum rte_mac_filter_type filter_type;
 199         uint16_t vlan_id;
 200 };
 201
 202 /*
 203  * Structure that defines a VSI, associated with a adapter.
 204  */
 205 struct i40e_vsi {
 206         struct i40e_adapter *adapter; /* Backreference to associated adapter */
 207         struct i40e_aqc_vsi_properties_data info; /* VSI properties */
 208
 209         struct i40e_eth_stats eth_stats_offset;
 210         struct i40e_eth_stats eth_stats;
 211         /*
 212          * When drivers loaded, only a default main VSI exists. In case new VSI
 213          * needs to add, HW needs to know the layout that VSIs are organized.
 214          * Besides that, VSI isan element and can't switch packets, which needs
 215          * to add new component VEB to perform switching. So, a new VSI needs
 216          * to specify the the uplink VSI (Parent VSI) before created. The
 217          * uplink VSI will check whether it had a VEB to switch packets. If no,
 218          * it will try to create one. Then, uplink VSI will move the new VSI
 219          * into its' sib_vsi_list to manage all the downlink VSI.
 220          *  sib_vsi_list: the VSI list that shared the same uplink VSI.
 221          *  parent_vsi  : the uplink VSI. It's NULL for main VSI.
 222          *  veb         : the VEB associates with the VSI.
 223          */
 224         struct i40e_vsi_list sib_vsi_list; /* sibling vsi list */
 225         struct i40e_vsi *parent_vsi;
 226         struct i40e_veb *veb;    /* Associated veb, could be null */
 227         bool offset_loaded;
 228         enum i40e_vsi_type type; /* VSI types */
 229         uint16_t vlan_num;       /* Total VLAN number */
 230         uint16_t mac_num;        /* Total mac number */
 231         uint32_t vfta[I40E_VFTA_SIZE];        /* VLAN bitmap */
 232         struct i40e_mac_filter_list mac_list; /* macvlan filter list */
 233         /* specific VSI-defined parameters, SRIOV stored the vf_id */
 234         uint32_t user_param;
 235         uint16_t seid;           /* The seid of VSI itself */
 236         uint16_t uplink_seid;    /* The uplink seid of this VSI */
 237         uint16_t nb_qps;         /* Number of queue pairs VSI can occupy */
 238         uint16_t max_macaddrs;   /* Maximum number of MAC addresses */
 239         uint16_t base_queue;     /* The first queue index of this VSI */
 240         /*
 241          * The offset to visit VSI related register, assigned by HW when
 242          * creating VSI
 243          */
 244         uint16_t vsi_id;
 245         uint16_t msix_intr; /* The MSIX interrupt binds to VSI */
 246         uint8_t enabled_tc; /* The traffic class enabled */
 247 };
 248
 249 struct pool_entry {
 250         LIST_ENTRY(pool_entry) next;
 251         uint16_t base;
 252         uint16_t len;
 253 };
 254
 255 LIST_HEAD(res_list, pool_entry);
 256
 257 struct i40e_res_pool_info {
 258         uint32_t base;              /* Resource start index */
 259         uint32_t num_alloc;         /* Allocated resource number */
 260         uint32_t num_free;          /* Total available resource number */
 261         struct res_list alloc_list; /* Allocated resource list */
 262         struct res_list free_list;  /* Available resource list */
 263 };
 264
 265 enum I40E_VF_STATE {
 266         I40E_VF_INACTIVE = 0,
 267         I40E_VF_INRESET,
 268         I40E_VF_ININIT,
 269         I40E_VF_ACTIVE,
 270 };
 271
 272 /*
 273  * Structure to store private data for PF host.
 274  */
 275 struct i40e_pf_vf {
 276         struct i40e_pf *pf;
 277         struct i40e_vsi *vsi;
 278         enum I40E_VF_STATE state; /* The number of queue pairs availiable */
 279         uint16_t vf_idx; /* VF index in pf->vfs */
 280         uint16_t lan_nb_qps; /* Actual queues allocated */
 281         uint16_t reset_cnt; /* Total vf reset times */
 282 };
 283
 284 /*
 285  * Structure to store private data for VMDQ instance
 286  */
 287 struct i40e_vmdq_info {
 288         struct i40e_pf *pf;
 289         struct i40e_vsi *vsi;
 290 };
 291
 292 /*
 293  * Structure to store flex pit for flow diretor.
 294  */
 295 struct i40e_fdir_flex_pit {
 296         uint8_t src_offset;    /* offset in words from the beginning of payload */
 297         uint8_t size;          /* size in words */
 298         uint8_t dst_offset;    /* offset in words of flexible payload */
 299 };
 300
 301 struct i40e_fdir_flex_mask {
 302         uint8_t word_mask;  /**< Bit i enables word i of flexible payload */
 303         struct {
 304                 uint8_t offset;
 305                 uint16_t mask;
 306         } bitmask[I40E_FDIR_BITMASK_NUM_WORD];
 307 };
 308
 309 #define I40E_FILTER_PCTYPE_MAX 64
 310 /*
 311  *  A structure used to define fields of a FDIR related info.
 312  */
 313 struct i40e_fdir_info {
 314         struct i40e_vsi *fdir_vsi;     /* pointer to fdir VSI structure */
 315         uint16_t match_counter_index;  /* Statistic counter index used for fdir*/
 316         struct i40e_tx_queue *txq;
 317         struct i40e_rx_queue *rxq;
 318         void *prg_pkt;                 /* memory for fdir program packet */
 319         uint64_t dma_addr;             /* physic address of packet memory*/
 320         /*
 321          * the rule how bytes stream is extracted as flexible payload
 322          * for each payload layer, the setting can up to three elements
 323          */
 324         struct i40e_fdir_flex_pit flex_set[I40E_MAX_FLXPLD_LAYER * I40E_MAX_FLXPLD_FIED];
 325         struct i40e_fdir_flex_mask flex_mask[I40E_FILTER_PCTYPE_MAX];
 326 };
 327
 328 #define I40E_MIRROR_MAX_ENTRIES_PER_RULE   64
 329 #define I40E_MAX_MIRROR_RULES           64
 330 /*
 331  * Mirror rule structure
 332  */
 333 struct i40e_mirror_rule {
 334         TAILQ_ENTRY(i40e_mirror_rule) rules;
 335         uint8_t rule_type;
 336         uint16_t index;          /* the sw index of mirror rule */
 337         uint16_t id;             /* the rule id assigned by firmware */
 338         uint16_t dst_vsi_seid;   /* destination vsi for this mirror rule. */
 339         uint16_t num_entries;
 340         /* the info stores depend on the rule type.
 341             If type is I40E_MIRROR_TYPE_VLAN, vlan ids are stored here.
 342             If type is I40E_MIRROR_TYPE_VPORT_*, vsi's seid are stored.
 343          */
 344         uint16_t entries[I40E_MIRROR_MAX_ENTRIES_PER_RULE];
 345 };
 346
 347 TAILQ_HEAD(i40e_mirror_rule_list, i40e_mirror_rule);
 348
 349 /*
 350  * Structure to store private data specific for PF instance.
 351  */
 352 struct i40e_pf {
 353         struct i40e_adapter *adapter; /* The adapter this PF associate to */
 354         struct i40e_vsi *main_vsi; /* pointer to main VSI structure */
 355         uint16_t mac_seid; /* The seid of the MAC of this PF */
 356         uint16_t main_vsi_seid; /* The seid of the main VSI */
 357         uint16_t max_num_vsi;
 358         struct i40e_res_pool_info qp_pool;    /*Queue pair pool */
 359         struct i40e_res_pool_info msix_pool;  /* MSIX interrupt pool */
 360
 361         struct i40e_hw_port_stats stats_offset;
 362         struct i40e_hw_port_stats stats;
 363         bool offset_loaded;
 364
 365         struct rte_eth_dev_data *dev_data; /* Pointer to the device data */
 366         struct ether_addr dev_addr; /* PF device mac address */
 367         uint64_t flags; /* PF featuer flags */
 368         /* All kinds of queue pair setting for different VSIs */
 369         struct i40e_pf_vf *vfs;
 370         uint16_t vf_num;
 371         /* Each of below queue pairs should be power of 2 since it's the
 372            precondition after TC configuration applied */
 373         uint16_t lan_nb_qps; /* The number of queue pairs of LAN */
 374         uint16_t vmdq_nb_qps; /* The number of queue pairs of VMDq */
 375         uint16_t vf_nb_qps; /* The number of queue pairs of VF */
 376         uint16_t fdir_nb_qps; /* The number of queue pairs of Flow Director */
 377         uint16_t hash_lut_size; /* The size of hash lookup table */
 378         /* store VXLAN UDP ports */
 379         uint16_t vxlan_ports[I40E_MAX_PF_UDP_OFFLOAD_PORTS];
 380         uint16_t vxlan_bitmap; /* Vxlan bit mask */
 381
 382         /* VMDQ related info */
 383         uint16_t max_nb_vmdq_vsi; /* Max number of VMDQ VSIs supported */
 384         uint16_t nb_cfg_vmdq_vsi; /* number of VMDQ VSIs configured */
 385         struct i40e_vmdq_info *vmdq;
 386
 387         struct i40e_fdir_info fdir; /* flow director info */
 388         struct i40e_mirror_rule_list mirror_list;
 389         uint16_t nb_mirror_rule;   /* The number of mirror rules */
 390 };
 391
 392 enum pending_msg {
 393         PFMSG_LINK_CHANGE = 0x1,
 394         PFMSG_RESET_IMPENDING = 0x2,
 395         PFMSG_DRIVER_CLOSE = 0x4,
 396 };
 397
 398 struct i40e_vsi_vlan_pvid_info {
 399         uint16_t on;            /* Enable or disable pvid */
 400         union {
 401                 uint16_t pvid;  /* Valid in case 'on' is set to set pvid */
 402                 struct {
 403                 /*  Valid in case 'on' is cleared. 'tagged' will reject tagged packets,
 404                  *  while 'untagged' will reject untagged packets.
 405                  */
 406                         uint8_t tagged;
 407                         uint8_t untagged;
 408                 } reject;
 409         } config;
 410 };
 411
 412 struct i40e_vf_rx_queues {
 413         uint64_t rx_dma_addr;
 414         uint32_t rx_ring_len;
 415         uint32_t buff_size;
 416 };
 417
 418 struct i40e_vf_tx_queues {
 419         uint64_t tx_dma_addr;
 420         uint32_t tx_ring_len;
 421 };
 422
 423 /*
 424  * Structure to store private data specific for VF instance.
 425  */
 426 struct i40e_vf {
 427         struct i40e_adapter *adapter; /* The adapter this VF associate to */
 428         struct rte_eth_dev_data *dev_data; /* Pointer to the device data */
 429         uint16_t num_queue_pairs;
 430         uint16_t max_pkt_len; /* Maximum packet length */
 431         bool promisc_unicast_enabled;
 432         bool promisc_multicast_enabled;
 433
 434         uint32_t version_major; /* Major version number */
 435         uint32_t version_minor; /* Minor version number */
 436         uint16_t promisc_flags; /* Promiscuous setting */
 437         uint32_t vlan[I40E_VFTA_SIZE]; /* VLAN bit map */
 438
 439         /* Event from pf */
 440         bool dev_closed;
 441         bool link_up;
 442         bool vf_reset;
 443         volatile uint32_t pend_cmd; /* pending command not finished yet */
 444         u16 pend_msg; /* flags indicates events from pf not handled yet */
 445
 446         /* VSI info */
 447         struct i40e_virtchnl_vf_resource *vf_res; /* All VSIs */
 448         struct i40e_virtchnl_vsi_resource *vsi_res; /* LAN VSI */
 449         struct i40e_vsi vsi;
 450 };
 451
 452 /*
 453  * Structure to store private data for each PF/VF instance.
 454  */
 455 struct i40e_adapter {
 456         /* Common for both PF and VF */
 457         struct i40e_hw hw;
 458         struct rte_eth_dev *eth_dev;
 459
 460         /* Specific for PF or VF */
 461         union {
 462                 struct i40e_pf pf;
 463                 struct i40e_vf vf;
 464         };
 465 };
 466
 467 int i40e_dev_switch_queues(struct i40e_pf *pf, bool on);
 468 int i40e_vsi_release(struct i40e_vsi *vsi);
 469 struct i40e_vsi *i40e_vsi_setup(struct i40e_pf *pf,
 470                                 enum i40e_vsi_type type,
 471                                 struct i40e_vsi *uplink_vsi,
 472                                 uint16_t user_param);
 473 int i40e_switch_rx_queue(struct i40e_hw *hw, uint16_t q_idx, bool on);
 474 int i40e_switch_tx_queue(struct i40e_hw *hw, uint16_t q_idx, bool on);
 475 int i40e_vsi_add_vlan(struct i40e_vsi *vsi, uint16_t vlan);
 476 int i40e_vsi_delete_vlan(struct i40e_vsi *vsi, uint16_t vlan);
 477 int i40e_vsi_add_mac(struct i40e_vsi *vsi, struct i40e_mac_filter_info *filter);
 478 int i40e_vsi_delete_mac(struct i40e_vsi *vsi, struct ether_addr *addr);
 479 void i40e_update_vsi_stats(struct i40e_vsi *vsi);
 480 void i40e_pf_disable_irq0(struct i40e_hw *hw);
 481 void i40e_pf_enable_irq0(struct i40e_hw *hw);
 482 int i40e_dev_link_update(struct rte_eth_dev *dev,
 483                          __rte_unused int wait_to_complete);
 484 void i40e_vsi_queues_bind_intr(struct i40e_vsi *vsi);
 485 void i40e_vsi_queues_unbind_intr(struct i40e_vsi *vsi);
 486 int i40e_vsi_vlan_pvid_set(struct i40e_vsi *vsi,
 487                            struct i40e_vsi_vlan_pvid_info *info);
 488 int i40e_vsi_config_vlan_stripping(struct i40e_vsi *vsi, bool on);
 489 uint64_t i40e_config_hena(uint64_t flags);
 490 uint64_t i40e_parse_hena(uint64_t flags);
 491 enum i40e_status_code i40e_fdir_setup_tx_resources(struct i40e_pf *pf);
 492 enum i40e_status_code i40e_fdir_setup_rx_resources(struct i40e_pf *pf);
 493 int i40e_fdir_setup(struct i40e_pf *pf);
 494 const struct rte_memzone *i40e_memzone_reserve(const char *name,
 495                                         uint32_t len,
 496                                         int socket_id);
 497 int i40e_fdir_configure(struct rte_eth_dev *dev);
 498 void i40e_fdir_teardown(struct i40e_pf *pf);
 499 enum i40e_filter_pctype i40e_flowtype_to_pctype(uint16_t flow_type);
 500 uint16_t i40e_pctype_to_flowtype(enum i40e_filter_pctype pctype);
 501 int i40e_fdir_ctrl_func(struct rte_eth_dev *dev,
 502                           enum rte_filter_op filter_op,
 503                           void *arg);
 504
 505 /* I40E_DEV_PRIVATE_TO */
 506 #define I40E_DEV_PRIVATE_TO_PF(adapter) \
 507         (&((struct i40e_adapter *)adapter)->pf)
 508 #define I40E_DEV_PRIVATE_TO_HW(adapter) \
 509         (&((struct i40e_adapter *)adapter)->hw)
 510 #define I40E_DEV_PRIVATE_TO_ADAPTER(adapter) \
 511         ((struct i40e_adapter *)adapter)
 512
 513 /* I40EVF_DEV_PRIVATE_TO */
 514 #define I40EVF_DEV_PRIVATE_TO_VF(adapter) \
 515         (&((struct i40e_adapter *)adapter)->vf)
 516
 517 static inline struct i40e_vsi *
 518 i40e_get_vsi_from_adapter(struct i40e_adapter *adapter)
 519 {
 520         struct i40e_hw *hw;
 521
 522         if (!adapter)
 523                 return NULL;
 524
 525         hw = I40E_DEV_PRIVATE_TO_HW(adapter);
 526         if (hw->mac.type == I40E_MAC_VF) {
 527                 struct i40e_vf *vf = I40EVF_DEV_PRIVATE_TO_VF(adapter);
 528                 return &vf->vsi;
 529         } else {
 530                 struct i40e_pf *pf = I40E_DEV_PRIVATE_TO_PF(adapter);
 531                 return pf->main_vsi;
 532         }
 533 }
 534 #define I40E_DEV_PRIVATE_TO_MAIN_VSI(adapter) \
 535         i40e_get_vsi_from_adapter((struct i40e_adapter *)adapter)
 536
 537 /* I40E_VSI_TO */
 538 #define I40E_VSI_TO_HW(vsi) \
 539         (&(((struct i40e_vsi *)vsi)->adapter->hw))
 540 #define I40E_VSI_TO_PF(vsi) \
 541         (&(((struct i40e_vsi *)vsi)->adapter->pf))
 542 #define I40E_VSI_TO_DEV_DATA(vsi) \
 543         (((struct i40e_vsi *)vsi)->adapter->pf.dev_data)
 544 #define I40E_VSI_TO_ETH_DEV(vsi) \
 545         (((struct i40e_vsi *)vsi)->adapter->eth_dev)
 546
 547 /* I40E_PF_TO */
 548 #define I40E_PF_TO_HW(pf) \
 549         (&(((struct i40e_pf *)pf)->adapter->hw))
 550 #define I40E_PF_TO_ADAPTER(pf) \
 551         ((struct i40e_adapter *)pf->adapter)
 552
 553 /* I40E_VF_TO */
 554 #define I40E_VF_TO_HW(vf) \
 555         (&(((struct i40e_vf *)vf)->adapter->hw))
 556
 557 static inline void
 558 i40e_init_adminq_parameter(struct i40e_hw *hw)
 559 {
 560         hw->aq.num_arq_entries = I40E_AQ_LEN;
 561         hw->aq.num_asq_entries = I40E_AQ_LEN;
 562         hw->aq.arq_buf_size = I40E_AQ_BUF_SZ;
 563         hw->aq.asq_buf_size = I40E_AQ_BUF_SZ;
 564 }
 565
 566 static inline int
 567 i40e_align_floor(int n)
 568 {
 569         if (n == 0)
 570                 return 0;
 571         return 1 << (sizeof(n) * CHAR_BIT - 1 - __builtin_clz(n));
 572 }
 573
 574 #define I40E_VALID_FLOW(flow_type) \
 575         ((flow_type) == RTE_ETH_FLOW_FRAG_IPV4 || \
 576         (flow_type) == RTE_ETH_FLOW_NONFRAG_IPV4_TCP || \
 577         (flow_type) == RTE_ETH_FLOW_NONFRAG_IPV4_UDP || \
 578         (flow_type) == RTE_ETH_FLOW_NONFRAG_IPV4_SCTP || \
 579         (flow_type) == RTE_ETH_FLOW_NONFRAG_IPV4_OTHER || \
 580         (flow_type) == RTE_ETH_FLOW_FRAG_IPV6 || \
 581         (flow_type) == RTE_ETH_FLOW_NONFRAG_IPV6_TCP || \
 582         (flow_type) == RTE_ETH_FLOW_NONFRAG_IPV6_UDP || \
 583         (flow_type) == RTE_ETH_FLOW_NONFRAG_IPV6_SCTP || \
 584         (flow_type) == RTE_ETH_FLOW_NONFRAG_IPV6_OTHER || \
 585         (flow_type) == RTE_ETH_FLOW_L2_PAYLOAD)
 586
 587 #define I40E_VALID_PCTYPE(pctype) \
 588         ((pctype) == I40E_FILTER_PCTYPE_FRAG_IPV4 || \
 589         (pctype) == I40E_FILTER_PCTYPE_NONF_IPV4_TCP || \
 590         (pctype) == I40E_FILTER_PCTYPE_NONF_IPV4_UDP || \
 591         (pctype) == I40E_FILTER_PCTYPE_NONF_IPV4_SCTP || \
 592         (pctype) == I40E_FILTER_PCTYPE_NONF_IPV4_OTHER || \
 593         (pctype) == I40E_FILTER_PCTYPE_FRAG_IPV6 || \
 594         (pctype) == I40E_FILTER_PCTYPE_NONF_IPV6_UDP || \
 595         (pctype) == I40E_FILTER_PCTYPE_NONF_IPV6_TCP || \
 596         (pctype) == I40E_FILTER_PCTYPE_NONF_IPV6_SCTP || \
 597         (pctype) == I40E_FILTER_PCTYPE_NONF_IPV6_OTHER || \
 598         (pctype) == I40E_FILTER_PCTYPE_L2_PAYLOAD)
 599
 600 #endif /* _I40E_ETHDEV_H_ */