net/bnxt: update trusted VF status only when it changes
[dpdk.git] / drivers / net / iavf / iavf_rxtx.h
1 /* SPDX-License-Identifier: BSD-3-Clause
2  * Copyright(c) 2017 Intel Corporation
3  */
4
5 #ifndef _IAVF_RXTX_H_
6 #define _IAVF_RXTX_H_
7
8 /* In QLEN must be whole number of 32 descriptors. */
9 #define IAVF_ALIGN_RING_DESC      32
10 #define IAVF_MIN_RING_DESC        64
11 #define IAVF_MAX_RING_DESC        4096
12 #define IAVF_DMA_MEM_ALIGN        4096
13 /* Base address of the HW descriptor ring should be 128B aligned. */
14 #define IAVF_RING_BASE_ALIGN      128
15
16 /* used for Rx Bulk Allocate */
17 #define IAVF_RX_MAX_BURST         32
18
19 /* used for Vector PMD */
20 #define IAVF_VPMD_RX_MAX_BURST    32
21 #define IAVF_VPMD_TX_MAX_BURST    32
22 #define IAVF_VPMD_DESCS_PER_LOOP  4
23 #define IAVF_VPMD_TX_MAX_FREE_BUF 64
24
25 #define IAVF_NO_VECTOR_FLAGS (                           \
26                 DEV_TX_OFFLOAD_MULTI_SEGS |              \
27                 DEV_TX_OFFLOAD_VLAN_INSERT |             \
28                 DEV_TX_OFFLOAD_SCTP_CKSUM |              \
29                 DEV_TX_OFFLOAD_UDP_CKSUM |               \
30                 DEV_TX_OFFLOAD_TCP_CKSUM)
31
32 #define DEFAULT_TX_RS_THRESH     32
33 #define DEFAULT_TX_FREE_THRESH   32
34
35 #define IAVF_MIN_TSO_MSS          256
36 #define IAVF_MAX_TSO_MSS          9668
37 #define IAVF_TSO_MAX_SEG          UINT8_MAX
38 #define IAVF_TX_MAX_MTU_SEG       8
39
40 #define IAVF_TX_CKSUM_OFFLOAD_MASK (             \
41                 PKT_TX_IP_CKSUM |                \
42                 PKT_TX_L4_MASK |                 \
43                 PKT_TX_TCP_SEG)
44
45 #define IAVF_TX_OFFLOAD_MASK (  \
46                 PKT_TX_OUTER_IPV6 |              \
47                 PKT_TX_OUTER_IPV4 |              \
48                 PKT_TX_IPV6 |                    \
49                 PKT_TX_IPV4 |                    \
50                 PKT_TX_VLAN_PKT |                \
51                 PKT_TX_IP_CKSUM |                \
52                 PKT_TX_L4_MASK |                 \
53                 PKT_TX_TCP_SEG)
54
55 #define IAVF_TX_OFFLOAD_NOTSUP_MASK \
56                 (PKT_TX_OFFLOAD_MASK ^ IAVF_TX_OFFLOAD_MASK)
57
58 /* HW desc structure, both 16-byte and 32-byte types are supported */
59 #ifdef RTE_LIBRTE_IAVF_16BYTE_RX_DESC
60 #define iavf_rx_desc iavf_16byte_rx_desc
61 #else
62 #define iavf_rx_desc iavf_32byte_rx_desc
63 #endif
64
65 struct iavf_rxq_ops {
66         void (*release_mbufs)(struct iavf_rx_queue *rxq);
67 };
68
69 struct iavf_txq_ops {
70         void (*release_mbufs)(struct iavf_tx_queue *txq);
71 };
72
73 /* Structure associated with each Rx queue. */
74 struct iavf_rx_queue {
75         struct rte_mempool *mp;       /* mbuf pool to populate Rx ring */
76         const struct rte_memzone *mz; /* memzone for Rx ring */
77         volatile union iavf_rx_desc *rx_ring; /* Rx ring virtual address */
78         uint64_t rx_ring_phys_addr;   /* Rx ring DMA address */
79         struct rte_mbuf **sw_ring;     /* address of SW ring */
80         uint16_t nb_rx_desc;          /* ring length */
81         uint16_t rx_tail;             /* current value of tail */
82         volatile uint8_t *qrx_tail;   /* register address of tail */
83         uint16_t rx_free_thresh;      /* max free RX desc to hold */
84         uint16_t nb_rx_hold;          /* number of held free RX desc */
85         struct rte_mbuf *pkt_first_seg; /* first segment of current packet */
86         struct rte_mbuf *pkt_last_seg;  /* last segment of current packet */
87         struct rte_mbuf fake_mbuf;      /* dummy mbuf */
88
89         /* used for VPMD */
90         uint16_t rxrearm_nb;       /* number of remaining to be re-armed */
91         uint16_t rxrearm_start;    /* the idx we start the re-arming from */
92         uint64_t mbuf_initializer; /* value to init mbufs */
93
94         /* for rx bulk */
95         uint16_t rx_nb_avail;      /* number of staged packets ready */
96         uint16_t rx_next_avail;    /* index of next staged packets */
97         uint16_t rx_free_trigger;  /* triggers rx buffer allocation */
98         struct rte_mbuf *rx_stage[IAVF_RX_MAX_BURST * 2]; /* store mbuf */
99
100         uint16_t port_id;        /* device port ID */
101         uint8_t crc_len;        /* 0 if CRC stripped, 4 otherwise */
102         uint16_t queue_id;      /* Rx queue index */
103         uint16_t rx_buf_len;    /* The packet buffer size */
104         uint16_t rx_hdr_len;    /* The header buffer size */
105         uint16_t max_pkt_len;   /* Maximum packet length */
106
107         bool q_set;             /* if rx queue has been configured */
108         bool rx_deferred_start; /* don't start this queue in dev start */
109         const struct iavf_rxq_ops *ops;
110 };
111
112 struct iavf_tx_entry {
113         struct rte_mbuf *mbuf;
114         uint16_t next_id;
115         uint16_t last_id;
116 };
117
118 /* Structure associated with each TX queue. */
119 struct iavf_tx_queue {
120         const struct rte_memzone *mz;  /* memzone for Tx ring */
121         volatile struct iavf_tx_desc *tx_ring; /* Tx ring virtual address */
122         uint64_t tx_ring_phys_addr;    /* Tx ring DMA address */
123         struct iavf_tx_entry *sw_ring;  /* address array of SW ring */
124         uint16_t nb_tx_desc;           /* ring length */
125         uint16_t tx_tail;              /* current value of tail */
126         volatile uint8_t *qtx_tail;    /* register address of tail */
127         /* number of used desc since RS bit set */
128         uint16_t nb_used;
129         uint16_t nb_free;
130         uint16_t last_desc_cleaned;    /* last desc have been cleaned*/
131         uint16_t free_thresh;
132         uint16_t rs_thresh;
133
134         uint16_t port_id;
135         uint16_t queue_id;
136         uint64_t offloads;
137         uint16_t next_dd;              /* next to set RS, for VPMD */
138         uint16_t next_rs;              /* next to check DD,  for VPMD */
139
140         bool q_set;                    /* if rx queue has been configured */
141         bool tx_deferred_start;        /* don't start this queue in dev start */
142         const struct iavf_txq_ops *ops;
143 };
144
145 /* Offload features */
146 union iavf_tx_offload {
147         uint64_t data;
148         struct {
149                 uint64_t l2_len:7; /* L2 (MAC) Header Length. */
150                 uint64_t l3_len:9; /* L3 (IP) Header Length. */
151                 uint64_t l4_len:8; /* L4 Header Length. */
152                 uint64_t tso_segsz:16; /* TCP TSO segment size */
153                 /* uint64_t unused : 24; */
154         };
155 };
156
157 int iavf_dev_rx_queue_setup(struct rte_eth_dev *dev,
158                            uint16_t queue_idx,
159                            uint16_t nb_desc,
160                            unsigned int socket_id,
161                            const struct rte_eth_rxconf *rx_conf,
162                            struct rte_mempool *mp);
163
164 int iavf_dev_rx_queue_start(struct rte_eth_dev *dev, uint16_t rx_queue_id);
165 int iavf_dev_rx_queue_stop(struct rte_eth_dev *dev, uint16_t rx_queue_id);
166 void iavf_dev_rx_queue_release(void *rxq);
167
168 int iavf_dev_tx_queue_setup(struct rte_eth_dev *dev,
169                            uint16_t queue_idx,
170                            uint16_t nb_desc,
171                            unsigned int socket_id,
172                            const struct rte_eth_txconf *tx_conf);
173 int iavf_dev_tx_queue_start(struct rte_eth_dev *dev, uint16_t tx_queue_id);
174 int iavf_dev_tx_queue_stop(struct rte_eth_dev *dev, uint16_t tx_queue_id);
175 void iavf_dev_tx_queue_release(void *txq);
176 void iavf_stop_queues(struct rte_eth_dev *dev);
177 uint16_t iavf_recv_pkts(void *rx_queue, struct rte_mbuf **rx_pkts,
178                        uint16_t nb_pkts);
179 uint16_t iavf_recv_scattered_pkts(void *rx_queue,
180                                  struct rte_mbuf **rx_pkts,
181                                  uint16_t nb_pkts);
182 uint16_t iavf_xmit_pkts(void *tx_queue, struct rte_mbuf **tx_pkts,
183                        uint16_t nb_pkts);
184 uint16_t iavf_prep_pkts(void *tx_queue, struct rte_mbuf **tx_pkts,
185                        uint16_t nb_pkts);
186 void iavf_set_rx_function(struct rte_eth_dev *dev);
187 void iavf_set_tx_function(struct rte_eth_dev *dev);
188 void iavf_dev_rxq_info_get(struct rte_eth_dev *dev, uint16_t queue_id,
189                           struct rte_eth_rxq_info *qinfo);
190 void iavf_dev_txq_info_get(struct rte_eth_dev *dev, uint16_t queue_id,
191                           struct rte_eth_txq_info *qinfo);
192 uint32_t iavf_dev_rxq_count(struct rte_eth_dev *dev, uint16_t queue_id);
193 int iavf_dev_rx_desc_status(void *rx_queue, uint16_t offset);
194 int iavf_dev_tx_desc_status(void *tx_queue, uint16_t offset);
195
196 uint16_t iavf_recv_pkts_vec(void *rx_queue, struct rte_mbuf **rx_pkts,
197                            uint16_t nb_pkts);
198 uint16_t iavf_recv_scattered_pkts_vec(void *rx_queue,
199                                      struct rte_mbuf **rx_pkts,
200                                      uint16_t nb_pkts);
201 uint16_t iavf_xmit_fixed_burst_vec(void *tx_queue, struct rte_mbuf **tx_pkts,
202                                   uint16_t nb_pkts);
203 int iavf_rxq_vec_setup(struct iavf_rx_queue *rxq);
204 int iavf_txq_vec_setup(struct iavf_tx_queue *txq);
205
206 static inline
207 void iavf_dump_rx_descriptor(struct iavf_rx_queue *rxq,
208                             const volatile void *desc,
209                             uint16_t rx_id)
210 {
211 #ifdef RTE_LIBRTE_IAVF_16BYTE_RX_DESC
212         const volatile union iavf_16byte_rx_desc *rx_desc = desc;
213
214         printf("Queue %d Rx_desc %d: QW0: 0x%016"PRIx64" QW1: 0x%016"PRIx64"\n",
215                rxq->queue_id, rx_id, rx_desc->read.pkt_addr,
216                rx_desc->read.hdr_addr);
217 #else
218         const volatile union iavf_32byte_rx_desc *rx_desc = desc;
219
220         printf("Queue %d Rx_desc %d: QW0: 0x%016"PRIx64" QW1: 0x%016"PRIx64
221                " QW2: 0x%016"PRIx64" QW3: 0x%016"PRIx64"\n", rxq->queue_id,
222                rx_id, rx_desc->read.pkt_addr, rx_desc->read.hdr_addr,
223                rx_desc->read.rsvd1, rx_desc->read.rsvd2);
224 #endif
225 }
226
227 /* All the descriptors are 16 bytes, so just use one of them
228  * to print the qwords
229  */
230 static inline
231 void iavf_dump_tx_descriptor(const struct iavf_tx_queue *txq,
232                             const volatile void *desc, uint16_t tx_id)
233 {
234         const char *name;
235         const volatile struct iavf_tx_desc *tx_desc = desc;
236         enum iavf_tx_desc_dtype_value type;
237
238         type = (enum iavf_tx_desc_dtype_value)rte_le_to_cpu_64(
239                 tx_desc->cmd_type_offset_bsz &
240                 rte_cpu_to_le_64(IAVF_TXD_QW1_DTYPE_MASK));
241         switch (type) {
242         case IAVF_TX_DESC_DTYPE_DATA:
243                 name = "Tx_data_desc";
244                 break;
245         case IAVF_TX_DESC_DTYPE_CONTEXT:
246                 name = "Tx_context_desc";
247                 break;
248         default:
249                 name = "unknown_desc";
250                 break;
251         }
252
253         printf("Queue %d %s %d: QW0: 0x%016"PRIx64" QW1: 0x%016"PRIx64"\n",
254                txq->queue_id, name, tx_id, tx_desc->buffer_addr,
255                tx_desc->cmd_type_offset_bsz);
256 }
257
258 #ifdef RTE_LIBRTE_IAVF_DEBUG_DUMP_DESC
259 #define IAVF_DUMP_RX_DESC(rxq, desc, rx_id) \
260         iavf_dump_rx_descriptor(rxq, desc, rx_id)
261 #define IAVF_DUMP_TX_DESC(txq, desc, tx_id) \
262         iavf_dump_tx_descriptor(txq, desc, tx_id)
263 #else
264 #define IAVF_DUMP_RX_DESC(rxq, desc, rx_id) do { } while (0)
265 #define IAVF_DUMP_TX_DESC(txq, desc, tx_id) do { } while (0)
266 #endif
267
268 #endif /* _IAVF_RXTX_H_ */