drivers/net/ice/base/ice_acl_ctrl.c

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  * Copyright(c) 2001-2020 Intel Corporation
   3  */
   4
   5 #include "ice_acl.h"
   6 #include "ice_flow.h"
   7
   8 /* Determine the TCAM index of entry 'e' within the ACL table */
   9 #define ICE_ACL_TBL_TCAM_IDX(e) ((e) / ICE_AQC_ACL_TCAM_DEPTH)
  10
  11 /* Determine the entry index within the TCAM */
  12 #define ICE_ACL_TBL_TCAM_ENTRY_IDX(e) ((e) % ICE_AQC_ACL_TCAM_DEPTH)
  13
  14 #define ICE_ACL_SCEN_ENTRY_INVAL 0xFFFF
  15
  16 /**
  17  * ice_acl_init_entry
  18  * @scen: pointer to the scenario struct
  19  *
  20  * Initialize the scenario control structure.
  21  */
  22 static void ice_acl_init_entry(struct ice_acl_scen *scen)
  23 {
  24         /* low priority: start from the highest index, 25% of total entries
  25          * normal priority: start from the highest index, 50% of total entries
  26          * high priority: start from the lowest index, 25% of total entries
  27          */
  28         scen->first_idx[ICE_LOW] = scen->num_entry - 1;
  29         scen->first_idx[ICE_NORMAL] = scen->num_entry - scen->num_entry / 4 - 1;
  30         scen->first_idx[ICE_HIGH] = 0;
  31
  32         scen->last_idx[ICE_LOW] = scen->num_entry - scen->num_entry / 4;
  33         scen->last_idx[ICE_NORMAL] = scen->num_entry / 4;
  34         scen->last_idx[ICE_HIGH] = scen->num_entry / 4 - 1;
  35 }
  36
  37 /**
  38  * ice_acl_scen_assign_entry_idx
  39  * @scen: pointer to the scenario struct
  40  * @prior: the priority of the flow entry being allocated
  41  *
  42  * To find the index of an available entry in scenario
  43  *
  44  * Returns ICE_ACL_SCEN_ENTRY_INVAL if fails
  45  * Returns index on success
  46  */
  47 static u16
  48 ice_acl_scen_assign_entry_idx(struct ice_acl_scen *scen,
  49                               enum ice_acl_entry_prior prior)
  50 {
  51         u16 first_idx, last_idx, i;
  52         s8 step;
  53
  54         if (prior >= ICE_MAX_PRIOR)
  55                 return ICE_ACL_SCEN_ENTRY_INVAL;
  56
  57         first_idx = scen->first_idx[prior];
  58         last_idx = scen->last_idx[prior];
  59         step = first_idx <= last_idx ? 1 : -1;
  60
  61         for (i = first_idx; i != last_idx + step; i += step)
  62                 if (!ice_test_and_set_bit(i, scen->entry_bitmap))
  63                         return i;
  64
  65         return ICE_ACL_SCEN_ENTRY_INVAL;
  66 }
  67
  68 /**
  69  * ice_acl_scen_free_entry_idx
  70  * @scen: pointer to the scenario struct
  71  * @idx: the index of the flow entry being de-allocated
  72  *
  73  * To mark an entry available in scenario
  74  */
  75 static enum ice_status
  76 ice_acl_scen_free_entry_idx(struct ice_acl_scen *scen, u16 idx)
  77 {
  78         if (idx >= scen->num_entry)
  79                 return ICE_ERR_MAX_LIMIT;
  80
  81         if (!ice_test_and_clear_bit(idx, scen->entry_bitmap))
  82                 return ICE_ERR_DOES_NOT_EXIST;
  83
  84         return ICE_SUCCESS;
  85 }
  86
  87 /**
  88  * ice_acl_tbl_calc_end_idx
  89  * @start: start index of the TCAM entry of this partition
  90  * @num_entries: number of entries in this partition
  91  * @width: width of a partition in number of TCAMs
  92  *
  93  * Calculate the end entry index for a partition with starting entry index
  94  * 'start', entries 'num_entries', and width 'width'.
  95  */
  96 static u16 ice_acl_tbl_calc_end_idx(u16 start, u16 num_entries, u16 width)
  97 {
  98         u16 end_idx, add_entries = 0;
  99
 100         end_idx = start + (num_entries - 1);
 101
 102         /* In case that our ACL partition requires cascading TCAMs */
 103         if (width > 1) {
 104                 u16 num_stack_level;
 105
 106                 /* Figure out the TCAM stacked level in this ACL scenario */
 107                 num_stack_level = (start % ICE_AQC_ACL_TCAM_DEPTH) +
 108                         num_entries;
 109                 num_stack_level = DIVIDE_AND_ROUND_UP(num_stack_level,
 110                                                       ICE_AQC_ACL_TCAM_DEPTH);
 111
 112                 /* In this case, each entries in our ACL partition span
 113                  * multiple TCAMs. Thus, we will need to add
 114                  * ((width - 1) * num_stack_level) TCAM's entries to
 115                  * end_idx.
 116                  *
 117                  * For example : In our case, our scenario is 2x2:
 118                  *      [TCAM 0]        [TCAM 1]
 119                  *      [TCAM 2]        [TCAM 3]
 120                  * Assuming that a TCAM will have 512 entries. If "start"
 121                  * is 500, "num_entries" is 3 and "width" = 2, then end_idx
 122                  * should be 1024 (belongs to TCAM 2).
 123                  * Before going to this if statement, end_idx will have the
 124                  * value of 512. If "width" is 1, then the final value of
 125                  * end_idx is 512. However, in our case, width is 2, then we
 126                  * will need add (2 - 1) * 1 * 512. As result, end_idx will
 127                  * have the value of 1024.
 128                  */
 129                 add_entries = (width - 1) * num_stack_level *
 130                         ICE_AQC_ACL_TCAM_DEPTH;
 131         }
 132
 133         return end_idx + add_entries;
 134 }
 135
 136 /**
 137  * ice_acl_init_tbl
 138  * @hw: pointer to the hardware structure
 139  *
 140  * Initialize the ACL table by invalidating TCAM entries and action pairs.
 141  */
 142 static enum ice_status ice_acl_init_tbl(struct ice_hw *hw)
 143 {
 144         struct ice_aqc_actpair act_buf;
 145         struct ice_aqc_acl_data buf;
 146         enum ice_status status = ICE_SUCCESS;
 147         struct ice_acl_tbl *tbl;
 148         u8 tcam_idx, i;
 149         u16 idx;
 150
 151         tbl = hw->acl_tbl;
 152         if (!tbl) {
 153                 status = ICE_ERR_CFG;
 154                 return status;
 155         }
 156
 157         ice_memset(&buf, 0, sizeof(buf), ICE_NONDMA_MEM);
 158         ice_memset(&act_buf, 0, sizeof(act_buf), ICE_NONDMA_MEM);
 159
 160         tcam_idx = tbl->first_tcam;
 161         idx = tbl->first_entry;
 162         while (tcam_idx < tbl->last_tcam ||
 163                (tcam_idx == tbl->last_tcam && idx <= tbl->last_entry)) {
 164                 /* Use the same value for entry_key and entry_key_inv since
 165                  * we are initializing the fields to 0
 166                  */
 167                 status = ice_aq_program_acl_entry(hw, tcam_idx, idx, &buf,
 168                                                   NULL);
 169                 if (status)
 170                         return status;
 171
 172                 if (++idx > tbl->last_entry) {
 173                         tcam_idx++;
 174                         idx = tbl->first_entry;
 175                 }
 176         }
 177
 178         for (i = 0; i < ICE_AQC_MAX_ACTION_MEMORIES; i++) {
 179                 u16 act_entry_idx, start, end;
 180
 181                 if (tbl->act_mems[i].act_mem == ICE_ACL_ACT_PAIR_MEM_INVAL)
 182                         continue;
 183
 184                 start = tbl->first_entry;
 185                 end = tbl->last_entry;
 186
 187                 for (act_entry_idx = start; act_entry_idx <= end;
 188                      act_entry_idx++) {
 189                         /* Invalidate all allocated action pairs */
 190                         status = ice_aq_program_actpair(hw, i, act_entry_idx,
 191                                                         &act_buf, NULL);
 192                         if (status)
 193                                 return status;
 194                 }
 195         }
 196
 197         return status;
 198 }
 199
 200 /**
 201  * ice_acl_assign_act_mems_to_tcam
 202  * @tbl: pointer to ACL table structure
 203  * @cur_tcam: Index of current TCAM. Value = 0 to (ICE_AQC_ACL_SLICES - 1)
 204  * @cur_mem_idx: Index of current action memory bank. Value = 0 to
 205  *               (ICE_AQC_MAX_ACTION_MEMORIES - 1)
 206  * @num_mem: Number of action memory banks for this TCAM
 207  *
 208  * Assign "num_mem" valid action memory banks from "curr_mem_idx" to
 209  * "curr_tcam" TCAM.
 210  */
 211 static void
 212 ice_acl_assign_act_mems_to_tcam(struct ice_acl_tbl *tbl, u8 cur_tcam,
 213                                 u8 *cur_mem_idx, u8 num_mem)
 214 {
 215         u8 mem_cnt;
 216
 217         for (mem_cnt = 0;
 218              *cur_mem_idx < ICE_AQC_MAX_ACTION_MEMORIES && mem_cnt < num_mem;
 219              (*cur_mem_idx)++) {
 220                 struct ice_acl_act_mem *p_mem = &tbl->act_mems[*cur_mem_idx];
 221
 222                 if (p_mem->act_mem == ICE_ACL_ACT_PAIR_MEM_INVAL)
 223                         continue;
 224
 225                 p_mem->member_of_tcam = cur_tcam;
 226
 227                 mem_cnt++;
 228         }
 229 }
 230
 231 /**
 232  * ice_acl_divide_act_mems_to_tcams
 233  * @tbl: pointer to ACL table structure
 234  *
 235  * Figure out how to divide given action memory banks to given TCAMs. This
 236  * division is for SW book keeping. In the time when scenario is created,
 237  * an action memory bank can be used for different TCAM.
 238  *
 239  * For example, given that we have 2x2 ACL table with each table entry has
 240  * 2 action memory pairs. As the result, we will have 4 TCAMs (T1,T2,T3,T4)
 241  * and 4 action memory banks (A1,A2,A3,A4)
 242  *      [T1 - T2] { A1 - A2 }
 243  *      [T3 - T4] { A3 - A4 }
 244  * In the time when we need to create a scenario, for example, 2x1 scenario,
 245  * we will use [T3,T4] in a cascaded layout. As it is a requirement that all
 246  * action memory banks in a cascaded TCAM's row will need to associate with
 247  * the last TCAM. Thus, we will associate action memory banks [A3] and [A4]
 248  * for TCAM [T4].
 249  * For SW book-keeping purpose, we will keep theoretical maps between TCAM
 250  * [Tn] to action memory bank [An].
 251  */
 252 static void ice_acl_divide_act_mems_to_tcams(struct ice_acl_tbl *tbl)
 253 {
 254         u16 num_cscd, stack_level, stack_idx, min_act_mem;
 255         u8 tcam_idx = tbl->first_tcam;
 256         u16 max_idx_to_get_extra;
 257         u8 mem_idx = 0;
 258
 259         /* Determine number of stacked TCAMs */
 260         stack_level = DIVIDE_AND_ROUND_UP(tbl->info.depth,
 261                                           ICE_AQC_ACL_TCAM_DEPTH);
 262
 263         /* Determine number of cascaded TCAMs */
 264         num_cscd = DIVIDE_AND_ROUND_UP(tbl->info.width,
 265                                        ICE_AQC_ACL_KEY_WIDTH_BYTES);
 266
 267         /* In a line of cascaded TCAM, given the number of action memory
 268          * banks per ACL table entry, we want to fairly divide these action
 269          * memory banks between these TCAMs.
 270          *
 271          * For example, there are 3 TCAMs (TCAM 3,4,5) in a line of
 272          * cascaded TCAM, and there are 7 act_mems for each ACL table entry.
 273          * The result is:
 274          *      [TCAM_3 will have 3 act_mems]
 275          *      [TCAM_4 will have 2 act_mems]
 276          *      [TCAM_5 will have 2 act_mems]
 277          */
 278         min_act_mem = tbl->info.entry_act_pairs / num_cscd;
 279         max_idx_to_get_extra = tbl->info.entry_act_pairs % num_cscd;
 280
 281         for (stack_idx = 0; stack_idx < stack_level; stack_idx++) {
 282                 u16 i;
 283
 284                 for (i = 0; i < num_cscd; i++) {
 285                         u8 total_act_mem = min_act_mem;
 286
 287                         if (i < max_idx_to_get_extra)
 288                                 total_act_mem++;
 289
 290                         ice_acl_assign_act_mems_to_tcam(tbl, tcam_idx,
 291                                                         &mem_idx,
 292                                                         total_act_mem);
 293
 294                         tcam_idx++;
 295                 }
 296         }
 297 }
 298
 299 /**
 300  * ice_acl_create_tbl
 301  * @hw: pointer to the HW struct
 302  * @params: parameters for the table to be created
 303  *
 304  * Create a LEM table for ACL usage. We are currently starting with some fixed
 305  * values for the size of the table, but this will need to grow as more flow
 306  * entries are added by the user level.
 307  */
 308 enum ice_status
 309 ice_acl_create_tbl(struct ice_hw *hw, struct ice_acl_tbl_params *params)
 310 {
 311         u16 width, depth, first_e, last_e, i;
 312         struct ice_aqc_acl_generic *resp_buf;
 313         struct ice_acl_alloc_tbl tbl_alloc;
 314         struct ice_acl_tbl *tbl;
 315         enum ice_status status;
 316
 317         if (hw->acl_tbl)
 318                 return ICE_ERR_ALREADY_EXISTS;
 319
 320         if (!params)
 321                 return ICE_ERR_PARAM;
 322
 323         /* round up the width to the next TCAM width boundary. */
 324         width = ROUND_UP(params->width, (u16)ICE_AQC_ACL_KEY_WIDTH_BYTES);
 325         /* depth should be provided in chunk (64 entry) increments */
 326         depth = ICE_ALIGN(params->depth, ICE_ACL_ENTRY_ALLOC_UNIT);
 327
 328         if (params->entry_act_pairs < width / ICE_AQC_ACL_KEY_WIDTH_BYTES) {
 329                 params->entry_act_pairs = width / ICE_AQC_ACL_KEY_WIDTH_BYTES;
 330
 331                 if (params->entry_act_pairs > ICE_AQC_TBL_MAX_ACTION_PAIRS)
 332                         params->entry_act_pairs = ICE_AQC_TBL_MAX_ACTION_PAIRS;
 333         }
 334
 335         /* Validate that width*depth will not exceed the TCAM limit */
 336         if ((DIVIDE_AND_ROUND_UP(depth, ICE_AQC_ACL_TCAM_DEPTH) *
 337              (width / ICE_AQC_ACL_KEY_WIDTH_BYTES)) > ICE_AQC_ACL_SLICES)
 338                 return ICE_ERR_MAX_LIMIT;
 339
 340         ice_memset(&tbl_alloc, 0, sizeof(tbl_alloc), ICE_NONDMA_MEM);
 341         tbl_alloc.width = width;
 342         tbl_alloc.depth = depth;
 343         tbl_alloc.act_pairs_per_entry = params->entry_act_pairs;
 344         tbl_alloc.concurr = params->concurr;
 345         /* Set dependent_alloc_id only for concurrent table type */
 346         if (params->concurr) {
 347                 tbl_alloc.num_dependent_alloc_ids =
 348                         ICE_AQC_MAX_CONCURRENT_ACL_TBL;
 349
 350                 for (i = 0; i < ICE_AQC_MAX_CONCURRENT_ACL_TBL; i++)
 351                         tbl_alloc.buf.data_buf.alloc_ids[i] =
 352                                 CPU_TO_LE16(params->dep_tbls[i]);
 353         }
 354
 355         /* call the AQ command to create the ACL table with these values */
 356         status = ice_aq_alloc_acl_tbl(hw, &tbl_alloc, NULL);
 357         if (status) {
 358                 if (LE16_TO_CPU(tbl_alloc.buf.resp_buf.alloc_id) <
 359                     ICE_AQC_ALLOC_ID_LESS_THAN_4K)
 360                         ice_debug(hw, ICE_DBG_ACL, "Alloc ACL table failed. Unavailable resource.\n");
 361                 else
 362                         ice_debug(hw, ICE_DBG_ACL, "AQ allocation of ACL failed with error. status: %d\n",
 363                                   status);
 364                 return status;
 365         }
 366
 367         tbl = (struct ice_acl_tbl *)ice_malloc(hw, sizeof(*tbl));
 368         if (!tbl) {
 369                 status = ICE_ERR_NO_MEMORY;
 370
 371                 goto out;
 372         }
 373
 374         resp_buf = &tbl_alloc.buf.resp_buf;
 375
 376         /* Retrieve information of the allocated table */
 377         tbl->id = LE16_TO_CPU(resp_buf->alloc_id);
 378         tbl->first_tcam = resp_buf->ops.table.first_tcam;
 379         tbl->last_tcam = resp_buf->ops.table.last_tcam;
 380         tbl->first_entry = LE16_TO_CPU(resp_buf->first_entry);
 381         tbl->last_entry = LE16_TO_CPU(resp_buf->last_entry);
 382
 383         tbl->info = *params;
 384         tbl->info.width = width;
 385         tbl->info.depth = depth;
 386         hw->acl_tbl = tbl;
 387
 388         for (i = 0; i < ICE_AQC_MAX_ACTION_MEMORIES; i++)
 389                 tbl->act_mems[i].act_mem = resp_buf->act_mem[i];
 390
 391         /* Figure out which TCAMs that these newly allocated action memories
 392          * belong to.
 393          */
 394         ice_acl_divide_act_mems_to_tcams(tbl);
 395
 396         /* Initialize the resources allocated by invalidating all TCAM entries
 397          * and all the action pairs
 398          */
 399         status = ice_acl_init_tbl(hw);
 400         if (status) {
 401                 ice_free(hw, tbl);
 402                 hw->acl_tbl = NULL;
 403                 ice_debug(hw, ICE_DBG_ACL, "Initialization of TCAM entries failed. status: %d\n",
 404                           status);
 405                 goto out;
 406         }
 407
 408         first_e = (tbl->first_tcam * ICE_AQC_MAX_TCAM_ALLOC_UNITS) +
 409                 (tbl->first_entry / ICE_ACL_ENTRY_ALLOC_UNIT);
 410         last_e = (tbl->last_tcam * ICE_AQC_MAX_TCAM_ALLOC_UNITS) +
 411                 (tbl->last_entry / ICE_ACL_ENTRY_ALLOC_UNIT);
 412
 413         /* Indicate available entries in the table */
 414         ice_bitmap_set(tbl->avail, first_e, last_e - first_e + 1);
 415
 416         INIT_LIST_HEAD(&tbl->scens);
 417 out:
 418
 419         return status;
 420 }
 421
 422 /**
 423  * ice_acl_alloc_partition - Allocate a partition from the ACL table
 424  * @hw: pointer to the hardware structure
 425  * @req: info of partition being allocated
 426  */
 427 static enum ice_status
 428 ice_acl_alloc_partition(struct ice_hw *hw, struct ice_acl_scen *req)
 429 {
 430         u16 start = 0, cnt = 0, off = 0;
 431         u16 width, r_entries, row;
 432         bool done = false;
 433         int dir;
 434
 435         /* Determine the number of TCAMs each entry overlaps */
 436         width = DIVIDE_AND_ROUND_UP(req->width, ICE_AQC_ACL_KEY_WIDTH_BYTES);
 437
 438         /* Check if we have enough TCAMs to accommodate the width */
 439         if (width > hw->acl_tbl->last_tcam - hw->acl_tbl->first_tcam + 1)
 440                 return ICE_ERR_MAX_LIMIT;
 441
 442         /* Number of entries must be multiple of ICE_ACL_ENTRY_ALLOC_UNIT's */
 443         r_entries = ICE_ALIGN(req->num_entry, ICE_ACL_ENTRY_ALLOC_UNIT);
 444
 445         /* To look for an available partition that can accommodate the request,
 446          * the process first logically arranges available TCAMs in rows such
 447          * that each row produces entries with the requested width. It then
 448          * scans the TCAMs' available bitmap, one bit at a time, and
 449          * accumulates contiguous available 64-entry chunks until there are
 450          * enough of them or when all TCAM configurations have been checked.
 451          *
 452          * For width of 1 TCAM, the scanning process starts from the top most
 453          * TCAM, and goes downward. Available bitmaps are examined from LSB
 454          * to MSB.
 455          *
 456          * For width of multiple TCAMs, the process starts from the bottom-most
 457          * row of TCAMs, and goes upward. Available bitmaps are examined from
 458          * the MSB to the LSB.
 459          *
 460          * To make sure that adjacent TCAMs can be logically arranged in the
 461          * same row, the scanning process may have multiple passes. In each
 462          * pass, the first TCAM of the bottom-most row is displaced by one
 463          * additional TCAM. The width of the row and the number of the TCAMs
 464          * available determine the number of passes. When the displacement is
 465          * more than the size of width, the TCAM row configurations will
 466          * repeat. The process will terminate when the configurations repeat.
 467          *
 468          * Available partitions can span more than one row of TCAMs.
 469          */
 470         if (width == 1) {
 471                 row = hw->acl_tbl->first_tcam;
 472                 dir = 1;
 473         } else {
 474                 /* Start with the bottom-most row, and scan for available
 475                  * entries upward
 476                  */
 477                 row = hw->acl_tbl->last_tcam + 1 - width;
 478                 dir = -1;
 479         }
 480
 481         do {
 482                 u16 i;
 483
 484                 /* Scan all 64-entry chunks, one chunk at a time, in the
 485                  * current TCAM row
 486                  */
 487                 for (i = 0;
 488                      i < ICE_AQC_MAX_TCAM_ALLOC_UNITS && cnt < r_entries;
 489                      i++) {
 490                         bool avail = true;
 491                         u16 w, p;
 492
 493                         /* Compute the cumulative available mask across the
 494                          * TCAM row to determine if the current 64-entry chunk
 495                          * is available.
 496                          */
 497                         p = dir > 0 ? i : ICE_AQC_MAX_TCAM_ALLOC_UNITS - i - 1;
 498                         for (w = row; w < row + width && avail; w++) {
 499                                 u16 b;
 500
 501                                 b = (w * ICE_AQC_MAX_TCAM_ALLOC_UNITS) + p;
 502                                 avail &= ice_is_bit_set(hw->acl_tbl->avail, b);
 503                         }
 504
 505                         if (!avail) {
 506                                 cnt = 0;
 507                         } else {
 508                                 /* Compute the starting index of the newly
 509                                  * found partition. When 'dir' is negative, the
 510                                  * scan processes is going upward. If so, the
 511                                  * starting index needs to be updated for every
 512                                  * available 64-entry chunk found.
 513                                  */
 514                                 if (!cnt || dir < 0)
 515                                         start = (row * ICE_AQC_ACL_TCAM_DEPTH) +
 516                                                 (p * ICE_ACL_ENTRY_ALLOC_UNIT);
 517                                 cnt += ICE_ACL_ENTRY_ALLOC_UNIT;
 518                         }
 519                 }
 520
 521                 if (cnt >= r_entries) {
 522                         req->start = start;
 523                         req->num_entry = r_entries;
 524                         req->end = ice_acl_tbl_calc_end_idx(start, r_entries,
 525                                                             width);
 526                         break;
 527                 }
 528
 529                 row = (dir > 0) ? (row + width) : (row - width);
 530                 if (row > hw->acl_tbl->last_tcam ||
 531                     row < hw->acl_tbl->first_tcam) {
 532                         /* All rows have been checked. Increment 'off' that
 533                          * will help yield a different TCAM configuration in
 534                          * which adjacent TCAMs can be alternatively in the
 535                          * same row.
 536                          */
 537                         off++;
 538
 539                         /* However, if the new 'off' value yields previously
 540                          * checked configurations, then exit.
 541                          */
 542                         if (off >= width)
 543                                 done = true;
 544                         else
 545                                 row = dir > 0 ? off :
 546                                         hw->acl_tbl->last_tcam + 1 - off -
 547                                         width;
 548                 }
 549         } while (!done);
 550
 551         return cnt >= r_entries ? ICE_SUCCESS : ICE_ERR_MAX_LIMIT;
 552 }
 553
 554 /**
 555  * ice_acl_fill_tcam_select
 556  * @scen_buf: Pointer to the scenario buffer that needs to be populated
 557  * @scen: Pointer to the available space for the scenario
 558  * @tcam_idx: Index of the TCAM used for this scenario
 559  * @tcam_idx_in_cascade : Local index of the TCAM in the cascade scenario
 560  *
 561  * For all TCAM that participate in this scenario, fill out the tcam_select
 562  * value.
 563  */
 564 static void
 565 ice_acl_fill_tcam_select(struct ice_aqc_acl_scen *scen_buf,
 566                          struct ice_acl_scen *scen, u16 tcam_idx,
 567                          u16 tcam_idx_in_cascade)
 568 {
 569         u16 cascade_cnt, idx;
 570         u8 j;
 571
 572         idx = tcam_idx_in_cascade * ICE_AQC_ACL_KEY_WIDTH_BYTES;
 573         cascade_cnt = DIVIDE_AND_ROUND_UP(scen->width,
 574                                           ICE_AQC_ACL_KEY_WIDTH_BYTES);
 575
 576         /* For each scenario, we reserved last three bytes of scenario width for
 577          * profile ID, range checker, and packet direction. Thus, the last three
 578          * bytes of the last cascaded TCAMs will have value of 1st, 31st and
 579          * 32nd byte location of BYTE selection base.
 580          *
 581          * For other bytes in the TCAMs:
 582          * For non-cascade mode (1 TCAM wide) scenario, TCAM[x]'s Select {0-1}
 583          * select indices 0-1 of the Byte Selection Base
 584          * For cascade mode, the leftmost TCAM of the first cascade row selects
 585          * indices 0-4 of the Byte Selection Base; the second TCAM in the
 586          * cascade row selects indices starting with 5-n
 587          */
 588         for (j = 0; j < ICE_AQC_ACL_KEY_WIDTH_BYTES; j++) {
 589                 /* PKT DIR uses the 1st location of Byte Selection Base: + 1 */
 590                 u8 val = ICE_AQC_ACL_BYTE_SEL_BASE + 1 + idx;
 591
 592                 if (tcam_idx_in_cascade == cascade_cnt - 1) {
 593                         if (j == ICE_ACL_SCEN_RNG_CHK_IDX_IN_TCAM)
 594                                 val = ICE_AQC_ACL_BYTE_SEL_BASE_RNG_CHK;
 595                         else if (j == ICE_ACL_SCEN_PID_IDX_IN_TCAM)
 596                                 val = ICE_AQC_ACL_BYTE_SEL_BASE_PID;
 597                         else if (j == ICE_ACL_SCEN_PKT_DIR_IDX_IN_TCAM)
 598                                 val = ICE_AQC_ACL_BYTE_SEL_BASE_PKT_DIR;
 599                 }
 600
 601                 /* In case that scenario's width is greater than the width of
 602                  * the Byte selection base, we will not assign a value to the
 603                  * tcam_select[j]. As a result, the tcam_select[j] will have
 604                  * default value which is zero.
 605                  */
 606                 if (val > ICE_AQC_ACL_BYTE_SEL_BASE_RNG_CHK)
 607                         continue;
 608
 609                 scen_buf->tcam_cfg[tcam_idx].tcam_select[j] = val;
 610
 611                 idx++;
 612         }
 613 }
 614
 615 /**
 616  * ice_acl_set_scen_chnk_msk
 617  * @scen_buf: Pointer to the scenario buffer that needs to be populated
 618  * @scen: pointer to the available space for the scenario
 619  *
 620  * Set the chunk mask for the entries that will be used by this scenario
 621  */
 622 static void
 623 ice_acl_set_scen_chnk_msk(struct ice_aqc_acl_scen *scen_buf,
 624                           struct ice_acl_scen *scen)
 625 {
 626         u16 tcam_idx, num_cscd, units, cnt;
 627         u8 chnk_offst;
 628
 629         /* Determine the starting TCAM index and offset of the start entry */
 630         tcam_idx = ICE_ACL_TBL_TCAM_IDX(scen->start);
 631         chnk_offst = (u8)((scen->start % ICE_AQC_ACL_TCAM_DEPTH) /
 632                           ICE_ACL_ENTRY_ALLOC_UNIT);
 633
 634         /* Entries are allocated and tracked in multiple of 64's */
 635         units = scen->num_entry / ICE_ACL_ENTRY_ALLOC_UNIT;
 636
 637         /* Determine number of cascaded TCAMs */
 638         num_cscd = scen->width / ICE_AQC_ACL_KEY_WIDTH_BYTES;
 639
 640         for (cnt = 0; cnt < units; cnt++) {
 641                 u16 i;
 642
 643                 /* Set the corresponding bitmap of individual 64-entry
 644                  * chunk spans across a cascade of 1 or more TCAMs
 645                  * For each TCAM, there will be (ICE_AQC_ACL_TCAM_DEPTH
 646                  * / ICE_ACL_ENTRY_ALLOC_UNIT) or 8 chunks.
 647                  */
 648                 for (i = tcam_idx; i < tcam_idx + num_cscd; i++)
 649                         scen_buf->tcam_cfg[i].chnk_msk |= BIT(chnk_offst);
 650
 651                 chnk_offst = (chnk_offst + 1) % ICE_AQC_MAX_TCAM_ALLOC_UNITS;
 652                 if (!chnk_offst)
 653                         tcam_idx += num_cscd;
 654         }
 655 }
 656
 657 /**
 658  * ice_acl_assign_act_mem_for_scen
 659  * @tbl: pointer to ACL table structure
 660  * @scen: pointer to the scenario struct
 661  * @scen_buf: pointer to the available space for the scenario
 662  * @current_tcam_idx: theoretical index of the TCAM that we associated those
 663  *                    action memory banks with, at the table creation time.
 664  * @target_tcam_idx: index of the TCAM that we want to associate those action
 665  *                   memory banks with.
 666  */
 667 static void
 668 ice_acl_assign_act_mem_for_scen(struct ice_acl_tbl *tbl,
 669                                 struct ice_acl_scen *scen,
 670                                 struct ice_aqc_acl_scen *scen_buf,
 671                                 u8 current_tcam_idx,
 672                                 u8 target_tcam_idx)
 673 {
 674         u8 i;
 675
 676         for (i = 0; i < ICE_AQC_MAX_ACTION_MEMORIES; i++) {
 677                 struct ice_acl_act_mem *p_mem = &tbl->act_mems[i];
 678
 679                 if (p_mem->act_mem == ICE_ACL_ACT_PAIR_MEM_INVAL ||
 680                     p_mem->member_of_tcam != current_tcam_idx)
 681                         continue;
 682
 683                 scen_buf->act_mem_cfg[i] = target_tcam_idx;
 684                 scen_buf->act_mem_cfg[i] |= ICE_AQC_ACL_SCE_ACT_MEM_EN;
 685                 ice_set_bit(i, scen->act_mem_bitmap);
 686         }
 687 }
 688
 689 /**
 690  * ice_acl_commit_partition - Indicate if the specified partition is active
 691  * @hw: pointer to the hardware structure
 692  * @scen: pointer to the scenario struct
 693  * @commit: true if the partition is being commit
 694  */
 695 static void
 696 ice_acl_commit_partition(struct ice_hw *hw, struct ice_acl_scen *scen,
 697                          bool commit)
 698 {
 699         u16 tcam_idx, off, num_cscd, units, cnt;
 700
 701         /* Determine the starting TCAM index and offset of the start entry */
 702         tcam_idx = ICE_ACL_TBL_TCAM_IDX(scen->start);
 703         off = (scen->start % ICE_AQC_ACL_TCAM_DEPTH) /
 704                 ICE_ACL_ENTRY_ALLOC_UNIT;
 705
 706         /* Entries are allocated and tracked in multiple of 64's */
 707         units = scen->num_entry / ICE_ACL_ENTRY_ALLOC_UNIT;
 708
 709         /* Determine number of cascaded TCAM */
 710         num_cscd = scen->width / ICE_AQC_ACL_KEY_WIDTH_BYTES;
 711
 712         for (cnt = 0; cnt < units; cnt++) {
 713                 u16 w;
 714
 715                 /* Set/clear the corresponding bitmap of individual 64-entry
 716                  * chunk spans across a row of 1 or more TCAMs
 717                  */
 718                 for (w = 0; w < num_cscd; w++) {
 719                         u16 b;
 720
 721                         b = ((tcam_idx + w) * ICE_AQC_MAX_TCAM_ALLOC_UNITS) +
 722                                 off;
 723                         if (commit)
 724                                 ice_set_bit(b, hw->acl_tbl->avail);
 725                         else
 726                                 ice_clear_bit(b, hw->acl_tbl->avail);
 727                 }
 728
 729                 off = (off + 1) % ICE_AQC_MAX_TCAM_ALLOC_UNITS;
 730                 if (!off)
 731                         tcam_idx += num_cscd;
 732         }
 733 }
 734
 735 /**
 736  * ice_acl_create_scen
 737  * @hw: pointer to the hardware structure
 738  * @match_width: number of bytes to be matched in this scenario
 739  * @num_entries: number of entries to be allocated for the scenario
 740  * @scen_id: holds returned scenario ID if successful
 741  */
 742 enum ice_status
 743 ice_acl_create_scen(struct ice_hw *hw, u16 match_width, u16 num_entries,
 744                     u16 *scen_id)
 745 {
 746         u8 cascade_cnt, first_tcam, last_tcam, i, k;
 747         struct ice_aqc_acl_scen scen_buf;
 748         struct ice_acl_scen *scen;
 749         enum ice_status status;
 750
 751         if (!hw->acl_tbl)
 752                 return ICE_ERR_DOES_NOT_EXIST;
 753
 754         scen = (struct ice_acl_scen *)ice_malloc(hw, sizeof(*scen));
 755         if (!scen)
 756                 return ICE_ERR_NO_MEMORY;
 757
 758         scen->start = hw->acl_tbl->first_entry;
 759         scen->width = ICE_AQC_ACL_KEY_WIDTH_BYTES *
 760                 DIVIDE_AND_ROUND_UP(match_width, ICE_AQC_ACL_KEY_WIDTH_BYTES);
 761         scen->num_entry = num_entries;
 762
 763         status = ice_acl_alloc_partition(hw, scen);
 764         if (status) {
 765                 ice_free(hw, scen);
 766                 return status;
 767         }
 768
 769         ice_memset(&scen_buf, 0, sizeof(scen_buf), ICE_NONDMA_MEM);
 770
 771         /* Determine the number of cascade TCAMs, given the scenario's width */
 772         cascade_cnt = DIVIDE_AND_ROUND_UP(scen->width,
 773                                           ICE_AQC_ACL_KEY_WIDTH_BYTES);
 774         first_tcam = ICE_ACL_TBL_TCAM_IDX(scen->start);
 775         last_tcam = ICE_ACL_TBL_TCAM_IDX(scen->end);
 776
 777         /* For each scenario, we reserved last three bytes of scenario width for
 778          * packet direction flag, profile ID and range checker. Thus, we want to
 779          * return back to the caller the eff_width, pkt_dir_idx, rng_chk_idx and
 780          * pid_idx.
 781          */
 782         scen->eff_width = cascade_cnt * ICE_AQC_ACL_KEY_WIDTH_BYTES -
 783                 ICE_ACL_SCEN_MIN_WIDTH;
 784         scen->rng_chk_idx = (cascade_cnt - 1) * ICE_AQC_ACL_KEY_WIDTH_BYTES +
 785                 ICE_ACL_SCEN_RNG_CHK_IDX_IN_TCAM;
 786         scen->pid_idx = (cascade_cnt - 1) * ICE_AQC_ACL_KEY_WIDTH_BYTES +
 787                 ICE_ACL_SCEN_PID_IDX_IN_TCAM;
 788         scen->pkt_dir_idx = (cascade_cnt - 1) * ICE_AQC_ACL_KEY_WIDTH_BYTES +
 789                 ICE_ACL_SCEN_PKT_DIR_IDX_IN_TCAM;
 790
 791         /* set the chunk mask for the tcams */
 792         ice_acl_set_scen_chnk_msk(&scen_buf, scen);
 793
 794         /* set the TCAM select and start_cmp and start_set bits */
 795         k = first_tcam;
 796         /* set the START_SET bit at the beginning of the stack */
 797         scen_buf.tcam_cfg[k].start_cmp_set |= ICE_AQC_ACL_ALLOC_SCE_START_SET;
 798         while (k <= last_tcam) {
 799                 u8 last_tcam_idx_cascade = cascade_cnt + k - 1;
 800
 801                 /* set start_cmp for the first cascaded TCAM */
 802                 scen_buf.tcam_cfg[k].start_cmp_set |=
 803                         ICE_AQC_ACL_ALLOC_SCE_START_CMP;
 804
 805                 /* cascade TCAMs up to the width of the scenario */
 806                 for (i = k; i < cascade_cnt + k; i++) {
 807                         ice_acl_fill_tcam_select(&scen_buf, scen, i, i - k);
 808                         ice_acl_assign_act_mem_for_scen(hw->acl_tbl, scen,
 809                                                         &scen_buf,
 810                                                         i,
 811                                                         last_tcam_idx_cascade);
 812                 }
 813
 814                 k = i;
 815         }
 816
 817         /* We need to set the start_cmp bit for the unused TCAMs. */
 818         i = 0;
 819         while (i < first_tcam)
 820                 scen_buf.tcam_cfg[i++].start_cmp_set =
 821                                         ICE_AQC_ACL_ALLOC_SCE_START_CMP;
 822
 823         i = last_tcam + 1;
 824         while (i < ICE_AQC_ACL_SLICES)
 825                 scen_buf.tcam_cfg[i++].start_cmp_set =
 826                                         ICE_AQC_ACL_ALLOC_SCE_START_CMP;
 827
 828         status = ice_aq_alloc_acl_scen(hw, scen_id, &scen_buf, NULL);
 829         if (status) {
 830                 ice_debug(hw, ICE_DBG_ACL, "AQ allocation of ACL scenario failed. status: %d\n",
 831                           status);
 832                 ice_free(hw, scen);
 833                 return status;
 834         }
 835
 836         scen->id = *scen_id;
 837         ice_acl_commit_partition(hw, scen, false);
 838         ice_acl_init_entry(scen);
 839         LIST_ADD(&scen->list_entry, &hw->acl_tbl->scens);
 840
 841         return status;
 842 }
 843
 844 /**
 845  * ice_acl_destroy_tbl - Destroy a previously created LEM table for ACL
 846  * @hw: pointer to the HW struct
 847  */
 848 enum ice_status ice_acl_destroy_tbl(struct ice_hw *hw)
 849 {
 850         struct ice_acl_scen *pos_scen, *tmp_scen;
 851         struct ice_aqc_acl_generic resp_buf;
 852         struct ice_aqc_acl_scen buf;
 853         enum ice_status status;
 854         u8 i;
 855
 856         if (!hw->acl_tbl)
 857                 return ICE_ERR_DOES_NOT_EXIST;
 858
 859         /* Mark all the created scenario's TCAM to stop the packet lookup and
 860          * delete them afterward
 861          */
 862         LIST_FOR_EACH_ENTRY_SAFE(pos_scen, tmp_scen, &hw->acl_tbl->scens,
 863                                  ice_acl_scen, list_entry) {
 864                 status = ice_aq_query_acl_scen(hw, pos_scen->id, &buf, NULL);
 865                 if (status) {
 866                         ice_debug(hw, ICE_DBG_ACL, "ice_aq_query_acl_scen() failed. status: %d\n",
 867                                   status);
 868                         return status;
 869                 }
 870
 871                 for (i = 0; i < ICE_AQC_ACL_SLICES; i++) {
 872                         buf.tcam_cfg[i].chnk_msk = 0;
 873                         buf.tcam_cfg[i].start_cmp_set =
 874                                         ICE_AQC_ACL_ALLOC_SCE_START_CMP;
 875                 }
 876
 877                 for (i = 0; i < ICE_AQC_MAX_ACTION_MEMORIES; i++)
 878                         buf.act_mem_cfg[i] = 0;
 879
 880                 status = ice_aq_update_acl_scen(hw, pos_scen->id, &buf, NULL);
 881                 if (status) {
 882                         ice_debug(hw, ICE_DBG_ACL, "ice_aq_update_acl_scen() failed. status: %d\n",
 883                                   status);
 884                         return status;
 885                 }
 886
 887                 status = ice_acl_destroy_scen(hw, pos_scen->id);
 888                 if (status) {
 889                         ice_debug(hw, ICE_DBG_ACL, "deletion of scenario failed. status: %d\n",
 890                                   status);
 891                         return status;
 892                 }
 893         }
 894
 895         /* call the AQ command to destroy the ACL table */
 896         status = ice_aq_dealloc_acl_tbl(hw, hw->acl_tbl->id, &resp_buf, NULL);
 897         if (status) {
 898                 ice_debug(hw, ICE_DBG_ACL, "AQ de-allocation of ACL failed. status: %d\n",
 899                           status);
 900                 return status;
 901         }
 902
 903         ice_free(hw, hw->acl_tbl);
 904         hw->acl_tbl = NULL;
 905
 906         return ICE_SUCCESS;
 907 }
 908
 909 /**
 910  * ice_acl_add_entry - Add a flow entry to an ACL scenario
 911  * @hw: pointer to the HW struct
 912  * @scen: scenario to add the entry to
 913  * @prior: priority level of the entry being added
 914  * @keys: buffer of the value of the key to be programmed to the ACL entry
 915  * @inverts: buffer of the value of the key inverts to be programmed
 916  * @acts: pointer to a buffer containing formatted actions
 917  * @acts_cnt: indicates the number of actions stored in "acts"
 918  * @entry_idx: returned scenario relative index of the added flow entry
 919  *
 920  * Given an ACL table and a scenario, to add the specified key and key invert
 921  * to an available entry in the specified scenario.
 922  * The "keys" and "inverts" buffers must be of the size which is the same as
 923  * the scenario's width
 924  */
 925 enum ice_status
 926 ice_acl_add_entry(struct ice_hw *hw, struct ice_acl_scen *scen,
 927                   enum ice_acl_entry_prior prior, u8 *keys, u8 *inverts,
 928                   struct ice_acl_act_entry *acts, u8 acts_cnt, u16 *entry_idx)
 929 {
 930         u8 i, entry_tcam, num_cscd, offset;
 931         struct ice_aqc_acl_data buf;
 932         enum ice_status status = ICE_SUCCESS;
 933         u16 idx;
 934
 935         if (!scen)
 936                 return ICE_ERR_DOES_NOT_EXIST;
 937
 938         *entry_idx = ice_acl_scen_assign_entry_idx(scen, prior);
 939         if (*entry_idx >= scen->num_entry) {
 940                 *entry_idx = 0;
 941                 return ICE_ERR_MAX_LIMIT;
 942         }
 943
 944         /* Determine number of cascaded TCAMs */
 945         num_cscd = DIVIDE_AND_ROUND_UP(scen->width,
 946                                        ICE_AQC_ACL_KEY_WIDTH_BYTES);
 947
 948         entry_tcam = ICE_ACL_TBL_TCAM_IDX(scen->start);
 949         idx = ICE_ACL_TBL_TCAM_ENTRY_IDX(scen->start + *entry_idx);
 950
 951         ice_memset(&buf, 0, sizeof(buf), ICE_NONDMA_MEM);
 952         for (i = 0; i < num_cscd; i++) {
 953                 /* If the key spans more than one TCAM in the case of cascaded
 954                  * TCAMs, the key and key inverts need to be properly split
 955                  * among TCAMs.E.g.bytes 0 - 4 go to an index in the first TCAM
 956                  * and bytes 5 - 9 go to the same index in the next TCAM, etc.
 957                  * If the entry spans more than one TCAM in a cascaded TCAM
 958                  * mode, the programming of the entries in the TCAMs must be in
 959                  * reversed order - the TCAM entry of the rightmost TCAM should
 960                  * be programmed first; the TCAM entry of the leftmost TCAM
 961                  * should be programmed last.
 962                  */
 963                 offset = num_cscd - i - 1;
 964                 ice_memcpy(&buf.entry_key.val,
 965                            &keys[offset * sizeof(buf.entry_key.val)],
 966                            sizeof(buf.entry_key.val), ICE_NONDMA_TO_NONDMA);
 967                 ice_memcpy(&buf.entry_key_invert.val,
 968                            &inverts[offset * sizeof(buf.entry_key_invert.val)],
 969                            sizeof(buf.entry_key_invert.val),
 970                            ICE_NONDMA_TO_NONDMA);
 971                 status = ice_aq_program_acl_entry(hw, entry_tcam + offset, idx,
 972                                                   &buf, NULL);
 973                 if (status) {
 974                         ice_debug(hw, ICE_DBG_ACL, "aq program acl entry failed status: %d\n",
 975                                   status);
 976                         goto out;
 977                 }
 978         }
 979
 980         /* Program the action memory */
 981         status = ice_acl_prog_act(hw, scen, acts, acts_cnt, *entry_idx);
 982
 983 out:
 984         if (status) {
 985                 ice_acl_rem_entry(hw, scen, *entry_idx);
 986                 *entry_idx = 0;
 987         }
 988
 989         return status;
 990 }
 991
 992 /**
 993  * ice_acl_prog_act - Program a scenario's action memory
 994  * @hw: pointer to the HW struct
 995  * @scen: scenario to add the entry to
 996  * @acts: pointer to a buffer containing formatted actions
 997  * @acts_cnt: indicates the number of actions stored in "acts"
 998  * @entry_idx: scenario relative index of the added flow entry
 999  *
1000  * Program a scenario's action memory
1001  */
1002 enum ice_status
1003 ice_acl_prog_act(struct ice_hw *hw, struct ice_acl_scen *scen,
1004                  struct ice_acl_act_entry *acts, u8 acts_cnt,
1005                  u16 entry_idx)
1006 {
1007         u8 entry_tcam, num_cscd, i, actx_idx = 0;
1008         struct ice_aqc_actpair act_buf;
1009         enum ice_status status = ICE_SUCCESS;
1010         u16 idx;
1011
1012         if (entry_idx >= scen->num_entry)
1013                 return ICE_ERR_MAX_LIMIT;
1014
1015         ice_memset(&act_buf, 0, sizeof(act_buf), ICE_NONDMA_MEM);
1016
1017         /* Determine number of cascaded TCAMs */
1018         num_cscd = DIVIDE_AND_ROUND_UP(scen->width,
1019                                        ICE_AQC_ACL_KEY_WIDTH_BYTES);
1020
1021         entry_tcam = ICE_ACL_TBL_TCAM_IDX(scen->start);
1022         idx = ICE_ACL_TBL_TCAM_ENTRY_IDX(scen->start + entry_idx);
1023
1024         ice_for_each_set_bit(i, scen->act_mem_bitmap,
1025                              ICE_AQC_MAX_ACTION_MEMORIES) {
1026                 struct ice_acl_act_mem *mem = &hw->acl_tbl->act_mems[i];
1027
1028                 if (actx_idx >= acts_cnt)
1029                         break;
1030                 if (mem->member_of_tcam >= entry_tcam &&
1031                     mem->member_of_tcam < entry_tcam + num_cscd) {
1032                         ice_memcpy(&act_buf.act[0], &acts[actx_idx],
1033                                    sizeof(struct ice_acl_act_entry),
1034                                    ICE_NONDMA_TO_NONDMA);
1035
1036                         if (++actx_idx < acts_cnt) {
1037                                 ice_memcpy(&act_buf.act[1], &acts[actx_idx],
1038                                            sizeof(struct ice_acl_act_entry),
1039                                            ICE_NONDMA_TO_NONDMA);
1040                         }
1041
1042                         status = ice_aq_program_actpair(hw, i, idx, &act_buf,
1043                                                         NULL);
1044                         if (status) {
1045                                 ice_debug(hw, ICE_DBG_ACL, "program actpair failed status: %d\n",
1046                                           status);
1047                                 break;
1048                         }
1049                         actx_idx++;
1050                 }
1051         }
1052
1053         if (!status && actx_idx < acts_cnt)
1054                 status = ICE_ERR_MAX_LIMIT;
1055
1056         return status;
1057 }
1058
1059 /**
1060  * ice_acl_rem_entry - Remove a flow entry from an ACL scenario
1061  * @hw: pointer to the HW struct
1062  * @scen: scenario to remove the entry from
1063  * @entry_idx: the scenario-relative index of the flow entry being removed
1064  */
1065 enum ice_status
1066 ice_acl_rem_entry(struct ice_hw *hw, struct ice_acl_scen *scen, u16 entry_idx)
1067 {
1068         struct ice_aqc_actpair act_buf;
1069         struct ice_aqc_acl_data buf;
1070         u8 entry_tcam, num_cscd, i;
1071         enum ice_status status = ICE_SUCCESS;
1072         u16 idx;
1073
1074         if (!scen)
1075                 return ICE_ERR_DOES_NOT_EXIST;
1076
1077         if (entry_idx >= scen->num_entry)
1078                 return ICE_ERR_MAX_LIMIT;
1079
1080         if (!ice_is_bit_set(scen->entry_bitmap, entry_idx))
1081                 return ICE_ERR_DOES_NOT_EXIST;
1082
1083         /* Determine number of cascaded TCAMs */
1084         num_cscd = DIVIDE_AND_ROUND_UP(scen->width,
1085                                        ICE_AQC_ACL_KEY_WIDTH_BYTES);
1086
1087         entry_tcam = ICE_ACL_TBL_TCAM_IDX(scen->start);
1088         idx = ICE_ACL_TBL_TCAM_ENTRY_IDX(scen->start + entry_idx);
1089
1090         /* invalidate the flow entry */
1091         ice_memset(&buf, 0, sizeof(buf), ICE_NONDMA_MEM);
1092         for (i = 0; i < num_cscd; i++) {
1093                 status = ice_aq_program_acl_entry(hw, entry_tcam + i, idx, &buf,
1094                                                   NULL);
1095                 if (status)
1096                         ice_debug(hw, ICE_DBG_ACL, "AQ program ACL entry failed status: %d\n",
1097                                   status);
1098         }
1099
1100         ice_memset(&act_buf, 0, sizeof(act_buf), ICE_NONDMA_MEM);
1101
1102         ice_for_each_set_bit(i, scen->act_mem_bitmap,
1103                              ICE_AQC_MAX_ACTION_MEMORIES) {
1104                 struct ice_acl_act_mem *mem = &hw->acl_tbl->act_mems[i];
1105
1106                 if (mem->member_of_tcam >= entry_tcam &&
1107                     mem->member_of_tcam < entry_tcam + num_cscd) {
1108                         /* Invalidate allocated action pairs */
1109                         status = ice_aq_program_actpair(hw, i, idx, &act_buf,
1110                                                         NULL);
1111                         if (status)
1112                                 ice_debug(hw, ICE_DBG_ACL, "program actpair failed status: %d\n",
1113                                           status);
1114                 }
1115         }
1116
1117         ice_acl_scen_free_entry_idx(scen, entry_idx);
1118
1119         return status;
1120 }
1121
1122 /**
1123  * ice_acl_destroy_scen - Destroy an ACL scenario
1124  * @hw: pointer to the HW struct
1125  * @scen_id: ID of the remove scenario
1126  */
1127 enum ice_status ice_acl_destroy_scen(struct ice_hw *hw, u16 scen_id)
1128 {
1129         struct ice_acl_scen *scen, *tmp_scen;
1130         struct ice_flow_prof *p, *tmp;
1131         enum ice_status status;
1132
1133         if (!hw->acl_tbl)
1134                 return ICE_ERR_DOES_NOT_EXIST;
1135
1136         /* Remove profiles that use "scen_id" scenario */
1137         LIST_FOR_EACH_ENTRY_SAFE(p, tmp, &hw->fl_profs[ICE_BLK_ACL],
1138                                  ice_flow_prof, l_entry)
1139                 if (p->cfg.scen && p->cfg.scen->id == scen_id) {
1140                         status = ice_flow_rem_prof(hw, ICE_BLK_ACL, p->id);
1141                         if (status) {
1142                                 ice_debug(hw, ICE_DBG_ACL,
1143                                           "ice_flow_rem_prof failed. status: %d\n",
1144                                           status);
1145                                 goto exit;
1146                         }
1147                 }
1148
1149         /* Call the AQ command to destroy the targeted scenario */
1150         status = ice_aq_dealloc_acl_scen(hw, scen_id, NULL);
1151
1152         if (status) {
1153                 ice_debug(hw, ICE_DBG_ACL,
1154                           "AQ de-allocation of scenario failed. status: %d\n",
1155                           status);
1156                 goto exit;
1157         }
1158
1159         /* Remove scenario from hw->acl_tbl->scens */
1160         LIST_FOR_EACH_ENTRY_SAFE(scen, tmp_scen, &hw->acl_tbl->scens,
1161                                  ice_acl_scen, list_entry)
1162                 if (scen->id == scen_id) {
1163                         LIST_DEL(&scen->list_entry);
1164                         ice_free(hw, scen);
1165                 }
1166 exit:
1167         return status;
1168 }