drivers/net/ice/ice_rxtx.h

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  * Copyright(c) 2018 Intel Corporation
   3  */
   4
   5 #ifndef _ICE_RXTX_H_
   6 #define _ICE_RXTX_H_
   7
   8 #include "rte_pmd_ice.h"
   9 #include "ice_ethdev.h"
  10
  11 #define ICE_ALIGN_RING_DESC  32
  12 #define ICE_MIN_RING_DESC    64
  13 #define ICE_MAX_RING_DESC    4096
  14 #define ICE_DMA_MEM_ALIGN    4096
  15 #define ICE_RING_BASE_ALIGN  128
  16
  17 #define ICE_RX_MAX_BURST 32
  18 #define ICE_TX_MAX_BURST 32
  19
  20 #define ICE_CHK_Q_ENA_COUNT        100
  21 #define ICE_CHK_Q_ENA_INTERVAL_US  100
  22
  23 #ifdef RTE_LIBRTE_ICE_16BYTE_RX_DESC
  24 #define ice_rx_flex_desc ice_16b_rx_flex_desc
  25 #else
  26 #define ice_rx_flex_desc ice_32b_rx_flex_desc
  27 #endif
  28
  29 #define ICE_SUPPORT_CHAIN_NUM 5
  30
  31 #define ICE_TD_CMD                      ICE_TX_DESC_CMD_EOP
  32
  33 #define ICE_VPMD_RX_BURST           32
  34 #define ICE_VPMD_TX_BURST           32
  35 #define ICE_RXQ_REARM_THRESH        32
  36 #define ICE_MAX_RX_BURST            ICE_RXQ_REARM_THRESH
  37 #define ICE_TX_MAX_FREE_BUF_SZ      64
  38 #define ICE_DESCS_PER_LOOP          4
  39
  40 typedef void (*ice_rx_release_mbufs_t)(struct ice_rx_queue *rxq);
  41 typedef void (*ice_tx_release_mbufs_t)(struct ice_tx_queue *txq);
  42
  43 struct ice_rx_entry {
  44         struct rte_mbuf *mbuf;
  45 };
  46
  47 struct ice_rx_queue {
  48         struct rte_mempool *mp; /* mbuf pool to populate RX ring */
  49         volatile union ice_rx_flex_desc *rx_ring;/* RX ring virtual address */
  50         rte_iova_t rx_ring_dma; /* RX ring DMA address */
  51         struct ice_rx_entry *sw_ring; /* address of RX soft ring */
  52         uint16_t nb_rx_desc; /* number of RX descriptors */
  53         uint16_t rx_free_thresh; /* max free RX desc to hold */
  54         uint16_t rx_tail; /* current value of tail */
  55         uint16_t nb_rx_hold; /* number of held free RX desc */
  56         struct rte_mbuf *pkt_first_seg; /**< first segment of current packet */
  57         struct rte_mbuf *pkt_last_seg; /**< last segment of current packet */
  58         uint16_t rx_nb_avail; /**< number of staged packets ready */
  59         uint16_t rx_next_avail; /**< index of next staged packets */
  60         uint16_t rx_free_trigger; /**< triggers rx buffer allocation */
  61         struct rte_mbuf fake_mbuf; /**< dummy mbuf */
  62         struct rte_mbuf *rx_stage[ICE_RX_MAX_BURST * 2];
  63
  64         uint16_t rxrearm_nb;    /**< number of remaining to be re-armed */
  65         uint16_t rxrearm_start; /**< the idx we start the re-arming from */
  66         uint64_t mbuf_initializer; /**< value to init mbufs */
  67
  68         uint8_t port_id; /* device port ID */
  69         uint8_t crc_len; /* 0 if CRC stripped, 4 otherwise */
  70         uint16_t queue_id; /* RX queue index */
  71         uint16_t reg_idx; /* RX queue register index */
  72         uint8_t drop_en; /* if not 0, set register bit */
  73         volatile uint8_t *qrx_tail; /* register address of tail */
  74         struct ice_vsi *vsi; /* the VSI this queue belongs to */
  75         uint16_t rx_buf_len; /* The packet buffer size */
  76         uint16_t rx_hdr_len; /* The header buffer size */
  77         uint16_t max_pkt_len; /* Maximum packet length */
  78         bool q_set; /* indicate if rx queue has been configured */
  79         bool rx_deferred_start; /* don't start this queue in dev start */
  80         uint8_t proto_xtr; /* Protocol extraction from flexible descriptor */
  81         ice_rx_release_mbufs_t rx_rel_mbufs;
  82 };
  83
  84 struct ice_tx_entry {
  85         struct rte_mbuf *mbuf;
  86         uint16_t next_id;
  87         uint16_t last_id;
  88 };
  89
  90 struct ice_tx_queue {
  91         uint16_t nb_tx_desc; /* number of TX descriptors */
  92         rte_iova_t tx_ring_dma; /* TX ring DMA address */
  93         volatile struct ice_tx_desc *tx_ring; /* TX ring virtual address */
  94         struct ice_tx_entry *sw_ring; /* virtual address of SW ring */
  95         uint16_t tx_tail; /* current value of tail register */
  96         volatile uint8_t *qtx_tail; /* register address of tail */
  97         uint16_t nb_tx_used; /* number of TX desc used since RS bit set */
  98         /* index to last TX descriptor to have been cleaned */
  99         uint16_t last_desc_cleaned;
 100         /* Total number of TX descriptors ready to be allocated. */
 101         uint16_t nb_tx_free;
 102         /* Start freeing TX buffers if there are less free descriptors than
 103          * this value.
 104          */
 105         uint16_t tx_free_thresh;
 106         /* Number of TX descriptors to use before RS bit is set. */
 107         uint16_t tx_rs_thresh;
 108         uint8_t pthresh; /**< Prefetch threshold register. */
 109         uint8_t hthresh; /**< Host threshold register. */
 110         uint8_t wthresh; /**< Write-back threshold reg. */
 111         uint8_t port_id; /* Device port identifier. */
 112         uint16_t queue_id; /* TX queue index. */
 113         uint32_t q_teid; /* TX schedule node id. */
 114         uint16_t reg_idx;
 115         uint64_t offloads;
 116         struct ice_vsi *vsi; /* the VSI this queue belongs to */
 117         uint16_t tx_next_dd;
 118         uint16_t tx_next_rs;
 119         bool tx_deferred_start; /* don't start this queue in dev start */
 120         bool q_set; /* indicate if tx queue has been configured */
 121         ice_tx_release_mbufs_t tx_rel_mbufs;
 122 };
 123
 124 /* Offload features */
 125 union ice_tx_offload {
 126         uint64_t data;
 127         struct {
 128                 uint64_t l2_len:7; /* L2 (MAC) Header Length. */
 129                 uint64_t l3_len:9; /* L3 (IP) Header Length. */
 130                 uint64_t l4_len:8; /* L4 Header Length. */
 131                 uint64_t tso_segsz:16; /* TCP TSO segment size */
 132                 uint64_t outer_l2_len:8; /* outer L2 Header Length */
 133                 uint64_t outer_l3_len:16; /* outer L3 Header Length */
 134         };
 135 };
 136
 137 int ice_rx_queue_setup(struct rte_eth_dev *dev,
 138                        uint16_t queue_idx,
 139                        uint16_t nb_desc,
 140                        unsigned int socket_id,
 141                        const struct rte_eth_rxconf *rx_conf,
 142                        struct rte_mempool *mp);
 143 int ice_tx_queue_setup(struct rte_eth_dev *dev,
 144                        uint16_t queue_idx,
 145                        uint16_t nb_desc,
 146                        unsigned int socket_id,
 147                        const struct rte_eth_txconf *tx_conf);
 148 int ice_rx_queue_start(struct rte_eth_dev *dev, uint16_t rx_queue_id);
 149 int ice_rx_queue_stop(struct rte_eth_dev *dev, uint16_t rx_queue_id);
 150 int ice_tx_queue_start(struct rte_eth_dev *dev, uint16_t tx_queue_id);
 151 int ice_tx_queue_stop(struct rte_eth_dev *dev, uint16_t tx_queue_id);
 152 void ice_rx_queue_release(void *rxq);
 153 void ice_tx_queue_release(void *txq);
 154 void ice_clear_queues(struct rte_eth_dev *dev);
 155 void ice_free_queues(struct rte_eth_dev *dev);
 156 uint16_t ice_recv_pkts(void *rx_queue, struct rte_mbuf **rx_pkts,
 157                        uint16_t nb_pkts);
 158 uint16_t ice_xmit_pkts(void *tx_queue, struct rte_mbuf **tx_pkts,
 159                        uint16_t nb_pkts);
 160 void ice_set_rx_function(struct rte_eth_dev *dev);
 161 uint16_t ice_prep_pkts(__rte_unused void *tx_queue, struct rte_mbuf **tx_pkts,
 162                        uint16_t nb_pkts);
 163 void ice_set_tx_function_flag(struct rte_eth_dev *dev,
 164                               struct ice_tx_queue *txq);
 165 void ice_set_tx_function(struct rte_eth_dev *dev);
 166 uint32_t ice_rx_queue_count(struct rte_eth_dev *dev, uint16_t rx_queue_id);
 167 void ice_rxq_info_get(struct rte_eth_dev *dev, uint16_t queue_id,
 168                       struct rte_eth_rxq_info *qinfo);
 169 void ice_txq_info_get(struct rte_eth_dev *dev, uint16_t queue_id,
 170                       struct rte_eth_txq_info *qinfo);
 171 int ice_rx_descriptor_status(void *rx_queue, uint16_t offset);
 172 int ice_tx_descriptor_status(void *tx_queue, uint16_t offset);
 173 void ice_set_default_ptype_table(struct rte_eth_dev *dev);
 174 const uint32_t *ice_dev_supported_ptypes_get(struct rte_eth_dev *dev);
 175
 176 int ice_rx_vec_dev_check(struct rte_eth_dev *dev);
 177 int ice_tx_vec_dev_check(struct rte_eth_dev *dev);
 178 int ice_rxq_vec_setup(struct ice_rx_queue *rxq);
 179 int ice_txq_vec_setup(struct ice_tx_queue *txq);
 180 uint16_t ice_recv_pkts_vec(void *rx_queue, struct rte_mbuf **rx_pkts,
 181                            uint16_t nb_pkts);
 182 uint16_t ice_recv_scattered_pkts_vec(void *rx_queue, struct rte_mbuf **rx_pkts,
 183                                      uint16_t nb_pkts);
 184 uint16_t ice_xmit_pkts_vec(void *tx_queue, struct rte_mbuf **tx_pkts,
 185                            uint16_t nb_pkts);
 186 uint16_t ice_recv_pkts_vec_avx2(void *rx_queue, struct rte_mbuf **rx_pkts,
 187                                 uint16_t nb_pkts);
 188 uint16_t ice_recv_scattered_pkts_vec_avx2(void *rx_queue,
 189                                           struct rte_mbuf **rx_pkts,
 190                                           uint16_t nb_pkts);
 191 uint16_t ice_xmit_pkts_vec_avx2(void *tx_queue, struct rte_mbuf **tx_pkts,
 192                                 uint16_t nb_pkts);
 193 #endif /* _ICE_RXTX_H_ */