net/i40e: fix Rx packet statistics
[dpdk.git] / drivers / net / ice / ice_rxtx.h
1 /* SPDX-License-Identifier: BSD-3-Clause
2  * Copyright(c) 2018 Intel Corporation
3  */
4
5 #ifndef _ICE_RXTX_H_
6 #define _ICE_RXTX_H_
7
8 #include "ice_ethdev.h"
9
10 #define ICE_ALIGN_RING_DESC  32
11 #define ICE_MIN_RING_DESC    64
12 #define ICE_MAX_RING_DESC    4096
13 #define ICE_DMA_MEM_ALIGN    4096
14 #define ICE_RING_BASE_ALIGN  128
15
16 #define ICE_RX_MAX_BURST 32
17 #define ICE_TX_MAX_BURST 32
18
19 #define ICE_CHK_Q_ENA_COUNT        100
20 #define ICE_CHK_Q_ENA_INTERVAL_US  100
21
22 #ifdef RTE_LIBRTE_ICE_16BYTE_RX_DESC
23 #define ice_rx_flex_desc ice_16b_rx_flex_desc
24 #else
25 #define ice_rx_flex_desc ice_32b_rx_flex_desc
26 #endif
27
28 #define ICE_SUPPORT_CHAIN_NUM 5
29
30 #define ICE_TD_CMD                      ICE_TX_DESC_CMD_EOP
31
32 #define ICE_VPMD_RX_BURST           32
33 #define ICE_VPMD_TX_BURST           32
34 #define ICE_RXQ_REARM_THRESH        64
35 #define ICE_MAX_RX_BURST            ICE_RXQ_REARM_THRESH
36 #define ICE_TX_MAX_FREE_BUF_SZ      64
37 #define ICE_DESCS_PER_LOOP          4
38
39 #define ICE_FDIR_PKT_LEN        512
40
41 #define ICE_RXDID_COMMS_OVS     22
42
43 extern uint64_t ice_timestamp_dynflag;
44 extern int ice_timestamp_dynfield_offset;
45
46 typedef void (*ice_rx_release_mbufs_t)(struct ice_rx_queue *rxq);
47 typedef void (*ice_tx_release_mbufs_t)(struct ice_tx_queue *txq);
48 typedef void (*ice_rxd_to_pkt_fields_t)(struct ice_rx_queue *rxq,
49                                         struct rte_mbuf *mb,
50                                         volatile union ice_rx_flex_desc *rxdp);
51
52 struct ice_rx_entry {
53         struct rte_mbuf *mbuf;
54 };
55
56 struct ice_rx_queue {
57         struct rte_mempool *mp; /* mbuf pool to populate RX ring */
58         volatile union ice_rx_flex_desc *rx_ring;/* RX ring virtual address */
59         rte_iova_t rx_ring_dma; /* RX ring DMA address */
60         struct ice_rx_entry *sw_ring; /* address of RX soft ring */
61         uint16_t nb_rx_desc; /* number of RX descriptors */
62         uint16_t rx_free_thresh; /* max free RX desc to hold */
63         uint16_t rx_tail; /* current value of tail */
64         uint16_t nb_rx_hold; /* number of held free RX desc */
65         struct rte_mbuf *pkt_first_seg; /**< first segment of current packet */
66         struct rte_mbuf *pkt_last_seg; /**< last segment of current packet */
67         uint16_t rx_nb_avail; /**< number of staged packets ready */
68         uint16_t rx_next_avail; /**< index of next staged packets */
69         uint16_t rx_free_trigger; /**< triggers rx buffer allocation */
70         struct rte_mbuf fake_mbuf; /**< dummy mbuf */
71         struct rte_mbuf *rx_stage[ICE_RX_MAX_BURST * 2];
72
73         uint16_t rxrearm_nb;    /**< number of remaining to be re-armed */
74         uint16_t rxrearm_start; /**< the idx we start the re-arming from */
75         uint64_t mbuf_initializer; /**< value to init mbufs */
76
77         uint16_t port_id; /* device port ID */
78         uint8_t crc_len; /* 0 if CRC stripped, 4 otherwise */
79         uint8_t fdir_enabled; /* 0 if FDIR disabled, 1 when enabled */
80         uint16_t queue_id; /* RX queue index */
81         uint16_t reg_idx; /* RX queue register index */
82         uint8_t drop_en; /* if not 0, set register bit */
83         volatile uint8_t *qrx_tail; /* register address of tail */
84         struct ice_vsi *vsi; /* the VSI this queue belongs to */
85         uint16_t rx_buf_len; /* The packet buffer size */
86         uint16_t rx_hdr_len; /* The header buffer size */
87         uint16_t max_pkt_len; /* Maximum packet length */
88         bool q_set; /* indicate if rx queue has been configured */
89         bool rx_deferred_start; /* don't start this queue in dev start */
90         uint8_t proto_xtr; /* Protocol extraction from flexible descriptor */
91         uint64_t xtr_ol_flag; /* Protocol extraction offload flag */
92         ice_rxd_to_pkt_fields_t rxd_to_pkt_fields; /* handle FlexiMD by RXDID */
93         ice_rx_release_mbufs_t rx_rel_mbufs;
94         uint64_t offloads;
95         uint32_t time_high;
96         const struct rte_memzone *mz;
97 };
98
99 struct ice_tx_entry {
100         struct rte_mbuf *mbuf;
101         uint16_t next_id;
102         uint16_t last_id;
103 };
104
105 struct ice_vec_tx_entry {
106         struct rte_mbuf *mbuf;
107 };
108
109 struct ice_tx_queue {
110         uint16_t nb_tx_desc; /* number of TX descriptors */
111         rte_iova_t tx_ring_dma; /* TX ring DMA address */
112         volatile struct ice_tx_desc *tx_ring; /* TX ring virtual address */
113         struct ice_tx_entry *sw_ring; /* virtual address of SW ring */
114         uint16_t tx_tail; /* current value of tail register */
115         volatile uint8_t *qtx_tail; /* register address of tail */
116         uint16_t nb_tx_used; /* number of TX desc used since RS bit set */
117         /* index to last TX descriptor to have been cleaned */
118         uint16_t last_desc_cleaned;
119         /* Total number of TX descriptors ready to be allocated. */
120         uint16_t nb_tx_free;
121         /* Start freeing TX buffers if there are less free descriptors than
122          * this value.
123          */
124         uint16_t tx_free_thresh;
125         /* Number of TX descriptors to use before RS bit is set. */
126         uint16_t tx_rs_thresh;
127         uint8_t pthresh; /**< Prefetch threshold register. */
128         uint8_t hthresh; /**< Host threshold register. */
129         uint8_t wthresh; /**< Write-back threshold reg. */
130         uint16_t port_id; /* Device port identifier. */
131         uint16_t queue_id; /* TX queue index. */
132         uint32_t q_teid; /* TX schedule node id. */
133         uint16_t reg_idx;
134         uint64_t offloads;
135         struct ice_vsi *vsi; /* the VSI this queue belongs to */
136         uint16_t tx_next_dd;
137         uint16_t tx_next_rs;
138         bool tx_deferred_start; /* don't start this queue in dev start */
139         bool q_set; /* indicate if tx queue has been configured */
140         ice_tx_release_mbufs_t tx_rel_mbufs;
141         const struct rte_memzone *mz;
142 };
143
144 /* Offload features */
145 union ice_tx_offload {
146         uint64_t data;
147         struct {
148                 uint64_t l2_len:7; /* L2 (MAC) Header Length. */
149                 uint64_t l3_len:9; /* L3 (IP) Header Length. */
150                 uint64_t l4_len:8; /* L4 Header Length. */
151                 uint64_t tso_segsz:16; /* TCP TSO segment size */
152                 uint64_t outer_l2_len:8; /* outer L2 Header Length */
153                 uint64_t outer_l3_len:16; /* outer L3 Header Length */
154         };
155 };
156
157 /* Rx Flex Descriptor for Comms Package Profile
158  * RxDID Profile ID 22 (swap Hash and FlowID)
159  * Flex-field 0: Flow ID lower 16-bits
160  * Flex-field 1: Flow ID upper 16-bits
161  * Flex-field 2: RSS hash lower 16-bits
162  * Flex-field 3: RSS hash upper 16-bits
163  * Flex-field 4: AUX0
164  * Flex-field 5: AUX1
165  */
166 struct ice_32b_rx_flex_desc_comms_ovs {
167         /* Qword 0 */
168         u8 rxdid;
169         u8 mir_id_umb_cast;
170         __le16 ptype_flexi_flags0;
171         __le16 pkt_len;
172         __le16 hdr_len_sph_flex_flags1;
173
174         /* Qword 1 */
175         __le16 status_error0;
176         __le16 l2tag1;
177         __le32 flow_id;
178
179         /* Qword 2 */
180         __le16 status_error1;
181         u8 flexi_flags2;
182         u8 ts_low;
183         __le16 l2tag2_1st;
184         __le16 l2tag2_2nd;
185
186         /* Qword 3 */
187         __le32 rss_hash;
188         union {
189                 struct {
190                         __le16 aux0;
191                         __le16 aux1;
192                 } flex;
193                 __le32 ts_high;
194         } flex_ts;
195 };
196
197 int ice_rx_queue_setup(struct rte_eth_dev *dev,
198                        uint16_t queue_idx,
199                        uint16_t nb_desc,
200                        unsigned int socket_id,
201                        const struct rte_eth_rxconf *rx_conf,
202                        struct rte_mempool *mp);
203 int ice_tx_queue_setup(struct rte_eth_dev *dev,
204                        uint16_t queue_idx,
205                        uint16_t nb_desc,
206                        unsigned int socket_id,
207                        const struct rte_eth_txconf *tx_conf);
208 int ice_rx_queue_start(struct rte_eth_dev *dev, uint16_t rx_queue_id);
209 int ice_rx_queue_stop(struct rte_eth_dev *dev, uint16_t rx_queue_id);
210 int ice_tx_queue_start(struct rte_eth_dev *dev, uint16_t tx_queue_id);
211 int ice_tx_queue_stop(struct rte_eth_dev *dev, uint16_t tx_queue_id);
212 int ice_fdir_rx_queue_start(struct rte_eth_dev *dev, uint16_t rx_queue_id);
213 int ice_fdir_tx_queue_start(struct rte_eth_dev *dev, uint16_t tx_queue_id);
214 int ice_fdir_rx_queue_stop(struct rte_eth_dev *dev, uint16_t rx_queue_id);
215 int ice_fdir_tx_queue_stop(struct rte_eth_dev *dev, uint16_t tx_queue_id);
216 void ice_rx_queue_release(void *rxq);
217 void ice_tx_queue_release(void *txq);
218 void ice_dev_rx_queue_release(struct rte_eth_dev *dev, uint16_t qid);
219 void ice_dev_tx_queue_release(struct rte_eth_dev *dev, uint16_t qid);
220 void ice_free_queues(struct rte_eth_dev *dev);
221 int ice_fdir_setup_tx_resources(struct ice_pf *pf);
222 int ice_fdir_setup_rx_resources(struct ice_pf *pf);
223 uint16_t ice_recv_pkts(void *rx_queue, struct rte_mbuf **rx_pkts,
224                        uint16_t nb_pkts);
225 uint16_t ice_xmit_pkts(void *tx_queue, struct rte_mbuf **tx_pkts,
226                        uint16_t nb_pkts);
227 void ice_set_rx_function(struct rte_eth_dev *dev);
228 uint16_t ice_prep_pkts(__rte_unused void *tx_queue, struct rte_mbuf **tx_pkts,
229                        uint16_t nb_pkts);
230 void ice_set_tx_function_flag(struct rte_eth_dev *dev,
231                               struct ice_tx_queue *txq);
232 void ice_set_tx_function(struct rte_eth_dev *dev);
233 uint32_t ice_rx_queue_count(struct rte_eth_dev *dev, uint16_t rx_queue_id);
234 void ice_rxq_info_get(struct rte_eth_dev *dev, uint16_t queue_id,
235                       struct rte_eth_rxq_info *qinfo);
236 void ice_txq_info_get(struct rte_eth_dev *dev, uint16_t queue_id,
237                       struct rte_eth_txq_info *qinfo);
238 int ice_rx_burst_mode_get(struct rte_eth_dev *dev, uint16_t queue_id,
239                           struct rte_eth_burst_mode *mode);
240 int ice_tx_burst_mode_get(struct rte_eth_dev *dev, uint16_t queue_id,
241                           struct rte_eth_burst_mode *mode);
242 int ice_rx_descriptor_status(void *rx_queue, uint16_t offset);
243 int ice_tx_descriptor_status(void *tx_queue, uint16_t offset);
244 void ice_set_default_ptype_table(struct rte_eth_dev *dev);
245 const uint32_t *ice_dev_supported_ptypes_get(struct rte_eth_dev *dev);
246 void ice_select_rxd_to_pkt_fields_handler(struct ice_rx_queue *rxq,
247                                           uint32_t rxdid);
248
249 int ice_rx_vec_dev_check(struct rte_eth_dev *dev);
250 int ice_tx_vec_dev_check(struct rte_eth_dev *dev);
251 int ice_rxq_vec_setup(struct ice_rx_queue *rxq);
252 int ice_txq_vec_setup(struct ice_tx_queue *txq);
253 uint16_t ice_recv_pkts_vec(void *rx_queue, struct rte_mbuf **rx_pkts,
254                            uint16_t nb_pkts);
255 uint16_t ice_recv_scattered_pkts_vec(void *rx_queue, struct rte_mbuf **rx_pkts,
256                                      uint16_t nb_pkts);
257 uint16_t ice_xmit_pkts_vec(void *tx_queue, struct rte_mbuf **tx_pkts,
258                            uint16_t nb_pkts);
259 uint16_t ice_recv_pkts_vec_avx2(void *rx_queue, struct rte_mbuf **rx_pkts,
260                                 uint16_t nb_pkts);
261 uint16_t ice_recv_pkts_vec_avx2_offload(void *rx_queue, struct rte_mbuf **rx_pkts,
262                                         uint16_t nb_pkts);
263 uint16_t ice_recv_scattered_pkts_vec_avx2(void *rx_queue,
264                                           struct rte_mbuf **rx_pkts,
265                                           uint16_t nb_pkts);
266 uint16_t ice_recv_scattered_pkts_vec_avx2_offload(void *rx_queue,
267                                                   struct rte_mbuf **rx_pkts,
268                                                   uint16_t nb_pkts);
269 uint16_t ice_xmit_pkts_vec_avx2(void *tx_queue, struct rte_mbuf **tx_pkts,
270                                 uint16_t nb_pkts);
271 uint16_t ice_xmit_pkts_vec_avx2_offload(void *tx_queue, struct rte_mbuf **tx_pkts,
272                                         uint16_t nb_pkts);
273 uint16_t ice_recv_pkts_vec_avx512(void *rx_queue, struct rte_mbuf **rx_pkts,
274                                   uint16_t nb_pkts);
275 uint16_t ice_recv_pkts_vec_avx512_offload(void *rx_queue,
276                                           struct rte_mbuf **rx_pkts,
277                                           uint16_t nb_pkts);
278 uint16_t ice_recv_scattered_pkts_vec_avx512(void *rx_queue,
279                                             struct rte_mbuf **rx_pkts,
280                                             uint16_t nb_pkts);
281 uint16_t ice_recv_scattered_pkts_vec_avx512_offload(void *rx_queue,
282                                                     struct rte_mbuf **rx_pkts,
283                                                     uint16_t nb_pkts);
284 uint16_t ice_xmit_pkts_vec_avx512(void *tx_queue, struct rte_mbuf **tx_pkts,
285                                   uint16_t nb_pkts);
286 uint16_t ice_xmit_pkts_vec_avx512_offload(void *tx_queue,
287                                           struct rte_mbuf **tx_pkts,
288                                           uint16_t nb_pkts);
289 int ice_fdir_programming(struct ice_pf *pf, struct ice_fltr_desc *fdir_desc);
290 int ice_tx_done_cleanup(void *txq, uint32_t free_cnt);
291 int ice_get_monitor_addr(void *rx_queue, struct rte_power_monitor_cond *pmc);
292
293 #define FDIR_PARSING_ENABLE_PER_QUEUE(ad, on) do { \
294         int i; \
295         for (i = 0; i < (ad)->pf.dev_data->nb_rx_queues; i++) { \
296                 struct ice_rx_queue *rxq = (ad)->pf.dev_data->rx_queues[i]; \
297                 if (!rxq) \
298                         continue; \
299                 rxq->fdir_enabled = on; \
300         } \
301         PMD_DRV_LOG(DEBUG, "FDIR processing on RX set to %d", on); \
302 } while (0)
303
304 /* Enable/disable flow director parsing from Rx descriptor in data path. */
305 static inline
306 void ice_fdir_rx_parsing_enable(struct ice_adapter *ad, bool on)
307 {
308         if (on) {
309                 /* Enable flow director parsing from Rx descriptor */
310                 FDIR_PARSING_ENABLE_PER_QUEUE(ad, on);
311                 ad->fdir_ref_cnt++;
312         } else {
313                 if (ad->fdir_ref_cnt >= 1) {
314                         ad->fdir_ref_cnt--;
315
316                         if (ad->fdir_ref_cnt == 0)
317                                 FDIR_PARSING_ENABLE_PER_QUEUE(ad, on);
318                 }
319         }
320 }
321
322 /* Helper function to convert a 32b nanoseconds timestamp to 64b. */
323 static inline
324 uint64_t ice_tstamp_convert_32b_64b(struct ice_hw *hw, uint32_t in_timestamp)
325 {
326         const uint64_t mask = 0xFFFFFFFF;
327         uint32_t hi, lo, lo2, delta;
328         uint64_t time, ns;
329
330         lo = ICE_READ_REG(hw, GLTSYN_TIME_L(0));
331         hi = ICE_READ_REG(hw, GLTSYN_TIME_H(0));
332         lo2 = ICE_READ_REG(hw, GLTSYN_TIME_L(0));
333
334         if (lo2 < lo) {
335                 lo = ICE_READ_REG(hw, GLTSYN_TIME_L(0));
336                 hi = ICE_READ_REG(hw, GLTSYN_TIME_H(0));
337         }
338
339         time = ((uint64_t)hi << 32) | lo;
340
341         delta = (in_timestamp - (uint32_t)(time & mask));
342         if (delta > (mask / 2)) {
343                 delta = ((uint32_t)(time & mask) - in_timestamp);
344                 ns = time - delta;
345         } else {
346                 ns = time + delta;
347         }
348
349         return ns;
350 }
351
352 #endif /* _ICE_RXTX_H_ */