drivers/net/ixgbe/ixgbe_ethdev.h

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  * Copyright(c) 2010-2016 Intel Corporation
   3  */
   4
   5 #ifndef _IXGBE_ETHDEV_H_
   6 #define _IXGBE_ETHDEV_H_
   7
   8 #include <stdint.h>
   9
  10 #include "base/ixgbe_type.h"
  11 #include "base/ixgbe_dcb.h"
  12 #include "base/ixgbe_dcb_82599.h"
  13 #include "base/ixgbe_dcb_82598.h"
  14 #include "ixgbe_bypass.h"
  15 #ifdef RTE_LIBRTE_SECURITY
  16 #include "ixgbe_ipsec.h"
  17 #endif
  18 #include <rte_flow.h>
  19 #include <rte_time.h>
  20 #include <rte_hash.h>
  21 #include <rte_pci.h>
  22 #include <rte_bus_pci.h>
  23 #include <rte_tm_driver.h>
  24
  25 /* need update link, bit flag */
  26 #define IXGBE_FLAG_NEED_LINK_UPDATE (uint32_t)(1 << 0)
  27 #define IXGBE_FLAG_MAILBOX          (uint32_t)(1 << 1)
  28 #define IXGBE_FLAG_PHY_INTERRUPT    (uint32_t)(1 << 2)
  29 #define IXGBE_FLAG_MACSEC           (uint32_t)(1 << 3)
  30 #define IXGBE_FLAG_NEED_LINK_CONFIG (uint32_t)(1 << 4)
  31
  32 /*
  33  * Defines that were not part of ixgbe_type.h as they are not used by the
  34  * FreeBSD driver.
  35  */
  36 #define IXGBE_ADVTXD_MAC_1588       0x00080000 /* IEEE1588 Timestamp packet */
  37 #define IXGBE_RXD_STAT_TMST         0x10000    /* Timestamped Packet indication */
  38 #define IXGBE_ADVTXD_TUCMD_L4T_RSV  0x00001800 /* L4 Packet TYPE, resvd  */
  39 #define IXGBE_RXDADV_ERR_CKSUM_BIT  30
  40 #define IXGBE_RXDADV_ERR_CKSUM_MSK  3
  41 #define IXGBE_ADVTXD_MACLEN_SHIFT   9          /* Bit shift for l2_len */
  42 #define IXGBE_NB_STAT_MAPPING_REGS  32
  43 #define IXGBE_EXTENDED_VLAN       (uint32_t)(1 << 26) /* EXTENDED VLAN ENABLE */
  44 #define IXGBE_VFTA_SIZE 128
  45 #define IXGBE_VLAN_TAG_SIZE 4
  46 #define IXGBE_HKEY_MAX_INDEX 10
  47 #define IXGBE_MAX_RX_QUEUE_NUM  128
  48 #define IXGBE_MAX_INTR_QUEUE_NUM        15
  49 #define IXGBE_VMDQ_DCB_NB_QUEUES     IXGBE_MAX_RX_QUEUE_NUM
  50 #define IXGBE_DCB_NB_QUEUES          IXGBE_MAX_RX_QUEUE_NUM
  51 #define IXGBE_NONE_MODE_TX_NB_QUEUES 64
  52
  53 #ifndef NBBY
  54 #define NBBY    8       /* number of bits in a byte */
  55 #endif
  56 #define IXGBE_HWSTRIP_BITMAP_SIZE (IXGBE_MAX_RX_QUEUE_NUM / (sizeof(uint32_t) * NBBY))
  57
  58 /* EITR Interval is in 2048ns uinits for 1G and 10G link */
  59 #define IXGBE_EITR_INTERVAL_UNIT_NS     2048
  60 #define IXGBE_EITR_ITR_INT_SHIFT       3
  61 #define IXGBE_EITR_INTERVAL_US(us) \
  62         (((us) * 1000 / IXGBE_EITR_INTERVAL_UNIT_NS << IXGBE_EITR_ITR_INT_SHIFT) & \
  63                 IXGBE_EITR_ITR_INT_MASK)
  64
  65
  66 /* Loopback operation modes */
  67 /* 82599 specific loopback operation types */
  68 #define IXGBE_LPBK_82599_NONE   0x0 /* Default value. Loopback is disabled. */
  69 #define IXGBE_LPBK_82599_TX_RX  0x1 /* Tx->Rx loopback operation is enabled. */
  70
  71 #define IXGBE_MAX_JUMBO_FRAME_SIZE      0x2600 /* Maximum Jumbo frame size. */
  72
  73 #define IXGBE_RTTBCNRC_RF_INT_MASK_BASE 0x000003FF
  74 #define IXGBE_RTTBCNRC_RF_INT_MASK_M \
  75         (IXGBE_RTTBCNRC_RF_INT_MASK_BASE << IXGBE_RTTBCNRC_RF_INT_SHIFT)
  76
  77 #define IXGBE_MAX_QUEUE_NUM_PER_VF  8
  78
  79 #define IXGBE_SYN_FILTER_ENABLE         0x00000001 /* syn filter enable field */
  80 #define IXGBE_SYN_FILTER_QUEUE          0x000000FE /* syn filter queue field */
  81 #define IXGBE_SYN_FILTER_QUEUE_SHIFT    1          /* syn filter queue field shift */
  82 #define IXGBE_SYN_FILTER_SYNQFP         0x80000000 /* syn filter SYNQFP */
  83
  84 #define IXGBE_ETQF_UP                   0x00070000 /* ethertype filter priority field */
  85 #define IXGBE_ETQF_SHIFT                16
  86 #define IXGBE_ETQF_UP_EN                0x00080000
  87 #define IXGBE_ETQF_ETHERTYPE            0x0000FFFF /* ethertype filter ethertype field */
  88 #define IXGBE_ETQF_MAX_PRI              7
  89
  90 #define IXGBE_SDPQF_DSTPORT             0xFFFF0000 /* dst port field */
  91 #define IXGBE_SDPQF_DSTPORT_SHIFT       16         /* dst port field shift */
  92 #define IXGBE_SDPQF_SRCPORT             0x0000FFFF /* src port field */
  93
  94 #define IXGBE_L34T_IMIR_SIZE_BP         0x00001000
  95 #define IXGBE_L34T_IMIR_RESERVE         0x00080000 /* bit 13 to 19 must be set to 1000000b. */
  96 #define IXGBE_L34T_IMIR_LLI             0x00100000
  97 #define IXGBE_L34T_IMIR_QUEUE           0x0FE00000
  98 #define IXGBE_L34T_IMIR_QUEUE_SHIFT     21
  99 #define IXGBE_5TUPLE_MAX_PRI            7
 100 #define IXGBE_5TUPLE_MIN_PRI            1
 101
 102 #define IXGBE_RSS_OFFLOAD_ALL ( \
 103         ETH_RSS_IPV4 | \
 104         ETH_RSS_NONFRAG_IPV4_TCP | \
 105         ETH_RSS_NONFRAG_IPV4_UDP | \
 106         ETH_RSS_IPV6 | \
 107         ETH_RSS_NONFRAG_IPV6_TCP | \
 108         ETH_RSS_NONFRAG_IPV6_UDP | \
 109         ETH_RSS_IPV6_EX | \
 110         ETH_RSS_IPV6_TCP_EX | \
 111         ETH_RSS_IPV6_UDP_EX)
 112
 113 #define IXGBE_VF_IRQ_ENABLE_MASK        3          /* vf irq enable mask */
 114 #define IXGBE_VF_MAXMSIVECTOR           1
 115
 116 #define IXGBE_MISC_VEC_ID               RTE_INTR_VEC_ZERO_OFFSET
 117 #define IXGBE_RX_VEC_START              RTE_INTR_VEC_RXTX_OFFSET
 118
 119 #define IXGBE_SECTX_MINSECIFG_MASK      0x0000000F
 120
 121 #define IXGBE_MACSEC_PNTHRSH            0xFFFFFE00
 122
 123 #define IXGBE_MAX_FDIR_FILTER_NUM       (1024 * 32)
 124 #define IXGBE_MAX_L2_TN_FILTER_NUM      128
 125
 126 #define MAC_TYPE_FILTER_SUP_EXT(type)    do {\
 127         if ((type) != ixgbe_mac_82599EB && (type) != ixgbe_mac_X540)\
 128                 return -ENOTSUP;\
 129 } while (0)
 130
 131 #define MAC_TYPE_FILTER_SUP(type)    do {\
 132         if ((type) != ixgbe_mac_82599EB && (type) != ixgbe_mac_X540 &&\
 133                 (type) != ixgbe_mac_X550 && (type) != ixgbe_mac_X550EM_x &&\
 134                 (type) != ixgbe_mac_X550EM_a)\
 135                 return -ENOTSUP;\
 136 } while (0)
 137
 138 /* Link speed for X550 auto negotiation */
 139 #define IXGBE_LINK_SPEED_X550_AUTONEG   (IXGBE_LINK_SPEED_100_FULL | \
 140                                          IXGBE_LINK_SPEED_1GB_FULL | \
 141                                          IXGBE_LINK_SPEED_2_5GB_FULL | \
 142                                          IXGBE_LINK_SPEED_5GB_FULL | \
 143                                          IXGBE_LINK_SPEED_10GB_FULL)
 144
 145 /*
 146  * Information about the fdir mode.
 147  */
 148 struct ixgbe_hw_fdir_mask {
 149         uint16_t vlan_tci_mask;
 150         uint32_t src_ipv4_mask;
 151         uint32_t dst_ipv4_mask;
 152         uint16_t src_ipv6_mask;
 153         uint16_t dst_ipv6_mask;
 154         uint16_t src_port_mask;
 155         uint16_t dst_port_mask;
 156         uint16_t flex_bytes_mask;
 157         uint8_t  mac_addr_byte_mask;
 158         uint32_t tunnel_id_mask;
 159         uint8_t  tunnel_type_mask;
 160 };
 161
 162 struct ixgbe_fdir_filter {
 163         TAILQ_ENTRY(ixgbe_fdir_filter) entries;
 164         union ixgbe_atr_input ixgbe_fdir; /* key of fdir filter*/
 165         uint32_t fdirflags; /* drop or forward */
 166         uint32_t fdirhash; /* hash value for fdir */
 167         uint8_t queue; /* assigned rx queue */
 168 };
 169
 170 /* list of fdir filters */
 171 TAILQ_HEAD(ixgbe_fdir_filter_list, ixgbe_fdir_filter);
 172
 173 struct ixgbe_fdir_rule {
 174         struct ixgbe_hw_fdir_mask mask;
 175         union ixgbe_atr_input ixgbe_fdir; /* key of fdir filter*/
 176         bool b_spec; /* If TRUE, ixgbe_fdir, fdirflags, queue have meaning. */
 177         bool b_mask; /* If TRUE, mask has meaning. */
 178         enum rte_fdir_mode mode; /* IP, MAC VLAN, Tunnel */
 179         uint32_t fdirflags; /* drop or forward */
 180         uint32_t soft_id; /* an unique value for this rule */
 181         uint8_t queue; /* assigned rx queue */
 182         uint8_t flex_bytes_offset;
 183 };
 184
 185 struct ixgbe_hw_fdir_info {
 186         struct ixgbe_hw_fdir_mask mask;
 187         uint8_t     flex_bytes_offset;
 188         uint16_t    collision;
 189         uint16_t    free;
 190         uint16_t    maxhash;
 191         uint8_t     maxlen;
 192         uint64_t    add;
 193         uint64_t    remove;
 194         uint64_t    f_add;
 195         uint64_t    f_remove;
 196         struct ixgbe_fdir_filter_list fdir_list; /* filter list*/
 197         /* store the pointers of the filters, index is the hash value. */
 198         struct ixgbe_fdir_filter **hash_map;
 199         struct rte_hash *hash_handle; /* cuckoo hash handler */
 200         bool mask_added; /* If already got mask from consistent filter */
 201 };
 202
 203 struct ixgbe_rte_flow_rss_conf {
 204         struct rte_flow_action_rss conf; /**< RSS parameters. */
 205         uint8_t key[IXGBE_HKEY_MAX_INDEX * sizeof(uint32_t)]; /* Hash key. */
 206         uint16_t queue[IXGBE_MAX_RX_QUEUE_NUM]; /**< Queues indices to use. */
 207 };
 208
 209 /* structure for interrupt relative data */
 210 struct ixgbe_interrupt {
 211         uint32_t flags;
 212         uint32_t mask;
 213         /*to save original mask during delayed handler */
 214         uint32_t mask_original;
 215 };
 216
 217 struct ixgbe_stat_mapping_registers {
 218         uint32_t tqsm[IXGBE_NB_STAT_MAPPING_REGS];
 219         uint32_t rqsmr[IXGBE_NB_STAT_MAPPING_REGS];
 220 };
 221
 222 struct ixgbe_vfta {
 223         uint32_t vfta[IXGBE_VFTA_SIZE];
 224 };
 225
 226 struct ixgbe_hwstrip {
 227         uint32_t bitmap[IXGBE_HWSTRIP_BITMAP_SIZE];
 228 };
 229
 230 /*
 231  * VF data which used by PF host only
 232  */
 233 #define IXGBE_MAX_VF_MC_ENTRIES         30
 234 #define IXGBE_MAX_MR_RULE_ENTRIES       4 /* number of mirroring rules supported */
 235 #define IXGBE_MAX_UTA                   128
 236
 237 struct ixgbe_uta_info {
 238         uint8_t  uc_filter_type;
 239         uint16_t uta_in_use;
 240         uint32_t uta_shadow[IXGBE_MAX_UTA];
 241 };
 242
 243 #define IXGBE_MAX_MIRROR_RULES 4  /* Maximum nb. of mirror rules. */
 244
 245 struct ixgbe_mirror_info {
 246         struct rte_eth_mirror_conf mr_conf[IXGBE_MAX_MIRROR_RULES];
 247         /**< store PF mirror rules configuration*/
 248 };
 249
 250 struct ixgbe_vf_info {
 251         uint8_t vf_mac_addresses[ETHER_ADDR_LEN];
 252         uint16_t vf_mc_hashes[IXGBE_MAX_VF_MC_ENTRIES];
 253         uint16_t num_vf_mc_hashes;
 254         uint16_t default_vf_vlan_id;
 255         uint16_t vlans_enabled;
 256         bool clear_to_send;
 257         uint16_t tx_rate[IXGBE_MAX_QUEUE_NUM_PER_VF];
 258         uint16_t vlan_count;
 259         uint8_t spoofchk_enabled;
 260         uint8_t api_version;
 261 };
 262
 263 /*
 264  *  Possible l4type of 5tuple filters.
 265  */
 266 enum ixgbe_5tuple_protocol {
 267         IXGBE_FILTER_PROTOCOL_TCP = 0,
 268         IXGBE_FILTER_PROTOCOL_UDP,
 269         IXGBE_FILTER_PROTOCOL_SCTP,
 270         IXGBE_FILTER_PROTOCOL_NONE,
 271 };
 272
 273 TAILQ_HEAD(ixgbe_5tuple_filter_list, ixgbe_5tuple_filter);
 274
 275 struct ixgbe_5tuple_filter_info {
 276         uint32_t dst_ip;
 277         uint32_t src_ip;
 278         uint16_t dst_port;
 279         uint16_t src_port;
 280         enum ixgbe_5tuple_protocol proto;        /* l4 protocol. */
 281         uint8_t priority;        /* seven levels (001b-111b), 111b is highest,
 282                                       used when more than one filter matches. */
 283         uint8_t dst_ip_mask:1,   /* if mask is 1b, do not compare dst ip. */
 284                 src_ip_mask:1,   /* if mask is 1b, do not compare src ip. */
 285                 dst_port_mask:1, /* if mask is 1b, do not compare dst port. */
 286                 src_port_mask:1, /* if mask is 1b, do not compare src port. */
 287                 proto_mask:1;    /* if mask is 1b, do not compare protocol. */
 288 };
 289
 290 /* 5tuple filter structure */
 291 struct ixgbe_5tuple_filter {
 292         TAILQ_ENTRY(ixgbe_5tuple_filter) entries;
 293         uint16_t index;       /* the index of 5tuple filter */
 294         struct ixgbe_5tuple_filter_info filter_info;
 295         uint16_t queue;       /* rx queue assigned to */
 296 };
 297
 298 #define IXGBE_5TUPLE_ARRAY_SIZE \
 299         (RTE_ALIGN(IXGBE_MAX_FTQF_FILTERS, (sizeof(uint32_t) * NBBY)) / \
 300          (sizeof(uint32_t) * NBBY))
 301
 302 struct ixgbe_ethertype_filter {
 303         uint16_t ethertype;
 304         uint32_t etqf;
 305         uint32_t etqs;
 306         /**
 307          * If this filter is added by configuration,
 308          * it should not be removed.
 309          */
 310         bool     conf;
 311 };
 312
 313 /*
 314  * Structure to store filters' info.
 315  */
 316 struct ixgbe_filter_info {
 317         uint8_t ethertype_mask;  /* Bit mask for every used ethertype filter */
 318         /* store used ethertype filters*/
 319         struct ixgbe_ethertype_filter ethertype_filters[IXGBE_MAX_ETQF_FILTERS];
 320         /* Bit mask for every used 5tuple filter */
 321         uint32_t fivetuple_mask[IXGBE_5TUPLE_ARRAY_SIZE];
 322         struct ixgbe_5tuple_filter_list fivetuple_list;
 323         /* store the SYN filter info */
 324         uint32_t syn_info;
 325         /* store the rss filter info */
 326         struct ixgbe_rte_flow_rss_conf rss_info;
 327 };
 328
 329 struct ixgbe_l2_tn_key {
 330         enum rte_eth_tunnel_type          l2_tn_type;
 331         uint32_t                          tn_id;
 332 };
 333
 334 struct ixgbe_l2_tn_filter {
 335         TAILQ_ENTRY(ixgbe_l2_tn_filter)    entries;
 336         struct ixgbe_l2_tn_key             key;
 337         uint32_t                           pool;
 338 };
 339
 340 TAILQ_HEAD(ixgbe_l2_tn_filter_list, ixgbe_l2_tn_filter);
 341
 342 struct ixgbe_l2_tn_info {
 343         struct ixgbe_l2_tn_filter_list      l2_tn_list;
 344         struct ixgbe_l2_tn_filter         **hash_map;
 345         struct rte_hash                    *hash_handle;
 346         bool e_tag_en; /* e-tag enabled */
 347         bool e_tag_fwd_en; /* e-tag based forwarding enabled */
 348         bool e_tag_ether_type; /* ether type for e-tag */
 349 };
 350
 351 struct rte_flow {
 352         enum rte_filter_type filter_type;
 353         void *rule;
 354 };
 355
 356 /*
 357  * Statistics counters collected by the MACsec
 358  */
 359 struct ixgbe_macsec_stats {
 360         /* TX port statistics */
 361         uint64_t out_pkts_untagged;
 362         uint64_t out_pkts_encrypted;
 363         uint64_t out_pkts_protected;
 364         uint64_t out_octets_encrypted;
 365         uint64_t out_octets_protected;
 366
 367         /* RX port statistics */
 368         uint64_t in_pkts_untagged;
 369         uint64_t in_pkts_badtag;
 370         uint64_t in_pkts_nosci;
 371         uint64_t in_pkts_unknownsci;
 372         uint64_t in_octets_decrypted;
 373         uint64_t in_octets_validated;
 374
 375         /* RX SC statistics */
 376         uint64_t in_pkts_unchecked;
 377         uint64_t in_pkts_delayed;
 378         uint64_t in_pkts_late;
 379
 380         /* RX SA statistics */
 381         uint64_t in_pkts_ok;
 382         uint64_t in_pkts_invalid;
 383         uint64_t in_pkts_notvalid;
 384         uint64_t in_pkts_unusedsa;
 385         uint64_t in_pkts_notusingsa;
 386 };
 387
 388 /* The configuration of bandwidth */
 389 struct ixgbe_bw_conf {
 390         uint8_t tc_num; /* Number of TCs. */
 391 };
 392
 393 /* Struct to store Traffic Manager shaper profile. */
 394 struct ixgbe_tm_shaper_profile {
 395         TAILQ_ENTRY(ixgbe_tm_shaper_profile) node;
 396         uint32_t shaper_profile_id;
 397         uint32_t reference_count;
 398         struct rte_tm_shaper_params profile;
 399 };
 400
 401 TAILQ_HEAD(ixgbe_shaper_profile_list, ixgbe_tm_shaper_profile);
 402
 403 /* node type of Traffic Manager */
 404 enum ixgbe_tm_node_type {
 405         IXGBE_TM_NODE_TYPE_PORT,
 406         IXGBE_TM_NODE_TYPE_TC,
 407         IXGBE_TM_NODE_TYPE_QUEUE,
 408         IXGBE_TM_NODE_TYPE_MAX,
 409 };
 410
 411 /* Struct to store Traffic Manager node configuration. */
 412 struct ixgbe_tm_node {
 413         TAILQ_ENTRY(ixgbe_tm_node) node;
 414         uint32_t id;
 415         uint32_t priority;
 416         uint32_t weight;
 417         uint32_t reference_count;
 418         uint16_t no;
 419         struct ixgbe_tm_node *parent;
 420         struct ixgbe_tm_shaper_profile *shaper_profile;
 421         struct rte_tm_node_params params;
 422 };
 423
 424 TAILQ_HEAD(ixgbe_tm_node_list, ixgbe_tm_node);
 425
 426 /* The configuration of Traffic Manager */
 427 struct ixgbe_tm_conf {
 428         struct ixgbe_shaper_profile_list shaper_profile_list;
 429         struct ixgbe_tm_node *root; /* root node - port */
 430         struct ixgbe_tm_node_list tc_list; /* node list for all the TCs */
 431         struct ixgbe_tm_node_list queue_list; /* node list for all the queues */
 432         /**
 433          * The number of added TC nodes.
 434          * It should be no more than the TC number of this port.
 435          */
 436         uint32_t nb_tc_node;
 437         /**
 438          * The number of added queue nodes.
 439          * It should be no more than the queue number of this port.
 440          */
 441         uint32_t nb_queue_node;
 442         /**
 443          * This flag is used to check if APP can change the TM node
 444          * configuration.
 445          * When it's true, means the configuration is applied to HW,
 446          * APP should not change the configuration.
 447          * As we don't support on-the-fly configuration, when starting
 448          * the port, APP should call the hierarchy_commit API to set this
 449          * flag to true. When stopping the port, this flag should be set
 450          * to false.
 451          */
 452         bool committed;
 453 };
 454
 455 /*
 456  * Structure to store private data for each driver instance (for each port).
 457  */
 458 struct ixgbe_adapter {
 459         struct ixgbe_hw             hw;
 460         struct ixgbe_hw_stats       stats;
 461         struct ixgbe_macsec_stats   macsec_stats;
 462         struct ixgbe_hw_fdir_info   fdir;
 463         struct ixgbe_interrupt      intr;
 464         struct ixgbe_stat_mapping_registers stat_mappings;
 465         struct ixgbe_vfta           shadow_vfta;
 466         struct ixgbe_hwstrip            hwstrip;
 467         struct ixgbe_dcb_config     dcb_config;
 468         struct ixgbe_mirror_info    mr_data;
 469         struct ixgbe_vf_info        *vfdata;
 470         struct ixgbe_uta_info       uta_info;
 471 #ifdef RTE_LIBRTE_IXGBE_BYPASS
 472         struct ixgbe_bypass_info    bps;
 473 #endif /* RTE_LIBRTE_IXGBE_BYPASS */
 474         struct ixgbe_filter_info    filter;
 475         struct ixgbe_l2_tn_info     l2_tn;
 476         struct ixgbe_bw_conf        bw_conf;
 477 #ifdef RTE_LIBRTE_SECURITY
 478         struct ixgbe_ipsec          ipsec;
 479 #endif
 480         bool rx_bulk_alloc_allowed;
 481         bool rx_vec_allowed;
 482         struct rte_timecounter      systime_tc;
 483         struct rte_timecounter      rx_tstamp_tc;
 484         struct rte_timecounter      tx_tstamp_tc;
 485         struct ixgbe_tm_conf        tm_conf;
 486 };
 487
 488 #define IXGBE_DEV_PRIVATE_TO_HW(adapter)\
 489         (&((struct ixgbe_adapter *)adapter)->hw)
 490
 491 #define IXGBE_DEV_PRIVATE_TO_STATS(adapter) \
 492         (&((struct ixgbe_adapter *)adapter)->stats)
 493
 494 #define IXGBE_DEV_PRIVATE_TO_MACSEC_STATS(adapter) \
 495         (&((struct ixgbe_adapter *)adapter)->macsec_stats)
 496
 497 #define IXGBE_DEV_PRIVATE_TO_INTR(adapter) \
 498         (&((struct ixgbe_adapter *)adapter)->intr)
 499
 500 #define IXGBE_DEV_PRIVATE_TO_FDIR_INFO(adapter) \
 501         (&((struct ixgbe_adapter *)adapter)->fdir)
 502
 503 #define IXGBE_DEV_PRIVATE_TO_STAT_MAPPINGS(adapter) \
 504         (&((struct ixgbe_adapter *)adapter)->stat_mappings)
 505
 506 #define IXGBE_DEV_PRIVATE_TO_VFTA(adapter) \
 507         (&((struct ixgbe_adapter *)adapter)->shadow_vfta)
 508
 509 #define IXGBE_DEV_PRIVATE_TO_HWSTRIP_BITMAP(adapter) \
 510         (&((struct ixgbe_adapter *)adapter)->hwstrip)
 511
 512 #define IXGBE_DEV_PRIVATE_TO_DCB_CFG(adapter) \
 513         (&((struct ixgbe_adapter *)adapter)->dcb_config)
 514
 515 #define IXGBE_DEV_PRIVATE_TO_P_VFDATA(adapter) \
 516         (&((struct ixgbe_adapter *)adapter)->vfdata)
 517
 518 #define IXGBE_DEV_PRIVATE_TO_PFDATA(adapter) \
 519         (&((struct ixgbe_adapter *)adapter)->mr_data)
 520
 521 #define IXGBE_DEV_PRIVATE_TO_UTA(adapter) \
 522         (&((struct ixgbe_adapter *)adapter)->uta_info)
 523
 524 #define IXGBE_DEV_PRIVATE_TO_FILTER_INFO(adapter) \
 525         (&((struct ixgbe_adapter *)adapter)->filter)
 526
 527 #define IXGBE_DEV_PRIVATE_TO_L2_TN_INFO(adapter) \
 528         (&((struct ixgbe_adapter *)adapter)->l2_tn)
 529
 530 #define IXGBE_DEV_PRIVATE_TO_BW_CONF(adapter) \
 531         (&((struct ixgbe_adapter *)adapter)->bw_conf)
 532
 533 #define IXGBE_DEV_PRIVATE_TO_TM_CONF(adapter) \
 534         (&((struct ixgbe_adapter *)adapter)->tm_conf)
 535
 536 #define IXGBE_DEV_PRIVATE_TO_IPSEC(adapter)\
 537         (&((struct ixgbe_adapter *)adapter)->ipsec)
 538
 539 /*
 540  * RX/TX function prototypes
 541  */
 542 void ixgbe_dev_clear_queues(struct rte_eth_dev *dev);
 543
 544 void ixgbe_dev_free_queues(struct rte_eth_dev *dev);
 545
 546 void ixgbe_dev_rx_queue_release(void *rxq);
 547
 548 void ixgbe_dev_tx_queue_release(void *txq);
 549
 550 int  ixgbe_dev_rx_queue_setup(struct rte_eth_dev *dev, uint16_t rx_queue_id,
 551                 uint16_t nb_rx_desc, unsigned int socket_id,
 552                 const struct rte_eth_rxconf *rx_conf,
 553                 struct rte_mempool *mb_pool);
 554
 555 int  ixgbe_dev_tx_queue_setup(struct rte_eth_dev *dev, uint16_t tx_queue_id,
 556                 uint16_t nb_tx_desc, unsigned int socket_id,
 557                 const struct rte_eth_txconf *tx_conf);
 558
 559 uint32_t ixgbe_dev_rx_queue_count(struct rte_eth_dev *dev,
 560                 uint16_t rx_queue_id);
 561
 562 int ixgbe_dev_rx_descriptor_done(void *rx_queue, uint16_t offset);
 563
 564 int ixgbe_dev_rx_descriptor_status(void *rx_queue, uint16_t offset);
 565 int ixgbe_dev_tx_descriptor_status(void *tx_queue, uint16_t offset);
 566
 567 int ixgbe_dev_rx_init(struct rte_eth_dev *dev);
 568
 569 void ixgbe_dev_tx_init(struct rte_eth_dev *dev);
 570
 571 int ixgbe_dev_rxtx_start(struct rte_eth_dev *dev);
 572
 573 int ixgbe_dev_rx_queue_start(struct rte_eth_dev *dev, uint16_t rx_queue_id);
 574
 575 int ixgbe_dev_rx_queue_stop(struct rte_eth_dev *dev, uint16_t rx_queue_id);
 576
 577 int ixgbe_dev_tx_queue_start(struct rte_eth_dev *dev, uint16_t tx_queue_id);
 578
 579 int ixgbe_dev_tx_queue_stop(struct rte_eth_dev *dev, uint16_t tx_queue_id);
 580
 581 void ixgbe_rxq_info_get(struct rte_eth_dev *dev, uint16_t queue_id,
 582         struct rte_eth_rxq_info *qinfo);
 583
 584 void ixgbe_txq_info_get(struct rte_eth_dev *dev, uint16_t queue_id,
 585         struct rte_eth_txq_info *qinfo);
 586
 587 int ixgbevf_dev_rx_init(struct rte_eth_dev *dev);
 588
 589 void ixgbevf_dev_tx_init(struct rte_eth_dev *dev);
 590
 591 void ixgbevf_dev_rxtx_start(struct rte_eth_dev *dev);
 592
 593 uint16_t ixgbe_recv_pkts(void *rx_queue, struct rte_mbuf **rx_pkts,
 594                 uint16_t nb_pkts);
 595
 596 uint16_t ixgbe_recv_pkts_bulk_alloc(void *rx_queue, struct rte_mbuf **rx_pkts,
 597                                     uint16_t nb_pkts);
 598
 599 uint16_t ixgbe_recv_pkts_lro_single_alloc(void *rx_queue,
 600                 struct rte_mbuf **rx_pkts, uint16_t nb_pkts);
 601 uint16_t ixgbe_recv_pkts_lro_bulk_alloc(void *rx_queue,
 602                 struct rte_mbuf **rx_pkts, uint16_t nb_pkts);
 603
 604 uint16_t ixgbe_xmit_pkts(void *tx_queue, struct rte_mbuf **tx_pkts,
 605                 uint16_t nb_pkts);
 606
 607 uint16_t ixgbe_xmit_pkts_simple(void *tx_queue, struct rte_mbuf **tx_pkts,
 608                 uint16_t nb_pkts);
 609
 610 uint16_t ixgbe_prep_pkts(void *tx_queue, struct rte_mbuf **tx_pkts,
 611                 uint16_t nb_pkts);
 612
 613 int ixgbe_dev_rss_hash_update(struct rte_eth_dev *dev,
 614                               struct rte_eth_rss_conf *rss_conf);
 615
 616 int ixgbe_dev_rss_hash_conf_get(struct rte_eth_dev *dev,
 617                                 struct rte_eth_rss_conf *rss_conf);
 618
 619 uint16_t ixgbe_reta_size_get(enum ixgbe_mac_type mac_type);
 620
 621 uint32_t ixgbe_reta_reg_get(enum ixgbe_mac_type mac_type, uint16_t reta_idx);
 622
 623 uint32_t ixgbe_mrqc_reg_get(enum ixgbe_mac_type mac_type);
 624
 625 uint32_t ixgbe_rssrk_reg_get(enum ixgbe_mac_type mac_type, uint8_t i);
 626
 627 bool ixgbe_rss_update_sp(enum ixgbe_mac_type mac_type);
 628
 629 int ixgbe_add_del_ntuple_filter(struct rte_eth_dev *dev,
 630                         struct rte_eth_ntuple_filter *filter,
 631                         bool add);
 632 int ixgbe_add_del_ethertype_filter(struct rte_eth_dev *dev,
 633                         struct rte_eth_ethertype_filter *filter,
 634                         bool add);
 635 int ixgbe_syn_filter_set(struct rte_eth_dev *dev,
 636                         struct rte_eth_syn_filter *filter,
 637                         bool add);
 638 int
 639 ixgbe_dev_l2_tunnel_filter_add(struct rte_eth_dev *dev,
 640                                struct rte_eth_l2_tunnel_conf *l2_tunnel,
 641                                bool restore);
 642 int
 643 ixgbe_dev_l2_tunnel_filter_del(struct rte_eth_dev *dev,
 644                                struct rte_eth_l2_tunnel_conf *l2_tunnel);
 645 void ixgbe_filterlist_init(void);
 646 void ixgbe_filterlist_flush(void);
 647 /*
 648  * Flow director function prototypes
 649  */
 650 int ixgbe_fdir_configure(struct rte_eth_dev *dev);
 651 int ixgbe_fdir_set_input_mask(struct rte_eth_dev *dev);
 652 int ixgbe_fdir_set_flexbytes_offset(struct rte_eth_dev *dev,
 653                                     uint16_t offset);
 654 int ixgbe_fdir_filter_program(struct rte_eth_dev *dev,
 655                               struct ixgbe_fdir_rule *rule,
 656                               bool del, bool update);
 657
 658 void ixgbe_configure_dcb(struct rte_eth_dev *dev);
 659
 660 /*
 661  * misc function prototypes
 662  */
 663 void ixgbe_vlan_hw_filter_enable(struct rte_eth_dev *dev);
 664
 665 void ixgbe_vlan_hw_filter_disable(struct rte_eth_dev *dev);
 666
 667 void ixgbe_vlan_hw_strip_config(struct rte_eth_dev *dev);
 668
 669 void ixgbe_pf_host_init(struct rte_eth_dev *eth_dev);
 670
 671 void ixgbe_pf_host_uninit(struct rte_eth_dev *eth_dev);
 672
 673 void ixgbe_pf_mbx_process(struct rte_eth_dev *eth_dev);
 674
 675 int ixgbe_pf_host_configure(struct rte_eth_dev *eth_dev);
 676
 677 uint32_t ixgbe_convert_vm_rx_mask_to_val(uint16_t rx_mask, uint32_t orig_val);
 678
 679 int ixgbe_fdir_ctrl_func(struct rte_eth_dev *dev,
 680                         enum rte_filter_op filter_op, void *arg);
 681 void ixgbe_fdir_filter_restore(struct rte_eth_dev *dev);
 682 int ixgbe_clear_all_fdir_filter(struct rte_eth_dev *dev);
 683
 684 extern const struct rte_flow_ops ixgbe_flow_ops;
 685
 686 void ixgbe_clear_all_ethertype_filter(struct rte_eth_dev *dev);
 687 void ixgbe_clear_all_ntuple_filter(struct rte_eth_dev *dev);
 688 void ixgbe_clear_syn_filter(struct rte_eth_dev *dev);
 689 int ixgbe_clear_all_l2_tn_filter(struct rte_eth_dev *dev);
 690
 691 int ixgbe_disable_sec_tx_path_generic(struct ixgbe_hw *hw);
 692
 693 int ixgbe_enable_sec_tx_path_generic(struct ixgbe_hw *hw);
 694
 695 int ixgbe_vt_check(struct ixgbe_hw *hw);
 696 int ixgbe_set_vf_rate_limit(struct rte_eth_dev *dev, uint16_t vf,
 697                             uint16_t tx_rate, uint64_t q_msk);
 698 bool is_ixgbe_supported(struct rte_eth_dev *dev);
 699 int ixgbe_tm_ops_get(struct rte_eth_dev *dev, void *ops);
 700 void ixgbe_tm_conf_init(struct rte_eth_dev *dev);
 701 void ixgbe_tm_conf_uninit(struct rte_eth_dev *dev);
 702 int ixgbe_set_queue_rate_limit(struct rte_eth_dev *dev, uint16_t queue_idx,
 703                                uint16_t tx_rate);
 704 int ixgbe_rss_conf_init(struct ixgbe_rte_flow_rss_conf *out,
 705                         const struct rte_flow_action_rss *in);
 706 int ixgbe_action_rss_same(const struct rte_flow_action_rss *comp,
 707                           const struct rte_flow_action_rss *with);
 708 int ixgbe_config_rss_filter(struct rte_eth_dev *dev,
 709                 struct ixgbe_rte_flow_rss_conf *conf, bool add);
 710
 711 static inline int
 712 ixgbe_ethertype_filter_lookup(struct ixgbe_filter_info *filter_info,
 713                               uint16_t ethertype)
 714 {
 715         int i;
 716
 717         for (i = 0; i < IXGBE_MAX_ETQF_FILTERS; i++) {
 718                 if (filter_info->ethertype_filters[i].ethertype == ethertype &&
 719                     (filter_info->ethertype_mask & (1 << i)))
 720                         return i;
 721         }
 722         return -1;
 723 }
 724
 725 static inline int
 726 ixgbe_ethertype_filter_insert(struct ixgbe_filter_info *filter_info,
 727                               struct ixgbe_ethertype_filter *ethertype_filter)
 728 {
 729         int i;
 730
 731         for (i = 0; i < IXGBE_MAX_ETQF_FILTERS; i++) {
 732                 if (!(filter_info->ethertype_mask & (1 << i))) {
 733                         filter_info->ethertype_mask |= 1 << i;
 734                         filter_info->ethertype_filters[i].ethertype =
 735                                 ethertype_filter->ethertype;
 736                         filter_info->ethertype_filters[i].etqf =
 737                                 ethertype_filter->etqf;
 738                         filter_info->ethertype_filters[i].etqs =
 739                                 ethertype_filter->etqs;
 740                         filter_info->ethertype_filters[i].conf =
 741                                 ethertype_filter->conf;
 742                         return i;
 743                 }
 744         }
 745         return -1;
 746 }
 747
 748 static inline int
 749 ixgbe_ethertype_filter_remove(struct ixgbe_filter_info *filter_info,
 750                               uint8_t idx)
 751 {
 752         if (idx >= IXGBE_MAX_ETQF_FILTERS)
 753                 return -1;
 754         filter_info->ethertype_mask &= ~(1 << idx);
 755         filter_info->ethertype_filters[idx].ethertype = 0;
 756         filter_info->ethertype_filters[idx].etqf = 0;
 757         filter_info->ethertype_filters[idx].etqs = 0;
 758         filter_info->ethertype_filters[idx].etqs = FALSE;
 759         return idx;
 760 }
 761
 762 #endif /* _IXGBE_ETHDEV_H_ */