net/qede/base: fix macros to check chip revision/metal
[dpdk.git] / drivers / net / ixgbe / ixgbe_ethdev.h
1 /*-
2  *   BSD LICENSE
3  *
4  *   Copyright(c) 2010-2016 Intel Corporation. All rights reserved.
5  *   All rights reserved.
6  *
7  *   Redistribution and use in source and binary forms, with or without
8  *   modification, are permitted provided that the following conditions
9  *   are met:
10  *
11  *     * Redistributions of source code must retain the above copyright
12  *       notice, this list of conditions and the following disclaimer.
13  *     * Redistributions in binary form must reproduce the above copyright
14  *       notice, this list of conditions and the following disclaimer in
15  *       the documentation and/or other materials provided with the
16  *       distribution.
17  *     * Neither the name of Intel Corporation nor the names of its
18  *       contributors may be used to endorse or promote products derived
19  *       from this software without specific prior written permission.
20  *
21  *   THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
22  *   "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
23  *   LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR
24  *   A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT
25  *   OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,
26  *   SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT
27  *   LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,
28  *   DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY
29  *   THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
30  *   (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE
31  *   OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
32  */
33
34 #ifndef _IXGBE_ETHDEV_H_
35 #define _IXGBE_ETHDEV_H_
36 #include "base/ixgbe_type.h"
37 #include "base/ixgbe_dcb.h"
38 #include "base/ixgbe_dcb_82599.h"
39 #include "base/ixgbe_dcb_82598.h"
40 #include "ixgbe_bypass.h"
41 #include <rte_time.h>
42 #include <rte_hash.h>
43 #include <rte_pci.h>
44 #include <rte_tm_driver.h>
45
46 /* need update link, bit flag */
47 #define IXGBE_FLAG_NEED_LINK_UPDATE (uint32_t)(1 << 0)
48 #define IXGBE_FLAG_MAILBOX          (uint32_t)(1 << 1)
49 #define IXGBE_FLAG_PHY_INTERRUPT    (uint32_t)(1 << 2)
50 #define IXGBE_FLAG_MACSEC           (uint32_t)(1 << 3)
51 #define IXGBE_FLAG_NEED_LINK_CONFIG (uint32_t)(1 << 4)
52
53 /*
54  * Defines that were not part of ixgbe_type.h as they are not used by the
55  * FreeBSD driver.
56  */
57 #define IXGBE_ADVTXD_MAC_1588       0x00080000 /* IEEE1588 Timestamp packet */
58 #define IXGBE_RXD_STAT_TMST         0x10000    /* Timestamped Packet indication */
59 #define IXGBE_ADVTXD_TUCMD_L4T_RSV  0x00001800 /* L4 Packet TYPE, resvd  */
60 #define IXGBE_RXDADV_ERR_CKSUM_BIT  30
61 #define IXGBE_RXDADV_ERR_CKSUM_MSK  3
62 #define IXGBE_ADVTXD_MACLEN_SHIFT   9          /* Bit shift for l2_len */
63 #define IXGBE_NB_STAT_MAPPING_REGS  32
64 #define IXGBE_EXTENDED_VLAN       (uint32_t)(1 << 26) /* EXTENDED VLAN ENABLE */
65 #define IXGBE_VFTA_SIZE 128
66 #define IXGBE_VLAN_TAG_SIZE 4
67 #define IXGBE_MAX_RX_QUEUE_NUM  128
68 #define IXGBE_MAX_INTR_QUEUE_NUM        15
69 #define IXGBE_VMDQ_DCB_NB_QUEUES     IXGBE_MAX_RX_QUEUE_NUM
70 #define IXGBE_DCB_NB_QUEUES          IXGBE_MAX_RX_QUEUE_NUM
71 #define IXGBE_NONE_MODE_TX_NB_QUEUES 64
72
73 #ifndef NBBY
74 #define NBBY    8       /* number of bits in a byte */
75 #endif
76 #define IXGBE_HWSTRIP_BITMAP_SIZE (IXGBE_MAX_RX_QUEUE_NUM / (sizeof(uint32_t) * NBBY))
77
78 /* EITR Interval is in 2048ns uinits for 1G and 10G link */
79 #define IXGBE_EITR_INTERVAL_UNIT_NS     2048
80 #define IXGBE_EITR_ITR_INT_SHIFT       3
81 #define IXGBE_EITR_INTERVAL_US(us) \
82         (((us) * 1000 / IXGBE_EITR_INTERVAL_UNIT_NS << IXGBE_EITR_ITR_INT_SHIFT) & \
83                 IXGBE_EITR_ITR_INT_MASK)
84
85
86 /* Loopback operation modes */
87 /* 82599 specific loopback operation types */
88 #define IXGBE_LPBK_82599_NONE   0x0 /* Default value. Loopback is disabled. */
89 #define IXGBE_LPBK_82599_TX_RX  0x1 /* Tx->Rx loopback operation is enabled. */
90
91 #define IXGBE_MAX_JUMBO_FRAME_SIZE      0x2600 /* Maximum Jumbo frame size. */
92
93 #define IXGBE_RTTBCNRC_RF_INT_MASK_BASE 0x000003FF
94 #define IXGBE_RTTBCNRC_RF_INT_MASK_M \
95         (IXGBE_RTTBCNRC_RF_INT_MASK_BASE << IXGBE_RTTBCNRC_RF_INT_SHIFT)
96
97 #define IXGBE_MAX_QUEUE_NUM_PER_VF  8
98
99 #define IXGBE_SYN_FILTER_ENABLE         0x00000001 /* syn filter enable field */
100 #define IXGBE_SYN_FILTER_QUEUE          0x000000FE /* syn filter queue field */
101 #define IXGBE_SYN_FILTER_QUEUE_SHIFT    1          /* syn filter queue field shift */
102 #define IXGBE_SYN_FILTER_SYNQFP         0x80000000 /* syn filter SYNQFP */
103
104 #define IXGBE_ETQF_UP                   0x00070000 /* ethertype filter priority field */
105 #define IXGBE_ETQF_SHIFT                16
106 #define IXGBE_ETQF_UP_EN                0x00080000
107 #define IXGBE_ETQF_ETHERTYPE            0x0000FFFF /* ethertype filter ethertype field */
108 #define IXGBE_ETQF_MAX_PRI              7
109
110 #define IXGBE_SDPQF_DSTPORT             0xFFFF0000 /* dst port field */
111 #define IXGBE_SDPQF_DSTPORT_SHIFT       16         /* dst port field shift */
112 #define IXGBE_SDPQF_SRCPORT             0x0000FFFF /* src port field */
113
114 #define IXGBE_L34T_IMIR_SIZE_BP         0x00001000
115 #define IXGBE_L34T_IMIR_RESERVE         0x00080000 /* bit 13 to 19 must be set to 1000000b. */
116 #define IXGBE_L34T_IMIR_LLI             0x00100000
117 #define IXGBE_L34T_IMIR_QUEUE           0x0FE00000
118 #define IXGBE_L34T_IMIR_QUEUE_SHIFT     21
119 #define IXGBE_5TUPLE_MAX_PRI            7
120 #define IXGBE_5TUPLE_MIN_PRI            1
121
122 #define IXGBE_RSS_OFFLOAD_ALL ( \
123         ETH_RSS_IPV4 | \
124         ETH_RSS_NONFRAG_IPV4_TCP | \
125         ETH_RSS_NONFRAG_IPV4_UDP | \
126         ETH_RSS_IPV6 | \
127         ETH_RSS_NONFRAG_IPV6_TCP | \
128         ETH_RSS_NONFRAG_IPV6_UDP | \
129         ETH_RSS_IPV6_EX | \
130         ETH_RSS_IPV6_TCP_EX | \
131         ETH_RSS_IPV6_UDP_EX)
132
133 #define IXGBE_VF_IRQ_ENABLE_MASK        3          /* vf irq enable mask */
134 #define IXGBE_VF_MAXMSIVECTOR           1
135
136 #define IXGBE_MISC_VEC_ID               RTE_INTR_VEC_ZERO_OFFSET
137 #define IXGBE_RX_VEC_START              RTE_INTR_VEC_RXTX_OFFSET
138
139 #define IXGBE_SECTX_MINSECIFG_MASK      0x0000000F
140
141 #define IXGBE_MACSEC_PNTHRSH            0xFFFFFE00
142
143 #define IXGBE_MAX_FDIR_FILTER_NUM       (1024 * 32)
144 #define IXGBE_MAX_L2_TN_FILTER_NUM      128
145
146 #define MAC_TYPE_FILTER_SUP_EXT(type)    do {\
147         if ((type) != ixgbe_mac_82599EB && (type) != ixgbe_mac_X540)\
148                 return -ENOTSUP;\
149 } while (0)
150
151 #define MAC_TYPE_FILTER_SUP(type)    do {\
152         if ((type) != ixgbe_mac_82599EB && (type) != ixgbe_mac_X540 &&\
153                 (type) != ixgbe_mac_X550 && (type) != ixgbe_mac_X550EM_x &&\
154                 (type) != ixgbe_mac_X550EM_a)\
155                 return -ENOTSUP;\
156 } while (0)
157
158 /* Link speed for X550 auto negotiation */
159 #define IXGBE_LINK_SPEED_X550_AUTONEG   (IXGBE_LINK_SPEED_100_FULL | \
160                                          IXGBE_LINK_SPEED_1GB_FULL | \
161                                          IXGBE_LINK_SPEED_2_5GB_FULL | \
162                                          IXGBE_LINK_SPEED_5GB_FULL | \
163                                          IXGBE_LINK_SPEED_10GB_FULL)
164
165 /*
166  * Information about the fdir mode.
167  */
168 struct ixgbe_hw_fdir_mask {
169         uint16_t vlan_tci_mask;
170         uint32_t src_ipv4_mask;
171         uint32_t dst_ipv4_mask;
172         uint16_t src_ipv6_mask;
173         uint16_t dst_ipv6_mask;
174         uint16_t src_port_mask;
175         uint16_t dst_port_mask;
176         uint16_t flex_bytes_mask;
177         uint8_t  mac_addr_byte_mask;
178         uint32_t tunnel_id_mask;
179         uint8_t  tunnel_type_mask;
180 };
181
182 struct ixgbe_fdir_filter {
183         TAILQ_ENTRY(ixgbe_fdir_filter) entries;
184         union ixgbe_atr_input ixgbe_fdir; /* key of fdir filter*/
185         uint32_t fdirflags; /* drop or forward */
186         uint32_t fdirhash; /* hash value for fdir */
187         uint8_t queue; /* assigned rx queue */
188 };
189
190 /* list of fdir filters */
191 TAILQ_HEAD(ixgbe_fdir_filter_list, ixgbe_fdir_filter);
192
193 struct ixgbe_fdir_rule {
194         struct ixgbe_hw_fdir_mask mask;
195         union ixgbe_atr_input ixgbe_fdir; /* key of fdir filter*/
196         bool b_spec; /* If TRUE, ixgbe_fdir, fdirflags, queue have meaning. */
197         bool b_mask; /* If TRUE, mask has meaning. */
198         enum rte_fdir_mode mode; /* IP, MAC VLAN, Tunnel */
199         uint32_t fdirflags; /* drop or forward */
200         uint32_t soft_id; /* an unique value for this rule */
201         uint8_t queue; /* assigned rx queue */
202         uint8_t flex_bytes_offset;
203 };
204
205 struct ixgbe_hw_fdir_info {
206         struct ixgbe_hw_fdir_mask mask;
207         uint8_t     flex_bytes_offset;
208         uint16_t    collision;
209         uint16_t    free;
210         uint16_t    maxhash;
211         uint8_t     maxlen;
212         uint64_t    add;
213         uint64_t    remove;
214         uint64_t    f_add;
215         uint64_t    f_remove;
216         struct ixgbe_fdir_filter_list fdir_list; /* filter list*/
217         /* store the pointers of the filters, index is the hash value. */
218         struct ixgbe_fdir_filter **hash_map;
219         struct rte_hash *hash_handle; /* cuckoo hash handler */
220         bool mask_added; /* If already got mask from consistent filter */
221 };
222
223 /* structure for interrupt relative data */
224 struct ixgbe_interrupt {
225         uint32_t flags;
226         uint32_t mask;
227         /*to save original mask during delayed handler */
228         uint32_t mask_original;
229 };
230
231 struct ixgbe_stat_mapping_registers {
232         uint32_t tqsm[IXGBE_NB_STAT_MAPPING_REGS];
233         uint32_t rqsmr[IXGBE_NB_STAT_MAPPING_REGS];
234 };
235
236 struct ixgbe_vfta {
237         uint32_t vfta[IXGBE_VFTA_SIZE];
238 };
239
240 struct ixgbe_hwstrip {
241         uint32_t bitmap[IXGBE_HWSTRIP_BITMAP_SIZE];
242 };
243
244 /*
245  * VF data which used by PF host only
246  */
247 #define IXGBE_MAX_VF_MC_ENTRIES         30
248 #define IXGBE_MAX_MR_RULE_ENTRIES       4 /* number of mirroring rules supported */
249 #define IXGBE_MAX_UTA                   128
250
251 struct ixgbe_uta_info {
252         uint8_t  uc_filter_type;
253         uint16_t uta_in_use;
254         uint32_t uta_shadow[IXGBE_MAX_UTA];
255 };
256
257 #define IXGBE_MAX_MIRROR_RULES 4  /* Maximum nb. of mirror rules. */
258
259 struct ixgbe_mirror_info {
260         struct rte_eth_mirror_conf mr_conf[IXGBE_MAX_MIRROR_RULES];
261         /**< store PF mirror rules configuration*/
262 };
263
264 struct ixgbe_vf_info {
265         uint8_t vf_mac_addresses[ETHER_ADDR_LEN];
266         uint16_t vf_mc_hashes[IXGBE_MAX_VF_MC_ENTRIES];
267         uint16_t num_vf_mc_hashes;
268         uint16_t default_vf_vlan_id;
269         uint16_t vlans_enabled;
270         bool clear_to_send;
271         uint16_t tx_rate[IXGBE_MAX_QUEUE_NUM_PER_VF];
272         uint16_t vlan_count;
273         uint8_t spoofchk_enabled;
274         uint8_t api_version;
275 };
276
277 /*
278  *  Possible l4type of 5tuple filters.
279  */
280 enum ixgbe_5tuple_protocol {
281         IXGBE_FILTER_PROTOCOL_TCP = 0,
282         IXGBE_FILTER_PROTOCOL_UDP,
283         IXGBE_FILTER_PROTOCOL_SCTP,
284         IXGBE_FILTER_PROTOCOL_NONE,
285 };
286
287 TAILQ_HEAD(ixgbe_5tuple_filter_list, ixgbe_5tuple_filter);
288
289 struct ixgbe_5tuple_filter_info {
290         uint32_t dst_ip;
291         uint32_t src_ip;
292         uint16_t dst_port;
293         uint16_t src_port;
294         enum ixgbe_5tuple_protocol proto;        /* l4 protocol. */
295         uint8_t priority;        /* seven levels (001b-111b), 111b is highest,
296                                       used when more than one filter matches. */
297         uint8_t dst_ip_mask:1,   /* if mask is 1b, do not compare dst ip. */
298                 src_ip_mask:1,   /* if mask is 1b, do not compare src ip. */
299                 dst_port_mask:1, /* if mask is 1b, do not compare dst port. */
300                 src_port_mask:1, /* if mask is 1b, do not compare src port. */
301                 proto_mask:1;    /* if mask is 1b, do not compare protocol. */
302 };
303
304 /* 5tuple filter structure */
305 struct ixgbe_5tuple_filter {
306         TAILQ_ENTRY(ixgbe_5tuple_filter) entries;
307         uint16_t index;       /* the index of 5tuple filter */
308         struct ixgbe_5tuple_filter_info filter_info;
309         uint16_t queue;       /* rx queue assigned to */
310 };
311
312 #define IXGBE_5TUPLE_ARRAY_SIZE \
313         (RTE_ALIGN(IXGBE_MAX_FTQF_FILTERS, (sizeof(uint32_t) * NBBY)) / \
314          (sizeof(uint32_t) * NBBY))
315
316 struct ixgbe_ethertype_filter {
317         uint16_t ethertype;
318         uint32_t etqf;
319         uint32_t etqs;
320         /**
321          * If this filter is added by configuration,
322          * it should not be removed.
323          */
324         bool     conf;
325 };
326
327 /*
328  * Structure to store filters' info.
329  */
330 struct ixgbe_filter_info {
331         uint8_t ethertype_mask;  /* Bit mask for every used ethertype filter */
332         /* store used ethertype filters*/
333         struct ixgbe_ethertype_filter ethertype_filters[IXGBE_MAX_ETQF_FILTERS];
334         /* Bit mask for every used 5tuple filter */
335         uint32_t fivetuple_mask[IXGBE_5TUPLE_ARRAY_SIZE];
336         struct ixgbe_5tuple_filter_list fivetuple_list;
337         /* store the SYN filter info */
338         uint32_t syn_info;
339 };
340
341 struct ixgbe_l2_tn_key {
342         enum rte_eth_tunnel_type          l2_tn_type;
343         uint32_t                          tn_id;
344 };
345
346 struct ixgbe_l2_tn_filter {
347         TAILQ_ENTRY(ixgbe_l2_tn_filter)    entries;
348         struct ixgbe_l2_tn_key             key;
349         uint32_t                           pool;
350 };
351
352 TAILQ_HEAD(ixgbe_l2_tn_filter_list, ixgbe_l2_tn_filter);
353
354 struct ixgbe_l2_tn_info {
355         struct ixgbe_l2_tn_filter_list      l2_tn_list;
356         struct ixgbe_l2_tn_filter         **hash_map;
357         struct rte_hash                    *hash_handle;
358         bool e_tag_en; /* e-tag enabled */
359         bool e_tag_fwd_en; /* e-tag based forwarding enabled */
360         bool e_tag_ether_type; /* ether type for e-tag */
361 };
362
363 struct rte_flow {
364         enum rte_filter_type filter_type;
365         void *rule;
366 };
367
368 /*
369  * Statistics counters collected by the MACsec
370  */
371 struct ixgbe_macsec_stats {
372         /* TX port statistics */
373         uint64_t out_pkts_untagged;
374         uint64_t out_pkts_encrypted;
375         uint64_t out_pkts_protected;
376         uint64_t out_octets_encrypted;
377         uint64_t out_octets_protected;
378
379         /* RX port statistics */
380         uint64_t in_pkts_untagged;
381         uint64_t in_pkts_badtag;
382         uint64_t in_pkts_nosci;
383         uint64_t in_pkts_unknownsci;
384         uint64_t in_octets_decrypted;
385         uint64_t in_octets_validated;
386
387         /* RX SC statistics */
388         uint64_t in_pkts_unchecked;
389         uint64_t in_pkts_delayed;
390         uint64_t in_pkts_late;
391
392         /* RX SA statistics */
393         uint64_t in_pkts_ok;
394         uint64_t in_pkts_invalid;
395         uint64_t in_pkts_notvalid;
396         uint64_t in_pkts_unusedsa;
397         uint64_t in_pkts_notusingsa;
398 };
399
400 /* The configuration of bandwidth */
401 struct ixgbe_bw_conf {
402         uint8_t tc_num; /* Number of TCs. */
403 };
404
405 /* Struct to store Traffic Manager shaper profile. */
406 struct ixgbe_tm_shaper_profile {
407         TAILQ_ENTRY(ixgbe_tm_shaper_profile) node;
408         uint32_t shaper_profile_id;
409         uint32_t reference_count;
410         struct rte_tm_shaper_params profile;
411 };
412
413 TAILQ_HEAD(ixgbe_shaper_profile_list, ixgbe_tm_shaper_profile);
414
415 /* node type of Traffic Manager */
416 enum ixgbe_tm_node_type {
417         IXGBE_TM_NODE_TYPE_PORT,
418         IXGBE_TM_NODE_TYPE_TC,
419         IXGBE_TM_NODE_TYPE_QUEUE,
420         IXGBE_TM_NODE_TYPE_MAX,
421 };
422
423 /* Struct to store Traffic Manager node configuration. */
424 struct ixgbe_tm_node {
425         TAILQ_ENTRY(ixgbe_tm_node) node;
426         uint32_t id;
427         uint32_t priority;
428         uint32_t weight;
429         uint32_t reference_count;
430         uint16_t no;
431         struct ixgbe_tm_node *parent;
432         struct ixgbe_tm_shaper_profile *shaper_profile;
433         struct rte_tm_node_params params;
434 };
435
436 TAILQ_HEAD(ixgbe_tm_node_list, ixgbe_tm_node);
437
438 /* The configuration of Traffic Manager */
439 struct ixgbe_tm_conf {
440         struct ixgbe_shaper_profile_list shaper_profile_list;
441         struct ixgbe_tm_node *root; /* root node - port */
442         struct ixgbe_tm_node_list tc_list; /* node list for all the TCs */
443         struct ixgbe_tm_node_list queue_list; /* node list for all the queues */
444         /**
445          * The number of added TC nodes.
446          * It should be no more than the TC number of this port.
447          */
448         uint32_t nb_tc_node;
449         /**
450          * The number of added queue nodes.
451          * It should be no more than the queue number of this port.
452          */
453         uint32_t nb_queue_node;
454         /**
455          * This flag is used to check if APP can change the TM node
456          * configuration.
457          * When it's true, means the configuration is applied to HW,
458          * APP should not change the configuration.
459          * As we don't support on-the-fly configuration, when starting
460          * the port, APP should call the hierarchy_commit API to set this
461          * flag to true. When stopping the port, this flag should be set
462          * to false.
463          */
464         bool committed;
465 };
466
467 /*
468  * Structure to store private data for each driver instance (for each port).
469  */
470 struct ixgbe_adapter {
471         struct ixgbe_hw             hw;
472         struct ixgbe_hw_stats       stats;
473         struct ixgbe_macsec_stats   macsec_stats;
474         struct ixgbe_hw_fdir_info   fdir;
475         struct ixgbe_interrupt      intr;
476         struct ixgbe_stat_mapping_registers stat_mappings;
477         struct ixgbe_vfta           shadow_vfta;
478         struct ixgbe_hwstrip            hwstrip;
479         struct ixgbe_dcb_config     dcb_config;
480         struct ixgbe_mirror_info    mr_data;
481         struct ixgbe_vf_info        *vfdata;
482         struct ixgbe_uta_info       uta_info;
483 #ifdef RTE_LIBRTE_IXGBE_BYPASS
484         struct ixgbe_bypass_info    bps;
485 #endif /* RTE_LIBRTE_IXGBE_BYPASS */
486         struct ixgbe_filter_info    filter;
487         struct ixgbe_l2_tn_info     l2_tn;
488         struct ixgbe_bw_conf        bw_conf;
489
490         bool rx_bulk_alloc_allowed;
491         bool rx_vec_allowed;
492         struct rte_timecounter      systime_tc;
493         struct rte_timecounter      rx_tstamp_tc;
494         struct rte_timecounter      tx_tstamp_tc;
495         struct ixgbe_tm_conf        tm_conf;
496 };
497
498 #define IXGBE_DEV_PRIVATE_TO_HW(adapter)\
499         (&((struct ixgbe_adapter *)adapter)->hw)
500
501 #define IXGBE_DEV_PRIVATE_TO_STATS(adapter) \
502         (&((struct ixgbe_adapter *)adapter)->stats)
503
504 #define IXGBE_DEV_PRIVATE_TO_MACSEC_STATS(adapter) \
505         (&((struct ixgbe_adapter *)adapter)->macsec_stats)
506
507 #define IXGBE_DEV_PRIVATE_TO_INTR(adapter) \
508         (&((struct ixgbe_adapter *)adapter)->intr)
509
510 #define IXGBE_DEV_PRIVATE_TO_FDIR_INFO(adapter) \
511         (&((struct ixgbe_adapter *)adapter)->fdir)
512
513 #define IXGBE_DEV_PRIVATE_TO_STAT_MAPPINGS(adapter) \
514         (&((struct ixgbe_adapter *)adapter)->stat_mappings)
515
516 #define IXGBE_DEV_PRIVATE_TO_VFTA(adapter) \
517         (&((struct ixgbe_adapter *)adapter)->shadow_vfta)
518
519 #define IXGBE_DEV_PRIVATE_TO_HWSTRIP_BITMAP(adapter) \
520         (&((struct ixgbe_adapter *)adapter)->hwstrip)
521
522 #define IXGBE_DEV_PRIVATE_TO_DCB_CFG(adapter) \
523         (&((struct ixgbe_adapter *)adapter)->dcb_config)
524
525 #define IXGBE_DEV_PRIVATE_TO_P_VFDATA(adapter) \
526         (&((struct ixgbe_adapter *)adapter)->vfdata)
527
528 #define IXGBE_DEV_PRIVATE_TO_PFDATA(adapter) \
529         (&((struct ixgbe_adapter *)adapter)->mr_data)
530
531 #define IXGBE_DEV_PRIVATE_TO_UTA(adapter) \
532         (&((struct ixgbe_adapter *)adapter)->uta_info)
533
534 #define IXGBE_DEV_PRIVATE_TO_FILTER_INFO(adapter) \
535         (&((struct ixgbe_adapter *)adapter)->filter)
536
537 #define IXGBE_DEV_PRIVATE_TO_L2_TN_INFO(adapter) \
538         (&((struct ixgbe_adapter *)adapter)->l2_tn)
539
540 #define IXGBE_DEV_PRIVATE_TO_BW_CONF(adapter) \
541         (&((struct ixgbe_adapter *)adapter)->bw_conf)
542
543 #define IXGBE_DEV_PRIVATE_TO_TM_CONF(adapter) \
544         (&((struct ixgbe_adapter *)adapter)->tm_conf)
545
546 /*
547  * RX/TX function prototypes
548  */
549 void ixgbe_dev_clear_queues(struct rte_eth_dev *dev);
550
551 void ixgbe_dev_free_queues(struct rte_eth_dev *dev);
552
553 void ixgbe_dev_rx_queue_release(void *rxq);
554
555 void ixgbe_dev_tx_queue_release(void *txq);
556
557 int  ixgbe_dev_rx_queue_setup(struct rte_eth_dev *dev, uint16_t rx_queue_id,
558                 uint16_t nb_rx_desc, unsigned int socket_id,
559                 const struct rte_eth_rxconf *rx_conf,
560                 struct rte_mempool *mb_pool);
561
562 int  ixgbe_dev_tx_queue_setup(struct rte_eth_dev *dev, uint16_t tx_queue_id,
563                 uint16_t nb_tx_desc, unsigned int socket_id,
564                 const struct rte_eth_txconf *tx_conf);
565
566 uint32_t ixgbe_dev_rx_queue_count(struct rte_eth_dev *dev,
567                 uint16_t rx_queue_id);
568
569 int ixgbe_dev_rx_descriptor_done(void *rx_queue, uint16_t offset);
570
571 int ixgbe_dev_rx_descriptor_status(void *rx_queue, uint16_t offset);
572 int ixgbe_dev_tx_descriptor_status(void *tx_queue, uint16_t offset);
573
574 int ixgbe_dev_rx_init(struct rte_eth_dev *dev);
575
576 void ixgbe_dev_tx_init(struct rte_eth_dev *dev);
577
578 int ixgbe_dev_rxtx_start(struct rte_eth_dev *dev);
579
580 int ixgbe_dev_rx_queue_start(struct rte_eth_dev *dev, uint16_t rx_queue_id);
581
582 int ixgbe_dev_rx_queue_stop(struct rte_eth_dev *dev, uint16_t rx_queue_id);
583
584 int ixgbe_dev_tx_queue_start(struct rte_eth_dev *dev, uint16_t tx_queue_id);
585
586 int ixgbe_dev_tx_queue_stop(struct rte_eth_dev *dev, uint16_t tx_queue_id);
587
588 void ixgbe_rxq_info_get(struct rte_eth_dev *dev, uint16_t queue_id,
589         struct rte_eth_rxq_info *qinfo);
590
591 void ixgbe_txq_info_get(struct rte_eth_dev *dev, uint16_t queue_id,
592         struct rte_eth_txq_info *qinfo);
593
594 int ixgbevf_dev_rx_init(struct rte_eth_dev *dev);
595
596 void ixgbevf_dev_tx_init(struct rte_eth_dev *dev);
597
598 void ixgbevf_dev_rxtx_start(struct rte_eth_dev *dev);
599
600 uint16_t ixgbe_recv_pkts(void *rx_queue, struct rte_mbuf **rx_pkts,
601                 uint16_t nb_pkts);
602
603 uint16_t ixgbe_recv_pkts_bulk_alloc(void *rx_queue, struct rte_mbuf **rx_pkts,
604                                     uint16_t nb_pkts);
605
606 uint16_t ixgbe_recv_pkts_lro_single_alloc(void *rx_queue,
607                 struct rte_mbuf **rx_pkts, uint16_t nb_pkts);
608 uint16_t ixgbe_recv_pkts_lro_bulk_alloc(void *rx_queue,
609                 struct rte_mbuf **rx_pkts, uint16_t nb_pkts);
610
611 uint16_t ixgbe_xmit_pkts(void *tx_queue, struct rte_mbuf **tx_pkts,
612                 uint16_t nb_pkts);
613
614 uint16_t ixgbe_xmit_pkts_simple(void *tx_queue, struct rte_mbuf **tx_pkts,
615                 uint16_t nb_pkts);
616
617 uint16_t ixgbe_prep_pkts(void *tx_queue, struct rte_mbuf **tx_pkts,
618                 uint16_t nb_pkts);
619
620 int ixgbe_dev_rss_hash_update(struct rte_eth_dev *dev,
621                               struct rte_eth_rss_conf *rss_conf);
622
623 int ixgbe_dev_rss_hash_conf_get(struct rte_eth_dev *dev,
624                                 struct rte_eth_rss_conf *rss_conf);
625
626 uint16_t ixgbe_reta_size_get(enum ixgbe_mac_type mac_type);
627
628 uint32_t ixgbe_reta_reg_get(enum ixgbe_mac_type mac_type, uint16_t reta_idx);
629
630 uint32_t ixgbe_mrqc_reg_get(enum ixgbe_mac_type mac_type);
631
632 uint32_t ixgbe_rssrk_reg_get(enum ixgbe_mac_type mac_type, uint8_t i);
633
634 bool ixgbe_rss_update_sp(enum ixgbe_mac_type mac_type);
635
636 int ixgbe_add_del_ntuple_filter(struct rte_eth_dev *dev,
637                         struct rte_eth_ntuple_filter *filter,
638                         bool add);
639 int ixgbe_add_del_ethertype_filter(struct rte_eth_dev *dev,
640                         struct rte_eth_ethertype_filter *filter,
641                         bool add);
642 int ixgbe_syn_filter_set(struct rte_eth_dev *dev,
643                         struct rte_eth_syn_filter *filter,
644                         bool add);
645 int
646 ixgbe_dev_l2_tunnel_filter_add(struct rte_eth_dev *dev,
647                                struct rte_eth_l2_tunnel_conf *l2_tunnel,
648                                bool restore);
649 int
650 ixgbe_dev_l2_tunnel_filter_del(struct rte_eth_dev *dev,
651                                struct rte_eth_l2_tunnel_conf *l2_tunnel);
652 void ixgbe_filterlist_init(void);
653 void ixgbe_filterlist_flush(void);
654 /*
655  * Flow director function prototypes
656  */
657 int ixgbe_fdir_configure(struct rte_eth_dev *dev);
658 int ixgbe_fdir_set_input_mask(struct rte_eth_dev *dev);
659 int ixgbe_fdir_set_flexbytes_offset(struct rte_eth_dev *dev,
660                                     uint16_t offset);
661 int ixgbe_fdir_filter_program(struct rte_eth_dev *dev,
662                               struct ixgbe_fdir_rule *rule,
663                               bool del, bool update);
664
665 void ixgbe_configure_dcb(struct rte_eth_dev *dev);
666
667 /*
668  * misc function prototypes
669  */
670 void ixgbe_vlan_hw_filter_enable(struct rte_eth_dev *dev);
671
672 void ixgbe_vlan_hw_filter_disable(struct rte_eth_dev *dev);
673
674 void ixgbe_vlan_hw_strip_enable_all(struct rte_eth_dev *dev);
675
676 void ixgbe_vlan_hw_strip_disable_all(struct rte_eth_dev *dev);
677
678 void ixgbe_pf_host_init(struct rte_eth_dev *eth_dev);
679
680 void ixgbe_pf_host_uninit(struct rte_eth_dev *eth_dev);
681
682 void ixgbe_pf_mbx_process(struct rte_eth_dev *eth_dev);
683
684 int ixgbe_pf_host_configure(struct rte_eth_dev *eth_dev);
685
686 uint32_t ixgbe_convert_vm_rx_mask_to_val(uint16_t rx_mask, uint32_t orig_val);
687
688 int ixgbe_fdir_ctrl_func(struct rte_eth_dev *dev,
689                         enum rte_filter_op filter_op, void *arg);
690 void ixgbe_fdir_filter_restore(struct rte_eth_dev *dev);
691 int ixgbe_clear_all_fdir_filter(struct rte_eth_dev *dev);
692
693 extern const struct rte_flow_ops ixgbe_flow_ops;
694
695 void ixgbe_clear_all_ethertype_filter(struct rte_eth_dev *dev);
696 void ixgbe_clear_all_ntuple_filter(struct rte_eth_dev *dev);
697 void ixgbe_clear_syn_filter(struct rte_eth_dev *dev);
698 int ixgbe_clear_all_l2_tn_filter(struct rte_eth_dev *dev);
699
700 int ixgbe_disable_sec_tx_path_generic(struct ixgbe_hw *hw);
701
702 int ixgbe_enable_sec_tx_path_generic(struct ixgbe_hw *hw);
703
704 int ixgbe_vt_check(struct ixgbe_hw *hw);
705 int ixgbe_set_vf_rate_limit(struct rte_eth_dev *dev, uint16_t vf,
706                             uint16_t tx_rate, uint64_t q_msk);
707 bool is_ixgbe_supported(struct rte_eth_dev *dev);
708 int ixgbe_tm_ops_get(struct rte_eth_dev *dev, void *ops);
709 void ixgbe_tm_conf_init(struct rte_eth_dev *dev);
710 void ixgbe_tm_conf_uninit(struct rte_eth_dev *dev);
711 int ixgbe_set_queue_rate_limit(struct rte_eth_dev *dev, uint16_t queue_idx,
712                                uint16_t tx_rate);
713
714 static inline int
715 ixgbe_ethertype_filter_lookup(struct ixgbe_filter_info *filter_info,
716                               uint16_t ethertype)
717 {
718         int i;
719
720         for (i = 0; i < IXGBE_MAX_ETQF_FILTERS; i++) {
721                 if (filter_info->ethertype_filters[i].ethertype == ethertype &&
722                     (filter_info->ethertype_mask & (1 << i)))
723                         return i;
724         }
725         return -1;
726 }
727
728 static inline int
729 ixgbe_ethertype_filter_insert(struct ixgbe_filter_info *filter_info,
730                               struct ixgbe_ethertype_filter *ethertype_filter)
731 {
732         int i;
733
734         for (i = 0; i < IXGBE_MAX_ETQF_FILTERS; i++) {
735                 if (!(filter_info->ethertype_mask & (1 << i))) {
736                         filter_info->ethertype_mask |= 1 << i;
737                         filter_info->ethertype_filters[i].ethertype =
738                                 ethertype_filter->ethertype;
739                         filter_info->ethertype_filters[i].etqf =
740                                 ethertype_filter->etqf;
741                         filter_info->ethertype_filters[i].etqs =
742                                 ethertype_filter->etqs;
743                         filter_info->ethertype_filters[i].conf =
744                                 ethertype_filter->conf;
745                         return i;
746                 }
747         }
748         return -1;
749 }
750
751 static inline int
752 ixgbe_ethertype_filter_remove(struct ixgbe_filter_info *filter_info,
753                               uint8_t idx)
754 {
755         if (idx >= IXGBE_MAX_ETQF_FILTERS)
756                 return -1;
757         filter_info->ethertype_mask &= ~(1 << idx);
758         filter_info->ethertype_filters[idx].ethertype = 0;
759         filter_info->ethertype_filters[idx].etqf = 0;
760         filter_info->ethertype_filters[idx].etqs = 0;
761         filter_info->ethertype_filters[idx].etqs = FALSE;
762         return idx;
763 }
764
765 #endif /* _IXGBE_ETHDEV_H_ */