drivers/net/ixgbe/ixgbe_pf.c

   1 /*-
   2  *   BSD LICENSE
   3  *
   4  *   Copyright(c) 2010-2015 Intel Corporation. All rights reserved.
   5  *   All rights reserved.
   6  *
   7  *   Redistribution and use in source and binary forms, with or without
   8  *   modification, are permitted provided that the following conditions
   9  *   are met:
  10  *
  11  *     * Redistributions of source code must retain the above copyright
  12  *       notice, this list of conditions and the following disclaimer.
  13  *     * Redistributions in binary form must reproduce the above copyright
  14  *       notice, this list of conditions and the following disclaimer in
  15  *       the documentation and/or other materials provided with the
  16  *       distribution.
  17  *     * Neither the name of Intel Corporation nor the names of its
  18  *       contributors may be used to endorse or promote products derived
  19  *       from this software without specific prior written permission.
  20  *
  21  *   THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  22  *   "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  23  *   LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR
  24  *   A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT
  25  *   OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,
  26  *   SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT
  27  *   LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,
  28  *   DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY
  29  *   THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  30  *   (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE
  31  *   OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  32  */
  33
  34 #include <stdio.h>
  35 #include <errno.h>
  36 #include <stdint.h>
  37 #include <stdlib.h>
  38 #include <unistd.h>
  39 #include <stdarg.h>
  40 #include <inttypes.h>
  41
  42 #include <rte_interrupts.h>
  43 #include <rte_log.h>
  44 #include <rte_debug.h>
  45 #include <rte_eal.h>
  46 #include <rte_ether.h>
  47 #include <rte_ethdev.h>
  48 #include <rte_memcpy.h>
  49 #include <rte_malloc.h>
  50 #include <rte_random.h>
  51
  52 #include "base/ixgbe_common.h"
  53 #include "ixgbe_ethdev.h"
  54
  55 #define IXGBE_MAX_VFTA     (128)
  56 #define IXGBE_VF_MSG_SIZE_DEFAULT 1
  57 #define IXGBE_VF_GET_QUEUE_MSG_SIZE 5
  58 #define IXGBE_ETHERTYPE_FLOW_CTRL 0x8808
  59
  60 static inline uint16_t
  61 dev_num_vf(struct rte_eth_dev *eth_dev)
  62 {
  63         return eth_dev->pci_dev->max_vfs;
  64 }
  65
  66 static inline
  67 int ixgbe_vf_perm_addr_gen(struct rte_eth_dev *dev, uint16_t vf_num)
  68 {
  69         unsigned char vf_mac_addr[ETHER_ADDR_LEN];
  70         struct ixgbe_vf_info *vfinfo =
  71                 *IXGBE_DEV_PRIVATE_TO_P_VFDATA(dev->data->dev_private);
  72         uint16_t vfn;
  73
  74         for (vfn = 0; vfn < vf_num; vfn++) {
  75                 eth_random_addr(vf_mac_addr);
  76                 /* keep the random address as default */
  77                 memcpy(vfinfo[vfn].vf_mac_addresses, vf_mac_addr,
  78                            ETHER_ADDR_LEN);
  79         }
  80
  81         return 0;
  82 }
  83
  84 static inline int
  85 ixgbe_mb_intr_setup(struct rte_eth_dev *dev)
  86 {
  87         struct ixgbe_interrupt *intr =
  88                 IXGBE_DEV_PRIVATE_TO_INTR(dev->data->dev_private);
  89
  90         intr->mask |= IXGBE_EICR_MAILBOX;
  91
  92         return 0;
  93 }
  94
  95 void ixgbe_pf_host_init(struct rte_eth_dev *eth_dev)
  96 {
  97         struct ixgbe_vf_info **vfinfo =
  98                 IXGBE_DEV_PRIVATE_TO_P_VFDATA(eth_dev->data->dev_private);
  99         struct ixgbe_mirror_info *mirror_info =
 100         IXGBE_DEV_PRIVATE_TO_PFDATA(eth_dev->data->dev_private);
 101         struct ixgbe_uta_info *uta_info =
 102         IXGBE_DEV_PRIVATE_TO_UTA(eth_dev->data->dev_private);
 103         struct ixgbe_hw *hw =
 104                 IXGBE_DEV_PRIVATE_TO_HW(eth_dev->data->dev_private);
 105         uint16_t vf_num;
 106         uint8_t nb_queue;
 107
 108         PMD_INIT_FUNC_TRACE();
 109
 110         RTE_ETH_DEV_SRIOV(eth_dev).active = 0;
 111         vf_num = dev_num_vf(eth_dev);
 112         if (vf_num == 0)
 113                 return;
 114
 115         *vfinfo = rte_zmalloc("vf_info", sizeof(struct ixgbe_vf_info) * vf_num, 0);
 116         if (*vfinfo == NULL)
 117                 rte_panic("Cannot allocate memory for private VF data\n");
 118
 119         memset(mirror_info, 0, sizeof(struct ixgbe_mirror_info));
 120         memset(uta_info, 0, sizeof(struct ixgbe_uta_info));
 121         hw->mac.mc_filter_type = 0;
 122
 123         if (vf_num >= ETH_32_POOLS) {
 124                 nb_queue = 2;
 125                 RTE_ETH_DEV_SRIOV(eth_dev).active = ETH_64_POOLS;
 126         } else if (vf_num >= ETH_16_POOLS) {
 127                 nb_queue = 4;
 128                 RTE_ETH_DEV_SRIOV(eth_dev).active = ETH_32_POOLS;
 129         } else {
 130                 nb_queue = 8;
 131                 RTE_ETH_DEV_SRIOV(eth_dev).active = ETH_16_POOLS;
 132         }
 133
 134         RTE_ETH_DEV_SRIOV(eth_dev).nb_q_per_pool = nb_queue;
 135         RTE_ETH_DEV_SRIOV(eth_dev).def_vmdq_idx = vf_num;
 136         RTE_ETH_DEV_SRIOV(eth_dev).def_pool_q_idx = (uint16_t)(vf_num * nb_queue);
 137
 138         ixgbe_vf_perm_addr_gen(eth_dev, vf_num);
 139
 140         /* init_mailbox_params */
 141         hw->mbx.ops.init_params(hw);
 142
 143         /* set mb interrupt mask */
 144         ixgbe_mb_intr_setup(eth_dev);
 145 }
 146
 147 void ixgbe_pf_host_uninit(struct rte_eth_dev *eth_dev)
 148 {
 149         struct ixgbe_vf_info **vfinfo;
 150         uint16_t vf_num;
 151
 152         PMD_INIT_FUNC_TRACE();
 153
 154         vfinfo = IXGBE_DEV_PRIVATE_TO_P_VFDATA(eth_dev->data->dev_private);
 155
 156         RTE_ETH_DEV_SRIOV(eth_dev).active = 0;
 157         RTE_ETH_DEV_SRIOV(eth_dev).nb_q_per_pool = 0;
 158         RTE_ETH_DEV_SRIOV(eth_dev).def_vmdq_idx = 0;
 159         RTE_ETH_DEV_SRIOV(eth_dev).def_pool_q_idx = 0;
 160
 161         vf_num = dev_num_vf(eth_dev);
 162         if (vf_num == 0)
 163                 return;
 164
 165         rte_free(*vfinfo);
 166         *vfinfo = NULL;
 167 }
 168
 169 static void
 170 ixgbe_add_tx_flow_control_drop_filter(struct rte_eth_dev *eth_dev)
 171 {
 172         struct ixgbe_hw *hw =
 173                 IXGBE_DEV_PRIVATE_TO_HW(eth_dev->data->dev_private);
 174         struct ixgbe_filter_info *filter_info =
 175                 IXGBE_DEV_PRIVATE_TO_FILTER_INFO(eth_dev->data->dev_private);
 176         uint16_t vf_num;
 177         int i;
 178
 179         if (!hw->mac.ops.set_ethertype_anti_spoofing) {
 180                 RTE_LOG(INFO, PMD, "ether type anti-spoofing is not"
 181                         " supported.\n");
 182                 return;
 183         }
 184
 185         /* occupy an entity of ether type filter */
 186         for (i = 0; i < IXGBE_MAX_ETQF_FILTERS; i++) {
 187                 if (!(filter_info->ethertype_mask & (1 << i))) {
 188                         filter_info->ethertype_mask |= 1 << i;
 189                         filter_info->ethertype_filters[i] =
 190                                 IXGBE_ETHERTYPE_FLOW_CTRL;
 191                         break;
 192                 }
 193         }
 194         if (i == IXGBE_MAX_ETQF_FILTERS) {
 195                 RTE_LOG(ERR, PMD, "Cannot find an unused ether type filter"
 196                         " entity for flow control.\n");
 197                 return;
 198         }
 199
 200         IXGBE_WRITE_REG(hw, IXGBE_ETQF(i),
 201                         (IXGBE_ETQF_FILTER_EN |
 202                         IXGBE_ETQF_TX_ANTISPOOF |
 203                         IXGBE_ETHERTYPE_FLOW_CTRL));
 204
 205         vf_num = dev_num_vf(eth_dev);
 206         for (i = 0; i < vf_num; i++)
 207                 hw->mac.ops.set_ethertype_anti_spoofing(hw, true, i);
 208 }
 209
 210 int ixgbe_pf_host_configure(struct rte_eth_dev *eth_dev)
 211 {
 212         uint32_t vtctl, fcrth;
 213         uint32_t vfre_slot, vfre_offset;
 214         uint16_t vf_num;
 215         const uint8_t VFRE_SHIFT = 5;  /* VFRE 32 bits per slot */
 216         const uint8_t VFRE_MASK = (uint8_t)((1U << VFRE_SHIFT) - 1);
 217         struct ixgbe_hw *hw = IXGBE_DEV_PRIVATE_TO_HW(eth_dev->data->dev_private);
 218         uint32_t gpie, gcr_ext;
 219         uint32_t vlanctrl;
 220         int i;
 221
 222         vf_num = dev_num_vf(eth_dev);
 223         if (vf_num == 0)
 224                 return -1;
 225
 226         /* enable VMDq and set the default pool for PF */
 227         vtctl = IXGBE_READ_REG(hw, IXGBE_VT_CTL);
 228         vtctl |= IXGBE_VMD_CTL_VMDQ_EN;
 229         vtctl &= ~IXGBE_VT_CTL_POOL_MASK;
 230         vtctl |= RTE_ETH_DEV_SRIOV(eth_dev).def_vmdq_idx
 231                 << IXGBE_VT_CTL_POOL_SHIFT;
 232         vtctl |= IXGBE_VT_CTL_REPLEN;
 233         IXGBE_WRITE_REG(hw, IXGBE_VT_CTL, vtctl);
 234
 235         vfre_offset = vf_num & VFRE_MASK;
 236         vfre_slot = (vf_num >> VFRE_SHIFT) > 0 ? 1 : 0;
 237
 238         /* Enable pools reserved to PF only */
 239         IXGBE_WRITE_REG(hw, IXGBE_VFRE(vfre_slot), (~0U) << vfre_offset);
 240         IXGBE_WRITE_REG(hw, IXGBE_VFRE(vfre_slot ^ 1), vfre_slot - 1);
 241         IXGBE_WRITE_REG(hw, IXGBE_VFTE(vfre_slot), (~0U) << vfre_offset);
 242         IXGBE_WRITE_REG(hw, IXGBE_VFTE(vfre_slot ^ 1), vfre_slot - 1);
 243
 244         /* PFDMA Tx General Switch Control Enables VMDQ loopback */
 245         IXGBE_WRITE_REG(hw, IXGBE_PFDTXGSWC, IXGBE_PFDTXGSWC_VT_LBEN);
 246
 247         /* clear VMDq map to perment rar 0 */
 248         hw->mac.ops.clear_vmdq(hw, 0, IXGBE_CLEAR_VMDQ_ALL);
 249
 250         /* clear VMDq map to scan rar 127 */
 251         IXGBE_WRITE_REG(hw, IXGBE_MPSAR_LO(hw->mac.num_rar_entries), 0);
 252         IXGBE_WRITE_REG(hw, IXGBE_MPSAR_HI(hw->mac.num_rar_entries), 0);
 253
 254         /* set VMDq map to default PF pool */
 255         hw->mac.ops.set_vmdq(hw, 0, RTE_ETH_DEV_SRIOV(eth_dev).def_vmdq_idx);
 256
 257         /*
 258          * SW msut set GCR_EXT.VT_Mode the same as GPIE.VT_Mode
 259          */
 260         gcr_ext = IXGBE_READ_REG(hw, IXGBE_GCR_EXT);
 261         gcr_ext &= ~IXGBE_GCR_EXT_VT_MODE_MASK;
 262
 263         gpie = IXGBE_READ_REG(hw, IXGBE_GPIE);
 264         gpie &= ~IXGBE_GPIE_VTMODE_MASK;
 265         gpie |= IXGBE_GPIE_MSIX_MODE;
 266
 267         switch (RTE_ETH_DEV_SRIOV(eth_dev).active) {
 268         case ETH_64_POOLS:
 269                 gcr_ext |= IXGBE_GCR_EXT_VT_MODE_64;
 270                 gpie |= IXGBE_GPIE_VTMODE_64;
 271                 break;
 272         case ETH_32_POOLS:
 273                 gcr_ext |= IXGBE_GCR_EXT_VT_MODE_32;
 274                 gpie |= IXGBE_GPIE_VTMODE_32;
 275                 break;
 276         case ETH_16_POOLS:
 277                 gcr_ext |= IXGBE_GCR_EXT_VT_MODE_16;
 278                 gpie |= IXGBE_GPIE_VTMODE_16;
 279                 break;
 280         }
 281
 282         IXGBE_WRITE_REG(hw, IXGBE_GCR_EXT, gcr_ext);
 283         IXGBE_WRITE_REG(hw, IXGBE_GPIE, gpie);
 284
 285         /*
 286          * enable vlan filtering and allow all vlan tags through
 287          */
 288         vlanctrl = IXGBE_READ_REG(hw, IXGBE_VLNCTRL);
 289         vlanctrl |= IXGBE_VLNCTRL_VFE; /* enable vlan filters */
 290         IXGBE_WRITE_REG(hw, IXGBE_VLNCTRL, vlanctrl);
 291
 292         /* VFTA - enable all vlan filters */
 293         for (i = 0; i < IXGBE_MAX_VFTA; i++)
 294                 IXGBE_WRITE_REG(hw, IXGBE_VFTA(i), 0xFFFFFFFF);
 295
 296         /* Enable MAC Anti-Spoofing */
 297         hw->mac.ops.set_mac_anti_spoofing(hw, FALSE, vf_num);
 298
 299         /* set flow control threshold to max to avoid tx switch hang */
 300         for (i = 0; i < IXGBE_DCB_MAX_TRAFFIC_CLASS; i++) {
 301                 IXGBE_WRITE_REG(hw, IXGBE_FCRTL_82599(i), 0);
 302                 fcrth = IXGBE_READ_REG(hw, IXGBE_RXPBSIZE(i)) - 32;
 303                 IXGBE_WRITE_REG(hw, IXGBE_FCRTH_82599(i), fcrth);
 304         }
 305
 306         ixgbe_add_tx_flow_control_drop_filter(eth_dev);
 307
 308         return 0;
 309 }
 310
 311 static void
 312 set_rx_mode(struct rte_eth_dev *dev)
 313 {
 314         struct rte_eth_dev_data *dev_data = dev->data;
 315         struct ixgbe_hw *hw = IXGBE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 316         u32 fctrl, vmolr = IXGBE_VMOLR_BAM | IXGBE_VMOLR_AUPE;
 317         uint16_t vfn = dev_num_vf(dev);
 318
 319         /* Check for Promiscuous and All Multicast modes */
 320         fctrl = IXGBE_READ_REG(hw, IXGBE_FCTRL);
 321
 322         /* set all bits that we expect to always be set */
 323         fctrl &= ~IXGBE_FCTRL_SBP; /* disable store-bad-packets */
 324         fctrl |= IXGBE_FCTRL_BAM;
 325
 326         /* clear the bits we are changing the status of */
 327         fctrl &= ~(IXGBE_FCTRL_UPE | IXGBE_FCTRL_MPE);
 328
 329         if (dev_data->promiscuous) {
 330                 fctrl |= (IXGBE_FCTRL_UPE | IXGBE_FCTRL_MPE);
 331                 vmolr |= (IXGBE_VMOLR_ROPE | IXGBE_VMOLR_MPE);
 332         } else {
 333                 if (dev_data->all_multicast) {
 334                         fctrl |= IXGBE_FCTRL_MPE;
 335                         vmolr |= IXGBE_VMOLR_MPE;
 336                 } else {
 337                         vmolr |= IXGBE_VMOLR_ROMPE;
 338                 }
 339         }
 340
 341         if (hw->mac.type != ixgbe_mac_82598EB) {
 342                 vmolr |= IXGBE_READ_REG(hw, IXGBE_VMOLR(vfn)) &
 343                          ~(IXGBE_VMOLR_MPE | IXGBE_VMOLR_ROMPE |
 344                            IXGBE_VMOLR_ROPE);
 345                 IXGBE_WRITE_REG(hw, IXGBE_VMOLR(vfn), vmolr);
 346         }
 347
 348         IXGBE_WRITE_REG(hw, IXGBE_FCTRL, fctrl);
 349
 350         if (dev->data->dev_conf.rxmode.hw_vlan_strip)
 351                 ixgbe_vlan_hw_strip_enable_all(dev);
 352         else
 353                 ixgbe_vlan_hw_strip_disable_all(dev);
 354 }
 355
 356 static inline void
 357 ixgbe_vf_reset_event(struct rte_eth_dev *dev, uint16_t vf)
 358 {
 359         struct ixgbe_hw *hw =
 360                 IXGBE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 361         struct ixgbe_vf_info *vfinfo =
 362                 *(IXGBE_DEV_PRIVATE_TO_P_VFDATA(dev->data->dev_private));
 363         int rar_entry = hw->mac.num_rar_entries - (vf + 1);
 364         uint32_t vmolr = IXGBE_READ_REG(hw, IXGBE_VMOLR(vf));
 365
 366         vmolr |= (IXGBE_VMOLR_ROPE | IXGBE_VMOLR_ROMPE |
 367                         IXGBE_VMOLR_BAM | IXGBE_VMOLR_AUPE);
 368         IXGBE_WRITE_REG(hw, IXGBE_VMOLR(vf), vmolr);
 369
 370         IXGBE_WRITE_REG(hw, IXGBE_VMVIR(vf), 0);
 371
 372         /* reset multicast table array for vf */
 373         vfinfo[vf].num_vf_mc_hashes = 0;
 374
 375         /* reset rx mode */
 376         set_rx_mode(dev);
 377
 378         hw->mac.ops.clear_rar(hw, rar_entry);
 379 }
 380
 381 static inline void
 382 ixgbe_vf_reset_msg(struct rte_eth_dev *dev, uint16_t vf)
 383 {
 384         struct ixgbe_hw *hw = IXGBE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 385         uint32_t reg;
 386         uint32_t reg_offset, vf_shift;
 387         const uint8_t VFRE_SHIFT = 5;  /* VFRE 32 bits per slot */
 388         const uint8_t VFRE_MASK = (uint8_t)((1U << VFRE_SHIFT) - 1);
 389
 390         vf_shift = vf & VFRE_MASK;
 391         reg_offset = (vf >> VFRE_SHIFT) > 0 ? 1 : 0;
 392
 393         /* enable transmit and receive for vf */
 394         reg = IXGBE_READ_REG(hw, IXGBE_VFTE(reg_offset));
 395         reg |= (reg | (1 << vf_shift));
 396         IXGBE_WRITE_REG(hw, IXGBE_VFTE(reg_offset), reg);
 397
 398         reg = IXGBE_READ_REG(hw, IXGBE_VFRE(reg_offset));
 399         reg |= (reg | (1 << vf_shift));
 400         IXGBE_WRITE_REG(hw, IXGBE_VFRE(reg_offset), reg);
 401
 402         /* Enable counting of spoofed packets in the SSVPC register */
 403         reg = IXGBE_READ_REG(hw, IXGBE_VMECM(reg_offset));
 404         reg |= (1 << vf_shift);
 405         IXGBE_WRITE_REG(hw, IXGBE_VMECM(reg_offset), reg);
 406
 407         ixgbe_vf_reset_event(dev, vf);
 408 }
 409
 410 static int
 411 ixgbe_enable_vf_mc_promisc(struct rte_eth_dev *dev, uint32_t vf)
 412 {
 413         struct ixgbe_hw *hw = IXGBE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 414         uint32_t vmolr;
 415
 416         vmolr = IXGBE_READ_REG(hw, IXGBE_VMOLR(vf));
 417
 418         RTE_LOG(INFO, PMD, "VF %u: enabling multicast promiscuous\n", vf);
 419
 420         vmolr |= IXGBE_VMOLR_MPE;
 421
 422         IXGBE_WRITE_REG(hw, IXGBE_VMOLR(vf), vmolr);
 423
 424         return 0;
 425 }
 426
 427 static int
 428 ixgbe_disable_vf_mc_promisc(struct rte_eth_dev *dev, uint32_t vf)
 429 {
 430         struct ixgbe_hw *hw = IXGBE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 431         uint32_t vmolr;
 432
 433         vmolr = IXGBE_READ_REG(hw, IXGBE_VMOLR(vf));
 434
 435         RTE_LOG(INFO, PMD, "VF %u: disabling multicast promiscuous\n", vf);
 436
 437         vmolr &= ~IXGBE_VMOLR_MPE;
 438
 439         IXGBE_WRITE_REG(hw, IXGBE_VMOLR(vf), vmolr);
 440
 441         return 0;
 442 }
 443
 444 static int
 445 ixgbe_vf_reset(struct rte_eth_dev *dev, uint16_t vf, uint32_t *msgbuf)
 446 {
 447         struct ixgbe_hw *hw = IXGBE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 448         struct ixgbe_vf_info *vfinfo =
 449                 *(IXGBE_DEV_PRIVATE_TO_P_VFDATA(dev->data->dev_private));
 450         unsigned char *vf_mac = vfinfo[vf].vf_mac_addresses;
 451         int rar_entry = hw->mac.num_rar_entries - (vf + 1);
 452         uint8_t *new_mac = (uint8_t *)(&msgbuf[1]);
 453
 454         ixgbe_vf_reset_msg(dev, vf);
 455
 456         hw->mac.ops.set_rar(hw, rar_entry, vf_mac, vf, IXGBE_RAH_AV);
 457
 458         /* Disable multicast promiscuous at reset */
 459         ixgbe_disable_vf_mc_promisc(dev, vf);
 460
 461         /* reply to reset with ack and vf mac address */
 462         msgbuf[0] = IXGBE_VF_RESET | IXGBE_VT_MSGTYPE_ACK;
 463         rte_memcpy(new_mac, vf_mac, ETHER_ADDR_LEN);
 464         /*
 465          * Piggyback the multicast filter type so VF can compute the
 466          * correct vectors
 467          */
 468         msgbuf[3] = hw->mac.mc_filter_type;
 469         ixgbe_write_mbx(hw, msgbuf, IXGBE_VF_PERMADDR_MSG_LEN, vf);
 470
 471         return 0;
 472 }
 473
 474 static int
 475 ixgbe_vf_set_mac_addr(struct rte_eth_dev *dev, uint32_t vf, uint32_t *msgbuf)
 476 {
 477         struct ixgbe_hw *hw = IXGBE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 478         struct ixgbe_vf_info *vfinfo =
 479                 *(IXGBE_DEV_PRIVATE_TO_P_VFDATA(dev->data->dev_private));
 480         int rar_entry = hw->mac.num_rar_entries - (vf + 1);
 481         uint8_t *new_mac = (uint8_t *)(&msgbuf[1]);
 482
 483         if (is_valid_assigned_ether_addr((struct ether_addr *)new_mac)) {
 484                 rte_memcpy(vfinfo[vf].vf_mac_addresses, new_mac, 6);
 485                 return hw->mac.ops.set_rar(hw, rar_entry, new_mac, vf, IXGBE_RAH_AV);
 486         }
 487         return -1;
 488 }
 489
 490 static int
 491 ixgbe_vf_set_multicast(struct rte_eth_dev *dev, __rte_unused uint32_t vf, uint32_t *msgbuf)
 492 {
 493         struct ixgbe_hw *hw = IXGBE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 494         struct ixgbe_vf_info *vfinfo =
 495                 *(IXGBE_DEV_PRIVATE_TO_P_VFDATA(dev->data->dev_private));
 496         int nb_entries = (msgbuf[0] & IXGBE_VT_MSGINFO_MASK) >>
 497                 IXGBE_VT_MSGINFO_SHIFT;
 498         uint16_t *hash_list = (uint16_t *)&msgbuf[1];
 499         uint32_t mta_idx;
 500         uint32_t mta_shift;
 501         const uint32_t IXGBE_MTA_INDEX_MASK = 0x7F;
 502         const uint32_t IXGBE_MTA_BIT_SHIFT = 5;
 503         const uint32_t IXGBE_MTA_BIT_MASK = (0x1 << IXGBE_MTA_BIT_SHIFT) - 1;
 504         uint32_t reg_val;
 505         int i;
 506
 507         /* Disable multicast promiscuous first */
 508         ixgbe_disable_vf_mc_promisc(dev, vf);
 509
 510         /* only so many hash values supported */
 511         nb_entries = RTE_MIN(nb_entries, IXGBE_MAX_VF_MC_ENTRIES);
 512
 513         /* store the mc entries  */
 514         vfinfo->num_vf_mc_hashes = (uint16_t)nb_entries;
 515         for (i = 0; i < nb_entries; i++) {
 516                 vfinfo->vf_mc_hashes[i] = hash_list[i];
 517         }
 518
 519         for (i = 0; i < vfinfo->num_vf_mc_hashes; i++) {
 520                 mta_idx = (vfinfo->vf_mc_hashes[i] >> IXGBE_MTA_BIT_SHIFT)
 521                                 & IXGBE_MTA_INDEX_MASK;
 522                 mta_shift = vfinfo->vf_mc_hashes[i] & IXGBE_MTA_BIT_MASK;
 523                 reg_val = IXGBE_READ_REG(hw, IXGBE_MTA(mta_idx));
 524                 reg_val |= (1 << mta_shift);
 525                 IXGBE_WRITE_REG(hw, IXGBE_MTA(mta_idx), reg_val);
 526         }
 527
 528         return 0;
 529 }
 530
 531 static int
 532 ixgbe_vf_set_vlan(struct rte_eth_dev *dev, uint32_t vf, uint32_t *msgbuf)
 533 {
 534         int add, vid;
 535         struct ixgbe_hw *hw = IXGBE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 536         struct ixgbe_vf_info *vfinfo =
 537                 *(IXGBE_DEV_PRIVATE_TO_P_VFDATA(dev->data->dev_private));
 538
 539         add = (msgbuf[0] & IXGBE_VT_MSGINFO_MASK)
 540                 >> IXGBE_VT_MSGINFO_SHIFT;
 541         vid = (msgbuf[1] & IXGBE_VLVF_VLANID_MASK);
 542
 543         if (add)
 544                 vfinfo[vf].vlan_count++;
 545         else if (vfinfo[vf].vlan_count)
 546                 vfinfo[vf].vlan_count--;
 547         return hw->mac.ops.set_vfta(hw, vid, vf, (bool)add);
 548 }
 549
 550 static int
 551 ixgbe_set_vf_lpe(struct rte_eth_dev *dev, __rte_unused uint32_t vf, uint32_t *msgbuf)
 552 {
 553         struct ixgbe_hw *hw = IXGBE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 554         uint32_t new_mtu = msgbuf[1];
 555         uint32_t max_frs;
 556         int max_frame = new_mtu + ETHER_HDR_LEN + ETHER_CRC_LEN;
 557
 558         /* X540 and X550 support jumbo frames in IOV mode */
 559         if (hw->mac.type != ixgbe_mac_X540 &&
 560                 hw->mac.type != ixgbe_mac_X550 &&
 561                 hw->mac.type != ixgbe_mac_X550EM_x &&
 562                 hw->mac.type != ixgbe_mac_X550EM_a)
 563                 return -1;
 564
 565         if ((max_frame < ETHER_MIN_LEN) || (max_frame > ETHER_MAX_JUMBO_FRAME_LEN))
 566                 return -1;
 567
 568         max_frs = (IXGBE_READ_REG(hw, IXGBE_MAXFRS) &
 569                    IXGBE_MHADD_MFS_MASK) >> IXGBE_MHADD_MFS_SHIFT;
 570         if (max_frs < new_mtu) {
 571                 max_frs = new_mtu << IXGBE_MHADD_MFS_SHIFT;
 572                 IXGBE_WRITE_REG(hw, IXGBE_MAXFRS, max_frs);
 573         }
 574
 575         return 0;
 576 }
 577
 578 static int
 579 ixgbe_negotiate_vf_api(struct rte_eth_dev *dev, uint32_t vf, uint32_t *msgbuf)
 580 {
 581         uint32_t api_version = msgbuf[1];
 582         struct ixgbe_vf_info *vfinfo =
 583                 *IXGBE_DEV_PRIVATE_TO_P_VFDATA(dev->data->dev_private);
 584
 585         switch (api_version) {
 586         case ixgbe_mbox_api_10:
 587         case ixgbe_mbox_api_11:
 588         case ixgbe_mbox_api_12:
 589                 vfinfo[vf].api_version = (uint8_t)api_version;
 590                 return 0;
 591         default:
 592                 break;
 593         }
 594
 595         RTE_LOG(ERR, PMD, "Negotiate invalid api version %u from VF %d\n",
 596                 api_version, vf);
 597
 598         return -1;
 599 }
 600
 601 static int
 602 ixgbe_get_vf_queues(struct rte_eth_dev *dev, uint32_t vf, uint32_t *msgbuf)
 603 {
 604         struct ixgbe_vf_info *vfinfo =
 605                 *IXGBE_DEV_PRIVATE_TO_P_VFDATA(dev->data->dev_private);
 606         uint32_t default_q = vf * RTE_ETH_DEV_SRIOV(dev).nb_q_per_pool;
 607
 608         /* Verify if the PF supports the mbox APIs version or not */
 609         switch (vfinfo[vf].api_version) {
 610         case ixgbe_mbox_api_20:
 611         case ixgbe_mbox_api_11:
 612         case ixgbe_mbox_api_12:
 613                 break;
 614         default:
 615                 return -1;
 616         }
 617
 618         /* Notify VF of Rx and Tx queue number */
 619         msgbuf[IXGBE_VF_RX_QUEUES] = RTE_ETH_DEV_SRIOV(dev).nb_q_per_pool;
 620         msgbuf[IXGBE_VF_TX_QUEUES] = RTE_ETH_DEV_SRIOV(dev).nb_q_per_pool;
 621
 622         /* Notify VF of default queue */
 623         msgbuf[IXGBE_VF_DEF_QUEUE] = default_q;
 624
 625         /*
 626          * FIX ME if it needs fill msgbuf[IXGBE_VF_TRANS_VLAN]
 627          * for VLAN strip or VMDQ_DCB or VMDQ_DCB_RSS
 628          */
 629
 630         return 0;
 631 }
 632
 633 static int
 634 ixgbe_set_vf_mc_promisc(struct rte_eth_dev *dev, uint32_t vf, uint32_t *msgbuf)
 635 {
 636         struct ixgbe_vf_info *vfinfo =
 637                 *(IXGBE_DEV_PRIVATE_TO_P_VFDATA(dev->data->dev_private));
 638         bool enable = !!msgbuf[1];      /* msgbuf contains the flag to enable */
 639
 640         switch (vfinfo[vf].api_version) {
 641         case ixgbe_mbox_api_12:
 642                 break;
 643         default:
 644                 return -1;
 645         }
 646
 647         if (enable)
 648                 return ixgbe_enable_vf_mc_promisc(dev, vf);
 649         else
 650                 return ixgbe_disable_vf_mc_promisc(dev, vf);
 651 }
 652
 653 static int
 654 ixgbe_rcv_msg_from_vf(struct rte_eth_dev *dev, uint16_t vf)
 655 {
 656         uint16_t mbx_size = IXGBE_VFMAILBOX_SIZE;
 657         uint16_t msg_size = IXGBE_VF_MSG_SIZE_DEFAULT;
 658         uint32_t msgbuf[IXGBE_VFMAILBOX_SIZE];
 659         int32_t retval;
 660         struct ixgbe_hw *hw = IXGBE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 661         struct ixgbe_vf_info *vfinfo =
 662                 *IXGBE_DEV_PRIVATE_TO_P_VFDATA(dev->data->dev_private);
 663
 664         retval = ixgbe_read_mbx(hw, msgbuf, mbx_size, vf);
 665         if (retval) {
 666                 PMD_DRV_LOG(ERR, "Error mbx recv msg from VF %d", vf);
 667                 return retval;
 668         }
 669
 670         /* do nothing with the message already been processed */
 671         if (msgbuf[0] & (IXGBE_VT_MSGTYPE_ACK | IXGBE_VT_MSGTYPE_NACK))
 672                 return retval;
 673
 674         /* flush the ack before we write any messages back */
 675         IXGBE_WRITE_FLUSH(hw);
 676
 677         /* perform VF reset */
 678         if (msgbuf[0] == IXGBE_VF_RESET) {
 679                 int ret = ixgbe_vf_reset(dev, vf, msgbuf);
 680
 681                 vfinfo[vf].clear_to_send = true;
 682                 return ret;
 683         }
 684
 685         /* check & process VF to PF mailbox message */
 686         switch ((msgbuf[0] & 0xFFFF)) {
 687         case IXGBE_VF_SET_MAC_ADDR:
 688                 retval = ixgbe_vf_set_mac_addr(dev, vf, msgbuf);
 689                 break;
 690         case IXGBE_VF_SET_MULTICAST:
 691                 retval = ixgbe_vf_set_multicast(dev, vf, msgbuf);
 692                 break;
 693         case IXGBE_VF_SET_LPE:
 694                 retval = ixgbe_set_vf_lpe(dev, vf, msgbuf);
 695                 break;
 696         case IXGBE_VF_SET_VLAN:
 697                 retval = ixgbe_vf_set_vlan(dev, vf, msgbuf);
 698                 break;
 699         case IXGBE_VF_API_NEGOTIATE:
 700                 retval = ixgbe_negotiate_vf_api(dev, vf, msgbuf);
 701                 break;
 702         case IXGBE_VF_GET_QUEUES:
 703                 retval = ixgbe_get_vf_queues(dev, vf, msgbuf);
 704                 msg_size = IXGBE_VF_GET_QUEUE_MSG_SIZE;
 705                 break;
 706         case IXGBE_VF_UPDATE_XCAST_MODE:
 707                 retval = ixgbe_set_vf_mc_promisc(dev, vf, msgbuf);
 708                 break;
 709         default:
 710                 PMD_DRV_LOG(DEBUG, "Unhandled Msg %8.8x", (unsigned)msgbuf[0]);
 711                 retval = IXGBE_ERR_MBX;
 712                 break;
 713         }
 714
 715         /* response the VF according to the message process result */
 716         if (retval)
 717                 msgbuf[0] |= IXGBE_VT_MSGTYPE_NACK;
 718         else
 719                 msgbuf[0] |= IXGBE_VT_MSGTYPE_ACK;
 720
 721         msgbuf[0] |= IXGBE_VT_MSGTYPE_CTS;
 722
 723         ixgbe_write_mbx(hw, msgbuf, msg_size, vf);
 724
 725         return retval;
 726 }
 727
 728 static inline void
 729 ixgbe_rcv_ack_from_vf(struct rte_eth_dev *dev, uint16_t vf)
 730 {
 731         uint32_t msg = IXGBE_VT_MSGTYPE_NACK;
 732         struct ixgbe_hw *hw =
 733                 IXGBE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 734         struct ixgbe_vf_info *vfinfo =
 735                 *IXGBE_DEV_PRIVATE_TO_P_VFDATA(dev->data->dev_private);
 736
 737         if (!vfinfo[vf].clear_to_send)
 738                 ixgbe_write_mbx(hw, &msg, 1, vf);
 739 }
 740
 741 void ixgbe_pf_mbx_process(struct rte_eth_dev *eth_dev)
 742 {
 743         uint16_t vf;
 744         struct ixgbe_hw *hw =
 745                 IXGBE_DEV_PRIVATE_TO_HW(eth_dev->data->dev_private);
 746
 747         for (vf = 0; vf < dev_num_vf(eth_dev); vf++) {
 748                 /* check & process vf function level reset */
 749                 if (!ixgbe_check_for_rst(hw, vf))
 750                         ixgbe_vf_reset_event(eth_dev, vf);
 751
 752                 /* check & process vf mailbox messages */
 753                 if (!ixgbe_check_for_msg(hw, vf))
 754                         ixgbe_rcv_msg_from_vf(eth_dev, vf);
 755
 756                 /* check & process acks from vf */
 757                 if (!ixgbe_check_for_ack(hw, vf))
 758                         ixgbe_rcv_ack_from_vf(eth_dev, vf);
 759         }
 760 }