drivers/net/ixgbe/ixgbe_rxtx_vec_sse.c

   1 /*-
   2  *   BSD LICENSE
   3  *
   4  *   Copyright(c) 2010-2015 Intel Corporation. All rights reserved.
   5  *   All rights reserved.
   6  *
   7  *   Redistribution and use in source and binary forms, with or without
   8  *   modification, are permitted provided that the following conditions
   9  *   are met:
  10  *
  11  *     * Redistributions of source code must retain the above copyright
  12  *       notice, this list of conditions and the following disclaimer.
  13  *     * Redistributions in binary form must reproduce the above copyright
  14  *       notice, this list of conditions and the following disclaimer in
  15  *       the documentation and/or other materials provided with the
  16  *       distribution.
  17  *     * Neither the name of Intel Corporation nor the names of its
  18  *       contributors may be used to endorse or promote products derived
  19  *       from this software without specific prior written permission.
  20  *
  21  *   THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  22  *   "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  23  *   LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR
  24  *   A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT
  25  *   OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,
  26  *   SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT
  27  *   LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,
  28  *   DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY
  29  *   THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  30  *   (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE
  31  *   OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  32  */
  33
  34 #include <stdint.h>
  35 #include <rte_ethdev.h>
  36 #include <rte_malloc.h>
  37
  38 #include "ixgbe_ethdev.h"
  39 #include "ixgbe_rxtx.h"
  40 #include "ixgbe_rxtx_vec_common.h"
  41
  42 #include <tmmintrin.h>
  43
  44 #ifndef __INTEL_COMPILER
  45 #pragma GCC diagnostic ignored "-Wcast-qual"
  46 #endif
  47
  48 static inline void
  49 ixgbe_rxq_rearm(struct ixgbe_rx_queue *rxq)
  50 {
  51         int i;
  52         uint16_t rx_id;
  53         volatile union ixgbe_adv_rx_desc *rxdp;
  54         struct ixgbe_rx_entry *rxep = &rxq->sw_ring[rxq->rxrearm_start];
  55         struct rte_mbuf *mb0, *mb1;
  56         __m128i hdr_room = _mm_set_epi64x(RTE_PKTMBUF_HEADROOM,
  57                         RTE_PKTMBUF_HEADROOM);
  58         __m128i dma_addr0, dma_addr1;
  59
  60         const __m128i hba_msk = _mm_set_epi64x(0, UINT64_MAX);
  61
  62         rxdp = rxq->rx_ring + rxq->rxrearm_start;
  63
  64         /* Pull 'n' more MBUFs into the software ring */
  65         if (rte_mempool_get_bulk(rxq->mb_pool,
  66                                  (void *)rxep,
  67                                  RTE_IXGBE_RXQ_REARM_THRESH) < 0) {
  68                 if (rxq->rxrearm_nb + RTE_IXGBE_RXQ_REARM_THRESH >=
  69                     rxq->nb_rx_desc) {
  70                         dma_addr0 = _mm_setzero_si128();
  71                         for (i = 0; i < RTE_IXGBE_DESCS_PER_LOOP; i++) {
  72                                 rxep[i].mbuf = &rxq->fake_mbuf;
  73                                 _mm_store_si128((__m128i *)&rxdp[i].read,
  74                                                 dma_addr0);
  75                         }
  76                 }
  77                 rte_eth_devices[rxq->port_id].data->rx_mbuf_alloc_failed +=
  78                         RTE_IXGBE_RXQ_REARM_THRESH;
  79                 return;
  80         }
  81
  82         /* Initialize the mbufs in vector, process 2 mbufs in one loop */
  83         for (i = 0; i < RTE_IXGBE_RXQ_REARM_THRESH; i += 2, rxep += 2) {
  84                 __m128i vaddr0, vaddr1;
  85
  86                 mb0 = rxep[0].mbuf;
  87                 mb1 = rxep[1].mbuf;
  88
  89                 /* load buf_addr(lo 64bit) and buf_physaddr(hi 64bit) */
  90                 RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, buf_physaddr) !=
  91                                 offsetof(struct rte_mbuf, buf_addr) + 8);
  92                 vaddr0 = _mm_loadu_si128((__m128i *)&(mb0->buf_addr));
  93                 vaddr1 = _mm_loadu_si128((__m128i *)&(mb1->buf_addr));
  94
  95                 /* convert pa to dma_addr hdr/data */
  96                 dma_addr0 = _mm_unpackhi_epi64(vaddr0, vaddr0);
  97                 dma_addr1 = _mm_unpackhi_epi64(vaddr1, vaddr1);
  98
  99                 /* add headroom to pa values */
 100                 dma_addr0 = _mm_add_epi64(dma_addr0, hdr_room);
 101                 dma_addr1 = _mm_add_epi64(dma_addr1, hdr_room);
 102
 103                 /* set Header Buffer Address to zero */
 104                 dma_addr0 =  _mm_and_si128(dma_addr0, hba_msk);
 105                 dma_addr1 =  _mm_and_si128(dma_addr1, hba_msk);
 106
 107                 /* flush desc with pa dma_addr */
 108                 _mm_store_si128((__m128i *)&rxdp++->read, dma_addr0);
 109                 _mm_store_si128((__m128i *)&rxdp++->read, dma_addr1);
 110         }
 111
 112         rxq->rxrearm_start += RTE_IXGBE_RXQ_REARM_THRESH;
 113         if (rxq->rxrearm_start >= rxq->nb_rx_desc)
 114                 rxq->rxrearm_start = 0;
 115
 116         rxq->rxrearm_nb -= RTE_IXGBE_RXQ_REARM_THRESH;
 117
 118         rx_id = (uint16_t) ((rxq->rxrearm_start == 0) ?
 119                              (rxq->nb_rx_desc - 1) : (rxq->rxrearm_start - 1));
 120
 121         /* Update the tail pointer on the NIC */
 122         IXGBE_PCI_REG_WRITE(rxq->rdt_reg_addr, rx_id);
 123 }
 124
 125 static inline void
 126 desc_to_olflags_v(__m128i descs[4], __m128i mbuf_init, uint8_t vlan_flags,
 127         struct rte_mbuf **rx_pkts)
 128 {
 129         __m128i ptype0, ptype1, vtag0, vtag1, csum;
 130         __m128i rearm0, rearm1, rearm2, rearm3;
 131
 132         /* mask everything except rss type */
 133         const __m128i rsstype_msk = _mm_set_epi16(
 134                         0x0000, 0x0000, 0x0000, 0x0000,
 135                         0x000F, 0x000F, 0x000F, 0x000F);
 136
 137         /* mask the lower byte of ol_flags */
 138         const __m128i ol_flags_msk = _mm_set_epi16(
 139                         0x0000, 0x0000, 0x0000, 0x0000,
 140                         0x00FF, 0x00FF, 0x00FF, 0x00FF);
 141
 142         /* map rss type to rss hash flag */
 143         const __m128i rss_flags = _mm_set_epi8(PKT_RX_FDIR, 0, 0, 0,
 144                         0, 0, 0, PKT_RX_RSS_HASH,
 145                         PKT_RX_RSS_HASH, 0, PKT_RX_RSS_HASH, 0,
 146                         PKT_RX_RSS_HASH, PKT_RX_RSS_HASH, PKT_RX_RSS_HASH, 0);
 147
 148         /* mask everything except vlan present and l4/ip csum error */
 149         const __m128i vlan_csum_msk = _mm_set_epi16(
 150                 (IXGBE_RXDADV_ERR_TCPE | IXGBE_RXDADV_ERR_IPE) >> 16,
 151                 (IXGBE_RXDADV_ERR_TCPE | IXGBE_RXDADV_ERR_IPE) >> 16,
 152                 (IXGBE_RXDADV_ERR_TCPE | IXGBE_RXDADV_ERR_IPE) >> 16,
 153                 (IXGBE_RXDADV_ERR_TCPE | IXGBE_RXDADV_ERR_IPE) >> 16,
 154                 IXGBE_RXD_STAT_VP, IXGBE_RXD_STAT_VP,
 155                 IXGBE_RXD_STAT_VP, IXGBE_RXD_STAT_VP);
 156         /* map vlan present (0x8), IPE (0x2), L4E (0x1) to ol_flags */
 157         const __m128i vlan_csum_map_lo = _mm_set_epi8(
 158                 0, 0, 0, 0,
 159                 vlan_flags | PKT_RX_IP_CKSUM_BAD | PKT_RX_L4_CKSUM_BAD,
 160                 vlan_flags | PKT_RX_IP_CKSUM_BAD,
 161                 vlan_flags | PKT_RX_IP_CKSUM_GOOD | PKT_RX_L4_CKSUM_BAD,
 162                 vlan_flags | PKT_RX_IP_CKSUM_GOOD,
 163                 0, 0, 0, 0,
 164                 PKT_RX_IP_CKSUM_BAD | PKT_RX_L4_CKSUM_BAD,
 165                 PKT_RX_IP_CKSUM_BAD,
 166                 PKT_RX_IP_CKSUM_GOOD | PKT_RX_L4_CKSUM_BAD,
 167                 PKT_RX_IP_CKSUM_GOOD);
 168
 169         const __m128i vlan_csum_map_hi = _mm_set_epi8(
 170                 0, 0, 0, 0,
 171                 0, PKT_RX_L4_CKSUM_GOOD >> sizeof(uint8_t), 0,
 172                 PKT_RX_L4_CKSUM_GOOD >> sizeof(uint8_t),
 173                 0, 0, 0, 0,
 174                 0, PKT_RX_L4_CKSUM_GOOD >> sizeof(uint8_t), 0,
 175                 PKT_RX_L4_CKSUM_GOOD >> sizeof(uint8_t));
 176
 177         ptype0 = _mm_unpacklo_epi16(descs[0], descs[1]);
 178         ptype1 = _mm_unpacklo_epi16(descs[2], descs[3]);
 179         vtag0 = _mm_unpackhi_epi16(descs[0], descs[1]);
 180         vtag1 = _mm_unpackhi_epi16(descs[2], descs[3]);
 181
 182         ptype0 = _mm_unpacklo_epi32(ptype0, ptype1);
 183         ptype0 = _mm_and_si128(ptype0, rsstype_msk);
 184         ptype0 = _mm_shuffle_epi8(rss_flags, ptype0);
 185
 186         vtag1 = _mm_unpacklo_epi32(vtag0, vtag1);
 187         vtag1 = _mm_and_si128(vtag1, vlan_csum_msk);
 188
 189         /* csum bits are in the most significant, to use shuffle we need to
 190          * shift them. Change mask to 0xc000 to 0x0003.
 191          */
 192         csum = _mm_srli_epi16(vtag1, 14);
 193
 194         /* now or the most significant 64 bits containing the checksum
 195          * flags with the vlan present flags.
 196          */
 197         csum = _mm_srli_si128(csum, 8);
 198         vtag1 = _mm_or_si128(csum, vtag1);
 199
 200         /* convert VP, IPE, L4E to ol_flags */
 201         vtag0 = _mm_shuffle_epi8(vlan_csum_map_hi, vtag1);
 202         vtag0 = _mm_slli_epi16(vtag0, sizeof(uint8_t));
 203
 204         vtag1 = _mm_shuffle_epi8(vlan_csum_map_lo, vtag1);
 205         vtag1 = _mm_and_si128(vtag1, ol_flags_msk);
 206         vtag1 = _mm_or_si128(vtag0, vtag1);
 207
 208         vtag1 = _mm_or_si128(ptype0, vtag1);
 209
 210         /*
 211          * At this point, we have the 4 sets of flags in the low 64-bits
 212          * of vtag1 (4x16).
 213          * We want to extract these, and merge them with the mbuf init data
 214          * so we can do a single 16-byte write to the mbuf to set the flags
 215          * and all the other initialization fields. Extracting the
 216          * appropriate flags means that we have to do a shift and blend for
 217          * each mbuf before we do the write.
 218          */
 219         rearm0 = _mm_blend_epi16(mbuf_init, _mm_slli_si128(vtag1, 8), 0x10);
 220         rearm1 = _mm_blend_epi16(mbuf_init, _mm_slli_si128(vtag1, 6), 0x10);
 221         rearm2 = _mm_blend_epi16(mbuf_init, _mm_slli_si128(vtag1, 4), 0x10);
 222         rearm3 = _mm_blend_epi16(mbuf_init, _mm_slli_si128(vtag1, 2), 0x10);
 223
 224         /* write the rearm data and the olflags in one write */
 225         RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, ol_flags) !=
 226                         offsetof(struct rte_mbuf, rearm_data) + 8);
 227         RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, rearm_data) !=
 228                         RTE_ALIGN(offsetof(struct rte_mbuf, rearm_data), 16));
 229         _mm_store_si128((__m128i *)&rx_pkts[0]->rearm_data, rearm0);
 230         _mm_store_si128((__m128i *)&rx_pkts[1]->rearm_data, rearm1);
 231         _mm_store_si128((__m128i *)&rx_pkts[2]->rearm_data, rearm2);
 232         _mm_store_si128((__m128i *)&rx_pkts[3]->rearm_data, rearm3);
 233 }
 234
 235 /*
 236  * vPMD raw receive routine, only accept(nb_pkts >= RTE_IXGBE_DESCS_PER_LOOP)
 237  *
 238  * Notice:
 239  * - nb_pkts < RTE_IXGBE_DESCS_PER_LOOP, just return no packet
 240  * - nb_pkts > RTE_IXGBE_MAX_RX_BURST, only scan RTE_IXGBE_MAX_RX_BURST
 241  *   numbers of DD bit
 242  * - floor align nb_pkts to a RTE_IXGBE_DESC_PER_LOOP power-of-two
 243  */
 244 static inline uint16_t
 245 _recv_raw_pkts_vec(struct ixgbe_rx_queue *rxq, struct rte_mbuf **rx_pkts,
 246                 uint16_t nb_pkts, uint8_t *split_packet)
 247 {
 248         volatile union ixgbe_adv_rx_desc *rxdp;
 249         struct ixgbe_rx_entry *sw_ring;
 250         uint16_t nb_pkts_recd;
 251         int pos;
 252         uint64_t var;
 253         __m128i shuf_msk;
 254         __m128i crc_adjust = _mm_set_epi16(
 255                                 0, 0, 0,    /* ignore non-length fields */
 256                                 -rxq->crc_len, /* sub crc on data_len */
 257                                 0,          /* ignore high-16bits of pkt_len */
 258                                 -rxq->crc_len, /* sub crc on pkt_len */
 259                                 0, 0            /* ignore pkt_type field */
 260                         );
 261         /*
 262          * compile-time check the above crc_adjust layout is correct.
 263          * NOTE: the first field (lowest address) is given last in set_epi16
 264          * call above.
 265          */
 266         RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, pkt_len) !=
 267                         offsetof(struct rte_mbuf, rx_descriptor_fields1) + 4);
 268         RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, data_len) !=
 269                         offsetof(struct rte_mbuf, rx_descriptor_fields1) + 8);
 270         __m128i dd_check, eop_check;
 271         __m128i mbuf_init;
 272         uint8_t vlan_flags;
 273
 274         /* nb_pkts shall be less equal than RTE_IXGBE_MAX_RX_BURST */
 275         nb_pkts = RTE_MIN(nb_pkts, RTE_IXGBE_MAX_RX_BURST);
 276
 277         /* nb_pkts has to be floor-aligned to RTE_IXGBE_DESCS_PER_LOOP */
 278         nb_pkts = RTE_ALIGN_FLOOR(nb_pkts, RTE_IXGBE_DESCS_PER_LOOP);
 279
 280         /* Just the act of getting into the function from the application is
 281          * going to cost about 7 cycles
 282          */
 283         rxdp = rxq->rx_ring + rxq->rx_tail;
 284
 285         rte_prefetch0(rxdp);
 286
 287         /* See if we need to rearm the RX queue - gives the prefetch a bit
 288          * of time to act
 289          */
 290         if (rxq->rxrearm_nb > RTE_IXGBE_RXQ_REARM_THRESH)
 291                 ixgbe_rxq_rearm(rxq);
 292
 293         /* Before we start moving massive data around, check to see if
 294          * there is actually a packet available
 295          */
 296         if (!(rxdp->wb.upper.status_error &
 297                                 rte_cpu_to_le_32(IXGBE_RXDADV_STAT_DD)))
 298                 return 0;
 299
 300         /* 4 packets DD mask */
 301         dd_check = _mm_set_epi64x(0x0000000100000001LL, 0x0000000100000001LL);
 302
 303         /* 4 packets EOP mask */
 304         eop_check = _mm_set_epi64x(0x0000000200000002LL, 0x0000000200000002LL);
 305
 306         /* mask to shuffle from desc. to mbuf */
 307         shuf_msk = _mm_set_epi8(
 308                 7, 6, 5, 4,  /* octet 4~7, 32bits rss */
 309                 15, 14,      /* octet 14~15, low 16 bits vlan_macip */
 310                 13, 12,      /* octet 12~13, 16 bits data_len */
 311                 0xFF, 0xFF,  /* skip high 16 bits pkt_len, zero out */
 312                 13, 12,      /* octet 12~13, low 16 bits pkt_len */
 313                 0xFF, 0xFF,  /* skip 32 bit pkt_type */
 314                 0xFF, 0xFF
 315                 );
 316         /*
 317          * Compile-time verify the shuffle mask
 318          * NOTE: some field positions already verified above, but duplicated
 319          * here for completeness in case of future modifications.
 320          */
 321         RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, pkt_len) !=
 322                         offsetof(struct rte_mbuf, rx_descriptor_fields1) + 4);
 323         RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, data_len) !=
 324                         offsetof(struct rte_mbuf, rx_descriptor_fields1) + 8);
 325         RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, vlan_tci) !=
 326                         offsetof(struct rte_mbuf, rx_descriptor_fields1) + 10);
 327         RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, hash) !=
 328                         offsetof(struct rte_mbuf, rx_descriptor_fields1) + 12);
 329
 330         mbuf_init = _mm_set_epi64x(0, rxq->mbuf_initializer);
 331
 332         /* Cache is empty -> need to scan the buffer rings, but first move
 333          * the next 'n' mbufs into the cache
 334          */
 335         sw_ring = &rxq->sw_ring[rxq->rx_tail];
 336
 337         /* ensure these 2 flags are in the lower 8 bits */
 338         RTE_BUILD_BUG_ON((PKT_RX_VLAN_PKT | PKT_RX_VLAN_STRIPPED) > UINT8_MAX);
 339         vlan_flags = rxq->vlan_flags & UINT8_MAX;
 340
 341         /* A. load 4 packet in one loop
 342          * [A*. mask out 4 unused dirty field in desc]
 343          * B. copy 4 mbuf point from swring to rx_pkts
 344          * C. calc the number of DD bits among the 4 packets
 345          * [C*. extract the end-of-packet bit, if requested]
 346          * D. fill info. from desc to mbuf
 347          */
 348         for (pos = 0, nb_pkts_recd = 0; pos < nb_pkts;
 349                         pos += RTE_IXGBE_DESCS_PER_LOOP,
 350                         rxdp += RTE_IXGBE_DESCS_PER_LOOP) {
 351                 __m128i descs[RTE_IXGBE_DESCS_PER_LOOP];
 352                 __m128i pkt_mb1, pkt_mb2, pkt_mb3, pkt_mb4;
 353                 __m128i zero, staterr, sterr_tmp1, sterr_tmp2;
 354                 /* 2 64 bit or 4 32 bit mbuf pointers in one XMM reg. */
 355                 __m128i mbp1;
 356 #if defined(RTE_ARCH_X86_64)
 357                 __m128i mbp2;
 358 #endif
 359
 360                 /* B.1 load 2 (64 bit) or 4 (32 bit) mbuf points */
 361                 mbp1 = _mm_loadu_si128((__m128i *)&sw_ring[pos]);
 362
 363                 /* Read desc statuses backwards to avoid race condition */
 364                 /* A.1 load 4 pkts desc */
 365                 descs[3] = _mm_loadu_si128((__m128i *)(rxdp + 3));
 366                 rte_compiler_barrier();
 367
 368                 /* B.2 copy 2 64 bit or 4 32 bit mbuf point into rx_pkts */
 369                 _mm_storeu_si128((__m128i *)&rx_pkts[pos], mbp1);
 370
 371 #if defined(RTE_ARCH_X86_64)
 372                 /* B.1 load 2 64 bit mbuf points */
 373                 mbp2 = _mm_loadu_si128((__m128i *)&sw_ring[pos+2]);
 374 #endif
 375
 376                 descs[2] = _mm_loadu_si128((__m128i *)(rxdp + 2));
 377                 rte_compiler_barrier();
 378                 /* B.1 load 2 mbuf point */
 379                 descs[1] = _mm_loadu_si128((__m128i *)(rxdp + 1));
 380                 rte_compiler_barrier();
 381                 descs[0] = _mm_loadu_si128((__m128i *)(rxdp));
 382
 383 #if defined(RTE_ARCH_X86_64)
 384                 /* B.2 copy 2 mbuf point into rx_pkts  */
 385                 _mm_storeu_si128((__m128i *)&rx_pkts[pos+2], mbp2);
 386 #endif
 387
 388                 if (split_packet) {
 389                         rte_mbuf_prefetch_part2(rx_pkts[pos]);
 390                         rte_mbuf_prefetch_part2(rx_pkts[pos + 1]);
 391                         rte_mbuf_prefetch_part2(rx_pkts[pos + 2]);
 392                         rte_mbuf_prefetch_part2(rx_pkts[pos + 3]);
 393                 }
 394
 395                 /* avoid compiler reorder optimization */
 396                 rte_compiler_barrier();
 397
 398                 /* D.1 pkt 3,4 convert format from desc to pktmbuf */
 399                 pkt_mb4 = _mm_shuffle_epi8(descs[3], shuf_msk);
 400                 pkt_mb3 = _mm_shuffle_epi8(descs[2], shuf_msk);
 401
 402                 /* D.1 pkt 1,2 convert format from desc to pktmbuf */
 403                 pkt_mb2 = _mm_shuffle_epi8(descs[1], shuf_msk);
 404                 pkt_mb1 = _mm_shuffle_epi8(descs[0], shuf_msk);
 405
 406                 /* C.1 4=>2 filter staterr info only */
 407                 sterr_tmp2 = _mm_unpackhi_epi32(descs[3], descs[2]);
 408                 /* C.1 4=>2 filter staterr info only */
 409                 sterr_tmp1 = _mm_unpackhi_epi32(descs[1], descs[0]);
 410
 411                 /* set ol_flags with vlan packet type */
 412                 desc_to_olflags_v(descs, mbuf_init, vlan_flags, &rx_pkts[pos]);
 413
 414                 /* D.2 pkt 3,4 set in_port/nb_seg and remove crc */
 415                 pkt_mb4 = _mm_add_epi16(pkt_mb4, crc_adjust);
 416                 pkt_mb3 = _mm_add_epi16(pkt_mb3, crc_adjust);
 417
 418                 /* C.2 get 4 pkts staterr value  */
 419                 zero = _mm_xor_si128(dd_check, dd_check);
 420                 staterr = _mm_unpacklo_epi32(sterr_tmp1, sterr_tmp2);
 421
 422                 /* D.3 copy final 3,4 data to rx_pkts */
 423                 _mm_storeu_si128((void *)&rx_pkts[pos+3]->rx_descriptor_fields1,
 424                                 pkt_mb4);
 425                 _mm_storeu_si128((void *)&rx_pkts[pos+2]->rx_descriptor_fields1,
 426                                 pkt_mb3);
 427
 428                 /* D.2 pkt 1,2 set in_port/nb_seg and remove crc */
 429                 pkt_mb2 = _mm_add_epi16(pkt_mb2, crc_adjust);
 430                 pkt_mb1 = _mm_add_epi16(pkt_mb1, crc_adjust);
 431
 432                 /* C* extract and record EOP bit */
 433                 if (split_packet) {
 434                         __m128i eop_shuf_mask = _mm_set_epi8(
 435                                         0xFF, 0xFF, 0xFF, 0xFF,
 436                                         0xFF, 0xFF, 0xFF, 0xFF,
 437                                         0xFF, 0xFF, 0xFF, 0xFF,
 438                                         0x04, 0x0C, 0x00, 0x08
 439                                         );
 440
 441                         /* and with mask to extract bits, flipping 1-0 */
 442                         __m128i eop_bits = _mm_andnot_si128(staterr, eop_check);
 443                         /* the staterr values are not in order, as the count
 444                          * count of dd bits doesn't care. However, for end of
 445                          * packet tracking, we do care, so shuffle. This also
 446                          * compresses the 32-bit values to 8-bit
 447                          */
 448                         eop_bits = _mm_shuffle_epi8(eop_bits, eop_shuf_mask);
 449                         /* store the resulting 32-bit value */
 450                         *(int *)split_packet = _mm_cvtsi128_si32(eop_bits);
 451                         split_packet += RTE_IXGBE_DESCS_PER_LOOP;
 452                 }
 453
 454                 /* C.3 calc available number of desc */
 455                 staterr = _mm_and_si128(staterr, dd_check);
 456                 staterr = _mm_packs_epi32(staterr, zero);
 457
 458                 /* D.3 copy final 1,2 data to rx_pkts */
 459                 _mm_storeu_si128((void *)&rx_pkts[pos+1]->rx_descriptor_fields1,
 460                                 pkt_mb2);
 461                 _mm_storeu_si128((void *)&rx_pkts[pos]->rx_descriptor_fields1,
 462                                 pkt_mb1);
 463
 464                 /* C.4 calc avaialbe number of desc */
 465                 var = __builtin_popcountll(_mm_cvtsi128_si64(staterr));
 466                 nb_pkts_recd += var;
 467                 if (likely(var != RTE_IXGBE_DESCS_PER_LOOP))
 468                         break;
 469         }
 470
 471         /* Update our internal tail pointer */
 472         rxq->rx_tail = (uint16_t)(rxq->rx_tail + nb_pkts_recd);
 473         rxq->rx_tail = (uint16_t)(rxq->rx_tail & (rxq->nb_rx_desc - 1));
 474         rxq->rxrearm_nb = (uint16_t)(rxq->rxrearm_nb + nb_pkts_recd);
 475
 476         return nb_pkts_recd;
 477 }
 478
 479 /*
 480  * vPMD receive routine, only accept(nb_pkts >= RTE_IXGBE_DESCS_PER_LOOP)
 481  *
 482  * Notice:
 483  * - nb_pkts < RTE_IXGBE_DESCS_PER_LOOP, just return no packet
 484  * - nb_pkts > RTE_IXGBE_MAX_RX_BURST, only scan RTE_IXGBE_MAX_RX_BURST
 485  *   numbers of DD bit
 486  * - floor align nb_pkts to a RTE_IXGBE_DESC_PER_LOOP power-of-two
 487  */
 488 uint16_t
 489 ixgbe_recv_pkts_vec(void *rx_queue, struct rte_mbuf **rx_pkts,
 490                 uint16_t nb_pkts)
 491 {
 492         return _recv_raw_pkts_vec(rx_queue, rx_pkts, nb_pkts, NULL);
 493 }
 494
 495 /*
 496  * vPMD receive routine that reassembles scattered packets
 497  *
 498  * Notice:
 499  * - nb_pkts < RTE_IXGBE_DESCS_PER_LOOP, just return no packet
 500  * - nb_pkts > RTE_IXGBE_MAX_RX_BURST, only scan RTE_IXGBE_MAX_RX_BURST
 501  *   numbers of DD bit
 502  * - floor align nb_pkts to a RTE_IXGBE_DESC_PER_LOOP power-of-two
 503  */
 504 uint16_t
 505 ixgbe_recv_scattered_pkts_vec(void *rx_queue, struct rte_mbuf **rx_pkts,
 506                 uint16_t nb_pkts)
 507 {
 508         struct ixgbe_rx_queue *rxq = rx_queue;
 509         uint8_t split_flags[RTE_IXGBE_MAX_RX_BURST] = {0};
 510
 511         /* get some new buffers */
 512         uint16_t nb_bufs = _recv_raw_pkts_vec(rxq, rx_pkts, nb_pkts,
 513                         split_flags);
 514         if (nb_bufs == 0)
 515                 return 0;
 516
 517         /* happy day case, full burst + no packets to be joined */
 518         const uint64_t *split_fl64 = (uint64_t *)split_flags;
 519         if (rxq->pkt_first_seg == NULL &&
 520                         split_fl64[0] == 0 && split_fl64[1] == 0 &&
 521                         split_fl64[2] == 0 && split_fl64[3] == 0)
 522                 return nb_bufs;
 523
 524         /* reassemble any packets that need reassembly*/
 525         unsigned i = 0;
 526         if (rxq->pkt_first_seg == NULL) {
 527                 /* find the first split flag, and only reassemble then*/
 528                 while (i < nb_bufs && !split_flags[i])
 529                         i++;
 530                 if (i == nb_bufs)
 531                         return nb_bufs;
 532         }
 533         return i + reassemble_packets(rxq, &rx_pkts[i], nb_bufs - i,
 534                 &split_flags[i]);
 535 }
 536
 537 static inline void
 538 vtx1(volatile union ixgbe_adv_tx_desc *txdp,
 539                 struct rte_mbuf *pkt, uint64_t flags)
 540 {
 541         __m128i descriptor = _mm_set_epi64x((uint64_t)pkt->pkt_len << 46 |
 542                         flags | pkt->data_len,
 543                         pkt->buf_physaddr + pkt->data_off);
 544         _mm_store_si128((__m128i *)&txdp->read, descriptor);
 545 }
 546
 547 static inline void
 548 vtx(volatile union ixgbe_adv_tx_desc *txdp,
 549                 struct rte_mbuf **pkt, uint16_t nb_pkts,  uint64_t flags)
 550 {
 551         int i;
 552
 553         for (i = 0; i < nb_pkts; ++i, ++txdp, ++pkt)
 554                 vtx1(txdp, *pkt, flags);
 555 }
 556
 557 uint16_t
 558 ixgbe_xmit_fixed_burst_vec(void *tx_queue, struct rte_mbuf **tx_pkts,
 559                            uint16_t nb_pkts)
 560 {
 561         struct ixgbe_tx_queue *txq = (struct ixgbe_tx_queue *)tx_queue;
 562         volatile union ixgbe_adv_tx_desc *txdp;
 563         struct ixgbe_tx_entry_v *txep;
 564         uint16_t n, nb_commit, tx_id;
 565         uint64_t flags = DCMD_DTYP_FLAGS;
 566         uint64_t rs = IXGBE_ADVTXD_DCMD_RS|DCMD_DTYP_FLAGS;
 567         int i;
 568
 569         /* cross rx_thresh boundary is not allowed */
 570         nb_pkts = RTE_MIN(nb_pkts, txq->tx_rs_thresh);
 571
 572         if (txq->nb_tx_free < txq->tx_free_thresh)
 573                 ixgbe_tx_free_bufs(txq);
 574
 575         nb_commit = nb_pkts = (uint16_t)RTE_MIN(txq->nb_tx_free, nb_pkts);
 576         if (unlikely(nb_pkts == 0))
 577                 return 0;
 578
 579         tx_id = txq->tx_tail;
 580         txdp = &txq->tx_ring[tx_id];
 581         txep = &txq->sw_ring_v[tx_id];
 582
 583         txq->nb_tx_free = (uint16_t)(txq->nb_tx_free - nb_pkts);
 584
 585         n = (uint16_t)(txq->nb_tx_desc - tx_id);
 586         if (nb_commit >= n) {
 587
 588                 tx_backlog_entry(txep, tx_pkts, n);
 589
 590                 for (i = 0; i < n - 1; ++i, ++tx_pkts, ++txdp)
 591                         vtx1(txdp, *tx_pkts, flags);
 592
 593                 vtx1(txdp, *tx_pkts++, rs);
 594
 595                 nb_commit = (uint16_t)(nb_commit - n);
 596
 597                 tx_id = 0;
 598                 txq->tx_next_rs = (uint16_t)(txq->tx_rs_thresh - 1);
 599
 600                 /* avoid reach the end of ring */
 601                 txdp = &(txq->tx_ring[tx_id]);
 602                 txep = &txq->sw_ring_v[tx_id];
 603         }
 604
 605         tx_backlog_entry(txep, tx_pkts, nb_commit);
 606
 607         vtx(txdp, tx_pkts, nb_commit, flags);
 608
 609         tx_id = (uint16_t)(tx_id + nb_commit);
 610         if (tx_id > txq->tx_next_rs) {
 611                 txq->tx_ring[txq->tx_next_rs].read.cmd_type_len |=
 612                         rte_cpu_to_le_32(IXGBE_ADVTXD_DCMD_RS);
 613                 txq->tx_next_rs = (uint16_t)(txq->tx_next_rs +
 614                         txq->tx_rs_thresh);
 615         }
 616
 617         txq->tx_tail = tx_id;
 618
 619         IXGBE_PCI_REG_WRITE(txq->tdt_reg_addr, txq->tx_tail);
 620
 621         return nb_pkts;
 622 }
 623
 624 static void __attribute__((cold))
 625 ixgbe_tx_queue_release_mbufs_vec(struct ixgbe_tx_queue *txq)
 626 {
 627         _ixgbe_tx_queue_release_mbufs_vec(txq);
 628 }
 629
 630 void __attribute__((cold))
 631 ixgbe_rx_queue_release_mbufs_vec(struct ixgbe_rx_queue *rxq)
 632 {
 633         _ixgbe_rx_queue_release_mbufs_vec(rxq);
 634 }
 635
 636 static void __attribute__((cold))
 637 ixgbe_tx_free_swring(struct ixgbe_tx_queue *txq)
 638 {
 639         _ixgbe_tx_free_swring_vec(txq);
 640 }
 641
 642 static void __attribute__((cold))
 643 ixgbe_reset_tx_queue(struct ixgbe_tx_queue *txq)
 644 {
 645         _ixgbe_reset_tx_queue_vec(txq);
 646 }
 647
 648 static const struct ixgbe_txq_ops vec_txq_ops = {
 649         .release_mbufs = ixgbe_tx_queue_release_mbufs_vec,
 650         .free_swring = ixgbe_tx_free_swring,
 651         .reset = ixgbe_reset_tx_queue,
 652 };
 653
 654 int __attribute__((cold))
 655 ixgbe_rxq_vec_setup(struct ixgbe_rx_queue *rxq)
 656 {
 657         return ixgbe_rxq_vec_setup_default(rxq);
 658 }
 659
 660 int __attribute__((cold))
 661 ixgbe_txq_vec_setup(struct ixgbe_tx_queue *txq)
 662 {
 663         return ixgbe_txq_vec_setup_default(txq, &vec_txq_ops);
 664 }
 665
 666 int __attribute__((cold))
 667 ixgbe_rx_vec_dev_conf_condition_check(struct rte_eth_dev *dev)
 668 {
 669         return ixgbe_rx_vec_dev_conf_condition_check_default(dev);
 670 }