drivers/net/mlx5/mlx5.h

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  * Copyright 2015 6WIND S.A.
   3  * Copyright 2015 Mellanox Technologies, Ltd
   4  */
   5
   6 #ifndef RTE_PMD_MLX5_H_
   7 #define RTE_PMD_MLX5_H_
   8
   9 #include <stddef.h>
  10 #include <stdbool.h>
  11 #include <stdint.h>
  12 #include <limits.h>
  13 #include <net/if.h>
  14 #include <netinet/in.h>
  15 #include <sys/queue.h>
  16
  17 /* Verbs header. */
  18 /* ISO C doesn't support unnamed structs/unions, disabling -pedantic. */
  19 #ifdef PEDANTIC
  20 #pragma GCC diagnostic ignored "-Wpedantic"
  21 #endif
  22 #include <infiniband/verbs.h>
  23 #ifdef PEDANTIC
  24 #pragma GCC diagnostic error "-Wpedantic"
  25 #endif
  26
  27 #include <rte_pci.h>
  28 #include <rte_ether.h>
  29 #include <rte_ethdev_driver.h>
  30 #include <rte_rwlock.h>
  31 #include <rte_interrupts.h>
  32 #include <rte_errno.h>
  33 #include <rte_flow.h>
  34
  35 #include "mlx5_utils.h"
  36 #include "mlx5_mr.h"
  37 #include "mlx5_autoconf.h"
  38 #include "mlx5_defs.h"
  39
  40 enum {
  41         PCI_VENDOR_ID_MELLANOX = 0x15b3,
  42 };
  43
  44 enum {
  45         PCI_DEVICE_ID_MELLANOX_CONNECTX4 = 0x1013,
  46         PCI_DEVICE_ID_MELLANOX_CONNECTX4VF = 0x1014,
  47         PCI_DEVICE_ID_MELLANOX_CONNECTX4LX = 0x1015,
  48         PCI_DEVICE_ID_MELLANOX_CONNECTX4LXVF = 0x1016,
  49         PCI_DEVICE_ID_MELLANOX_CONNECTX5 = 0x1017,
  50         PCI_DEVICE_ID_MELLANOX_CONNECTX5VF = 0x1018,
  51         PCI_DEVICE_ID_MELLANOX_CONNECTX5EX = 0x1019,
  52         PCI_DEVICE_ID_MELLANOX_CONNECTX5EXVF = 0x101a,
  53         PCI_DEVICE_ID_MELLANOX_CONNECTX5BF = 0xa2d2,
  54         PCI_DEVICE_ID_MELLANOX_CONNECTX5BFVF = 0xa2d3,
  55         PCI_DEVICE_ID_MELLANOX_CONNECTX6 = 0x101b,
  56         PCI_DEVICE_ID_MELLANOX_CONNECTX6VF = 0x101c,
  57 };
  58
  59 /* Request types for IPC. */
  60 enum mlx5_mp_req_type {
  61         MLX5_MP_REQ_VERBS_CMD_FD = 1,
  62         MLX5_MP_REQ_CREATE_MR,
  63         MLX5_MP_REQ_START_RXTX,
  64         MLX5_MP_REQ_STOP_RXTX,
  65         MLX5_MP_REQ_QUEUE_STATE_MODIFY,
  66 };
  67
  68 struct mlx5_mp_arg_queue_state_modify {
  69         uint8_t is_wq; /* Set if WQ. */
  70         uint16_t queue_id; /* DPDK queue ID. */
  71         enum ibv_wq_state state; /* WQ requested state. */
  72 };
  73
  74 /* Pameters for IPC. */
  75 struct mlx5_mp_param {
  76         enum mlx5_mp_req_type type;
  77         int port_id;
  78         int result;
  79         RTE_STD_C11
  80         union {
  81                 uintptr_t addr; /* MLX5_MP_REQ_CREATE_MR */
  82                 struct mlx5_mp_arg_queue_state_modify state_modify;
  83                 /* MLX5_MP_REQ_QUEUE_STATE_MODIFY */
  84         } args;
  85 };
  86
  87 /** Request timeout for IPC. */
  88 #define MLX5_MP_REQ_TIMEOUT_SEC 5
  89
  90 /** Key string for IPC. */
  91 #define MLX5_MP_NAME "net_mlx5_mp"
  92
  93 /* Recognized Infiniband device physical port name types. */
  94 enum mlx5_phys_port_name_type {
  95         MLX5_PHYS_PORT_NAME_TYPE_NOTSET = 0, /* Not set. */
  96         MLX5_PHYS_PORT_NAME_TYPE_LEGACY, /* before kernel ver < 5.0 */
  97         MLX5_PHYS_PORT_NAME_TYPE_UPLINK, /* p0, kernel ver >= 5.0 */
  98         MLX5_PHYS_PORT_NAME_TYPE_PFVF, /* pf0vf0, kernel ver >= 5.0 */
  99         MLX5_PHYS_PORT_NAME_TYPE_UNKNOWN, /* Unrecognized. */
 100 };
 101
 102 /** Switch information returned by mlx5_nl_switch_info(). */
 103 struct mlx5_switch_info {
 104         uint32_t master:1; /**< Master device. */
 105         uint32_t representor:1; /**< Representor device. */
 106         enum mlx5_phys_port_name_type name_type; /** < Port name type. */
 107         int32_t pf_num; /**< PF number (valid for pfxvfx format only). */
 108         int32_t port_name; /**< Representor port name. */
 109         uint64_t switch_id; /**< Switch identifier. */
 110 };
 111
 112 LIST_HEAD(mlx5_dev_list, mlx5_ibv_shared);
 113
 114 /* Shared data between primary and secondary processes. */
 115 struct mlx5_shared_data {
 116         rte_spinlock_t lock;
 117         /* Global spinlock for primary and secondary processes. */
 118         int init_done; /* Whether primary has done initialization. */
 119         unsigned int secondary_cnt; /* Number of secondary processes init'd. */
 120         struct mlx5_dev_list mem_event_cb_list;
 121         rte_rwlock_t mem_event_rwlock;
 122 };
 123
 124 /* Per-process data structure, not visible to other processes. */
 125 struct mlx5_local_data {
 126         int init_done; /* Whether a secondary has done initialization. */
 127 };
 128
 129 extern struct mlx5_shared_data *mlx5_shared_data;
 130
 131 struct mlx5_counter_ctrl {
 132         /* Name of the counter. */
 133         char dpdk_name[RTE_ETH_XSTATS_NAME_SIZE];
 134         /* Name of the counter on the device table. */
 135         char ctr_name[RTE_ETH_XSTATS_NAME_SIZE];
 136         uint32_t ib:1; /**< Nonzero for IB counters. */
 137 };
 138
 139 struct mlx5_xstats_ctrl {
 140         /* Number of device stats. */
 141         uint16_t stats_n;
 142         /* Number of device stats identified by PMD. */
 143         uint16_t  mlx5_stats_n;
 144         /* Index in the device counters table. */
 145         uint16_t dev_table_idx[MLX5_MAX_XSTATS];
 146         uint64_t base[MLX5_MAX_XSTATS];
 147         struct mlx5_counter_ctrl info[MLX5_MAX_XSTATS];
 148 };
 149
 150 struct mlx5_stats_ctrl {
 151         /* Base for imissed counter. */
 152         uint64_t imissed_base;
 153 };
 154
 155 /* devX creation object */
 156 struct mlx5_devx_obj {
 157         struct mlx5dv_devx_obj *obj; /* The DV object. */
 158         int id; /* The object ID. */
 159 };
 160
 161 struct mlx5_devx_mkey_attr {
 162         uint64_t addr;
 163         uint64_t size;
 164         uint32_t umem_id;
 165         uint32_t pd;
 166 };
 167
 168 /* HCA attributes. */
 169 struct mlx5_hca_attr {
 170         uint32_t eswitch_manager:1;
 171         uint32_t flow_counters_dump:1;
 172         uint8_t flow_counter_bulk_alloc_bitmap;
 173 };
 174
 175 /* Flow list . */
 176 TAILQ_HEAD(mlx5_flows, rte_flow);
 177
 178 /* Default PMD specific parameter value. */
 179 #define MLX5_ARG_UNSET (-1)
 180
 181 /*
 182  * Device configuration structure.
 183  *
 184  * Merged configuration from:
 185  *
 186  *  - Device capabilities,
 187  *  - User device parameters disabled features.
 188  */
 189 struct mlx5_dev_config {
 190         unsigned int hw_csum:1; /* Checksum offload is supported. */
 191         unsigned int hw_vlan_strip:1; /* VLAN stripping is supported. */
 192         unsigned int hw_fcs_strip:1; /* FCS stripping is supported. */
 193         unsigned int hw_padding:1; /* End alignment padding is supported. */
 194         unsigned int vf:1; /* This is a VF. */
 195         unsigned int tunnel_en:1;
 196         /* Whether tunnel stateless offloads are supported. */
 197         unsigned int mpls_en:1; /* MPLS over GRE/UDP is enabled. */
 198         unsigned int cqe_comp:1; /* CQE compression is enabled. */
 199         unsigned int cqe_pad:1; /* CQE padding is enabled. */
 200         unsigned int tso:1; /* Whether TSO is supported. */
 201         unsigned int rx_vec_en:1; /* Rx vector is enabled. */
 202         unsigned int mr_ext_memseg_en:1;
 203         /* Whether memseg should be extended for MR creation. */
 204         unsigned int l3_vxlan_en:1; /* Enable L3 VXLAN flow creation. */
 205         unsigned int vf_nl_en:1; /* Enable Netlink requests in VF mode. */
 206         unsigned int dv_esw_en:1; /* Enable E-Switch DV flow. */
 207         unsigned int dv_flow_en:1; /* Enable DV flow. */
 208         unsigned int swp:1; /* Tx generic tunnel checksum and TSO offload. */
 209         unsigned int devx:1; /* Whether devx interface is available or not. */
 210         struct {
 211                 unsigned int enabled:1; /* Whether MPRQ is enabled. */
 212                 unsigned int stride_num_n; /* Number of strides. */
 213                 unsigned int min_stride_size_n; /* Min size of a stride. */
 214                 unsigned int max_stride_size_n; /* Max size of a stride. */
 215                 unsigned int max_memcpy_len;
 216                 /* Maximum packet size to memcpy Rx packets. */
 217                 unsigned int min_rxqs_num;
 218                 /* Rx queue count threshold to enable MPRQ. */
 219         } mprq; /* Configurations for Multi-Packet RQ. */
 220         int mps; /* Multi-packet send supported mode. */
 221         unsigned int flow_prio; /* Number of flow priorities. */
 222         unsigned int tso_max_payload_sz; /* Maximum TCP payload for TSO. */
 223         unsigned int ind_table_max_size; /* Maximum indirection table size. */
 224         unsigned int max_dump_files_num; /* Maximum dump files per queue. */
 225         int txqs_inline; /* Queue number threshold for inlining. */
 226         struct mlx5_hca_attr hca_attr; /* HCA attributes. */
 227 };
 228
 229 /**
 230  * Type of object being allocated.
 231  */
 232 enum mlx5_verbs_alloc_type {
 233         MLX5_VERBS_ALLOC_TYPE_NONE,
 234         MLX5_VERBS_ALLOC_TYPE_TX_QUEUE,
 235         MLX5_VERBS_ALLOC_TYPE_RX_QUEUE,
 236 };
 237
 238 /**
 239  * Verbs allocator needs a context to know in the callback which kind of
 240  * resources it is allocating.
 241  */
 242 struct mlx5_verbs_alloc_ctx {
 243         enum mlx5_verbs_alloc_type type; /* Kind of object being allocated. */
 244         const void *obj; /* Pointer to the DPDK object. */
 245 };
 246
 247 LIST_HEAD(mlx5_mr_list, mlx5_mr);
 248
 249 /* Flow drop context necessary due to Verbs API. */
 250 struct mlx5_drop {
 251         struct mlx5_hrxq *hrxq; /* Hash Rx queue queue. */
 252         struct mlx5_rxq_ibv *rxq; /* Verbs Rx queue. */
 253 };
 254
 255 #define MLX5_COUNTERS_PER_POOL 512
 256 #define MLX5_MAX_PENDING_QUERIES 4
 257
 258 struct mlx5_flow_counter_pool;
 259
 260 struct flow_counter_stats {
 261         uint64_t hits;
 262         uint64_t bytes;
 263 };
 264
 265 /* Counters information. */
 266 struct mlx5_flow_counter {
 267         TAILQ_ENTRY(mlx5_flow_counter) next;
 268         /**< Pointer to the next flow counter structure. */
 269         uint32_t shared:1; /**< Share counter ID with other flow rules. */
 270         uint32_t batch: 1;
 271         /**< Whether the counter was allocated by batch command. */
 272         uint32_t ref_cnt:30; /**< Reference counter. */
 273         uint32_t id; /**< Counter ID. */
 274         union {  /**< Holds the counters for the rule. */
 275 #if defined(HAVE_IBV_DEVICE_COUNTERS_SET_V42)
 276                 struct ibv_counter_set *cs;
 277 #elif defined(HAVE_IBV_DEVICE_COUNTERS_SET_V45)
 278                 struct ibv_counters *cs;
 279 #endif
 280                 struct mlx5_devx_obj *dcs; /**< Counter Devx object. */
 281                 struct mlx5_flow_counter_pool *pool; /**< The counter pool. */
 282         };
 283         union {
 284                 uint64_t hits; /**< Reset value of hits packets. */
 285                 int64_t query_gen; /**< Generation of the last release. */
 286         };
 287         uint64_t bytes; /**< Reset value of bytes. */
 288         void *action; /**< Pointer to the dv action. */
 289 };
 290
 291 TAILQ_HEAD(mlx5_counters, mlx5_flow_counter);
 292
 293 /* Counter pool structure - query is in pool resolution. */
 294 struct mlx5_flow_counter_pool {
 295         TAILQ_ENTRY(mlx5_flow_counter_pool) next;
 296         struct mlx5_counters counters; /* Free counter list. */
 297         union {
 298                 struct mlx5_devx_obj *min_dcs;
 299                 rte_atomic64_t a64_dcs;
 300         };
 301         /* The devx object of the minimum counter ID. */
 302         rte_atomic64_t query_gen;
 303         uint32_t n_counters: 16; /* Number of devx allocated counters. */
 304         rte_spinlock_t sl; /* The pool lock. */
 305         struct mlx5_counter_stats_raw *raw;
 306         struct mlx5_counter_stats_raw *raw_hw; /* The raw on HW working. */
 307         struct mlx5_flow_counter counters_raw[]; /* The pool counters memory. */
 308 };
 309
 310 struct mlx5_counter_stats_raw;
 311
 312 /* Memory management structure for group of counter statistics raws. */
 313 struct mlx5_counter_stats_mem_mng {
 314         LIST_ENTRY(mlx5_counter_stats_mem_mng) next;
 315         struct mlx5_counter_stats_raw *raws;
 316         struct mlx5_devx_obj *dm;
 317         struct mlx5dv_devx_umem *umem;
 318 };
 319
 320 /* Raw memory structure for the counter statistics values of a pool. */
 321 struct mlx5_counter_stats_raw {
 322         LIST_ENTRY(mlx5_counter_stats_raw) next;
 323         int min_dcs_id;
 324         struct mlx5_counter_stats_mem_mng *mem_mng;
 325         volatile struct flow_counter_stats *data;
 326 };
 327
 328 TAILQ_HEAD(mlx5_counter_pools, mlx5_flow_counter_pool);
 329
 330 /* Container structure for counter pools. */
 331 struct mlx5_pools_container {
 332         rte_atomic16_t n_valid; /* Number of valid pools. */
 333         uint16_t n; /* Number of pools. */
 334         struct mlx5_counter_pools pool_list; /* Counter pool list. */
 335         struct mlx5_flow_counter_pool **pools; /* Counter pool array. */
 336         struct mlx5_counter_stats_mem_mng *init_mem_mng;
 337         /* Hold the memory management for the next allocated pools raws. */
 338 };
 339
 340 /* Counter global management structure. */
 341 struct mlx5_flow_counter_mng {
 342         uint8_t mhi[2]; /* master \ host container index. */
 343         struct mlx5_pools_container ccont[2 * 2];
 344         /* 2 containers for single and for batch for double-buffer. */
 345         struct mlx5_counters flow_counters; /* Legacy flow counter list. */
 346         uint8_t pending_queries;
 347         uint8_t batch;
 348         uint16_t pool_index;
 349         uint8_t query_thread_on;
 350         LIST_HEAD(mem_mngs, mlx5_counter_stats_mem_mng) mem_mngs;
 351         LIST_HEAD(stat_raws, mlx5_counter_stats_raw) free_stat_raws;
 352 };
 353
 354 /* Per port data of shared IB device. */
 355 struct mlx5_ibv_shared_port {
 356         uint32_t ih_port_id;
 357         /*
 358          * Interrupt handler port_id. Used by shared interrupt
 359          * handler to find the corresponding rte_eth device
 360          * by IB port index. If value is equal or greater
 361          * RTE_MAX_ETHPORTS it means there is no subhandler
 362          * installed for specified IB port index.
 363          */
 364 };
 365
 366 /* Table structure. */
 367 struct mlx5_flow_tbl_resource {
 368         void *obj; /**< Pointer to DR table object. */
 369         rte_atomic32_t refcnt; /**< Reference counter. */
 370 };
 371
 372 #define MLX5_MAX_TABLES 1024
 373 #define MLX5_MAX_TABLES_FDB 32
 374 #define MLX5_GROUP_FACTOR 1
 375
 376 /*
 377  * Shared Infiniband device context for Master/Representors
 378  * which belong to same IB device with multiple IB ports.
 379  **/
 380 struct mlx5_ibv_shared {
 381         LIST_ENTRY(mlx5_ibv_shared) next;
 382         uint32_t refcnt;
 383         uint32_t devx:1; /* Opened with DV. */
 384         uint32_t max_port; /* Maximal IB device port index. */
 385         struct ibv_context *ctx; /* Verbs/DV context. */
 386         struct ibv_pd *pd; /* Protection Domain. */
 387         char ibdev_name[IBV_SYSFS_NAME_MAX]; /* IB device name. */
 388         char ibdev_path[IBV_SYSFS_PATH_MAX]; /* IB device path for secondary */
 389         struct ibv_device_attr_ex device_attr; /* Device properties. */
 390         struct rte_pci_device *pci_dev; /* Backend PCI device. */
 391         LIST_ENTRY(mlx5_ibv_shared) mem_event_cb;
 392         /**< Called by memory event callback. */
 393         struct {
 394                 uint32_t dev_gen; /* Generation number to flush local caches. */
 395                 rte_rwlock_t rwlock; /* MR Lock. */
 396                 struct mlx5_mr_btree cache; /* Global MR cache table. */
 397                 struct mlx5_mr_list mr_list; /* Registered MR list. */
 398                 struct mlx5_mr_list mr_free_list; /* Freed MR list. */
 399         } mr;
 400         /* Shared DV/DR flow data section. */
 401         pthread_mutex_t dv_mutex; /* DV context mutex. */
 402         uint32_t dv_refcnt; /* DV/DR data reference counter. */
 403         void *fdb_domain; /* FDB Direct Rules name space handle. */
 404         struct mlx5_flow_tbl_resource fdb_tbl[MLX5_MAX_TABLES_FDB];
 405         /* FDB Direct Rules tables. */
 406         void *rx_domain; /* RX Direct Rules name space handle. */
 407         struct mlx5_flow_tbl_resource rx_tbl[MLX5_MAX_TABLES];
 408         /* RX Direct Rules tables. */
 409         void *tx_domain; /* TX Direct Rules name space handle. */
 410         struct mlx5_flow_tbl_resource tx_tbl[MLX5_MAX_TABLES];
 411         void *esw_drop_action; /* Pointer to DR E-Switch drop action. */
 412         /* TX Direct Rules tables/ */
 413         LIST_HEAD(matchers, mlx5_flow_dv_matcher) matchers;
 414         LIST_HEAD(encap_decap, mlx5_flow_dv_encap_decap_resource) encaps_decaps;
 415         LIST_HEAD(modify_cmd, mlx5_flow_dv_modify_hdr_resource) modify_cmds;
 416         LIST_HEAD(tag, mlx5_flow_dv_tag_resource) tags;
 417         LIST_HEAD(jump, mlx5_flow_dv_jump_tbl_resource) jump_tbl;
 418         LIST_HEAD(port_id_action_list, mlx5_flow_dv_port_id_action_resource)
 419                 port_id_action_list; /* List of port ID actions. */
 420         struct mlx5_flow_counter_mng cmng; /* Counters management structure. */
 421         /* Shared interrupt handler section. */
 422         pthread_mutex_t intr_mutex; /* Interrupt config mutex. */
 423         uint32_t intr_cnt; /* Interrupt handler reference counter. */
 424         struct rte_intr_handle intr_handle; /* Interrupt handler for device. */
 425         struct rte_intr_handle intr_handle_devx; /* DEVX interrupt handler. */
 426         struct mlx5dv_devx_cmd_comp *devx_comp; /* DEVX async comp obj. */
 427         struct mlx5_ibv_shared_port port[]; /* per device port data array. */
 428 };
 429
 430 /* Per-process private structure. */
 431 struct mlx5_proc_priv {
 432         size_t uar_table_sz;
 433         /* Size of UAR register table. */
 434         void *uar_table[];
 435         /* Table of UAR registers for each process. */
 436 };
 437
 438 #define MLX5_PROC_PRIV(port_id) \
 439         ((struct mlx5_proc_priv *)rte_eth_devices[port_id].process_private)
 440
 441 struct mlx5_priv {
 442         struct rte_eth_dev_data *dev_data;  /* Pointer to device data. */
 443         struct mlx5_ibv_shared *sh; /* Shared IB device context. */
 444         uint32_t ibv_port; /* IB device port number. */
 445         struct rte_ether_addr mac[MLX5_MAX_MAC_ADDRESSES]; /* MAC addresses. */
 446         BITFIELD_DECLARE(mac_own, uint64_t, MLX5_MAX_MAC_ADDRESSES);
 447         /* Bit-field of MAC addresses owned by the PMD. */
 448         uint16_t vlan_filter[MLX5_MAX_VLAN_IDS]; /* VLAN filters table. */
 449         unsigned int vlan_filter_n; /* Number of configured VLAN filters. */
 450         /* Device properties. */
 451         uint16_t mtu; /* Configured MTU. */
 452         unsigned int isolated:1; /* Whether isolated mode is enabled. */
 453         unsigned int representor:1; /* Device is a port representor. */
 454         unsigned int master:1; /* Device is a E-Switch master. */
 455         unsigned int dr_shared:1; /* DV/DR data is shared. */
 456         unsigned int counter_fallback:1; /* Use counter fallback management. */
 457         uint16_t domain_id; /* Switch domain identifier. */
 458         uint16_t vport_id; /* Associated VF vport index (if any). */
 459         int32_t representor_id; /* Port representor identifier. */
 460         /* RX/TX queues. */
 461         unsigned int rxqs_n; /* RX queues array size. */
 462         unsigned int txqs_n; /* TX queues array size. */
 463         struct mlx5_rxq_data *(*rxqs)[]; /* RX queues. */
 464         struct mlx5_txq_data *(*txqs)[]; /* TX queues. */
 465         struct rte_mempool *mprq_mp; /* Mempool for Multi-Packet RQ. */
 466         struct rte_eth_rss_conf rss_conf; /* RSS configuration. */
 467         unsigned int (*reta_idx)[]; /* RETA index table. */
 468         unsigned int reta_idx_n; /* RETA index size. */
 469         struct mlx5_drop drop_queue; /* Flow drop queues. */
 470         struct mlx5_flows flows; /* RTE Flow rules. */
 471         struct mlx5_flows ctrl_flows; /* Control flow rules. */
 472         LIST_HEAD(rxq, mlx5_rxq_ctrl) rxqsctrl; /* DPDK Rx queues. */
 473         LIST_HEAD(rxqibv, mlx5_rxq_ibv) rxqsibv; /* Verbs Rx queues. */
 474         LIST_HEAD(hrxq, mlx5_hrxq) hrxqs; /* Verbs Hash Rx queues. */
 475         LIST_HEAD(txq, mlx5_txq_ctrl) txqsctrl; /* DPDK Tx queues. */
 476         LIST_HEAD(txqibv, mlx5_txq_ibv) txqsibv; /* Verbs Tx queues. */
 477         /* Verbs Indirection tables. */
 478         LIST_HEAD(ind_tables, mlx5_ind_table_ibv) ind_tbls;
 479         /* Pointer to next element. */
 480         rte_atomic32_t refcnt; /**< Reference counter. */
 481         struct ibv_flow_action *verbs_action;
 482         /**< Verbs modify header action object. */
 483         uint8_t ft_type; /**< Flow table type, Rx or Tx. */
 484         /* Tags resources cache. */
 485         uint32_t link_speed_capa; /* Link speed capabilities. */
 486         struct mlx5_xstats_ctrl xstats_ctrl; /* Extended stats control. */
 487         struct mlx5_stats_ctrl stats_ctrl; /* Stats control. */
 488         struct mlx5_dev_config config; /* Device configuration. */
 489         struct mlx5_verbs_alloc_ctx verbs_alloc_ctx;
 490         /* Context for Verbs allocator. */
 491         int nl_socket_rdma; /* Netlink socket (NETLINK_RDMA). */
 492         int nl_socket_route; /* Netlink socket (NETLINK_ROUTE). */
 493         uint32_t nl_sn; /* Netlink message sequence number. */
 494 #ifndef RTE_ARCH_64
 495         rte_spinlock_t uar_lock_cq; /* CQs share a common distinct UAR */
 496         rte_spinlock_t uar_lock[MLX5_UAR_PAGE_NUM_MAX];
 497         /* UAR same-page access control required in 32bit implementations. */
 498 #endif
 499 };
 500
 501 #define PORT_ID(priv) ((priv)->dev_data->port_id)
 502 #define ETH_DEV(priv) (&rte_eth_devices[PORT_ID(priv)])
 503
 504 /* mlx5.c */
 505
 506 int mlx5_getenv_int(const char *);
 507 int mlx5_proc_priv_init(struct rte_eth_dev *dev);
 508
 509 /* mlx5_ethdev.c */
 510
 511 int mlx5_get_ifname(const struct rte_eth_dev *dev, char (*ifname)[IF_NAMESIZE]);
 512 int mlx5_get_ifname_base(const struct rte_eth_dev *base,
 513                          const struct rte_eth_dev *dev,
 514                          char (*ifname)[IF_NAMESIZE]);
 515 int mlx5_get_master_ifname(const char *ibdev_path, char (*ifname)[IF_NAMESIZE]);
 516 unsigned int mlx5_ifindex(const struct rte_eth_dev *dev);
 517 int mlx5_ifreq(const struct rte_eth_dev *dev, int req, struct ifreq *ifr);
 518 int mlx5_ifreq_base(const struct rte_eth_dev *base,
 519                     const struct rte_eth_dev *dev,
 520                     int req, struct ifreq *ifr);
 521 int mlx5_get_mtu(struct rte_eth_dev *dev, uint16_t *mtu);
 522 int mlx5_set_flags(struct rte_eth_dev *dev, unsigned int keep,
 523                    unsigned int flags);
 524 int mlx5_dev_configure(struct rte_eth_dev *dev);
 525 void mlx5_dev_infos_get(struct rte_eth_dev *dev, struct rte_eth_dev_info *info);
 526 int mlx5_read_clock(struct rte_eth_dev *dev, uint64_t *clock);
 527 int mlx5_fw_version_get(struct rte_eth_dev *dev, char *fw_ver, size_t fw_size);
 528 const uint32_t *mlx5_dev_supported_ptypes_get(struct rte_eth_dev *dev);
 529 int mlx5_link_update(struct rte_eth_dev *dev, int wait_to_complete);
 530 int mlx5_force_link_status_change(struct rte_eth_dev *dev, int status);
 531 int mlx5_dev_set_mtu(struct rte_eth_dev *dev, uint16_t mtu);
 532 int mlx5_dev_get_flow_ctrl(struct rte_eth_dev *dev,
 533                            struct rte_eth_fc_conf *fc_conf);
 534 int mlx5_dev_set_flow_ctrl(struct rte_eth_dev *dev,
 535                            struct rte_eth_fc_conf *fc_conf);
 536 int mlx5_ibv_device_to_pci_addr(const struct ibv_device *device,
 537                                 struct rte_pci_addr *pci_addr);
 538 void mlx5_dev_link_status_handler(void *arg);
 539 void mlx5_dev_interrupt_handler(void *arg);
 540 void mlx5_dev_interrupt_handler_devx(void *arg);
 541 void mlx5_dev_interrupt_handler_uninstall(struct rte_eth_dev *dev);
 542 void mlx5_dev_interrupt_handler_install(struct rte_eth_dev *dev);
 543 int mlx5_set_link_down(struct rte_eth_dev *dev);
 544 int mlx5_set_link_up(struct rte_eth_dev *dev);
 545 int mlx5_is_removed(struct rte_eth_dev *dev);
 546 eth_tx_burst_t mlx5_select_tx_function(struct rte_eth_dev *dev);
 547 eth_rx_burst_t mlx5_select_rx_function(struct rte_eth_dev *dev);
 548 unsigned int mlx5_dev_to_port_id(const struct rte_device *dev,
 549                                  uint16_t *port_list,
 550                                  unsigned int port_list_n);
 551 int mlx5_port_to_eswitch_info(uint16_t port, uint16_t *es_domain_id,
 552                               uint16_t *es_port_id);
 553 int mlx5_sysfs_switch_info(unsigned int ifindex,
 554                            struct mlx5_switch_info *info);
 555 void mlx5_sysfs_check_switch_info(bool device_dir,
 556                                   struct mlx5_switch_info *switch_info);
 557 void mlx5_nl_check_switch_info(bool nun_vf_set,
 558                                struct mlx5_switch_info *switch_info);
 559 void mlx5_translate_port_name(const char *port_name_in,
 560                               struct mlx5_switch_info *port_info_out);
 561 void mlx5_intr_callback_unregister(const struct rte_intr_handle *handle,
 562                                    rte_intr_callback_fn cb_fn, void *cb_arg);
 563
 564 /* mlx5_mac.c */
 565
 566 int mlx5_get_mac(struct rte_eth_dev *dev, uint8_t (*mac)[RTE_ETHER_ADDR_LEN]);
 567 void mlx5_mac_addr_remove(struct rte_eth_dev *dev, uint32_t index);
 568 int mlx5_mac_addr_add(struct rte_eth_dev *dev, struct rte_ether_addr *mac,
 569                       uint32_t index, uint32_t vmdq);
 570 int mlx5_mac_addr_set(struct rte_eth_dev *dev, struct rte_ether_addr *mac_addr);
 571 int mlx5_set_mc_addr_list(struct rte_eth_dev *dev,
 572                         struct rte_ether_addr *mc_addr_set,
 573                         uint32_t nb_mc_addr);
 574
 575 /* mlx5_rss.c */
 576
 577 int mlx5_rss_hash_update(struct rte_eth_dev *dev,
 578                          struct rte_eth_rss_conf *rss_conf);
 579 int mlx5_rss_hash_conf_get(struct rte_eth_dev *dev,
 580                            struct rte_eth_rss_conf *rss_conf);
 581 int mlx5_rss_reta_index_resize(struct rte_eth_dev *dev, unsigned int reta_size);
 582 int mlx5_dev_rss_reta_query(struct rte_eth_dev *dev,
 583                             struct rte_eth_rss_reta_entry64 *reta_conf,
 584                             uint16_t reta_size);
 585 int mlx5_dev_rss_reta_update(struct rte_eth_dev *dev,
 586                              struct rte_eth_rss_reta_entry64 *reta_conf,
 587                              uint16_t reta_size);
 588
 589 /* mlx5_rxmode.c */
 590
 591 void mlx5_promiscuous_enable(struct rte_eth_dev *dev);
 592 void mlx5_promiscuous_disable(struct rte_eth_dev *dev);
 593 void mlx5_allmulticast_enable(struct rte_eth_dev *dev);
 594 void mlx5_allmulticast_disable(struct rte_eth_dev *dev);
 595
 596 /* mlx5_stats.c */
 597
 598 void mlx5_stats_init(struct rte_eth_dev *dev);
 599 int mlx5_stats_get(struct rte_eth_dev *dev, struct rte_eth_stats *stats);
 600 void mlx5_stats_reset(struct rte_eth_dev *dev);
 601 int mlx5_xstats_get(struct rte_eth_dev *dev, struct rte_eth_xstat *stats,
 602                     unsigned int n);
 603 void mlx5_xstats_reset(struct rte_eth_dev *dev);
 604 int mlx5_xstats_get_names(struct rte_eth_dev *dev __rte_unused,
 605                           struct rte_eth_xstat_name *xstats_names,
 606                           unsigned int n);
 607
 608 /* mlx5_vlan.c */
 609
 610 int mlx5_vlan_filter_set(struct rte_eth_dev *dev, uint16_t vlan_id, int on);
 611 void mlx5_vlan_strip_queue_set(struct rte_eth_dev *dev, uint16_t queue, int on);
 612 int mlx5_vlan_offload_set(struct rte_eth_dev *dev, int mask);
 613
 614 /* mlx5_trigger.c */
 615
 616 int mlx5_dev_start(struct rte_eth_dev *dev);
 617 void mlx5_dev_stop(struct rte_eth_dev *dev);
 618 int mlx5_traffic_enable(struct rte_eth_dev *dev);
 619 void mlx5_traffic_disable(struct rte_eth_dev *dev);
 620 int mlx5_traffic_restart(struct rte_eth_dev *dev);
 621
 622 /* mlx5_flow.c */
 623
 624 int mlx5_flow_discover_priorities(struct rte_eth_dev *dev);
 625 void mlx5_flow_print(struct rte_flow *flow);
 626 int mlx5_flow_validate(struct rte_eth_dev *dev,
 627                        const struct rte_flow_attr *attr,
 628                        const struct rte_flow_item items[],
 629                        const struct rte_flow_action actions[],
 630                        struct rte_flow_error *error);
 631 struct rte_flow *mlx5_flow_create(struct rte_eth_dev *dev,
 632                                   const struct rte_flow_attr *attr,
 633                                   const struct rte_flow_item items[],
 634                                   const struct rte_flow_action actions[],
 635                                   struct rte_flow_error *error);
 636 int mlx5_flow_destroy(struct rte_eth_dev *dev, struct rte_flow *flow,
 637                       struct rte_flow_error *error);
 638 void mlx5_flow_list_flush(struct rte_eth_dev *dev, struct mlx5_flows *list);
 639 int mlx5_flow_flush(struct rte_eth_dev *dev, struct rte_flow_error *error);
 640 int mlx5_flow_query(struct rte_eth_dev *dev, struct rte_flow *flow,
 641                     const struct rte_flow_action *action, void *data,
 642                     struct rte_flow_error *error);
 643 int mlx5_flow_isolate(struct rte_eth_dev *dev, int enable,
 644                       struct rte_flow_error *error);
 645 int mlx5_dev_filter_ctrl(struct rte_eth_dev *dev,
 646                          enum rte_filter_type filter_type,
 647                          enum rte_filter_op filter_op,
 648                          void *arg);
 649 int mlx5_flow_start(struct rte_eth_dev *dev, struct mlx5_flows *list);
 650 void mlx5_flow_stop(struct rte_eth_dev *dev, struct mlx5_flows *list);
 651 int mlx5_flow_verify(struct rte_eth_dev *dev);
 652 int mlx5_ctrl_flow_vlan(struct rte_eth_dev *dev,
 653                         struct rte_flow_item_eth *eth_spec,
 654                         struct rte_flow_item_eth *eth_mask,
 655                         struct rte_flow_item_vlan *vlan_spec,
 656                         struct rte_flow_item_vlan *vlan_mask);
 657 int mlx5_ctrl_flow(struct rte_eth_dev *dev,
 658                    struct rte_flow_item_eth *eth_spec,
 659                    struct rte_flow_item_eth *eth_mask);
 660 int mlx5_flow_create_drop_queue(struct rte_eth_dev *dev);
 661 void mlx5_flow_delete_drop_queue(struct rte_eth_dev *dev);
 662 void mlx5_flow_async_pool_query_handle(struct mlx5_ibv_shared *sh,
 663                                        uint64_t async_id, int status);
 664 void mlx5_set_query_alarm(struct mlx5_ibv_shared *sh);
 665 void mlx5_flow_query_alarm(void *arg);
 666
 667 /* mlx5_mp.c */
 668 void mlx5_mp_req_start_rxtx(struct rte_eth_dev *dev);
 669 void mlx5_mp_req_stop_rxtx(struct rte_eth_dev *dev);
 670 int mlx5_mp_req_mr_create(struct rte_eth_dev *dev, uintptr_t addr);
 671 int mlx5_mp_req_verbs_cmd_fd(struct rte_eth_dev *dev);
 672 int mlx5_mp_req_queue_state_modify(struct rte_eth_dev *dev,
 673                                    struct mlx5_mp_arg_queue_state_modify *sm);
 674 int mlx5_mp_init_primary(void);
 675 void mlx5_mp_uninit_primary(void);
 676 int mlx5_mp_init_secondary(void);
 677 void mlx5_mp_uninit_secondary(void);
 678
 679 /* mlx5_nl.c */
 680
 681 int mlx5_nl_init(int protocol);
 682 int mlx5_nl_mac_addr_add(struct rte_eth_dev *dev, struct rte_ether_addr *mac,
 683                          uint32_t index);
 684 int mlx5_nl_mac_addr_remove(struct rte_eth_dev *dev, struct rte_ether_addr *mac,
 685                             uint32_t index);
 686 void mlx5_nl_mac_addr_sync(struct rte_eth_dev *dev);
 687 void mlx5_nl_mac_addr_flush(struct rte_eth_dev *dev);
 688 int mlx5_nl_promisc(struct rte_eth_dev *dev, int enable);
 689 int mlx5_nl_allmulti(struct rte_eth_dev *dev, int enable);
 690 unsigned int mlx5_nl_portnum(int nl, const char *name);
 691 unsigned int mlx5_nl_ifindex(int nl, const char *name, uint32_t pindex);
 692 int mlx5_nl_switch_info(int nl, unsigned int ifindex,
 693                         struct mlx5_switch_info *info);
 694
 695 /* mlx5_devx_cmds.c */
 696
 697 struct mlx5_devx_obj *mlx5_devx_cmd_flow_counter_alloc(struct ibv_context *ctx,
 698                                                        uint32_t bulk_sz);
 699 int mlx5_devx_cmd_destroy(struct mlx5_devx_obj *obj);
 700 int mlx5_devx_cmd_flow_counter_query(struct mlx5_devx_obj *dcs,
 701                                      int clear, uint32_t n_counters,
 702                                      uint64_t *pkts, uint64_t *bytes,
 703                                      uint32_t mkey, void *addr,
 704                                      struct mlx5dv_devx_cmd_comp *cmd_comp,
 705                                      uint64_t async_id);
 706 int mlx5_devx_cmd_query_hca_attr(struct ibv_context *ctx,
 707                                  struct mlx5_hca_attr *attr);
 708 struct mlx5_devx_obj *mlx5_devx_cmd_mkey_create(struct ibv_context *ctx,
 709                                              struct mlx5_devx_mkey_attr *attr);
 710 int mlx5_devx_get_out_command_status(void *out);
 711 #endif /* RTE_PMD_MLX5_H_ */