drivers/net/mlx5/mlx5_devx.c

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  * Copyright 2020 Mellanox Technologies, Ltd
   3  */
   4
   5 #include <stddef.h>
   6 #include <errno.h>
   7 #include <stdbool.h>
   8 #include <string.h>
   9 #include <stdint.h>
  10 #include <sys/queue.h>
  11
  12 #include <rte_malloc.h>
  13 #include <rte_common.h>
  14 #include <rte_eal_paging.h>
  15
  16 #include <mlx5_glue.h>
  17 #include <mlx5_devx_cmds.h>
  18 #include <mlx5_common_devx.h>
  19 #include <mlx5_malloc.h>
  20
  21 #include "mlx5.h"
  22 #include "mlx5_common_os.h"
  23 #include "mlx5_tx.h"
  24 #include "mlx5_rx.h"
  25 #include "mlx5_utils.h"
  26 #include "mlx5_devx.h"
  27 #include "mlx5_flow.h"
  28 #include "mlx5_flow_os.h"
  29
  30 /**
  31  * Modify RQ vlan stripping offload
  32  *
  33  * @param rxq
  34  *   Rx queue.
  35  * @param on
  36  *   Enable/disable VLAN stripping.
  37  *
  38  * @return
  39  *   0 on success, non-0 otherwise
  40  */
  41 static int
  42 mlx5_rxq_obj_modify_rq_vlan_strip(struct mlx5_rxq_priv *rxq, int on)
  43 {
  44         struct mlx5_devx_modify_rq_attr rq_attr;
  45
  46         memset(&rq_attr, 0, sizeof(rq_attr));
  47         rq_attr.rq_state = MLX5_RQC_STATE_RDY;
  48         rq_attr.state = MLX5_RQC_STATE_RDY;
  49         rq_attr.vsd = (on ? 0 : 1);
  50         rq_attr.modify_bitmask = MLX5_MODIFY_RQ_IN_MODIFY_BITMASK_VSD;
  51         return mlx5_devx_cmd_modify_rq(rxq->devx_rq.rq, &rq_attr);
  52 }
  53
  54 /**
  55  * Modify RQ using DevX API.
  56  *
  57  * @param rxq
  58  *   DevX rx queue.
  59  * @param type
  60  *   Type of change queue state.
  61  *
  62  * @return
  63  *   0 on success, a negative errno value otherwise and rte_errno is set.
  64  */
  65 static int
  66 mlx5_devx_modify_rq(struct mlx5_rxq_priv *rxq, uint8_t type)
  67 {
  68         struct mlx5_devx_modify_rq_attr rq_attr;
  69
  70         memset(&rq_attr, 0, sizeof(rq_attr));
  71         switch (type) {
  72         case MLX5_RXQ_MOD_ERR2RST:
  73                 rq_attr.rq_state = MLX5_RQC_STATE_ERR;
  74                 rq_attr.state = MLX5_RQC_STATE_RST;
  75                 break;
  76         case MLX5_RXQ_MOD_RST2RDY:
  77                 rq_attr.rq_state = MLX5_RQC_STATE_RST;
  78                 rq_attr.state = MLX5_RQC_STATE_RDY;
  79                 break;
  80         case MLX5_RXQ_MOD_RDY2ERR:
  81                 rq_attr.rq_state = MLX5_RQC_STATE_RDY;
  82                 rq_attr.state = MLX5_RQC_STATE_ERR;
  83                 break;
  84         case MLX5_RXQ_MOD_RDY2RST:
  85                 rq_attr.rq_state = MLX5_RQC_STATE_RDY;
  86                 rq_attr.state = MLX5_RQC_STATE_RST;
  87                 break;
  88         default:
  89                 break;
  90         }
  91         if (rxq->ctrl->type == MLX5_RXQ_TYPE_HAIRPIN)
  92                 return mlx5_devx_cmd_modify_rq(rxq->ctrl->obj->rq, &rq_attr);
  93         return mlx5_devx_cmd_modify_rq(rxq->devx_rq.rq, &rq_attr);
  94 }
  95
  96 /**
  97  * Modify SQ using DevX API.
  98  *
  99  * @param txq_obj
 100  *   DevX Tx queue object.
 101  * @param type
 102  *   Type of change queue state.
 103  * @param dev_port
 104  *   Unnecessary.
 105  *
 106  * @return
 107  *   0 on success, a negative errno value otherwise and rte_errno is set.
 108  */
 109 int
 110 mlx5_txq_devx_modify(struct mlx5_txq_obj *obj, enum mlx5_txq_modify_type type,
 111                      uint8_t dev_port)
 112 {
 113         struct mlx5_devx_modify_sq_attr msq_attr = { 0 };
 114         int ret;
 115
 116         if (type != MLX5_TXQ_MOD_RST2RDY) {
 117                 /* Change queue state to reset. */
 118                 if (type == MLX5_TXQ_MOD_ERR2RDY)
 119                         msq_attr.sq_state = MLX5_SQC_STATE_ERR;
 120                 else
 121                         msq_attr.sq_state = MLX5_SQC_STATE_RDY;
 122                 msq_attr.state = MLX5_SQC_STATE_RST;
 123                 ret = mlx5_devx_cmd_modify_sq(obj->sq_obj.sq, &msq_attr);
 124                 if (ret) {
 125                         DRV_LOG(ERR, "Cannot change the Tx SQ state to RESET"
 126                                 " %s", strerror(errno));
 127                         rte_errno = errno;
 128                         return ret;
 129                 }
 130         }
 131         if (type != MLX5_TXQ_MOD_RDY2RST) {
 132                 /* Change queue state to ready. */
 133                 msq_attr.sq_state = MLX5_SQC_STATE_RST;
 134                 msq_attr.state = MLX5_SQC_STATE_RDY;
 135                 ret = mlx5_devx_cmd_modify_sq(obj->sq_obj.sq, &msq_attr);
 136                 if (ret) {
 137                         DRV_LOG(ERR, "Cannot change the Tx SQ state to READY"
 138                                 " %s", strerror(errno));
 139                         rte_errno = errno;
 140                         return ret;
 141                 }
 142         }
 143         /*
 144          * The dev_port variable is relevant only in Verbs API, and there is a
 145          * pointer that points to this function and a parallel function in verbs
 146          * intermittently, so they should have the same parameters.
 147          */
 148         (void)dev_port;
 149         return 0;
 150 }
 151
 152 /**
 153  * Release an Rx DevX queue object.
 154  *
 155  * @param rxq
 156  *   DevX Rx queue.
 157  */
 158 static void
 159 mlx5_rxq_devx_obj_release(struct mlx5_rxq_priv *rxq)
 160 {
 161         struct mlx5_rxq_obj *rxq_obj = rxq->ctrl->obj;
 162
 163         if (rxq_obj == NULL)
 164                 return;
 165         if (rxq_obj->rxq_ctrl->type == MLX5_RXQ_TYPE_HAIRPIN) {
 166                 if (rxq_obj->rq == NULL)
 167                         return;
 168                 mlx5_devx_modify_rq(rxq, MLX5_RXQ_MOD_RDY2RST);
 169                 claim_zero(mlx5_devx_cmd_destroy(rxq_obj->rq));
 170         } else {
 171                 if (rxq->devx_rq.rq == NULL)
 172                         return;
 173                 mlx5_devx_rq_destroy(&rxq->devx_rq);
 174                 if (rxq->devx_rq.rmp != NULL && rxq->devx_rq.rmp->ref_cnt > 0)
 175                         return;
 176                 mlx5_devx_cq_destroy(&rxq_obj->cq_obj);
 177                 memset(&rxq_obj->cq_obj, 0, sizeof(rxq_obj->cq_obj));
 178                 if (rxq_obj->devx_channel) {
 179                         mlx5_os_devx_destroy_event_channel
 180                                                         (rxq_obj->devx_channel);
 181                         rxq_obj->devx_channel = NULL;
 182                 }
 183         }
 184         rxq->ctrl->started = false;
 185 }
 186
 187 /**
 188  * Get event for an Rx DevX queue object.
 189  *
 190  * @param rxq_obj
 191  *   DevX Rx queue object.
 192  *
 193  * @return
 194  *   0 on success, a negative errno value otherwise and rte_errno is set.
 195  */
 196 static int
 197 mlx5_rx_devx_get_event(struct mlx5_rxq_obj *rxq_obj)
 198 {
 199 #ifdef HAVE_IBV_DEVX_EVENT
 200         union {
 201                 struct mlx5dv_devx_async_event_hdr event_resp;
 202                 uint8_t buf[sizeof(struct mlx5dv_devx_async_event_hdr) + 128];
 203         } out;
 204         int ret = mlx5_glue->devx_get_event(rxq_obj->devx_channel,
 205                                             &out.event_resp,
 206                                             sizeof(out.buf));
 207
 208         if (ret < 0) {
 209                 rte_errno = errno;
 210                 return -rte_errno;
 211         }
 212         if (out.event_resp.cookie != (uint64_t)(uintptr_t)rxq_obj->cq_obj.cq) {
 213                 rte_errno = EINVAL;
 214                 return -rte_errno;
 215         }
 216         return 0;
 217 #else
 218         (void)rxq_obj;
 219         rte_errno = ENOTSUP;
 220         return -rte_errno;
 221 #endif /* HAVE_IBV_DEVX_EVENT */
 222 }
 223
 224 /**
 225  * Create a RQ object using DevX.
 226  *
 227  * @param rxq
 228  *   Pointer to Rx queue.
 229  *
 230  * @return
 231  *   0 on success, a negative errno value otherwise and rte_errno is set.
 232  */
 233 static int
 234 mlx5_rxq_create_devx_rq_resources(struct mlx5_rxq_priv *rxq)
 235 {
 236         struct mlx5_priv *priv = rxq->priv;
 237         struct mlx5_common_device *cdev = priv->sh->cdev;
 238         struct mlx5_rxq_ctrl *rxq_ctrl = rxq->ctrl;
 239         struct mlx5_rxq_data *rxq_data = &rxq->ctrl->rxq;
 240         struct mlx5_devx_create_rq_attr rq_attr = { 0 };
 241         uint16_t log_desc_n = rxq_data->elts_n - rxq_data->sges_n;
 242         uint32_t wqe_size, log_wqe_size;
 243
 244         /* Fill RQ attributes. */
 245         rq_attr.mem_rq_type = MLX5_RQC_MEM_RQ_TYPE_MEMORY_RQ_INLINE;
 246         rq_attr.flush_in_error_en = 1;
 247         rq_attr.vsd = (rxq_data->vlan_strip) ? 0 : 1;
 248         rq_attr.cqn = rxq_ctrl->obj->cq_obj.cq->id;
 249         rq_attr.scatter_fcs = (rxq_data->crc_present) ? 1 : 0;
 250         rq_attr.ts_format =
 251                         mlx5_ts_format_conv(cdev->config.hca_attr.rq_ts_format);
 252         /* Fill WQ attributes for this RQ. */
 253         if (mlx5_rxq_mprq_enabled(rxq_data)) {
 254                 rq_attr.wq_attr.wq_type = MLX5_WQ_TYPE_CYCLIC_STRIDING_RQ;
 255                 /*
 256                  * Number of strides in each WQE:
 257                  * 512*2^single_wqe_log_num_of_strides.
 258                  */
 259                 rq_attr.wq_attr.single_wqe_log_num_of_strides =
 260                                 rxq_data->log_strd_num -
 261                                 MLX5_MIN_SINGLE_WQE_LOG_NUM_STRIDES;
 262                 /* Stride size = (2^single_stride_log_num_of_bytes)*64B. */
 263                 rq_attr.wq_attr.single_stride_log_num_of_bytes =
 264                                 rxq_data->log_strd_sz -
 265                                 MLX5_MIN_SINGLE_STRIDE_LOG_NUM_BYTES;
 266                 wqe_size = sizeof(struct mlx5_wqe_mprq);
 267         } else {
 268                 rq_attr.wq_attr.wq_type = MLX5_WQ_TYPE_CYCLIC;
 269                 wqe_size = sizeof(struct mlx5_wqe_data_seg);
 270         }
 271         log_wqe_size = log2above(wqe_size) + rxq_data->sges_n;
 272         wqe_size = 1 << log_wqe_size; /* round up power of two.*/
 273         rq_attr.wq_attr.log_wq_stride = log_wqe_size;
 274         rq_attr.wq_attr.log_wq_sz = log_desc_n;
 275         rq_attr.wq_attr.end_padding_mode = priv->config.hw_padding ?
 276                                                 MLX5_WQ_END_PAD_MODE_ALIGN :
 277                                                 MLX5_WQ_END_PAD_MODE_NONE;
 278         rq_attr.wq_attr.pd = cdev->pdn;
 279         rq_attr.counter_set_id = priv->counter_set_id;
 280         rq_attr.delay_drop_en = rxq_data->delay_drop;
 281         rq_attr.user_index = rte_cpu_to_be_16(priv->dev_data->port_id);
 282         if (rxq_data->shared) /* Create RMP based RQ. */
 283                 rxq->devx_rq.rmp = &rxq_ctrl->obj->devx_rmp;
 284         /* Create RQ using DevX API. */
 285         return mlx5_devx_rq_create(cdev->ctx, &rxq->devx_rq, wqe_size,
 286                                    log_desc_n, &rq_attr, rxq_ctrl->socket);
 287 }
 288
 289 /**
 290  * Create a DevX CQ object for an Rx queue.
 291  *
 292  * @param rxq
 293  *   Pointer to Rx queue.
 294  *
 295  * @return
 296  *   0 on success, a negative errno value otherwise and rte_errno is set.
 297  */
 298 static int
 299 mlx5_rxq_create_devx_cq_resources(struct mlx5_rxq_priv *rxq)
 300 {
 301         struct mlx5_devx_cq *cq_obj = 0;
 302         struct mlx5_devx_cq_attr cq_attr = { 0 };
 303         struct mlx5_priv *priv = rxq->priv;
 304         struct mlx5_dev_ctx_shared *sh = priv->sh;
 305         uint16_t port_id = priv->dev_data->port_id;
 306         struct mlx5_rxq_ctrl *rxq_ctrl = rxq->ctrl;
 307         struct mlx5_rxq_data *rxq_data = &rxq_ctrl->rxq;
 308         unsigned int cqe_n = mlx5_rxq_cqe_num(rxq_data);
 309         uint32_t log_cqe_n;
 310         uint16_t event_nums[1] = { 0 };
 311         int ret = 0;
 312
 313         if (rxq_ctrl->started)
 314                 return 0;
 315         if (priv->config.cqe_comp && !rxq_data->hw_timestamp &&
 316             !rxq_data->lro) {
 317                 cq_attr.cqe_comp_en = 1u;
 318                 rxq_data->mcqe_format = priv->config.cqe_comp_fmt;
 319                 rxq_data->byte_mask = UINT32_MAX;
 320                 switch (priv->config.cqe_comp_fmt) {
 321                 case MLX5_CQE_RESP_FORMAT_HASH:
 322                         /* fallthrough */
 323                 case MLX5_CQE_RESP_FORMAT_CSUM:
 324                         /*
 325                          * Select CSUM miniCQE format only for non-vectorized
 326                          * MPRQ Rx burst, use HASH miniCQE format for others.
 327                          */
 328                         if (mlx5_rxq_check_vec_support(rxq_data) < 0 &&
 329                             mlx5_rxq_mprq_enabled(rxq_data))
 330                                 cq_attr.mini_cqe_res_format =
 331                                         MLX5_CQE_RESP_FORMAT_CSUM_STRIDX;
 332                         else
 333                                 cq_attr.mini_cqe_res_format =
 334                                         MLX5_CQE_RESP_FORMAT_HASH;
 335                         rxq_data->mcqe_format = cq_attr.mini_cqe_res_format;
 336                         break;
 337                 case MLX5_CQE_RESP_FORMAT_FTAG_STRIDX:
 338                         rxq_data->byte_mask = MLX5_LEN_WITH_MARK_MASK;
 339                         /* fallthrough */
 340                 case MLX5_CQE_RESP_FORMAT_CSUM_STRIDX:
 341                         cq_attr.mini_cqe_res_format = priv->config.cqe_comp_fmt;
 342                         break;
 343                 case MLX5_CQE_RESP_FORMAT_L34H_STRIDX:
 344                         cq_attr.mini_cqe_res_format = 0;
 345                         cq_attr.mini_cqe_res_format_ext = 1;
 346                         break;
 347                 }
 348                 DRV_LOG(DEBUG,
 349                         "Port %u Rx CQE compression is enabled, format %d.",
 350                         port_id, priv->config.cqe_comp_fmt);
 351                 /*
 352                  * For vectorized Rx, it must not be doubled in order to
 353                  * make cq_ci and rq_ci aligned.
 354                  */
 355                 if (mlx5_rxq_check_vec_support(rxq_data) < 0)
 356                         cqe_n *= 2;
 357         } else if (priv->config.cqe_comp && rxq_data->hw_timestamp) {
 358                 DRV_LOG(DEBUG,
 359                         "Port %u Rx CQE compression is disabled for HW timestamp.",
 360                         port_id);
 361         } else if (priv->config.cqe_comp && rxq_data->lro) {
 362                 DRV_LOG(DEBUG,
 363                         "Port %u Rx CQE compression is disabled for LRO.",
 364                         port_id);
 365         }
 366         cq_attr.uar_page_id = mlx5_os_get_devx_uar_page_id(sh->rx_uar.obj);
 367         log_cqe_n = log2above(cqe_n);
 368         /* Create CQ using DevX API. */
 369         ret = mlx5_devx_cq_create(sh->cdev->ctx, &rxq_ctrl->obj->cq_obj,
 370                                   log_cqe_n, &cq_attr, sh->numa_node);
 371         if (ret)
 372                 return ret;
 373         cq_obj = &rxq_ctrl->obj->cq_obj;
 374         rxq_data->cqes = (volatile struct mlx5_cqe (*)[])
 375                                                         (uintptr_t)cq_obj->cqes;
 376         rxq_data->cq_db = cq_obj->db_rec;
 377         rxq_data->uar_data = sh->rx_uar.cq_db;
 378         rxq_data->cqe_n = log_cqe_n;
 379         rxq_data->cqn = cq_obj->cq->id;
 380         rxq_data->cq_ci = 0;
 381         if (rxq_ctrl->obj->devx_channel) {
 382                 ret = mlx5_os_devx_subscribe_devx_event
 383                                               (rxq_ctrl->obj->devx_channel,
 384                                                cq_obj->cq->obj,
 385                                                sizeof(event_nums),
 386                                                event_nums,
 387                                                (uint64_t)(uintptr_t)cq_obj->cq);
 388                 if (ret) {
 389                         DRV_LOG(ERR, "Fail to subscribe CQ to event channel.");
 390                         ret = errno;
 391                         mlx5_devx_cq_destroy(cq_obj);
 392                         memset(cq_obj, 0, sizeof(*cq_obj));
 393                         rte_errno = ret;
 394                         return -ret;
 395                 }
 396         }
 397         return 0;
 398 }
 399
 400 /**
 401  * Create the Rx hairpin queue object.
 402  *
 403  * @param rxq
 404  *   Pointer to Rx queue.
 405  *
 406  * @return
 407  *   0 on success, a negative errno value otherwise and rte_errno is set.
 408  */
 409 static int
 410 mlx5_rxq_obj_hairpin_new(struct mlx5_rxq_priv *rxq)
 411 {
 412         uint16_t idx = rxq->idx;
 413         struct mlx5_priv *priv = rxq->priv;
 414         struct mlx5_rxq_ctrl *rxq_ctrl = rxq->ctrl;
 415         struct mlx5_devx_create_rq_attr attr = { 0 };
 416         struct mlx5_rxq_obj *tmpl = rxq_ctrl->obj;
 417         uint32_t max_wq_data;
 418
 419         MLX5_ASSERT(rxq != NULL && rxq->ctrl != NULL && tmpl != NULL);
 420         tmpl->rxq_ctrl = rxq_ctrl;
 421         attr.hairpin = 1;
 422         max_wq_data =
 423                 priv->sh->cdev->config.hca_attr.log_max_hairpin_wq_data_sz;
 424         /* Jumbo frames > 9KB should be supported, and more packets. */
 425         if (priv->config.log_hp_size != (uint32_t)MLX5_ARG_UNSET) {
 426                 if (priv->config.log_hp_size > max_wq_data) {
 427                         DRV_LOG(ERR, "Total data size %u power of 2 is "
 428                                 "too large for hairpin.",
 429                                 priv->config.log_hp_size);
 430                         rte_errno = ERANGE;
 431                         return -rte_errno;
 432                 }
 433                 attr.wq_attr.log_hairpin_data_sz = priv->config.log_hp_size;
 434         } else {
 435                 attr.wq_attr.log_hairpin_data_sz =
 436                                 (max_wq_data < MLX5_HAIRPIN_JUMBO_LOG_SIZE) ?
 437                                  max_wq_data : MLX5_HAIRPIN_JUMBO_LOG_SIZE;
 438         }
 439         /* Set the packets number to the maximum value for performance. */
 440         attr.wq_attr.log_hairpin_num_packets =
 441                         attr.wq_attr.log_hairpin_data_sz -
 442                         MLX5_HAIRPIN_QUEUE_STRIDE;
 443         attr.counter_set_id = priv->counter_set_id;
 444         rxq_ctrl->rxq.delay_drop = priv->config.hp_delay_drop;
 445         attr.delay_drop_en = priv->config.hp_delay_drop;
 446         tmpl->rq = mlx5_devx_cmd_create_rq(priv->sh->cdev->ctx, &attr,
 447                                            rxq_ctrl->socket);
 448         if (!tmpl->rq) {
 449                 DRV_LOG(ERR,
 450                         "Port %u Rx hairpin queue %u can't create rq object.",
 451                         priv->dev_data->port_id, idx);
 452                 rte_errno = errno;
 453                 return -rte_errno;
 454         }
 455         priv->dev_data->rx_queue_state[idx] = RTE_ETH_QUEUE_STATE_HAIRPIN;
 456         return 0;
 457 }
 458
 459 /**
 460  * Create the Rx queue DevX object.
 461  *
 462  * @param rxq
 463  *   Pointer to Rx queue.
 464  *
 465  * @return
 466  *   0 on success, a negative errno value otherwise and rte_errno is set.
 467  */
 468 static int
 469 mlx5_rxq_devx_obj_new(struct mlx5_rxq_priv *rxq)
 470 {
 471         struct mlx5_priv *priv = rxq->priv;
 472         struct mlx5_rxq_ctrl *rxq_ctrl = rxq->ctrl;
 473         struct mlx5_rxq_data *rxq_data = &rxq_ctrl->rxq;
 474         struct mlx5_rxq_obj *tmpl = rxq_ctrl->obj;
 475         int ret = 0;
 476
 477         MLX5_ASSERT(rxq_data);
 478         MLX5_ASSERT(tmpl);
 479         if (rxq_ctrl->type == MLX5_RXQ_TYPE_HAIRPIN)
 480                 return mlx5_rxq_obj_hairpin_new(rxq);
 481         tmpl->rxq_ctrl = rxq_ctrl;
 482         if (rxq_ctrl->irq && !rxq_ctrl->started) {
 483                 int devx_ev_flag =
 484                           MLX5DV_DEVX_CREATE_EVENT_CHANNEL_FLAGS_OMIT_EV_DATA;
 485
 486                 tmpl->devx_channel = mlx5_os_devx_create_event_channel
 487                                                         (priv->sh->cdev->ctx,
 488                                                          devx_ev_flag);
 489                 if (!tmpl->devx_channel) {
 490                         rte_errno = errno;
 491                         DRV_LOG(ERR, "Failed to create event channel %d.",
 492                                 rte_errno);
 493                         goto error;
 494                 }
 495                 tmpl->fd = mlx5_os_get_devx_channel_fd(tmpl->devx_channel);
 496         }
 497         /* Create CQ using DevX API. */
 498         ret = mlx5_rxq_create_devx_cq_resources(rxq);
 499         if (ret) {
 500                 DRV_LOG(ERR, "Failed to create CQ.");
 501                 goto error;
 502         }
 503         rxq_data->delay_drop = priv->config.std_delay_drop;
 504         /* Create RQ using DevX API. */
 505         ret = mlx5_rxq_create_devx_rq_resources(rxq);
 506         if (ret) {
 507                 DRV_LOG(ERR, "Port %u Rx queue %u RQ creation failure.",
 508                         priv->dev_data->port_id, rxq->idx);
 509                 rte_errno = ENOMEM;
 510                 goto error;
 511         }
 512         /* Change queue state to ready. */
 513         ret = mlx5_devx_modify_rq(rxq, MLX5_RXQ_MOD_RST2RDY);
 514         if (ret)
 515                 goto error;
 516         if (!rxq_data->shared) {
 517                 rxq_data->wqes = (void *)(uintptr_t)rxq->devx_rq.wq.umem_buf;
 518                 rxq_data->rq_db = (uint32_t *)(uintptr_t)rxq->devx_rq.wq.db_rec;
 519         } else if (!rxq_ctrl->started) {
 520                 rxq_data->wqes = (void *)(uintptr_t)tmpl->devx_rmp.wq.umem_buf;
 521                 rxq_data->rq_db =
 522                                 (uint32_t *)(uintptr_t)tmpl->devx_rmp.wq.db_rec;
 523         }
 524         if (!rxq_ctrl->started) {
 525                 mlx5_rxq_initialize(rxq_data);
 526                 rxq_ctrl->wqn = rxq->devx_rq.rq->id;
 527         }
 528         priv->dev_data->rx_queue_state[rxq->idx] = RTE_ETH_QUEUE_STATE_STARTED;
 529         return 0;
 530 error:
 531         ret = rte_errno; /* Save rte_errno before cleanup. */
 532         mlx5_rxq_devx_obj_release(rxq);
 533         rte_errno = ret; /* Restore rte_errno. */
 534         return -rte_errno;
 535 }
 536
 537 /**
 538  * Prepare RQT attribute structure for DevX RQT API.
 539  *
 540  * @param dev
 541  *   Pointer to Ethernet device.
 542  * @param log_n
 543  *   Log of number of queues in the array.
 544  * @param queues
 545  *   List of RX queue indices or NULL, in which case
 546  *   the attribute will be filled by drop queue ID.
 547  * @param queues_n
 548  *   Size of @p queues array or 0 if it is NULL.
 549  * @param ind_tbl
 550  *   DevX indirection table object.
 551  *
 552  * @return
 553  *   The RQT attr object initialized, NULL otherwise and rte_errno is set.
 554  */
 555 static struct mlx5_devx_rqt_attr *
 556 mlx5_devx_ind_table_create_rqt_attr(struct rte_eth_dev *dev,
 557                                      const unsigned int log_n,
 558                                      const uint16_t *queues,
 559                                      const uint32_t queues_n)
 560 {
 561         struct mlx5_priv *priv = dev->data->dev_private;
 562         struct mlx5_devx_rqt_attr *rqt_attr = NULL;
 563         const unsigned int rqt_n = 1 << log_n;
 564         unsigned int i, j;
 565
 566         rqt_attr = mlx5_malloc(MLX5_MEM_ZERO, sizeof(*rqt_attr) +
 567                               rqt_n * sizeof(uint32_t), 0, SOCKET_ID_ANY);
 568         if (!rqt_attr) {
 569                 DRV_LOG(ERR, "Port %u cannot allocate RQT resources.",
 570                         dev->data->port_id);
 571                 rte_errno = ENOMEM;
 572                 return NULL;
 573         }
 574         rqt_attr->rqt_max_size = priv->config.ind_table_max_size;
 575         rqt_attr->rqt_actual_size = rqt_n;
 576         if (queues == NULL) {
 577                 for (i = 0; i < rqt_n; i++)
 578                         rqt_attr->rq_list[i] =
 579                                         priv->drop_queue.rxq->devx_rq.rq->id;
 580                 return rqt_attr;
 581         }
 582         for (i = 0; i != queues_n; ++i) {
 583                 struct mlx5_rxq_priv *rxq = mlx5_rxq_get(dev, queues[i]);
 584
 585                 MLX5_ASSERT(rxq != NULL);
 586                 if (rxq->ctrl->type == MLX5_RXQ_TYPE_HAIRPIN)
 587                         rqt_attr->rq_list[i] = rxq->ctrl->obj->rq->id;
 588                 else
 589                         rqt_attr->rq_list[i] = rxq->devx_rq.rq->id;
 590         }
 591         MLX5_ASSERT(i > 0);
 592         for (j = 0; i != rqt_n; ++j, ++i)
 593                 rqt_attr->rq_list[i] = rqt_attr->rq_list[j];
 594         return rqt_attr;
 595 }
 596
 597 /**
 598  * Create RQT using DevX API as a filed of indirection table.
 599  *
 600  * @param dev
 601  *   Pointer to Ethernet device.
 602  * @param log_n
 603  *   Log of number of queues in the array.
 604  * @param ind_tbl
 605  *   DevX indirection table object.
 606  *
 607  * @return
 608  *   0 on success, a negative errno value otherwise and rte_errno is set.
 609  */
 610 static int
 611 mlx5_devx_ind_table_new(struct rte_eth_dev *dev, const unsigned int log_n,
 612                         struct mlx5_ind_table_obj *ind_tbl)
 613 {
 614         struct mlx5_priv *priv = dev->data->dev_private;
 615         struct mlx5_devx_rqt_attr *rqt_attr = NULL;
 616         const uint16_t *queues = dev->data->dev_started ? ind_tbl->queues :
 617                                                           NULL;
 618
 619         MLX5_ASSERT(ind_tbl);
 620         rqt_attr = mlx5_devx_ind_table_create_rqt_attr(dev, log_n, queues,
 621                                                        ind_tbl->queues_n);
 622         if (!rqt_attr)
 623                 return -rte_errno;
 624         ind_tbl->rqt = mlx5_devx_cmd_create_rqt(priv->sh->cdev->ctx, rqt_attr);
 625         mlx5_free(rqt_attr);
 626         if (!ind_tbl->rqt) {
 627                 DRV_LOG(ERR, "Port %u cannot create DevX RQT.",
 628                         dev->data->port_id);
 629                 rte_errno = errno;
 630                 return -rte_errno;
 631         }
 632         return 0;
 633 }
 634
 635 /**
 636  * Modify RQT using DevX API as a filed of indirection table.
 637  *
 638  * @param dev
 639  *   Pointer to Ethernet device.
 640  * @param log_n
 641  *   Log of number of queues in the array.
 642  * @param ind_tbl
 643  *   DevX indirection table object.
 644  *
 645  * @return
 646  *   0 on success, a negative errno value otherwise and rte_errno is set.
 647  */
 648 static int
 649 mlx5_devx_ind_table_modify(struct rte_eth_dev *dev, const unsigned int log_n,
 650                            const uint16_t *queues, const uint32_t queues_n,
 651                            struct mlx5_ind_table_obj *ind_tbl)
 652 {
 653         int ret = 0;
 654         struct mlx5_devx_rqt_attr *rqt_attr = NULL;
 655
 656         MLX5_ASSERT(ind_tbl);
 657         rqt_attr = mlx5_devx_ind_table_create_rqt_attr(dev, log_n,
 658                                                         queues,
 659                                                         queues_n);
 660         if (!rqt_attr)
 661                 return -rte_errno;
 662         ret = mlx5_devx_cmd_modify_rqt(ind_tbl->rqt, rqt_attr);
 663         mlx5_free(rqt_attr);
 664         if (ret)
 665                 DRV_LOG(ERR, "Port %u cannot modify DevX RQT.",
 666                         dev->data->port_id);
 667         return ret;
 668 }
 669
 670 /**
 671  * Destroy the DevX RQT object.
 672  *
 673  * @param ind_table
 674  *   Indirection table to release.
 675  */
 676 static void
 677 mlx5_devx_ind_table_destroy(struct mlx5_ind_table_obj *ind_tbl)
 678 {
 679         claim_zero(mlx5_devx_cmd_destroy(ind_tbl->rqt));
 680 }
 681
 682 /**
 683  * Set TIR attribute struct with relevant input values.
 684  *
 685  * @param[in] dev
 686  *   Pointer to Ethernet device.
 687  * @param[in] rss_key
 688  *   RSS key for the Rx hash queue.
 689  * @param[in] hash_fields
 690  *   Verbs protocol hash field to make the RSS on.
 691  * @param[in] ind_tbl
 692  *   Indirection table for TIR. If table queues array is NULL,
 693  *   a TIR for drop queue is assumed.
 694  * @param[in] tunnel
 695  *   Tunnel type.
 696  * @param[out] tir_attr
 697  *   Parameters structure for TIR creation/modification.
 698  *
 699  * @return
 700  *   The Verbs/DevX object initialised index, 0 otherwise and rte_errno is set.
 701  */
 702 static void
 703 mlx5_devx_tir_attr_set(struct rte_eth_dev *dev, const uint8_t *rss_key,
 704                        uint64_t hash_fields,
 705                        const struct mlx5_ind_table_obj *ind_tbl,
 706                        int tunnel, struct mlx5_devx_tir_attr *tir_attr)
 707 {
 708         struct mlx5_priv *priv = dev->data->dev_private;
 709         enum mlx5_rxq_type rxq_obj_type;
 710         bool lro = true;
 711         uint32_t i;
 712
 713         /* NULL queues designate drop queue. */
 714         if (ind_tbl->queues != NULL) {
 715                 struct mlx5_rxq_ctrl *rxq_ctrl =
 716                                 mlx5_rxq_ctrl_get(dev, ind_tbl->queues[0]);
 717                 rxq_obj_type = rxq_ctrl != NULL ? rxq_ctrl->type :
 718                                                   MLX5_RXQ_TYPE_STANDARD;
 719
 720                 /* Enable TIR LRO only if all the queues were configured for. */
 721                 for (i = 0; i < ind_tbl->queues_n; ++i) {
 722                         struct mlx5_rxq_data *rxq_i =
 723                                 mlx5_rxq_data_get(dev, ind_tbl->queues[i]);
 724
 725                         if (rxq_i != NULL && !rxq_i->lro) {
 726                                 lro = false;
 727                                 break;
 728                         }
 729                 }
 730         } else {
 731                 rxq_obj_type = priv->drop_queue.rxq->ctrl->type;
 732         }
 733         memset(tir_attr, 0, sizeof(*tir_attr));
 734         tir_attr->disp_type = MLX5_TIRC_DISP_TYPE_INDIRECT;
 735         tir_attr->rx_hash_fn = MLX5_RX_HASH_FN_TOEPLITZ;
 736         tir_attr->tunneled_offload_en = !!tunnel;
 737         /* If needed, translate hash_fields bitmap to PRM format. */
 738         if (hash_fields) {
 739                 struct mlx5_rx_hash_field_select *rx_hash_field_select =
 740 #ifdef HAVE_IBV_DEVICE_TUNNEL_SUPPORT
 741                         hash_fields & IBV_RX_HASH_INNER ?
 742                                 &tir_attr->rx_hash_field_selector_inner :
 743 #endif
 744                                 &tir_attr->rx_hash_field_selector_outer;
 745                 /* 1 bit: 0: IPv4, 1: IPv6. */
 746                 rx_hash_field_select->l3_prot_type =
 747                                         !!(hash_fields & MLX5_IPV6_IBV_RX_HASH);
 748                 /* 1 bit: 0: TCP, 1: UDP. */
 749                 rx_hash_field_select->l4_prot_type =
 750                                         !!(hash_fields & MLX5_UDP_IBV_RX_HASH);
 751                 /* Bitmask which sets which fields to use in RX Hash. */
 752                 rx_hash_field_select->selected_fields =
 753                         ((!!(hash_fields & MLX5_L3_SRC_IBV_RX_HASH)) <<
 754                          MLX5_RX_HASH_FIELD_SELECT_SELECTED_FIELDS_SRC_IP) |
 755                         (!!(hash_fields & MLX5_L3_DST_IBV_RX_HASH)) <<
 756                          MLX5_RX_HASH_FIELD_SELECT_SELECTED_FIELDS_DST_IP |
 757                         (!!(hash_fields & MLX5_L4_SRC_IBV_RX_HASH)) <<
 758                          MLX5_RX_HASH_FIELD_SELECT_SELECTED_FIELDS_L4_SPORT |
 759                         (!!(hash_fields & MLX5_L4_DST_IBV_RX_HASH)) <<
 760                          MLX5_RX_HASH_FIELD_SELECT_SELECTED_FIELDS_L4_DPORT;
 761         }
 762         if (rxq_obj_type == MLX5_RXQ_TYPE_HAIRPIN)
 763                 tir_attr->transport_domain = priv->sh->td->id;
 764         else
 765                 tir_attr->transport_domain = priv->sh->tdn;
 766         memcpy(tir_attr->rx_hash_toeplitz_key, rss_key, MLX5_RSS_HASH_KEY_LEN);
 767         tir_attr->indirect_table = ind_tbl->rqt->id;
 768         if (dev->data->dev_conf.lpbk_mode)
 769                 tir_attr->self_lb_block =
 770                                         MLX5_TIRC_SELF_LB_BLOCK_BLOCK_UNICAST;
 771         if (lro) {
 772                 tir_attr->lro_timeout_period_usecs = priv->config.lro.timeout;
 773                 tir_attr->lro_max_msg_sz = priv->max_lro_msg_size;
 774                 tir_attr->lro_enable_mask =
 775                                 MLX5_TIRC_LRO_ENABLE_MASK_IPV4_LRO |
 776                                 MLX5_TIRC_LRO_ENABLE_MASK_IPV6_LRO;
 777         }
 778 }
 779
 780 /**
 781  * Create an Rx Hash queue.
 782  *
 783  * @param dev
 784  *   Pointer to Ethernet device.
 785  * @param hrxq
 786  *   Pointer to Rx Hash queue.
 787  * @param tunnel
 788  *   Tunnel type.
 789  *
 790  * @return
 791  *   0 on success, a negative errno value otherwise and rte_errno is set.
 792  */
 793 static int
 794 mlx5_devx_hrxq_new(struct rte_eth_dev *dev, struct mlx5_hrxq *hrxq,
 795                    int tunnel __rte_unused)
 796 {
 797         struct mlx5_priv *priv = dev->data->dev_private;
 798         struct mlx5_devx_tir_attr tir_attr = {0};
 799         int err;
 800
 801         mlx5_devx_tir_attr_set(dev, hrxq->rss_key, hrxq->hash_fields,
 802                                hrxq->ind_table, tunnel, &tir_attr);
 803         hrxq->tir = mlx5_devx_cmd_create_tir(priv->sh->cdev->ctx, &tir_attr);
 804         if (!hrxq->tir) {
 805                 DRV_LOG(ERR, "Port %u cannot create DevX TIR.",
 806                         dev->data->port_id);
 807                 rte_errno = errno;
 808                 goto error;
 809         }
 810 #if defined(HAVE_IBV_FLOW_DV_SUPPORT) || !defined(HAVE_INFINIBAND_VERBS_H)
 811         if (mlx5_flow_os_create_flow_action_dest_devx_tir(hrxq->tir,
 812                                                           &hrxq->action)) {
 813                 rte_errno = errno;
 814                 goto error;
 815         }
 816 #endif
 817         return 0;
 818 error:
 819         err = rte_errno; /* Save rte_errno before cleanup. */
 820         if (hrxq->tir)
 821                 claim_zero(mlx5_devx_cmd_destroy(hrxq->tir));
 822         rte_errno = err; /* Restore rte_errno. */
 823         return -rte_errno;
 824 }
 825
 826 /**
 827  * Destroy a DevX TIR object.
 828  *
 829  * @param hrxq
 830  *   Hash Rx queue to release its tir.
 831  */
 832 static void
 833 mlx5_devx_tir_destroy(struct mlx5_hrxq *hrxq)
 834 {
 835         claim_zero(mlx5_devx_cmd_destroy(hrxq->tir));
 836 }
 837
 838 /**
 839  * Modify an Rx Hash queue configuration.
 840  *
 841  * @param dev
 842  *   Pointer to Ethernet device.
 843  * @param hrxq
 844  *   Hash Rx queue to modify.
 845  * @param rss_key
 846  *   RSS key for the Rx hash queue.
 847  * @param hash_fields
 848  *   Verbs protocol hash field to make the RSS on.
 849  * @param[in] ind_tbl
 850  *   Indirection table for TIR.
 851  *
 852  * @return
 853  *   0 on success, a negative errno value otherwise and rte_errno is set.
 854  */
 855 static int
 856 mlx5_devx_hrxq_modify(struct rte_eth_dev *dev, struct mlx5_hrxq *hrxq,
 857                        const uint8_t *rss_key,
 858                        uint64_t hash_fields,
 859                        const struct mlx5_ind_table_obj *ind_tbl)
 860 {
 861         struct mlx5_devx_modify_tir_attr modify_tir = {0};
 862
 863         /*
 864          * untested for modification fields:
 865          * - rx_hash_symmetric not set in hrxq_new(),
 866          * - rx_hash_fn set hard-coded in hrxq_new(),
 867          * - lro_xxx not set after rxq setup
 868          */
 869         if (ind_tbl != hrxq->ind_table)
 870                 modify_tir.modify_bitmask |=
 871                         MLX5_MODIFY_TIR_IN_MODIFY_BITMASK_INDIRECT_TABLE;
 872         if (hash_fields != hrxq->hash_fields ||
 873                         memcmp(hrxq->rss_key, rss_key, MLX5_RSS_HASH_KEY_LEN))
 874                 modify_tir.modify_bitmask |=
 875                         MLX5_MODIFY_TIR_IN_MODIFY_BITMASK_HASH;
 876         mlx5_devx_tir_attr_set(dev, rss_key, hash_fields, ind_tbl,
 877                                0, /* N/A - tunnel modification unsupported */
 878                                &modify_tir.tir);
 879         modify_tir.tirn = hrxq->tir->id;
 880         if (mlx5_devx_cmd_modify_tir(hrxq->tir, &modify_tir)) {
 881                 DRV_LOG(ERR, "port %u cannot modify DevX TIR",
 882                         dev->data->port_id);
 883                 rte_errno = errno;
 884                 return -rte_errno;
 885         }
 886         return 0;
 887 }
 888
 889 /**
 890  * Create a DevX drop Rx queue.
 891  *
 892  * @param dev
 893  *   Pointer to Ethernet device.
 894  *
 895  * @return
 896  *   0 on success, a negative errno value otherwise and rte_errno is set.
 897  */
 898 static int
 899 mlx5_rxq_devx_obj_drop_create(struct rte_eth_dev *dev)
 900 {
 901         struct mlx5_priv *priv = dev->data->dev_private;
 902         int socket_id = dev->device->numa_node;
 903         struct mlx5_rxq_priv *rxq;
 904         struct mlx5_rxq_ctrl *rxq_ctrl = NULL;
 905         struct mlx5_rxq_obj *rxq_obj = NULL;
 906         int ret;
 907
 908         /*
 909          * Initialize dummy control structures.
 910          * They are required to hold pointers for cleanup
 911          * and are only accessible via drop queue DevX objects.
 912          */
 913         rxq = mlx5_malloc(MLX5_MEM_ZERO, sizeof(*rxq), 0, socket_id);
 914         if (rxq == NULL) {
 915                 DRV_LOG(ERR, "Port %u could not allocate drop queue private",
 916                         dev->data->port_id);
 917                 rte_errno = ENOMEM;
 918                 goto error;
 919         }
 920         rxq_ctrl = mlx5_malloc(MLX5_MEM_ZERO, sizeof(*rxq_ctrl),
 921                                0, socket_id);
 922         if (rxq_ctrl == NULL) {
 923                 DRV_LOG(ERR, "Port %u could not allocate drop queue control",
 924                         dev->data->port_id);
 925                 rte_errno = ENOMEM;
 926                 goto error;
 927         }
 928         rxq_obj = mlx5_malloc(MLX5_MEM_ZERO, sizeof(*rxq_obj), 0, socket_id);
 929         if (rxq_obj == NULL) {
 930                 DRV_LOG(ERR, "Port %u could not allocate drop queue object",
 931                         dev->data->port_id);
 932                 rte_errno = ENOMEM;
 933                 goto error;
 934         }
 935         rxq_obj->rxq_ctrl = rxq_ctrl;
 936         rxq_ctrl->type = MLX5_RXQ_TYPE_STANDARD;
 937         rxq_ctrl->sh = priv->sh;
 938         rxq_ctrl->obj = rxq_obj;
 939         rxq->ctrl = rxq_ctrl;
 940         rxq->priv = priv;
 941         LIST_INSERT_HEAD(&rxq_ctrl->owners, rxq, owner_entry);
 942         /* Create CQ using DevX API. */
 943         ret = mlx5_rxq_create_devx_cq_resources(rxq);
 944         if (ret != 0) {
 945                 DRV_LOG(ERR, "Port %u drop queue CQ creation failed.",
 946                         dev->data->port_id);
 947                 goto error;
 948         }
 949         rxq_ctrl->rxq.delay_drop = 0;
 950         /* Create RQ using DevX API. */
 951         ret = mlx5_rxq_create_devx_rq_resources(rxq);
 952         if (ret != 0) {
 953                 DRV_LOG(ERR, "Port %u drop queue RQ creation failed.",
 954                         dev->data->port_id);
 955                 rte_errno = ENOMEM;
 956                 goto error;
 957         }
 958         /* Change queue state to ready. */
 959         ret = mlx5_devx_modify_rq(rxq, MLX5_RXQ_MOD_RST2RDY);
 960         if (ret != 0)
 961                 goto error;
 962         /* Initialize drop queue. */
 963         priv->drop_queue.rxq = rxq;
 964         return 0;
 965 error:
 966         ret = rte_errno; /* Save rte_errno before cleanup. */
 967         if (rxq != NULL && rxq->devx_rq.rq != NULL)
 968                 mlx5_devx_rq_destroy(&rxq->devx_rq);
 969         if (rxq_obj != NULL) {
 970                 if (rxq_obj->cq_obj.cq != NULL)
 971                         mlx5_devx_cq_destroy(&rxq_obj->cq_obj);
 972                 if (rxq_obj->devx_channel)
 973                         mlx5_os_devx_destroy_event_channel
 974                                                         (rxq_obj->devx_channel);
 975                 mlx5_free(rxq_obj);
 976         }
 977         if (rxq_ctrl != NULL)
 978                 mlx5_free(rxq_ctrl);
 979         if (rxq != NULL)
 980                 mlx5_free(rxq);
 981         rte_errno = ret; /* Restore rte_errno. */
 982         return -rte_errno;
 983 }
 984
 985 /**
 986  * Release drop Rx queue resources.
 987  *
 988  * @param dev
 989  *   Pointer to Ethernet device.
 990  */
 991 static void
 992 mlx5_rxq_devx_obj_drop_release(struct rte_eth_dev *dev)
 993 {
 994         struct mlx5_priv *priv = dev->data->dev_private;
 995         struct mlx5_rxq_priv *rxq = priv->drop_queue.rxq;
 996         struct mlx5_rxq_ctrl *rxq_ctrl = rxq->ctrl;
 997
 998         mlx5_rxq_devx_obj_release(rxq);
 999         mlx5_free(rxq_ctrl->obj);
1000         mlx5_free(rxq_ctrl);
1001         mlx5_free(rxq);
1002         priv->drop_queue.rxq = NULL;
1003 }
1004
1005 /**
1006  * Release a drop hash Rx queue.
1007  *
1008  * @param dev
1009  *   Pointer to Ethernet device.
1010  */
1011 static void
1012 mlx5_devx_drop_action_destroy(struct rte_eth_dev *dev)
1013 {
1014         struct mlx5_priv *priv = dev->data->dev_private;
1015         struct mlx5_hrxq *hrxq = priv->drop_queue.hrxq;
1016
1017         if (hrxq->tir != NULL)
1018                 mlx5_devx_tir_destroy(hrxq);
1019         if (hrxq->ind_table->ind_table != NULL)
1020                 mlx5_devx_ind_table_destroy(hrxq->ind_table);
1021         if (priv->drop_queue.rxq->devx_rq.rq != NULL)
1022                 mlx5_rxq_devx_obj_drop_release(dev);
1023 }
1024
1025 /**
1026  * Create a DevX drop action for Rx Hash queue.
1027  *
1028  * @param dev
1029  *   Pointer to Ethernet device.
1030  *
1031  * @return
1032  *   0 on success, a negative errno value otherwise and rte_errno is set.
1033  */
1034 static int
1035 mlx5_devx_drop_action_create(struct rte_eth_dev *dev)
1036 {
1037         struct mlx5_priv *priv = dev->data->dev_private;
1038         struct mlx5_hrxq *hrxq = priv->drop_queue.hrxq;
1039         int ret;
1040
1041         ret = mlx5_rxq_devx_obj_drop_create(dev);
1042         if (ret != 0) {
1043                 DRV_LOG(ERR, "Cannot create drop RX queue");
1044                 return ret;
1045         }
1046         /* hrxq->ind_table queues are NULL, drop RX queue ID will be used */
1047         ret = mlx5_devx_ind_table_new(dev, 0, hrxq->ind_table);
1048         if (ret != 0) {
1049                 DRV_LOG(ERR, "Cannot create drop hash RX queue indirection table");
1050                 goto error;
1051         }
1052         ret = mlx5_devx_hrxq_new(dev, hrxq, /* tunnel */ false);
1053         if (ret != 0) {
1054                 DRV_LOG(ERR, "Cannot create drop hash RX queue");
1055                 goto error;
1056         }
1057         return 0;
1058 error:
1059         mlx5_devx_drop_action_destroy(dev);
1060         return ret;
1061 }
1062
1063 /**
1064  * Select TXQ TIS number.
1065  *
1066  * @param dev
1067  *   Pointer to Ethernet device.
1068  * @param queue_idx
1069  *   Queue index in DPDK Tx queue array.
1070  *
1071  * @return
1072  *   > 0 on success, a negative errno value otherwise.
1073  */
1074 static uint32_t
1075 mlx5_get_txq_tis_num(struct rte_eth_dev *dev, uint16_t queue_idx)
1076 {
1077         struct mlx5_priv *priv = dev->data->dev_private;
1078         int tis_idx;
1079
1080         if (priv->sh->bond.n_port && priv->sh->lag.affinity_mode ==
1081                         MLX5_LAG_MODE_TIS) {
1082                 tis_idx = (priv->lag_affinity_idx + queue_idx) %
1083                         priv->sh->bond.n_port;
1084                 DRV_LOG(INFO, "port %d txq %d gets affinity %d and maps to PF %d.",
1085                         dev->data->port_id, queue_idx, tis_idx + 1,
1086                         priv->sh->lag.tx_remap_affinity[tis_idx]);
1087         } else {
1088                 tis_idx = 0;
1089         }
1090         MLX5_ASSERT(priv->sh->tis[tis_idx]);
1091         return priv->sh->tis[tis_idx]->id;
1092 }
1093
1094 /**
1095  * Create the Tx hairpin queue object.
1096  *
1097  * @param dev
1098  *   Pointer to Ethernet device.
1099  * @param idx
1100  *   Queue index in DPDK Tx queue array.
1101  *
1102  * @return
1103  *   0 on success, a negative errno value otherwise and rte_errno is set.
1104  */
1105 static int
1106 mlx5_txq_obj_hairpin_new(struct rte_eth_dev *dev, uint16_t idx)
1107 {
1108         struct mlx5_priv *priv = dev->data->dev_private;
1109         struct mlx5_txq_data *txq_data = (*priv->txqs)[idx];
1110         struct mlx5_txq_ctrl *txq_ctrl =
1111                 container_of(txq_data, struct mlx5_txq_ctrl, txq);
1112         struct mlx5_devx_create_sq_attr attr = { 0 };
1113         struct mlx5_txq_obj *tmpl = txq_ctrl->obj;
1114         uint32_t max_wq_data;
1115
1116         MLX5_ASSERT(txq_data);
1117         MLX5_ASSERT(tmpl);
1118         tmpl->txq_ctrl = txq_ctrl;
1119         attr.hairpin = 1;
1120         attr.tis_lst_sz = 1;
1121         max_wq_data =
1122                 priv->sh->cdev->config.hca_attr.log_max_hairpin_wq_data_sz;
1123         /* Jumbo frames > 9KB should be supported, and more packets. */
1124         if (priv->config.log_hp_size != (uint32_t)MLX5_ARG_UNSET) {
1125                 if (priv->config.log_hp_size > max_wq_data) {
1126                         DRV_LOG(ERR, "Total data size %u power of 2 is "
1127                                 "too large for hairpin.",
1128                                 priv->config.log_hp_size);
1129                         rte_errno = ERANGE;
1130                         return -rte_errno;
1131                 }
1132                 attr.wq_attr.log_hairpin_data_sz = priv->config.log_hp_size;
1133         } else {
1134                 attr.wq_attr.log_hairpin_data_sz =
1135                                 (max_wq_data < MLX5_HAIRPIN_JUMBO_LOG_SIZE) ?
1136                                  max_wq_data : MLX5_HAIRPIN_JUMBO_LOG_SIZE;
1137         }
1138         /* Set the packets number to the maximum value for performance. */
1139         attr.wq_attr.log_hairpin_num_packets =
1140                         attr.wq_attr.log_hairpin_data_sz -
1141                         MLX5_HAIRPIN_QUEUE_STRIDE;
1142
1143         attr.tis_num = mlx5_get_txq_tis_num(dev, idx);
1144         tmpl->sq = mlx5_devx_cmd_create_sq(priv->sh->cdev->ctx, &attr);
1145         if (!tmpl->sq) {
1146                 DRV_LOG(ERR,
1147                         "Port %u tx hairpin queue %u can't create SQ object.",
1148                         dev->data->port_id, idx);
1149                 rte_errno = errno;
1150                 return -rte_errno;
1151         }
1152         return 0;
1153 }
1154
1155 #if defined(HAVE_MLX5DV_DEVX_UAR_OFFSET) || !defined(HAVE_INFINIBAND_VERBS_H)
1156 /**
1157  * Destroy the Tx queue DevX object.
1158  *
1159  * @param txq_obj
1160  *   Txq object to destroy.
1161  */
1162 static void
1163 mlx5_txq_release_devx_resources(struct mlx5_txq_obj *txq_obj)
1164 {
1165         mlx5_devx_sq_destroy(&txq_obj->sq_obj);
1166         memset(&txq_obj->sq_obj, 0, sizeof(txq_obj->sq_obj));
1167         mlx5_devx_cq_destroy(&txq_obj->cq_obj);
1168         memset(&txq_obj->cq_obj, 0, sizeof(txq_obj->cq_obj));
1169 }
1170
1171 /**
1172  * Create a SQ object and its resources using DevX.
1173  *
1174  * @param dev
1175  *   Pointer to Ethernet device.
1176  * @param idx
1177  *   Queue index in DPDK Tx queue array.
1178  * @param[in] log_desc_n
1179  *   Log of number of descriptors in queue.
1180  *
1181  * @return
1182  *   0 on success, a negative errno value otherwise and rte_errno is set.
1183  */
1184 static int
1185 mlx5_txq_create_devx_sq_resources(struct rte_eth_dev *dev, uint16_t idx,
1186                                   uint16_t log_desc_n)
1187 {
1188         struct mlx5_priv *priv = dev->data->dev_private;
1189         struct mlx5_common_device *cdev = priv->sh->cdev;
1190         struct mlx5_uar *uar = &priv->sh->tx_uar;
1191         struct mlx5_txq_data *txq_data = (*priv->txqs)[idx];
1192         struct mlx5_txq_ctrl *txq_ctrl =
1193                         container_of(txq_data, struct mlx5_txq_ctrl, txq);
1194         struct mlx5_txq_obj *txq_obj = txq_ctrl->obj;
1195         struct mlx5_devx_create_sq_attr sq_attr = {
1196                 .flush_in_error_en = 1,
1197                 .allow_multi_pkt_send_wqe = !!priv->config.mps,
1198                 .min_wqe_inline_mode = cdev->config.hca_attr.vport_inline_mode,
1199                 .allow_swp = !!priv->config.swp,
1200                 .cqn = txq_obj->cq_obj.cq->id,
1201                 .tis_lst_sz = 1,
1202                 .wq_attr = (struct mlx5_devx_wq_attr){
1203                         .pd = cdev->pdn,
1204                         .uar_page = mlx5_os_get_devx_uar_page_id(uar->obj),
1205                 },
1206                 .ts_format =
1207                         mlx5_ts_format_conv(cdev->config.hca_attr.sq_ts_format),
1208                 .tis_num = mlx5_get_txq_tis_num(dev, idx),
1209         };
1210
1211         /* Create Send Queue object with DevX. */
1212         return mlx5_devx_sq_create(cdev->ctx, &txq_obj->sq_obj,
1213                                    log_desc_n, &sq_attr, priv->sh->numa_node);
1214 }
1215 #endif
1216
1217 /**
1218  * Create the Tx queue DevX object.
1219  *
1220  * @param dev
1221  *   Pointer to Ethernet device.
1222  * @param idx
1223  *   Queue index in DPDK Tx queue array.
1224  *
1225  * @return
1226  *   0 on success, a negative errno value otherwise and rte_errno is set.
1227  */
1228 int
1229 mlx5_txq_devx_obj_new(struct rte_eth_dev *dev, uint16_t idx)
1230 {
1231         struct mlx5_priv *priv = dev->data->dev_private;
1232         struct mlx5_txq_data *txq_data = (*priv->txqs)[idx];
1233         struct mlx5_txq_ctrl *txq_ctrl =
1234                         container_of(txq_data, struct mlx5_txq_ctrl, txq);
1235
1236         if (txq_ctrl->type == MLX5_TXQ_TYPE_HAIRPIN)
1237                 return mlx5_txq_obj_hairpin_new(dev, idx);
1238 #if !defined(HAVE_MLX5DV_DEVX_UAR_OFFSET) && defined(HAVE_INFINIBAND_VERBS_H)
1239         DRV_LOG(ERR, "Port %u Tx queue %u cannot create with DevX, no UAR.",
1240                      dev->data->port_id, idx);
1241         rte_errno = ENOMEM;
1242         return -rte_errno;
1243 #else
1244         struct mlx5_proc_priv *ppriv = MLX5_PROC_PRIV(PORT_ID(priv));
1245         struct mlx5_dev_ctx_shared *sh = priv->sh;
1246         struct mlx5_txq_obj *txq_obj = txq_ctrl->obj;
1247         struct mlx5_devx_cq_attr cq_attr = {
1248                 .uar_page_id = mlx5_os_get_devx_uar_page_id(sh->tx_uar.obj),
1249         };
1250         uint32_t cqe_n, log_desc_n;
1251         uint32_t wqe_n, wqe_size;
1252         int ret = 0;
1253
1254         MLX5_ASSERT(txq_data);
1255         MLX5_ASSERT(txq_obj);
1256         MLX5_ASSERT(rte_eal_process_type() == RTE_PROC_PRIMARY);
1257         MLX5_ASSERT(ppriv);
1258         txq_obj->txq_ctrl = txq_ctrl;
1259         txq_obj->dev = dev;
1260         cqe_n = (1UL << txq_data->elts_n) / MLX5_TX_COMP_THRESH +
1261                 1 + MLX5_TX_COMP_THRESH_INLINE_DIV;
1262         log_desc_n = log2above(cqe_n);
1263         cqe_n = 1UL << log_desc_n;
1264         if (cqe_n > UINT16_MAX) {
1265                 DRV_LOG(ERR, "Port %u Tx queue %u requests to many CQEs %u.",
1266                         dev->data->port_id, txq_data->idx, cqe_n);
1267                 rte_errno = EINVAL;
1268                 return 0;
1269         }
1270         /* Create completion queue object with DevX. */
1271         ret = mlx5_devx_cq_create(sh->cdev->ctx, &txq_obj->cq_obj, log_desc_n,
1272                                   &cq_attr, priv->sh->numa_node);
1273         if (ret) {
1274                 DRV_LOG(ERR, "Port %u Tx queue %u CQ creation failure.",
1275                         dev->data->port_id, idx);
1276                 goto error;
1277         }
1278         txq_data->cqe_n = log_desc_n;
1279         txq_data->cqe_s = cqe_n;
1280         txq_data->cqe_m = txq_data->cqe_s - 1;
1281         txq_data->cqes = txq_obj->cq_obj.cqes;
1282         txq_data->cq_ci = 0;
1283         txq_data->cq_pi = 0;
1284         txq_data->cq_db = txq_obj->cq_obj.db_rec;
1285         *txq_data->cq_db = 0;
1286         /*
1287          * Adjust the amount of WQEs depending on inline settings.
1288          * The number of descriptors should be enough to handle
1289          * the specified number of packets. If queue is being created
1290          * with Verbs the rdma-core does queue size adjustment
1291          * internally in the mlx5_calc_sq_size(), we do the same
1292          * for the queue being created with DevX at this point.
1293          */
1294         wqe_size = txq_data->tso_en ?
1295                    RTE_ALIGN(txq_ctrl->max_tso_header, MLX5_WSEG_SIZE) : 0;
1296         wqe_size += sizeof(struct mlx5_wqe_cseg) +
1297                     sizeof(struct mlx5_wqe_eseg) +
1298                     sizeof(struct mlx5_wqe_dseg);
1299         if (txq_data->inlen_send)
1300                 wqe_size = RTE_MAX(wqe_size, sizeof(struct mlx5_wqe_cseg) +
1301                                              sizeof(struct mlx5_wqe_eseg) +
1302                                              RTE_ALIGN(txq_data->inlen_send +
1303                                                        sizeof(uint32_t),
1304                                                        MLX5_WSEG_SIZE));
1305         wqe_size = RTE_ALIGN(wqe_size, MLX5_WQE_SIZE) / MLX5_WQE_SIZE;
1306         /* Create Send Queue object with DevX. */
1307         wqe_n = RTE_MIN((1UL << txq_data->elts_n) * wqe_size,
1308                         (uint32_t)priv->sh->device_attr.max_qp_wr);
1309         log_desc_n = log2above(wqe_n);
1310         ret = mlx5_txq_create_devx_sq_resources(dev, idx, log_desc_n);
1311         if (ret) {
1312                 DRV_LOG(ERR, "Port %u Tx queue %u SQ creation failure.",
1313                         dev->data->port_id, idx);
1314                 rte_errno = errno;
1315                 goto error;
1316         }
1317         /* Create the Work Queue. */
1318         txq_data->wqe_n = log_desc_n;
1319         txq_data->wqe_s = 1 << txq_data->wqe_n;
1320         txq_data->wqe_m = txq_data->wqe_s - 1;
1321         txq_data->wqes = (struct mlx5_wqe *)(uintptr_t)txq_obj->sq_obj.wqes;
1322         txq_data->wqes_end = txq_data->wqes + txq_data->wqe_s;
1323         txq_data->wqe_ci = 0;
1324         txq_data->wqe_pi = 0;
1325         txq_data->wqe_comp = 0;
1326         txq_data->wqe_thres = txq_data->wqe_s / MLX5_TX_COMP_THRESH_INLINE_DIV;
1327         txq_data->qp_db = &txq_obj->sq_obj.db_rec[MLX5_SND_DBR];
1328         *txq_data->qp_db = 0;
1329         txq_data->qp_num_8s = txq_obj->sq_obj.sq->id << 8;
1330         txq_data->db_heu = sh->cdev->config.dbnc == MLX5_TXDB_HEURISTIC;
1331         txq_data->db_nc = sh->tx_uar.dbnc;
1332         /* Change Send Queue state to Ready-to-Send. */
1333         ret = mlx5_txq_devx_modify(txq_obj, MLX5_TXQ_MOD_RST2RDY, 0);
1334         if (ret) {
1335                 rte_errno = errno;
1336                 DRV_LOG(ERR,
1337                         "Port %u Tx queue %u SQ state to SQC_STATE_RDY failed.",
1338                         dev->data->port_id, idx);
1339                 goto error;
1340         }
1341 #ifdef HAVE_IBV_FLOW_DV_SUPPORT
1342         /*
1343          * If using DevX need to query and store TIS transport domain value.
1344          * This is done once per port.
1345          * Will use this value on Rx, when creating matching TIR.
1346          */
1347         if (!priv->sh->tdn)
1348                 priv->sh->tdn = priv->sh->td->id;
1349 #endif
1350         txq_ctrl->uar_mmap_offset =
1351                         mlx5_os_get_devx_uar_mmap_offset(sh->tx_uar.obj);
1352         ppriv->uar_table[txq_data->idx] = sh->tx_uar.bf_db;
1353         dev->data->tx_queue_state[idx] = RTE_ETH_QUEUE_STATE_STARTED;
1354         return 0;
1355 error:
1356         ret = rte_errno; /* Save rte_errno before cleanup. */
1357         mlx5_txq_release_devx_resources(txq_obj);
1358         rte_errno = ret; /* Restore rte_errno. */
1359         return -rte_errno;
1360 #endif
1361 }
1362
1363 /**
1364  * Release an Tx DevX queue object.
1365  *
1366  * @param txq_obj
1367  *   DevX Tx queue object.
1368  */
1369 void
1370 mlx5_txq_devx_obj_release(struct mlx5_txq_obj *txq_obj)
1371 {
1372         MLX5_ASSERT(txq_obj);
1373         if (txq_obj->txq_ctrl->type == MLX5_TXQ_TYPE_HAIRPIN) {
1374                 if (txq_obj->tis)
1375                         claim_zero(mlx5_devx_cmd_destroy(txq_obj->tis));
1376 #if defined(HAVE_MLX5DV_DEVX_UAR_OFFSET) || !defined(HAVE_INFINIBAND_VERBS_H)
1377         } else {
1378                 mlx5_txq_release_devx_resources(txq_obj);
1379 #endif
1380         }
1381 }
1382
1383 struct mlx5_obj_ops devx_obj_ops = {
1384         .rxq_obj_modify_vlan_strip = mlx5_rxq_obj_modify_rq_vlan_strip,
1385         .rxq_obj_new = mlx5_rxq_devx_obj_new,
1386         .rxq_event_get = mlx5_rx_devx_get_event,
1387         .rxq_obj_modify = mlx5_devx_modify_rq,
1388         .rxq_obj_release = mlx5_rxq_devx_obj_release,
1389         .ind_table_new = mlx5_devx_ind_table_new,
1390         .ind_table_modify = mlx5_devx_ind_table_modify,
1391         .ind_table_destroy = mlx5_devx_ind_table_destroy,
1392         .hrxq_new = mlx5_devx_hrxq_new,
1393         .hrxq_destroy = mlx5_devx_tir_destroy,
1394         .hrxq_modify = mlx5_devx_hrxq_modify,
1395         .drop_action_create = mlx5_devx_drop_action_create,
1396         .drop_action_destroy = mlx5_devx_drop_action_destroy,
1397         .txq_obj_new = mlx5_txq_devx_obj_new,
1398         .txq_obj_modify = mlx5_txq_devx_modify,
1399         .txq_obj_release = mlx5_txq_devx_obj_release,
1400         .lb_dummy_queue_create = NULL,
1401         .lb_dummy_queue_release = NULL,
1402 };