drivers/net/mlx5/mlx5_flow.h

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  * Copyright 2018 Mellanox Technologies, Ltd
   3  */
   4
   5 #ifndef RTE_PMD_MLX5_FLOW_H_
   6 #define RTE_PMD_MLX5_FLOW_H_
   7
   8 #include <netinet/in.h>
   9 #include <sys/queue.h>
  10 #include <stdalign.h>
  11 #include <stdint.h>
  12 #include <string.h>
  13
  14 /* Verbs header. */
  15 /* ISO C doesn't support unnamed structs/unions, disabling -pedantic. */
  16 #ifdef PEDANTIC
  17 #pragma GCC diagnostic ignored "-Wpedantic"
  18 #endif
  19 #include <infiniband/verbs.h>
  20 #ifdef PEDANTIC
  21 #pragma GCC diagnostic error "-Wpedantic"
  22 #endif
  23
  24 #include "mlx5.h"
  25 #include "mlx5_prm.h"
  26
  27 /* Pattern outer Layer bits. */
  28 #define MLX5_FLOW_LAYER_OUTER_L2 (1u << 0)
  29 #define MLX5_FLOW_LAYER_OUTER_L3_IPV4 (1u << 1)
  30 #define MLX5_FLOW_LAYER_OUTER_L3_IPV6 (1u << 2)
  31 #define MLX5_FLOW_LAYER_OUTER_L4_UDP (1u << 3)
  32 #define MLX5_FLOW_LAYER_OUTER_L4_TCP (1u << 4)
  33 #define MLX5_FLOW_LAYER_OUTER_VLAN (1u << 5)
  34
  35 /* Pattern inner Layer bits. */
  36 #define MLX5_FLOW_LAYER_INNER_L2 (1u << 6)
  37 #define MLX5_FLOW_LAYER_INNER_L3_IPV4 (1u << 7)
  38 #define MLX5_FLOW_LAYER_INNER_L3_IPV6 (1u << 8)
  39 #define MLX5_FLOW_LAYER_INNER_L4_UDP (1u << 9)
  40 #define MLX5_FLOW_LAYER_INNER_L4_TCP (1u << 10)
  41 #define MLX5_FLOW_LAYER_INNER_VLAN (1u << 11)
  42
  43 /* Pattern tunnel Layer bits. */
  44 #define MLX5_FLOW_LAYER_VXLAN (1u << 12)
  45 #define MLX5_FLOW_LAYER_VXLAN_GPE (1u << 13)
  46 #define MLX5_FLOW_LAYER_GRE (1u << 14)
  47 #define MLX5_FLOW_LAYER_MPLS (1u << 15)
  48
  49 /* General pattern items bits. */
  50 #define MLX5_FLOW_ITEM_METADATA (1u << 16)
  51 #define MLX5_FLOW_ITEM_PORT_ID (1u << 17)
  52
  53 /* Outer Masks. */
  54 #define MLX5_FLOW_LAYER_OUTER_L3 \
  55         (MLX5_FLOW_LAYER_OUTER_L3_IPV4 | MLX5_FLOW_LAYER_OUTER_L3_IPV6)
  56 #define MLX5_FLOW_LAYER_OUTER_L4 \
  57         (MLX5_FLOW_LAYER_OUTER_L4_UDP | MLX5_FLOW_LAYER_OUTER_L4_TCP)
  58 #define MLX5_FLOW_LAYER_OUTER \
  59         (MLX5_FLOW_LAYER_OUTER_L2 | MLX5_FLOW_LAYER_OUTER_L3 | \
  60          MLX5_FLOW_LAYER_OUTER_L4)
  61
  62 /* Tunnel Masks. */
  63 #define MLX5_FLOW_LAYER_TUNNEL \
  64         (MLX5_FLOW_LAYER_VXLAN | MLX5_FLOW_LAYER_VXLAN_GPE | \
  65          MLX5_FLOW_LAYER_GRE | MLX5_FLOW_LAYER_MPLS)
  66
  67 /* Inner Masks. */
  68 #define MLX5_FLOW_LAYER_INNER_L3 \
  69         (MLX5_FLOW_LAYER_INNER_L3_IPV4 | MLX5_FLOW_LAYER_INNER_L3_IPV6)
  70 #define MLX5_FLOW_LAYER_INNER_L4 \
  71         (MLX5_FLOW_LAYER_INNER_L4_UDP | MLX5_FLOW_LAYER_INNER_L4_TCP)
  72 #define MLX5_FLOW_LAYER_INNER \
  73         (MLX5_FLOW_LAYER_INNER_L2 | MLX5_FLOW_LAYER_INNER_L3 | \
  74          MLX5_FLOW_LAYER_INNER_L4)
  75
  76 /* Layer Masks. */
  77 #define MLX5_FLOW_LAYER_L2 \
  78         (MLX5_FLOW_LAYER_OUTER_L2 | MLX5_FLOW_LAYER_INNER_L2)
  79 #define MLX5_FLOW_LAYER_L3_IPV4 \
  80         (MLX5_FLOW_LAYER_OUTER_L3_IPV4 | MLX5_FLOW_LAYER_INNER_L3_IPV4)
  81 #define MLX5_FLOW_LAYER_L3_IPV6 \
  82         (MLX5_FLOW_LAYER_OUTER_L3_IPV6 | MLX5_FLOW_LAYER_INNER_L3_IPV6)
  83 #define MLX5_FLOW_LAYER_L3 \
  84         (MLX5_FLOW_LAYER_L3_IPV4 | MLX5_FLOW_LAYER_L3_IPV6)
  85 #define MLX5_FLOW_LAYER_L4 \
  86         (MLX5_FLOW_LAYER_OUTER_L4 | MLX5_FLOW_LAYER_INNER_L4)
  87
  88 /* Actions */
  89 #define MLX5_FLOW_ACTION_DROP (1u << 0)
  90 #define MLX5_FLOW_ACTION_QUEUE (1u << 1)
  91 #define MLX5_FLOW_ACTION_RSS (1u << 2)
  92 #define MLX5_FLOW_ACTION_FLAG (1u << 3)
  93 #define MLX5_FLOW_ACTION_MARK (1u << 4)
  94 #define MLX5_FLOW_ACTION_COUNT (1u << 5)
  95 #define MLX5_FLOW_ACTION_PORT_ID (1u << 6)
  96 #define MLX5_FLOW_ACTION_OF_POP_VLAN (1u << 7)
  97 #define MLX5_FLOW_ACTION_OF_PUSH_VLAN (1u << 8)
  98 #define MLX5_FLOW_ACTION_OF_SET_VLAN_VID (1u << 9)
  99 #define MLX5_FLOW_ACTION_OF_SET_VLAN_PCP (1u << 10)
 100 #define MLX5_FLOW_ACTION_SET_IPV4_SRC (1u << 11)
 101 #define MLX5_FLOW_ACTION_SET_IPV4_DST (1u << 12)
 102 #define MLX5_FLOW_ACTION_SET_IPV6_SRC (1u << 13)
 103 #define MLX5_FLOW_ACTION_SET_IPV6_DST (1u << 14)
 104 #define MLX5_FLOW_ACTION_SET_TP_SRC (1u << 15)
 105 #define MLX5_FLOW_ACTION_SET_TP_DST (1u << 16)
 106 #define MLX5_FLOW_ACTION_JUMP (1u << 17)
 107 #define MLX5_FLOW_ACTION_SET_TTL (1u << 18)
 108 #define MLX5_FLOW_ACTION_DEC_TTL (1u << 19)
 109 #define MLX5_FLOW_ACTION_SET_MAC_SRC (1u << 20)
 110 #define MLX5_FLOW_ACTION_SET_MAC_DST (1u << 21)
 111 #define MLX5_FLOW_ACTION_VXLAN_ENCAP (1u << 22)
 112 #define MLX5_FLOW_ACTION_VXLAN_DECAP (1u << 23)
 113 #define MLX5_FLOW_ACTION_NVGRE_ENCAP (1u << 24)
 114 #define MLX5_FLOW_ACTION_NVGRE_DECAP (1u << 25)
 115 #define MLX5_FLOW_ACTION_RAW_ENCAP (1u << 26)
 116 #define MLX5_FLOW_ACTION_RAW_DECAP (1u << 27)
 117 #define MLX5_FLOW_ACTION_INC_TCP_SEQ (1u << 28)
 118 #define MLX5_FLOW_ACTION_DEC_TCP_SEQ (1u << 29)
 119 #define MLX5_FLOW_ACTION_INC_TCP_ACK (1u << 30)
 120 #define MLX5_FLOW_ACTION_DEC_TCP_ACK (1u << 31)
 121
 122 #define MLX5_FLOW_FATE_ACTIONS \
 123         (MLX5_FLOW_ACTION_DROP | MLX5_FLOW_ACTION_QUEUE | \
 124          MLX5_FLOW_ACTION_RSS | MLX5_FLOW_ACTION_JUMP)
 125
 126 #define MLX5_FLOW_FATE_ESWITCH_ACTIONS \
 127         (MLX5_FLOW_ACTION_DROP | MLX5_FLOW_ACTION_PORT_ID | \
 128          MLX5_FLOW_ACTION_JUMP)
 129
 130 #define MLX5_FLOW_ENCAP_ACTIONS (MLX5_FLOW_ACTION_VXLAN_ENCAP | \
 131                                  MLX5_FLOW_ACTION_NVGRE_ENCAP | \
 132                                  MLX5_FLOW_ACTION_RAW_ENCAP)
 133
 134 #define MLX5_FLOW_DECAP_ACTIONS (MLX5_FLOW_ACTION_VXLAN_DECAP | \
 135                                  MLX5_FLOW_ACTION_NVGRE_DECAP | \
 136                                  MLX5_FLOW_ACTION_RAW_DECAP)
 137
 138 #define MLX5_FLOW_MODIFY_HDR_ACTIONS (MLX5_FLOW_ACTION_SET_IPV4_SRC | \
 139                                       MLX5_FLOW_ACTION_SET_IPV4_DST | \
 140                                       MLX5_FLOW_ACTION_SET_IPV6_SRC | \
 141                                       MLX5_FLOW_ACTION_SET_IPV6_DST | \
 142                                       MLX5_FLOW_ACTION_SET_TP_SRC | \
 143                                       MLX5_FLOW_ACTION_SET_TP_DST | \
 144                                       MLX5_FLOW_ACTION_SET_TTL | \
 145                                       MLX5_FLOW_ACTION_DEC_TTL | \
 146                                       MLX5_FLOW_ACTION_SET_MAC_SRC | \
 147                                       MLX5_FLOW_ACTION_SET_MAC_DST | \
 148                                       MLX5_FLOW_ACTION_INC_TCP_SEQ | \
 149                                       MLX5_FLOW_ACTION_DEC_TCP_SEQ | \
 150                                       MLX5_FLOW_ACTION_INC_TCP_ACK | \
 151                                       MLX5_FLOW_ACTION_DEC_TCP_ACK)
 152
 153 #ifndef IPPROTO_MPLS
 154 #define IPPROTO_MPLS 137
 155 #endif
 156
 157 /* UDP port number for MPLS */
 158 #define MLX5_UDP_PORT_MPLS 6635
 159
 160 /* UDP port numbers for VxLAN. */
 161 #define MLX5_UDP_PORT_VXLAN 4789
 162 #define MLX5_UDP_PORT_VXLAN_GPE 4790
 163
 164 /* Priority reserved for default flows. */
 165 #define MLX5_FLOW_PRIO_RSVD ((uint32_t)-1)
 166
 167 /*
 168  * Number of sub priorities.
 169  * For each kind of pattern matching i.e. L2, L3, L4 to have a correct
 170  * matching on the NIC (firmware dependent) L4 most have the higher priority
 171  * followed by L3 and ending with L2.
 172  */
 173 #define MLX5_PRIORITY_MAP_L2 2
 174 #define MLX5_PRIORITY_MAP_L3 1
 175 #define MLX5_PRIORITY_MAP_L4 0
 176 #define MLX5_PRIORITY_MAP_MAX 3
 177
 178 /* Valid layer type for IPV4 RSS. */
 179 #define MLX5_IPV4_LAYER_TYPES \
 180         (ETH_RSS_IPV4 | ETH_RSS_FRAG_IPV4 | \
 181          ETH_RSS_NONFRAG_IPV4_TCP | ETH_RSS_NONFRAG_IPV4_UDP | \
 182          ETH_RSS_NONFRAG_IPV4_OTHER)
 183
 184 /* IBV hash source bits  for IPV4. */
 185 #define MLX5_IPV4_IBV_RX_HASH (IBV_RX_HASH_SRC_IPV4 | IBV_RX_HASH_DST_IPV4)
 186
 187 /* Valid layer type for IPV6 RSS. */
 188 #define MLX5_IPV6_LAYER_TYPES \
 189         (ETH_RSS_IPV6 | ETH_RSS_FRAG_IPV6 | ETH_RSS_NONFRAG_IPV6_TCP | \
 190          ETH_RSS_NONFRAG_IPV6_UDP | ETH_RSS_IPV6_EX  | ETH_RSS_IPV6_TCP_EX | \
 191          ETH_RSS_IPV6_UDP_EX | ETH_RSS_NONFRAG_IPV6_OTHER)
 192
 193 /* IBV hash source bits  for IPV6. */
 194 #define MLX5_IPV6_IBV_RX_HASH (IBV_RX_HASH_SRC_IPV6 | IBV_RX_HASH_DST_IPV6)
 195
 196 enum mlx5_flow_drv_type {
 197         MLX5_FLOW_TYPE_MIN,
 198         MLX5_FLOW_TYPE_DV,
 199         MLX5_FLOW_TYPE_VERBS,
 200         MLX5_FLOW_TYPE_MAX,
 201 };
 202
 203 /* Matcher PRM representation */
 204 struct mlx5_flow_dv_match_params {
 205         size_t size;
 206         /**< Size of match value. Do NOT split size and key! */
 207         uint32_t buf[MLX5_ST_SZ_DW(fte_match_param)];
 208         /**< Matcher value. This value is used as the mask or as a key. */
 209 };
 210
 211 /* Matcher structure. */
 212 struct mlx5_flow_dv_matcher {
 213         LIST_ENTRY(mlx5_flow_dv_matcher) next;
 214         /* Pointer to the next element. */
 215         rte_atomic32_t refcnt; /**< Reference counter. */
 216         void *matcher_object; /**< Pointer to DV matcher */
 217         uint16_t crc; /**< CRC of key. */
 218         uint16_t priority; /**< Priority of matcher. */
 219         uint8_t egress; /**< Egress matcher. */
 220         uint8_t transfer; /**< 1 if the flow is E-Switch flow. */
 221         uint32_t group; /**< The matcher group. */
 222         struct mlx5_flow_dv_match_params mask; /**< Matcher mask. */
 223 };
 224
 225 #define MLX5_ENCAP_MAX_LEN 132
 226
 227 /* Encap/decap resource structure. */
 228 struct mlx5_flow_dv_encap_decap_resource {
 229         LIST_ENTRY(mlx5_flow_dv_encap_decap_resource) next;
 230         /* Pointer to next element. */
 231         rte_atomic32_t refcnt; /**< Reference counter. */
 232         void *verbs_action;
 233         /**< Verbs encap/decap action object. */
 234         uint8_t buf[MLX5_ENCAP_MAX_LEN];
 235         size_t size;
 236         uint8_t reformat_type;
 237         uint8_t ft_type;
 238         uint64_t flags; /**< Flags for RDMA API. */
 239 };
 240
 241 /* Tag resource structure. */
 242 struct mlx5_flow_dv_tag_resource {
 243         LIST_ENTRY(mlx5_flow_dv_tag_resource) next;
 244         /* Pointer to next element. */
 245         rte_atomic32_t refcnt; /**< Reference counter. */
 246         void *action;
 247         /**< Verbs tag action object. */
 248         uint32_t tag; /**< the tag value. */
 249 };
 250
 251 /* Number of modification commands. */
 252 #define MLX5_MODIFY_NUM 8
 253
 254 /* Modify resource structure */
 255 struct mlx5_flow_dv_modify_hdr_resource {
 256         LIST_ENTRY(mlx5_flow_dv_modify_hdr_resource) next;
 257         /* Pointer to next element. */
 258         rte_atomic32_t refcnt; /**< Reference counter. */
 259         struct ibv_flow_action *verbs_action;
 260         /**< Verbs modify header action object. */
 261         uint8_t ft_type; /**< Flow table type, Rx or Tx. */
 262         uint32_t actions_num; /**< Number of modification actions. */
 263         struct mlx5_modification_cmd actions[MLX5_MODIFY_NUM];
 264         /**< Modification actions. */
 265         uint64_t flags; /**< Flags for RDMA API. */
 266 };
 267
 268 /* Jump action resource structure. */
 269 struct mlx5_flow_dv_jump_tbl_resource {
 270         LIST_ENTRY(mlx5_flow_dv_jump_tbl_resource) next;
 271         /* Pointer to next element. */
 272         rte_atomic32_t refcnt; /**< Reference counter. */
 273         void *action; /**< Pointer to the rdma core action. */
 274         uint8_t ft_type; /**< Flow table type, Rx or Tx. */
 275         struct mlx5_flow_tbl_resource *tbl; /**< The target table. */
 276 };
 277
 278 /* Port ID resource structure. */
 279 struct mlx5_flow_dv_port_id_action_resource {
 280         LIST_ENTRY(mlx5_flow_dv_port_id_action_resource) next;
 281         /* Pointer to next element. */
 282         rte_atomic32_t refcnt; /**< Reference counter. */
 283         void *action;
 284         /**< Verbs tag action object. */
 285         uint32_t port_id; /**< Port ID value. */
 286 };
 287
 288 /*
 289  * Max number of actions per DV flow.
 290  * See CREATE_FLOW_MAX_FLOW_ACTIONS_SUPPORTED
 291  * In rdma-core file providers/mlx5/verbs.c
 292  */
 293 #define MLX5_DV_MAX_NUMBER_OF_ACTIONS 8
 294
 295 /* DV flows structure. */
 296 struct mlx5_flow_dv {
 297         uint64_t hash_fields; /**< Fields that participate in the hash. */
 298         struct mlx5_hrxq *hrxq; /**< Hash Rx queues. */
 299         /* Flow DV api: */
 300         struct mlx5_flow_dv_matcher *matcher; /**< Cache to matcher. */
 301         struct mlx5_flow_dv_match_params value;
 302         /**< Holds the value that the packet is compared to. */
 303         struct mlx5_flow_dv_encap_decap_resource *encap_decap;
 304         /**< Pointer to encap/decap resource in cache. */
 305         struct mlx5_flow_dv_modify_hdr_resource *modify_hdr;
 306         /**< Pointer to modify header resource in cache. */
 307         struct ibv_flow *flow; /**< Installed flow. */
 308         struct mlx5_flow_dv_jump_tbl_resource *jump;
 309         /**< Pointer to the jump action resource. */
 310         struct mlx5_flow_dv_port_id_action_resource *port_id_action;
 311         /**< Pointer to port ID action resource. */
 312 #ifdef HAVE_IBV_FLOW_DV_SUPPORT
 313         void *actions[MLX5_DV_MAX_NUMBER_OF_ACTIONS];
 314         /**< Action list. */
 315 #endif
 316         int actions_n; /**< number of actions. */
 317 };
 318
 319 /* Verbs specification header. */
 320 struct ibv_spec_header {
 321         enum ibv_flow_spec_type type;
 322         uint16_t size;
 323 };
 324
 325 /** Handles information leading to a drop fate. */
 326 struct mlx5_flow_verbs {
 327         LIST_ENTRY(mlx5_flow_verbs) next;
 328         unsigned int size; /**< Size of the attribute. */
 329         struct {
 330                 struct ibv_flow_attr *attr;
 331                 /**< Pointer to the Specification buffer. */
 332                 uint8_t *specs; /**< Pointer to the specifications. */
 333         };
 334         struct ibv_flow *flow; /**< Verbs flow pointer. */
 335         struct mlx5_hrxq *hrxq; /**< Hash Rx queue object. */
 336         uint64_t hash_fields; /**< Verbs hash Rx queue hash fields. */
 337 };
 338
 339 /** Device flow structure. */
 340 struct mlx5_flow {
 341         LIST_ENTRY(mlx5_flow) next;
 342         struct rte_flow *flow; /**< Pointer to the main flow. */
 343         uint64_t layers;
 344         /**< Bit-fields of present layers, see MLX5_FLOW_LAYER_*. */
 345         union {
 346 #ifdef HAVE_IBV_FLOW_DV_SUPPORT
 347                 struct mlx5_flow_dv dv;
 348 #endif
 349                 struct mlx5_flow_verbs verbs;
 350         };
 351 };
 352
 353 /* Counters information. */
 354 struct mlx5_flow_counter {
 355         LIST_ENTRY(mlx5_flow_counter) next; /**< Pointer to the next counter. */
 356         uint32_t shared:1; /**< Share counter ID with other flow rules. */
 357         uint32_t ref_cnt:31; /**< Reference counter. */
 358         uint32_t id; /**< Counter ID. */
 359         union {  /**< Holds the counters for the rule. */
 360 #if defined(HAVE_IBV_DEVICE_COUNTERS_SET_V42)
 361                 struct ibv_counter_set *cs;
 362 #elif defined(HAVE_IBV_DEVICE_COUNTERS_SET_V45)
 363                 struct ibv_counters *cs;
 364 #endif
 365                 struct mlx5_devx_counter_set *dcs;
 366         };
 367         uint64_t hits; /**< Number of packets matched by the rule. */
 368         uint64_t bytes; /**< Number of bytes matched by the rule. */
 369         void *action; /**< Pointer to the dv action. */
 370 };
 371
 372 /* Flow structure. */
 373 struct rte_flow {
 374         TAILQ_ENTRY(rte_flow) next; /**< Pointer to the next flow structure. */
 375         enum mlx5_flow_drv_type drv_type; /**< Driver type. */
 376         struct mlx5_flow_counter *counter; /**< Holds flow counter. */
 377         struct mlx5_flow_dv_tag_resource *tag_resource;
 378         /**< pointer to the tag action. */
 379         struct rte_flow_action_rss rss;/**< RSS context. */
 380         uint8_t key[MLX5_RSS_HASH_KEY_LEN]; /**< RSS hash key. */
 381         uint16_t (*queue)[]; /**< Destination queues to redirect traffic to. */
 382         LIST_HEAD(dev_flows, mlx5_flow) dev_flows;
 383         /**< Device flows that are part of the flow. */
 384         uint64_t actions;
 385         /**< Bit-fields of detected actions, see MLX5_FLOW_ACTION_*. */
 386         struct mlx5_fdir *fdir; /**< Pointer to associated FDIR if any. */
 387         uint8_t ingress; /**< 1 if the flow is ingress. */
 388         uint32_t group; /**< The group index. */
 389         uint8_t transfer; /**< 1 if the flow is E-Switch flow. */
 390 };
 391
 392 typedef int (*mlx5_flow_validate_t)(struct rte_eth_dev *dev,
 393                                     const struct rte_flow_attr *attr,
 394                                     const struct rte_flow_item items[],
 395                                     const struct rte_flow_action actions[],
 396                                     struct rte_flow_error *error);
 397 typedef struct mlx5_flow *(*mlx5_flow_prepare_t)
 398         (const struct rte_flow_attr *attr, const struct rte_flow_item items[],
 399          const struct rte_flow_action actions[], struct rte_flow_error *error);
 400 typedef int (*mlx5_flow_translate_t)(struct rte_eth_dev *dev,
 401                                      struct mlx5_flow *dev_flow,
 402                                      const struct rte_flow_attr *attr,
 403                                      const struct rte_flow_item items[],
 404                                      const struct rte_flow_action actions[],
 405                                      struct rte_flow_error *error);
 406 typedef int (*mlx5_flow_apply_t)(struct rte_eth_dev *dev, struct rte_flow *flow,
 407                                  struct rte_flow_error *error);
 408 typedef void (*mlx5_flow_remove_t)(struct rte_eth_dev *dev,
 409                                    struct rte_flow *flow);
 410 typedef void (*mlx5_flow_destroy_t)(struct rte_eth_dev *dev,
 411                                     struct rte_flow *flow);
 412 typedef int (*mlx5_flow_query_t)(struct rte_eth_dev *dev,
 413                                  struct rte_flow *flow,
 414                                  const struct rte_flow_action *actions,
 415                                  void *data,
 416                                  struct rte_flow_error *error);
 417 struct mlx5_flow_driver_ops {
 418         mlx5_flow_validate_t validate;
 419         mlx5_flow_prepare_t prepare;
 420         mlx5_flow_translate_t translate;
 421         mlx5_flow_apply_t apply;
 422         mlx5_flow_remove_t remove;
 423         mlx5_flow_destroy_t destroy;
 424         mlx5_flow_query_t query;
 425 };
 426
 427 /* mlx5_flow.c */
 428
 429 uint64_t mlx5_flow_hashfields_adjust(struct mlx5_flow *dev_flow, int tunnel,
 430                                      uint64_t layer_types,
 431                                      uint64_t hash_fields);
 432 uint32_t mlx5_flow_adjust_priority(struct rte_eth_dev *dev, int32_t priority,
 433                                    uint32_t subpriority);
 434 int mlx5_flow_validate_action_count(struct rte_eth_dev *dev,
 435                                     const struct rte_flow_attr *attr,
 436                                     struct rte_flow_error *error);
 437 int mlx5_flow_validate_action_drop(uint64_t action_flags,
 438                                    const struct rte_flow_attr *attr,
 439                                    struct rte_flow_error *error);
 440 int mlx5_flow_validate_action_flag(uint64_t action_flags,
 441                                    const struct rte_flow_attr *attr,
 442                                    struct rte_flow_error *error);
 443 int mlx5_flow_validate_action_mark(const struct rte_flow_action *action,
 444                                    uint64_t action_flags,
 445                                    const struct rte_flow_attr *attr,
 446                                    struct rte_flow_error *error);
 447 int mlx5_flow_validate_action_queue(const struct rte_flow_action *action,
 448                                     uint64_t action_flags,
 449                                     struct rte_eth_dev *dev,
 450                                     const struct rte_flow_attr *attr,
 451                                     struct rte_flow_error *error);
 452 int mlx5_flow_validate_action_rss(const struct rte_flow_action *action,
 453                                   uint64_t action_flags,
 454                                   struct rte_eth_dev *dev,
 455                                   const struct rte_flow_attr *attr,
 456                                   uint64_t item_flags,
 457                                   struct rte_flow_error *error);
 458 int mlx5_flow_validate_attributes(struct rte_eth_dev *dev,
 459                                   const struct rte_flow_attr *attributes,
 460                                   struct rte_flow_error *error);
 461 int mlx5_flow_item_acceptable(const struct rte_flow_item *item,
 462                               const uint8_t *mask,
 463                               const uint8_t *nic_mask,
 464                               unsigned int size,
 465                               struct rte_flow_error *error);
 466 int mlx5_flow_validate_item_eth(const struct rte_flow_item *item,
 467                                 uint64_t item_flags,
 468                                 struct rte_flow_error *error);
 469 int mlx5_flow_validate_item_gre(const struct rte_flow_item *item,
 470                                 uint64_t item_flags,
 471                                 uint8_t target_protocol,
 472                                 struct rte_flow_error *error);
 473 int mlx5_flow_validate_item_ipv4(const struct rte_flow_item *item,
 474                                  uint64_t item_flags,
 475                                  const struct rte_flow_item_ipv4 *acc_mask,
 476                                  struct rte_flow_error *error);
 477 int mlx5_flow_validate_item_ipv6(const struct rte_flow_item *item,
 478                                  uint64_t item_flags,
 479                                  const struct rte_flow_item_ipv6 *acc_mask,
 480                                  struct rte_flow_error *error);
 481 int mlx5_flow_validate_item_mpls(struct rte_eth_dev *dev,
 482                                  const struct rte_flow_item *item,
 483                                  uint64_t item_flags,
 484                                  uint64_t prev_layer,
 485                                  struct rte_flow_error *error);
 486 int mlx5_flow_validate_item_tcp(const struct rte_flow_item *item,
 487                                 uint64_t item_flags,
 488                                 uint8_t target_protocol,
 489                                 const struct rte_flow_item_tcp *flow_mask,
 490                                 struct rte_flow_error *error);
 491 int mlx5_flow_validate_item_udp(const struct rte_flow_item *item,
 492                                 uint64_t item_flags,
 493                                 uint8_t target_protocol,
 494                                 struct rte_flow_error *error);
 495 int mlx5_flow_validate_item_vlan(const struct rte_flow_item *item,
 496                                  uint64_t item_flags,
 497                                  struct rte_flow_error *error);
 498 int mlx5_flow_validate_item_vxlan(const struct rte_flow_item *item,
 499                                   uint64_t item_flags,
 500                                   struct rte_flow_error *error);
 501 int mlx5_flow_validate_item_vxlan_gpe(const struct rte_flow_item *item,
 502                                       uint64_t item_flags,
 503                                       struct rte_eth_dev *dev,
 504                                       struct rte_flow_error *error);
 505
 506 #endif /* RTE_PMD_MLX5_FLOW_H_ */