drivers/net/mlx5/mlx5_flow.h

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  * Copyright 2018 Mellanox Technologies, Ltd
   3  */
   4
   5 #ifndef RTE_PMD_MLX5_FLOW_H_
   6 #define RTE_PMD_MLX5_FLOW_H_
   7
   8 #include <netinet/in.h>
   9 #include <sys/queue.h>
  10 #include <stdalign.h>
  11 #include <stdint.h>
  12 #include <string.h>
  13
  14 #include <rte_atomic.h>
  15 #include <rte_alarm.h>
  16 #include <rte_mtr.h>
  17
  18 #include <mlx5_glue.h>
  19 #include <mlx5_prm.h>
  20
  21 #include "mlx5.h"
  22
  23 /* Private rte flow items. */
  24 enum mlx5_rte_flow_item_type {
  25         MLX5_RTE_FLOW_ITEM_TYPE_END = INT_MIN,
  26         MLX5_RTE_FLOW_ITEM_TYPE_TAG,
  27         MLX5_RTE_FLOW_ITEM_TYPE_TX_QUEUE,
  28         MLX5_RTE_FLOW_ITEM_TYPE_VLAN,
  29 };
  30
  31 /* Private (internal) rte flow actions. */
  32 enum mlx5_rte_flow_action_type {
  33         MLX5_RTE_FLOW_ACTION_TYPE_END = INT_MIN,
  34         MLX5_RTE_FLOW_ACTION_TYPE_TAG,
  35         MLX5_RTE_FLOW_ACTION_TYPE_MARK,
  36         MLX5_RTE_FLOW_ACTION_TYPE_COPY_MREG,
  37         MLX5_RTE_FLOW_ACTION_TYPE_DEFAULT_MISS,
  38 };
  39
  40 /* Matches on selected register. */
  41 struct mlx5_rte_flow_item_tag {
  42         enum modify_reg id;
  43         uint32_t data;
  44 };
  45
  46 /* Modify selected register. */
  47 struct mlx5_rte_flow_action_set_tag {
  48         enum modify_reg id;
  49         uint32_t data;
  50 };
  51
  52 struct mlx5_flow_action_copy_mreg {
  53         enum modify_reg dst;
  54         enum modify_reg src;
  55 };
  56
  57 /* Matches on source queue. */
  58 struct mlx5_rte_flow_item_tx_queue {
  59         uint32_t queue;
  60 };
  61
  62 /* Feature name to allocate metadata register. */
  63 enum mlx5_feature_name {
  64         MLX5_HAIRPIN_RX,
  65         MLX5_HAIRPIN_TX,
  66         MLX5_METADATA_RX,
  67         MLX5_METADATA_TX,
  68         MLX5_METADATA_FDB,
  69         MLX5_FLOW_MARK,
  70         MLX5_APP_TAG,
  71         MLX5_COPY_MARK,
  72         MLX5_MTR_COLOR,
  73         MLX5_MTR_SFX,
  74 };
  75
  76 /* Pattern outer Layer bits. */
  77 #define MLX5_FLOW_LAYER_OUTER_L2 (1u << 0)
  78 #define MLX5_FLOW_LAYER_OUTER_L3_IPV4 (1u << 1)
  79 #define MLX5_FLOW_LAYER_OUTER_L3_IPV6 (1u << 2)
  80 #define MLX5_FLOW_LAYER_OUTER_L4_UDP (1u << 3)
  81 #define MLX5_FLOW_LAYER_OUTER_L4_TCP (1u << 4)
  82 #define MLX5_FLOW_LAYER_OUTER_VLAN (1u << 5)
  83
  84 /* Pattern inner Layer bits. */
  85 #define MLX5_FLOW_LAYER_INNER_L2 (1u << 6)
  86 #define MLX5_FLOW_LAYER_INNER_L3_IPV4 (1u << 7)
  87 #define MLX5_FLOW_LAYER_INNER_L3_IPV6 (1u << 8)
  88 #define MLX5_FLOW_LAYER_INNER_L4_UDP (1u << 9)
  89 #define MLX5_FLOW_LAYER_INNER_L4_TCP (1u << 10)
  90 #define MLX5_FLOW_LAYER_INNER_VLAN (1u << 11)
  91
  92 /* Pattern tunnel Layer bits. */
  93 #define MLX5_FLOW_LAYER_VXLAN (1u << 12)
  94 #define MLX5_FLOW_LAYER_VXLAN_GPE (1u << 13)
  95 #define MLX5_FLOW_LAYER_GRE (1u << 14)
  96 #define MLX5_FLOW_LAYER_MPLS (1u << 15)
  97 /* List of tunnel Layer bits continued below. */
  98
  99 /* General pattern items bits. */
 100 #define MLX5_FLOW_ITEM_METADATA (1u << 16)
 101 #define MLX5_FLOW_ITEM_PORT_ID (1u << 17)
 102 #define MLX5_FLOW_ITEM_TAG (1u << 18)
 103 #define MLX5_FLOW_ITEM_MARK (1u << 19)
 104
 105 /* Pattern MISC bits. */
 106 #define MLX5_FLOW_LAYER_ICMP (1u << 20)
 107 #define MLX5_FLOW_LAYER_ICMP6 (1u << 21)
 108 #define MLX5_FLOW_LAYER_GRE_KEY (1u << 22)
 109
 110 /* Pattern tunnel Layer bits (continued). */
 111 #define MLX5_FLOW_LAYER_IPIP (1u << 23)
 112 #define MLX5_FLOW_LAYER_IPV6_ENCAP (1u << 24)
 113 #define MLX5_FLOW_LAYER_NVGRE (1u << 25)
 114 #define MLX5_FLOW_LAYER_GENEVE (1u << 26)
 115
 116 /* Queue items. */
 117 #define MLX5_FLOW_ITEM_TX_QUEUE (1u << 27)
 118
 119 /* Pattern tunnel Layer bits (continued). */
 120 #define MLX5_FLOW_LAYER_GTP (1u << 28)
 121
 122 /* Pattern eCPRI Layer bit. */
 123 #define MLX5_FLOW_LAYER_ECPRI (UINT64_C(1) << 29)
 124
 125 /* Outer Masks. */
 126 #define MLX5_FLOW_LAYER_OUTER_L3 \
 127         (MLX5_FLOW_LAYER_OUTER_L3_IPV4 | MLX5_FLOW_LAYER_OUTER_L3_IPV6)
 128 #define MLX5_FLOW_LAYER_OUTER_L4 \
 129         (MLX5_FLOW_LAYER_OUTER_L4_UDP | MLX5_FLOW_LAYER_OUTER_L4_TCP)
 130 #define MLX5_FLOW_LAYER_OUTER \
 131         (MLX5_FLOW_LAYER_OUTER_L2 | MLX5_FLOW_LAYER_OUTER_L3 | \
 132          MLX5_FLOW_LAYER_OUTER_L4)
 133
 134 /* Tunnel Masks. */
 135 #define MLX5_FLOW_LAYER_TUNNEL \
 136         (MLX5_FLOW_LAYER_VXLAN | MLX5_FLOW_LAYER_VXLAN_GPE | \
 137          MLX5_FLOW_LAYER_GRE | MLX5_FLOW_LAYER_NVGRE | MLX5_FLOW_LAYER_MPLS | \
 138          MLX5_FLOW_LAYER_IPIP | MLX5_FLOW_LAYER_IPV6_ENCAP | \
 139          MLX5_FLOW_LAYER_GENEVE | MLX5_FLOW_LAYER_GTP)
 140
 141 /* Inner Masks. */
 142 #define MLX5_FLOW_LAYER_INNER_L3 \
 143         (MLX5_FLOW_LAYER_INNER_L3_IPV4 | MLX5_FLOW_LAYER_INNER_L3_IPV6)
 144 #define MLX5_FLOW_LAYER_INNER_L4 \
 145         (MLX5_FLOW_LAYER_INNER_L4_UDP | MLX5_FLOW_LAYER_INNER_L4_TCP)
 146 #define MLX5_FLOW_LAYER_INNER \
 147         (MLX5_FLOW_LAYER_INNER_L2 | MLX5_FLOW_LAYER_INNER_L3 | \
 148          MLX5_FLOW_LAYER_INNER_L4)
 149
 150 /* Layer Masks. */
 151 #define MLX5_FLOW_LAYER_L2 \
 152         (MLX5_FLOW_LAYER_OUTER_L2 | MLX5_FLOW_LAYER_INNER_L2)
 153 #define MLX5_FLOW_LAYER_L3_IPV4 \
 154         (MLX5_FLOW_LAYER_OUTER_L3_IPV4 | MLX5_FLOW_LAYER_INNER_L3_IPV4)
 155 #define MLX5_FLOW_LAYER_L3_IPV6 \
 156         (MLX5_FLOW_LAYER_OUTER_L3_IPV6 | MLX5_FLOW_LAYER_INNER_L3_IPV6)
 157 #define MLX5_FLOW_LAYER_L3 \
 158         (MLX5_FLOW_LAYER_L3_IPV4 | MLX5_FLOW_LAYER_L3_IPV6)
 159 #define MLX5_FLOW_LAYER_L4 \
 160         (MLX5_FLOW_LAYER_OUTER_L4 | MLX5_FLOW_LAYER_INNER_L4)
 161
 162 /* Actions */
 163 #define MLX5_FLOW_ACTION_DROP (1u << 0)
 164 #define MLX5_FLOW_ACTION_QUEUE (1u << 1)
 165 #define MLX5_FLOW_ACTION_RSS (1u << 2)
 166 #define MLX5_FLOW_ACTION_FLAG (1u << 3)
 167 #define MLX5_FLOW_ACTION_MARK (1u << 4)
 168 #define MLX5_FLOW_ACTION_COUNT (1u << 5)
 169 #define MLX5_FLOW_ACTION_PORT_ID (1u << 6)
 170 #define MLX5_FLOW_ACTION_OF_POP_VLAN (1u << 7)
 171 #define MLX5_FLOW_ACTION_OF_PUSH_VLAN (1u << 8)
 172 #define MLX5_FLOW_ACTION_OF_SET_VLAN_VID (1u << 9)
 173 #define MLX5_FLOW_ACTION_OF_SET_VLAN_PCP (1u << 10)
 174 #define MLX5_FLOW_ACTION_SET_IPV4_SRC (1u << 11)
 175 #define MLX5_FLOW_ACTION_SET_IPV4_DST (1u << 12)
 176 #define MLX5_FLOW_ACTION_SET_IPV6_SRC (1u << 13)
 177 #define MLX5_FLOW_ACTION_SET_IPV6_DST (1u << 14)
 178 #define MLX5_FLOW_ACTION_SET_TP_SRC (1u << 15)
 179 #define MLX5_FLOW_ACTION_SET_TP_DST (1u << 16)
 180 #define MLX5_FLOW_ACTION_JUMP (1u << 17)
 181 #define MLX5_FLOW_ACTION_SET_TTL (1u << 18)
 182 #define MLX5_FLOW_ACTION_DEC_TTL (1u << 19)
 183 #define MLX5_FLOW_ACTION_SET_MAC_SRC (1u << 20)
 184 #define MLX5_FLOW_ACTION_SET_MAC_DST (1u << 21)
 185 #define MLX5_FLOW_ACTION_ENCAP (1u << 22)
 186 #define MLX5_FLOW_ACTION_DECAP (1u << 23)
 187 #define MLX5_FLOW_ACTION_INC_TCP_SEQ (1u << 24)
 188 #define MLX5_FLOW_ACTION_DEC_TCP_SEQ (1u << 25)
 189 #define MLX5_FLOW_ACTION_INC_TCP_ACK (1u << 26)
 190 #define MLX5_FLOW_ACTION_DEC_TCP_ACK (1u << 27)
 191 #define MLX5_FLOW_ACTION_SET_TAG (1ull << 28)
 192 #define MLX5_FLOW_ACTION_MARK_EXT (1ull << 29)
 193 #define MLX5_FLOW_ACTION_SET_META (1ull << 30)
 194 #define MLX5_FLOW_ACTION_METER (1ull << 31)
 195 #define MLX5_FLOW_ACTION_SET_IPV4_DSCP (1ull << 32)
 196 #define MLX5_FLOW_ACTION_SET_IPV6_DSCP (1ull << 33)
 197 #define MLX5_FLOW_ACTION_AGE (1ull << 34)
 198 #define MLX5_FLOW_ACTION_DEFAULT_MISS (1ull << 35)
 199
 200 #define MLX5_FLOW_FATE_ACTIONS \
 201         (MLX5_FLOW_ACTION_DROP | MLX5_FLOW_ACTION_QUEUE | \
 202          MLX5_FLOW_ACTION_RSS | MLX5_FLOW_ACTION_JUMP | \
 203          MLX5_FLOW_ACTION_DEFAULT_MISS)
 204
 205 #define MLX5_FLOW_FATE_ESWITCH_ACTIONS \
 206         (MLX5_FLOW_ACTION_DROP | MLX5_FLOW_ACTION_PORT_ID | \
 207          MLX5_FLOW_ACTION_JUMP)
 208
 209
 210 #define MLX5_FLOW_MODIFY_HDR_ACTIONS (MLX5_FLOW_ACTION_SET_IPV4_SRC | \
 211                                       MLX5_FLOW_ACTION_SET_IPV4_DST | \
 212                                       MLX5_FLOW_ACTION_SET_IPV6_SRC | \
 213                                       MLX5_FLOW_ACTION_SET_IPV6_DST | \
 214                                       MLX5_FLOW_ACTION_SET_TP_SRC | \
 215                                       MLX5_FLOW_ACTION_SET_TP_DST | \
 216                                       MLX5_FLOW_ACTION_SET_TTL | \
 217                                       MLX5_FLOW_ACTION_DEC_TTL | \
 218                                       MLX5_FLOW_ACTION_SET_MAC_SRC | \
 219                                       MLX5_FLOW_ACTION_SET_MAC_DST | \
 220                                       MLX5_FLOW_ACTION_INC_TCP_SEQ | \
 221                                       MLX5_FLOW_ACTION_DEC_TCP_SEQ | \
 222                                       MLX5_FLOW_ACTION_INC_TCP_ACK | \
 223                                       MLX5_FLOW_ACTION_DEC_TCP_ACK | \
 224                                       MLX5_FLOW_ACTION_OF_SET_VLAN_VID | \
 225                                       MLX5_FLOW_ACTION_SET_TAG | \
 226                                       MLX5_FLOW_ACTION_MARK_EXT | \
 227                                       MLX5_FLOW_ACTION_SET_META | \
 228                                       MLX5_FLOW_ACTION_SET_IPV4_DSCP | \
 229                                       MLX5_FLOW_ACTION_SET_IPV6_DSCP)
 230
 231 #define MLX5_FLOW_VLAN_ACTIONS (MLX5_FLOW_ACTION_OF_POP_VLAN | \
 232                                 MLX5_FLOW_ACTION_OF_PUSH_VLAN)
 233
 234 #define MLX5_FLOW_XCAP_ACTIONS (MLX5_FLOW_ACTION_ENCAP | MLX5_FLOW_ACTION_DECAP)
 235
 236 #ifndef IPPROTO_MPLS
 237 #define IPPROTO_MPLS 137
 238 #endif
 239
 240 /* UDP port number for MPLS */
 241 #define MLX5_UDP_PORT_MPLS 6635
 242
 243 /* UDP port numbers for VxLAN. */
 244 #define MLX5_UDP_PORT_VXLAN 4789
 245 #define MLX5_UDP_PORT_VXLAN_GPE 4790
 246
 247 /* UDP port numbers for GENEVE. */
 248 #define MLX5_UDP_PORT_GENEVE 6081
 249
 250 /* Priority reserved for default flows. */
 251 #define MLX5_FLOW_PRIO_RSVD ((uint32_t)-1)
 252
 253 /*
 254  * Number of sub priorities.
 255  * For each kind of pattern matching i.e. L2, L3, L4 to have a correct
 256  * matching on the NIC (firmware dependent) L4 most have the higher priority
 257  * followed by L3 and ending with L2.
 258  */
 259 #define MLX5_PRIORITY_MAP_L2 2
 260 #define MLX5_PRIORITY_MAP_L3 1
 261 #define MLX5_PRIORITY_MAP_L4 0
 262 #define MLX5_PRIORITY_MAP_MAX 3
 263
 264 /* Valid layer type for IPV4 RSS. */
 265 #define MLX5_IPV4_LAYER_TYPES \
 266         (ETH_RSS_IPV4 | ETH_RSS_FRAG_IPV4 | \
 267          ETH_RSS_NONFRAG_IPV4_TCP | ETH_RSS_NONFRAG_IPV4_UDP | \
 268          ETH_RSS_NONFRAG_IPV4_OTHER)
 269
 270 /* IBV hash source bits  for IPV4. */
 271 #define MLX5_IPV4_IBV_RX_HASH (IBV_RX_HASH_SRC_IPV4 | IBV_RX_HASH_DST_IPV4)
 272
 273 /* Valid layer type for IPV6 RSS. */
 274 #define MLX5_IPV6_LAYER_TYPES \
 275         (ETH_RSS_IPV6 | ETH_RSS_FRAG_IPV6 | ETH_RSS_NONFRAG_IPV6_TCP | \
 276          ETH_RSS_NONFRAG_IPV6_UDP | ETH_RSS_IPV6_EX  | ETH_RSS_IPV6_TCP_EX | \
 277          ETH_RSS_IPV6_UDP_EX | ETH_RSS_NONFRAG_IPV6_OTHER)
 278
 279 /* IBV hash source bits  for IPV6. */
 280 #define MLX5_IPV6_IBV_RX_HASH (IBV_RX_HASH_SRC_IPV6 | IBV_RX_HASH_DST_IPV6)
 281
 282 /* IBV hash bits for L3 SRC. */
 283 #define MLX5_L3_SRC_IBV_RX_HASH (IBV_RX_HASH_SRC_IPV4 | IBV_RX_HASH_SRC_IPV6)
 284
 285 /* IBV hash bits for L3 DST. */
 286 #define MLX5_L3_DST_IBV_RX_HASH (IBV_RX_HASH_DST_IPV4 | IBV_RX_HASH_DST_IPV6)
 287
 288 /* IBV hash bits for TCP. */
 289 #define MLX5_TCP_IBV_RX_HASH (IBV_RX_HASH_SRC_PORT_TCP | \
 290                               IBV_RX_HASH_DST_PORT_TCP)
 291
 292 /* IBV hash bits for UDP. */
 293 #define MLX5_UDP_IBV_RX_HASH (IBV_RX_HASH_SRC_PORT_UDP | \
 294                               IBV_RX_HASH_DST_PORT_UDP)
 295
 296 /* IBV hash bits for L4 SRC. */
 297 #define MLX5_L4_SRC_IBV_RX_HASH (IBV_RX_HASH_SRC_PORT_TCP | \
 298                                  IBV_RX_HASH_SRC_PORT_UDP)
 299
 300 /* IBV hash bits for L4 DST. */
 301 #define MLX5_L4_DST_IBV_RX_HASH (IBV_RX_HASH_DST_PORT_TCP | \
 302                                  IBV_RX_HASH_DST_PORT_UDP)
 303
 304 /* Geneve header first 16Bit */
 305 #define MLX5_GENEVE_VER_MASK 0x3
 306 #define MLX5_GENEVE_VER_SHIFT 14
 307 #define MLX5_GENEVE_VER_VAL(a) \
 308                 (((a) >> (MLX5_GENEVE_VER_SHIFT)) & (MLX5_GENEVE_VER_MASK))
 309 #define MLX5_GENEVE_OPTLEN_MASK 0x3F
 310 #define MLX5_GENEVE_OPTLEN_SHIFT 7
 311 #define MLX5_GENEVE_OPTLEN_VAL(a) \
 312             (((a) >> (MLX5_GENEVE_OPTLEN_SHIFT)) & (MLX5_GENEVE_OPTLEN_MASK))
 313 #define MLX5_GENEVE_OAMF_MASK 0x1
 314 #define MLX5_GENEVE_OAMF_SHIFT 7
 315 #define MLX5_GENEVE_OAMF_VAL(a) \
 316                 (((a) >> (MLX5_GENEVE_OAMF_SHIFT)) & (MLX5_GENEVE_OAMF_MASK))
 317 #define MLX5_GENEVE_CRITO_MASK 0x1
 318 #define MLX5_GENEVE_CRITO_SHIFT 6
 319 #define MLX5_GENEVE_CRITO_VAL(a) \
 320                 (((a) >> (MLX5_GENEVE_CRITO_SHIFT)) & (MLX5_GENEVE_CRITO_MASK))
 321 #define MLX5_GENEVE_RSVD_MASK 0x3F
 322 #define MLX5_GENEVE_RSVD_VAL(a) ((a) & (MLX5_GENEVE_RSVD_MASK))
 323 /*
 324  * The length of the Geneve options fields, expressed in four byte multiples,
 325  * not including the eight byte fixed tunnel.
 326  */
 327 #define MLX5_GENEVE_OPT_LEN_0 14
 328 #define MLX5_GENEVE_OPT_LEN_1 63
 329
 330 #define MLX5_ENCAPSULATION_DECISION_SIZE (sizeof(struct rte_flow_item_eth) + \
 331                                           sizeof(struct rte_flow_item_ipv4))
 332
 333 /* Software header modify action numbers of a flow. */
 334 #define MLX5_ACT_NUM_MDF_IPV4           1
 335 #define MLX5_ACT_NUM_MDF_IPV6           4
 336 #define MLX5_ACT_NUM_MDF_MAC            2
 337 #define MLX5_ACT_NUM_MDF_VID            1
 338 #define MLX5_ACT_NUM_MDF_PORT           2
 339 #define MLX5_ACT_NUM_MDF_TTL            1
 340 #define MLX5_ACT_NUM_DEC_TTL            MLX5_ACT_NUM_MDF_TTL
 341 #define MLX5_ACT_NUM_MDF_TCPSEQ         1
 342 #define MLX5_ACT_NUM_MDF_TCPACK         1
 343 #define MLX5_ACT_NUM_SET_REG            1
 344 #define MLX5_ACT_NUM_SET_TAG            1
 345 #define MLX5_ACT_NUM_CPY_MREG           MLX5_ACT_NUM_SET_TAG
 346 #define MLX5_ACT_NUM_SET_MARK           MLX5_ACT_NUM_SET_TAG
 347 #define MLX5_ACT_NUM_SET_META           MLX5_ACT_NUM_SET_TAG
 348 #define MLX5_ACT_NUM_SET_DSCP           1
 349
 350 enum mlx5_flow_drv_type {
 351         MLX5_FLOW_TYPE_MIN,
 352         MLX5_FLOW_TYPE_DV,
 353         MLX5_FLOW_TYPE_VERBS,
 354         MLX5_FLOW_TYPE_MAX,
 355 };
 356
 357 /* Fate action type. */
 358 enum mlx5_flow_fate_type {
 359         MLX5_FLOW_FATE_NONE, /* Egress flow. */
 360         MLX5_FLOW_FATE_QUEUE,
 361         MLX5_FLOW_FATE_JUMP,
 362         MLX5_FLOW_FATE_PORT_ID,
 363         MLX5_FLOW_FATE_DROP,
 364         MLX5_FLOW_FATE_DEFAULT_MISS,
 365         MLX5_FLOW_FATE_MAX,
 366 };
 367
 368 /* Matcher PRM representation */
 369 struct mlx5_flow_dv_match_params {
 370         size_t size;
 371         /**< Size of match value. Do NOT split size and key! */
 372         uint32_t buf[MLX5_ST_SZ_DW(fte_match_param)];
 373         /**< Matcher value. This value is used as the mask or as a key. */
 374 };
 375
 376 /* Matcher structure. */
 377 struct mlx5_flow_dv_matcher {
 378         LIST_ENTRY(mlx5_flow_dv_matcher) next;
 379         /**< Pointer to the next element. */
 380         struct mlx5_flow_tbl_resource *tbl;
 381         /**< Pointer to the table(group) the matcher associated with. */
 382         rte_atomic32_t refcnt; /**< Reference counter. */
 383         void *matcher_object; /**< Pointer to DV matcher */
 384         uint16_t crc; /**< CRC of key. */
 385         uint16_t priority; /**< Priority of matcher. */
 386         struct mlx5_flow_dv_match_params mask; /**< Matcher mask. */
 387 };
 388
 389 #define MLX5_ENCAP_MAX_LEN 132
 390
 391 /* Encap/decap resource structure. */
 392 struct mlx5_flow_dv_encap_decap_resource {
 393         ILIST_ENTRY(uint32_t)next;
 394         /* Pointer to next element. */
 395         rte_atomic32_t refcnt; /**< Reference counter. */
 396         void *action;
 397         /**< Encap/decap action object. */
 398         uint8_t buf[MLX5_ENCAP_MAX_LEN];
 399         size_t size;
 400         uint8_t reformat_type;
 401         uint8_t ft_type;
 402         uint64_t flags; /**< Flags for RDMA API. */
 403 };
 404
 405 /* Tag resource structure. */
 406 struct mlx5_flow_dv_tag_resource {
 407         struct mlx5_hlist_entry entry;
 408         /**< hash list entry for tag resource, tag value as the key. */
 409         void *action;
 410         /**< Tag action object. */
 411         rte_atomic32_t refcnt; /**< Reference counter. */
 412         uint32_t idx; /**< Index for the index memory pool. */
 413 };
 414
 415 /*
 416  * Number of modification commands.
 417  * The maximal actions amount in FW is some constant, and it is 16 in the
 418  * latest releases. In some old releases, it will be limited to 8.
 419  * Since there is no interface to query the capacity, the maximal value should
 420  * be used to allow PMD to create the flow. The validation will be done in the
 421  * lower driver layer or FW. A failure will be returned if exceeds the maximal
 422  * supported actions number on the root table.
 423  * On non-root tables, there is no limitation, but 32 is enough right now.
 424  */
 425 #define MLX5_MAX_MODIFY_NUM                     32
 426 #define MLX5_ROOT_TBL_MODIFY_NUM                16
 427
 428 /* Modify resource structure */
 429 struct mlx5_flow_dv_modify_hdr_resource {
 430         struct mlx5_hlist_entry entry;
 431         /* Pointer to next element. */
 432         rte_atomic32_t refcnt; /**< Reference counter. */
 433         void *action;
 434         /**< Modify header action object. */
 435         uint8_t ft_type; /**< Flow table type, Rx or Tx. */
 436         uint32_t actions_num; /**< Number of modification actions. */
 437         uint64_t flags; /**< Flags for RDMA API. */
 438         struct mlx5_modification_cmd actions[];
 439         /**< Modification actions. */
 440 };
 441
 442 /* Modify resource key of the hash organization. */
 443 union mlx5_flow_modify_hdr_key {
 444         struct {
 445                 uint32_t ft_type:8;     /**< Flow table type, Rx or Tx. */
 446                 uint32_t actions_num:5; /**< Number of modification actions. */
 447                 uint32_t group:19;      /**< Flow group id. */
 448                 uint32_t cksum;         /**< Actions check sum. */
 449         };
 450         uint64_t v64;                   /**< full 64bits value of key */
 451 };
 452
 453 /* Jump action resource structure. */
 454 struct mlx5_flow_dv_jump_tbl_resource {
 455         rte_atomic32_t refcnt; /**< Reference counter. */
 456         uint8_t ft_type; /**< Flow table type, Rx or Tx. */
 457         void *action; /**< Pointer to the rdma core action. */
 458 };
 459
 460 /* Port ID resource structure. */
 461 struct mlx5_flow_dv_port_id_action_resource {
 462         ILIST_ENTRY(uint32_t)next;
 463         /* Pointer to next element. */
 464         rte_atomic32_t refcnt; /**< Reference counter. */
 465         void *action;
 466         /**< Action object. */
 467         uint32_t port_id; /**< Port ID value. */
 468 };
 469
 470 /* Push VLAN action resource structure */
 471 struct mlx5_flow_dv_push_vlan_action_resource {
 472         ILIST_ENTRY(uint32_t)next;
 473         /* Pointer to next element. */
 474         rte_atomic32_t refcnt; /**< Reference counter. */
 475         void *action; /**< Action object. */
 476         uint8_t ft_type; /**< Flow table type, Rx, Tx or FDB. */
 477         rte_be32_t vlan_tag; /**< VLAN tag value. */
 478 };
 479
 480 /* Metadata register copy table entry. */
 481 struct mlx5_flow_mreg_copy_resource {
 482         /*
 483          * Hash list entry for copy table.
 484          *  - Key is 32/64-bit MARK action ID.
 485          *  - MUST be the first entry.
 486          */
 487         struct mlx5_hlist_entry hlist_ent;
 488         LIST_ENTRY(mlx5_flow_mreg_copy_resource) next;
 489         /* List entry for device flows. */
 490         uint32_t refcnt; /* Reference counter. */
 491         uint32_t appcnt; /* Apply/Remove counter. */
 492         uint32_t idx;
 493         uint32_t rix_flow; /* Built flow for copy. */
 494 };
 495
 496 /* Table data structure of the hash organization. */
 497 struct mlx5_flow_tbl_data_entry {
 498         struct mlx5_hlist_entry entry;
 499         /**< hash list entry, 64-bits key inside. */
 500         struct mlx5_flow_tbl_resource tbl;
 501         /**< flow table resource. */
 502         LIST_HEAD(matchers, mlx5_flow_dv_matcher) matchers;
 503         /**< matchers' header associated with the flow table. */
 504         struct mlx5_flow_dv_jump_tbl_resource jump;
 505         /**< jump resource, at most one for each table created. */
 506         uint32_t idx; /**< index for the indexed mempool. */
 507 };
 508
 509 /* Verbs specification header. */
 510 struct ibv_spec_header {
 511         enum ibv_flow_spec_type type;
 512         uint16_t size;
 513 };
 514
 515 /* RSS description. */
 516 struct mlx5_flow_rss_desc {
 517         uint32_t level;
 518         uint32_t queue_num; /**< Number of entries in @p queue. */
 519         uint64_t types; /**< Specific RSS hash types (see ETH_RSS_*). */
 520         uint8_t key[MLX5_RSS_HASH_KEY_LEN]; /**< RSS hash key. */
 521         uint16_t queue[]; /**< Destination queues to redirect traffic to. */
 522 };
 523
 524 /* PMD flow priority for tunnel */
 525 #define MLX5_TUNNEL_PRIO_GET(rss_desc) \
 526         ((rss_desc)->level >= 2 ? MLX5_PRIORITY_MAP_L2 : MLX5_PRIORITY_MAP_L4)
 527
 528
 529 /** Device flow handle structure for DV mode only. */
 530 struct mlx5_flow_handle_dv {
 531         /* Flow DV api: */
 532         struct mlx5_flow_dv_matcher *matcher; /**< Cache to matcher. */
 533         struct mlx5_flow_dv_modify_hdr_resource *modify_hdr;
 534         /**< Pointer to modify header resource in cache. */
 535         uint32_t rix_encap_decap;
 536         /**< Index to encap/decap resource in cache. */
 537         uint32_t rix_push_vlan;
 538         /**< Index to push VLAN action resource in cache. */
 539         uint32_t rix_tag;
 540         /**< Index to the tag action. */
 541 } __rte_packed;
 542
 543 /** Device flow handle structure: used both for creating & destroying. */
 544 struct mlx5_flow_handle {
 545         SILIST_ENTRY(uint32_t)next;
 546         struct mlx5_vf_vlan vf_vlan; /**< Structure for VF VLAN workaround. */
 547         /**< Index to next device flow handle. */
 548         uint64_t layers;
 549         /**< Bit-fields of present layers, see MLX5_FLOW_LAYER_*. */
 550         void *drv_flow; /**< pointer to driver flow object. */
 551         uint32_t split_flow_id:28; /**< Sub flow unique match flow id. */
 552         uint32_t mark:1; /**< Metadate rxq mark flag. */
 553         uint32_t fate_action:3; /**< Fate action type. */
 554         union {
 555                 uint32_t rix_hrxq; /**< Hash Rx queue object index. */
 556                 uint32_t rix_jump; /**< Index to the jump action resource. */
 557                 uint32_t rix_port_id_action;
 558                 /**< Index to port ID action resource. */
 559                 uint32_t rix_fate;
 560                 /**< Generic value indicates the fate action. */
 561                 uint32_t rix_default_fate;
 562                 /**< Indicates default miss fate action. */
 563         };
 564 #ifdef HAVE_IBV_FLOW_DV_SUPPORT
 565         struct mlx5_flow_handle_dv dvh;
 566 #endif
 567 } __rte_packed;
 568
 569 /*
 570  * Size for Verbs device flow handle structure only. Do not use the DV only
 571  * structure in Verbs. No DV flows attributes will be accessed.
 572  * Macro offsetof() could also be used here.
 573  */
 574 #ifdef HAVE_IBV_FLOW_DV_SUPPORT
 575 #define MLX5_FLOW_HANDLE_VERBS_SIZE \
 576         (sizeof(struct mlx5_flow_handle) - sizeof(struct mlx5_flow_handle_dv))
 577 #else
 578 #define MLX5_FLOW_HANDLE_VERBS_SIZE (sizeof(struct mlx5_flow_handle))
 579 #endif
 580
 581 /*
 582  * Max number of actions per DV flow.
 583  * See CREATE_FLOW_MAX_FLOW_ACTIONS_SUPPORTED
 584  * in rdma-core file providers/mlx5/verbs.c.
 585  */
 586 #define MLX5_DV_MAX_NUMBER_OF_ACTIONS 8
 587
 588 /** Device flow structure only for DV flow creation. */
 589 struct mlx5_flow_dv_workspace {
 590         uint32_t group; /**< The group index. */
 591         uint8_t transfer; /**< 1 if the flow is E-Switch flow. */
 592         int actions_n; /**< number of actions. */
 593         void *actions[MLX5_DV_MAX_NUMBER_OF_ACTIONS]; /**< Action list. */
 594         struct mlx5_flow_dv_encap_decap_resource *encap_decap;
 595         /**< Pointer to encap/decap resource in cache. */
 596         struct mlx5_flow_dv_push_vlan_action_resource *push_vlan_res;
 597         /**< Pointer to push VLAN action resource in cache. */
 598         struct mlx5_flow_dv_tag_resource *tag_resource;
 599         /**< pointer to the tag action. */
 600         struct mlx5_flow_dv_port_id_action_resource *port_id_action;
 601         /**< Pointer to port ID action resource. */
 602         struct mlx5_flow_dv_jump_tbl_resource *jump;
 603         /**< Pointer to the jump action resource. */
 604         struct mlx5_flow_dv_match_params value;
 605         /**< Holds the value that the packet is compared to. */
 606 };
 607
 608 /*
 609  * Maximal Verbs flow specifications & actions size.
 610  * Some elements are mutually exclusive, but enough space should be allocated.
 611  * Tunnel cases: 1. Max 2 Ethernet + IP(v6 len > v4 len) + TCP/UDP headers.
 612  *               2. One tunnel header (exception: GRE + MPLS),
 613  *                  SPEC length: GRE == tunnel.
 614  * Actions: 1. 1 Mark OR Flag.
 615  *          2. 1 Drop (if any).
 616  *          3. No limitation for counters, but it makes no sense to support too
 617  *             many counters in a single device flow.
 618  */
 619 #ifdef HAVE_IBV_DEVICE_MPLS_SUPPORT
 620 #define MLX5_VERBS_MAX_SPEC_SIZE \
 621                 ( \
 622                         (2 * (sizeof(struct ibv_flow_spec_eth) + \
 623                               sizeof(struct ibv_flow_spec_ipv6) + \
 624                               sizeof(struct ibv_flow_spec_tcp_udp)) + \
 625                         sizeof(struct ibv_flow_spec_gre) + \
 626                         sizeof(struct ibv_flow_spec_mpls)) \
 627                 )
 628 #else
 629 #define MLX5_VERBS_MAX_SPEC_SIZE \
 630                 ( \
 631                         (2 * (sizeof(struct ibv_flow_spec_eth) + \
 632                               sizeof(struct ibv_flow_spec_ipv6) + \
 633                               sizeof(struct ibv_flow_spec_tcp_udp)) + \
 634                         sizeof(struct ibv_flow_spec_tunnel)) \
 635                 )
 636 #endif
 637
 638 #if defined(HAVE_IBV_DEVICE_COUNTERS_SET_V42) || \
 639         defined(HAVE_IBV_DEVICE_COUNTERS_SET_V45)
 640 #define MLX5_VERBS_MAX_ACT_SIZE \
 641                 ( \
 642                         sizeof(struct ibv_flow_spec_action_tag) + \
 643                         sizeof(struct ibv_flow_spec_action_drop) + \
 644                         sizeof(struct ibv_flow_spec_counter_action) * 4 \
 645                 )
 646 #else
 647 #define MLX5_VERBS_MAX_ACT_SIZE \
 648                 ( \
 649                         sizeof(struct ibv_flow_spec_action_tag) + \
 650                         sizeof(struct ibv_flow_spec_action_drop) \
 651                 )
 652 #endif
 653
 654 #define MLX5_VERBS_MAX_SPEC_ACT_SIZE \
 655                 (MLX5_VERBS_MAX_SPEC_SIZE + MLX5_VERBS_MAX_ACT_SIZE)
 656
 657 /** Device flow structure only for Verbs flow creation. */
 658 struct mlx5_flow_verbs_workspace {
 659         unsigned int size; /**< Size of the attribute. */
 660         struct ibv_flow_attr attr; /**< Verbs flow attribute buffer. */
 661         uint8_t specs[MLX5_VERBS_MAX_SPEC_ACT_SIZE];
 662         /**< Specifications & actions buffer of verbs flow. */
 663 };
 664
 665 /** Maximal number of device sub-flows supported. */
 666 #define MLX5_NUM_MAX_DEV_FLOWS 32
 667
 668 /** Device flow structure. */
 669 struct mlx5_flow {
 670         struct rte_flow *flow; /**< Pointer to the main flow. */
 671         uint32_t flow_idx; /**< The memory pool index to the main flow. */
 672         uint64_t hash_fields; /**< Hash Rx queue hash fields. */
 673         uint64_t act_flags;
 674         /**< Bit-fields of detected actions, see MLX5_FLOW_ACTION_*. */
 675         bool external; /**< true if the flow is created external to PMD. */
 676         uint8_t ingress; /**< 1 if the flow is ingress. */
 677         union {
 678 #ifdef HAVE_IBV_FLOW_DV_SUPPORT
 679                 struct mlx5_flow_dv_workspace dv;
 680 #endif
 681                 struct mlx5_flow_verbs_workspace verbs;
 682         };
 683         struct mlx5_flow_handle *handle;
 684         uint32_t handle_idx; /* Index of the mlx5 flow handle memory. */
 685 };
 686
 687 /* Flow meter state. */
 688 #define MLX5_FLOW_METER_DISABLE 0
 689 #define MLX5_FLOW_METER_ENABLE 1
 690
 691 #define MLX5_MAN_WIDTH 8
 692 /* Modify this value if enum rte_mtr_color changes. */
 693 #define RTE_MTR_DROPPED RTE_COLORS
 694
 695 /* Meter policer statistics */
 696 struct mlx5_flow_policer_stats {
 697         uint32_t cnt[RTE_COLORS + 1];
 698         /**< Color counter, extra for drop. */
 699         uint64_t stats_mask;
 700         /**< Statistics mask for the colors. */
 701 };
 702
 703 /* Meter table structure. */
 704 struct mlx5_meter_domain_info {
 705         struct mlx5_flow_tbl_resource *tbl;
 706         /**< Meter table. */
 707         struct mlx5_flow_tbl_resource *sfx_tbl;
 708         /**< Meter suffix table. */
 709         void *any_matcher;
 710         /**< Meter color not match default criteria. */
 711         void *color_matcher;
 712         /**< Meter color match criteria. */
 713         void *jump_actn;
 714         /**< Meter match action. */
 715         void *policer_rules[RTE_MTR_DROPPED + 1];
 716         /**< Meter policer for the match. */
 717 };
 718
 719 /* Meter table set for TX RX FDB. */
 720 struct mlx5_meter_domains_infos {
 721         uint32_t ref_cnt;
 722         /**< Table user count. */
 723         struct mlx5_meter_domain_info egress;
 724         /**< TX meter table. */
 725         struct mlx5_meter_domain_info ingress;
 726         /**< RX meter table. */
 727         struct mlx5_meter_domain_info transfer;
 728         /**< FDB meter table. */
 729         void *drop_actn;
 730         /**< Drop action as not matched. */
 731         void *count_actns[RTE_MTR_DROPPED + 1];
 732         /**< Counters for match and unmatched statistics. */
 733         uint32_t fmp[MLX5_ST_SZ_DW(flow_meter_parameters)];
 734         /**< Flow meter parameter. */
 735         size_t fmp_size;
 736         /**< Flow meter parameter size. */
 737         void *meter_action;
 738         /**< Flow meter action. */
 739 };
 740
 741 /* Meter parameter structure. */
 742 struct mlx5_flow_meter {
 743         TAILQ_ENTRY(mlx5_flow_meter) next;
 744         /**< Pointer to the next flow meter structure. */
 745         uint32_t idx; /* Index to meter object. */
 746         uint32_t meter_id;
 747         /**< Meter id. */
 748         struct mlx5_flow_meter_profile *profile;
 749         /**< Meter profile parameters. */
 750
 751         /** Policer actions (per meter output color). */
 752         enum rte_mtr_policer_action action[RTE_COLORS];
 753
 754         /** Set of stats counters to be enabled.
 755          * @see enum rte_mtr_stats_type
 756          */
 757         uint64_t stats_mask;
 758
 759         /**< Rule applies to ingress traffic. */
 760         uint32_t ingress:1;
 761
 762         /**< Rule applies to egress traffic. */
 763         uint32_t egress:1;
 764         /**
 765          * Instead of simply matching the properties of traffic as it would
 766          * appear on a given DPDK port ID, enabling this attribute transfers
 767          * a flow rule to the lowest possible level of any device endpoints
 768          * found in the pattern.
 769          *
 770          * When supported, this effectively enables an application to
 771          * re-route traffic not necessarily intended for it (e.g. coming
 772          * from or addressed to different physical ports, VFs or
 773          * applications) at the device level.
 774          *
 775          * It complements the behavior of some pattern items such as
 776          * RTE_FLOW_ITEM_TYPE_PHY_PORT and is meaningless without them.
 777          *
 778          * When transferring flow rules, ingress and egress attributes keep
 779          * their original meaning, as if processing traffic emitted or
 780          * received by the application.
 781          */
 782         uint32_t transfer:1;
 783         struct mlx5_meter_domains_infos *mfts;
 784         /**< Flow table created for this meter. */
 785         struct mlx5_flow_policer_stats policer_stats;
 786         /**< Meter policer statistics. */
 787         uint32_t ref_cnt;
 788         /**< Use count. */
 789         uint32_t active_state:1;
 790         /**< Meter state. */
 791         uint32_t shared:1;
 792         /**< Meter shared or not. */
 793 };
 794
 795 /* RFC2697 parameter structure. */
 796 struct mlx5_flow_meter_srtcm_rfc2697_prm {
 797         /* green_saturation_value = cbs_mantissa * 2^cbs_exponent */
 798         uint32_t cbs_exponent:5;
 799         uint32_t cbs_mantissa:8;
 800         /* cir = 8G * cir_mantissa * 1/(2^cir_exponent) Bytes/Sec */
 801         uint32_t cir_exponent:5;
 802         uint32_t cir_mantissa:8;
 803         /* yellow _saturation_value = ebs_mantissa * 2^ebs_exponent */
 804         uint32_t ebs_exponent:5;
 805         uint32_t ebs_mantissa:8;
 806 };
 807
 808 /* Flow meter profile structure. */
 809 struct mlx5_flow_meter_profile {
 810         TAILQ_ENTRY(mlx5_flow_meter_profile) next;
 811         /**< Pointer to the next flow meter structure. */
 812         uint32_t meter_profile_id; /**< Profile id. */
 813         struct rte_mtr_meter_profile profile; /**< Profile detail. */
 814         union {
 815                 struct mlx5_flow_meter_srtcm_rfc2697_prm srtcm_prm;
 816                 /**< srtcm_rfc2697 struct. */
 817         };
 818         uint32_t ref_cnt; /**< Use count. */
 819 };
 820
 821 /* Fdir flow structure */
 822 struct mlx5_fdir_flow {
 823         LIST_ENTRY(mlx5_fdir_flow) next; /* Pointer to the next element. */
 824         struct mlx5_fdir *fdir; /* Pointer to fdir. */
 825         uint32_t rix_flow; /* Index to flow. */
 826 };
 827
 828 #define HAIRPIN_FLOW_ID_BITS 28
 829
 830 /* Flow structure. */
 831 struct rte_flow {
 832         ILIST_ENTRY(uint32_t)next; /**< Index to the next flow structure. */
 833         uint32_t dev_handles;
 834         /**< Device flow handles that are part of the flow. */
 835         uint32_t drv_type:2; /**< Driver type. */
 836         uint32_t fdir:1; /**< Identifier of associated FDIR if any. */
 837         uint32_t hairpin_flow_id:HAIRPIN_FLOW_ID_BITS;
 838         /**< The flow id used for hairpin. */
 839         uint32_t copy_applied:1; /**< The MARK copy Flow os applied. */
 840         uint32_t rix_mreg_copy;
 841         /**< Index to metadata register copy table resource. */
 842         uint32_t counter; /**< Holds flow counter. */
 843         uint16_t meter; /**< Holds flow meter id. */
 844 } __rte_packed;
 845
 846 typedef int (*mlx5_flow_validate_t)(struct rte_eth_dev *dev,
 847                                     const struct rte_flow_attr *attr,
 848                                     const struct rte_flow_item items[],
 849                                     const struct rte_flow_action actions[],
 850                                     bool external,
 851                                     int hairpin,
 852                                     struct rte_flow_error *error);
 853 typedef struct mlx5_flow *(*mlx5_flow_prepare_t)
 854         (struct rte_eth_dev *dev, const struct rte_flow_attr *attr,
 855          const struct rte_flow_item items[],
 856          const struct rte_flow_action actions[], struct rte_flow_error *error);
 857 typedef int (*mlx5_flow_translate_t)(struct rte_eth_dev *dev,
 858                                      struct mlx5_flow *dev_flow,
 859                                      const struct rte_flow_attr *attr,
 860                                      const struct rte_flow_item items[],
 861                                      const struct rte_flow_action actions[],
 862                                      struct rte_flow_error *error);
 863 typedef int (*mlx5_flow_apply_t)(struct rte_eth_dev *dev, struct rte_flow *flow,
 864                                  struct rte_flow_error *error);
 865 typedef void (*mlx5_flow_remove_t)(struct rte_eth_dev *dev,
 866                                    struct rte_flow *flow);
 867 typedef void (*mlx5_flow_destroy_t)(struct rte_eth_dev *dev,
 868                                     struct rte_flow *flow);
 869 typedef int (*mlx5_flow_query_t)(struct rte_eth_dev *dev,
 870                                  struct rte_flow *flow,
 871                                  const struct rte_flow_action *actions,
 872                                  void *data,
 873                                  struct rte_flow_error *error);
 874 typedef struct mlx5_meter_domains_infos *(*mlx5_flow_create_mtr_tbls_t)
 875                                             (struct rte_eth_dev *dev,
 876                                              const struct mlx5_flow_meter *fm);
 877 typedef int (*mlx5_flow_destroy_mtr_tbls_t)(struct rte_eth_dev *dev,
 878                                         struct mlx5_meter_domains_infos *tbls);
 879 typedef int (*mlx5_flow_create_policer_rules_t)
 880                                         (struct rte_eth_dev *dev,
 881                                          struct mlx5_flow_meter *fm,
 882                                          const struct rte_flow_attr *attr);
 883 typedef int (*mlx5_flow_destroy_policer_rules_t)
 884                                         (struct rte_eth_dev *dev,
 885                                          const struct mlx5_flow_meter *fm,
 886                                          const struct rte_flow_attr *attr);
 887 typedef uint32_t (*mlx5_flow_counter_alloc_t)
 888                                    (struct rte_eth_dev *dev);
 889 typedef void (*mlx5_flow_counter_free_t)(struct rte_eth_dev *dev,
 890                                          uint32_t cnt);
 891 typedef int (*mlx5_flow_counter_query_t)(struct rte_eth_dev *dev,
 892                                          uint32_t cnt,
 893                                          bool clear, uint64_t *pkts,
 894                                          uint64_t *bytes);
 895 typedef int (*mlx5_flow_get_aged_flows_t)
 896                                         (struct rte_eth_dev *dev,
 897                                          void **context,
 898                                          uint32_t nb_contexts,
 899                                          struct rte_flow_error *error);
 900 struct mlx5_flow_driver_ops {
 901         mlx5_flow_validate_t validate;
 902         mlx5_flow_prepare_t prepare;
 903         mlx5_flow_translate_t translate;
 904         mlx5_flow_apply_t apply;
 905         mlx5_flow_remove_t remove;
 906         mlx5_flow_destroy_t destroy;
 907         mlx5_flow_query_t query;
 908         mlx5_flow_create_mtr_tbls_t create_mtr_tbls;
 909         mlx5_flow_destroy_mtr_tbls_t destroy_mtr_tbls;
 910         mlx5_flow_create_policer_rules_t create_policer_rules;
 911         mlx5_flow_destroy_policer_rules_t destroy_policer_rules;
 912         mlx5_flow_counter_alloc_t counter_alloc;
 913         mlx5_flow_counter_free_t counter_free;
 914         mlx5_flow_counter_query_t counter_query;
 915         mlx5_flow_get_aged_flows_t get_aged_flows;
 916 };
 917
 918 /* mlx5_flow.c */
 919
 920 struct mlx5_flow_id_pool *mlx5_flow_id_pool_alloc(uint32_t max_id);
 921 void mlx5_flow_id_pool_release(struct mlx5_flow_id_pool *pool);
 922 uint32_t mlx5_flow_id_get(struct mlx5_flow_id_pool *pool, uint32_t *id);
 923 uint32_t mlx5_flow_id_release(struct mlx5_flow_id_pool *pool,
 924                               uint32_t id);
 925 int mlx5_flow_group_to_table(const struct rte_flow_attr *attributes,
 926                              bool external, uint32_t group, bool fdb_def_rule,
 927                              uint32_t *table, struct rte_flow_error *error);
 928 uint64_t mlx5_flow_hashfields_adjust(struct mlx5_flow_rss_desc *rss_desc,
 929                                      int tunnel, uint64_t layer_types,
 930                                      uint64_t hash_fields);
 931 int mlx5_flow_discover_priorities(struct rte_eth_dev *dev);
 932 uint32_t mlx5_flow_adjust_priority(struct rte_eth_dev *dev, int32_t priority,
 933                                    uint32_t subpriority);
 934 int mlx5_flow_get_reg_id(struct rte_eth_dev *dev,
 935                                      enum mlx5_feature_name feature,
 936                                      uint32_t id,
 937                                      struct rte_flow_error *error);
 938 const struct rte_flow_action *mlx5_flow_find_action
 939                                         (const struct rte_flow_action *actions,
 940                                          enum rte_flow_action_type action);
 941 int mlx5_flow_validate_action_count(struct rte_eth_dev *dev,
 942                                     const struct rte_flow_attr *attr,
 943                                     struct rte_flow_error *error);
 944 int mlx5_flow_validate_action_drop(uint64_t action_flags,
 945                                    const struct rte_flow_attr *attr,
 946                                    struct rte_flow_error *error);
 947 int mlx5_flow_validate_action_flag(uint64_t action_flags,
 948                                    const struct rte_flow_attr *attr,
 949                                    struct rte_flow_error *error);
 950 int mlx5_flow_validate_action_mark(const struct rte_flow_action *action,
 951                                    uint64_t action_flags,
 952                                    const struct rte_flow_attr *attr,
 953                                    struct rte_flow_error *error);
 954 int mlx5_flow_validate_action_queue(const struct rte_flow_action *action,
 955                                     uint64_t action_flags,
 956                                     struct rte_eth_dev *dev,
 957                                     const struct rte_flow_attr *attr,
 958                                     struct rte_flow_error *error);
 959 int mlx5_flow_validate_action_rss(const struct rte_flow_action *action,
 960                                   uint64_t action_flags,
 961                                   struct rte_eth_dev *dev,
 962                                   const struct rte_flow_attr *attr,
 963                                   uint64_t item_flags,
 964                                   struct rte_flow_error *error);
 965 int mlx5_flow_validate_action_default_miss(uint64_t action_flags,
 966                                 const struct rte_flow_attr *attr,
 967                                 struct rte_flow_error *error);
 968 int mlx5_flow_validate_attributes(struct rte_eth_dev *dev,
 969                                   const struct rte_flow_attr *attributes,
 970                                   struct rte_flow_error *error);
 971 int mlx5_flow_item_acceptable(const struct rte_flow_item *item,
 972                               const uint8_t *mask,
 973                               const uint8_t *nic_mask,
 974                               unsigned int size,
 975                               struct rte_flow_error *error);
 976 int mlx5_flow_validate_item_eth(const struct rte_flow_item *item,
 977                                 uint64_t item_flags,
 978                                 struct rte_flow_error *error);
 979 int mlx5_flow_validate_item_gre(const struct rte_flow_item *item,
 980                                 uint64_t item_flags,
 981                                 uint8_t target_protocol,
 982                                 struct rte_flow_error *error);
 983 int mlx5_flow_validate_item_gre_key(const struct rte_flow_item *item,
 984                                     uint64_t item_flags,
 985                                     const struct rte_flow_item *gre_item,
 986                                     struct rte_flow_error *error);
 987 int mlx5_flow_validate_item_ipv4(const struct rte_flow_item *item,
 988                                  uint64_t item_flags,
 989                                  uint64_t last_item,
 990                                  uint16_t ether_type,
 991                                  const struct rte_flow_item_ipv4 *acc_mask,
 992                                  struct rte_flow_error *error);
 993 int mlx5_flow_validate_item_ipv6(const struct rte_flow_item *item,
 994                                  uint64_t item_flags,
 995                                  uint64_t last_item,
 996                                  uint16_t ether_type,
 997                                  const struct rte_flow_item_ipv6 *acc_mask,
 998                                  struct rte_flow_error *error);
 999 int mlx5_flow_validate_item_mpls(struct rte_eth_dev *dev,
1000                                  const struct rte_flow_item *item,
1001                                  uint64_t item_flags,
1002                                  uint64_t prev_layer,
1003                                  struct rte_flow_error *error);
1004 int mlx5_flow_validate_item_tcp(const struct rte_flow_item *item,
1005                                 uint64_t item_flags,
1006                                 uint8_t target_protocol,
1007                                 const struct rte_flow_item_tcp *flow_mask,
1008                                 struct rte_flow_error *error);
1009 int mlx5_flow_validate_item_udp(const struct rte_flow_item *item,
1010                                 uint64_t item_flags,
1011                                 uint8_t target_protocol,
1012                                 struct rte_flow_error *error);
1013 int mlx5_flow_validate_item_vlan(const struct rte_flow_item *item,
1014                                  uint64_t item_flags,
1015                                  struct rte_eth_dev *dev,
1016                                  struct rte_flow_error *error);
1017 int mlx5_flow_validate_item_vxlan(const struct rte_flow_item *item,
1018                                   uint64_t item_flags,
1019                                   struct rte_flow_error *error);
1020 int mlx5_flow_validate_item_vxlan_gpe(const struct rte_flow_item *item,
1021                                       uint64_t item_flags,
1022                                       struct rte_eth_dev *dev,
1023                                       struct rte_flow_error *error);
1024 int mlx5_flow_validate_item_icmp(const struct rte_flow_item *item,
1025                                  uint64_t item_flags,
1026                                  uint8_t target_protocol,
1027                                  struct rte_flow_error *error);
1028 int mlx5_flow_validate_item_icmp6(const struct rte_flow_item *item,
1029                                    uint64_t item_flags,
1030                                    uint8_t target_protocol,
1031                                    struct rte_flow_error *error);
1032 int mlx5_flow_validate_item_nvgre(const struct rte_flow_item *item,
1033                                   uint64_t item_flags,
1034                                   uint8_t target_protocol,
1035                                   struct rte_flow_error *error);
1036 int mlx5_flow_validate_item_geneve(const struct rte_flow_item *item,
1037                                    uint64_t item_flags,
1038                                    struct rte_eth_dev *dev,
1039                                    struct rte_flow_error *error);
1040 int mlx5_flow_validate_item_ecpri(const struct rte_flow_item *item,
1041                                   uint64_t item_flags,
1042                                   uint64_t last_item,
1043                                   uint16_t ether_type,
1044                                   const struct rte_flow_item_ecpri *acc_mask,
1045                                   struct rte_flow_error *error);
1046 struct mlx5_meter_domains_infos *mlx5_flow_create_mtr_tbls
1047                                         (struct rte_eth_dev *dev,
1048                                          const struct mlx5_flow_meter *fm);
1049 int mlx5_flow_destroy_mtr_tbls(struct rte_eth_dev *dev,
1050                                struct mlx5_meter_domains_infos *tbl);
1051 int mlx5_flow_create_policer_rules(struct rte_eth_dev *dev,
1052                                    struct mlx5_flow_meter *fm,
1053                                    const struct rte_flow_attr *attr);
1054 int mlx5_flow_destroy_policer_rules(struct rte_eth_dev *dev,
1055                                     struct mlx5_flow_meter *fm,
1056                                     const struct rte_flow_attr *attr);
1057 int mlx5_flow_meter_flush(struct rte_eth_dev *dev,
1058                           struct rte_mtr_error *error);
1059 #endif /* RTE_PMD_MLX5_FLOW_H_ */