drivers/net/mlx5/mlx5_prm.h

   1 /*-
   2  *   BSD LICENSE
   3  *
   4  *   Copyright 2016 6WIND S.A.
   5  *   Copyright 2016 Mellanox.
   6  *
   7  *   Redistribution and use in source and binary forms, with or without
   8  *   modification, are permitted provided that the following conditions
   9  *   are met:
  10  *
  11  *     * Redistributions of source code must retain the above copyright
  12  *       notice, this list of conditions and the following disclaimer.
  13  *     * Redistributions in binary form must reproduce the above copyright
  14  *       notice, this list of conditions and the following disclaimer in
  15  *       the documentation and/or other materials provided with the
  16  *       distribution.
  17  *     * Neither the name of 6WIND S.A. nor the names of its
  18  *       contributors may be used to endorse or promote products derived
  19  *       from this software without specific prior written permission.
  20  *
  21  *   THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  22  *   "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  23  *   LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR
  24  *   A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT
  25  *   OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,
  26  *   SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT
  27  *   LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,
  28  *   DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY
  29  *   THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  30  *   (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE
  31  *   OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  32  */
  33
  34 #ifndef RTE_PMD_MLX5_PRM_H_
  35 #define RTE_PMD_MLX5_PRM_H_
  36
  37 /* Verbs header. */
  38 /* ISO C doesn't support unnamed structs/unions, disabling -pedantic. */
  39 #ifdef PEDANTIC
  40 #pragma GCC diagnostic ignored "-Wpedantic"
  41 #endif
  42 #include <infiniband/mlx5_hw.h>
  43 #ifdef PEDANTIC
  44 #pragma GCC diagnostic error "-Wpedantic"
  45 #endif
  46
  47 #include "mlx5_autoconf.h"
  48
  49 /* Get CQE owner bit. */
  50 #define MLX5_CQE_OWNER(op_own) ((op_own) & MLX5_CQE_OWNER_MASK)
  51
  52 /* Get CQE format. */
  53 #define MLX5_CQE_FORMAT(op_own) (((op_own) & MLX5E_CQE_FORMAT_MASK) >> 2)
  54
  55 /* Get CQE opcode. */
  56 #define MLX5_CQE_OPCODE(op_own) (((op_own) & 0xf0) >> 4)
  57
  58 /* Get CQE solicited event. */
  59 #define MLX5_CQE_SE(op_own) (((op_own) >> 1) & 1)
  60
  61 /* Invalidate a CQE. */
  62 #define MLX5_CQE_INVALIDATE (MLX5_CQE_INVALID << 4)
  63
  64 /* CQE value to inform that VLAN is stripped. */
  65 #define MLX5_CQE_VLAN_STRIPPED 0x1
  66
  67 /* Maximum number of packets a multi-packet WQE can handle. */
  68 #define MLX5_MPW_DSEG_MAX 5
  69
  70 /* WQE DWORD size */
  71 #define MLX5_WQE_DWORD_SIZE 16
  72
  73 /* WQE size */
  74 #define MLX5_WQE_SIZE (4 * MLX5_WQE_DWORD_SIZE)
  75
  76 /* Compute the number of DS. */
  77 #define MLX5_WQE_DS(n) \
  78         (((n) + MLX5_WQE_DWORD_SIZE - 1) / MLX5_WQE_DWORD_SIZE)
  79
  80 /* Room for inline data in multi-packet WQE. */
  81 #define MLX5_MWQE64_INL_DATA 28
  82
  83 #ifndef HAVE_VERBS_MLX5_OPCODE_TSO
  84 #define MLX5_OPCODE_TSO MLX5_OPCODE_LSO_MPW /* Compat with OFED 3.3. */
  85 #endif
  86
  87 /* Subset of struct mlx5_wqe_eth_seg. */
  88 struct mlx5_wqe_eth_seg_small {
  89         uint32_t rsvd0;
  90         uint8_t cs_flags;
  91         uint8_t rsvd1;
  92         uint16_t mss;
  93         uint32_t rsvd2;
  94         uint16_t inline_hdr_sz;
  95         uint8_t inline_hdr[2];
  96 };
  97
  98 struct mlx5_wqe_inl_small {
  99         uint32_t byte_cnt;
 100         uint8_t raw;
 101 };
 102
 103 /* Small common part of the WQE. */
 104 struct mlx5_wqe {
 105         uint32_t ctrl[4];
 106         struct mlx5_wqe_eth_seg_small eseg;
 107 };
 108
 109 /* WQE. */
 110 struct mlx5_wqe64 {
 111         struct mlx5_wqe hdr;
 112         uint8_t raw[32];
 113 } __rte_aligned(64);
 114
 115 /* MPW session status. */
 116 enum mlx5_mpw_state {
 117         MLX5_MPW_STATE_OPENED,
 118         MLX5_MPW_INL_STATE_OPENED,
 119         MLX5_MPW_STATE_CLOSED,
 120 };
 121
 122 /* MPW session descriptor. */
 123 struct mlx5_mpw {
 124         enum mlx5_mpw_state state;
 125         unsigned int pkts_n;
 126         unsigned int len;
 127         unsigned int total_len;
 128         volatile struct mlx5_wqe *wqe;
 129         union {
 130                 volatile struct mlx5_wqe_data_seg *dseg[MLX5_MPW_DSEG_MAX];
 131                 volatile uint8_t *raw;
 132         } data;
 133 };
 134
 135 /* CQ element structure - should be equal to the cache line size */
 136 struct mlx5_cqe {
 137 #if (RTE_CACHE_LINE_SIZE == 128)
 138         uint8_t padding[64];
 139 #endif
 140         struct mlx5_cqe64 cqe64;
 141 };
 142
 143 #endif /* RTE_PMD_MLX5_PRM_H_ */