drivers/net/mlx5/mlx5_rx.h

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  * Copyright 2021 6WIND S.A.
   3  * Copyright 2021 Mellanox Technologies, Ltd
   4  */
   5
   6 #ifndef RTE_PMD_MLX5_RX_H_
   7 #define RTE_PMD_MLX5_RX_H_
   8
   9 #include <stdint.h>
  10 #include <sys/queue.h>
  11
  12 #include <rte_mbuf.h>
  13 #include <rte_mempool.h>
  14 #include <rte_common.h>
  15 #include <rte_spinlock.h>
  16
  17 #include <mlx5_common_mr.h>
  18
  19 #include "mlx5.h"
  20 #include "mlx5_autoconf.h"
  21
  22 /* Support tunnel matching. */
  23 #define MLX5_FLOW_TUNNEL 10
  24
  25 #define RXQ_PORT(rxq_ctrl) LIST_FIRST(&(rxq_ctrl)->owners)->priv
  26 #define RXQ_DEV(rxq_ctrl) ETH_DEV(RXQ_PORT(rxq_ctrl))
  27 #define RXQ_PORT_ID(rxq_ctrl) PORT_ID(RXQ_PORT(rxq_ctrl))
  28
  29 /* First entry must be NULL for comparison. */
  30 #define mlx5_mr_btree_len(bt) ((bt)->len - 1)
  31
  32 struct mlx5_rxq_stats {
  33 #ifdef MLX5_PMD_SOFT_COUNTERS
  34         uint64_t ipackets; /**< Total of successfully received packets. */
  35         uint64_t ibytes; /**< Total of successfully received bytes. */
  36 #endif
  37         uint64_t idropped; /**< Total of packets dropped when RX ring full. */
  38         uint64_t rx_nombuf; /**< Total of RX mbuf allocation failures. */
  39 };
  40
  41 /* Compressed CQE context. */
  42 struct rxq_zip {
  43         uint16_t ai; /* Array index. */
  44         uint16_t ca; /* Current array index. */
  45         uint16_t na; /* Next array index. */
  46         uint16_t cq_ci; /* The next CQE. */
  47         uint32_t cqe_cnt; /* Number of CQEs. */
  48 };
  49
  50 /* Get pointer to the first stride. */
  51 #define mlx5_mprq_buf_addr(ptr, strd_n) (RTE_PTR_ADD((ptr), \
  52                                 sizeof(struct mlx5_mprq_buf) + \
  53                                 (strd_n) * \
  54                                 sizeof(struct rte_mbuf_ext_shared_info) + \
  55                                 RTE_PKTMBUF_HEADROOM))
  56
  57 #define MLX5_MIN_SINGLE_STRIDE_LOG_NUM_BYTES 6
  58 #define MLX5_MIN_SINGLE_WQE_LOG_NUM_STRIDES 9
  59
  60 enum mlx5_rxq_err_state {
  61         MLX5_RXQ_ERR_STATE_NO_ERROR = 0,
  62         MLX5_RXQ_ERR_STATE_NEED_RESET,
  63         MLX5_RXQ_ERR_STATE_NEED_READY,
  64 };
  65
  66 enum mlx5_rqx_code {
  67         MLX5_RXQ_CODE_EXIT = 0,
  68         MLX5_RXQ_CODE_NOMBUF,
  69         MLX5_RXQ_CODE_DROPPED,
  70 };
  71
  72 struct mlx5_eth_rxseg {
  73         struct rte_mempool *mp; /**< Memory pool to allocate segment from. */
  74         uint16_t length; /**< Segment data length, configures split point. */
  75         uint16_t offset; /**< Data offset from beginning of mbuf data buffer. */
  76         uint32_t reserved; /**< Reserved field. */
  77 };
  78
  79 /* RX queue descriptor. */
  80 struct mlx5_rxq_data {
  81         unsigned int csum:1; /* Enable checksum offloading. */
  82         unsigned int hw_timestamp:1; /* Enable HW timestamp. */
  83         unsigned int rt_timestamp:1; /* Realtime timestamp format. */
  84         unsigned int vlan_strip:1; /* Enable VLAN stripping. */
  85         unsigned int crc_present:1; /* CRC must be subtracted. */
  86         unsigned int sges_n:3; /* Log 2 of SGEs (max buffers per packet). */
  87         unsigned int cqe_n:4; /* Log 2 of CQ elements. */
  88         unsigned int elts_n:4; /* Log 2 of Mbufs. */
  89         unsigned int rss_hash:1; /* RSS hash result is enabled. */
  90         unsigned int mark:1; /* Marked flow available on the queue. */
  91         unsigned int log_strd_num:5; /* Log 2 of the number of stride. */
  92         unsigned int log_strd_sz:4; /* Log 2 of stride size. */
  93         unsigned int strd_shift_en:1; /* Enable 2bytes shift on a stride. */
  94         unsigned int err_state:2; /* enum mlx5_rxq_err_state. */
  95         unsigned int strd_scatter_en:1; /* Scattered packets from a stride. */
  96         unsigned int lro:1; /* Enable LRO. */
  97         unsigned int dynf_meta:1; /* Dynamic metadata is configured. */
  98         unsigned int mcqe_format:3; /* CQE compression format. */
  99         unsigned int shared:1; /* Shared RXQ. */
 100         unsigned int delay_drop:1; /* Enable delay drop. */
 101         volatile uint32_t *rq_db;
 102         volatile uint32_t *cq_db;
 103         uint16_t port_id;
 104         uint32_t elts_ci;
 105         uint32_t rq_ci;
 106         uint16_t consumed_strd; /* Number of consumed strides in WQE. */
 107         uint32_t rq_pi;
 108         uint32_t cq_ci;
 109         uint16_t rq_repl_thresh; /* Threshold for buffer replenishment. */
 110         uint32_t byte_mask;
 111         union {
 112                 struct rxq_zip zip; /* Compressed context. */
 113                 uint16_t decompressed;
 114                 /* Number of ready mbufs decompressed from the CQ. */
 115         };
 116         struct mlx5_mr_ctrl mr_ctrl; /* MR control descriptor. */
 117         uint16_t mprq_max_memcpy_len; /* Maximum size of packet to memcpy. */
 118         volatile void *wqes;
 119         volatile struct mlx5_cqe(*cqes)[];
 120         struct rte_mbuf *(*elts)[];
 121         struct mlx5_mprq_buf *(*mprq_bufs)[];
 122         struct rte_mempool *mp;
 123         struct rte_mempool *mprq_mp; /* Mempool for Multi-Packet RQ. */
 124         struct mlx5_mprq_buf *mprq_repl; /* Stashed mbuf for replenish. */
 125         struct mlx5_dev_ctx_shared *sh; /* Shared context. */
 126         uint16_t idx; /* Queue index. */
 127         struct mlx5_rxq_stats stats;
 128         rte_xmm_t mbuf_initializer; /* Default rearm/flags for vectorized Rx. */
 129         struct rte_mbuf fake_mbuf; /* elts padding for vectorized Rx. */
 130         struct mlx5_uar_data uar_data; /* CQ doorbell. */
 131         uint32_t cqn; /* CQ number. */
 132         uint8_t cq_arm_sn; /* CQ arm seq number. */
 133         uint32_t tunnel; /* Tunnel information. */
 134         int timestamp_offset; /* Dynamic mbuf field for timestamp. */
 135         uint64_t timestamp_rx_flag; /* Dynamic mbuf flag for timestamp. */
 136         uint64_t flow_meta_mask;
 137         int32_t flow_meta_offset;
 138         uint32_t flow_meta_port_mask;
 139         uint32_t rxseg_n; /* Number of split segment descriptions. */
 140         struct mlx5_eth_rxseg rxseg[MLX5_MAX_RXQ_NSEG];
 141         /* Buffer split segment descriptions - sizes, offsets, pools. */
 142 } __rte_cache_aligned;
 143
 144 enum mlx5_rxq_type {
 145         MLX5_RXQ_TYPE_STANDARD, /* Standard Rx queue. */
 146         MLX5_RXQ_TYPE_HAIRPIN, /* Hairpin Rx queue. */
 147         MLX5_RXQ_TYPE_UNDEFINED,
 148 };
 149
 150 /* RX queue control descriptor. */
 151 struct mlx5_rxq_ctrl {
 152         struct mlx5_rxq_data rxq; /* Data path structure. */
 153         LIST_ENTRY(mlx5_rxq_ctrl) next; /* Pointer to the next element. */
 154         LIST_HEAD(priv, mlx5_rxq_priv) owners; /* Owner rxq list. */
 155         struct mlx5_rxq_obj *obj; /* Verbs/DevX elements. */
 156         struct mlx5_dev_ctx_shared *sh; /* Shared context. */
 157         enum mlx5_rxq_type type; /* Rxq type. */
 158         unsigned int socket; /* CPU socket ID for allocations. */
 159         LIST_ENTRY(mlx5_rxq_ctrl) share_entry; /* Entry in shared RXQ list. */
 160         uint32_t share_group; /* Group ID of shared RXQ. */
 161         uint16_t share_qid; /* Shared RxQ ID in group. */
 162         unsigned int started:1; /* Whether (shared) RXQ has been started. */
 163         unsigned int irq:1; /* Whether IRQ is enabled. */
 164         uint32_t flow_tunnels_n[MLX5_FLOW_TUNNEL]; /* Tunnels counters. */
 165         uint32_t wqn; /* WQ number. */
 166         uint32_t rxseg_n; /* Number of split segment descriptions. */
 167         struct rte_eth_rxseg_split rxseg[MLX5_MAX_RXQ_NSEG];
 168         /* Saved original buffer split segment configuration. */
 169         uint16_t dump_file_n; /* Number of dump files. */
 170 };
 171
 172 /* RX queue private data. */
 173 struct mlx5_rxq_priv {
 174         uint16_t idx; /* Queue index. */
 175         uint32_t refcnt; /* Reference counter. */
 176         struct mlx5_rxq_ctrl *ctrl; /* Shared Rx Queue. */
 177         LIST_ENTRY(mlx5_rxq_priv) owner_entry; /* Entry in shared rxq_ctrl. */
 178         struct mlx5_priv *priv; /* Back pointer to private data. */
 179         struct mlx5_devx_rq devx_rq;
 180         struct rte_eth_hairpin_conf hairpin_conf; /* Hairpin configuration. */
 181         uint32_t hairpin_status; /* Hairpin binding status. */
 182 };
 183
 184 /* mlx5_rxq.c */
 185
 186 extern uint8_t rss_hash_default_key[];
 187
 188 unsigned int mlx5_rxq_cqe_num(struct mlx5_rxq_data *rxq_data);
 189 int mlx5_mprq_free_mp(struct rte_eth_dev *dev);
 190 int mlx5_mprq_alloc_mp(struct rte_eth_dev *dev);
 191 int mlx5_rx_queue_start(struct rte_eth_dev *dev, uint16_t queue_id);
 192 int mlx5_rx_queue_stop(struct rte_eth_dev *dev, uint16_t queue_id);
 193 int mlx5_rx_queue_start_primary(struct rte_eth_dev *dev, uint16_t queue_id);
 194 int mlx5_rx_queue_stop_primary(struct rte_eth_dev *dev, uint16_t queue_id);
 195 int mlx5_rx_queue_setup(struct rte_eth_dev *dev, uint16_t idx, uint16_t desc,
 196                         unsigned int socket, const struct rte_eth_rxconf *conf,
 197                         struct rte_mempool *mp);
 198 int mlx5_rx_hairpin_queue_setup
 199         (struct rte_eth_dev *dev, uint16_t idx, uint16_t desc,
 200          const struct rte_eth_hairpin_conf *hairpin_conf);
 201 void mlx5_rx_queue_release(struct rte_eth_dev *dev, uint16_t qid);
 202 int mlx5_rx_intr_vec_enable(struct rte_eth_dev *dev);
 203 void mlx5_rx_intr_vec_disable(struct rte_eth_dev *dev);
 204 int mlx5_rx_intr_enable(struct rte_eth_dev *dev, uint16_t rx_queue_id);
 205 int mlx5_rx_intr_disable(struct rte_eth_dev *dev, uint16_t rx_queue_id);
 206 int mlx5_rxq_obj_verify(struct rte_eth_dev *dev);
 207 struct mlx5_rxq_ctrl *mlx5_rxq_new(struct rte_eth_dev *dev, uint16_t idx,
 208                                    uint16_t desc, unsigned int socket,
 209                                    const struct rte_eth_rxconf *conf,
 210                                    const struct rte_eth_rxseg_split *rx_seg,
 211                                    uint16_t n_seg);
 212 struct mlx5_rxq_ctrl *mlx5_rxq_hairpin_new
 213         (struct rte_eth_dev *dev, struct mlx5_rxq_priv *rxq, uint16_t desc,
 214          const struct rte_eth_hairpin_conf *hairpin_conf);
 215 struct mlx5_rxq_priv *mlx5_rxq_ref(struct rte_eth_dev *dev, uint16_t idx);
 216 uint32_t mlx5_rxq_deref(struct rte_eth_dev *dev, uint16_t idx);
 217 struct mlx5_rxq_priv *mlx5_rxq_get(struct rte_eth_dev *dev, uint16_t idx);
 218 struct mlx5_rxq_ctrl *mlx5_rxq_ctrl_get(struct rte_eth_dev *dev, uint16_t idx);
 219 struct mlx5_rxq_data *mlx5_rxq_data_get(struct rte_eth_dev *dev, uint16_t idx);
 220 int mlx5_rxq_release(struct rte_eth_dev *dev, uint16_t idx);
 221 int mlx5_rxq_verify(struct rte_eth_dev *dev);
 222 int rxq_alloc_elts(struct mlx5_rxq_ctrl *rxq_ctrl);
 223 int mlx5_ind_table_obj_verify(struct rte_eth_dev *dev);
 224 struct mlx5_ind_table_obj *mlx5_ind_table_obj_get(struct rte_eth_dev *dev,
 225                                                   const uint16_t *queues,
 226                                                   uint32_t queues_n);
 227 struct mlx5_ind_table_obj *mlx5_ind_table_obj_new(struct rte_eth_dev *dev,
 228                                                   const uint16_t *queues,
 229                                                   uint32_t queues_n,
 230                                                   bool standalone,
 231                                                   bool ref_qs);
 232 int mlx5_ind_table_obj_release(struct rte_eth_dev *dev,
 233                                struct mlx5_ind_table_obj *ind_tbl,
 234                                bool deref_rxqs);
 235 int mlx5_ind_table_obj_setup(struct rte_eth_dev *dev,
 236                              struct mlx5_ind_table_obj *ind_tbl,
 237                              bool ref_qs);
 238 int mlx5_ind_table_obj_modify(struct rte_eth_dev *dev,
 239                               struct mlx5_ind_table_obj *ind_tbl,
 240                               uint16_t *queues, const uint32_t queues_n,
 241                               bool standalone,
 242                               bool ref_new_qs, bool deref_old_qs);
 243 int mlx5_ind_table_obj_attach(struct rte_eth_dev *dev,
 244                               struct mlx5_ind_table_obj *ind_tbl);
 245 int mlx5_ind_table_obj_detach(struct rte_eth_dev *dev,
 246                               struct mlx5_ind_table_obj *ind_tbl);
 247 struct mlx5_list_entry *mlx5_hrxq_create_cb(void *tool_ctx, void *cb_ctx);
 248 int mlx5_hrxq_match_cb(void *tool_ctx, struct mlx5_list_entry *entry,
 249                        void *cb_ctx);
 250 void mlx5_hrxq_remove_cb(void *tool_ctx, struct mlx5_list_entry *entry);
 251 struct mlx5_list_entry *mlx5_hrxq_clone_cb(void *tool_ctx,
 252                                            struct mlx5_list_entry *entry,
 253                                            void *cb_ctx __rte_unused);
 254 void mlx5_hrxq_clone_free_cb(void *tool_ctx __rte_unused,
 255                              struct mlx5_list_entry *entry);
 256 struct mlx5_hrxq *mlx5_hrxq_get(struct rte_eth_dev *dev,
 257                        struct mlx5_flow_rss_desc *rss_desc);
 258 int mlx5_hrxq_obj_release(struct rte_eth_dev *dev, struct mlx5_hrxq *hrxq);
 259 int mlx5_hrxq_release(struct rte_eth_dev *dev, uint32_t hxrq_idx);
 260 uint32_t mlx5_hrxq_verify(struct rte_eth_dev *dev);
 261 enum mlx5_rxq_type mlx5_rxq_get_type(struct rte_eth_dev *dev, uint16_t idx);
 262 const struct rte_eth_hairpin_conf *mlx5_rxq_get_hairpin_conf
 263         (struct rte_eth_dev *dev, uint16_t idx);
 264 struct mlx5_hrxq *mlx5_drop_action_create(struct rte_eth_dev *dev);
 265 void mlx5_drop_action_destroy(struct rte_eth_dev *dev);
 266 uint64_t mlx5_get_rx_port_offloads(void);
 267 uint64_t mlx5_get_rx_queue_offloads(struct rte_eth_dev *dev);
 268 void mlx5_rxq_timestamp_set(struct rte_eth_dev *dev);
 269 int mlx5_hrxq_modify(struct rte_eth_dev *dev, uint32_t hxrq_idx,
 270                      const uint8_t *rss_key, uint32_t rss_key_len,
 271                      uint64_t hash_fields,
 272                      const uint16_t *queues, uint32_t queues_n);
 273
 274 /* mlx5_rx.c */
 275
 276 uint16_t mlx5_rx_burst(void *dpdk_rxq, struct rte_mbuf **pkts, uint16_t pkts_n);
 277 void mlx5_rxq_initialize(struct mlx5_rxq_data *rxq);
 278 __rte_noinline int mlx5_rx_err_handle(struct mlx5_rxq_data *rxq, uint8_t vec);
 279 void mlx5_mprq_buf_free(struct mlx5_mprq_buf *buf);
 280 uint16_t mlx5_rx_burst_mprq(void *dpdk_rxq, struct rte_mbuf **pkts,
 281                             uint16_t pkts_n);
 282 int mlx5_rx_descriptor_status(void *rx_queue, uint16_t offset);
 283 uint32_t mlx5_rx_queue_count(void *rx_queue);
 284 void mlx5_rxq_info_get(struct rte_eth_dev *dev, uint16_t queue_id,
 285                        struct rte_eth_rxq_info *qinfo);
 286 int mlx5_rx_burst_mode_get(struct rte_eth_dev *dev, uint16_t rx_queue_id,
 287                            struct rte_eth_burst_mode *mode);
 288 int mlx5_get_monitor_addr(void *rx_queue, struct rte_power_monitor_cond *pmc);
 289
 290 /* Vectorized version of mlx5_rx.c */
 291 int mlx5_rxq_check_vec_support(struct mlx5_rxq_data *rxq_data);
 292 int mlx5_check_vec_rx_support(struct rte_eth_dev *dev);
 293 uint16_t mlx5_rx_burst_vec(void *dpdk_rxq, struct rte_mbuf **pkts,
 294                            uint16_t pkts_n);
 295 uint16_t mlx5_rx_burst_mprq_vec(void *dpdk_rxq, struct rte_mbuf **pkts,
 296                                 uint16_t pkts_n);
 297
 298 static int mlx5_rxq_mprq_enabled(struct mlx5_rxq_data *rxq);
 299
 300 /**
 301  * Query LKey for an address on Rx. No need to flush local caches
 302  * as the Rx mempool database entries are valid for the lifetime of the queue.
 303  *
 304  * @param rxq
 305  *   Pointer to Rx queue structure.
 306  * @param addr
 307  *   Address to search.
 308  *
 309  * @return
 310  *   Searched LKey on success, UINT32_MAX on no match.
 311  *   This function always succeeds on valid input.
 312  */
 313 static __rte_always_inline uint32_t
 314 mlx5_rx_addr2mr(struct mlx5_rxq_data *rxq, uintptr_t addr)
 315 {
 316         struct mlx5_mr_ctrl *mr_ctrl = &rxq->mr_ctrl;
 317         struct rte_mempool *mp;
 318         uint32_t lkey;
 319
 320         /* Linear search on MR cache array. */
 321         lkey = mlx5_mr_lookup_lkey(mr_ctrl->cache, &mr_ctrl->mru,
 322                                    MLX5_MR_CACHE_N, addr);
 323         if (likely(lkey != UINT32_MAX))
 324                 return lkey;
 325         mp = mlx5_rxq_mprq_enabled(rxq) ? rxq->mprq_mp : rxq->mp;
 326         return mlx5_mr_mempool2mr_bh(mr_ctrl, mp, addr);
 327 }
 328
 329 /**
 330  * Query LKey from a packet buffer for Rx. No need to flush local caches
 331  * as the Rx mempool database entries are valid for the lifetime of the queue.
 332  *
 333  * @param rxq
 334  *   Pointer to Rx queue structure.
 335  * @param mb
 336  *   Buffer to search the address of.
 337  *
 338  * @return
 339  *   Searched LKey on success, UINT32_MAX on no match.
 340  *   This function always succeeds on valid input.
 341  */
 342 static __rte_always_inline uint32_t
 343 mlx5_rx_mb2mr(struct mlx5_rxq_data *rxq, struct rte_mbuf *mb)
 344 {
 345         struct mlx5_mr_ctrl *mr_ctrl = &rxq->mr_ctrl;
 346         uintptr_t addr = (uintptr_t)mb->buf_addr;
 347         uint32_t lkey;
 348
 349         /* Linear search on MR cache array. */
 350         lkey = mlx5_mr_lookup_lkey(mr_ctrl->cache, &mr_ctrl->mru,
 351                                    MLX5_MR_CACHE_N, addr);
 352         if (likely(lkey != UINT32_MAX))
 353                 return lkey;
 354         /* Slower search in the mempool database on miss. */
 355         return mlx5_mr_mempool2mr_bh(mr_ctrl, mb->pool, addr);
 356 }
 357
 358 /**
 359  * Convert timestamp from HW format to linear counter
 360  * from Packet Pacing Clock Queue CQE timestamp format.
 361  *
 362  * @param sh
 363  *   Pointer to the device shared context. Might be needed
 364  *   to convert according current device configuration.
 365  * @param ts
 366  *   Timestamp from CQE to convert.
 367  * @return
 368  *   UTC in nanoseconds
 369  */
 370 static __rte_always_inline uint64_t
 371 mlx5_txpp_convert_rx_ts(struct mlx5_dev_ctx_shared *sh, uint64_t ts)
 372 {
 373         RTE_SET_USED(sh);
 374         return (ts & UINT32_MAX) + (ts >> 32) * NS_PER_S;
 375 }
 376
 377 /**
 378  * Set timestamp in mbuf dynamic field.
 379  *
 380  * @param mbuf
 381  *   Structure to write into.
 382  * @param offset
 383  *   Dynamic field offset in mbuf structure.
 384  * @param timestamp
 385  *   Value to write.
 386  */
 387 static __rte_always_inline void
 388 mlx5_timestamp_set(struct rte_mbuf *mbuf, int offset,
 389                 rte_mbuf_timestamp_t timestamp)
 390 {
 391         *RTE_MBUF_DYNFIELD(mbuf, offset, rte_mbuf_timestamp_t *) = timestamp;
 392 }
 393
 394 /**
 395  * Replace MPRQ buffer.
 396  *
 397  * @param rxq
 398  *   Pointer to Rx queue structure.
 399  * @param rq_idx
 400  *   RQ index to replace.
 401  */
 402 static __rte_always_inline void
 403 mprq_buf_replace(struct mlx5_rxq_data *rxq, uint16_t rq_idx)
 404 {
 405         const uint32_t strd_n = RTE_BIT32(rxq->log_strd_num);
 406         struct mlx5_mprq_buf *rep = rxq->mprq_repl;
 407         volatile struct mlx5_wqe_data_seg *wqe =
 408                 &((volatile struct mlx5_wqe_mprq *)rxq->wqes)[rq_idx].dseg;
 409         struct mlx5_mprq_buf *buf = (*rxq->mprq_bufs)[rq_idx];
 410         void *addr;
 411
 412         if (__atomic_load_n(&buf->refcnt, __ATOMIC_RELAXED) > 1) {
 413                 MLX5_ASSERT(rep != NULL);
 414                 /* Replace MPRQ buf. */
 415                 (*rxq->mprq_bufs)[rq_idx] = rep;
 416                 /* Replace WQE. */
 417                 addr = mlx5_mprq_buf_addr(rep, strd_n);
 418                 wqe->addr = rte_cpu_to_be_64((uintptr_t)addr);
 419                 /* If there's only one MR, no need to replace LKey in WQE. */
 420                 if (unlikely(mlx5_mr_btree_len(&rxq->mr_ctrl.cache_bh) > 1))
 421                         wqe->lkey = mlx5_rx_addr2mr(rxq, (uintptr_t)addr);
 422                 /* Stash a mbuf for next replacement. */
 423                 if (likely(!rte_mempool_get(rxq->mprq_mp, (void **)&rep)))
 424                         rxq->mprq_repl = rep;
 425                 else
 426                         rxq->mprq_repl = NULL;
 427                 /* Release the old buffer. */
 428                 mlx5_mprq_buf_free(buf);
 429         } else if (unlikely(rxq->mprq_repl == NULL)) {
 430                 struct mlx5_mprq_buf *rep;
 431
 432                 /*
 433                  * Currently, the MPRQ mempool is out of buffer
 434                  * and doing memcpy regardless of the size of Rx
 435                  * packet. Retry allocation to get back to
 436                  * normal.
 437                  */
 438                 if (!rte_mempool_get(rxq->mprq_mp, (void **)&rep))
 439                         rxq->mprq_repl = rep;
 440         }
 441 }
 442
 443 /**
 444  * Attach or copy MPRQ buffer content to a packet.
 445  *
 446  * @param rxq
 447  *   Pointer to Rx queue structure.
 448  * @param pkt
 449  *   Pointer to a packet to fill.
 450  * @param len
 451  *   Packet length.
 452  * @param buf
 453  *   Pointer to a MPRQ buffer to take the data from.
 454  * @param strd_idx
 455  *   Stride index to start from.
 456  * @param strd_cnt
 457  *   Number of strides to consume.
 458  */
 459 static __rte_always_inline enum mlx5_rqx_code
 460 mprq_buf_to_pkt(struct mlx5_rxq_data *rxq, struct rte_mbuf *pkt, uint32_t len,
 461                 struct mlx5_mprq_buf *buf, uint16_t strd_idx, uint16_t strd_cnt)
 462 {
 463         const uint32_t strd_n = RTE_BIT32(rxq->log_strd_num);
 464         const uint16_t strd_sz = RTE_BIT32(rxq->log_strd_sz);
 465         const uint16_t strd_shift =
 466                 MLX5_MPRQ_STRIDE_SHIFT_BYTE * rxq->strd_shift_en;
 467         const int32_t hdrm_overlap =
 468                 len + RTE_PKTMBUF_HEADROOM - strd_cnt * strd_sz;
 469         const uint32_t offset = strd_idx * strd_sz + strd_shift;
 470         void *addr = RTE_PTR_ADD(mlx5_mprq_buf_addr(buf, strd_n), offset);
 471
 472         /*
 473          * Memcpy packets to the target mbuf if:
 474          * - The size of packet is smaller than mprq_max_memcpy_len.
 475          * - Out of buffer in the Mempool for Multi-Packet RQ.
 476          * - The packet's stride overlaps a headroom and scatter is off.
 477          */
 478         if (len <= rxq->mprq_max_memcpy_len ||
 479             rxq->mprq_repl == NULL ||
 480             (hdrm_overlap > 0 && !rxq->strd_scatter_en)) {
 481                 if (likely(len <=
 482                            (uint32_t)(pkt->buf_len - RTE_PKTMBUF_HEADROOM))) {
 483                         rte_memcpy(rte_pktmbuf_mtod(pkt, void *),
 484                                    addr, len);
 485                         DATA_LEN(pkt) = len;
 486                 } else if (rxq->strd_scatter_en) {
 487                         struct rte_mbuf *prev = pkt;
 488                         uint32_t seg_len = RTE_MIN(len, (uint32_t)
 489                                 (pkt->buf_len - RTE_PKTMBUF_HEADROOM));
 490                         uint32_t rem_len = len - seg_len;
 491
 492                         rte_memcpy(rte_pktmbuf_mtod(pkt, void *),
 493                                    addr, seg_len);
 494                         DATA_LEN(pkt) = seg_len;
 495                         while (rem_len) {
 496                                 struct rte_mbuf *next =
 497                                         rte_pktmbuf_alloc(rxq->mp);
 498
 499                                 if (unlikely(next == NULL))
 500                                         return MLX5_RXQ_CODE_NOMBUF;
 501                                 NEXT(prev) = next;
 502                                 SET_DATA_OFF(next, 0);
 503                                 addr = RTE_PTR_ADD(addr, seg_len);
 504                                 seg_len = RTE_MIN(rem_len, (uint32_t)
 505                                         (next->buf_len - RTE_PKTMBUF_HEADROOM));
 506                                 rte_memcpy
 507                                         (rte_pktmbuf_mtod(next, void *),
 508                                          addr, seg_len);
 509                                 DATA_LEN(next) = seg_len;
 510                                 rem_len -= seg_len;
 511                                 prev = next;
 512                                 ++NB_SEGS(pkt);
 513                         }
 514                 } else {
 515                         return MLX5_RXQ_CODE_DROPPED;
 516                 }
 517         } else {
 518                 rte_iova_t buf_iova;
 519                 struct rte_mbuf_ext_shared_info *shinfo;
 520                 uint16_t buf_len = strd_cnt * strd_sz;
 521                 void *buf_addr;
 522
 523                 /* Increment the refcnt of the whole chunk. */
 524                 __atomic_add_fetch(&buf->refcnt, 1, __ATOMIC_RELAXED);
 525                 MLX5_ASSERT(__atomic_load_n(&buf->refcnt,
 526                             __ATOMIC_RELAXED) <= strd_n + 1);
 527                 buf_addr = RTE_PTR_SUB(addr, RTE_PKTMBUF_HEADROOM);
 528                 /*
 529                  * MLX5 device doesn't use iova but it is necessary in a
 530                  * case where the Rx packet is transmitted via a
 531                  * different PMD.
 532                  */
 533                 buf_iova = rte_mempool_virt2iova(buf) +
 534                            RTE_PTR_DIFF(buf_addr, buf);
 535                 shinfo = &buf->shinfos[strd_idx];
 536                 rte_mbuf_ext_refcnt_set(shinfo, 1);
 537                 /*
 538                  * RTE_MBUF_F_EXTERNAL will be set to pkt->ol_flags when
 539                  * attaching the stride to mbuf and more offload flags
 540                  * will be added below by calling rxq_cq_to_mbuf().
 541                  * Other fields will be overwritten.
 542                  */
 543                 rte_pktmbuf_attach_extbuf(pkt, buf_addr, buf_iova,
 544                                           buf_len, shinfo);
 545                 /* Set mbuf head-room. */
 546                 SET_DATA_OFF(pkt, RTE_PKTMBUF_HEADROOM);
 547                 MLX5_ASSERT(pkt->ol_flags & RTE_MBUF_F_EXTERNAL);
 548                 MLX5_ASSERT(rte_pktmbuf_tailroom(pkt) >=
 549                         len - (hdrm_overlap > 0 ? hdrm_overlap : 0));
 550                 DATA_LEN(pkt) = len;
 551                 /*
 552                  * Copy the last fragment of a packet (up to headroom
 553                  * size bytes) in case there is a stride overlap with
 554                  * a next packet's headroom. Allocate a separate mbuf
 555                  * to store this fragment and link it. Scatter is on.
 556                  */
 557                 if (hdrm_overlap > 0) {
 558                         MLX5_ASSERT(rxq->strd_scatter_en);
 559                         struct rte_mbuf *seg =
 560                                 rte_pktmbuf_alloc(rxq->mp);
 561
 562                         if (unlikely(seg == NULL))
 563                                 return MLX5_RXQ_CODE_NOMBUF;
 564                         SET_DATA_OFF(seg, 0);
 565                         rte_memcpy(rte_pktmbuf_mtod(seg, void *),
 566                                 RTE_PTR_ADD(addr, len - hdrm_overlap),
 567                                 hdrm_overlap);
 568                         DATA_LEN(seg) = hdrm_overlap;
 569                         DATA_LEN(pkt) = len - hdrm_overlap;
 570                         NEXT(pkt) = seg;
 571                         NB_SEGS(pkt) = 2;
 572                 }
 573         }
 574         return MLX5_RXQ_CODE_EXIT;
 575 }
 576
 577 /**
 578  * Check whether Multi-Packet RQ can be enabled for the device.
 579  *
 580  * @param dev
 581  *   Pointer to Ethernet device.
 582  *
 583  * @return
 584  *   1 if supported, negative errno value if not.
 585  */
 586 static __rte_always_inline int
 587 mlx5_check_mprq_support(struct rte_eth_dev *dev)
 588 {
 589         struct mlx5_priv *priv = dev->data->dev_private;
 590
 591         if (priv->config.mprq.enabled &&
 592             priv->rxqs_n >= priv->config.mprq.min_rxqs_num)
 593                 return 1;
 594         return -ENOTSUP;
 595 }
 596
 597 /**
 598  * Check whether Multi-Packet RQ is enabled for the Rx queue.
 599  *
 600  *  @param rxq
 601  *     Pointer to receive queue structure.
 602  *
 603  * @return
 604  *   0 if disabled, otherwise enabled.
 605  */
 606 static __rte_always_inline int
 607 mlx5_rxq_mprq_enabled(struct mlx5_rxq_data *rxq)
 608 {
 609         return rxq->log_strd_num > 0;
 610 }
 611
 612 /**
 613  * Check whether Multi-Packet RQ is enabled for the device.
 614  *
 615  * @param dev
 616  *   Pointer to Ethernet device.
 617  *
 618  * @return
 619  *   0 if disabled, otherwise enabled.
 620  */
 621 static __rte_always_inline int
 622 mlx5_mprq_enabled(struct rte_eth_dev *dev)
 623 {
 624         struct mlx5_priv *priv = dev->data->dev_private;
 625         uint32_t i;
 626         uint16_t n = 0;
 627         uint16_t n_ibv = 0;
 628
 629         if (mlx5_check_mprq_support(dev) < 0)
 630                 return 0;
 631         /* All the configured queues should be enabled. */
 632         for (i = 0; i < priv->rxqs_n; ++i) {
 633                 struct mlx5_rxq_ctrl *rxq_ctrl = mlx5_rxq_ctrl_get(dev, i);
 634
 635                 if (rxq_ctrl == NULL ||
 636                     rxq_ctrl->type != MLX5_RXQ_TYPE_STANDARD)
 637                         continue;
 638                 n_ibv++;
 639                 if (mlx5_rxq_mprq_enabled(&rxq_ctrl->rxq))
 640                         ++n;
 641         }
 642         /* Multi-Packet RQ can't be partially configured. */
 643         MLX5_ASSERT(n == 0 || n == n_ibv);
 644         return n == n_ibv;
 645 }
 646
 647 #endif /* RTE_PMD_MLX5_RX_H_ */