drivers/net/mlx5/mlx5_rxq.c

   1 /*-
   2  *   BSD LICENSE
   3  *
   4  *   Copyright 2015 6WIND S.A.
   5  *   Copyright 2015 Mellanox.
   6  *
   7  *   Redistribution and use in source and binary forms, with or without
   8  *   modification, are permitted provided that the following conditions
   9  *   are met:
  10  *
  11  *     * Redistributions of source code must retain the above copyright
  12  *       notice, this list of conditions and the following disclaimer.
  13  *     * Redistributions in binary form must reproduce the above copyright
  14  *       notice, this list of conditions and the following disclaimer in
  15  *       the documentation and/or other materials provided with the
  16  *       distribution.
  17  *     * Neither the name of 6WIND S.A. nor the names of its
  18  *       contributors may be used to endorse or promote products derived
  19  *       from this software without specific prior written permission.
  20  *
  21  *   THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  22  *   "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  23  *   LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR
  24  *   A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT
  25  *   OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,
  26  *   SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT
  27  *   LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,
  28  *   DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY
  29  *   THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  30  *   (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE
  31  *   OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  32  */
  33
  34 #include <stddef.h>
  35 #include <assert.h>
  36 #include <errno.h>
  37 #include <string.h>
  38 #include <stdint.h>
  39 #include <fcntl.h>
  40
  41 /* Verbs header. */
  42 /* ISO C doesn't support unnamed structs/unions, disabling -pedantic. */
  43 #ifdef PEDANTIC
  44 #pragma GCC diagnostic ignored "-Wpedantic"
  45 #endif
  46 #include <infiniband/verbs.h>
  47 #include <infiniband/arch.h>
  48 #include <infiniband/mlx5_hw.h>
  49 #ifdef PEDANTIC
  50 #pragma GCC diagnostic error "-Wpedantic"
  51 #endif
  52
  53 /* DPDK headers don't like -pedantic. */
  54 #ifdef PEDANTIC
  55 #pragma GCC diagnostic ignored "-Wpedantic"
  56 #endif
  57 #include <rte_mbuf.h>
  58 #include <rte_malloc.h>
  59 #include <rte_ethdev.h>
  60 #include <rte_common.h>
  61 #include <rte_interrupts.h>
  62 #include <rte_debug.h>
  63 #ifdef PEDANTIC
  64 #pragma GCC diagnostic error "-Wpedantic"
  65 #endif
  66
  67 #include "mlx5.h"
  68 #include "mlx5_rxtx.h"
  69 #include "mlx5_utils.h"
  70 #include "mlx5_autoconf.h"
  71 #include "mlx5_defs.h"
  72
  73 /* Initialization data for hash RX queues. */
  74 const struct hash_rxq_init hash_rxq_init[] = {
  75         [HASH_RXQ_TCPV4] = {
  76                 .hash_fields = (IBV_EXP_RX_HASH_SRC_IPV4 |
  77                                 IBV_EXP_RX_HASH_DST_IPV4 |
  78                                 IBV_EXP_RX_HASH_SRC_PORT_TCP |
  79                                 IBV_EXP_RX_HASH_DST_PORT_TCP),
  80                 .dpdk_rss_hf = ETH_RSS_NONFRAG_IPV4_TCP,
  81                 .flow_priority = 0,
  82                 .flow_spec.tcp_udp = {
  83                         .type = IBV_EXP_FLOW_SPEC_TCP,
  84                         .size = sizeof(hash_rxq_init[0].flow_spec.tcp_udp),
  85                 },
  86                 .underlayer = &hash_rxq_init[HASH_RXQ_IPV4],
  87         },
  88         [HASH_RXQ_UDPV4] = {
  89                 .hash_fields = (IBV_EXP_RX_HASH_SRC_IPV4 |
  90                                 IBV_EXP_RX_HASH_DST_IPV4 |
  91                                 IBV_EXP_RX_HASH_SRC_PORT_UDP |
  92                                 IBV_EXP_RX_HASH_DST_PORT_UDP),
  93                 .dpdk_rss_hf = ETH_RSS_NONFRAG_IPV4_UDP,
  94                 .flow_priority = 0,
  95                 .flow_spec.tcp_udp = {
  96                         .type = IBV_EXP_FLOW_SPEC_UDP,
  97                         .size = sizeof(hash_rxq_init[0].flow_spec.tcp_udp),
  98                 },
  99                 .underlayer = &hash_rxq_init[HASH_RXQ_IPV4],
 100         },
 101         [HASH_RXQ_IPV4] = {
 102                 .hash_fields = (IBV_EXP_RX_HASH_SRC_IPV4 |
 103                                 IBV_EXP_RX_HASH_DST_IPV4),
 104                 .dpdk_rss_hf = (ETH_RSS_IPV4 |
 105                                 ETH_RSS_FRAG_IPV4),
 106                 .flow_priority = 1,
 107                 .flow_spec.ipv4 = {
 108                         .type = IBV_EXP_FLOW_SPEC_IPV4,
 109                         .size = sizeof(hash_rxq_init[0].flow_spec.ipv4),
 110                 },
 111                 .underlayer = &hash_rxq_init[HASH_RXQ_ETH],
 112         },
 113         [HASH_RXQ_TCPV6] = {
 114                 .hash_fields = (IBV_EXP_RX_HASH_SRC_IPV6 |
 115                                 IBV_EXP_RX_HASH_DST_IPV6 |
 116                                 IBV_EXP_RX_HASH_SRC_PORT_TCP |
 117                                 IBV_EXP_RX_HASH_DST_PORT_TCP),
 118                 .dpdk_rss_hf = ETH_RSS_NONFRAG_IPV6_TCP,
 119                 .flow_priority = 0,
 120                 .flow_spec.tcp_udp = {
 121                         .type = IBV_EXP_FLOW_SPEC_TCP,
 122                         .size = sizeof(hash_rxq_init[0].flow_spec.tcp_udp),
 123                 },
 124                 .underlayer = &hash_rxq_init[HASH_RXQ_IPV6],
 125         },
 126         [HASH_RXQ_UDPV6] = {
 127                 .hash_fields = (IBV_EXP_RX_HASH_SRC_IPV6 |
 128                                 IBV_EXP_RX_HASH_DST_IPV6 |
 129                                 IBV_EXP_RX_HASH_SRC_PORT_UDP |
 130                                 IBV_EXP_RX_HASH_DST_PORT_UDP),
 131                 .dpdk_rss_hf = ETH_RSS_NONFRAG_IPV6_UDP,
 132                 .flow_priority = 0,
 133                 .flow_spec.tcp_udp = {
 134                         .type = IBV_EXP_FLOW_SPEC_UDP,
 135                         .size = sizeof(hash_rxq_init[0].flow_spec.tcp_udp),
 136                 },
 137                 .underlayer = &hash_rxq_init[HASH_RXQ_IPV6],
 138         },
 139         [HASH_RXQ_IPV6] = {
 140                 .hash_fields = (IBV_EXP_RX_HASH_SRC_IPV6 |
 141                                 IBV_EXP_RX_HASH_DST_IPV6),
 142                 .dpdk_rss_hf = (ETH_RSS_IPV6 |
 143                                 ETH_RSS_FRAG_IPV6),
 144                 .flow_priority = 1,
 145                 .flow_spec.ipv6 = {
 146                         .type = IBV_EXP_FLOW_SPEC_IPV6,
 147                         .size = sizeof(hash_rxq_init[0].flow_spec.ipv6),
 148                 },
 149                 .underlayer = &hash_rxq_init[HASH_RXQ_ETH],
 150         },
 151         [HASH_RXQ_ETH] = {
 152                 .hash_fields = 0,
 153                 .dpdk_rss_hf = 0,
 154                 .flow_priority = 2,
 155                 .flow_spec.eth = {
 156                         .type = IBV_EXP_FLOW_SPEC_ETH,
 157                         .size = sizeof(hash_rxq_init[0].flow_spec.eth),
 158                 },
 159                 .underlayer = NULL,
 160         },
 161 };
 162
 163 /* Number of entries in hash_rxq_init[]. */
 164 const unsigned int hash_rxq_init_n = RTE_DIM(hash_rxq_init);
 165
 166 /* Initialization data for hash RX queue indirection tables. */
 167 static const struct ind_table_init ind_table_init[] = {
 168         {
 169                 .max_size = -1u, /* Superseded by HW limitations. */
 170                 .hash_types =
 171                         1 << HASH_RXQ_TCPV4 |
 172                         1 << HASH_RXQ_UDPV4 |
 173                         1 << HASH_RXQ_IPV4 |
 174                         1 << HASH_RXQ_TCPV6 |
 175                         1 << HASH_RXQ_UDPV6 |
 176                         1 << HASH_RXQ_IPV6 |
 177                         0,
 178                 .hash_types_n = 6,
 179         },
 180         {
 181                 .max_size = 1,
 182                 .hash_types = 1 << HASH_RXQ_ETH,
 183                 .hash_types_n = 1,
 184         },
 185 };
 186
 187 #define IND_TABLE_INIT_N RTE_DIM(ind_table_init)
 188
 189 /* Default RSS hash key also used for ConnectX-3. */
 190 uint8_t rss_hash_default_key[] = {
 191         0x2c, 0xc6, 0x81, 0xd1,
 192         0x5b, 0xdb, 0xf4, 0xf7,
 193         0xfc, 0xa2, 0x83, 0x19,
 194         0xdb, 0x1a, 0x3e, 0x94,
 195         0x6b, 0x9e, 0x38, 0xd9,
 196         0x2c, 0x9c, 0x03, 0xd1,
 197         0xad, 0x99, 0x44, 0xa7,
 198         0xd9, 0x56, 0x3d, 0x59,
 199         0x06, 0x3c, 0x25, 0xf3,
 200         0xfc, 0x1f, 0xdc, 0x2a,
 201 };
 202
 203 /* Length of the default RSS hash key. */
 204 const size_t rss_hash_default_key_len = sizeof(rss_hash_default_key);
 205
 206 /**
 207  * Populate flow steering rule for a given hash RX queue type using
 208  * information from hash_rxq_init[]. Nothing is written to flow_attr when
 209  * flow_attr_size is not large enough, but the required size is still returned.
 210  *
 211  * @param priv
 212  *   Pointer to private structure.
 213  * @param[out] flow_attr
 214  *   Pointer to flow attribute structure to fill. Note that the allocated
 215  *   area must be larger and large enough to hold all flow specifications.
 216  * @param flow_attr_size
 217  *   Entire size of flow_attr and trailing room for flow specifications.
 218  * @param type
 219  *   Hash RX queue type to use for flow steering rule.
 220  *
 221  * @return
 222  *   Total size of the flow attribute buffer. No errors are defined.
 223  */
 224 size_t
 225 priv_flow_attr(struct priv *priv, struct ibv_exp_flow_attr *flow_attr,
 226                size_t flow_attr_size, enum hash_rxq_type type)
 227 {
 228         size_t offset = sizeof(*flow_attr);
 229         const struct hash_rxq_init *init = &hash_rxq_init[type];
 230
 231         assert(priv != NULL);
 232         assert((size_t)type < RTE_DIM(hash_rxq_init));
 233         do {
 234                 offset += init->flow_spec.hdr.size;
 235                 init = init->underlayer;
 236         } while (init != NULL);
 237         if (offset > flow_attr_size)
 238                 return offset;
 239         flow_attr_size = offset;
 240         init = &hash_rxq_init[type];
 241         *flow_attr = (struct ibv_exp_flow_attr){
 242                 .type = IBV_EXP_FLOW_ATTR_NORMAL,
 243                 /* Priorities < 3 are reserved for flow director. */
 244                 .priority = init->flow_priority + 3,
 245                 .num_of_specs = 0,
 246                 .port = priv->port,
 247                 .flags = 0,
 248         };
 249         do {
 250                 offset -= init->flow_spec.hdr.size;
 251                 memcpy((void *)((uintptr_t)flow_attr + offset),
 252                        &init->flow_spec,
 253                        init->flow_spec.hdr.size);
 254                 ++flow_attr->num_of_specs;
 255                 init = init->underlayer;
 256         } while (init != NULL);
 257         return flow_attr_size;
 258 }
 259
 260 /**
 261  * Convert hash type position in indirection table initializer to
 262  * hash RX queue type.
 263  *
 264  * @param table
 265  *   Indirection table initializer.
 266  * @param pos
 267  *   Hash type position.
 268  *
 269  * @return
 270  *   Hash RX queue type.
 271  */
 272 static enum hash_rxq_type
 273 hash_rxq_type_from_pos(const struct ind_table_init *table, unsigned int pos)
 274 {
 275         enum hash_rxq_type type = HASH_RXQ_TCPV4;
 276
 277         assert(pos < table->hash_types_n);
 278         do {
 279                 if ((table->hash_types & (1 << type)) && (pos-- == 0))
 280                         break;
 281                 ++type;
 282         } while (1);
 283         return type;
 284 }
 285
 286 /**
 287  * Filter out disabled hash RX queue types from ind_table_init[].
 288  *
 289  * @param priv
 290  *   Pointer to private structure.
 291  * @param[out] table
 292  *   Output table.
 293  *
 294  * @return
 295  *   Number of table entries.
 296  */
 297 static unsigned int
 298 priv_make_ind_table_init(struct priv *priv,
 299                          struct ind_table_init (*table)[IND_TABLE_INIT_N])
 300 {
 301         uint64_t rss_hf;
 302         unsigned int i;
 303         unsigned int j;
 304         unsigned int table_n = 0;
 305         /* Mandatory to receive frames not handled by normal hash RX queues. */
 306         unsigned int hash_types_sup = 1 << HASH_RXQ_ETH;
 307
 308         rss_hf = priv->rss_hf;
 309         /* Process other protocols only if more than one queue. */
 310         if (priv->rxqs_n > 1)
 311                 for (i = 0; (i != hash_rxq_init_n); ++i)
 312                         if (rss_hf & hash_rxq_init[i].dpdk_rss_hf)
 313                                 hash_types_sup |= (1 << i);
 314
 315         /* Filter out entries whose protocols are not in the set. */
 316         for (i = 0, j = 0; (i != IND_TABLE_INIT_N); ++i) {
 317                 unsigned int nb;
 318                 unsigned int h;
 319
 320                 /* j is increased only if the table has valid protocols. */
 321                 assert(j <= i);
 322                 (*table)[j] = ind_table_init[i];
 323                 (*table)[j].hash_types &= hash_types_sup;
 324                 for (h = 0, nb = 0; (h != hash_rxq_init_n); ++h)
 325                         if (((*table)[j].hash_types >> h) & 0x1)
 326                                 ++nb;
 327                 (*table)[i].hash_types_n = nb;
 328                 if (nb) {
 329                         ++table_n;
 330                         ++j;
 331                 }
 332         }
 333         return table_n;
 334 }
 335
 336 /**
 337  * Initialize hash RX queues and indirection table.
 338  *
 339  * @param priv
 340  *   Pointer to private structure.
 341  *
 342  * @return
 343  *   0 on success, errno value on failure.
 344  */
 345 int
 346 priv_create_hash_rxqs(struct priv *priv)
 347 {
 348         struct ibv_exp_wq *wqs[priv->reta_idx_n];
 349         struct ind_table_init ind_table_init[IND_TABLE_INIT_N];
 350         unsigned int ind_tables_n =
 351                 priv_make_ind_table_init(priv, &ind_table_init);
 352         unsigned int hash_rxqs_n = 0;
 353         struct hash_rxq (*hash_rxqs)[] = NULL;
 354         struct ibv_exp_rwq_ind_table *(*ind_tables)[] = NULL;
 355         unsigned int i;
 356         unsigned int j;
 357         unsigned int k;
 358         int err = 0;
 359
 360         assert(priv->ind_tables == NULL);
 361         assert(priv->ind_tables_n == 0);
 362         assert(priv->hash_rxqs == NULL);
 363         assert(priv->hash_rxqs_n == 0);
 364         assert(priv->pd != NULL);
 365         assert(priv->ctx != NULL);
 366         if (priv->isolated)
 367                 return 0;
 368         if (priv->rxqs_n == 0)
 369                 return EINVAL;
 370         assert(priv->rxqs != NULL);
 371         if (ind_tables_n == 0) {
 372                 ERROR("all hash RX queue types have been filtered out,"
 373                       " indirection table cannot be created");
 374                 return EINVAL;
 375         }
 376         if (priv->rxqs_n & (priv->rxqs_n - 1)) {
 377                 INFO("%u RX queues are configured, consider rounding this"
 378                      " number to the next power of two for better balancing",
 379                      priv->rxqs_n);
 380                 DEBUG("indirection table extended to assume %u WQs",
 381                       priv->reta_idx_n);
 382         }
 383         for (i = 0; (i != priv->reta_idx_n); ++i) {
 384                 struct rxq_ctrl *rxq_ctrl;
 385
 386                 rxq_ctrl = container_of((*priv->rxqs)[(*priv->reta_idx)[i]],
 387                                         struct rxq_ctrl, rxq);
 388                 wqs[i] = rxq_ctrl->wq;
 389         }
 390         /* Get number of hash RX queues to configure. */
 391         for (i = 0, hash_rxqs_n = 0; (i != ind_tables_n); ++i)
 392                 hash_rxqs_n += ind_table_init[i].hash_types_n;
 393         DEBUG("allocating %u hash RX queues for %u WQs, %u indirection tables",
 394               hash_rxqs_n, priv->rxqs_n, ind_tables_n);
 395         /* Create indirection tables. */
 396         ind_tables = rte_calloc(__func__, ind_tables_n,
 397                                 sizeof((*ind_tables)[0]), 0);
 398         if (ind_tables == NULL) {
 399                 err = ENOMEM;
 400                 ERROR("cannot allocate indirection tables container: %s",
 401                       strerror(err));
 402                 goto error;
 403         }
 404         for (i = 0; (i != ind_tables_n); ++i) {
 405                 struct ibv_exp_rwq_ind_table_init_attr ind_init_attr = {
 406                         .pd = priv->pd,
 407                         .log_ind_tbl_size = 0, /* Set below. */
 408                         .ind_tbl = wqs,
 409                         .comp_mask = 0,
 410                 };
 411                 unsigned int ind_tbl_size = ind_table_init[i].max_size;
 412                 struct ibv_exp_rwq_ind_table *ind_table;
 413
 414                 if (priv->reta_idx_n < ind_tbl_size)
 415                         ind_tbl_size = priv->reta_idx_n;
 416                 ind_init_attr.log_ind_tbl_size = log2above(ind_tbl_size);
 417                 errno = 0;
 418                 ind_table = ibv_exp_create_rwq_ind_table(priv->ctx,
 419                                                          &ind_init_attr);
 420                 if (ind_table != NULL) {
 421                         (*ind_tables)[i] = ind_table;
 422                         continue;
 423                 }
 424                 /* Not clear whether errno is set. */
 425                 err = (errno ? errno : EINVAL);
 426                 ERROR("RX indirection table creation failed with error %d: %s",
 427                       err, strerror(err));
 428                 goto error;
 429         }
 430         /* Allocate array that holds hash RX queues and related data. */
 431         hash_rxqs = rte_calloc(__func__, hash_rxqs_n,
 432                                sizeof((*hash_rxqs)[0]), 0);
 433         if (hash_rxqs == NULL) {
 434                 err = ENOMEM;
 435                 ERROR("cannot allocate hash RX queues container: %s",
 436                       strerror(err));
 437                 goto error;
 438         }
 439         for (i = 0, j = 0, k = 0;
 440              ((i != hash_rxqs_n) && (j != ind_tables_n));
 441              ++i) {
 442                 struct hash_rxq *hash_rxq = &(*hash_rxqs)[i];
 443                 enum hash_rxq_type type =
 444                         hash_rxq_type_from_pos(&ind_table_init[j], k);
 445                 struct rte_eth_rss_conf *priv_rss_conf =
 446                         (*priv->rss_conf)[type];
 447                 struct ibv_exp_rx_hash_conf hash_conf = {
 448                         .rx_hash_function = IBV_EXP_RX_HASH_FUNC_TOEPLITZ,
 449                         .rx_hash_key_len = (priv_rss_conf ?
 450                                             priv_rss_conf->rss_key_len :
 451                                             rss_hash_default_key_len),
 452                         .rx_hash_key = (priv_rss_conf ?
 453                                         priv_rss_conf->rss_key :
 454                                         rss_hash_default_key),
 455                         .rx_hash_fields_mask = hash_rxq_init[type].hash_fields,
 456                         .rwq_ind_tbl = (*ind_tables)[j],
 457                 };
 458                 struct ibv_exp_qp_init_attr qp_init_attr = {
 459                         .max_inl_recv = 0, /* Currently not supported. */
 460                         .qp_type = IBV_QPT_RAW_PACKET,
 461                         .comp_mask = (IBV_EXP_QP_INIT_ATTR_PD |
 462                                       IBV_EXP_QP_INIT_ATTR_RX_HASH),
 463                         .pd = priv->pd,
 464                         .rx_hash_conf = &hash_conf,
 465                         .port_num = priv->port,
 466                 };
 467
 468                 DEBUG("using indirection table %u for hash RX queue %u type %d",
 469                       j, i, type);
 470                 *hash_rxq = (struct hash_rxq){
 471                         .priv = priv,
 472                         .qp = ibv_exp_create_qp(priv->ctx, &qp_init_attr),
 473                         .type = type,
 474                 };
 475                 if (hash_rxq->qp == NULL) {
 476                         err = (errno ? errno : EINVAL);
 477                         ERROR("Hash RX QP creation failure: %s",
 478                               strerror(err));
 479                         goto error;
 480                 }
 481                 if (++k < ind_table_init[j].hash_types_n)
 482                         continue;
 483                 /* Switch to the next indirection table and reset hash RX
 484                  * queue type array index. */
 485                 ++j;
 486                 k = 0;
 487         }
 488         priv->ind_tables = ind_tables;
 489         priv->ind_tables_n = ind_tables_n;
 490         priv->hash_rxqs = hash_rxqs;
 491         priv->hash_rxqs_n = hash_rxqs_n;
 492         assert(err == 0);
 493         return 0;
 494 error:
 495         if (hash_rxqs != NULL) {
 496                 for (i = 0; (i != hash_rxqs_n); ++i) {
 497                         struct ibv_qp *qp = (*hash_rxqs)[i].qp;
 498
 499                         if (qp == NULL)
 500                                 continue;
 501                         claim_zero(ibv_destroy_qp(qp));
 502                 }
 503                 rte_free(hash_rxqs);
 504         }
 505         if (ind_tables != NULL) {
 506                 for (j = 0; (j != ind_tables_n); ++j) {
 507                         struct ibv_exp_rwq_ind_table *ind_table =
 508                                 (*ind_tables)[j];
 509
 510                         if (ind_table == NULL)
 511                                 continue;
 512                         claim_zero(ibv_exp_destroy_rwq_ind_table(ind_table));
 513                 }
 514                 rte_free(ind_tables);
 515         }
 516         return err;
 517 }
 518
 519 /**
 520  * Clean up hash RX queues and indirection table.
 521  *
 522  * @param priv
 523  *   Pointer to private structure.
 524  */
 525 void
 526 priv_destroy_hash_rxqs(struct priv *priv)
 527 {
 528         unsigned int i;
 529
 530         DEBUG("destroying %u hash RX queues", priv->hash_rxqs_n);
 531         if (priv->hash_rxqs_n == 0) {
 532                 assert(priv->hash_rxqs == NULL);
 533                 assert(priv->ind_tables == NULL);
 534                 return;
 535         }
 536         for (i = 0; (i != priv->hash_rxqs_n); ++i) {
 537                 struct hash_rxq *hash_rxq = &(*priv->hash_rxqs)[i];
 538                 unsigned int j, k;
 539
 540                 assert(hash_rxq->priv == priv);
 541                 assert(hash_rxq->qp != NULL);
 542                 /* Also check that there are no remaining flows. */
 543                 for (j = 0; (j != RTE_DIM(hash_rxq->special_flow)); ++j)
 544                         for (k = 0;
 545                              (k != RTE_DIM(hash_rxq->special_flow[j]));
 546                              ++k)
 547                                 assert(hash_rxq->special_flow[j][k] == NULL);
 548                 for (j = 0; (j != RTE_DIM(hash_rxq->mac_flow)); ++j)
 549                         for (k = 0; (k != RTE_DIM(hash_rxq->mac_flow[j])); ++k)
 550                                 assert(hash_rxq->mac_flow[j][k] == NULL);
 551                 claim_zero(ibv_destroy_qp(hash_rxq->qp));
 552         }
 553         priv->hash_rxqs_n = 0;
 554         rte_free(priv->hash_rxqs);
 555         priv->hash_rxqs = NULL;
 556         for (i = 0; (i != priv->ind_tables_n); ++i) {
 557                 struct ibv_exp_rwq_ind_table *ind_table =
 558                         (*priv->ind_tables)[i];
 559
 560                 assert(ind_table != NULL);
 561                 claim_zero(ibv_exp_destroy_rwq_ind_table(ind_table));
 562         }
 563         priv->ind_tables_n = 0;
 564         rte_free(priv->ind_tables);
 565         priv->ind_tables = NULL;
 566 }
 567
 568 /**
 569  * Check whether a given flow type is allowed.
 570  *
 571  * @param priv
 572  *   Pointer to private structure.
 573  * @param type
 574  *   Flow type to check.
 575  *
 576  * @return
 577  *   Nonzero if the given flow type is allowed.
 578  */
 579 int
 580 priv_allow_flow_type(struct priv *priv, enum hash_rxq_flow_type type)
 581 {
 582         /* Only FLOW_TYPE_PROMISC is allowed when promiscuous mode
 583          * has been requested. */
 584         if (priv->promisc_req)
 585                 return type == HASH_RXQ_FLOW_TYPE_PROMISC;
 586         switch (type) {
 587         case HASH_RXQ_FLOW_TYPE_PROMISC:
 588                 return !!priv->promisc_req;
 589         case HASH_RXQ_FLOW_TYPE_ALLMULTI:
 590                 return !!priv->allmulti_req;
 591         case HASH_RXQ_FLOW_TYPE_BROADCAST:
 592         case HASH_RXQ_FLOW_TYPE_IPV6MULTI:
 593                 /* If allmulti is enabled, broadcast and ipv6multi
 594                  * are unnecessary. */
 595                 return !priv->allmulti_req;
 596         case HASH_RXQ_FLOW_TYPE_MAC:
 597                 return 1;
 598         default:
 599                 /* Unsupported flow type is not allowed. */
 600                 return 0;
 601         }
 602         return 0;
 603 }
 604
 605 /**
 606  * Automatically enable/disable flows according to configuration.
 607  *
 608  * @param priv
 609  *   Private structure.
 610  *
 611  * @return
 612  *   0 on success, errno value on failure.
 613  */
 614 int
 615 priv_rehash_flows(struct priv *priv)
 616 {
 617         enum hash_rxq_flow_type i;
 618
 619         for (i = HASH_RXQ_FLOW_TYPE_PROMISC;
 620                         i != RTE_DIM((*priv->hash_rxqs)[0].special_flow);
 621                         ++i)
 622                 if (!priv_allow_flow_type(priv, i)) {
 623                         priv_special_flow_disable(priv, i);
 624                 } else {
 625                         int ret = priv_special_flow_enable(priv, i);
 626
 627                         if (ret)
 628                                 return ret;
 629                 }
 630         if (priv_allow_flow_type(priv, HASH_RXQ_FLOW_TYPE_MAC))
 631                 return priv_mac_addrs_enable(priv);
 632         priv_mac_addrs_disable(priv);
 633         return 0;
 634 }
 635
 636 /**
 637  * Unlike regular Rx function, vPMD Rx doesn't replace mbufs immediately when
 638  * receiving packets. Instead it replaces later in bulk. In rxq->elts[], entries
 639  * from rq_pi to rq_ci are owned by device but the rest is already delivered to
 640  * application. In order not to reuse those mbufs by rxq_alloc_elts(), this
 641  * function must be called to replace used mbufs.
 642  *
 643  * @param rxq
 644  *   Pointer to RX queue structure.
 645  */
 646 static void
 647 rxq_trim_elts(struct rxq *rxq)
 648 {
 649         const uint16_t q_n = (1 << rxq->elts_n);
 650         const uint16_t q_mask = q_n - 1;
 651         uint16_t used = q_n - (rxq->rq_ci - rxq->rq_pi);
 652         uint16_t i;
 653
 654         if (!rxq->trim_elts)
 655                 return;
 656         for (i = 0; i < used; ++i)
 657                 (*rxq->elts)[(rxq->rq_ci + i) & q_mask] = NULL;
 658         rxq->trim_elts = 0;
 659         return;
 660 }
 661
 662 /**
 663  * Allocate RX queue elements.
 664  *
 665  * @param rxq_ctrl
 666  *   Pointer to RX queue structure.
 667  * @param elts_n
 668  *   Number of elements to allocate.
 669  *
 670  * @return
 671  *   0 on success, errno value on failure.
 672  */
 673 static int
 674 rxq_alloc_elts(struct rxq_ctrl *rxq_ctrl, unsigned int elts_n)
 675 {
 676         const unsigned int sges_n = 1 << rxq_ctrl->rxq.sges_n;
 677         unsigned int i;
 678         int ret = 0;
 679
 680         /* Iterate on segments. */
 681         for (i = 0; (i != elts_n); ++i) {
 682                 struct rte_mbuf *buf;
 683                 volatile struct mlx5_wqe_data_seg *scat =
 684                         &(*rxq_ctrl->rxq.wqes)[i];
 685
 686                 buf = rte_pktmbuf_alloc(rxq_ctrl->rxq.mp);
 687                 if (buf == NULL) {
 688                         ERROR("%p: empty mbuf pool", (void *)rxq_ctrl);
 689                         ret = ENOMEM;
 690                         goto error;
 691                 }
 692                 /* Headroom is reserved by rte_pktmbuf_alloc(). */
 693                 assert(DATA_OFF(buf) == RTE_PKTMBUF_HEADROOM);
 694                 /* Buffer is supposed to be empty. */
 695                 assert(rte_pktmbuf_data_len(buf) == 0);
 696                 assert(rte_pktmbuf_pkt_len(buf) == 0);
 697                 assert(!buf->next);
 698                 /* Only the first segment keeps headroom. */
 699                 if (i % sges_n)
 700                         SET_DATA_OFF(buf, 0);
 701                 PORT(buf) = rxq_ctrl->rxq.port_id;
 702                 DATA_LEN(buf) = rte_pktmbuf_tailroom(buf);
 703                 PKT_LEN(buf) = DATA_LEN(buf);
 704                 NB_SEGS(buf) = 1;
 705                 /* scat->addr must be able to store a pointer. */
 706                 assert(sizeof(scat->addr) >= sizeof(uintptr_t));
 707                 *scat = (struct mlx5_wqe_data_seg){
 708                         .addr = htonll(rte_pktmbuf_mtod(buf, uintptr_t)),
 709                         .byte_count = htonl(DATA_LEN(buf)),
 710                         .lkey = htonl(rxq_ctrl->mr->lkey),
 711                 };
 712                 (*rxq_ctrl->rxq.elts)[i] = buf;
 713         }
 714         DEBUG("%p: allocated and configured %u segments (max %u packets)",
 715               (void *)rxq_ctrl, elts_n, elts_n / (1 << rxq_ctrl->rxq.sges_n));
 716         assert(ret == 0);
 717         return 0;
 718 error:
 719         elts_n = i;
 720         for (i = 0; (i != elts_n); ++i) {
 721                 if ((*rxq_ctrl->rxq.elts)[i] != NULL)
 722                         rte_pktmbuf_free_seg((*rxq_ctrl->rxq.elts)[i]);
 723                 (*rxq_ctrl->rxq.elts)[i] = NULL;
 724         }
 725         DEBUG("%p: failed, freed everything", (void *)rxq_ctrl);
 726         assert(ret > 0);
 727         return ret;
 728 }
 729
 730 /**
 731  * Free RX queue elements.
 732  *
 733  * @param rxq_ctrl
 734  *   Pointer to RX queue structure.
 735  */
 736 static void
 737 rxq_free_elts(struct rxq_ctrl *rxq_ctrl)
 738 {
 739         unsigned int i;
 740
 741         rxq_trim_elts(&rxq_ctrl->rxq);
 742         DEBUG("%p: freeing WRs", (void *)rxq_ctrl);
 743         if (rxq_ctrl->rxq.elts == NULL)
 744                 return;
 745
 746         for (i = 0; (i != (1u << rxq_ctrl->rxq.elts_n)); ++i) {
 747                 if ((*rxq_ctrl->rxq.elts)[i] != NULL)
 748                         rte_pktmbuf_free_seg((*rxq_ctrl->rxq.elts)[i]);
 749                 (*rxq_ctrl->rxq.elts)[i] = NULL;
 750         }
 751 }
 752
 753 /**
 754  * Clean up a RX queue.
 755  *
 756  * Destroy objects, free allocated memory and reset the structure for reuse.
 757  *
 758  * @param rxq_ctrl
 759  *   Pointer to RX queue structure.
 760  */
 761 void
 762 rxq_cleanup(struct rxq_ctrl *rxq_ctrl)
 763 {
 764         DEBUG("cleaning up %p", (void *)rxq_ctrl);
 765         rxq_free_elts(rxq_ctrl);
 766         if (rxq_ctrl->fdir_queue != NULL)
 767                 priv_fdir_queue_destroy(rxq_ctrl->priv, rxq_ctrl->fdir_queue);
 768         if (rxq_ctrl->wq != NULL)
 769                 claim_zero(ibv_exp_destroy_wq(rxq_ctrl->wq));
 770         if (rxq_ctrl->cq != NULL)
 771                 claim_zero(ibv_destroy_cq(rxq_ctrl->cq));
 772         if (rxq_ctrl->channel != NULL)
 773                 claim_zero(ibv_destroy_comp_channel(rxq_ctrl->channel));
 774         if (rxq_ctrl->mr != NULL)
 775                 claim_zero(ibv_dereg_mr(rxq_ctrl->mr));
 776         memset(rxq_ctrl, 0, sizeof(*rxq_ctrl));
 777 }
 778
 779 /**
 780  * Initialize RX queue.
 781  *
 782  * @param tmpl
 783  *   Pointer to RX queue control template.
 784  *
 785  * @return
 786  *   0 on success, errno value on failure.
 787  */
 788 static inline int
 789 rxq_setup(struct rxq_ctrl *tmpl)
 790 {
 791         struct ibv_cq *ibcq = tmpl->cq;
 792         struct ibv_mlx5_cq_info cq_info;
 793         struct mlx5_rwq *rwq = container_of(tmpl->wq, struct mlx5_rwq, wq);
 794         struct rte_mbuf *(*elts)[1 << tmpl->rxq.elts_n] =
 795                 rte_calloc_socket("RXQ", 1, sizeof(*elts), 0, tmpl->socket);
 796
 797         if (ibv_mlx5_exp_get_cq_info(ibcq, &cq_info)) {
 798                 ERROR("Unable to query CQ info. check your OFED.");
 799                 return ENOTSUP;
 800         }
 801         if (cq_info.cqe_size != RTE_CACHE_LINE_SIZE) {
 802                 ERROR("Wrong MLX5_CQE_SIZE environment variable value: "
 803                       "it should be set to %u", RTE_CACHE_LINE_SIZE);
 804                 return EINVAL;
 805         }
 806         if (elts == NULL)
 807                 return ENOMEM;
 808         tmpl->rxq.rq_db = rwq->rq.db;
 809         tmpl->rxq.cqe_n = log2above(cq_info.cqe_cnt);
 810         tmpl->rxq.cq_ci = 0;
 811         tmpl->rxq.rq_ci = 0;
 812         tmpl->rxq.rq_pi = 0;
 813         tmpl->rxq.cq_db = cq_info.dbrec;
 814         tmpl->rxq.wqes =
 815                 (volatile struct mlx5_wqe_data_seg (*)[])
 816                 (uintptr_t)rwq->rq.buff;
 817         tmpl->rxq.cqes =
 818                 (volatile struct mlx5_cqe (*)[])
 819                 (uintptr_t)cq_info.buf;
 820         tmpl->rxq.elts = elts;
 821         return 0;
 822 }
 823
 824 /**
 825  * Configure a RX queue.
 826  *
 827  * @param dev
 828  *   Pointer to Ethernet device structure.
 829  * @param rxq_ctrl
 830  *   Pointer to RX queue structure.
 831  * @param desc
 832  *   Number of descriptors to configure in queue.
 833  * @param socket
 834  *   NUMA socket on which memory must be allocated.
 835  * @param[in] conf
 836  *   Thresholds parameters.
 837  * @param mp
 838  *   Memory pool for buffer allocations.
 839  *
 840  * @return
 841  *   0 on success, errno value on failure.
 842  */
 843 static int
 844 rxq_ctrl_setup(struct rte_eth_dev *dev, struct rxq_ctrl *rxq_ctrl,
 845                uint16_t desc, unsigned int socket,
 846                const struct rte_eth_rxconf *conf, struct rte_mempool *mp)
 847 {
 848         struct priv *priv = dev->data->dev_private;
 849         struct rxq_ctrl tmpl = {
 850                 .priv = priv,
 851                 .socket = socket,
 852                 .rxq = {
 853                         .elts_n = log2above(desc),
 854                         .mp = mp,
 855                         .rss_hash = priv->rxqs_n > 1,
 856                 },
 857         };
 858         struct ibv_exp_wq_attr mod;
 859         union {
 860                 struct ibv_exp_cq_init_attr cq;
 861                 struct ibv_exp_wq_init_attr wq;
 862                 struct ibv_exp_cq_attr cq_attr;
 863         } attr;
 864         unsigned int mb_len = rte_pktmbuf_data_room_size(mp);
 865         unsigned int cqe_n = desc - 1;
 866         struct rte_mbuf *(*elts)[desc] = NULL;
 867         int ret = 0;
 868
 869         (void)conf; /* Thresholds configuration (ignored). */
 870         /* Enable scattered packets support for this queue if necessary. */
 871         assert(mb_len >= RTE_PKTMBUF_HEADROOM);
 872         if (dev->data->dev_conf.rxmode.max_rx_pkt_len <=
 873             (mb_len - RTE_PKTMBUF_HEADROOM)) {
 874                 tmpl.rxq.sges_n = 0;
 875         } else if (dev->data->dev_conf.rxmode.enable_scatter) {
 876                 unsigned int size =
 877                         RTE_PKTMBUF_HEADROOM +
 878                         dev->data->dev_conf.rxmode.max_rx_pkt_len;
 879                 unsigned int sges_n;
 880
 881                 /*
 882                  * Determine the number of SGEs needed for a full packet
 883                  * and round it to the next power of two.
 884                  */
 885                 sges_n = log2above((size / mb_len) + !!(size % mb_len));
 886                 tmpl.rxq.sges_n = sges_n;
 887                 /* Make sure rxq.sges_n did not overflow. */
 888                 size = mb_len * (1 << tmpl.rxq.sges_n);
 889                 size -= RTE_PKTMBUF_HEADROOM;
 890                 if (size < dev->data->dev_conf.rxmode.max_rx_pkt_len) {
 891                         ERROR("%p: too many SGEs (%u) needed to handle"
 892                               " requested maximum packet size %u",
 893                               (void *)dev,
 894                               1 << sges_n,
 895                               dev->data->dev_conf.rxmode.max_rx_pkt_len);
 896                         return EOVERFLOW;
 897                 }
 898         } else {
 899                 WARN("%p: the requested maximum Rx packet size (%u) is"
 900                      " larger than a single mbuf (%u) and scattered"
 901                      " mode has not been requested",
 902                      (void *)dev,
 903                      dev->data->dev_conf.rxmode.max_rx_pkt_len,
 904                      mb_len - RTE_PKTMBUF_HEADROOM);
 905         }
 906         DEBUG("%p: maximum number of segments per packet: %u",
 907               (void *)dev, 1 << tmpl.rxq.sges_n);
 908         if (desc % (1 << tmpl.rxq.sges_n)) {
 909                 ERROR("%p: number of RX queue descriptors (%u) is not a"
 910                       " multiple of SGEs per packet (%u)",
 911                       (void *)dev,
 912                       desc,
 913                       1 << tmpl.rxq.sges_n);
 914                 return EINVAL;
 915         }
 916         /* Toggle RX checksum offload if hardware supports it. */
 917         if (priv->hw_csum)
 918                 tmpl.rxq.csum = !!dev->data->dev_conf.rxmode.hw_ip_checksum;
 919         if (priv->hw_csum_l2tun)
 920                 tmpl.rxq.csum_l2tun =
 921                         !!dev->data->dev_conf.rxmode.hw_ip_checksum;
 922         /* Use the entire RX mempool as the memory region. */
 923         tmpl.mr = mlx5_mp2mr(priv->pd, mp);
 924         if (tmpl.mr == NULL) {
 925                 ret = EINVAL;
 926                 ERROR("%p: MR creation failure: %s",
 927                       (void *)dev, strerror(ret));
 928                 goto error;
 929         }
 930         if (dev->data->dev_conf.intr_conf.rxq) {
 931                 tmpl.channel = ibv_create_comp_channel(priv->ctx);
 932                 if (tmpl.channel == NULL) {
 933                         ret = ENOMEM;
 934                         ERROR("%p: Rx interrupt completion channel creation"
 935                               " failure: %s",
 936                               (void *)dev, strerror(ret));
 937                         goto error;
 938                 }
 939         }
 940         attr.cq = (struct ibv_exp_cq_init_attr){
 941                 .comp_mask = 0,
 942         };
 943         if (priv->cqe_comp) {
 944                 attr.cq.comp_mask |= IBV_EXP_CQ_INIT_ATTR_FLAGS;
 945                 attr.cq.flags |= IBV_EXP_CQ_COMPRESSED_CQE;
 946                 /*
 947                  * For vectorized Rx, it must not be doubled in order to
 948                  * make cq_ci and rq_ci aligned.
 949                  */
 950                 if (rxq_check_vec_support(&tmpl.rxq) < 0)
 951                         cqe_n = (desc * 2) - 1; /* Double the number of CQEs. */
 952         }
 953         tmpl.cq = ibv_exp_create_cq(priv->ctx, cqe_n, NULL, tmpl.channel, 0,
 954                                     &attr.cq);
 955         if (tmpl.cq == NULL) {
 956                 ret = ENOMEM;
 957                 ERROR("%p: CQ creation failure: %s",
 958                       (void *)dev, strerror(ret));
 959                 goto error;
 960         }
 961         DEBUG("priv->device_attr.max_qp_wr is %d",
 962               priv->device_attr.max_qp_wr);
 963         DEBUG("priv->device_attr.max_sge is %d",
 964               priv->device_attr.max_sge);
 965         /* Configure VLAN stripping. */
 966         tmpl.rxq.vlan_strip = (priv->hw_vlan_strip &&
 967                                !!dev->data->dev_conf.rxmode.hw_vlan_strip);
 968         attr.wq = (struct ibv_exp_wq_init_attr){
 969                 .wq_context = NULL, /* Could be useful in the future. */
 970                 .wq_type = IBV_EXP_WQT_RQ,
 971                 /* Max number of outstanding WRs. */
 972                 .max_recv_wr = desc >> tmpl.rxq.sges_n,
 973                 /* Max number of scatter/gather elements in a WR. */
 974                 .max_recv_sge = 1 << tmpl.rxq.sges_n,
 975                 .pd = priv->pd,
 976                 .cq = tmpl.cq,
 977                 .comp_mask =
 978                         IBV_EXP_CREATE_WQ_VLAN_OFFLOADS |
 979                         0,
 980                 .vlan_offloads = (tmpl.rxq.vlan_strip ?
 981                                   IBV_EXP_RECEIVE_WQ_CVLAN_STRIP :
 982                                   0),
 983         };
 984         /* By default, FCS (CRC) is stripped by hardware. */
 985         if (dev->data->dev_conf.rxmode.hw_strip_crc) {
 986                 tmpl.rxq.crc_present = 0;
 987         } else if (priv->hw_fcs_strip) {
 988                 /* Ask HW/Verbs to leave CRC in place when supported. */
 989                 attr.wq.flags |= IBV_EXP_CREATE_WQ_FLAG_SCATTER_FCS;
 990                 attr.wq.comp_mask |= IBV_EXP_CREATE_WQ_FLAGS;
 991                 tmpl.rxq.crc_present = 1;
 992         } else {
 993                 WARN("%p: CRC stripping has been disabled but will still"
 994                      " be performed by hardware, make sure MLNX_OFED and"
 995                      " firmware are up to date",
 996                      (void *)dev);
 997                 tmpl.rxq.crc_present = 0;
 998         }
 999         DEBUG("%p: CRC stripping is %s, %u bytes will be subtracted from"
1000               " incoming frames to hide it",
1001               (void *)dev,
1002               tmpl.rxq.crc_present ? "disabled" : "enabled",
1003               tmpl.rxq.crc_present << 2);
1004         if (!mlx5_getenv_int("MLX5_PMD_ENABLE_PADDING"))
1005                 ; /* Nothing else to do. */
1006         else if (priv->hw_padding) {
1007                 INFO("%p: enabling packet padding on queue %p",
1008                      (void *)dev, (void *)rxq_ctrl);
1009                 attr.wq.flags |= IBV_EXP_CREATE_WQ_FLAG_RX_END_PADDING;
1010                 attr.wq.comp_mask |= IBV_EXP_CREATE_WQ_FLAGS;
1011         } else
1012                 WARN("%p: packet padding has been requested but is not"
1013                      " supported, make sure MLNX_OFED and firmware are"
1014                      " up to date",
1015                      (void *)dev);
1016
1017         tmpl.wq = ibv_exp_create_wq(priv->ctx, &attr.wq);
1018         if (tmpl.wq == NULL) {
1019                 ret = (errno ? errno : EINVAL);
1020                 ERROR("%p: WQ creation failure: %s",
1021                       (void *)dev, strerror(ret));
1022                 goto error;
1023         }
1024         /*
1025          * Make sure number of WRs*SGEs match expectations since a queue
1026          * cannot allocate more than "desc" buffers.
1027          */
1028         if (((int)attr.wq.max_recv_wr != (desc >> tmpl.rxq.sges_n)) ||
1029             ((int)attr.wq.max_recv_sge != (1 << tmpl.rxq.sges_n))) {
1030                 ERROR("%p: requested %u*%u but got %u*%u WRs*SGEs",
1031                       (void *)dev,
1032                       (desc >> tmpl.rxq.sges_n), (1 << tmpl.rxq.sges_n),
1033                       attr.wq.max_recv_wr, attr.wq.max_recv_sge);
1034                 ret = EINVAL;
1035                 goto error;
1036         }
1037         /* Save port ID. */
1038         tmpl.rxq.port_id = dev->data->port_id;
1039         DEBUG("%p: RTE port ID: %u", (void *)rxq_ctrl, tmpl.rxq.port_id);
1040         /* Change queue state to ready. */
1041         mod = (struct ibv_exp_wq_attr){
1042                 .attr_mask = IBV_EXP_WQ_ATTR_STATE,
1043                 .wq_state = IBV_EXP_WQS_RDY,
1044         };
1045         ret = ibv_exp_modify_wq(tmpl.wq, &mod);
1046         if (ret) {
1047                 ERROR("%p: WQ state to IBV_EXP_WQS_RDY failed: %s",
1048                       (void *)dev, strerror(ret));
1049                 goto error;
1050         }
1051         ret = rxq_setup(&tmpl);
1052         if (ret) {
1053                 ERROR("%p: cannot initialize RX queue structure: %s",
1054                       (void *)dev, strerror(ret));
1055                 goto error;
1056         }
1057         ret = rxq_alloc_elts(&tmpl, desc);
1058         if (ret) {
1059                 ERROR("%p: RXQ allocation failed: %s",
1060                       (void *)dev, strerror(ret));
1061                 goto error;
1062         }
1063         /* Clean up rxq in case we're reinitializing it. */
1064         DEBUG("%p: cleaning-up old rxq just in case", (void *)rxq_ctrl);
1065         rxq_cleanup(rxq_ctrl);
1066         /* Move mbuf pointers to dedicated storage area in RX queue. */
1067         elts = (void *)(rxq_ctrl + 1);
1068         rte_memcpy(elts, tmpl.rxq.elts, sizeof(*elts));
1069 #ifndef NDEBUG
1070         memset(tmpl.rxq.elts, 0x55, sizeof(*elts));
1071 #endif
1072         rte_free(tmpl.rxq.elts);
1073         tmpl.rxq.elts = elts;
1074         *rxq_ctrl = tmpl;
1075         /* Update doorbell counter. */
1076         rxq_ctrl->rxq.rq_ci = desc >> rxq_ctrl->rxq.sges_n;
1077         rte_wmb();
1078         *rxq_ctrl->rxq.rq_db = htonl(rxq_ctrl->rxq.rq_ci);
1079         DEBUG("%p: rxq updated with %p", (void *)rxq_ctrl, (void *)&tmpl);
1080         assert(ret == 0);
1081         return 0;
1082 error:
1083         elts = tmpl.rxq.elts;
1084         rxq_cleanup(&tmpl);
1085         rte_free(elts);
1086         assert(ret > 0);
1087         return ret;
1088 }
1089
1090 /**
1091  * DPDK callback to configure a RX queue.
1092  *
1093  * @param dev
1094  *   Pointer to Ethernet device structure.
1095  * @param idx
1096  *   RX queue index.
1097  * @param desc
1098  *   Number of descriptors to configure in queue.
1099  * @param socket
1100  *   NUMA socket on which memory must be allocated.
1101  * @param[in] conf
1102  *   Thresholds parameters.
1103  * @param mp
1104  *   Memory pool for buffer allocations.
1105  *
1106  * @return
1107  *   0 on success, negative errno value on failure.
1108  */
1109 int
1110 mlx5_rx_queue_setup(struct rte_eth_dev *dev, uint16_t idx, uint16_t desc,
1111                     unsigned int socket, const struct rte_eth_rxconf *conf,
1112                     struct rte_mempool *mp)
1113 {
1114         struct priv *priv = dev->data->dev_private;
1115         struct rxq *rxq = (*priv->rxqs)[idx];
1116         struct rxq_ctrl *rxq_ctrl = container_of(rxq, struct rxq_ctrl, rxq);
1117         const uint16_t desc_pad = MLX5_VPMD_DESCS_PER_LOOP; /* For vPMD. */
1118         int ret;
1119
1120         if (mlx5_is_secondary())
1121                 return -E_RTE_SECONDARY;
1122
1123         priv_lock(priv);
1124         if (!rte_is_power_of_2(desc)) {
1125                 desc = 1 << log2above(desc);
1126                 WARN("%p: increased number of descriptors in RX queue %u"
1127                      " to the next power of two (%d)",
1128                      (void *)dev, idx, desc);
1129         }
1130         DEBUG("%p: configuring queue %u for %u descriptors",
1131               (void *)dev, idx, desc);
1132         if (idx >= priv->rxqs_n) {
1133                 ERROR("%p: queue index out of range (%u >= %u)",
1134                       (void *)dev, idx, priv->rxqs_n);
1135                 priv_unlock(priv);
1136                 return -EOVERFLOW;
1137         }
1138         if (rxq != NULL) {
1139                 DEBUG("%p: reusing already allocated queue index %u (%p)",
1140                       (void *)dev, idx, (void *)rxq);
1141                 if (priv->started) {
1142                         priv_unlock(priv);
1143                         return -EEXIST;
1144                 }
1145                 (*priv->rxqs)[idx] = NULL;
1146                 rxq_cleanup(rxq_ctrl);
1147                 /* Resize if rxq size is changed. */
1148                 if (rxq_ctrl->rxq.elts_n != log2above(desc)) {
1149                         rxq_ctrl = rte_realloc(rxq_ctrl,
1150                                                sizeof(*rxq_ctrl) +
1151                                                (desc + desc_pad) *
1152                                                 sizeof(struct rte_mbuf *),
1153                                                RTE_CACHE_LINE_SIZE);
1154                         if (!rxq_ctrl) {
1155                                 ERROR("%p: unable to reallocate queue index %u",
1156                                         (void *)dev, idx);
1157                                 priv_unlock(priv);
1158                                 return -ENOMEM;
1159                         }
1160                 }
1161         } else {
1162                 rxq_ctrl = rte_calloc_socket("RXQ", 1, sizeof(*rxq_ctrl) +
1163                                              (desc + desc_pad) *
1164                                               sizeof(struct rte_mbuf *),
1165                                              0, socket);
1166                 if (rxq_ctrl == NULL) {
1167                         ERROR("%p: unable to allocate queue index %u",
1168                               (void *)dev, idx);
1169                         priv_unlock(priv);
1170                         return -ENOMEM;
1171                 }
1172         }
1173         ret = rxq_ctrl_setup(dev, rxq_ctrl, desc, socket, conf, mp);
1174         if (ret)
1175                 rte_free(rxq_ctrl);
1176         else {
1177                 rxq_ctrl->rxq.stats.idx = idx;
1178                 DEBUG("%p: adding RX queue %p to list",
1179                       (void *)dev, (void *)rxq_ctrl);
1180                 (*priv->rxqs)[idx] = &rxq_ctrl->rxq;
1181         }
1182         priv_unlock(priv);
1183         return -ret;
1184 }
1185
1186 /**
1187  * DPDK callback to release a RX queue.
1188  *
1189  * @param dpdk_rxq
1190  *   Generic RX queue pointer.
1191  */
1192 void
1193 mlx5_rx_queue_release(void *dpdk_rxq)
1194 {
1195         struct rxq *rxq = (struct rxq *)dpdk_rxq;
1196         struct rxq_ctrl *rxq_ctrl;
1197         struct priv *priv;
1198         unsigned int i;
1199
1200         if (mlx5_is_secondary())
1201                 return;
1202
1203         if (rxq == NULL)
1204                 return;
1205         rxq_ctrl = container_of(rxq, struct rxq_ctrl, rxq);
1206         priv = rxq_ctrl->priv;
1207         priv_lock(priv);
1208         if (priv_flow_rxq_in_use(priv, rxq))
1209                 rte_panic("Rx queue %p is still used by a flow and cannot be"
1210                           " removed\n", (void *)rxq_ctrl);
1211         for (i = 0; (i != priv->rxqs_n); ++i)
1212                 if ((*priv->rxqs)[i] == rxq) {
1213                         DEBUG("%p: removing RX queue %p from list",
1214                               (void *)priv->dev, (void *)rxq_ctrl);
1215                         (*priv->rxqs)[i] = NULL;
1216                         break;
1217                 }
1218         rxq_cleanup(rxq_ctrl);
1219         rte_free(rxq_ctrl);
1220         priv_unlock(priv);
1221 }
1222
1223 /**
1224  * DPDK callback for RX in secondary processes.
1225  *
1226  * This function configures all queues from primary process information
1227  * if necessary before reverting to the normal RX burst callback.
1228  *
1229  * @param dpdk_rxq
1230  *   Generic pointer to RX queue structure.
1231  * @param[out] pkts
1232  *   Array to store received packets.
1233  * @param pkts_n
1234  *   Maximum number of packets in array.
1235  *
1236  * @return
1237  *   Number of packets successfully received (<= pkts_n).
1238  */
1239 uint16_t
1240 mlx5_rx_burst_secondary_setup(void *dpdk_rxq, struct rte_mbuf **pkts,
1241                               uint16_t pkts_n)
1242 {
1243         struct rxq *rxq = dpdk_rxq;
1244         struct rxq_ctrl *rxq_ctrl = container_of(rxq, struct rxq_ctrl, rxq);
1245         struct priv *priv = mlx5_secondary_data_setup(rxq_ctrl->priv);
1246         struct priv *primary_priv;
1247         unsigned int index;
1248
1249         if (priv == NULL)
1250                 return 0;
1251         primary_priv =
1252                 mlx5_secondary_data[priv->dev->data->port_id].primary_priv;
1253         /* Look for queue index in both private structures. */
1254         for (index = 0; index != priv->rxqs_n; ++index)
1255                 if (((*primary_priv->rxqs)[index] == rxq) ||
1256                     ((*priv->rxqs)[index] == rxq))
1257                         break;
1258         if (index == priv->rxqs_n)
1259                 return 0;
1260         rxq = (*priv->rxqs)[index];
1261         return priv->dev->rx_pkt_burst(rxq, pkts, pkts_n);
1262 }
1263
1264 /**
1265  * Allocate queue vector and fill epoll fd list for Rx interrupts.
1266  *
1267  * @param priv
1268  *   Pointer to private structure.
1269  *
1270  * @return
1271  *   0 on success, negative on failure.
1272  */
1273 int
1274 priv_rx_intr_vec_enable(struct priv *priv)
1275 {
1276         unsigned int i;
1277         unsigned int rxqs_n = priv->rxqs_n;
1278         unsigned int n = RTE_MIN(rxqs_n, (uint32_t)RTE_MAX_RXTX_INTR_VEC_ID);
1279         unsigned int count = 0;
1280         struct rte_intr_handle *intr_handle = priv->dev->intr_handle;
1281
1282         if (!priv->dev->data->dev_conf.intr_conf.rxq)
1283                 return 0;
1284         priv_rx_intr_vec_disable(priv);
1285         intr_handle->intr_vec = malloc(sizeof(intr_handle->intr_vec[rxqs_n]));
1286         if (intr_handle->intr_vec == NULL) {
1287                 ERROR("failed to allocate memory for interrupt vector,"
1288                       " Rx interrupts will not be supported");
1289                 return -ENOMEM;
1290         }
1291         intr_handle->type = RTE_INTR_HANDLE_EXT;
1292         for (i = 0; i != n; ++i) {
1293                 struct rxq *rxq = (*priv->rxqs)[i];
1294                 struct rxq_ctrl *rxq_ctrl =
1295                         container_of(rxq, struct rxq_ctrl, rxq);
1296                 int fd;
1297                 int flags;
1298                 int rc;
1299
1300                 /* Skip queues that cannot request interrupts. */
1301                 if (!rxq || !rxq_ctrl->channel) {
1302                         /* Use invalid intr_vec[] index to disable entry. */
1303                         intr_handle->intr_vec[i] =
1304                                 RTE_INTR_VEC_RXTX_OFFSET +
1305                                 RTE_MAX_RXTX_INTR_VEC_ID;
1306                         continue;
1307                 }
1308                 if (count >= RTE_MAX_RXTX_INTR_VEC_ID) {
1309                         ERROR("too many Rx queues for interrupt vector size"
1310                               " (%d), Rx interrupts cannot be enabled",
1311                               RTE_MAX_RXTX_INTR_VEC_ID);
1312                         priv_rx_intr_vec_disable(priv);
1313                         return -1;
1314                 }
1315                 fd = rxq_ctrl->channel->fd;
1316                 flags = fcntl(fd, F_GETFL);
1317                 rc = fcntl(fd, F_SETFL, flags | O_NONBLOCK);
1318                 if (rc < 0) {
1319                         ERROR("failed to make Rx interrupt file descriptor"
1320                               " %d non-blocking for queue index %d", fd, i);
1321                         priv_rx_intr_vec_disable(priv);
1322                         return -1;
1323                 }
1324                 intr_handle->intr_vec[i] = RTE_INTR_VEC_RXTX_OFFSET + count;
1325                 intr_handle->efds[count] = fd;
1326                 count++;
1327         }
1328         if (!count)
1329                 priv_rx_intr_vec_disable(priv);
1330         else
1331                 intr_handle->nb_efd = count;
1332         return 0;
1333 }
1334
1335 /**
1336  * Clean up Rx interrupts handler.
1337  *
1338  * @param priv
1339  *   Pointer to private structure.
1340  */
1341 void
1342 priv_rx_intr_vec_disable(struct priv *priv)
1343 {
1344         struct rte_intr_handle *intr_handle = priv->dev->intr_handle;
1345
1346         rte_intr_free_epoll_fd(intr_handle);
1347         free(intr_handle->intr_vec);
1348         intr_handle->nb_efd = 0;
1349         intr_handle->intr_vec = NULL;
1350 }
1351
1352 #ifdef HAVE_UPDATE_CQ_CI
1353
1354 /**
1355  * DPDK callback for Rx queue interrupt enable.
1356  *
1357  * @param dev
1358  *   Pointer to Ethernet device structure.
1359  * @param rx_queue_id
1360  *   Rx queue number.
1361  *
1362  * @return
1363  *   0 on success, negative on failure.
1364  */
1365 int
1366 mlx5_rx_intr_enable(struct rte_eth_dev *dev, uint16_t rx_queue_id)
1367 {
1368         struct priv *priv = mlx5_get_priv(dev);
1369         struct rxq *rxq = (*priv->rxqs)[rx_queue_id];
1370         struct rxq_ctrl *rxq_ctrl = container_of(rxq, struct rxq_ctrl, rxq);
1371         int ret;
1372
1373         if (!rxq || !rxq_ctrl->channel) {
1374                 ret = EINVAL;
1375         } else {
1376                 ibv_mlx5_exp_update_cq_ci(rxq_ctrl->cq, rxq->cq_ci);
1377                 ret = ibv_req_notify_cq(rxq_ctrl->cq, 0);
1378         }
1379         if (ret)
1380                 WARN("unable to arm interrupt on rx queue %d", rx_queue_id);
1381         return -ret;
1382 }
1383
1384 /**
1385  * DPDK callback for Rx queue interrupt disable.
1386  *
1387  * @param dev
1388  *   Pointer to Ethernet device structure.
1389  * @param rx_queue_id
1390  *   Rx queue number.
1391  *
1392  * @return
1393  *   0 on success, negative on failure.
1394  */
1395 int
1396 mlx5_rx_intr_disable(struct rte_eth_dev *dev, uint16_t rx_queue_id)
1397 {
1398         struct priv *priv = mlx5_get_priv(dev);
1399         struct rxq *rxq = (*priv->rxqs)[rx_queue_id];
1400         struct rxq_ctrl *rxq_ctrl = container_of(rxq, struct rxq_ctrl, rxq);
1401         struct ibv_cq *ev_cq;
1402         void *ev_ctx;
1403         int ret;
1404
1405         if (!rxq || !rxq_ctrl->channel) {
1406                 ret = EINVAL;
1407         } else {
1408                 ret = ibv_get_cq_event(rxq_ctrl->cq->channel, &ev_cq, &ev_ctx);
1409                 if (ret || ev_cq != rxq_ctrl->cq)
1410                         ret = EINVAL;
1411         }
1412         if (ret)
1413                 WARN("unable to disable interrupt on rx queue %d",
1414                      rx_queue_id);
1415         else
1416                 ibv_ack_cq_events(rxq_ctrl->cq, 1);
1417         return -ret;
1418 }
1419
1420 #endif /* HAVE_UPDATE_CQ_CI */