drivers/net/nfp/nfp_net.c

   1 /*
   2  * Copyright (c) 2014, 2015 Netronome Systems, Inc.
   3  * All rights reserved.
   4  *
   5  * Small portions derived from code Copyright(c) 2010-2015 Intel Corporation.
   6  *
   7  * Redistribution and use in source and binary forms, with or without
   8  * modification, are permitted provided that the following conditions are met:
   9  *
  10  * 1. Redistributions of source code must retain the above copyright notice,
  11  *  this list of conditions and the following disclaimer.
  12  *
  13  * 2. Redistributions in binary form must reproduce the above copyright
  14  *  notice, this list of conditions and the following disclaimer in the
  15  *  documentation and/or other materials provided with the distribution
  16  *
  17  * 3. Neither the name of the copyright holder nor the names of its
  18  *  contributors may be used to endorse or promote products derived from this
  19  *  software without specific prior written permission.
  20  *
  21  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
  22  * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  23  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  24  * ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT HOLDER OR CONTRIBUTORS BE
  25  * LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
  26  * CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
  27  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
  28  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
  29  * CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
  30  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE
  31  * POSSIBILITY OF SUCH DAMAGE.
  32  */
  33
  34 /*
  35  * vim:shiftwidth=8:noexpandtab
  36  *
  37  * @file dpdk/pmd/nfp_net.c
  38  *
  39  * Netronome vNIC DPDK Poll-Mode Driver: Main entry point
  40  */
  41
  42 #include <rte_byteorder.h>
  43 #include <rte_common.h>
  44 #include <rte_log.h>
  45 #include <rte_debug.h>
  46 #include <rte_ethdev.h>
  47 #include <rte_ethdev_pci.h>
  48 #include <rte_dev.h>
  49 #include <rte_ether.h>
  50 #include <rte_malloc.h>
  51 #include <rte_memzone.h>
  52 #include <rte_mempool.h>
  53 #include <rte_version.h>
  54 #include <rte_string_fns.h>
  55 #include <rte_alarm.h>
  56 #include <rte_spinlock.h>
  57
  58 #include "nfp_net_pmd.h"
  59 #include "nfp_net_logs.h"
  60 #include "nfp_net_ctrl.h"
  61
  62 /* Prototypes */
  63 static void nfp_net_close(struct rte_eth_dev *dev);
  64 static int nfp_net_configure(struct rte_eth_dev *dev);
  65 static void nfp_net_dev_interrupt_handler(void *param);
  66 static void nfp_net_dev_interrupt_delayed_handler(void *param);
  67 static int nfp_net_dev_mtu_set(struct rte_eth_dev *dev, uint16_t mtu);
  68 static void nfp_net_infos_get(struct rte_eth_dev *dev,
  69                               struct rte_eth_dev_info *dev_info);
  70 static int nfp_net_init(struct rte_eth_dev *eth_dev);
  71 static int nfp_net_link_update(struct rte_eth_dev *dev, int wait_to_complete);
  72 static void nfp_net_promisc_enable(struct rte_eth_dev *dev);
  73 static void nfp_net_promisc_disable(struct rte_eth_dev *dev);
  74 static int nfp_net_rx_fill_freelist(struct nfp_net_rxq *rxq);
  75 static uint32_t nfp_net_rx_queue_count(struct rte_eth_dev *dev,
  76                                        uint16_t queue_idx);
  77 static uint16_t nfp_net_recv_pkts(void *rx_queue, struct rte_mbuf **rx_pkts,
  78                                   uint16_t nb_pkts);
  79 static void nfp_net_rx_queue_release(void *rxq);
  80 static int nfp_net_rx_queue_setup(struct rte_eth_dev *dev, uint16_t queue_idx,
  81                                   uint16_t nb_desc, unsigned int socket_id,
  82                                   const struct rte_eth_rxconf *rx_conf,
  83                                   struct rte_mempool *mp);
  84 static int nfp_net_tx_free_bufs(struct nfp_net_txq *txq);
  85 static void nfp_net_tx_queue_release(void *txq);
  86 static int nfp_net_tx_queue_setup(struct rte_eth_dev *dev, uint16_t queue_idx,
  87                                   uint16_t nb_desc, unsigned int socket_id,
  88                                   const struct rte_eth_txconf *tx_conf);
  89 static int nfp_net_start(struct rte_eth_dev *dev);
  90 static void nfp_net_stats_get(struct rte_eth_dev *dev,
  91                               struct rte_eth_stats *stats);
  92 static void nfp_net_stats_reset(struct rte_eth_dev *dev);
  93 static void nfp_net_stop(struct rte_eth_dev *dev);
  94 static uint16_t nfp_net_xmit_pkts(void *tx_queue, struct rte_mbuf **tx_pkts,
  95                                   uint16_t nb_pkts);
  96
  97 /*
  98  * The offset of the queue controller queues in the PCIe Target. These
  99  * happen to be at the same offset on the NFP6000 and the NFP3200 so
 100  * we use a single macro here.
 101  */
 102 #define NFP_PCIE_QUEUE(_q)      (0x80000 + (0x800 * ((_q) & 0xff)))
 103
 104 /* Maximum value which can be added to a queue with one transaction */
 105 #define NFP_QCP_MAX_ADD 0x7f
 106
 107 #define RTE_MBUF_DMA_ADDR_DEFAULT(mb) \
 108         (uint64_t)((mb)->buf_physaddr + RTE_PKTMBUF_HEADROOM)
 109
 110 /* nfp_qcp_ptr - Read or Write Pointer of a queue */
 111 enum nfp_qcp_ptr {
 112         NFP_QCP_READ_PTR = 0,
 113         NFP_QCP_WRITE_PTR
 114 };
 115
 116 /*
 117  * nfp_qcp_ptr_add - Add the value to the selected pointer of a queue
 118  * @q: Base address for queue structure
 119  * @ptr: Add to the Read or Write pointer
 120  * @val: Value to add to the queue pointer
 121  *
 122  * If @val is greater than @NFP_QCP_MAX_ADD multiple writes are performed.
 123  */
 124 static inline void
 125 nfp_qcp_ptr_add(uint8_t *q, enum nfp_qcp_ptr ptr, uint32_t val)
 126 {
 127         uint32_t off;
 128
 129         if (ptr == NFP_QCP_READ_PTR)
 130                 off = NFP_QCP_QUEUE_ADD_RPTR;
 131         else
 132                 off = NFP_QCP_QUEUE_ADD_WPTR;
 133
 134         while (val > NFP_QCP_MAX_ADD) {
 135                 nn_writel(rte_cpu_to_le_32(NFP_QCP_MAX_ADD), q + off);
 136                 val -= NFP_QCP_MAX_ADD;
 137         }
 138
 139         nn_writel(rte_cpu_to_le_32(val), q + off);
 140 }
 141
 142 /*
 143  * nfp_qcp_read - Read the current Read/Write pointer value for a queue
 144  * @q:  Base address for queue structure
 145  * @ptr: Read or Write pointer
 146  */
 147 static inline uint32_t
 148 nfp_qcp_read(uint8_t *q, enum nfp_qcp_ptr ptr)
 149 {
 150         uint32_t off;
 151         uint32_t val;
 152
 153         if (ptr == NFP_QCP_READ_PTR)
 154                 off = NFP_QCP_QUEUE_STS_LO;
 155         else
 156                 off = NFP_QCP_QUEUE_STS_HI;
 157
 158         val = rte_cpu_to_le_32(nn_readl(q + off));
 159
 160         if (ptr == NFP_QCP_READ_PTR)
 161                 return val & NFP_QCP_QUEUE_STS_LO_READPTR_mask;
 162         else
 163                 return val & NFP_QCP_QUEUE_STS_HI_WRITEPTR_mask;
 164 }
 165
 166 /*
 167  * Functions to read/write from/to Config BAR
 168  * Performs any endian conversion necessary.
 169  */
 170 static inline uint8_t
 171 nn_cfg_readb(struct nfp_net_hw *hw, int off)
 172 {
 173         return nn_readb(hw->ctrl_bar + off);
 174 }
 175
 176 static inline void
 177 nn_cfg_writeb(struct nfp_net_hw *hw, int off, uint8_t val)
 178 {
 179         nn_writeb(val, hw->ctrl_bar + off);
 180 }
 181
 182 static inline uint32_t
 183 nn_cfg_readl(struct nfp_net_hw *hw, int off)
 184 {
 185         return rte_le_to_cpu_32(nn_readl(hw->ctrl_bar + off));
 186 }
 187
 188 static inline void
 189 nn_cfg_writel(struct nfp_net_hw *hw, int off, uint32_t val)
 190 {
 191         nn_writel(rte_cpu_to_le_32(val), hw->ctrl_bar + off);
 192 }
 193
 194 static inline uint64_t
 195 nn_cfg_readq(struct nfp_net_hw *hw, int off)
 196 {
 197         return rte_le_to_cpu_64(nn_readq(hw->ctrl_bar + off));
 198 }
 199
 200 static inline void
 201 nn_cfg_writeq(struct nfp_net_hw *hw, int off, uint64_t val)
 202 {
 203         nn_writeq(rte_cpu_to_le_64(val), hw->ctrl_bar + off);
 204 }
 205
 206 /*
 207  * Atomically reads link status information from global structure rte_eth_dev.
 208  *
 209  * @param dev
 210  *   - Pointer to the structure rte_eth_dev to read from.
 211  *   - Pointer to the buffer to be saved with the link status.
 212  *
 213  * @return
 214  *   - On success, zero.
 215  *   - On failure, negative value.
 216  */
 217 static inline int
 218 nfp_net_dev_atomic_read_link_status(struct rte_eth_dev *dev,
 219                                     struct rte_eth_link *link)
 220 {
 221         struct rte_eth_link *dst = link;
 222         struct rte_eth_link *src = &dev->data->dev_link;
 223
 224         if (rte_atomic64_cmpset((uint64_t *)dst, *(uint64_t *)dst,
 225                                 *(uint64_t *)src) == 0)
 226                 return -1;
 227
 228         return 0;
 229 }
 230
 231 /*
 232  * Atomically writes the link status information into global
 233  * structure rte_eth_dev.
 234  *
 235  * @param dev
 236  *   - Pointer to the structure rte_eth_dev to read from.
 237  *   - Pointer to the buffer to be saved with the link status.
 238  *
 239  * @return
 240  *   - On success, zero.
 241  *   - On failure, negative value.
 242  */
 243 static inline int
 244 nfp_net_dev_atomic_write_link_status(struct rte_eth_dev *dev,
 245                                      struct rte_eth_link *link)
 246 {
 247         struct rte_eth_link *dst = &dev->data->dev_link;
 248         struct rte_eth_link *src = link;
 249
 250         if (rte_atomic64_cmpset((uint64_t *)dst, *(uint64_t *)dst,
 251                                 *(uint64_t *)src) == 0)
 252                 return -1;
 253
 254         return 0;
 255 }
 256
 257 static void
 258 nfp_net_rx_queue_release_mbufs(struct nfp_net_rxq *rxq)
 259 {
 260         unsigned i;
 261
 262         if (rxq->rxbufs == NULL)
 263                 return;
 264
 265         for (i = 0; i < rxq->rx_count; i++) {
 266                 if (rxq->rxbufs[i].mbuf) {
 267                         rte_pktmbuf_free_seg(rxq->rxbufs[i].mbuf);
 268                         rxq->rxbufs[i].mbuf = NULL;
 269                 }
 270         }
 271 }
 272
 273 static void
 274 nfp_net_rx_queue_release(void *rx_queue)
 275 {
 276         struct nfp_net_rxq *rxq = rx_queue;
 277
 278         if (rxq) {
 279                 nfp_net_rx_queue_release_mbufs(rxq);
 280                 rte_free(rxq->rxbufs);
 281                 rte_free(rxq);
 282         }
 283 }
 284
 285 static void
 286 nfp_net_reset_rx_queue(struct nfp_net_rxq *rxq)
 287 {
 288         nfp_net_rx_queue_release_mbufs(rxq);
 289         rxq->rd_p = 0;
 290         rxq->nb_rx_hold = 0;
 291 }
 292
 293 static void
 294 nfp_net_tx_queue_release_mbufs(struct nfp_net_txq *txq)
 295 {
 296         unsigned i;
 297
 298         if (txq->txbufs == NULL)
 299                 return;
 300
 301         for (i = 0; i < txq->tx_count; i++) {
 302                 if (txq->txbufs[i].mbuf) {
 303                         rte_pktmbuf_free(txq->txbufs[i].mbuf);
 304                         txq->txbufs[i].mbuf = NULL;
 305                 }
 306         }
 307 }
 308
 309 static void
 310 nfp_net_tx_queue_release(void *tx_queue)
 311 {
 312         struct nfp_net_txq *txq = tx_queue;
 313
 314         if (txq) {
 315                 nfp_net_tx_queue_release_mbufs(txq);
 316                 rte_free(txq->txbufs);
 317                 rte_free(txq);
 318         }
 319 }
 320
 321 static void
 322 nfp_net_reset_tx_queue(struct nfp_net_txq *txq)
 323 {
 324         nfp_net_tx_queue_release_mbufs(txq);
 325         txq->wr_p = 0;
 326         txq->rd_p = 0;
 327 }
 328
 329 static int
 330 __nfp_net_reconfig(struct nfp_net_hw *hw, uint32_t update)
 331 {
 332         int cnt;
 333         uint32_t new;
 334         struct timespec wait;
 335
 336         PMD_DRV_LOG(DEBUG, "Writing to the configuration queue (%p)...\n",
 337                     hw->qcp_cfg);
 338
 339         if (hw->qcp_cfg == NULL)
 340                 rte_panic("Bad configuration queue pointer\n");
 341
 342         nfp_qcp_ptr_add(hw->qcp_cfg, NFP_QCP_WRITE_PTR, 1);
 343
 344         wait.tv_sec = 0;
 345         wait.tv_nsec = 1000000;
 346
 347         PMD_DRV_LOG(DEBUG, "Polling for update ack...\n");
 348
 349         /* Poll update field, waiting for NFP to ack the config */
 350         for (cnt = 0; ; cnt++) {
 351                 new = nn_cfg_readl(hw, NFP_NET_CFG_UPDATE);
 352                 if (new == 0)
 353                         break;
 354                 if (new & NFP_NET_CFG_UPDATE_ERR) {
 355                         PMD_INIT_LOG(ERR, "Reconfig error: 0x%08x", new);
 356                         return -1;
 357                 }
 358                 if (cnt >= NFP_NET_POLL_TIMEOUT) {
 359                         PMD_INIT_LOG(ERR, "Reconfig timeout for 0x%08x after"
 360                                           " %dms", update, cnt);
 361                         rte_panic("Exiting\n");
 362                 }
 363                 nanosleep(&wait, 0); /* waiting for a 1ms */
 364         }
 365         PMD_DRV_LOG(DEBUG, "Ack DONE\n");
 366         return 0;
 367 }
 368
 369 /*
 370  * Reconfigure the NIC
 371  * @nn:    device to reconfigure
 372  * @ctrl:    The value for the ctrl field in the BAR config
 373  * @update:  The value for the update field in the BAR config
 374  *
 375  * Write the update word to the BAR and ping the reconfig queue. Then poll
 376  * until the firmware has acknowledged the update by zeroing the update word.
 377  */
 378 static int
 379 nfp_net_reconfig(struct nfp_net_hw *hw, uint32_t ctrl, uint32_t update)
 380 {
 381         uint32_t err;
 382
 383         PMD_DRV_LOG(DEBUG, "nfp_net_reconfig: ctrl=%08x update=%08x\n",
 384                     ctrl, update);
 385
 386         rte_spinlock_lock(&hw->reconfig_lock);
 387
 388         nn_cfg_writel(hw, NFP_NET_CFG_CTRL, ctrl);
 389         nn_cfg_writel(hw, NFP_NET_CFG_UPDATE, update);
 390
 391         rte_wmb();
 392
 393         err = __nfp_net_reconfig(hw, update);
 394
 395         rte_spinlock_unlock(&hw->reconfig_lock);
 396
 397         if (!err)
 398                 return 0;
 399
 400         /*
 401          * Reconfig errors imply situations where they can be handled.
 402          * Otherwise, rte_panic is called inside __nfp_net_reconfig
 403          */
 404         PMD_INIT_LOG(ERR, "Error nfp_net reconfig for ctrl: %x update: %x",
 405                      ctrl, update);
 406         return -EIO;
 407 }
 408
 409 /*
 410  * Configure an Ethernet device. This function must be invoked first
 411  * before any other function in the Ethernet API. This function can
 412  * also be re-invoked when a device is in the stopped state.
 413  */
 414 static int
 415 nfp_net_configure(struct rte_eth_dev *dev)
 416 {
 417         struct rte_eth_conf *dev_conf;
 418         struct rte_eth_rxmode *rxmode;
 419         struct rte_eth_txmode *txmode;
 420         uint32_t new_ctrl = 0;
 421         uint32_t update = 0;
 422         struct nfp_net_hw *hw;
 423
 424         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 425
 426         /*
 427          * A DPDK app sends info about how many queues to use and how
 428          * those queues need to be configured. This is used by the
 429          * DPDK core and it makes sure no more queues than those
 430          * advertised by the driver are requested. This function is
 431          * called after that internal process
 432          */
 433
 434         PMD_INIT_LOG(DEBUG, "Configure");
 435
 436         dev_conf = &dev->data->dev_conf;
 437         rxmode = &dev_conf->rxmode;
 438         txmode = &dev_conf->txmode;
 439
 440         /* Checking TX mode */
 441         if (txmode->mq_mode) {
 442                 PMD_INIT_LOG(INFO, "TX mq_mode DCB and VMDq not supported");
 443                 return -EINVAL;
 444         }
 445
 446         /* Checking RX mode */
 447         if (rxmode->mq_mode & ETH_MQ_RX_RSS) {
 448                 if (hw->cap & NFP_NET_CFG_CTRL_RSS) {
 449                         update = NFP_NET_CFG_UPDATE_RSS;
 450                         new_ctrl = NFP_NET_CFG_CTRL_RSS;
 451                 } else {
 452                         PMD_INIT_LOG(INFO, "RSS not supported");
 453                         return -EINVAL;
 454                 }
 455         }
 456
 457         if (rxmode->split_hdr_size) {
 458                 PMD_INIT_LOG(INFO, "rxmode does not support split header");
 459                 return -EINVAL;
 460         }
 461
 462         if (rxmode->hw_ip_checksum) {
 463                 if (hw->cap & NFP_NET_CFG_CTRL_RXCSUM) {
 464                         new_ctrl |= NFP_NET_CFG_CTRL_RXCSUM;
 465                 } else {
 466                         PMD_INIT_LOG(INFO, "RXCSUM not supported");
 467                         return -EINVAL;
 468                 }
 469         }
 470
 471         if (rxmode->hw_vlan_filter) {
 472                 PMD_INIT_LOG(INFO, "VLAN filter not supported");
 473                 return -EINVAL;
 474         }
 475
 476         if (rxmode->hw_vlan_strip) {
 477                 if (hw->cap & NFP_NET_CFG_CTRL_RXVLAN) {
 478                         new_ctrl |= NFP_NET_CFG_CTRL_RXVLAN;
 479                 } else {
 480                         PMD_INIT_LOG(INFO, "hw vlan strip not supported");
 481                         return -EINVAL;
 482                 }
 483         }
 484
 485         if (rxmode->hw_vlan_extend) {
 486                 PMD_INIT_LOG(INFO, "VLAN extended not supported");
 487                 return -EINVAL;
 488         }
 489
 490         /* Supporting VLAN insertion by default */
 491         if (hw->cap & NFP_NET_CFG_CTRL_TXVLAN)
 492                 new_ctrl |= NFP_NET_CFG_CTRL_TXVLAN;
 493
 494         if (rxmode->jumbo_frame)
 495                 /* this is handled in rte_eth_dev_configure */
 496
 497         if (rxmode->hw_strip_crc) {
 498                 PMD_INIT_LOG(INFO, "strip CRC not supported");
 499                 return -EINVAL;
 500         }
 501
 502         if (rxmode->enable_scatter) {
 503                 PMD_INIT_LOG(INFO, "Scatter not supported");
 504                 return -EINVAL;
 505         }
 506
 507         if (!new_ctrl)
 508                 return 0;
 509
 510         update |= NFP_NET_CFG_UPDATE_GEN;
 511
 512         nn_cfg_writel(hw, NFP_NET_CFG_CTRL, new_ctrl);
 513         if (nfp_net_reconfig(hw, new_ctrl, update) < 0)
 514                 return -EIO;
 515
 516         hw->ctrl = new_ctrl;
 517
 518         return 0;
 519 }
 520
 521 static void
 522 nfp_net_enable_queues(struct rte_eth_dev *dev)
 523 {
 524         struct nfp_net_hw *hw;
 525         uint64_t enabled_queues = 0;
 526         int i;
 527
 528         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 529
 530         /* Enabling the required TX queues in the device */
 531         for (i = 0; i < dev->data->nb_tx_queues; i++)
 532                 enabled_queues |= (1 << i);
 533
 534         nn_cfg_writeq(hw, NFP_NET_CFG_TXRS_ENABLE, enabled_queues);
 535
 536         enabled_queues = 0;
 537
 538         /* Enabling the required RX queues in the device */
 539         for (i = 0; i < dev->data->nb_rx_queues; i++)
 540                 enabled_queues |= (1 << i);
 541
 542         nn_cfg_writeq(hw, NFP_NET_CFG_RXRS_ENABLE, enabled_queues);
 543 }
 544
 545 static void
 546 nfp_net_disable_queues(struct rte_eth_dev *dev)
 547 {
 548         struct nfp_net_hw *hw;
 549         uint32_t new_ctrl, update = 0;
 550
 551         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 552
 553         nn_cfg_writeq(hw, NFP_NET_CFG_TXRS_ENABLE, 0);
 554         nn_cfg_writeq(hw, NFP_NET_CFG_RXRS_ENABLE, 0);
 555
 556         new_ctrl = hw->ctrl & ~NFP_NET_CFG_CTRL_ENABLE;
 557         update = NFP_NET_CFG_UPDATE_GEN | NFP_NET_CFG_UPDATE_RING |
 558                  NFP_NET_CFG_UPDATE_MSIX;
 559
 560         if (hw->cap & NFP_NET_CFG_CTRL_RINGCFG)
 561                 new_ctrl &= ~NFP_NET_CFG_CTRL_RINGCFG;
 562
 563         /* If an error when reconfig we avoid to change hw state */
 564         if (nfp_net_reconfig(hw, new_ctrl, update) < 0)
 565                 return;
 566
 567         hw->ctrl = new_ctrl;
 568 }
 569
 570 static int
 571 nfp_net_rx_freelist_setup(struct rte_eth_dev *dev)
 572 {
 573         int i;
 574
 575         for (i = 0; i < dev->data->nb_rx_queues; i++) {
 576                 if (nfp_net_rx_fill_freelist(dev->data->rx_queues[i]) < 0)
 577                         return -1;
 578         }
 579         return 0;
 580 }
 581
 582 static void
 583 nfp_net_params_setup(struct nfp_net_hw *hw)
 584 {
 585         nn_cfg_writel(hw, NFP_NET_CFG_MTU, hw->mtu);
 586         nn_cfg_writel(hw, NFP_NET_CFG_FLBUFSZ, hw->flbufsz);
 587 }
 588
 589 static void
 590 nfp_net_cfg_queue_setup(struct nfp_net_hw *hw)
 591 {
 592         hw->qcp_cfg = hw->tx_bar + NFP_QCP_QUEUE_ADDR_SZ;
 593 }
 594
 595 static void nfp_net_read_mac(struct nfp_net_hw *hw)
 596 {
 597         uint32_t tmp;
 598
 599         tmp = rte_be_to_cpu_32(nn_cfg_readl(hw, NFP_NET_CFG_MACADDR));
 600         memcpy(&hw->mac_addr[0], &tmp, sizeof(struct ether_addr));
 601
 602         tmp = rte_be_to_cpu_32(nn_cfg_readl(hw, NFP_NET_CFG_MACADDR + 4));
 603         memcpy(&hw->mac_addr[4], &tmp, 2);
 604 }
 605
 606 static void
 607 nfp_net_write_mac(struct nfp_net_hw *hw, uint8_t *mac)
 608 {
 609         uint32_t mac0 = *(uint32_t *)mac;
 610         uint16_t mac1;
 611
 612         nn_writel(rte_cpu_to_be_32(mac0), hw->ctrl_bar + NFP_NET_CFG_MACADDR);
 613
 614         mac += 4;
 615         mac1 = *(uint16_t *)mac;
 616         nn_writew(rte_cpu_to_be_16(mac1),
 617                   hw->ctrl_bar + NFP_NET_CFG_MACADDR + 6);
 618 }
 619
 620 static int
 621 nfp_configure_rx_interrupt(struct rte_eth_dev *dev,
 622                            struct rte_intr_handle *intr_handle)
 623 {
 624         struct nfp_net_hw *hw;
 625         int i;
 626
 627         if (!intr_handle->intr_vec) {
 628                 intr_handle->intr_vec =
 629                         rte_zmalloc("intr_vec",
 630                                     dev->data->nb_rx_queues * sizeof(int), 0);
 631                 if (!intr_handle->intr_vec) {
 632                         PMD_INIT_LOG(ERR, "Failed to allocate %d rx_queues"
 633                                      " intr_vec", dev->data->nb_rx_queues);
 634                         return -ENOMEM;
 635                 }
 636         }
 637
 638         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 639
 640         if (intr_handle->type == RTE_INTR_HANDLE_UIO) {
 641                 PMD_INIT_LOG(INFO, "VF: enabling RX interrupt with UIO");
 642                 /* UIO just supports one queue and no LSC*/
 643                 nn_cfg_writeb(hw, NFP_NET_CFG_RXR_VEC(0), 0);
 644         } else {
 645                 PMD_INIT_LOG(INFO, "VF: enabling RX interrupt with VFIO");
 646                 for (i = 0; i < dev->data->nb_rx_queues; i++)
 647                         /*
 648                          * The first msix vector is reserved for non
 649                          * efd interrupts
 650                         */
 651                         nn_cfg_writeb(hw, NFP_NET_CFG_RXR_VEC(i), i + 1);
 652         }
 653
 654         /* Avoiding TX interrupts */
 655         hw->ctrl |= NFP_NET_CFG_CTRL_MSIX_TX_OFF;
 656         return 0;
 657 }
 658
 659 static int
 660 nfp_net_start(struct rte_eth_dev *dev)
 661 {
 662         struct rte_pci_device *pci_dev = RTE_ETH_DEV_TO_PCI(dev);
 663         struct rte_intr_handle *intr_handle = &pci_dev->intr_handle;
 664         uint32_t new_ctrl, update = 0;
 665         struct nfp_net_hw *hw;
 666         uint32_t intr_vector;
 667         int ret;
 668
 669         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 670
 671         PMD_INIT_LOG(DEBUG, "Start");
 672
 673         /* Disabling queues just in case... */
 674         nfp_net_disable_queues(dev);
 675
 676         /* Writing configuration parameters in the device */
 677         nfp_net_params_setup(hw);
 678
 679         /* Enabling the required queues in the device */
 680         nfp_net_enable_queues(dev);
 681
 682         /* check and configure queue intr-vector mapping */
 683         if (dev->data->dev_conf.intr_conf.rxq != 0) {
 684                 if (intr_handle->type == RTE_INTR_HANDLE_UIO) {
 685                         /*
 686                          * Better not to share LSC with RX interrupts.
 687                          * Unregistering LSC interrupt handler
 688                          */
 689                         rte_intr_callback_unregister(&pci_dev->intr_handle,
 690                                 nfp_net_dev_interrupt_handler, (void *)dev);
 691
 692                         if (dev->data->nb_rx_queues > 1) {
 693                                 PMD_INIT_LOG(ERR, "PMD rx interrupt only "
 694                                              "supports 1 queue with UIO");
 695                                 return -EIO;
 696                         }
 697                 }
 698                 intr_vector = dev->data->nb_rx_queues;
 699                 if (rte_intr_efd_enable(intr_handle, intr_vector))
 700                         return -1;
 701         }
 702
 703         if (rte_intr_dp_is_en(intr_handle))
 704                 nfp_configure_rx_interrupt(dev, intr_handle);
 705
 706         rte_intr_enable(intr_handle);
 707
 708         /* Enable device */
 709         new_ctrl = hw->ctrl | NFP_NET_CFG_CTRL_ENABLE;
 710         update = NFP_NET_CFG_UPDATE_GEN | NFP_NET_CFG_UPDATE_RING;
 711
 712         /* Just configuring queues interrupts when necessary */
 713         if (rte_intr_dp_is_en(intr_handle))
 714                 update |= NFP_NET_CFG_UPDATE_MSIX;
 715
 716         if (hw->cap & NFP_NET_CFG_CTRL_RINGCFG)
 717                 new_ctrl |= NFP_NET_CFG_CTRL_RINGCFG;
 718
 719         nn_cfg_writel(hw, NFP_NET_CFG_CTRL, new_ctrl);
 720         if (nfp_net_reconfig(hw, new_ctrl, update) < 0)
 721                 return -EIO;
 722
 723         /*
 724          * Allocating rte mbuffs for configured rx queues.
 725          * This requires queues being enabled before
 726          */
 727         if (nfp_net_rx_freelist_setup(dev) < 0) {
 728                 ret = -ENOMEM;
 729                 goto error;
 730         }
 731
 732         hw->ctrl = new_ctrl;
 733
 734         return 0;
 735
 736 error:
 737         /*
 738          * An error returned by this function should mean the app
 739          * exiting and then the system releasing all the memory
 740          * allocated even memory coming from hugepages.
 741          *
 742          * The device could be enabled at this point with some queues
 743          * ready for getting packets. This is true if the call to
 744          * nfp_net_rx_freelist_setup() succeeds for some queues but
 745          * fails for subsequent queues.
 746          *
 747          * This should make the app exiting but better if we tell the
 748          * device first.
 749          */
 750         nfp_net_disable_queues(dev);
 751
 752         return ret;
 753 }
 754
 755 /* Stop device: disable rx and tx functions to allow for reconfiguring. */
 756 static void
 757 nfp_net_stop(struct rte_eth_dev *dev)
 758 {
 759         int i;
 760
 761         PMD_INIT_LOG(DEBUG, "Stop");
 762
 763         nfp_net_disable_queues(dev);
 764
 765         /* Clear queues */
 766         for (i = 0; i < dev->data->nb_tx_queues; i++) {
 767                 nfp_net_reset_tx_queue(
 768                         (struct nfp_net_txq *)dev->data->tx_queues[i]);
 769         }
 770
 771         for (i = 0; i < dev->data->nb_rx_queues; i++) {
 772                 nfp_net_reset_rx_queue(
 773                         (struct nfp_net_rxq *)dev->data->rx_queues[i]);
 774         }
 775 }
 776
 777 /* Reset and stop device. The device can not be restarted. */
 778 static void
 779 nfp_net_close(struct rte_eth_dev *dev)
 780 {
 781         struct nfp_net_hw *hw;
 782         struct rte_pci_device *pci_dev;
 783
 784         PMD_INIT_LOG(DEBUG, "Close");
 785
 786         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 787         pci_dev = RTE_ETH_DEV_TO_PCI(dev);
 788
 789         /*
 790          * We assume that the DPDK application is stopping all the
 791          * threads/queues before calling the device close function.
 792          */
 793
 794         nfp_net_stop(dev);
 795
 796         rte_intr_disable(&pci_dev->intr_handle);
 797         nn_cfg_writeb(hw, NFP_NET_CFG_LSC, 0xff);
 798
 799         /* unregister callback func from eal lib */
 800         rte_intr_callback_unregister(&pci_dev->intr_handle,
 801                                      nfp_net_dev_interrupt_handler,
 802                                      (void *)dev);
 803
 804         /*
 805          * The ixgbe PMD driver disables the pcie master on the
 806          * device. The i40e does not...
 807          */
 808 }
 809
 810 static void
 811 nfp_net_promisc_enable(struct rte_eth_dev *dev)
 812 {
 813         uint32_t new_ctrl, update = 0;
 814         struct nfp_net_hw *hw;
 815
 816         PMD_DRV_LOG(DEBUG, "Promiscuous mode enable\n");
 817
 818         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 819
 820         if (!(hw->cap & NFP_NET_CFG_CTRL_PROMISC)) {
 821                 PMD_INIT_LOG(INFO, "Promiscuous mode not supported");
 822                 return;
 823         }
 824
 825         if (hw->ctrl & NFP_NET_CFG_CTRL_PROMISC) {
 826                 PMD_DRV_LOG(INFO, "Promiscuous mode already enabled\n");
 827                 return;
 828         }
 829
 830         new_ctrl = hw->ctrl | NFP_NET_CFG_CTRL_PROMISC;
 831         update = NFP_NET_CFG_UPDATE_GEN;
 832
 833         /*
 834          * DPDK sets promiscuous mode on just after this call assuming
 835          * it can not fail ...
 836          */
 837         if (nfp_net_reconfig(hw, new_ctrl, update) < 0)
 838                 return;
 839
 840         hw->ctrl = new_ctrl;
 841 }
 842
 843 static void
 844 nfp_net_promisc_disable(struct rte_eth_dev *dev)
 845 {
 846         uint32_t new_ctrl, update = 0;
 847         struct nfp_net_hw *hw;
 848
 849         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 850
 851         if ((hw->ctrl & NFP_NET_CFG_CTRL_PROMISC) == 0) {
 852                 PMD_DRV_LOG(INFO, "Promiscuous mode already disabled\n");
 853                 return;
 854         }
 855
 856         new_ctrl = hw->ctrl & ~NFP_NET_CFG_CTRL_PROMISC;
 857         update = NFP_NET_CFG_UPDATE_GEN;
 858
 859         /*
 860          * DPDK sets promiscuous mode off just before this call
 861          * assuming it can not fail ...
 862          */
 863         if (nfp_net_reconfig(hw, new_ctrl, update) < 0)
 864                 return;
 865
 866         hw->ctrl = new_ctrl;
 867 }
 868
 869 /*
 870  * return 0 means link status changed, -1 means not changed
 871  *
 872  * Wait to complete is needed as it can take up to 9 seconds to get the Link
 873  * status.
 874  */
 875 static int
 876 nfp_net_link_update(struct rte_eth_dev *dev, __rte_unused int wait_to_complete)
 877 {
 878         struct nfp_net_hw *hw;
 879         struct rte_eth_link link, old;
 880         uint32_t nn_link_status;
 881
 882         static const uint32_t ls_to_ethtool[] = {
 883                 [NFP_NET_CFG_STS_LINK_RATE_UNSUPPORTED] = ETH_SPEED_NUM_NONE,
 884                 [NFP_NET_CFG_STS_LINK_RATE_UNKNOWN]     = ETH_SPEED_NUM_NONE,
 885                 [NFP_NET_CFG_STS_LINK_RATE_1G]          = ETH_SPEED_NUM_1G,
 886                 [NFP_NET_CFG_STS_LINK_RATE_10G]         = ETH_SPEED_NUM_10G,
 887                 [NFP_NET_CFG_STS_LINK_RATE_25G]         = ETH_SPEED_NUM_25G,
 888                 [NFP_NET_CFG_STS_LINK_RATE_40G]         = ETH_SPEED_NUM_40G,
 889                 [NFP_NET_CFG_STS_LINK_RATE_50G]         = ETH_SPEED_NUM_50G,
 890                 [NFP_NET_CFG_STS_LINK_RATE_100G]        = ETH_SPEED_NUM_100G,
 891         };
 892
 893         PMD_DRV_LOG(DEBUG, "Link update\n");
 894
 895         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 896
 897         memset(&old, 0, sizeof(old));
 898         nfp_net_dev_atomic_read_link_status(dev, &old);
 899
 900         nn_link_status = nn_cfg_readl(hw, NFP_NET_CFG_STS);
 901
 902         memset(&link, 0, sizeof(struct rte_eth_link));
 903
 904         if (nn_link_status & NFP_NET_CFG_STS_LINK)
 905                 link.link_status = ETH_LINK_UP;
 906
 907         link.link_duplex = ETH_LINK_FULL_DUPLEX;
 908
 909         nn_link_status = (nn_link_status >> NFP_NET_CFG_STS_LINK_RATE_SHIFT) &
 910                          NFP_NET_CFG_STS_LINK_RATE_MASK;
 911
 912         if ((NFD_CFG_MAJOR_VERSION_of(hw->ver) < 4) ||
 913             ((NFD_CFG_MINOR_VERSION_of(hw->ver) == 4) &&
 914             (NFD_CFG_MINOR_VERSION_of(hw->ver) == 0)))
 915                 /* We really do not know the speed wil old firmware */
 916                 link.link_speed = ETH_SPEED_NUM_NONE;
 917         else {
 918                 if (nn_link_status >= RTE_DIM(ls_to_ethtool))
 919                         link.link_speed = ETH_SPEED_NUM_NONE;
 920                 else
 921                         link.link_speed = ls_to_ethtool[nn_link_status];
 922         }
 923
 924         if (old.link_status != link.link_status) {
 925                 nfp_net_dev_atomic_write_link_status(dev, &link);
 926                 if (link.link_status)
 927                         PMD_DRV_LOG(INFO, "NIC Link is Up\n");
 928                 else
 929                         PMD_DRV_LOG(INFO, "NIC Link is Down\n");
 930                 return 0;
 931         }
 932
 933         return -1;
 934 }
 935
 936 static void
 937 nfp_net_stats_get(struct rte_eth_dev *dev, struct rte_eth_stats *stats)
 938 {
 939         int i;
 940         struct nfp_net_hw *hw;
 941         struct rte_eth_stats nfp_dev_stats;
 942
 943         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 944
 945         /* RTE_ETHDEV_QUEUE_STAT_CNTRS default value is 16 */
 946
 947         /* reading per RX ring stats */
 948         for (i = 0; i < dev->data->nb_rx_queues; i++) {
 949                 if (i == RTE_ETHDEV_QUEUE_STAT_CNTRS)
 950                         break;
 951
 952                 nfp_dev_stats.q_ipackets[i] =
 953                         nn_cfg_readq(hw, NFP_NET_CFG_RXR_STATS(i));
 954
 955                 nfp_dev_stats.q_ipackets[i] -=
 956                         hw->eth_stats_base.q_ipackets[i];
 957
 958                 nfp_dev_stats.q_ibytes[i] =
 959                         nn_cfg_readq(hw, NFP_NET_CFG_RXR_STATS(i) + 0x8);
 960
 961                 nfp_dev_stats.q_ibytes[i] -=
 962                         hw->eth_stats_base.q_ibytes[i];
 963         }
 964
 965         /* reading per TX ring stats */
 966         for (i = 0; i < dev->data->nb_tx_queues; i++) {
 967                 if (i == RTE_ETHDEV_QUEUE_STAT_CNTRS)
 968                         break;
 969
 970                 nfp_dev_stats.q_opackets[i] =
 971                         nn_cfg_readq(hw, NFP_NET_CFG_TXR_STATS(i));
 972
 973                 nfp_dev_stats.q_opackets[i] -=
 974                         hw->eth_stats_base.q_opackets[i];
 975
 976                 nfp_dev_stats.q_obytes[i] =
 977                         nn_cfg_readq(hw, NFP_NET_CFG_TXR_STATS(i) + 0x8);
 978
 979                 nfp_dev_stats.q_obytes[i] -=
 980                         hw->eth_stats_base.q_obytes[i];
 981         }
 982
 983         nfp_dev_stats.ipackets =
 984                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_RX_FRAMES);
 985
 986         nfp_dev_stats.ipackets -= hw->eth_stats_base.ipackets;
 987
 988         nfp_dev_stats.ibytes =
 989                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_RX_OCTETS);
 990
 991         nfp_dev_stats.ibytes -= hw->eth_stats_base.ibytes;
 992
 993         nfp_dev_stats.opackets =
 994                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_TX_FRAMES);
 995
 996         nfp_dev_stats.opackets -= hw->eth_stats_base.opackets;
 997
 998         nfp_dev_stats.obytes =
 999                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_TX_OCTETS);
1000
1001         nfp_dev_stats.obytes -= hw->eth_stats_base.obytes;
1002
1003         /* reading general device stats */
1004         nfp_dev_stats.ierrors =
1005                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_RX_ERRORS);
1006
1007         nfp_dev_stats.ierrors -= hw->eth_stats_base.ierrors;
1008
1009         nfp_dev_stats.oerrors =
1010                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_TX_ERRORS);
1011
1012         nfp_dev_stats.oerrors -= hw->eth_stats_base.oerrors;
1013
1014         /* RX ring mbuf allocation failures */
1015         nfp_dev_stats.rx_nombuf = dev->data->rx_mbuf_alloc_failed;
1016
1017         nfp_dev_stats.imissed =
1018                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_RX_DISCARDS);
1019
1020         nfp_dev_stats.imissed -= hw->eth_stats_base.imissed;
1021
1022         if (stats)
1023                 memcpy(stats, &nfp_dev_stats, sizeof(*stats));
1024 }
1025
1026 static void
1027 nfp_net_stats_reset(struct rte_eth_dev *dev)
1028 {
1029         int i;
1030         struct nfp_net_hw *hw;
1031
1032         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
1033
1034         /*
1035          * hw->eth_stats_base records the per counter starting point.
1036          * Lets update it now
1037          */
1038
1039         /* reading per RX ring stats */
1040         for (i = 0; i < dev->data->nb_rx_queues; i++) {
1041                 if (i == RTE_ETHDEV_QUEUE_STAT_CNTRS)
1042                         break;
1043
1044                 hw->eth_stats_base.q_ipackets[i] =
1045                         nn_cfg_readq(hw, NFP_NET_CFG_RXR_STATS(i));
1046
1047                 hw->eth_stats_base.q_ibytes[i] =
1048                         nn_cfg_readq(hw, NFP_NET_CFG_RXR_STATS(i) + 0x8);
1049         }
1050
1051         /* reading per TX ring stats */
1052         for (i = 0; i < dev->data->nb_tx_queues; i++) {
1053                 if (i == RTE_ETHDEV_QUEUE_STAT_CNTRS)
1054                         break;
1055
1056                 hw->eth_stats_base.q_opackets[i] =
1057                         nn_cfg_readq(hw, NFP_NET_CFG_TXR_STATS(i));
1058
1059                 hw->eth_stats_base.q_obytes[i] =
1060                         nn_cfg_readq(hw, NFP_NET_CFG_TXR_STATS(i) + 0x8);
1061         }
1062
1063         hw->eth_stats_base.ipackets =
1064                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_RX_FRAMES);
1065
1066         hw->eth_stats_base.ibytes =
1067                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_RX_OCTETS);
1068
1069         hw->eth_stats_base.opackets =
1070                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_TX_FRAMES);
1071
1072         hw->eth_stats_base.obytes =
1073                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_TX_OCTETS);
1074
1075         /* reading general device stats */
1076         hw->eth_stats_base.ierrors =
1077                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_RX_ERRORS);
1078
1079         hw->eth_stats_base.oerrors =
1080                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_TX_ERRORS);
1081
1082         /* RX ring mbuf allocation failures */
1083         dev->data->rx_mbuf_alloc_failed = 0;
1084
1085         hw->eth_stats_base.imissed =
1086                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_RX_DISCARDS);
1087 }
1088
1089 static void
1090 nfp_net_infos_get(struct rte_eth_dev *dev, struct rte_eth_dev_info *dev_info)
1091 {
1092         struct nfp_net_hw *hw;
1093
1094         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
1095
1096         dev_info->pci_dev = RTE_ETH_DEV_TO_PCI(dev);
1097         dev_info->max_rx_queues = (uint16_t)hw->max_rx_queues;
1098         dev_info->max_tx_queues = (uint16_t)hw->max_tx_queues;
1099         dev_info->min_rx_bufsize = ETHER_MIN_MTU;
1100         dev_info->max_rx_pktlen = hw->mtu;
1101         /* Next should change when PF support is implemented */
1102         dev_info->max_mac_addrs = 1;
1103
1104         if (hw->cap & NFP_NET_CFG_CTRL_RXVLAN)
1105                 dev_info->rx_offload_capa = DEV_RX_OFFLOAD_VLAN_STRIP;
1106
1107         if (hw->cap & NFP_NET_CFG_CTRL_RXCSUM)
1108                 dev_info->rx_offload_capa |= DEV_RX_OFFLOAD_IPV4_CKSUM |
1109                                              DEV_RX_OFFLOAD_UDP_CKSUM |
1110                                              DEV_RX_OFFLOAD_TCP_CKSUM;
1111
1112         if (hw->cap & NFP_NET_CFG_CTRL_TXVLAN)
1113                 dev_info->tx_offload_capa = DEV_TX_OFFLOAD_VLAN_INSERT;
1114
1115         if (hw->cap & NFP_NET_CFG_CTRL_TXCSUM)
1116                 dev_info->tx_offload_capa |= DEV_TX_OFFLOAD_IPV4_CKSUM |
1117                                              DEV_TX_OFFLOAD_UDP_CKSUM |
1118                                              DEV_TX_OFFLOAD_TCP_CKSUM;
1119
1120         dev_info->default_rxconf = (struct rte_eth_rxconf) {
1121                 .rx_thresh = {
1122                         .pthresh = DEFAULT_RX_PTHRESH,
1123                         .hthresh = DEFAULT_RX_HTHRESH,
1124                         .wthresh = DEFAULT_RX_WTHRESH,
1125                 },
1126                 .rx_free_thresh = DEFAULT_RX_FREE_THRESH,
1127                 .rx_drop_en = 0,
1128         };
1129
1130         dev_info->default_txconf = (struct rte_eth_txconf) {
1131                 .tx_thresh = {
1132                         .pthresh = DEFAULT_TX_PTHRESH,
1133                         .hthresh = DEFAULT_TX_HTHRESH,
1134                         .wthresh = DEFAULT_TX_WTHRESH,
1135                 },
1136                 .tx_free_thresh = DEFAULT_TX_FREE_THRESH,
1137                 .tx_rs_thresh = DEFAULT_TX_RSBIT_THRESH,
1138                 .txq_flags = ETH_TXQ_FLAGS_NOMULTSEGS |
1139                              ETH_TXQ_FLAGS_NOOFFLOADS,
1140         };
1141
1142         dev_info->reta_size = NFP_NET_CFG_RSS_ITBL_SZ;
1143         dev_info->hash_key_size = NFP_NET_CFG_RSS_KEY_SZ;
1144
1145         dev_info->speed_capa = ETH_SPEED_NUM_1G | ETH_LINK_SPEED_10G |
1146                                ETH_SPEED_NUM_25G | ETH_SPEED_NUM_40G |
1147                                ETH_SPEED_NUM_50G | ETH_LINK_SPEED_100G;
1148
1149         if (hw->cap & NFP_NET_CFG_CTRL_LSO)
1150                 dev_info->tx_offload_capa |= DEV_TX_OFFLOAD_TCP_TSO;
1151 }
1152
1153 static const uint32_t *
1154 nfp_net_supported_ptypes_get(struct rte_eth_dev *dev)
1155 {
1156         static const uint32_t ptypes[] = {
1157                 /* refers to nfp_net_set_hash() */
1158                 RTE_PTYPE_INNER_L3_IPV4,
1159                 RTE_PTYPE_INNER_L3_IPV6,
1160                 RTE_PTYPE_INNER_L3_IPV6_EXT,
1161                 RTE_PTYPE_INNER_L4_MASK,
1162                 RTE_PTYPE_UNKNOWN
1163         };
1164
1165         if (dev->rx_pkt_burst == nfp_net_recv_pkts)
1166                 return ptypes;
1167         return NULL;
1168 }
1169
1170 static uint32_t
1171 nfp_net_rx_queue_count(struct rte_eth_dev *dev, uint16_t queue_idx)
1172 {
1173         struct nfp_net_rxq *rxq;
1174         struct nfp_net_rx_desc *rxds;
1175         uint32_t idx;
1176         uint32_t count;
1177
1178         rxq = (struct nfp_net_rxq *)dev->data->rx_queues[queue_idx];
1179
1180         idx = rxq->rd_p;
1181
1182         count = 0;
1183
1184         /*
1185          * Other PMDs are just checking the DD bit in intervals of 4
1186          * descriptors and counting all four if the first has the DD
1187          * bit on. Of course, this is not accurate but can be good for
1188          * performance. But ideally that should be done in descriptors
1189          * chunks belonging to the same cache line
1190          */
1191
1192         while (count < rxq->rx_count) {
1193                 rxds = &rxq->rxds[idx];
1194                 if ((rxds->rxd.meta_len_dd & PCIE_DESC_RX_DD) == 0)
1195                         break;
1196
1197                 count++;
1198                 idx++;
1199
1200                 /* Wrapping? */
1201                 if ((idx) == rxq->rx_count)
1202                         idx = 0;
1203         }
1204
1205         return count;
1206 }
1207
1208 static int
1209 nfp_rx_queue_intr_enable(struct rte_eth_dev *dev, uint16_t queue_id)
1210 {
1211         struct rte_pci_device *pci_dev;
1212         struct nfp_net_hw *hw;
1213         int base = 0;
1214
1215         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
1216         pci_dev = RTE_ETH_DEV_TO_PCI(dev);
1217
1218         if (pci_dev->intr_handle.type != RTE_INTR_HANDLE_UIO)
1219                 base = 1;
1220
1221         /* Make sure all updates are written before un-masking */
1222         rte_wmb();
1223         nn_cfg_writeb(hw, NFP_NET_CFG_ICR(base + queue_id),
1224                       NFP_NET_CFG_ICR_UNMASKED);
1225         return 0;
1226 }
1227
1228 static int
1229 nfp_rx_queue_intr_disable(struct rte_eth_dev *dev, uint16_t queue_id)
1230 {
1231         struct rte_pci_device *pci_dev;
1232         struct nfp_net_hw *hw;
1233         int base = 0;
1234
1235         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
1236         pci_dev = RTE_ETH_DEV_TO_PCI(dev);
1237
1238         if (pci_dev->intr_handle.type != RTE_INTR_HANDLE_UIO)
1239                 base = 1;
1240
1241         /* Make sure all updates are written before un-masking */
1242         rte_wmb();
1243         nn_cfg_writeb(hw, NFP_NET_CFG_ICR(base + queue_id), 0x1);
1244         return 0;
1245 }
1246
1247 static void
1248 nfp_net_dev_link_status_print(struct rte_eth_dev *dev)
1249 {
1250         struct rte_pci_device *pci_dev = RTE_ETH_DEV_TO_PCI(dev);
1251         struct rte_eth_link link;
1252
1253         memset(&link, 0, sizeof(link));
1254         nfp_net_dev_atomic_read_link_status(dev, &link);
1255         if (link.link_status)
1256                 RTE_LOG(INFO, PMD, "Port %d: Link Up - speed %u Mbps - %s\n",
1257                         (int)(dev->data->port_id), (unsigned)link.link_speed,
1258                         link.link_duplex == ETH_LINK_FULL_DUPLEX
1259                         ? "full-duplex" : "half-duplex");
1260         else
1261                 RTE_LOG(INFO, PMD, " Port %d: Link Down\n",
1262                         (int)(dev->data->port_id));
1263
1264         RTE_LOG(INFO, PMD, "PCI Address: %04d:%02d:%02d:%d\n",
1265                 pci_dev->addr.domain, pci_dev->addr.bus,
1266                 pci_dev->addr.devid, pci_dev->addr.function);
1267 }
1268
1269 /* Interrupt configuration and handling */
1270
1271 /*
1272  * nfp_net_irq_unmask - Unmask an interrupt
1273  *
1274  * If MSI-X auto-masking is enabled clear the mask bit, otherwise
1275  * clear the ICR for the entry.
1276  */
1277 static void
1278 nfp_net_irq_unmask(struct rte_eth_dev *dev)
1279 {
1280         struct nfp_net_hw *hw;
1281         struct rte_pci_device *pci_dev;
1282
1283         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
1284         pci_dev = RTE_ETH_DEV_TO_PCI(dev);
1285
1286         if (hw->ctrl & NFP_NET_CFG_CTRL_MSIXAUTO) {
1287                 /* If MSI-X auto-masking is used, clear the entry */
1288                 rte_wmb();
1289                 rte_intr_enable(&pci_dev->intr_handle);
1290         } else {
1291                 /* Make sure all updates are written before un-masking */
1292                 rte_wmb();
1293                 nn_cfg_writeb(hw, NFP_NET_CFG_ICR(NFP_NET_IRQ_LSC_IDX),
1294                               NFP_NET_CFG_ICR_UNMASKED);
1295         }
1296 }
1297
1298 static void
1299 nfp_net_dev_interrupt_handler(void *param)
1300 {
1301         int64_t timeout;
1302         struct rte_eth_link link;
1303         struct rte_eth_dev *dev = (struct rte_eth_dev *)param;
1304
1305         PMD_DRV_LOG(DEBUG, "We got a LSC interrupt!!!\n");
1306
1307         /* get the link status */
1308         memset(&link, 0, sizeof(link));
1309         nfp_net_dev_atomic_read_link_status(dev, &link);
1310
1311         nfp_net_link_update(dev, 0);
1312
1313         /* likely to up */
1314         if (!link.link_status) {
1315                 /* handle it 1 sec later, wait it being stable */
1316                 timeout = NFP_NET_LINK_UP_CHECK_TIMEOUT;
1317                 /* likely to down */
1318         } else {
1319                 /* handle it 4 sec later, wait it being stable */
1320                 timeout = NFP_NET_LINK_DOWN_CHECK_TIMEOUT;
1321         }
1322
1323         if (rte_eal_alarm_set(timeout * 1000,
1324                               nfp_net_dev_interrupt_delayed_handler,
1325                               (void *)dev) < 0) {
1326                 RTE_LOG(ERR, PMD, "Error setting alarm");
1327                 /* Unmasking */
1328                 nfp_net_irq_unmask(dev);
1329         }
1330 }
1331
1332 /*
1333  * Interrupt handler which shall be registered for alarm callback for delayed
1334  * handling specific interrupt to wait for the stable nic state. As the NIC
1335  * interrupt state is not stable for nfp after link is just down, it needs
1336  * to wait 4 seconds to get the stable status.
1337  *
1338  * @param handle   Pointer to interrupt handle.
1339  * @param param    The address of parameter (struct rte_eth_dev *)
1340  *
1341  * @return  void
1342  */
1343 static void
1344 nfp_net_dev_interrupt_delayed_handler(void *param)
1345 {
1346         struct rte_eth_dev *dev = (struct rte_eth_dev *)param;
1347
1348         nfp_net_link_update(dev, 0);
1349         _rte_eth_dev_callback_process(dev, RTE_ETH_EVENT_INTR_LSC, NULL, NULL);
1350
1351         nfp_net_dev_link_status_print(dev);
1352
1353         /* Unmasking */
1354         nfp_net_irq_unmask(dev);
1355 }
1356
1357 static int
1358 nfp_net_dev_mtu_set(struct rte_eth_dev *dev, uint16_t mtu)
1359 {
1360         struct nfp_net_hw *hw;
1361
1362         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
1363
1364         /* check that mtu is within the allowed range */
1365         if ((mtu < ETHER_MIN_MTU) || ((uint32_t)mtu > hw->max_mtu))
1366                 return -EINVAL;
1367
1368         /* switch to jumbo mode if needed */
1369         if ((uint32_t)mtu > ETHER_MAX_LEN)
1370                 dev->data->dev_conf.rxmode.jumbo_frame = 1;
1371         else
1372                 dev->data->dev_conf.rxmode.jumbo_frame = 0;
1373
1374         /* update max frame size */
1375         dev->data->dev_conf.rxmode.max_rx_pkt_len = (uint32_t)mtu;
1376
1377         /* writing to configuration space */
1378         nn_cfg_writel(hw, NFP_NET_CFG_MTU, (uint32_t)mtu);
1379
1380         hw->mtu = mtu;
1381
1382         return 0;
1383 }
1384
1385 static int
1386 nfp_net_rx_queue_setup(struct rte_eth_dev *dev,
1387                        uint16_t queue_idx, uint16_t nb_desc,
1388                        unsigned int socket_id,
1389                        const struct rte_eth_rxconf *rx_conf,
1390                        struct rte_mempool *mp)
1391 {
1392         const struct rte_memzone *tz;
1393         struct nfp_net_rxq *rxq;
1394         struct nfp_net_hw *hw;
1395
1396         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
1397
1398         PMD_INIT_FUNC_TRACE();
1399
1400         /* Validating number of descriptors */
1401         if (((nb_desc * sizeof(struct nfp_net_rx_desc)) % 128) != 0 ||
1402             (nb_desc > NFP_NET_MAX_RX_DESC) ||
1403             (nb_desc < NFP_NET_MIN_RX_DESC)) {
1404                 RTE_LOG(ERR, PMD, "Wrong nb_desc value\n");
1405                 return -EINVAL;
1406         }
1407
1408         /*
1409          * Free memory prior to re-allocation if needed. This is the case after
1410          * calling nfp_net_stop
1411          */
1412         if (dev->data->rx_queues[queue_idx]) {
1413                 nfp_net_rx_queue_release(dev->data->rx_queues[queue_idx]);
1414                 dev->data->rx_queues[queue_idx] = NULL;
1415         }
1416
1417         /* Allocating rx queue data structure */
1418         rxq = rte_zmalloc_socket("ethdev RX queue", sizeof(struct nfp_net_rxq),
1419                                  RTE_CACHE_LINE_SIZE, socket_id);
1420         if (rxq == NULL)
1421                 return -ENOMEM;
1422
1423         /* Hw queues mapping based on firmware confifguration */
1424         rxq->qidx = queue_idx;
1425         rxq->fl_qcidx = queue_idx * hw->stride_rx;
1426         rxq->rx_qcidx = rxq->fl_qcidx + (hw->stride_rx - 1);
1427         rxq->qcp_fl = hw->rx_bar + NFP_QCP_QUEUE_OFF(rxq->fl_qcidx);
1428         rxq->qcp_rx = hw->rx_bar + NFP_QCP_QUEUE_OFF(rxq->rx_qcidx);
1429
1430         /*
1431          * Tracking mbuf size for detecting a potential mbuf overflow due to
1432          * RX offset
1433          */
1434         rxq->mem_pool = mp;
1435         rxq->mbuf_size = rxq->mem_pool->elt_size;
1436         rxq->mbuf_size -= (sizeof(struct rte_mbuf) + RTE_PKTMBUF_HEADROOM);
1437         hw->flbufsz = rxq->mbuf_size;
1438
1439         rxq->rx_count = nb_desc;
1440         rxq->port_id = dev->data->port_id;
1441         rxq->rx_free_thresh = rx_conf->rx_free_thresh;
1442         rxq->crc_len = (uint8_t) ((dev->data->dev_conf.rxmode.hw_strip_crc) ? 0
1443                                   : ETHER_CRC_LEN);
1444         rxq->drop_en = rx_conf->rx_drop_en;
1445
1446         /*
1447          * Allocate RX ring hardware descriptors. A memzone large enough to
1448          * handle the maximum ring size is allocated in order to allow for
1449          * resizing in later calls to the queue setup function.
1450          */
1451         tz = rte_eth_dma_zone_reserve(dev, "rx_ring", queue_idx,
1452                                    sizeof(struct nfp_net_rx_desc) *
1453                                    NFP_NET_MAX_RX_DESC, NFP_MEMZONE_ALIGN,
1454                                    socket_id);
1455
1456         if (tz == NULL) {
1457                 RTE_LOG(ERR, PMD, "Error allocatig rx dma\n");
1458                 nfp_net_rx_queue_release(rxq);
1459                 return -ENOMEM;
1460         }
1461
1462         /* Saving physical and virtual addresses for the RX ring */
1463         rxq->dma = (uint64_t)tz->phys_addr;
1464         rxq->rxds = (struct nfp_net_rx_desc *)tz->addr;
1465
1466         /* mbuf pointers array for referencing mbufs linked to RX descriptors */
1467         rxq->rxbufs = rte_zmalloc_socket("rxq->rxbufs",
1468                                          sizeof(*rxq->rxbufs) * nb_desc,
1469                                          RTE_CACHE_LINE_SIZE, socket_id);
1470         if (rxq->rxbufs == NULL) {
1471                 nfp_net_rx_queue_release(rxq);
1472                 return -ENOMEM;
1473         }
1474
1475         PMD_RX_LOG(DEBUG, "rxbufs=%p hw_ring=%p dma_addr=0x%" PRIx64 "\n",
1476                    rxq->rxbufs, rxq->rxds, (unsigned long int)rxq->dma);
1477
1478         nfp_net_reset_rx_queue(rxq);
1479
1480         dev->data->rx_queues[queue_idx] = rxq;
1481         rxq->hw = hw;
1482
1483         /*
1484          * Telling the HW about the physical address of the RX ring and number
1485          * of descriptors in log2 format
1486          */
1487         nn_cfg_writeq(hw, NFP_NET_CFG_RXR_ADDR(queue_idx), rxq->dma);
1488         nn_cfg_writeb(hw, NFP_NET_CFG_RXR_SZ(queue_idx), rte_log2_u32(nb_desc));
1489
1490         return 0;
1491 }
1492
1493 static int
1494 nfp_net_rx_fill_freelist(struct nfp_net_rxq *rxq)
1495 {
1496         struct nfp_net_rx_buff *rxe = rxq->rxbufs;
1497         uint64_t dma_addr;
1498         unsigned i;
1499
1500         PMD_RX_LOG(DEBUG, "nfp_net_rx_fill_freelist for %u descriptors\n",
1501                    rxq->rx_count);
1502
1503         for (i = 0; i < rxq->rx_count; i++) {
1504                 struct nfp_net_rx_desc *rxd;
1505                 struct rte_mbuf *mbuf = rte_pktmbuf_alloc(rxq->mem_pool);
1506
1507                 if (mbuf == NULL) {
1508                         RTE_LOG(ERR, PMD, "RX mbuf alloc failed queue_id=%u\n",
1509                                 (unsigned)rxq->qidx);
1510                         return -ENOMEM;
1511                 }
1512
1513                 dma_addr = rte_cpu_to_le_64(RTE_MBUF_DMA_ADDR_DEFAULT(mbuf));
1514
1515                 rxd = &rxq->rxds[i];
1516                 rxd->fld.dd = 0;
1517                 rxd->fld.dma_addr_hi = (dma_addr >> 32) & 0xff;
1518                 rxd->fld.dma_addr_lo = dma_addr & 0xffffffff;
1519                 rxe[i].mbuf = mbuf;
1520                 PMD_RX_LOG(DEBUG, "[%d]: %" PRIx64 "\n", i, dma_addr);
1521         }
1522
1523         /* Make sure all writes are flushed before telling the hardware */
1524         rte_wmb();
1525
1526         /* Not advertising the whole ring as the firmware gets confused if so */
1527         PMD_RX_LOG(DEBUG, "Increment FL write pointer in %u\n",
1528                    rxq->rx_count - 1);
1529
1530         nfp_qcp_ptr_add(rxq->qcp_fl, NFP_QCP_WRITE_PTR, rxq->rx_count - 1);
1531
1532         return 0;
1533 }
1534
1535 static int
1536 nfp_net_tx_queue_setup(struct rte_eth_dev *dev, uint16_t queue_idx,
1537                        uint16_t nb_desc, unsigned int socket_id,
1538                        const struct rte_eth_txconf *tx_conf)
1539 {
1540         const struct rte_memzone *tz;
1541         struct nfp_net_txq *txq;
1542         uint16_t tx_free_thresh;
1543         struct nfp_net_hw *hw;
1544
1545         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
1546
1547         PMD_INIT_FUNC_TRACE();
1548
1549         /* Validating number of descriptors */
1550         if (((nb_desc * sizeof(struct nfp_net_tx_desc)) % 128) != 0 ||
1551             (nb_desc > NFP_NET_MAX_TX_DESC) ||
1552             (nb_desc < NFP_NET_MIN_TX_DESC)) {
1553                 RTE_LOG(ERR, PMD, "Wrong nb_desc value\n");
1554                 return -EINVAL;
1555         }
1556
1557         tx_free_thresh = (uint16_t)((tx_conf->tx_free_thresh) ?
1558                                     tx_conf->tx_free_thresh :
1559                                     DEFAULT_TX_FREE_THRESH);
1560
1561         if (tx_free_thresh > (nb_desc)) {
1562                 RTE_LOG(ERR, PMD,
1563                         "tx_free_thresh must be less than the number of TX "
1564                         "descriptors. (tx_free_thresh=%u port=%d "
1565                         "queue=%d)\n", (unsigned int)tx_free_thresh,
1566                         (int)dev->data->port_id, (int)queue_idx);
1567                 return -(EINVAL);
1568         }
1569
1570         /*
1571          * Free memory prior to re-allocation if needed. This is the case after
1572          * calling nfp_net_stop
1573          */
1574         if (dev->data->tx_queues[queue_idx]) {
1575                 PMD_TX_LOG(DEBUG, "Freeing memory prior to re-allocation %d\n",
1576                            queue_idx);
1577                 nfp_net_tx_queue_release(dev->data->tx_queues[queue_idx]);
1578                 dev->data->tx_queues[queue_idx] = NULL;
1579         }
1580
1581         /* Allocating tx queue data structure */
1582         txq = rte_zmalloc_socket("ethdev TX queue", sizeof(struct nfp_net_txq),
1583                                  RTE_CACHE_LINE_SIZE, socket_id);
1584         if (txq == NULL) {
1585                 RTE_LOG(ERR, PMD, "Error allocating tx dma\n");
1586                 return -ENOMEM;
1587         }
1588
1589         /*
1590          * Allocate TX ring hardware descriptors. A memzone large enough to
1591          * handle the maximum ring size is allocated in order to allow for
1592          * resizing in later calls to the queue setup function.
1593          */
1594         tz = rte_eth_dma_zone_reserve(dev, "tx_ring", queue_idx,
1595                                    sizeof(struct nfp_net_tx_desc) *
1596                                    NFP_NET_MAX_TX_DESC, NFP_MEMZONE_ALIGN,
1597                                    socket_id);
1598         if (tz == NULL) {
1599                 RTE_LOG(ERR, PMD, "Error allocating tx dma\n");
1600                 nfp_net_tx_queue_release(txq);
1601                 return -ENOMEM;
1602         }
1603
1604         txq->tx_count = nb_desc;
1605         txq->tx_free_thresh = tx_free_thresh;
1606         txq->tx_pthresh = tx_conf->tx_thresh.pthresh;
1607         txq->tx_hthresh = tx_conf->tx_thresh.hthresh;
1608         txq->tx_wthresh = tx_conf->tx_thresh.wthresh;
1609
1610         /* queue mapping based on firmware configuration */
1611         txq->qidx = queue_idx;
1612         txq->tx_qcidx = queue_idx * hw->stride_tx;
1613         txq->qcp_q = hw->tx_bar + NFP_QCP_QUEUE_OFF(txq->tx_qcidx);
1614
1615         txq->port_id = dev->data->port_id;
1616         txq->txq_flags = tx_conf->txq_flags;
1617
1618         /* Saving physical and virtual addresses for the TX ring */
1619         txq->dma = (uint64_t)tz->phys_addr;
1620         txq->txds = (struct nfp_net_tx_desc *)tz->addr;
1621
1622         /* mbuf pointers array for referencing mbufs linked to TX descriptors */
1623         txq->txbufs = rte_zmalloc_socket("txq->txbufs",
1624                                          sizeof(*txq->txbufs) * nb_desc,
1625                                          RTE_CACHE_LINE_SIZE, socket_id);
1626         if (txq->txbufs == NULL) {
1627                 nfp_net_tx_queue_release(txq);
1628                 return -ENOMEM;
1629         }
1630         PMD_TX_LOG(DEBUG, "txbufs=%p hw_ring=%p dma_addr=0x%" PRIx64 "\n",
1631                    txq->txbufs, txq->txds, (unsigned long int)txq->dma);
1632
1633         nfp_net_reset_tx_queue(txq);
1634
1635         dev->data->tx_queues[queue_idx] = txq;
1636         txq->hw = hw;
1637
1638         /*
1639          * Telling the HW about the physical address of the TX ring and number
1640          * of descriptors in log2 format
1641          */
1642         nn_cfg_writeq(hw, NFP_NET_CFG_TXR_ADDR(queue_idx), txq->dma);
1643         nn_cfg_writeb(hw, NFP_NET_CFG_TXR_SZ(queue_idx), rte_log2_u32(nb_desc));
1644
1645         return 0;
1646 }
1647
1648 /* nfp_net_tx_tso - Set TX descriptor for TSO */
1649 static inline void
1650 nfp_net_tx_tso(struct nfp_net_txq *txq, struct nfp_net_tx_desc *txd,
1651                struct rte_mbuf *mb)
1652 {
1653         uint64_t ol_flags;
1654         struct nfp_net_hw *hw = txq->hw;
1655
1656         if (!(hw->cap & NFP_NET_CFG_CTRL_LSO))
1657                 goto clean_txd;
1658
1659         ol_flags = mb->ol_flags;
1660
1661         if (!(ol_flags & PKT_TX_TCP_SEG))
1662                 goto clean_txd;
1663
1664         txd->l4_offset = mb->l2_len + mb->l3_len + mb->l4_len;
1665         txd->lso = rte_cpu_to_le_16(mb->tso_segsz);
1666         txd->flags = PCIE_DESC_TX_LSO;
1667         return;
1668
1669 clean_txd:
1670         txd->flags = 0;
1671         txd->l4_offset = 0;
1672         txd->lso = 0;
1673 }
1674
1675 /* nfp_net_tx_cksum - Set TX CSUM offload flags in TX descriptor */
1676 static inline void
1677 nfp_net_tx_cksum(struct nfp_net_txq *txq, struct nfp_net_tx_desc *txd,
1678                  struct rte_mbuf *mb)
1679 {
1680         uint64_t ol_flags;
1681         struct nfp_net_hw *hw = txq->hw;
1682
1683         if (!(hw->cap & NFP_NET_CFG_CTRL_TXCSUM))
1684                 return;
1685
1686         ol_flags = mb->ol_flags;
1687
1688         /* IPv6 does not need checksum */
1689         if (ol_flags & PKT_TX_IP_CKSUM)
1690                 txd->flags |= PCIE_DESC_TX_IP4_CSUM;
1691
1692         switch (ol_flags & PKT_TX_L4_MASK) {
1693         case PKT_TX_UDP_CKSUM:
1694                 txd->flags |= PCIE_DESC_TX_UDP_CSUM;
1695                 break;
1696         case PKT_TX_TCP_CKSUM:
1697                 txd->flags |= PCIE_DESC_TX_TCP_CSUM;
1698                 break;
1699         }
1700
1701         if (ol_flags & (PKT_TX_IP_CKSUM | PKT_TX_L4_MASK))
1702                 txd->flags |= PCIE_DESC_TX_CSUM;
1703 }
1704
1705 /* nfp_net_rx_cksum - set mbuf checksum flags based on RX descriptor flags */
1706 static inline void
1707 nfp_net_rx_cksum(struct nfp_net_rxq *rxq, struct nfp_net_rx_desc *rxd,
1708                  struct rte_mbuf *mb)
1709 {
1710         struct nfp_net_hw *hw = rxq->hw;
1711
1712         if (!(hw->ctrl & NFP_NET_CFG_CTRL_RXCSUM))
1713                 return;
1714
1715         /* If IPv4 and IP checksum error, fail */
1716         if ((rxd->rxd.flags & PCIE_DESC_RX_IP4_CSUM) &&
1717             !(rxd->rxd.flags & PCIE_DESC_RX_IP4_CSUM_OK))
1718                 mb->ol_flags |= PKT_RX_IP_CKSUM_BAD;
1719
1720         /* If neither UDP nor TCP return */
1721         if (!(rxd->rxd.flags & PCIE_DESC_RX_TCP_CSUM) &&
1722             !(rxd->rxd.flags & PCIE_DESC_RX_UDP_CSUM))
1723                 return;
1724
1725         if ((rxd->rxd.flags & PCIE_DESC_RX_TCP_CSUM) &&
1726             !(rxd->rxd.flags & PCIE_DESC_RX_TCP_CSUM_OK))
1727                 mb->ol_flags |= PKT_RX_L4_CKSUM_BAD;
1728
1729         if ((rxd->rxd.flags & PCIE_DESC_RX_UDP_CSUM) &&
1730             !(rxd->rxd.flags & PCIE_DESC_RX_UDP_CSUM_OK))
1731                 mb->ol_flags |= PKT_RX_L4_CKSUM_BAD;
1732 }
1733
1734 #define NFP_HASH_OFFSET      ((uint8_t *)mbuf->buf_addr + mbuf->data_off - 4)
1735 #define NFP_HASH_TYPE_OFFSET ((uint8_t *)mbuf->buf_addr + mbuf->data_off - 8)
1736
1737 /*
1738  * nfp_net_set_hash - Set mbuf hash data
1739  *
1740  * The RSS hash and hash-type are pre-pended to the packet data.
1741  * Extract and decode it and set the mbuf fields.
1742  */
1743 static inline void
1744 nfp_net_set_hash(struct nfp_net_rxq *rxq, struct nfp_net_rx_desc *rxd,
1745                  struct rte_mbuf *mbuf)
1746 {
1747         uint32_t hash;
1748         uint32_t hash_type;
1749         struct nfp_net_hw *hw = rxq->hw;
1750
1751         if (!(hw->ctrl & NFP_NET_CFG_CTRL_RSS))
1752                 return;
1753
1754         if (!(rxd->rxd.flags & PCIE_DESC_RX_RSS))
1755                 return;
1756
1757         hash = rte_be_to_cpu_32(*(uint32_t *)NFP_HASH_OFFSET);
1758         hash_type = rte_be_to_cpu_32(*(uint32_t *)NFP_HASH_TYPE_OFFSET);
1759
1760         mbuf->hash.rss = hash;
1761         mbuf->ol_flags |= PKT_RX_RSS_HASH;
1762
1763         switch (hash_type) {
1764         case NFP_NET_RSS_IPV4:
1765                 mbuf->packet_type |= RTE_PTYPE_INNER_L3_IPV4;
1766                 break;
1767         case NFP_NET_RSS_IPV6:
1768                 mbuf->packet_type |= RTE_PTYPE_INNER_L3_IPV6;
1769                 break;
1770         case NFP_NET_RSS_IPV6_EX:
1771                 mbuf->packet_type |= RTE_PTYPE_INNER_L3_IPV6_EXT;
1772                 break;
1773         default:
1774                 mbuf->packet_type |= RTE_PTYPE_INNER_L4_MASK;
1775         }
1776 }
1777
1778 static inline void
1779 nfp_net_mbuf_alloc_failed(struct nfp_net_rxq *rxq)
1780 {
1781         rte_eth_devices[rxq->port_id].data->rx_mbuf_alloc_failed++;
1782 }
1783
1784 #define NFP_DESC_META_LEN(d) (d->rxd.meta_len_dd & PCIE_DESC_RX_META_LEN_MASK)
1785
1786 /*
1787  * RX path design:
1788  *
1789  * There are some decissions to take:
1790  * 1) How to check DD RX descriptors bit
1791  * 2) How and when to allocate new mbufs
1792  *
1793  * Current implementation checks just one single DD bit each loop. As each
1794  * descriptor is 8 bytes, it is likely a good idea to check descriptors in
1795  * a single cache line instead. Tests with this change have not shown any
1796  * performance improvement but it requires further investigation. For example,
1797  * depending on which descriptor is next, the number of descriptors could be
1798  * less than 8 for just checking those in the same cache line. This implies
1799  * extra work which could be counterproductive by itself. Indeed, last firmware
1800  * changes are just doing this: writing several descriptors with the DD bit
1801  * for saving PCIe bandwidth and DMA operations from the NFP.
1802  *
1803  * Mbuf allocation is done when a new packet is received. Then the descriptor
1804  * is automatically linked with the new mbuf and the old one is given to the
1805  * user. The main drawback with this design is mbuf allocation is heavier than
1806  * using bulk allocations allowed by DPDK with rte_mempool_get_bulk. From the
1807  * cache point of view it does not seem allocating the mbuf early on as we are
1808  * doing now have any benefit at all. Again, tests with this change have not
1809  * shown any improvement. Also, rte_mempool_get_bulk returns all or nothing
1810  * so looking at the implications of this type of allocation should be studied
1811  * deeply
1812  */
1813
1814 static uint16_t
1815 nfp_net_recv_pkts(void *rx_queue, struct rte_mbuf **rx_pkts, uint16_t nb_pkts)
1816 {
1817         struct nfp_net_rxq *rxq;
1818         struct nfp_net_rx_desc *rxds;
1819         struct nfp_net_rx_buff *rxb;
1820         struct nfp_net_hw *hw;
1821         struct rte_mbuf *mb;
1822         struct rte_mbuf *new_mb;
1823         uint16_t nb_hold;
1824         uint64_t dma_addr;
1825         int avail;
1826
1827         rxq = rx_queue;
1828         if (unlikely(rxq == NULL)) {
1829                 /*
1830                  * DPDK just checks the queue is lower than max queues
1831                  * enabled. But the queue needs to be configured
1832                  */
1833                 RTE_LOG_DP(ERR, PMD, "RX Bad queue\n");
1834                 return -EINVAL;
1835         }
1836
1837         hw = rxq->hw;
1838         avail = 0;
1839         nb_hold = 0;
1840
1841         while (avail < nb_pkts) {
1842                 rxb = &rxq->rxbufs[rxq->rd_p];
1843                 if (unlikely(rxb == NULL)) {
1844                         RTE_LOG_DP(ERR, PMD, "rxb does not exist!\n");
1845                         break;
1846                 }
1847
1848                 /*
1849                  * Memory barrier to ensure that we won't do other
1850                  * reads before the DD bit.
1851                  */
1852                 rte_rmb();
1853
1854                 rxds = &rxq->rxds[rxq->rd_p];
1855                 if ((rxds->rxd.meta_len_dd & PCIE_DESC_RX_DD) == 0)
1856                         break;
1857
1858                 /*
1859                  * We got a packet. Let's alloc a new mbuff for refilling the
1860                  * free descriptor ring as soon as possible
1861                  */
1862                 new_mb = rte_pktmbuf_alloc(rxq->mem_pool);
1863                 if (unlikely(new_mb == NULL)) {
1864                         RTE_LOG_DP(DEBUG, PMD, "RX mbuf alloc failed port_id=%u "
1865                                 "queue_id=%u\n", (unsigned)rxq->port_id,
1866                                 (unsigned)rxq->qidx);
1867                         nfp_net_mbuf_alloc_failed(rxq);
1868                         break;
1869                 }
1870
1871                 nb_hold++;
1872
1873                 /*
1874                  * Grab the mbuff and refill the descriptor with the
1875                  * previously allocated mbuff
1876                  */
1877                 mb = rxb->mbuf;
1878                 rxb->mbuf = new_mb;
1879
1880                 PMD_RX_LOG(DEBUG, "Packet len: %u, mbuf_size: %u\n",
1881                            rxds->rxd.data_len, rxq->mbuf_size);
1882
1883                 /* Size of this segment */
1884                 mb->data_len = rxds->rxd.data_len - NFP_DESC_META_LEN(rxds);
1885                 /* Size of the whole packet. We just support 1 segment */
1886                 mb->pkt_len = rxds->rxd.data_len - NFP_DESC_META_LEN(rxds);
1887
1888                 if (unlikely((mb->data_len + hw->rx_offset) >
1889                              rxq->mbuf_size)) {
1890                         /*
1891                          * This should not happen and the user has the
1892                          * responsibility of avoiding it. But we have
1893                          * to give some info about the error
1894                          */
1895                         RTE_LOG_DP(ERR, PMD,
1896                                 "mbuf overflow likely due to the RX offset.\n"
1897                                 "\t\tYour mbuf size should have extra space for"
1898                                 " RX offset=%u bytes.\n"
1899                                 "\t\tCurrently you just have %u bytes available"
1900                                 " but the received packet is %u bytes long",
1901                                 hw->rx_offset,
1902                                 rxq->mbuf_size - hw->rx_offset,
1903                                 mb->data_len);
1904                         return -EINVAL;
1905                 }
1906
1907                 /* Filling the received mbuff with packet info */
1908                 if (hw->rx_offset)
1909                         mb->data_off = RTE_PKTMBUF_HEADROOM + hw->rx_offset;
1910                 else
1911                         mb->data_off = RTE_PKTMBUF_HEADROOM +
1912                                        NFP_DESC_META_LEN(rxds);
1913
1914                 /* No scatter mode supported */
1915                 mb->nb_segs = 1;
1916                 mb->next = NULL;
1917
1918                 /* Checking the RSS flag */
1919                 nfp_net_set_hash(rxq, rxds, mb);
1920
1921                 /* Checking the checksum flag */
1922                 nfp_net_rx_cksum(rxq, rxds, mb);
1923
1924                 if ((rxds->rxd.flags & PCIE_DESC_RX_VLAN) &&
1925                     (hw->ctrl & NFP_NET_CFG_CTRL_RXVLAN)) {
1926                         mb->vlan_tci = rte_cpu_to_le_32(rxds->rxd.vlan);
1927                         mb->ol_flags |= PKT_RX_VLAN_PKT | PKT_RX_VLAN_STRIPPED;
1928                 }
1929
1930                 /* Adding the mbuff to the mbuff array passed by the app */
1931                 rx_pkts[avail++] = mb;
1932
1933                 /* Now resetting and updating the descriptor */
1934                 rxds->vals[0] = 0;
1935                 rxds->vals[1] = 0;
1936                 dma_addr = rte_cpu_to_le_64(RTE_MBUF_DMA_ADDR_DEFAULT(new_mb));
1937                 rxds->fld.dd = 0;
1938                 rxds->fld.dma_addr_hi = (dma_addr >> 32) & 0xff;
1939                 rxds->fld.dma_addr_lo = dma_addr & 0xffffffff;
1940
1941                 rxq->rd_p++;
1942                 if (unlikely(rxq->rd_p == rxq->rx_count)) /* wrapping?*/
1943                         rxq->rd_p = 0;
1944         }
1945
1946         if (nb_hold == 0)
1947                 return nb_hold;
1948
1949         PMD_RX_LOG(DEBUG, "RX  port_id=%u queue_id=%u, %d packets received\n",
1950                    (unsigned)rxq->port_id, (unsigned)rxq->qidx, nb_hold);
1951
1952         nb_hold += rxq->nb_rx_hold;
1953
1954         /*
1955          * FL descriptors needs to be written before incrementing the
1956          * FL queue WR pointer
1957          */
1958         rte_wmb();
1959         if (nb_hold > rxq->rx_free_thresh) {
1960                 PMD_RX_LOG(DEBUG, "port=%u queue=%u nb_hold=%u avail=%u\n",
1961                            (unsigned)rxq->port_id, (unsigned)rxq->qidx,
1962                            (unsigned)nb_hold, (unsigned)avail);
1963                 nfp_qcp_ptr_add(rxq->qcp_fl, NFP_QCP_WRITE_PTR, nb_hold);
1964                 nb_hold = 0;
1965         }
1966         rxq->nb_rx_hold = nb_hold;
1967
1968         return avail;
1969 }
1970
1971 /*
1972  * nfp_net_tx_free_bufs - Check for descriptors with a complete
1973  * status
1974  * @txq: TX queue to work with
1975  * Returns number of descriptors freed
1976  */
1977 int
1978 nfp_net_tx_free_bufs(struct nfp_net_txq *txq)
1979 {
1980         uint32_t qcp_rd_p;
1981         int todo;
1982
1983         PMD_TX_LOG(DEBUG, "queue %u. Check for descriptor with a complete"
1984                    " status\n", txq->qidx);
1985
1986         /* Work out how many packets have been sent */
1987         qcp_rd_p = nfp_qcp_read(txq->qcp_q, NFP_QCP_READ_PTR);
1988
1989         if (qcp_rd_p == txq->rd_p) {
1990                 PMD_TX_LOG(DEBUG, "queue %u: It seems harrier is not sending "
1991                            "packets (%u, %u)\n", txq->qidx,
1992                            qcp_rd_p, txq->rd_p);
1993                 return 0;
1994         }
1995
1996         if (qcp_rd_p > txq->rd_p)
1997                 todo = qcp_rd_p - txq->rd_p;
1998         else
1999                 todo = qcp_rd_p + txq->tx_count - txq->rd_p;
2000
2001         PMD_TX_LOG(DEBUG, "qcp_rd_p %u, txq->rd_p: %u, qcp->rd_p: %u\n",
2002                    qcp_rd_p, txq->rd_p, txq->rd_p);
2003
2004         if (todo == 0)
2005                 return todo;
2006
2007         txq->rd_p += todo;
2008         if (unlikely(txq->rd_p >= txq->tx_count))
2009                 txq->rd_p -= txq->tx_count;
2010
2011         return todo;
2012 }
2013
2014 /* Leaving always free descriptors for avoiding wrapping confusion */
2015 static inline
2016 uint32_t nfp_free_tx_desc(struct nfp_net_txq *txq)
2017 {
2018         if (txq->wr_p >= txq->rd_p)
2019                 return txq->tx_count - (txq->wr_p - txq->rd_p) - 8;
2020         else
2021                 return txq->rd_p - txq->wr_p - 8;
2022 }
2023
2024 /*
2025  * nfp_net_txq_full - Check if the TX queue free descriptors
2026  * is below tx_free_threshold
2027  *
2028  * @txq: TX queue to check
2029  *
2030  * This function uses the host copy* of read/write pointers
2031  */
2032 static inline
2033 uint32_t nfp_net_txq_full(struct nfp_net_txq *txq)
2034 {
2035         return (nfp_free_tx_desc(txq) < txq->tx_free_thresh);
2036 }
2037
2038 static uint16_t
2039 nfp_net_xmit_pkts(void *tx_queue, struct rte_mbuf **tx_pkts, uint16_t nb_pkts)
2040 {
2041         struct nfp_net_txq *txq;
2042         struct nfp_net_hw *hw;
2043         struct nfp_net_tx_desc *txds, txd;
2044         struct rte_mbuf *pkt;
2045         uint64_t dma_addr;
2046         int pkt_size, dma_size;
2047         uint16_t free_descs, issued_descs;
2048         struct rte_mbuf **lmbuf;
2049         int i;
2050
2051         txq = tx_queue;
2052         hw = txq->hw;
2053         txds = &txq->txds[txq->wr_p];
2054
2055         PMD_TX_LOG(DEBUG, "working for queue %u at pos %d and %u packets\n",
2056                    txq->qidx, txq->wr_p, nb_pkts);
2057
2058         if ((nfp_free_tx_desc(txq) < nb_pkts) || (nfp_net_txq_full(txq)))
2059                 nfp_net_tx_free_bufs(txq);
2060
2061         free_descs = (uint16_t)nfp_free_tx_desc(txq);
2062         if (unlikely(free_descs == 0))
2063                 return 0;
2064
2065         pkt = *tx_pkts;
2066
2067         i = 0;
2068         issued_descs = 0;
2069         PMD_TX_LOG(DEBUG, "queue: %u. Sending %u packets\n",
2070                    txq->qidx, nb_pkts);
2071         /* Sending packets */
2072         while ((i < nb_pkts) && free_descs) {
2073                 /* Grabbing the mbuf linked to the current descriptor */
2074                 lmbuf = &txq->txbufs[txq->wr_p].mbuf;
2075                 /* Warming the cache for releasing the mbuf later on */
2076                 RTE_MBUF_PREFETCH_TO_FREE(*lmbuf);
2077
2078                 pkt = *(tx_pkts + i);
2079
2080                 if (unlikely((pkt->nb_segs > 1) &&
2081                              !(hw->cap & NFP_NET_CFG_CTRL_GATHER))) {
2082                         PMD_INIT_LOG(INFO, "NFP_NET_CFG_CTRL_GATHER not set");
2083                         rte_panic("Multisegment packet unsupported\n");
2084                 }
2085
2086                 /* Checking if we have enough descriptors */
2087                 if (unlikely(pkt->nb_segs > free_descs))
2088                         goto xmit_end;
2089
2090                 /*
2091                  * Checksum and VLAN flags just in the first descriptor for a
2092                  * multisegment packet, but TSO info needs to be in all of them.
2093                  */
2094                 txd.data_len = pkt->pkt_len;
2095                 nfp_net_tx_tso(txq, &txd, pkt);
2096                 nfp_net_tx_cksum(txq, &txd, pkt);
2097
2098                 if ((pkt->ol_flags & PKT_TX_VLAN_PKT) &&
2099                     (hw->cap & NFP_NET_CFG_CTRL_TXVLAN)) {
2100                         txd.flags |= PCIE_DESC_TX_VLAN;
2101                         txd.vlan = pkt->vlan_tci;
2102                 }
2103
2104                 /*
2105                  * mbuf data_len is the data in one segment and pkt_len data
2106                  * in the whole packet. When the packet is just one segment,
2107                  * then data_len = pkt_len
2108                  */
2109                 pkt_size = pkt->pkt_len;
2110
2111                 while (pkt_size) {
2112                         /* Copying TSO, VLAN and cksum info */
2113                         *txds = txd;
2114
2115                         /* Releasing mbuf used by this descriptor previously*/
2116                         if (*lmbuf)
2117                                 rte_pktmbuf_free_seg(*lmbuf);
2118
2119                         /*
2120                          * Linking mbuf with descriptor for being released
2121                          * next time descriptor is used
2122                          */
2123                         *lmbuf = pkt;
2124
2125                         dma_size = pkt->data_len;
2126                         dma_addr = rte_mbuf_data_dma_addr(pkt);
2127                         PMD_TX_LOG(DEBUG, "Working with mbuf at dma address:"
2128                                    "%" PRIx64 "\n", dma_addr);
2129
2130                         /* Filling descriptors fields */
2131                         txds->dma_len = dma_size;
2132                         txds->data_len = txd.data_len;
2133                         txds->dma_addr_hi = (dma_addr >> 32) & 0xff;
2134                         txds->dma_addr_lo = (dma_addr & 0xffffffff);
2135                         ASSERT(free_descs > 0);
2136                         free_descs--;
2137
2138                         txq->wr_p++;
2139                         if (unlikely(txq->wr_p == txq->tx_count)) /* wrapping?*/
2140                                 txq->wr_p = 0;
2141
2142                         pkt_size -= dma_size;
2143                         if (!pkt_size) {
2144                                 /* End of packet */
2145                                 txds->offset_eop |= PCIE_DESC_TX_EOP;
2146                         } else {
2147                                 txds->offset_eop &= PCIE_DESC_TX_OFFSET_MASK;
2148                                 pkt = pkt->next;
2149                         }
2150                         /* Referencing next free TX descriptor */
2151                         txds = &txq->txds[txq->wr_p];
2152                         lmbuf = &txq->txbufs[txq->wr_p].mbuf;
2153                         issued_descs++;
2154                 }
2155                 i++;
2156         }
2157
2158 xmit_end:
2159         /* Increment write pointers. Force memory write before we let HW know */
2160         rte_wmb();
2161         nfp_qcp_ptr_add(txq->qcp_q, NFP_QCP_WRITE_PTR, issued_descs);
2162
2163         return i;
2164 }
2165
2166 static void
2167 nfp_net_vlan_offload_set(struct rte_eth_dev *dev, int mask)
2168 {
2169         uint32_t new_ctrl, update;
2170         struct nfp_net_hw *hw;
2171
2172         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
2173         new_ctrl = 0;
2174
2175         if ((mask & ETH_VLAN_FILTER_OFFLOAD) ||
2176             (mask & ETH_VLAN_EXTEND_OFFLOAD))
2177                 RTE_LOG(INFO, PMD, "No support for ETH_VLAN_FILTER_OFFLOAD or"
2178                         " ETH_VLAN_EXTEND_OFFLOAD");
2179
2180         /* Enable vlan strip if it is not configured yet */
2181         if ((mask & ETH_VLAN_STRIP_OFFLOAD) &&
2182             !(hw->ctrl & NFP_NET_CFG_CTRL_RXVLAN))
2183                 new_ctrl = hw->ctrl | NFP_NET_CFG_CTRL_RXVLAN;
2184
2185         /* Disable vlan strip just if it is configured */
2186         if (!(mask & ETH_VLAN_STRIP_OFFLOAD) &&
2187             (hw->ctrl & NFP_NET_CFG_CTRL_RXVLAN))
2188                 new_ctrl = hw->ctrl & ~NFP_NET_CFG_CTRL_RXVLAN;
2189
2190         if (new_ctrl == 0)
2191                 return;
2192
2193         update = NFP_NET_CFG_UPDATE_GEN;
2194
2195         if (nfp_net_reconfig(hw, new_ctrl, update) < 0)
2196                 return;
2197
2198         hw->ctrl = new_ctrl;
2199 }
2200
2201 /* Update Redirection Table(RETA) of Receive Side Scaling of Ethernet device */
2202 static int
2203 nfp_net_reta_update(struct rte_eth_dev *dev,
2204                     struct rte_eth_rss_reta_entry64 *reta_conf,
2205                     uint16_t reta_size)
2206 {
2207         uint32_t reta, mask;
2208         int i, j;
2209         int idx, shift;
2210         uint32_t update;
2211         struct nfp_net_hw *hw =
2212                 NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
2213
2214         if (!(hw->ctrl & NFP_NET_CFG_CTRL_RSS))
2215                 return -EINVAL;
2216
2217         if (reta_size != NFP_NET_CFG_RSS_ITBL_SZ) {
2218                 RTE_LOG(ERR, PMD, "The size of hash lookup table configured "
2219                         "(%d) doesn't match the number hardware can supported "
2220                         "(%d)\n", reta_size, NFP_NET_CFG_RSS_ITBL_SZ);
2221                 return -EINVAL;
2222         }
2223
2224         /*
2225          * Update Redirection Table. There are 128 8bit-entries which can be
2226          * manage as 32 32bit-entries
2227          */
2228         for (i = 0; i < reta_size; i += 4) {
2229                 /* Handling 4 RSS entries per loop */
2230                 idx = i / RTE_RETA_GROUP_SIZE;
2231                 shift = i % RTE_RETA_GROUP_SIZE;
2232                 mask = (uint8_t)((reta_conf[idx].mask >> shift) & 0xF);
2233
2234                 if (!mask)
2235                         continue;
2236
2237                 reta = 0;
2238                 /* If all 4 entries were set, don't need read RETA register */
2239                 if (mask != 0xF)
2240                         reta = nn_cfg_readl(hw, NFP_NET_CFG_RSS_ITBL + i);
2241
2242                 for (j = 0; j < 4; j++) {
2243                         if (!(mask & (0x1 << j)))
2244                                 continue;
2245                         if (mask != 0xF)
2246                                 /* Clearing the entry bits */
2247                                 reta &= ~(0xFF << (8 * j));
2248                         reta |= reta_conf[idx].reta[shift + j] << (8 * j);
2249                 }
2250                 nn_cfg_writel(hw, NFP_NET_CFG_RSS_ITBL + (idx * 64) + shift,
2251                               reta);
2252         }
2253
2254         update = NFP_NET_CFG_UPDATE_RSS;
2255
2256         if (nfp_net_reconfig(hw, hw->ctrl, update) < 0)
2257                 return -EIO;
2258
2259         return 0;
2260 }
2261
2262  /* Query Redirection Table(RETA) of Receive Side Scaling of Ethernet device. */
2263 static int
2264 nfp_net_reta_query(struct rte_eth_dev *dev,
2265                    struct rte_eth_rss_reta_entry64 *reta_conf,
2266                    uint16_t reta_size)
2267 {
2268         uint8_t i, j, mask;
2269         int idx, shift;
2270         uint32_t reta;
2271         struct nfp_net_hw *hw;
2272
2273         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
2274
2275         if (!(hw->ctrl & NFP_NET_CFG_CTRL_RSS))
2276                 return -EINVAL;
2277
2278         if (reta_size != NFP_NET_CFG_RSS_ITBL_SZ) {
2279                 RTE_LOG(ERR, PMD, "The size of hash lookup table configured "
2280                         "(%d) doesn't match the number hardware can supported "
2281                         "(%d)\n", reta_size, NFP_NET_CFG_RSS_ITBL_SZ);
2282                 return -EINVAL;
2283         }
2284
2285         /*
2286          * Reading Redirection Table. There are 128 8bit-entries which can be
2287          * manage as 32 32bit-entries
2288          */
2289         for (i = 0; i < reta_size; i += 4) {
2290                 /* Handling 4 RSS entries per loop */
2291                 idx = i / RTE_RETA_GROUP_SIZE;
2292                 shift = i % RTE_RETA_GROUP_SIZE;
2293                 mask = (uint8_t)((reta_conf[idx].mask >> shift) & 0xF);
2294
2295                 if (!mask)
2296                         continue;
2297
2298                 reta = nn_cfg_readl(hw, NFP_NET_CFG_RSS_ITBL + (idx * 64) +
2299                                     shift);
2300                 for (j = 0; j < 4; j++) {
2301                         if (!(mask & (0x1 << j)))
2302                                 continue;
2303                         reta_conf->reta[shift + j] =
2304                                 (uint8_t)((reta >> (8 * j)) & 0xF);
2305                 }
2306         }
2307         return 0;
2308 }
2309
2310 static int
2311 nfp_net_rss_hash_update(struct rte_eth_dev *dev,
2312                         struct rte_eth_rss_conf *rss_conf)
2313 {
2314         uint32_t update;
2315         uint32_t cfg_rss_ctrl = 0;
2316         uint8_t key;
2317         uint64_t rss_hf;
2318         int i;
2319         struct nfp_net_hw *hw;
2320
2321         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
2322
2323         rss_hf = rss_conf->rss_hf;
2324
2325         /* Checking if RSS is enabled */
2326         if (!(hw->ctrl & NFP_NET_CFG_CTRL_RSS)) {
2327                 if (rss_hf != 0) { /* Enable RSS? */
2328                         RTE_LOG(ERR, PMD, "RSS unsupported\n");
2329                         return -EINVAL;
2330                 }
2331                 return 0; /* Nothing to do */
2332         }
2333
2334         if (rss_conf->rss_key_len > NFP_NET_CFG_RSS_KEY_SZ) {
2335                 RTE_LOG(ERR, PMD, "hash key too long\n");
2336                 return -EINVAL;
2337         }
2338
2339         if (rss_hf & ETH_RSS_IPV4)
2340                 cfg_rss_ctrl |= NFP_NET_CFG_RSS_IPV4 |
2341                                 NFP_NET_CFG_RSS_IPV4_TCP |
2342                                 NFP_NET_CFG_RSS_IPV4_UDP;
2343
2344         if (rss_hf & ETH_RSS_IPV6)
2345                 cfg_rss_ctrl |= NFP_NET_CFG_RSS_IPV6 |
2346                                 NFP_NET_CFG_RSS_IPV6_TCP |
2347                                 NFP_NET_CFG_RSS_IPV6_UDP;
2348
2349         cfg_rss_ctrl |= NFP_NET_CFG_RSS_MASK;
2350         cfg_rss_ctrl |= NFP_NET_CFG_RSS_TOEPLITZ;
2351
2352         /* configuring where to apply the RSS hash */
2353         nn_cfg_writel(hw, NFP_NET_CFG_RSS_CTRL, cfg_rss_ctrl);
2354
2355         /* Writing the key byte a byte */
2356         for (i = 0; i < rss_conf->rss_key_len; i++) {
2357                 memcpy(&key, &rss_conf->rss_key[i], 1);
2358                 nn_cfg_writeb(hw, NFP_NET_CFG_RSS_KEY + i, key);
2359         }
2360
2361         /* Writing the key size */
2362         nn_cfg_writeb(hw, NFP_NET_CFG_RSS_KEY_SZ, rss_conf->rss_key_len);
2363
2364         update = NFP_NET_CFG_UPDATE_RSS;
2365
2366         if (nfp_net_reconfig(hw, hw->ctrl, update) < 0)
2367                 return -EIO;
2368
2369         return 0;
2370 }
2371
2372 static int
2373 nfp_net_rss_hash_conf_get(struct rte_eth_dev *dev,
2374                           struct rte_eth_rss_conf *rss_conf)
2375 {
2376         uint64_t rss_hf;
2377         uint32_t cfg_rss_ctrl;
2378         uint8_t key;
2379         int i;
2380         struct nfp_net_hw *hw;
2381
2382         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
2383
2384         if (!(hw->ctrl & NFP_NET_CFG_CTRL_RSS))
2385                 return -EINVAL;
2386
2387         rss_hf = rss_conf->rss_hf;
2388         cfg_rss_ctrl = nn_cfg_readl(hw, NFP_NET_CFG_RSS_CTRL);
2389
2390         if (cfg_rss_ctrl & NFP_NET_CFG_RSS_IPV4)
2391                 rss_hf |= ETH_RSS_NONFRAG_IPV4_TCP | ETH_RSS_NONFRAG_IPV4_UDP;
2392
2393         if (cfg_rss_ctrl & NFP_NET_CFG_RSS_IPV4_TCP)
2394                 rss_hf |= ETH_RSS_NONFRAG_IPV4_TCP;
2395
2396         if (cfg_rss_ctrl & NFP_NET_CFG_RSS_IPV6_TCP)
2397                 rss_hf |= ETH_RSS_NONFRAG_IPV6_TCP;
2398
2399         if (cfg_rss_ctrl & NFP_NET_CFG_RSS_IPV4_UDP)
2400                 rss_hf |= ETH_RSS_NONFRAG_IPV4_UDP;
2401
2402         if (cfg_rss_ctrl & NFP_NET_CFG_RSS_IPV6_UDP)
2403                 rss_hf |= ETH_RSS_NONFRAG_IPV6_UDP;
2404
2405         if (cfg_rss_ctrl & NFP_NET_CFG_RSS_IPV6)
2406                 rss_hf |= ETH_RSS_NONFRAG_IPV4_UDP | ETH_RSS_NONFRAG_IPV6_UDP;
2407
2408         /* Reading the key size */
2409         rss_conf->rss_key_len = nn_cfg_readl(hw, NFP_NET_CFG_RSS_KEY_SZ);
2410
2411         /* Reading the key byte a byte */
2412         for (i = 0; i < rss_conf->rss_key_len; i++) {
2413                 key = nn_cfg_readb(hw, NFP_NET_CFG_RSS_KEY + i);
2414                 memcpy(&rss_conf->rss_key[i], &key, 1);
2415         }
2416
2417         return 0;
2418 }
2419
2420 /* Initialise and register driver with DPDK Application */
2421 static const struct eth_dev_ops nfp_net_eth_dev_ops = {
2422         .dev_configure          = nfp_net_configure,
2423         .dev_start              = nfp_net_start,
2424         .dev_stop               = nfp_net_stop,
2425         .dev_close              = nfp_net_close,
2426         .promiscuous_enable     = nfp_net_promisc_enable,
2427         .promiscuous_disable    = nfp_net_promisc_disable,
2428         .link_update            = nfp_net_link_update,
2429         .stats_get              = nfp_net_stats_get,
2430         .stats_reset            = nfp_net_stats_reset,
2431         .dev_infos_get          = nfp_net_infos_get,
2432         .dev_supported_ptypes_get = nfp_net_supported_ptypes_get,
2433         .mtu_set                = nfp_net_dev_mtu_set,
2434         .vlan_offload_set       = nfp_net_vlan_offload_set,
2435         .reta_update            = nfp_net_reta_update,
2436         .reta_query             = nfp_net_reta_query,
2437         .rss_hash_update        = nfp_net_rss_hash_update,
2438         .rss_hash_conf_get      = nfp_net_rss_hash_conf_get,
2439         .rx_queue_setup         = nfp_net_rx_queue_setup,
2440         .rx_queue_release       = nfp_net_rx_queue_release,
2441         .rx_queue_count         = nfp_net_rx_queue_count,
2442         .tx_queue_setup         = nfp_net_tx_queue_setup,
2443         .tx_queue_release       = nfp_net_tx_queue_release,
2444         .rx_queue_intr_enable   = nfp_rx_queue_intr_enable,
2445         .rx_queue_intr_disable  = nfp_rx_queue_intr_disable,
2446 };
2447
2448 static int
2449 nfp_net_init(struct rte_eth_dev *eth_dev)
2450 {
2451         struct rte_pci_device *pci_dev;
2452         struct nfp_net_hw *hw;
2453
2454         uint32_t tx_bar_off, rx_bar_off;
2455         uint32_t start_q;
2456         int stride = 4;
2457
2458         PMD_INIT_FUNC_TRACE();
2459
2460         hw = NFP_NET_DEV_PRIVATE_TO_HW(eth_dev->data->dev_private);
2461
2462         eth_dev->dev_ops = &nfp_net_eth_dev_ops;
2463         eth_dev->rx_pkt_burst = &nfp_net_recv_pkts;
2464         eth_dev->tx_pkt_burst = &nfp_net_xmit_pkts;
2465
2466         /* For secondary processes, the primary has done all the work */
2467         if (rte_eal_process_type() != RTE_PROC_PRIMARY)
2468                 return 0;
2469
2470         pci_dev = RTE_ETH_DEV_TO_PCI(eth_dev);
2471         rte_eth_copy_pci_info(eth_dev, pci_dev);
2472         eth_dev->data->dev_flags |= RTE_ETH_DEV_DETACHABLE;
2473
2474         hw->device_id = pci_dev->id.device_id;
2475         hw->vendor_id = pci_dev->id.vendor_id;
2476         hw->subsystem_device_id = pci_dev->id.subsystem_device_id;
2477         hw->subsystem_vendor_id = pci_dev->id.subsystem_vendor_id;
2478
2479         PMD_INIT_LOG(DEBUG, "nfp_net: device (%u:%u) %u:%u:%u:%u",
2480                      pci_dev->id.vendor_id, pci_dev->id.device_id,
2481                      pci_dev->addr.domain, pci_dev->addr.bus,
2482                      pci_dev->addr.devid, pci_dev->addr.function);
2483
2484         hw->ctrl_bar = (uint8_t *)pci_dev->mem_resource[0].addr;
2485         if (hw->ctrl_bar == NULL) {
2486                 RTE_LOG(ERR, PMD,
2487                         "hw->ctrl_bar is NULL. BAR0 not configured\n");
2488                 return -ENODEV;
2489         }
2490         hw->max_rx_queues = nn_cfg_readl(hw, NFP_NET_CFG_MAX_RXRINGS);
2491         hw->max_tx_queues = nn_cfg_readl(hw, NFP_NET_CFG_MAX_TXRINGS);
2492
2493         /* Work out where in the BAR the queues start. */
2494         switch (pci_dev->id.device_id) {
2495         case PCI_DEVICE_ID_NFP6000_VF_NIC:
2496                 start_q = nn_cfg_readl(hw, NFP_NET_CFG_START_TXQ);
2497                 tx_bar_off = NFP_PCIE_QUEUE(start_q);
2498                 start_q = nn_cfg_readl(hw, NFP_NET_CFG_START_RXQ);
2499                 rx_bar_off = NFP_PCIE_QUEUE(start_q);
2500                 break;
2501         default:
2502                 RTE_LOG(ERR, PMD, "nfp_net: no device ID matching\n");
2503                 return -ENODEV;
2504         }
2505
2506         PMD_INIT_LOG(DEBUG, "tx_bar_off: 0x%08x", tx_bar_off);
2507         PMD_INIT_LOG(DEBUG, "rx_bar_off: 0x%08x", rx_bar_off);
2508
2509         hw->tx_bar = (uint8_t *)pci_dev->mem_resource[2].addr + tx_bar_off;
2510         hw->rx_bar = (uint8_t *)pci_dev->mem_resource[2].addr + rx_bar_off;
2511
2512         PMD_INIT_LOG(DEBUG, "ctrl_bar: %p, tx_bar: %p, rx_bar: %p",
2513                      hw->ctrl_bar, hw->tx_bar, hw->rx_bar);
2514
2515         nfp_net_cfg_queue_setup(hw);
2516
2517         /* Get some of the read-only fields from the config BAR */
2518         hw->ver = nn_cfg_readl(hw, NFP_NET_CFG_VERSION);
2519         hw->cap = nn_cfg_readl(hw, NFP_NET_CFG_CAP);
2520         hw->max_mtu = nn_cfg_readl(hw, NFP_NET_CFG_MAX_MTU);
2521         hw->mtu = hw->max_mtu;
2522
2523         if (NFD_CFG_MAJOR_VERSION_of(hw->ver) < 2)
2524                 hw->rx_offset = NFP_NET_RX_OFFSET;
2525         else
2526                 hw->rx_offset = nn_cfg_readl(hw, NFP_NET_CFG_RX_OFFSET_ADDR);
2527
2528         PMD_INIT_LOG(INFO, "VER: %#x, Maximum supported MTU: %d",
2529                      hw->ver, hw->max_mtu);
2530         PMD_INIT_LOG(INFO, "CAP: %#x, %s%s%s%s%s%s%s%s%s", hw->cap,
2531                      hw->cap & NFP_NET_CFG_CTRL_PROMISC ? "PROMISC " : "",
2532                      hw->cap & NFP_NET_CFG_CTRL_RXCSUM  ? "RXCSUM "  : "",
2533                      hw->cap & NFP_NET_CFG_CTRL_TXCSUM  ? "TXCSUM "  : "",
2534                      hw->cap & NFP_NET_CFG_CTRL_RXVLAN  ? "RXVLAN "  : "",
2535                      hw->cap & NFP_NET_CFG_CTRL_TXVLAN  ? "TXVLAN "  : "",
2536                      hw->cap & NFP_NET_CFG_CTRL_SCATTER ? "SCATTER " : "",
2537                      hw->cap & NFP_NET_CFG_CTRL_GATHER  ? "GATHER "  : "",
2538                      hw->cap & NFP_NET_CFG_CTRL_LSO     ? "TSO "     : "",
2539                      hw->cap & NFP_NET_CFG_CTRL_RSS     ? "RSS "     : "");
2540
2541         hw->ctrl = 0;
2542
2543         hw->stride_rx = stride;
2544         hw->stride_tx = stride;
2545
2546         PMD_INIT_LOG(INFO, "max_rx_queues: %u, max_tx_queues: %u",
2547                      hw->max_rx_queues, hw->max_tx_queues);
2548
2549         /* Initializing spinlock for reconfigs */
2550         rte_spinlock_init(&hw->reconfig_lock);
2551
2552         /* Allocating memory for mac addr */
2553         eth_dev->data->mac_addrs = rte_zmalloc("mac_addr", ETHER_ADDR_LEN, 0);
2554         if (eth_dev->data->mac_addrs == NULL) {
2555                 PMD_INIT_LOG(ERR, "Failed to space for MAC address");
2556                 return -ENOMEM;
2557         }
2558
2559         nfp_net_read_mac(hw);
2560
2561         if (!is_valid_assigned_ether_addr((struct ether_addr *)&hw->mac_addr)) {
2562                 /* Using random mac addresses for VFs */
2563                 eth_random_addr(&hw->mac_addr[0]);
2564                 nfp_net_write_mac(hw, (uint8_t *)&hw->mac_addr);
2565         }
2566
2567         /* Copying mac address to DPDK eth_dev struct */
2568         ether_addr_copy((struct ether_addr *)hw->mac_addr,
2569                         &eth_dev->data->mac_addrs[0]);
2570
2571         PMD_INIT_LOG(INFO, "port %d VendorID=0x%x DeviceID=0x%x "
2572                      "mac=%02x:%02x:%02x:%02x:%02x:%02x",
2573                      eth_dev->data->port_id, pci_dev->id.vendor_id,
2574                      pci_dev->id.device_id,
2575                      hw->mac_addr[0], hw->mac_addr[1], hw->mac_addr[2],
2576                      hw->mac_addr[3], hw->mac_addr[4], hw->mac_addr[5]);
2577
2578         /* Registering LSC interrupt handler */
2579         rte_intr_callback_register(&pci_dev->intr_handle,
2580                                    nfp_net_dev_interrupt_handler,
2581                                    (void *)eth_dev);
2582
2583         /* Telling the firmware about the LSC interrupt entry */
2584         nn_cfg_writeb(hw, NFP_NET_CFG_LSC, NFP_NET_IRQ_LSC_IDX);
2585
2586         /* Recording current stats counters values */
2587         nfp_net_stats_reset(eth_dev);
2588
2589         return 0;
2590 }
2591
2592 static const struct rte_pci_id pci_id_nfp_net_map[] = {
2593         {
2594                 RTE_PCI_DEVICE(PCI_VENDOR_ID_NETRONOME,
2595                                PCI_DEVICE_ID_NFP6000_PF_NIC)
2596         },
2597         {
2598                 RTE_PCI_DEVICE(PCI_VENDOR_ID_NETRONOME,
2599                                PCI_DEVICE_ID_NFP6000_VF_NIC)
2600         },
2601         {
2602                 .vendor_id = 0,
2603         },
2604 };
2605
2606 static int eth_nfp_pci_probe(struct rte_pci_driver *pci_drv __rte_unused,
2607         struct rte_pci_device *pci_dev)
2608 {
2609         return rte_eth_dev_pci_generic_probe(pci_dev,
2610                 sizeof(struct nfp_net_adapter), nfp_net_init);
2611 }
2612
2613 static int eth_nfp_pci_remove(struct rte_pci_device *pci_dev)
2614 {
2615         return rte_eth_dev_pci_generic_remove(pci_dev, NULL);
2616 }
2617
2618 static struct rte_pci_driver rte_nfp_net_pmd = {
2619         .id_table = pci_id_nfp_net_map,
2620         .drv_flags = RTE_PCI_DRV_NEED_MAPPING | RTE_PCI_DRV_INTR_LSC,
2621         .probe = eth_nfp_pci_probe,
2622         .remove = eth_nfp_pci_remove,
2623 };
2624
2625 RTE_PMD_REGISTER_PCI(net_nfp, rte_nfp_net_pmd);
2626 RTE_PMD_REGISTER_PCI_TABLE(net_nfp, pci_id_nfp_net_map);
2627 RTE_PMD_REGISTER_KMOD_DEP(net_nfp, "* igb_uio | uio_pci_generic | vfio-pci");
2628
2629 /*
2630  * Local variables:
2631  * c-file-style: "Linux"
2632  * indent-tabs-mode: t
2633  * End:
2634  */