drivers/net/octeontx_ep/otx_ep_ethdev.c

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  * Copyright(C) 2021 Marvell.
   3  */
   4
   5 #include <ethdev_pci.h>
   6
   7 #include "otx2_common.h"
   8 #include "otx_ep_common.h"
   9 #include "otx_ep_vf.h"
  10 #include "otx2_ep_vf.h"
  11 #include "otx_ep_rxtx.h"
  12
  13 #define OTX_EP_DEV(_eth_dev) \
  14         ((struct otx_ep_device *)(_eth_dev)->data->dev_private)
  15
  16 static const struct rte_eth_desc_lim otx_ep_rx_desc_lim = {
  17         .nb_max         = OTX_EP_MAX_OQ_DESCRIPTORS,
  18         .nb_min         = OTX_EP_MIN_OQ_DESCRIPTORS,
  19         .nb_align       = OTX_EP_RXD_ALIGN,
  20 };
  21
  22 static const struct rte_eth_desc_lim otx_ep_tx_desc_lim = {
  23         .nb_max         = OTX_EP_MAX_IQ_DESCRIPTORS,
  24         .nb_min         = OTX_EP_MIN_IQ_DESCRIPTORS,
  25         .nb_align       = OTX_EP_TXD_ALIGN,
  26 };
  27
  28 static int
  29 otx_ep_dev_info_get(struct rte_eth_dev *eth_dev,
  30                     struct rte_eth_dev_info *devinfo)
  31 {
  32         struct otx_ep_device *otx_epvf;
  33
  34         otx_epvf = OTX_EP_DEV(eth_dev);
  35
  36         devinfo->speed_capa = ETH_LINK_SPEED_10G;
  37         devinfo->max_rx_queues = otx_epvf->max_rx_queues;
  38         devinfo->max_tx_queues = otx_epvf->max_tx_queues;
  39
  40         devinfo->min_rx_bufsize = OTX_EP_MIN_RX_BUF_SIZE;
  41         devinfo->max_rx_pktlen = OTX_EP_MAX_PKT_SZ;
  42         devinfo->rx_offload_capa = DEV_RX_OFFLOAD_JUMBO_FRAME;
  43         devinfo->rx_offload_capa |= DEV_RX_OFFLOAD_SCATTER;
  44         devinfo->tx_offload_capa = DEV_TX_OFFLOAD_MULTI_SEGS;
  45
  46         devinfo->max_mac_addrs = OTX_EP_MAX_MAC_ADDRS;
  47
  48         devinfo->rx_desc_lim = otx_ep_rx_desc_lim;
  49         devinfo->tx_desc_lim = otx_ep_tx_desc_lim;
  50
  51         return 0;
  52 }
  53
  54 static int
  55 otx_ep_dev_start(struct rte_eth_dev *eth_dev)
  56 {
  57         struct otx_ep_device *otx_epvf;
  58         unsigned int q;
  59         int ret;
  60
  61         otx_epvf = (struct otx_ep_device *)OTX_EP_DEV(eth_dev);
  62         /* Enable IQ/OQ for this device */
  63         ret = otx_epvf->fn_list.enable_io_queues(otx_epvf);
  64         if (ret) {
  65                 otx_ep_err("IOQ enable failed\n");
  66                 return ret;
  67         }
  68
  69         for (q = 0; q < otx_epvf->nb_rx_queues; q++) {
  70                 rte_write32(otx_epvf->droq[q]->nb_desc,
  71                             otx_epvf->droq[q]->pkts_credit_reg);
  72
  73                 rte_wmb();
  74                 otx_ep_info("OQ[%d] dbells [%d]\n", q,
  75                 rte_read32(otx_epvf->droq[q]->pkts_credit_reg));
  76         }
  77
  78         otx_ep_info("dev started\n");
  79
  80         return 0;
  81 }
  82
  83 /* Stop device and disable input/output functions */
  84 static int
  85 otx_ep_dev_stop(struct rte_eth_dev *eth_dev)
  86 {
  87         struct otx_ep_device *otx_epvf = OTX_EP_DEV(eth_dev);
  88
  89         otx_epvf->fn_list.disable_io_queues(otx_epvf);
  90
  91         return 0;
  92 }
  93
  94 static int
  95 otx_ep_chip_specific_setup(struct otx_ep_device *otx_epvf)
  96 {
  97         struct rte_pci_device *pdev = otx_epvf->pdev;
  98         uint32_t dev_id = pdev->id.device_id;
  99         int ret = 0;
 100
 101         switch (dev_id) {
 102         case PCI_DEVID_OCTEONTX_EP_VF:
 103                 otx_epvf->chip_id = dev_id;
 104                 ret = otx_ep_vf_setup_device(otx_epvf);
 105                 otx_epvf->fn_list.disable_io_queues(otx_epvf);
 106                 break;
 107         case PCI_DEVID_OCTEONTX2_EP_NET_VF:
 108         case PCI_DEVID_CN98XX_EP_NET_VF:
 109                 otx_epvf->chip_id = dev_id;
 110                 ret = otx2_ep_vf_setup_device(otx_epvf);
 111                 otx_epvf->fn_list.disable_io_queues(otx_epvf);
 112                 break;
 113         default:
 114                 otx_ep_err("Unsupported device\n");
 115                 ret = -EINVAL;
 116         }
 117
 118         if (!ret)
 119                 otx_ep_info("OTX_EP dev_id[%d]\n", dev_id);
 120
 121         return ret;
 122 }
 123
 124 /* OTX_EP VF device initialization */
 125 static int
 126 otx_epdev_init(struct otx_ep_device *otx_epvf)
 127 {
 128         uint32_t ethdev_queues;
 129         int ret = 0;
 130
 131         ret = otx_ep_chip_specific_setup(otx_epvf);
 132         if (ret) {
 133                 otx_ep_err("Chip specific setup failed\n");
 134                 goto setup_fail;
 135         }
 136
 137         otx_epvf->fn_list.setup_device_regs(otx_epvf);
 138
 139         ethdev_queues = (uint32_t)(otx_epvf->sriov_info.rings_per_vf);
 140         otx_epvf->max_rx_queues = ethdev_queues;
 141         otx_epvf->max_tx_queues = ethdev_queues;
 142
 143         otx_ep_info("OTX_EP Device is Ready\n");
 144
 145 setup_fail:
 146         return ret;
 147 }
 148
 149 static int
 150 otx_ep_dev_configure(struct rte_eth_dev *eth_dev)
 151 {
 152         struct otx_ep_device *otx_epvf = OTX_EP_DEV(eth_dev);
 153         struct rte_eth_dev_data *data = eth_dev->data;
 154         struct rte_eth_rxmode *rxmode;
 155         struct rte_eth_txmode *txmode;
 156         struct rte_eth_conf *conf;
 157
 158         conf = &data->dev_conf;
 159         rxmode = &conf->rxmode;
 160         txmode = &conf->txmode;
 161         if (eth_dev->data->nb_rx_queues > otx_epvf->max_rx_queues ||
 162             eth_dev->data->nb_tx_queues > otx_epvf->max_tx_queues) {
 163                 otx_ep_err("invalid num queues\n");
 164                 return -EINVAL;
 165         }
 166         otx_ep_info("OTX_EP Device is configured with num_txq %d num_rxq %d\n",
 167                     eth_dev->data->nb_rx_queues, eth_dev->data->nb_tx_queues);
 168
 169         otx_epvf->rx_offloads = rxmode->offloads;
 170         otx_epvf->tx_offloads = txmode->offloads;
 171
 172         return 0;
 173 }
 174
 175 /**
 176  * Setup our receive queue/ringbuffer. This is the
 177  * queue the Octeon uses to send us packets and
 178  * responses. We are given a memory pool for our
 179  * packet buffers that are used to populate the receive
 180  * queue.
 181  *
 182  * @param eth_dev
 183  *    Pointer to the structure rte_eth_dev
 184  * @param q_no
 185  *    Queue number
 186  * @param num_rx_descs
 187  *    Number of entries in the queue
 188  * @param socket_id
 189  *    Where to allocate memory
 190  * @param rx_conf
 191  *    Pointer to the struction rte_eth_rxconf
 192  * @param mp
 193  *    Pointer to the packet pool
 194  *
 195  * @return
 196  *    - On success, return 0
 197  *    - On failure, return -1
 198  */
 199 static int
 200 otx_ep_rx_queue_setup(struct rte_eth_dev *eth_dev, uint16_t q_no,
 201                        uint16_t num_rx_descs, unsigned int socket_id,
 202                        const struct rte_eth_rxconf *rx_conf __rte_unused,
 203                        struct rte_mempool *mp)
 204 {
 205         struct otx_ep_device *otx_epvf = OTX_EP_DEV(eth_dev);
 206         struct rte_pktmbuf_pool_private *mbp_priv;
 207         uint16_t buf_size;
 208
 209         if (q_no >= otx_epvf->max_rx_queues) {
 210                 otx_ep_err("Invalid rx queue number %u\n", q_no);
 211                 return -EINVAL;
 212         }
 213
 214         if (num_rx_descs & (num_rx_descs - 1)) {
 215                 otx_ep_err("Invalid rx desc number should be pow 2  %u\n",
 216                            num_rx_descs);
 217                 return -EINVAL;
 218         }
 219         if (num_rx_descs < (SDP_GBL_WMARK * 8)) {
 220                 otx_ep_err("Invalid rx desc number should at least be greater than 8xwmark  %u\n",
 221                            num_rx_descs);
 222                 return -EINVAL;
 223         }
 224
 225         otx_ep_dbg("setting up rx queue %u\n", q_no);
 226
 227         mbp_priv = rte_mempool_get_priv(mp);
 228         buf_size = mbp_priv->mbuf_data_room_size - RTE_PKTMBUF_HEADROOM;
 229
 230         if (otx_ep_setup_oqs(otx_epvf, q_no, num_rx_descs, buf_size, mp,
 231                              socket_id)) {
 232                 otx_ep_err("droq allocation failed\n");
 233                 return -1;
 234         }
 235
 236         eth_dev->data->rx_queues[q_no] = otx_epvf->droq[q_no];
 237
 238         return 0;
 239 }
 240
 241 /**
 242  * Release the receive queue/ringbuffer. Called by
 243  * the upper layers.
 244  *
 245  * @param rxq
 246  *    Opaque pointer to the receive queue to release
 247  *
 248  * @return
 249  *    - nothing
 250  */
 251 static void
 252 otx_ep_rx_queue_release(void *rxq)
 253 {
 254         struct otx_ep_droq *rq = (struct otx_ep_droq *)rxq;
 255         struct otx_ep_device *otx_epvf = rq->otx_ep_dev;
 256         int q_id = rq->q_no;
 257
 258         if (otx_ep_delete_oqs(otx_epvf, q_id))
 259                 otx_ep_err("Failed to delete OQ:%d\n", q_id);
 260 }
 261
 262 /**
 263  * Allocate and initialize SW ring. Initialize associated HW registers.
 264  *
 265  * @param eth_dev
 266  *   Pointer to structure rte_eth_dev
 267  *
 268  * @param q_no
 269  *   Queue number
 270  *
 271  * @param num_tx_descs
 272  *   Number of ringbuffer descriptors
 273  *
 274  * @param socket_id
 275  *   NUMA socket id, used for memory allocations
 276  *
 277  * @param tx_conf
 278  *   Pointer to the structure rte_eth_txconf
 279  *
 280  * @return
 281  *   - On success, return 0
 282  *   - On failure, return -errno value
 283  */
 284 static int
 285 otx_ep_tx_queue_setup(struct rte_eth_dev *eth_dev, uint16_t q_no,
 286                        uint16_t num_tx_descs, unsigned int socket_id,
 287                        const struct rte_eth_txconf *tx_conf __rte_unused)
 288 {
 289         struct otx_ep_device *otx_epvf = OTX_EP_DEV(eth_dev);
 290         int retval;
 291
 292         if (q_no >= otx_epvf->max_tx_queues) {
 293                 otx_ep_err("Invalid tx queue number %u\n", q_no);
 294                 return -EINVAL;
 295         }
 296         if (num_tx_descs & (num_tx_descs - 1)) {
 297                 otx_ep_err("Invalid tx desc number should be pow 2  %u\n",
 298                            num_tx_descs);
 299                 return -EINVAL;
 300         }
 301
 302         retval = otx_ep_setup_iqs(otx_epvf, q_no, num_tx_descs, socket_id);
 303
 304         if (retval) {
 305                 otx_ep_err("IQ(TxQ) creation failed.\n");
 306                 return retval;
 307         }
 308
 309         eth_dev->data->tx_queues[q_no] = otx_epvf->instr_queue[q_no];
 310         otx_ep_dbg("tx queue[%d] setup\n", q_no);
 311         return 0;
 312 }
 313
 314 /**
 315  * Release the transmit queue/ringbuffer. Called by
 316  * the upper layers.
 317  *
 318  * @param txq
 319  *    Opaque pointer to the transmit queue to release
 320  *
 321  * @return
 322  *    - nothing
 323  */
 324 static void
 325 otx_ep_tx_queue_release(void *txq)
 326 {
 327         struct otx_ep_instr_queue *tq = (struct otx_ep_instr_queue *)txq;
 328
 329         otx_ep_delete_iqs(tq->otx_ep_dev, tq->q_no);
 330 }
 331
 332 /* Define our ethernet definitions */
 333 static const struct eth_dev_ops otx_ep_eth_dev_ops = {
 334         .dev_configure          = otx_ep_dev_configure,
 335         .dev_start              = otx_ep_dev_start,
 336         .dev_stop               = otx_ep_dev_stop,
 337         .rx_queue_setup         = otx_ep_rx_queue_setup,
 338         .rx_queue_release       = otx_ep_rx_queue_release,
 339         .tx_queue_setup         = otx_ep_tx_queue_setup,
 340         .tx_queue_release       = otx_ep_tx_queue_release,
 341         .dev_infos_get          = otx_ep_dev_info_get,
 342 };
 343
 344 static int
 345 otx_epdev_exit(struct rte_eth_dev *eth_dev)
 346 {
 347         struct otx_ep_device *otx_epvf;
 348         uint32_t num_queues, q;
 349
 350         otx_ep_info("%s:\n", __func__);
 351
 352         otx_epvf = OTX_EP_DEV(eth_dev);
 353
 354         otx_epvf->fn_list.disable_io_queues(otx_epvf);
 355
 356         num_queues = otx_epvf->nb_rx_queues;
 357         for (q = 0; q < num_queues; q++) {
 358                 if (otx_ep_delete_oqs(otx_epvf, q)) {
 359                         otx_ep_err("Failed to delete OQ:%d\n", q);
 360                         return -EINVAL;
 361                 }
 362         }
 363         otx_ep_info("Num OQs:%d freed\n", otx_epvf->nb_rx_queues);
 364
 365         num_queues = otx_epvf->nb_tx_queues;
 366         for (q = 0; q < num_queues; q++) {
 367                 if (otx_ep_delete_iqs(otx_epvf, q)) {
 368                         otx_ep_err("Failed to delete IQ:%d\n", q);
 369                         return -EINVAL;
 370                 }
 371         }
 372         otx_ep_dbg("Num IQs:%d freed\n", otx_epvf->nb_tx_queues);
 373
 374         return 0;
 375 }
 376
 377 static int
 378 otx_ep_eth_dev_uninit(struct rte_eth_dev *eth_dev)
 379 {
 380         if (rte_eal_process_type() != RTE_PROC_PRIMARY)
 381                 return 0;
 382         otx_epdev_exit(eth_dev);
 383
 384         eth_dev->dev_ops = NULL;
 385
 386         return 0;
 387 }
 388
 389 static int
 390 otx_ep_eth_dev_init(struct rte_eth_dev *eth_dev)
 391 {
 392         struct rte_pci_device *pdev = RTE_ETH_DEV_TO_PCI(eth_dev);
 393         struct otx_ep_device *otx_epvf = OTX_EP_DEV(eth_dev);
 394         struct rte_ether_addr vf_mac_addr;
 395
 396         /* Single process support */
 397         if (rte_eal_process_type() != RTE_PROC_PRIMARY)
 398                 return 0;
 399
 400         otx_epvf->eth_dev = eth_dev;
 401         otx_epvf->port_id = eth_dev->data->port_id;
 402         eth_dev->dev_ops = &otx_ep_eth_dev_ops;
 403         eth_dev->data->mac_addrs = rte_zmalloc("otx_ep", RTE_ETHER_ADDR_LEN, 0);
 404         if (eth_dev->data->mac_addrs == NULL) {
 405                 otx_ep_err("MAC addresses memory allocation failed\n");
 406                 eth_dev->dev_ops = NULL;
 407                 return -ENOMEM;
 408         }
 409         rte_eth_random_addr(vf_mac_addr.addr_bytes);
 410         rte_ether_addr_copy(&vf_mac_addr, eth_dev->data->mac_addrs);
 411         otx_epvf->hw_addr = pdev->mem_resource[0].addr;
 412         otx_epvf->pdev = pdev;
 413
 414         otx_epdev_init(otx_epvf);
 415         if (pdev->id.device_id == PCI_DEVID_OCTEONTX2_EP_NET_VF)
 416                 otx_epvf->pkind = SDP_OTX2_PKIND;
 417         else
 418                 otx_epvf->pkind = SDP_PKIND;
 419         otx_ep_info("using pkind %d\n", otx_epvf->pkind);
 420
 421         return 0;
 422 }
 423
 424 static int
 425 otx_ep_eth_dev_pci_probe(struct rte_pci_driver *pci_drv __rte_unused,
 426                       struct rte_pci_device *pci_dev)
 427 {
 428         return rte_eth_dev_pci_generic_probe(pci_dev,
 429                                              sizeof(struct otx_ep_device),
 430                                              otx_ep_eth_dev_init);
 431 }
 432
 433 static int
 434 otx_ep_eth_dev_pci_remove(struct rte_pci_device *pci_dev)
 435 {
 436         return rte_eth_dev_pci_generic_remove(pci_dev,
 437                                               otx_ep_eth_dev_uninit);
 438 }
 439
 440 /* Set of PCI devices this driver supports */
 441 static const struct rte_pci_id pci_id_otx_ep_map[] = {
 442         { RTE_PCI_DEVICE(PCI_VENDOR_ID_CAVIUM, PCI_DEVID_OCTEONTX_EP_VF) },
 443         { RTE_PCI_DEVICE(PCI_VENDOR_ID_CAVIUM, PCI_DEVID_OCTEONTX2_EP_NET_VF) },
 444         { RTE_PCI_DEVICE(PCI_VENDOR_ID_CAVIUM, PCI_DEVID_CN98XX_EP_NET_VF) },
 445         { .vendor_id = 0, /* sentinel */ }
 446 };
 447
 448 static struct rte_pci_driver rte_otx_ep_pmd = {
 449         .id_table       = pci_id_otx_ep_map,
 450         .drv_flags      = RTE_PCI_DRV_NEED_MAPPING,
 451         .probe          = otx_ep_eth_dev_pci_probe,
 452         .remove         = otx_ep_eth_dev_pci_remove,
 453 };
 454
 455 RTE_PMD_REGISTER_PCI(net_otx_ep, rte_otx_ep_pmd);
 456 RTE_PMD_REGISTER_PCI_TABLE(net_otx_ep, pci_id_otx_ep_map);
 457 RTE_PMD_REGISTER_KMOD_DEP(net_otx_ep, "* igb_uio | vfio-pci");
 458 RTE_LOG_REGISTER(otx_net_ep_logtype, pmd.net.octeontx_ep, NOTICE);