drivers/net/sfc/base/ef10_nic.c

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  *
   3  * Copyright (c) 2012-2018 Solarflare Communications Inc.
   4  * All rights reserved.
   5  */
   6
   7 #include "efx.h"
   8 #include "efx_impl.h"
   9 #if EFSYS_OPT_MON_MCDI
  10 #include "mcdi_mon.h"
  11 #endif
  12
  13 #if EFX_OPTS_EF10()
  14
  15 #include "ef10_tlv_layout.h"
  16
  17         __checkReturn   efx_rc_t
  18 efx_mcdi_get_port_assignment(
  19         __in            efx_nic_t *enp,
  20         __out           uint32_t *portp)
  21 {
  22         efx_mcdi_req_t req;
  23         EFX_MCDI_DECLARE_BUF(payload, MC_CMD_GET_PORT_ASSIGNMENT_IN_LEN,
  24                 MC_CMD_GET_PORT_ASSIGNMENT_OUT_LEN);
  25         efx_rc_t rc;
  26
  27         EFSYS_ASSERT(EFX_FAMILY_IS_EF10(enp));
  28
  29         req.emr_cmd = MC_CMD_GET_PORT_ASSIGNMENT;
  30         req.emr_in_buf = payload;
  31         req.emr_in_length = MC_CMD_GET_PORT_ASSIGNMENT_IN_LEN;
  32         req.emr_out_buf = payload;
  33         req.emr_out_length = MC_CMD_GET_PORT_ASSIGNMENT_OUT_LEN;
  34
  35         efx_mcdi_execute(enp, &req);
  36
  37         if (req.emr_rc != 0) {
  38                 rc = req.emr_rc;
  39                 goto fail1;
  40         }
  41
  42         if (req.emr_out_length_used < MC_CMD_GET_PORT_ASSIGNMENT_OUT_LEN) {
  43                 rc = EMSGSIZE;
  44                 goto fail2;
  45         }
  46
  47         *portp = MCDI_OUT_DWORD(req, GET_PORT_ASSIGNMENT_OUT_PORT);
  48
  49         return (0);
  50
  51 fail2:
  52         EFSYS_PROBE(fail2);
  53 fail1:
  54         EFSYS_PROBE1(fail1, efx_rc_t, rc);
  55
  56         return (rc);
  57 }
  58
  59         __checkReturn   efx_rc_t
  60 efx_mcdi_get_port_modes(
  61         __in            efx_nic_t *enp,
  62         __out           uint32_t *modesp,
  63         __out_opt       uint32_t *current_modep,
  64         __out_opt       uint32_t *default_modep)
  65 {
  66         efx_mcdi_req_t req;
  67         EFX_MCDI_DECLARE_BUF(payload, MC_CMD_GET_PORT_MODES_IN_LEN,
  68                 MC_CMD_GET_PORT_MODES_OUT_LEN);
  69         efx_rc_t rc;
  70
  71         EFSYS_ASSERT(EFX_FAMILY_IS_EF10(enp));
  72
  73         req.emr_cmd = MC_CMD_GET_PORT_MODES;
  74         req.emr_in_buf = payload;
  75         req.emr_in_length = MC_CMD_GET_PORT_MODES_IN_LEN;
  76         req.emr_out_buf = payload;
  77         req.emr_out_length = MC_CMD_GET_PORT_MODES_OUT_LEN;
  78
  79         efx_mcdi_execute(enp, &req);
  80
  81         if (req.emr_rc != 0) {
  82                 rc = req.emr_rc;
  83                 goto fail1;
  84         }
  85
  86         /*
  87          * Require only Modes and DefaultMode fields, unless the current mode
  88          * was requested (CurrentMode field was added for Medford).
  89          */
  90         if (req.emr_out_length_used <
  91             MC_CMD_GET_PORT_MODES_OUT_CURRENT_MODE_OFST) {
  92                 rc = EMSGSIZE;
  93                 goto fail2;
  94         }
  95         if ((current_modep != NULL) && (req.emr_out_length_used <
  96             MC_CMD_GET_PORT_MODES_OUT_CURRENT_MODE_OFST + 4)) {
  97                 rc = EMSGSIZE;
  98                 goto fail3;
  99         }
 100
 101         *modesp = MCDI_OUT_DWORD(req, GET_PORT_MODES_OUT_MODES);
 102
 103         if (current_modep != NULL) {
 104                 *current_modep = MCDI_OUT_DWORD(req,
 105                                             GET_PORT_MODES_OUT_CURRENT_MODE);
 106         }
 107
 108         if (default_modep != NULL) {
 109                 *default_modep = MCDI_OUT_DWORD(req,
 110                                             GET_PORT_MODES_OUT_DEFAULT_MODE);
 111         }
 112
 113         return (0);
 114
 115 fail3:
 116         EFSYS_PROBE(fail3);
 117 fail2:
 118         EFSYS_PROBE(fail2);
 119 fail1:
 120         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 121
 122         return (rc);
 123 }
 124
 125         __checkReturn   efx_rc_t
 126 ef10_nic_get_port_mode_bandwidth(
 127         __in            efx_nic_t *enp,
 128         __out           uint32_t *bandwidth_mbpsp)
 129 {
 130         uint32_t port_modes;
 131         uint32_t current_mode;
 132         efx_port_t *epp = &(enp->en_port);
 133
 134         uint32_t single_lane;
 135         uint32_t dual_lane;
 136         uint32_t quad_lane;
 137         uint32_t bandwidth;
 138         efx_rc_t rc;
 139
 140         if ((rc = efx_mcdi_get_port_modes(enp, &port_modes,
 141                                     &current_mode, NULL)) != 0) {
 142                 /* No port mode info available. */
 143                 goto fail1;
 144         }
 145
 146         if (epp->ep_phy_cap_mask & (1 << EFX_PHY_CAP_25000FDX))
 147                 single_lane = 25000;
 148         else
 149                 single_lane = 10000;
 150
 151         if (epp->ep_phy_cap_mask & (1 << EFX_PHY_CAP_50000FDX))
 152                 dual_lane = 50000;
 153         else
 154                 dual_lane = 20000;
 155
 156         if (epp->ep_phy_cap_mask & (1 << EFX_PHY_CAP_100000FDX))
 157                 quad_lane = 100000;
 158         else
 159                 quad_lane = 40000;
 160
 161         switch (current_mode) {
 162         case TLV_PORT_MODE_1x1_NA:                      /* mode 0 */
 163                 bandwidth = single_lane;
 164                 break;
 165         case TLV_PORT_MODE_1x2_NA:                      /* mode 10 */
 166         case TLV_PORT_MODE_NA_1x2:                      /* mode 11 */
 167                 bandwidth = dual_lane;
 168                 break;
 169         case TLV_PORT_MODE_1x1_1x1:                     /* mode 2 */
 170                 bandwidth = single_lane + single_lane;
 171                 break;
 172         case TLV_PORT_MODE_4x1_NA:                      /* mode 4 */
 173         case TLV_PORT_MODE_NA_4x1:                      /* mode 8 */
 174                 bandwidth = 4 * single_lane;
 175                 break;
 176         case TLV_PORT_MODE_2x1_2x1:                     /* mode 5 */
 177                 bandwidth = (2 * single_lane) + (2 * single_lane);
 178                 break;
 179         case TLV_PORT_MODE_1x2_1x2:                     /* mode 12 */
 180                 bandwidth = dual_lane + dual_lane;
 181                 break;
 182         case TLV_PORT_MODE_1x2_2x1:                     /* mode 17 */
 183         case TLV_PORT_MODE_2x1_1x2:                     /* mode 18 */
 184                 bandwidth = dual_lane + (2 * single_lane);
 185                 break;
 186         /* Legacy Medford-only mode. Do not use (see bug63270) */
 187         case TLV_PORT_MODE_10G_10G_10G_10G_Q1_Q2:       /* mode 9 */
 188                 bandwidth = 4 * single_lane;
 189                 break;
 190         case TLV_PORT_MODE_1x4_NA:                      /* mode 1 */
 191         case TLV_PORT_MODE_NA_1x4:                      /* mode 22 */
 192                 bandwidth = quad_lane;
 193                 break;
 194         case TLV_PORT_MODE_2x2_NA:                      /* mode 13 */
 195         case TLV_PORT_MODE_NA_2x2:                      /* mode 14 */
 196                 bandwidth = 2 * dual_lane;
 197                 break;
 198         case TLV_PORT_MODE_1x4_2x1:                     /* mode 6 */
 199         case TLV_PORT_MODE_2x1_1x4:                     /* mode 7 */
 200                 bandwidth = quad_lane + (2 * single_lane);
 201                 break;
 202         case TLV_PORT_MODE_1x4_1x2:                     /* mode 15 */
 203         case TLV_PORT_MODE_1x2_1x4:                     /* mode 16 */
 204                 bandwidth = quad_lane + dual_lane;
 205                 break;
 206         case TLV_PORT_MODE_1x4_1x4:                     /* mode 3 */
 207                 bandwidth = quad_lane + quad_lane;
 208                 break;
 209         default:
 210                 rc = EINVAL;
 211                 goto fail2;
 212         }
 213
 214         *bandwidth_mbpsp = bandwidth;
 215
 216         return (0);
 217
 218 fail2:
 219         EFSYS_PROBE(fail2);
 220 fail1:
 221         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 222
 223         return (rc);
 224 }
 225
 226 static  __checkReturn           efx_rc_t
 227 efx_mcdi_vadaptor_alloc(
 228         __in                    efx_nic_t *enp,
 229         __in                    uint32_t port_id)
 230 {
 231         efx_mcdi_req_t req;
 232         EFX_MCDI_DECLARE_BUF(payload, MC_CMD_VADAPTOR_ALLOC_IN_LEN,
 233                 MC_CMD_VADAPTOR_ALLOC_OUT_LEN);
 234         efx_rc_t rc;
 235
 236         EFSYS_ASSERT3U(enp->en_vport_id, ==, EVB_PORT_ID_NULL);
 237
 238         req.emr_cmd = MC_CMD_VADAPTOR_ALLOC;
 239         req.emr_in_buf = payload;
 240         req.emr_in_length = MC_CMD_VADAPTOR_ALLOC_IN_LEN;
 241         req.emr_out_buf = payload;
 242         req.emr_out_length = MC_CMD_VADAPTOR_ALLOC_OUT_LEN;
 243
 244         MCDI_IN_SET_DWORD(req, VADAPTOR_ALLOC_IN_UPSTREAM_PORT_ID, port_id);
 245         MCDI_IN_POPULATE_DWORD_1(req, VADAPTOR_ALLOC_IN_FLAGS,
 246             VADAPTOR_ALLOC_IN_FLAG_PERMIT_SET_MAC_WHEN_FILTERS_INSTALLED,
 247             enp->en_nic_cfg.enc_allow_set_mac_with_installed_filters ? 1 : 0);
 248
 249         efx_mcdi_execute(enp, &req);
 250
 251         if (req.emr_rc != 0) {
 252                 rc = req.emr_rc;
 253                 goto fail1;
 254         }
 255
 256         return (0);
 257
 258 fail1:
 259         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 260
 261         return (rc);
 262 }
 263
 264 static  __checkReturn           efx_rc_t
 265 efx_mcdi_vadaptor_free(
 266         __in                    efx_nic_t *enp,
 267         __in                    uint32_t port_id)
 268 {
 269         efx_mcdi_req_t req;
 270         EFX_MCDI_DECLARE_BUF(payload, MC_CMD_VADAPTOR_FREE_IN_LEN,
 271                 MC_CMD_VADAPTOR_FREE_OUT_LEN);
 272         efx_rc_t rc;
 273
 274         req.emr_cmd = MC_CMD_VADAPTOR_FREE;
 275         req.emr_in_buf = payload;
 276         req.emr_in_length = MC_CMD_VADAPTOR_FREE_IN_LEN;
 277         req.emr_out_buf = payload;
 278         req.emr_out_length = MC_CMD_VADAPTOR_FREE_OUT_LEN;
 279
 280         MCDI_IN_SET_DWORD(req, VADAPTOR_FREE_IN_UPSTREAM_PORT_ID, port_id);
 281
 282         efx_mcdi_execute(enp, &req);
 283
 284         if (req.emr_rc != 0) {
 285                 rc = req.emr_rc;
 286                 goto fail1;
 287         }
 288
 289         return (0);
 290
 291 fail1:
 292         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 293
 294         return (rc);
 295 }
 296
 297         __checkReturn   efx_rc_t
 298 efx_mcdi_get_mac_address_pf(
 299         __in                    efx_nic_t *enp,
 300         __out_ecount_opt(6)     uint8_t mac_addrp[6])
 301 {
 302         efx_mcdi_req_t req;
 303         EFX_MCDI_DECLARE_BUF(payload, MC_CMD_GET_MAC_ADDRESSES_IN_LEN,
 304                 MC_CMD_GET_MAC_ADDRESSES_OUT_LEN);
 305         efx_rc_t rc;
 306
 307         EFSYS_ASSERT(EFX_FAMILY_IS_EF10(enp));
 308
 309         req.emr_cmd = MC_CMD_GET_MAC_ADDRESSES;
 310         req.emr_in_buf = payload;
 311         req.emr_in_length = MC_CMD_GET_MAC_ADDRESSES_IN_LEN;
 312         req.emr_out_buf = payload;
 313         req.emr_out_length = MC_CMD_GET_MAC_ADDRESSES_OUT_LEN;
 314
 315         efx_mcdi_execute(enp, &req);
 316
 317         if (req.emr_rc != 0) {
 318                 rc = req.emr_rc;
 319                 goto fail1;
 320         }
 321
 322         if (req.emr_out_length_used < MC_CMD_GET_MAC_ADDRESSES_OUT_LEN) {
 323                 rc = EMSGSIZE;
 324                 goto fail2;
 325         }
 326
 327         if (MCDI_OUT_DWORD(req, GET_MAC_ADDRESSES_OUT_MAC_COUNT) < 1) {
 328                 rc = ENOENT;
 329                 goto fail3;
 330         }
 331
 332         if (mac_addrp != NULL) {
 333                 uint8_t *addrp;
 334
 335                 addrp = MCDI_OUT2(req, uint8_t,
 336                     GET_MAC_ADDRESSES_OUT_MAC_ADDR_BASE);
 337
 338                 EFX_MAC_ADDR_COPY(mac_addrp, addrp);
 339         }
 340
 341         return (0);
 342
 343 fail3:
 344         EFSYS_PROBE(fail3);
 345 fail2:
 346         EFSYS_PROBE(fail2);
 347 fail1:
 348         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 349
 350         return (rc);
 351 }
 352
 353         __checkReturn   efx_rc_t
 354 efx_mcdi_get_mac_address_vf(
 355         __in                    efx_nic_t *enp,
 356         __out_ecount_opt(6)     uint8_t mac_addrp[6])
 357 {
 358         efx_mcdi_req_t req;
 359         EFX_MCDI_DECLARE_BUF(payload, MC_CMD_VPORT_GET_MAC_ADDRESSES_IN_LEN,
 360                 MC_CMD_VPORT_GET_MAC_ADDRESSES_OUT_LENMAX);
 361         efx_rc_t rc;
 362
 363         EFSYS_ASSERT(EFX_FAMILY_IS_EF10(enp));
 364
 365         req.emr_cmd = MC_CMD_VPORT_GET_MAC_ADDRESSES;
 366         req.emr_in_buf = payload;
 367         req.emr_in_length = MC_CMD_VPORT_GET_MAC_ADDRESSES_IN_LEN;
 368         req.emr_out_buf = payload;
 369         req.emr_out_length = MC_CMD_VPORT_GET_MAC_ADDRESSES_OUT_LENMAX;
 370
 371         MCDI_IN_SET_DWORD(req, VPORT_GET_MAC_ADDRESSES_IN_VPORT_ID,
 372             EVB_PORT_ID_ASSIGNED);
 373
 374         efx_mcdi_execute(enp, &req);
 375
 376         if (req.emr_rc != 0) {
 377                 rc = req.emr_rc;
 378                 goto fail1;
 379         }
 380
 381         if (req.emr_out_length_used <
 382             MC_CMD_VPORT_GET_MAC_ADDRESSES_OUT_LENMIN) {
 383                 rc = EMSGSIZE;
 384                 goto fail2;
 385         }
 386
 387         if (MCDI_OUT_DWORD(req,
 388                 VPORT_GET_MAC_ADDRESSES_OUT_MACADDR_COUNT) < 1) {
 389                 rc = ENOENT;
 390                 goto fail3;
 391         }
 392
 393         if (mac_addrp != NULL) {
 394                 uint8_t *addrp;
 395
 396                 addrp = MCDI_OUT2(req, uint8_t,
 397                     VPORT_GET_MAC_ADDRESSES_OUT_MACADDR);
 398
 399                 EFX_MAC_ADDR_COPY(mac_addrp, addrp);
 400         }
 401
 402         return (0);
 403
 404 fail3:
 405         EFSYS_PROBE(fail3);
 406 fail2:
 407         EFSYS_PROBE(fail2);
 408 fail1:
 409         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 410
 411         return (rc);
 412 }
 413
 414         __checkReturn   efx_rc_t
 415 efx_mcdi_get_clock(
 416         __in            efx_nic_t *enp,
 417         __out           uint32_t *sys_freqp,
 418         __out           uint32_t *dpcpu_freqp)
 419 {
 420         efx_mcdi_req_t req;
 421         EFX_MCDI_DECLARE_BUF(payload, MC_CMD_GET_CLOCK_IN_LEN,
 422                 MC_CMD_GET_CLOCK_OUT_LEN);
 423         efx_rc_t rc;
 424
 425         EFSYS_ASSERT(EFX_FAMILY_IS_EF10(enp));
 426
 427         req.emr_cmd = MC_CMD_GET_CLOCK;
 428         req.emr_in_buf = payload;
 429         req.emr_in_length = MC_CMD_GET_CLOCK_IN_LEN;
 430         req.emr_out_buf = payload;
 431         req.emr_out_length = MC_CMD_GET_CLOCK_OUT_LEN;
 432
 433         efx_mcdi_execute(enp, &req);
 434
 435         if (req.emr_rc != 0) {
 436                 rc = req.emr_rc;
 437                 goto fail1;
 438         }
 439
 440         if (req.emr_out_length_used < MC_CMD_GET_CLOCK_OUT_LEN) {
 441                 rc = EMSGSIZE;
 442                 goto fail2;
 443         }
 444
 445         *sys_freqp = MCDI_OUT_DWORD(req, GET_CLOCK_OUT_SYS_FREQ);
 446         if (*sys_freqp == 0) {
 447                 rc = EINVAL;
 448                 goto fail3;
 449         }
 450         *dpcpu_freqp = MCDI_OUT_DWORD(req, GET_CLOCK_OUT_DPCPU_FREQ);
 451         if (*dpcpu_freqp == 0) {
 452                 rc = EINVAL;
 453                 goto fail4;
 454         }
 455
 456         return (0);
 457
 458 fail4:
 459         EFSYS_PROBE(fail4);
 460 fail3:
 461         EFSYS_PROBE(fail3);
 462 fail2:
 463         EFSYS_PROBE(fail2);
 464 fail1:
 465         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 466
 467         return (rc);
 468 }
 469
 470         __checkReturn   efx_rc_t
 471 efx_mcdi_get_rxdp_config(
 472         __in            efx_nic_t *enp,
 473         __out           uint32_t *end_paddingp)
 474 {
 475         efx_mcdi_req_t req;
 476         EFX_MCDI_DECLARE_BUF(payload, MC_CMD_GET_RXDP_CONFIG_IN_LEN,
 477                 MC_CMD_GET_RXDP_CONFIG_OUT_LEN);
 478         uint32_t end_padding;
 479         efx_rc_t rc;
 480
 481         req.emr_cmd = MC_CMD_GET_RXDP_CONFIG;
 482         req.emr_in_buf = payload;
 483         req.emr_in_length = MC_CMD_GET_RXDP_CONFIG_IN_LEN;
 484         req.emr_out_buf = payload;
 485         req.emr_out_length = MC_CMD_GET_RXDP_CONFIG_OUT_LEN;
 486
 487         efx_mcdi_execute(enp, &req);
 488         if (req.emr_rc != 0) {
 489                 rc = req.emr_rc;
 490                 goto fail1;
 491         }
 492
 493         if (MCDI_OUT_DWORD_FIELD(req, GET_RXDP_CONFIG_OUT_DATA,
 494                                     GET_RXDP_CONFIG_OUT_PAD_HOST_DMA) == 0) {
 495                 /* RX DMA end padding is disabled */
 496                 end_padding = 0;
 497         } else {
 498                 switch (MCDI_OUT_DWORD_FIELD(req, GET_RXDP_CONFIG_OUT_DATA,
 499                                             GET_RXDP_CONFIG_OUT_PAD_HOST_LEN)) {
 500                 case MC_CMD_SET_RXDP_CONFIG_IN_PAD_HOST_64:
 501                         end_padding = 64;
 502                         break;
 503                 case MC_CMD_SET_RXDP_CONFIG_IN_PAD_HOST_128:
 504                         end_padding = 128;
 505                         break;
 506                 case MC_CMD_SET_RXDP_CONFIG_IN_PAD_HOST_256:
 507                         end_padding = 256;
 508                         break;
 509                 default:
 510                         rc = ENOTSUP;
 511                         goto fail2;
 512                 }
 513         }
 514
 515         *end_paddingp = end_padding;
 516
 517         return (0);
 518
 519 fail2:
 520         EFSYS_PROBE(fail2);
 521 fail1:
 522         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 523
 524         return (rc);
 525 }
 526
 527         __checkReturn   efx_rc_t
 528 efx_mcdi_get_vector_cfg(
 529         __in            efx_nic_t *enp,
 530         __out_opt       uint32_t *vec_basep,
 531         __out_opt       uint32_t *pf_nvecp,
 532         __out_opt       uint32_t *vf_nvecp)
 533 {
 534         efx_mcdi_req_t req;
 535         EFX_MCDI_DECLARE_BUF(payload, MC_CMD_GET_VECTOR_CFG_IN_LEN,
 536                 MC_CMD_GET_VECTOR_CFG_OUT_LEN);
 537         efx_rc_t rc;
 538
 539         req.emr_cmd = MC_CMD_GET_VECTOR_CFG;
 540         req.emr_in_buf = payload;
 541         req.emr_in_length = MC_CMD_GET_VECTOR_CFG_IN_LEN;
 542         req.emr_out_buf = payload;
 543         req.emr_out_length = MC_CMD_GET_VECTOR_CFG_OUT_LEN;
 544
 545         efx_mcdi_execute(enp, &req);
 546
 547         if (req.emr_rc != 0) {
 548                 rc = req.emr_rc;
 549                 goto fail1;
 550         }
 551
 552         if (req.emr_out_length_used < MC_CMD_GET_VECTOR_CFG_OUT_LEN) {
 553                 rc = EMSGSIZE;
 554                 goto fail2;
 555         }
 556
 557         if (vec_basep != NULL)
 558                 *vec_basep = MCDI_OUT_DWORD(req, GET_VECTOR_CFG_OUT_VEC_BASE);
 559         if (pf_nvecp != NULL)
 560                 *pf_nvecp = MCDI_OUT_DWORD(req, GET_VECTOR_CFG_OUT_VECS_PER_PF);
 561         if (vf_nvecp != NULL)
 562                 *vf_nvecp = MCDI_OUT_DWORD(req, GET_VECTOR_CFG_OUT_VECS_PER_VF);
 563
 564         return (0);
 565
 566 fail2:
 567         EFSYS_PROBE(fail2);
 568 fail1:
 569         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 570
 571         return (rc);
 572 }
 573
 574 static  __checkReturn   efx_rc_t
 575 efx_mcdi_alloc_vis(
 576         __in            efx_nic_t *enp,
 577         __in            uint32_t min_vi_count,
 578         __in            uint32_t max_vi_count,
 579         __out           uint32_t *vi_basep,
 580         __out           uint32_t *vi_countp,
 581         __out           uint32_t *vi_shiftp)
 582 {
 583         efx_mcdi_req_t req;
 584         EFX_MCDI_DECLARE_BUF(payload, MC_CMD_ALLOC_VIS_IN_LEN,
 585                 MC_CMD_ALLOC_VIS_EXT_OUT_LEN);
 586         efx_rc_t rc;
 587
 588         if (vi_countp == NULL) {
 589                 rc = EINVAL;
 590                 goto fail1;
 591         }
 592
 593         req.emr_cmd = MC_CMD_ALLOC_VIS;
 594         req.emr_in_buf = payload;
 595         req.emr_in_length = MC_CMD_ALLOC_VIS_IN_LEN;
 596         req.emr_out_buf = payload;
 597         req.emr_out_length = MC_CMD_ALLOC_VIS_EXT_OUT_LEN;
 598
 599         MCDI_IN_SET_DWORD(req, ALLOC_VIS_IN_MIN_VI_COUNT, min_vi_count);
 600         MCDI_IN_SET_DWORD(req, ALLOC_VIS_IN_MAX_VI_COUNT, max_vi_count);
 601
 602         efx_mcdi_execute(enp, &req);
 603
 604         if (req.emr_rc != 0) {
 605                 rc = req.emr_rc;
 606                 goto fail2;
 607         }
 608
 609         if (req.emr_out_length_used < MC_CMD_ALLOC_VIS_OUT_LEN) {
 610                 rc = EMSGSIZE;
 611                 goto fail3;
 612         }
 613
 614         *vi_basep = MCDI_OUT_DWORD(req, ALLOC_VIS_OUT_VI_BASE);
 615         *vi_countp = MCDI_OUT_DWORD(req, ALLOC_VIS_OUT_VI_COUNT);
 616
 617         /* Report VI_SHIFT if available (always zero for Huntington) */
 618         if (req.emr_out_length_used < MC_CMD_ALLOC_VIS_EXT_OUT_LEN)
 619                 *vi_shiftp = 0;
 620         else
 621                 *vi_shiftp = MCDI_OUT_DWORD(req, ALLOC_VIS_EXT_OUT_VI_SHIFT);
 622
 623         return (0);
 624
 625 fail3:
 626         EFSYS_PROBE(fail3);
 627 fail2:
 628         EFSYS_PROBE(fail2);
 629 fail1:
 630         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 631
 632         return (rc);
 633 }
 634
 635
 636 static  __checkReturn   efx_rc_t
 637 efx_mcdi_free_vis(
 638         __in            efx_nic_t *enp)
 639 {
 640         efx_mcdi_req_t req;
 641         efx_rc_t rc;
 642
 643         EFX_STATIC_ASSERT(MC_CMD_FREE_VIS_IN_LEN == 0);
 644         EFX_STATIC_ASSERT(MC_CMD_FREE_VIS_OUT_LEN == 0);
 645
 646         req.emr_cmd = MC_CMD_FREE_VIS;
 647         req.emr_in_buf = NULL;
 648         req.emr_in_length = 0;
 649         req.emr_out_buf = NULL;
 650         req.emr_out_length = 0;
 651
 652         efx_mcdi_execute_quiet(enp, &req);
 653
 654         /* Ignore ELREADY (no allocated VIs, so nothing to free) */
 655         if ((req.emr_rc != 0) && (req.emr_rc != EALREADY)) {
 656                 rc = req.emr_rc;
 657                 goto fail1;
 658         }
 659
 660         return (0);
 661
 662 fail1:
 663         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 664
 665         return (rc);
 666 }
 667
 668
 669 static  __checkReturn   efx_rc_t
 670 efx_mcdi_alloc_piobuf(
 671         __in            efx_nic_t *enp,
 672         __out           efx_piobuf_handle_t *handlep)
 673 {
 674         efx_mcdi_req_t req;
 675         EFX_MCDI_DECLARE_BUF(payload, MC_CMD_ALLOC_PIOBUF_IN_LEN,
 676                 MC_CMD_ALLOC_PIOBUF_OUT_LEN);
 677         efx_rc_t rc;
 678
 679         if (handlep == NULL) {
 680                 rc = EINVAL;
 681                 goto fail1;
 682         }
 683
 684         req.emr_cmd = MC_CMD_ALLOC_PIOBUF;
 685         req.emr_in_buf = payload;
 686         req.emr_in_length = MC_CMD_ALLOC_PIOBUF_IN_LEN;
 687         req.emr_out_buf = payload;
 688         req.emr_out_length = MC_CMD_ALLOC_PIOBUF_OUT_LEN;
 689
 690         efx_mcdi_execute_quiet(enp, &req);
 691
 692         if (req.emr_rc != 0) {
 693                 rc = req.emr_rc;
 694                 goto fail2;
 695         }
 696
 697         if (req.emr_out_length_used < MC_CMD_ALLOC_PIOBUF_OUT_LEN) {
 698                 rc = EMSGSIZE;
 699                 goto fail3;
 700         }
 701
 702         *handlep = MCDI_OUT_DWORD(req, ALLOC_PIOBUF_OUT_PIOBUF_HANDLE);
 703
 704         return (0);
 705
 706 fail3:
 707         EFSYS_PROBE(fail3);
 708 fail2:
 709         EFSYS_PROBE(fail2);
 710 fail1:
 711         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 712
 713         return (rc);
 714 }
 715
 716 static  __checkReturn   efx_rc_t
 717 efx_mcdi_free_piobuf(
 718         __in            efx_nic_t *enp,
 719         __in            efx_piobuf_handle_t handle)
 720 {
 721         efx_mcdi_req_t req;
 722         EFX_MCDI_DECLARE_BUF(payload, MC_CMD_FREE_PIOBUF_IN_LEN,
 723                 MC_CMD_FREE_PIOBUF_OUT_LEN);
 724         efx_rc_t rc;
 725
 726         req.emr_cmd = MC_CMD_FREE_PIOBUF;
 727         req.emr_in_buf = payload;
 728         req.emr_in_length = MC_CMD_FREE_PIOBUF_IN_LEN;
 729         req.emr_out_buf = payload;
 730         req.emr_out_length = MC_CMD_FREE_PIOBUF_OUT_LEN;
 731
 732         MCDI_IN_SET_DWORD(req, FREE_PIOBUF_IN_PIOBUF_HANDLE, handle);
 733
 734         efx_mcdi_execute_quiet(enp, &req);
 735
 736         if (req.emr_rc != 0) {
 737                 rc = req.emr_rc;
 738                 goto fail1;
 739         }
 740
 741         return (0);
 742
 743 fail1:
 744         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 745
 746         return (rc);
 747 }
 748
 749 static  __checkReturn   efx_rc_t
 750 efx_mcdi_link_piobuf(
 751         __in            efx_nic_t *enp,
 752         __in            uint32_t vi_index,
 753         __in            efx_piobuf_handle_t handle)
 754 {
 755         efx_mcdi_req_t req;
 756         EFX_MCDI_DECLARE_BUF(payload, MC_CMD_LINK_PIOBUF_IN_LEN,
 757                 MC_CMD_LINK_PIOBUF_OUT_LEN);
 758         efx_rc_t rc;
 759
 760         req.emr_cmd = MC_CMD_LINK_PIOBUF;
 761         req.emr_in_buf = payload;
 762         req.emr_in_length = MC_CMD_LINK_PIOBUF_IN_LEN;
 763         req.emr_out_buf = payload;
 764         req.emr_out_length = MC_CMD_LINK_PIOBUF_OUT_LEN;
 765
 766         MCDI_IN_SET_DWORD(req, LINK_PIOBUF_IN_PIOBUF_HANDLE, handle);
 767         MCDI_IN_SET_DWORD(req, LINK_PIOBUF_IN_TXQ_INSTANCE, vi_index);
 768
 769         efx_mcdi_execute(enp, &req);
 770
 771         if (req.emr_rc != 0) {
 772                 rc = req.emr_rc;
 773                 goto fail1;
 774         }
 775
 776         return (0);
 777
 778 fail1:
 779         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 780
 781         return (rc);
 782 }
 783
 784 static  __checkReturn   efx_rc_t
 785 efx_mcdi_unlink_piobuf(
 786         __in            efx_nic_t *enp,
 787         __in            uint32_t vi_index)
 788 {
 789         efx_mcdi_req_t req;
 790         EFX_MCDI_DECLARE_BUF(payload, MC_CMD_UNLINK_PIOBUF_IN_LEN,
 791                 MC_CMD_UNLINK_PIOBUF_OUT_LEN);
 792         efx_rc_t rc;
 793
 794         req.emr_cmd = MC_CMD_UNLINK_PIOBUF;
 795         req.emr_in_buf = payload;
 796         req.emr_in_length = MC_CMD_UNLINK_PIOBUF_IN_LEN;
 797         req.emr_out_buf = payload;
 798         req.emr_out_length = MC_CMD_UNLINK_PIOBUF_OUT_LEN;
 799
 800         MCDI_IN_SET_DWORD(req, UNLINK_PIOBUF_IN_TXQ_INSTANCE, vi_index);
 801
 802         efx_mcdi_execute_quiet(enp, &req);
 803
 804         if (req.emr_rc != 0) {
 805                 rc = req.emr_rc;
 806                 goto fail1;
 807         }
 808
 809         return (0);
 810
 811 fail1:
 812         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 813
 814         return (rc);
 815 }
 816
 817 static                  void
 818 ef10_nic_alloc_piobufs(
 819         __in            efx_nic_t *enp,
 820         __in            uint32_t max_piobuf_count)
 821 {
 822         efx_piobuf_handle_t *handlep;
 823         unsigned int i;
 824
 825         EFSYS_ASSERT3U(max_piobuf_count, <=,
 826             EFX_ARRAY_SIZE(enp->en_arch.ef10.ena_piobuf_handle));
 827
 828         enp->en_arch.ef10.ena_piobuf_count = 0;
 829
 830         for (i = 0; i < max_piobuf_count; i++) {
 831                 handlep = &enp->en_arch.ef10.ena_piobuf_handle[i];
 832
 833                 if (efx_mcdi_alloc_piobuf(enp, handlep) != 0)
 834                         goto fail1;
 835
 836                 enp->en_arch.ef10.ena_pio_alloc_map[i] = 0;
 837                 enp->en_arch.ef10.ena_piobuf_count++;
 838         }
 839
 840         return;
 841
 842 fail1:
 843         for (i = 0; i < enp->en_arch.ef10.ena_piobuf_count; i++) {
 844                 handlep = &enp->en_arch.ef10.ena_piobuf_handle[i];
 845
 846                 (void) efx_mcdi_free_piobuf(enp, *handlep);
 847                 *handlep = EFX_PIOBUF_HANDLE_INVALID;
 848         }
 849         enp->en_arch.ef10.ena_piobuf_count = 0;
 850 }
 851
 852
 853 static                  void
 854 ef10_nic_free_piobufs(
 855         __in            efx_nic_t *enp)
 856 {
 857         efx_piobuf_handle_t *handlep;
 858         unsigned int i;
 859
 860         for (i = 0; i < enp->en_arch.ef10.ena_piobuf_count; i++) {
 861                 handlep = &enp->en_arch.ef10.ena_piobuf_handle[i];
 862
 863                 (void) efx_mcdi_free_piobuf(enp, *handlep);
 864                 *handlep = EFX_PIOBUF_HANDLE_INVALID;
 865         }
 866         enp->en_arch.ef10.ena_piobuf_count = 0;
 867 }
 868
 869 /* Sub-allocate a block from a piobuf */
 870         __checkReturn   efx_rc_t
 871 ef10_nic_pio_alloc(
 872         __inout         efx_nic_t *enp,
 873         __out           uint32_t *bufnump,
 874         __out           efx_piobuf_handle_t *handlep,
 875         __out           uint32_t *blknump,
 876         __out           uint32_t *offsetp,
 877         __out           size_t *sizep)
 878 {
 879         efx_nic_cfg_t *encp = &enp->en_nic_cfg;
 880         efx_drv_cfg_t *edcp = &enp->en_drv_cfg;
 881         uint32_t blk_per_buf;
 882         uint32_t buf, blk;
 883         efx_rc_t rc;
 884
 885         EFSYS_ASSERT(EFX_FAMILY_IS_EF10(enp));
 886         EFSYS_ASSERT(bufnump);
 887         EFSYS_ASSERT(handlep);
 888         EFSYS_ASSERT(blknump);
 889         EFSYS_ASSERT(offsetp);
 890         EFSYS_ASSERT(sizep);
 891
 892         if ((edcp->edc_pio_alloc_size == 0) ||
 893             (enp->en_arch.ef10.ena_piobuf_count == 0)) {
 894                 rc = ENOMEM;
 895                 goto fail1;
 896         }
 897         blk_per_buf = encp->enc_piobuf_size / edcp->edc_pio_alloc_size;
 898
 899         for (buf = 0; buf < enp->en_arch.ef10.ena_piobuf_count; buf++) {
 900                 uint32_t *map = &enp->en_arch.ef10.ena_pio_alloc_map[buf];
 901
 902                 if (~(*map) == 0)
 903                         continue;
 904
 905                 EFSYS_ASSERT3U(blk_per_buf, <=, (8 * sizeof (*map)));
 906                 for (blk = 0; blk < blk_per_buf; blk++) {
 907                         if ((*map & (1u << blk)) == 0) {
 908                                 *map |= (1u << blk);
 909                                 goto done;
 910                         }
 911                 }
 912         }
 913         rc = ENOMEM;
 914         goto fail2;
 915
 916 done:
 917         *handlep = enp->en_arch.ef10.ena_piobuf_handle[buf];
 918         *bufnump = buf;
 919         *blknump = blk;
 920         *sizep = edcp->edc_pio_alloc_size;
 921         *offsetp = blk * (*sizep);
 922
 923         return (0);
 924
 925 fail2:
 926         EFSYS_PROBE(fail2);
 927 fail1:
 928         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 929
 930         return (rc);
 931 }
 932
 933 /* Free a piobuf sub-allocated block */
 934         __checkReturn   efx_rc_t
 935 ef10_nic_pio_free(
 936         __inout         efx_nic_t *enp,
 937         __in            uint32_t bufnum,
 938         __in            uint32_t blknum)
 939 {
 940         uint32_t *map;
 941         efx_rc_t rc;
 942
 943         if ((bufnum >= enp->en_arch.ef10.ena_piobuf_count) ||
 944             (blknum >= (8 * sizeof (*map)))) {
 945                 rc = EINVAL;
 946                 goto fail1;
 947         }
 948
 949         map = &enp->en_arch.ef10.ena_pio_alloc_map[bufnum];
 950         if ((*map & (1u << blknum)) == 0) {
 951                 rc = ENOENT;
 952                 goto fail2;
 953         }
 954         *map &= ~(1u << blknum);
 955
 956         return (0);
 957
 958 fail2:
 959         EFSYS_PROBE(fail2);
 960 fail1:
 961         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 962
 963         return (rc);
 964 }
 965
 966         __checkReturn   efx_rc_t
 967 ef10_nic_pio_link(
 968         __inout         efx_nic_t *enp,
 969         __in            uint32_t vi_index,
 970         __in            efx_piobuf_handle_t handle)
 971 {
 972         return (efx_mcdi_link_piobuf(enp, vi_index, handle));
 973 }
 974
 975         __checkReturn   efx_rc_t
 976 ef10_nic_pio_unlink(
 977         __inout         efx_nic_t *enp,
 978         __in            uint32_t vi_index)
 979 {
 980         return (efx_mcdi_unlink_piobuf(enp, vi_index));
 981 }
 982
 983 static  __checkReturn   efx_rc_t
 984 ef10_mcdi_get_pf_count(
 985         __in            efx_nic_t *enp,
 986         __out           uint32_t *pf_countp)
 987 {
 988         efx_mcdi_req_t req;
 989         EFX_MCDI_DECLARE_BUF(payload, MC_CMD_GET_PF_COUNT_IN_LEN,
 990                 MC_CMD_GET_PF_COUNT_OUT_LEN);
 991         efx_rc_t rc;
 992
 993         req.emr_cmd = MC_CMD_GET_PF_COUNT;
 994         req.emr_in_buf = payload;
 995         req.emr_in_length = MC_CMD_GET_PF_COUNT_IN_LEN;
 996         req.emr_out_buf = payload;
 997         req.emr_out_length = MC_CMD_GET_PF_COUNT_OUT_LEN;
 998
 999         efx_mcdi_execute(enp, &req);
1000
1001         if (req.emr_rc != 0) {
1002                 rc = req.emr_rc;
1003                 goto fail1;
1004         }
1005
1006         if (req.emr_out_length_used < MC_CMD_GET_PF_COUNT_OUT_LEN) {
1007                 rc = EMSGSIZE;
1008                 goto fail2;
1009         }
1010
1011         *pf_countp = *MCDI_OUT(req, uint8_t,
1012                                 MC_CMD_GET_PF_COUNT_OUT_PF_COUNT_OFST);
1013
1014         EFSYS_ASSERT(*pf_countp != 0);
1015
1016         return (0);
1017
1018 fail2:
1019         EFSYS_PROBE(fail2);
1020 fail1:
1021         EFSYS_PROBE1(fail1, efx_rc_t, rc);
1022
1023         return (rc);
1024 }
1025
1026 static  __checkReturn   efx_rc_t
1027 ef10_get_datapath_caps(
1028         __in            efx_nic_t *enp)
1029 {
1030         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
1031         efx_mcdi_req_t req;
1032         EFX_MCDI_DECLARE_BUF(payload, MC_CMD_GET_CAPABILITIES_IN_LEN,
1033                 MC_CMD_GET_CAPABILITIES_V5_OUT_LEN);
1034         efx_rc_t rc;
1035
1036         if ((rc = ef10_mcdi_get_pf_count(enp, &encp->enc_hw_pf_count)) != 0)
1037                 goto fail1;
1038
1039
1040         req.emr_cmd = MC_CMD_GET_CAPABILITIES;
1041         req.emr_in_buf = payload;
1042         req.emr_in_length = MC_CMD_GET_CAPABILITIES_IN_LEN;
1043         req.emr_out_buf = payload;
1044         req.emr_out_length = MC_CMD_GET_CAPABILITIES_V5_OUT_LEN;
1045
1046         efx_mcdi_execute_quiet(enp, &req);
1047
1048         if (req.emr_rc != 0) {
1049                 rc = req.emr_rc;
1050                 goto fail2;
1051         }
1052
1053         if (req.emr_out_length_used < MC_CMD_GET_CAPABILITIES_OUT_LEN) {
1054                 rc = EMSGSIZE;
1055                 goto fail3;
1056         }
1057
1058 #define CAP_FLAGS1(_req, _flag)                                         \
1059         (MCDI_OUT_DWORD((_req), GET_CAPABILITIES_OUT_FLAGS1) &          \
1060         (1u << (MC_CMD_GET_CAPABILITIES_V2_OUT_ ## _flag ## _LBN)))
1061
1062 #define CAP_FLAGS2(_req, _flag)                                         \
1063         (((_req).emr_out_length_used >= MC_CMD_GET_CAPABILITIES_V2_OUT_LEN) && \
1064             (MCDI_OUT_DWORD((_req), GET_CAPABILITIES_V2_OUT_FLAGS2) &   \
1065             (1u << (MC_CMD_GET_CAPABILITIES_V2_OUT_ ## _flag ## _LBN))))
1066
1067         /*
1068          * Huntington RXDP firmware inserts a 0 or 14 byte prefix.
1069          * We only support the 14 byte prefix here.
1070          */
1071         if (CAP_FLAGS1(req, RX_PREFIX_LEN_14) == 0) {
1072                 rc = ENOTSUP;
1073                 goto fail4;
1074         }
1075         encp->enc_rx_prefix_size = 14;
1076
1077 #if EFSYS_OPT_RX_SCALE
1078         /* Check if the firmware supports additional RSS modes */
1079         if (CAP_FLAGS1(req, ADDITIONAL_RSS_MODES))
1080                 encp->enc_rx_scale_additional_modes_supported = B_TRUE;
1081         else
1082                 encp->enc_rx_scale_additional_modes_supported = B_FALSE;
1083 #endif /* EFSYS_OPT_RX_SCALE */
1084
1085         /* Check if the firmware supports TSO */
1086         if (CAP_FLAGS1(req, TX_TSO))
1087                 encp->enc_fw_assisted_tso_enabled = B_TRUE;
1088         else
1089                 encp->enc_fw_assisted_tso_enabled = B_FALSE;
1090
1091         /* Check if the firmware supports FATSOv2 */
1092         if (CAP_FLAGS2(req, TX_TSO_V2)) {
1093                 encp->enc_fw_assisted_tso_v2_enabled = B_TRUE;
1094                 encp->enc_fw_assisted_tso_v2_n_contexts = MCDI_OUT_WORD(req,
1095                     GET_CAPABILITIES_V2_OUT_TX_TSO_V2_N_CONTEXTS);
1096         } else {
1097                 encp->enc_fw_assisted_tso_v2_enabled = B_FALSE;
1098                 encp->enc_fw_assisted_tso_v2_n_contexts = 0;
1099         }
1100
1101         /* Check if the firmware supports FATSOv2 encap */
1102         if (CAP_FLAGS2(req, TX_TSO_V2_ENCAP))
1103                 encp->enc_fw_assisted_tso_v2_encap_enabled = B_TRUE;
1104         else
1105                 encp->enc_fw_assisted_tso_v2_encap_enabled = B_FALSE;
1106
1107         /* Check if the firmware has vadapter/vport/vswitch support */
1108         if (CAP_FLAGS1(req, EVB))
1109                 encp->enc_datapath_cap_evb = B_TRUE;
1110         else
1111                 encp->enc_datapath_cap_evb = B_FALSE;
1112
1113         /* Check if the firmware supports VLAN insertion */
1114         if (CAP_FLAGS1(req, TX_VLAN_INSERTION))
1115                 encp->enc_hw_tx_insert_vlan_enabled = B_TRUE;
1116         else
1117                 encp->enc_hw_tx_insert_vlan_enabled = B_FALSE;
1118
1119         /* Check if the firmware supports RX event batching */
1120         if (CAP_FLAGS1(req, RX_BATCHING))
1121                 encp->enc_rx_batching_enabled = B_TRUE;
1122         else
1123                 encp->enc_rx_batching_enabled = B_FALSE;
1124
1125         /*
1126          * Even if batching isn't reported as supported, we may still get
1127          * batched events (see bug61153).
1128          */
1129         encp->enc_rx_batch_max = 16;
1130
1131         /* Check if the firmware supports disabling scatter on RXQs */
1132         if (CAP_FLAGS1(req, RX_DISABLE_SCATTER))
1133                 encp->enc_rx_disable_scatter_supported = B_TRUE;
1134         else
1135                 encp->enc_rx_disable_scatter_supported = B_FALSE;
1136
1137         /* Check if the firmware supports packed stream mode */
1138         if (CAP_FLAGS1(req, RX_PACKED_STREAM))
1139                 encp->enc_rx_packed_stream_supported = B_TRUE;
1140         else
1141                 encp->enc_rx_packed_stream_supported = B_FALSE;
1142
1143         /*
1144          * Check if the firmware supports configurable buffer sizes
1145          * for packed stream mode (otherwise buffer size is 1Mbyte)
1146          */
1147         if (CAP_FLAGS1(req, RX_PACKED_STREAM_VAR_BUFFERS))
1148                 encp->enc_rx_var_packed_stream_supported = B_TRUE;
1149         else
1150                 encp->enc_rx_var_packed_stream_supported = B_FALSE;
1151
1152         /* Check if the firmware supports equal stride super-buffer mode */
1153         if (CAP_FLAGS2(req, EQUAL_STRIDE_SUPER_BUFFER))
1154                 encp->enc_rx_es_super_buffer_supported = B_TRUE;
1155         else
1156                 encp->enc_rx_es_super_buffer_supported = B_FALSE;
1157
1158         /* Check if the firmware supports FW subvariant w/o Tx checksumming */
1159         if (CAP_FLAGS2(req, FW_SUBVARIANT_NO_TX_CSUM))
1160                 encp->enc_fw_subvariant_no_tx_csum_supported = B_TRUE;
1161         else
1162                 encp->enc_fw_subvariant_no_tx_csum_supported = B_FALSE;
1163
1164         /* Check if the firmware supports set mac with running filters */
1165         if (CAP_FLAGS1(req, VADAPTOR_PERMIT_SET_MAC_WHEN_FILTERS_INSTALLED))
1166                 encp->enc_allow_set_mac_with_installed_filters = B_TRUE;
1167         else
1168                 encp->enc_allow_set_mac_with_installed_filters = B_FALSE;
1169
1170         /*
1171          * Check if firmware supports the extended MC_CMD_SET_MAC, which allows
1172          * specifying which parameters to configure.
1173          */
1174         if (CAP_FLAGS1(req, SET_MAC_ENHANCED))
1175                 encp->enc_enhanced_set_mac_supported = B_TRUE;
1176         else
1177                 encp->enc_enhanced_set_mac_supported = B_FALSE;
1178
1179         /*
1180          * Check if firmware supports version 2 of MC_CMD_INIT_EVQ, which allows
1181          * us to let the firmware choose the settings to use on an EVQ.
1182          */
1183         if (CAP_FLAGS2(req, INIT_EVQ_V2))
1184                 encp->enc_init_evq_v2_supported = B_TRUE;
1185         else
1186                 encp->enc_init_evq_v2_supported = B_FALSE;
1187
1188         /*
1189          * Check if the NO_CONT_EV mode for RX events is supported.
1190          */
1191         if (CAP_FLAGS2(req, INIT_RXQ_NO_CONT_EV))
1192                 encp->enc_no_cont_ev_mode_supported = B_TRUE;
1193         else
1194                 encp->enc_no_cont_ev_mode_supported = B_FALSE;
1195
1196         /*
1197          * Check if buffer size may and must be specified on INIT_RXQ.
1198          * It may be always specified to efx_rx_qcreate(), but will be
1199          * just kept libefx internal if MCDI does not support it.
1200          */
1201         if (CAP_FLAGS2(req, INIT_RXQ_WITH_BUFFER_SIZE))
1202                 encp->enc_init_rxq_with_buffer_size = B_TRUE;
1203         else
1204                 encp->enc_init_rxq_with_buffer_size = B_FALSE;
1205
1206         /*
1207          * Check if firmware-verified NVRAM updates must be used.
1208          *
1209          * The firmware trusted installer requires all NVRAM updates to use
1210          * version 2 of MC_CMD_NVRAM_UPDATE_START (to enable verified update)
1211          * and version 2 of MC_CMD_NVRAM_UPDATE_FINISH (to verify the updated
1212          * partition and report the result).
1213          */
1214         if (CAP_FLAGS2(req, NVRAM_UPDATE_REPORT_VERIFY_RESULT))
1215                 encp->enc_nvram_update_verify_result_supported = B_TRUE;
1216         else
1217                 encp->enc_nvram_update_verify_result_supported = B_FALSE;
1218
1219         /*
1220          * Check if firmware update via the BUNDLE partition is supported
1221          */
1222         if (CAP_FLAGS2(req, BUNDLE_UPDATE))
1223                 encp->enc_nvram_bundle_update_supported = B_TRUE;
1224         else
1225                 encp->enc_nvram_bundle_update_supported = B_FALSE;
1226
1227         /*
1228          * Check if firmware provides packet memory and Rx datapath
1229          * counters.
1230          */
1231         if (CAP_FLAGS1(req, PM_AND_RXDP_COUNTERS))
1232                 encp->enc_pm_and_rxdp_counters = B_TRUE;
1233         else
1234                 encp->enc_pm_and_rxdp_counters = B_FALSE;
1235
1236         /*
1237          * Check if the 40G MAC hardware is capable of reporting
1238          * statistics for Tx size bins.
1239          */
1240         if (CAP_FLAGS2(req, MAC_STATS_40G_TX_SIZE_BINS))
1241                 encp->enc_mac_stats_40g_tx_size_bins = B_TRUE;
1242         else
1243                 encp->enc_mac_stats_40g_tx_size_bins = B_FALSE;
1244
1245         /*
1246          * Check if firmware supports VXLAN and NVGRE tunnels.
1247          * The capability indicates Geneve protocol support as well.
1248          */
1249         if (CAP_FLAGS1(req, VXLAN_NVGRE)) {
1250                 encp->enc_tunnel_encapsulations_supported =
1251                     (1u << EFX_TUNNEL_PROTOCOL_VXLAN) |
1252                     (1u << EFX_TUNNEL_PROTOCOL_GENEVE) |
1253                     (1u << EFX_TUNNEL_PROTOCOL_NVGRE);
1254
1255                 EFX_STATIC_ASSERT(EFX_TUNNEL_MAXNENTRIES ==
1256                     MC_CMD_SET_TUNNEL_ENCAP_UDP_PORTS_IN_ENTRIES_MAXNUM);
1257                 encp->enc_tunnel_config_udp_entries_max =
1258                     EFX_TUNNEL_MAXNENTRIES;
1259         } else {
1260                 encp->enc_tunnel_config_udp_entries_max = 0;
1261         }
1262
1263         /*
1264          * Check if firmware reports the VI window mode.
1265          * Medford2 has a variable VI window size (8K, 16K or 64K).
1266          * Medford and Huntington have a fixed 8K VI window size.
1267          */
1268         if (req.emr_out_length_used >= MC_CMD_GET_CAPABILITIES_V3_OUT_LEN) {
1269                 uint8_t mode =
1270                     MCDI_OUT_BYTE(req, GET_CAPABILITIES_V3_OUT_VI_WINDOW_MODE);
1271
1272                 switch (mode) {
1273                 case MC_CMD_GET_CAPABILITIES_V3_OUT_VI_WINDOW_MODE_8K:
1274                         encp->enc_vi_window_shift = EFX_VI_WINDOW_SHIFT_8K;
1275                         break;
1276                 case MC_CMD_GET_CAPABILITIES_V3_OUT_VI_WINDOW_MODE_16K:
1277                         encp->enc_vi_window_shift = EFX_VI_WINDOW_SHIFT_16K;
1278                         break;
1279                 case MC_CMD_GET_CAPABILITIES_V3_OUT_VI_WINDOW_MODE_64K:
1280                         encp->enc_vi_window_shift = EFX_VI_WINDOW_SHIFT_64K;
1281                         break;
1282                 default:
1283                         encp->enc_vi_window_shift = EFX_VI_WINDOW_SHIFT_INVALID;
1284                         break;
1285                 }
1286         } else if ((enp->en_family == EFX_FAMILY_HUNTINGTON) ||
1287                     (enp->en_family == EFX_FAMILY_MEDFORD)) {
1288                 /* Huntington and Medford have fixed 8K window size */
1289                 encp->enc_vi_window_shift = EFX_VI_WINDOW_SHIFT_8K;
1290         } else {
1291                 encp->enc_vi_window_shift = EFX_VI_WINDOW_SHIFT_INVALID;
1292         }
1293
1294         /* Check if firmware supports extended MAC stats. */
1295         if (req.emr_out_length_used >= MC_CMD_GET_CAPABILITIES_V4_OUT_LEN) {
1296                 /* Extended stats buffer supported */
1297                 encp->enc_mac_stats_nstats = MCDI_OUT_WORD(req,
1298                     GET_CAPABILITIES_V4_OUT_MAC_STATS_NUM_STATS);
1299         } else {
1300                 /* Use Siena-compatible legacy MAC stats */
1301                 encp->enc_mac_stats_nstats = MC_CMD_MAC_NSTATS;
1302         }
1303
1304         if (encp->enc_mac_stats_nstats >= MC_CMD_MAC_NSTATS_V2)
1305                 encp->enc_fec_counters = B_TRUE;
1306         else
1307                 encp->enc_fec_counters = B_FALSE;
1308
1309         /* Check if the firmware provides head-of-line blocking counters */
1310         if (CAP_FLAGS2(req, RXDP_HLB_IDLE))
1311                 encp->enc_hlb_counters = B_TRUE;
1312         else
1313                 encp->enc_hlb_counters = B_FALSE;
1314
1315 #if EFSYS_OPT_RX_SCALE
1316         if (CAP_FLAGS1(req, RX_RSS_LIMITED)) {
1317                 /* Only one exclusive RSS context is available per port. */
1318                 encp->enc_rx_scale_max_exclusive_contexts = 1;
1319
1320                 switch (enp->en_family) {
1321                 case EFX_FAMILY_MEDFORD2:
1322                         encp->enc_rx_scale_hash_alg_mask =
1323                             (1U << EFX_RX_HASHALG_TOEPLITZ);
1324                         break;
1325
1326                 case EFX_FAMILY_MEDFORD:
1327                 case EFX_FAMILY_HUNTINGTON:
1328                         /*
1329                          * Packed stream firmware variant maintains a
1330                          * non-standard algorithm for hash computation.
1331                          * It implies explicit XORing together
1332                          * source + destination IP addresses (or last
1333                          * four bytes in the case of IPv6) and using the
1334                          * resulting value as the input to a Toeplitz hash.
1335                          */
1336                         encp->enc_rx_scale_hash_alg_mask =
1337                             (1U << EFX_RX_HASHALG_PACKED_STREAM);
1338                         break;
1339
1340                 default:
1341                         rc = EINVAL;
1342                         goto fail5;
1343                 }
1344
1345                 /* Port numbers cannot contribute to the hash value */
1346                 encp->enc_rx_scale_l4_hash_supported = B_FALSE;
1347         } else {
1348                 /*
1349                  * Maximum number of exclusive RSS contexts.
1350                  * EF10 hardware supports 64 in total, but 6 are reserved
1351                  * for shared contexts. They are a global resource so
1352                  * not all may be available.
1353                  */
1354                 encp->enc_rx_scale_max_exclusive_contexts = 64 - 6;
1355
1356                 encp->enc_rx_scale_hash_alg_mask =
1357                     (1U << EFX_RX_HASHALG_TOEPLITZ);
1358
1359                 /*
1360                  * It is possible to use port numbers as
1361                  * the input data for hash computation.
1362                  */
1363                 encp->enc_rx_scale_l4_hash_supported = B_TRUE;
1364         }
1365 #endif /* EFSYS_OPT_RX_SCALE */
1366
1367         /* Check if the firmware supports "FLAG" and "MARK" filter actions */
1368         if (CAP_FLAGS2(req, FILTER_ACTION_FLAG))
1369                 encp->enc_filter_action_flag_supported = B_TRUE;
1370         else
1371                 encp->enc_filter_action_flag_supported = B_FALSE;
1372
1373         if (CAP_FLAGS2(req, FILTER_ACTION_MARK))
1374                 encp->enc_filter_action_mark_supported = B_TRUE;
1375         else
1376                 encp->enc_filter_action_mark_supported = B_FALSE;
1377
1378         /* Get maximum supported value for "MARK" filter action */
1379         if (req.emr_out_length_used >= MC_CMD_GET_CAPABILITIES_V5_OUT_LEN)
1380                 encp->enc_filter_action_mark_max = MCDI_OUT_DWORD(req,
1381                     GET_CAPABILITIES_V5_OUT_FILTER_ACTION_MARK_MAX);
1382         else
1383                 encp->enc_filter_action_mark_max = 0;
1384
1385 #undef CAP_FLAGS1
1386 #undef CAP_FLAGS2
1387
1388         return (0);
1389
1390 #if EFSYS_OPT_RX_SCALE
1391 fail5:
1392         EFSYS_PROBE(fail5);
1393 #endif /* EFSYS_OPT_RX_SCALE */
1394 fail4:
1395         EFSYS_PROBE(fail4);
1396 fail3:
1397         EFSYS_PROBE(fail3);
1398 fail2:
1399         EFSYS_PROBE(fail2);
1400 fail1:
1401         EFSYS_PROBE1(fail1, efx_rc_t, rc);
1402
1403         return (rc);
1404 }
1405
1406
1407 #define EF10_LEGACY_PF_PRIVILEGE_MASK                                   \
1408         (MC_CMD_PRIVILEGE_MASK_IN_GRP_ADMIN                     |       \
1409         MC_CMD_PRIVILEGE_MASK_IN_GRP_LINK                       |       \
1410         MC_CMD_PRIVILEGE_MASK_IN_GRP_ONLOAD                     |       \
1411         MC_CMD_PRIVILEGE_MASK_IN_GRP_PTP                        |       \
1412         MC_CMD_PRIVILEGE_MASK_IN_GRP_INSECURE_FILTERS           |       \
1413         MC_CMD_PRIVILEGE_MASK_IN_GRP_MAC_SPOOFING               |       \
1414         MC_CMD_PRIVILEGE_MASK_IN_GRP_UNICAST                    |       \
1415         MC_CMD_PRIVILEGE_MASK_IN_GRP_MULTICAST                  |       \
1416         MC_CMD_PRIVILEGE_MASK_IN_GRP_BROADCAST                  |       \
1417         MC_CMD_PRIVILEGE_MASK_IN_GRP_ALL_MULTICAST              |       \
1418         MC_CMD_PRIVILEGE_MASK_IN_GRP_PROMISCUOUS)
1419
1420 #define EF10_LEGACY_VF_PRIVILEGE_MASK   0
1421
1422
1423         __checkReturn           efx_rc_t
1424 ef10_get_privilege_mask(
1425         __in                    efx_nic_t *enp,
1426         __out                   uint32_t *maskp)
1427 {
1428         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
1429         uint32_t mask;
1430         efx_rc_t rc;
1431
1432         if ((rc = efx_mcdi_privilege_mask(enp, encp->enc_pf, encp->enc_vf,
1433                                             &mask)) != 0) {
1434                 if (rc != ENOTSUP)
1435                         goto fail1;
1436
1437                 /* Fallback for old firmware without privilege mask support */
1438                 if (EFX_PCI_FUNCTION_IS_PF(encp)) {
1439                         /* Assume PF has admin privilege */
1440                         mask = EF10_LEGACY_PF_PRIVILEGE_MASK;
1441                 } else {
1442                         /* VF is always unprivileged by default */
1443                         mask = EF10_LEGACY_VF_PRIVILEGE_MASK;
1444                 }
1445         }
1446
1447         *maskp = mask;
1448
1449         return (0);
1450
1451 fail1:
1452         EFSYS_PROBE1(fail1, efx_rc_t, rc);
1453
1454         return (rc);
1455 }
1456
1457
1458 #define EFX_EXT_PORT_MAX        4
1459 #define EFX_EXT_PORT_NA         0xFF
1460
1461 /*
1462  * Table of mapping schemes from port number to external number.
1463  *
1464  * Each port number ultimately corresponds to a connector: either as part of
1465  * a cable assembly attached to a module inserted in an SFP+/QSFP+ cage on
1466  * the board, or fixed to the board (e.g. 10GBASE-T magjack on SFN5121T
1467  * "Salina"). In general:
1468  *
1469  * Port number (0-based)
1470  *     |
1471  *   port mapping (n:1)
1472  *     |
1473  *     v
1474  * External port number (1-based)
1475  *     |
1476  *   fixed (1:1) or cable assembly (1:m)
1477  *     |
1478  *     v
1479  * Connector
1480  *
1481  * The external numbering refers to the cages or magjacks on the board,
1482  * as visibly annotated on the board or back panel. This table describes
1483  * how to determine which external cage/magjack corresponds to the port
1484  * numbers used by the driver.
1485  *
1486  * The count of consecutive port numbers that map to each external number,
1487  * is determined by the chip family and the current port mode.
1488  *
1489  * For the Huntington family, the current port mode cannot be discovered,
1490  * but a single mapping is used by all modes for a given chip variant,
1491  * so the mapping used is instead the last match in the table to the full
1492  * set of port modes to which the NIC can be configured. Therefore the
1493  * ordering of entries in the mapping table is significant.
1494  */
1495 static struct ef10_external_port_map_s {
1496         efx_family_t    family;
1497         uint32_t        modes_mask;
1498         uint8_t         base_port[EFX_EXT_PORT_MAX];
1499 }       __ef10_external_port_mappings[] = {
1500         /*
1501          * Modes used by Huntington family controllers where each port
1502          * number maps to a separate cage.
1503          * SFN7x22F (Torino):
1504          *      port 0 -> cage 1
1505          *      port 1 -> cage 2
1506          * SFN7xx4F (Pavia):
1507          *      port 0 -> cage 1
1508          *      port 1 -> cage 2
1509          *      port 2 -> cage 3
1510          *      port 3 -> cage 4
1511          */
1512         {
1513                 EFX_FAMILY_HUNTINGTON,
1514                 (1U << TLV_PORT_MODE_10G) |                     /* mode 0 */
1515                 (1U << TLV_PORT_MODE_10G_10G) |                 /* mode 2 */
1516                 (1U << TLV_PORT_MODE_10G_10G_10G_10G),          /* mode 4 */
1517                 { 0, 1, 2, 3 }
1518         },
1519         /*
1520          * Modes which for Huntington identify a chip variant where 2
1521          * adjacent port numbers map to each cage.
1522          * SFN7x42Q (Monza):
1523          *      port 0 -> cage 1
1524          *      port 1 -> cage 1
1525          *      port 2 -> cage 2
1526          *      port 3 -> cage 2
1527          */
1528         {
1529                 EFX_FAMILY_HUNTINGTON,
1530                 (1U << TLV_PORT_MODE_40G) |                     /* mode 1 */
1531                 (1U << TLV_PORT_MODE_40G_40G) |                 /* mode 3 */
1532                 (1U << TLV_PORT_MODE_40G_10G_10G) |             /* mode 6 */
1533                 (1U << TLV_PORT_MODE_10G_10G_40G),              /* mode 7 */
1534                 { 0, 2, EFX_EXT_PORT_NA, EFX_EXT_PORT_NA }
1535         },
1536         /*
1537          * Modes that on Medford allocate each port number to a separate
1538          * cage.
1539          *      port 0 -> cage 1
1540          *      port 1 -> cage 2
1541          *      port 2 -> cage 3
1542          *      port 3 -> cage 4
1543          */
1544         {
1545                 EFX_FAMILY_MEDFORD,
1546                 (1U << TLV_PORT_MODE_1x1_NA) |                  /* mode 0 */
1547                 (1U << TLV_PORT_MODE_1x4_NA) |                  /* mode 1 */
1548                 (1U << TLV_PORT_MODE_1x1_1x1),                  /* mode 2 */
1549                 { 0, 1, 2, 3 }
1550         },
1551         /*
1552          * Modes that on Medford allocate 2 adjacent port numbers to each
1553          * cage.
1554          *      port 0 -> cage 1
1555          *      port 1 -> cage 1
1556          *      port 2 -> cage 2
1557          *      port 3 -> cage 2
1558          */
1559         {
1560                 EFX_FAMILY_MEDFORD,
1561                 (1U << TLV_PORT_MODE_1x4_1x4) |                 /* mode 3 */
1562                 (1U << TLV_PORT_MODE_2x1_2x1) |                 /* mode 5 */
1563                 (1U << TLV_PORT_MODE_1x4_2x1) |                 /* mode 6 */
1564                 (1U << TLV_PORT_MODE_2x1_1x4) |                 /* mode 7 */
1565                 /* Do not use 10G_10G_10G_10G_Q1_Q2 (see bug63270) */
1566                 (1U << TLV_PORT_MODE_10G_10G_10G_10G_Q1_Q2),    /* mode 9 */
1567                 { 0, 2, EFX_EXT_PORT_NA, EFX_EXT_PORT_NA }
1568         },
1569         /*
1570          * Modes that on Medford allocate 4 adjacent port numbers to
1571          * cage 1.
1572          *      port 0 -> cage 1
1573          *      port 1 -> cage 1
1574          *      port 2 -> cage 1
1575          *      port 3 -> cage 1
1576          */
1577         {
1578                 EFX_FAMILY_MEDFORD,
1579                 /* Do not use 10G_10G_10G_10G_Q1 (see bug63270) */
1580                 (1U << TLV_PORT_MODE_4x1_NA),                   /* mode 4 */
1581                 { 0, EFX_EXT_PORT_NA, EFX_EXT_PORT_NA, EFX_EXT_PORT_NA }
1582         },
1583         /*
1584          * Modes that on Medford allocate 4 adjacent port numbers to
1585          * cage 2.
1586          *      port 0 -> cage 2
1587          *      port 1 -> cage 2
1588          *      port 2 -> cage 2
1589          *      port 3 -> cage 2
1590          */
1591         {
1592                 EFX_FAMILY_MEDFORD,
1593                 (1U << TLV_PORT_MODE_NA_4x1),                   /* mode 8 */
1594                 { EFX_EXT_PORT_NA, 0, EFX_EXT_PORT_NA, EFX_EXT_PORT_NA }
1595         },
1596         /*
1597          * Modes that on Medford2 allocate each port number to a separate
1598          * cage.
1599          *      port 0 -> cage 1
1600          *      port 1 -> cage 2
1601          *      port 2 -> cage 3
1602          *      port 3 -> cage 4
1603          */
1604         {
1605                 EFX_FAMILY_MEDFORD2,
1606                 (1U << TLV_PORT_MODE_1x1_NA) |                  /* mode 0 */
1607                 (1U << TLV_PORT_MODE_1x4_NA) |                  /* mode 1 */
1608                 (1U << TLV_PORT_MODE_1x1_1x1) |                 /* mode 2 */
1609                 (1U << TLV_PORT_MODE_1x4_1x4) |                 /* mode 3 */
1610                 (1U << TLV_PORT_MODE_1x2_NA) |                  /* mode 10 */
1611                 (1U << TLV_PORT_MODE_1x2_1x2) |                 /* mode 12 */
1612                 (1U << TLV_PORT_MODE_1x4_1x2) |                 /* mode 15 */
1613                 (1U << TLV_PORT_MODE_1x2_1x4),                  /* mode 16 */
1614                 { 0, 1, 2, 3 }
1615         },
1616         /*
1617          * Modes that on Medford2 allocate 1 port to cage 1 and the rest
1618          * to cage 2.
1619          *      port 0 -> cage 1
1620          *      port 1 -> cage 2
1621          *      port 2 -> cage 2
1622          */
1623         {
1624                 EFX_FAMILY_MEDFORD2,
1625                 (1U << TLV_PORT_MODE_1x2_2x1) |                 /* mode 17 */
1626                 (1U << TLV_PORT_MODE_1x4_2x1),                  /* mode 6 */
1627                 { 0, 1, EFX_EXT_PORT_NA, EFX_EXT_PORT_NA }
1628         },
1629         /*
1630          * Modes that on Medford2 allocate 2 adjacent port numbers to cage 1
1631          * and the rest to cage 2.
1632          *      port 0 -> cage 1
1633          *      port 1 -> cage 1
1634          *      port 2 -> cage 2
1635          *      port 3 -> cage 2
1636          */
1637         {
1638                 EFX_FAMILY_MEDFORD2,
1639                 (1U << TLV_PORT_MODE_2x1_2x1) |                 /* mode 4 */
1640                 (1U << TLV_PORT_MODE_2x1_1x4) |                 /* mode 7 */
1641                 (1U << TLV_PORT_MODE_2x2_NA) |                  /* mode 13 */
1642                 (1U << TLV_PORT_MODE_2x1_1x2),                  /* mode 18 */
1643                 { 0, 2, EFX_EXT_PORT_NA, EFX_EXT_PORT_NA }
1644         },
1645         /*
1646          * Modes that on Medford2 allocate up to 4 adjacent port numbers
1647          * to cage 1.
1648          *      port 0 -> cage 1
1649          *      port 1 -> cage 1
1650          *      port 2 -> cage 1
1651          *      port 3 -> cage 1
1652          */
1653         {
1654                 EFX_FAMILY_MEDFORD2,
1655                 (1U << TLV_PORT_MODE_4x1_NA),                   /* mode 5 */
1656                 { 0, EFX_EXT_PORT_NA, EFX_EXT_PORT_NA, EFX_EXT_PORT_NA }
1657         },
1658         /*
1659          * Modes that on Medford2 allocate up to 4 adjacent port numbers
1660          * to cage 2.
1661          *      port 0 -> cage 2
1662          *      port 1 -> cage 2
1663          *      port 2 -> cage 2
1664          *      port 3 -> cage 2
1665          */
1666         {
1667                 EFX_FAMILY_MEDFORD2,
1668                 (1U << TLV_PORT_MODE_NA_4x1) |                  /* mode 8 */
1669                 (1U << TLV_PORT_MODE_NA_1x2) |                  /* mode 11 */
1670                 (1U << TLV_PORT_MODE_NA_2x2),                   /* mode 14 */
1671                 { EFX_EXT_PORT_NA, 0, EFX_EXT_PORT_NA, EFX_EXT_PORT_NA }
1672         },
1673 };
1674
1675 static  __checkReturn   efx_rc_t
1676 ef10_external_port_mapping(
1677         __in            efx_nic_t *enp,
1678         __in            uint32_t port,
1679         __out           uint8_t *external_portp)
1680 {
1681         efx_rc_t rc;
1682         int i;
1683         uint32_t port_modes;
1684         uint32_t matches;
1685         uint32_t current;
1686         struct ef10_external_port_map_s *mapp = NULL;
1687         int ext_index = port; /* Default 1-1 mapping */
1688
1689         if ((rc = efx_mcdi_get_port_modes(enp, &port_modes, &current,
1690                     NULL)) != 0) {
1691                 /*
1692                  * No current port mode information (i.e. Huntington)
1693                  * - infer mapping from available modes
1694                  */
1695                 if ((rc = efx_mcdi_get_port_modes(enp,
1696                             &port_modes, NULL, NULL)) != 0) {
1697                         /*
1698                          * No port mode information available
1699                          * - use default mapping
1700                          */
1701                         goto out;
1702                 }
1703         } else {
1704                 /* Only need to scan the current mode */
1705                 port_modes = 1 << current;
1706         }
1707
1708         /*
1709          * Infer the internal port -> external number mapping from
1710          * the possible port modes for this NIC.
1711          */
1712         for (i = 0; i < EFX_ARRAY_SIZE(__ef10_external_port_mappings); ++i) {
1713                 struct ef10_external_port_map_s *eepmp =
1714                     &__ef10_external_port_mappings[i];
1715                 if (eepmp->family != enp->en_family)
1716                         continue;
1717                 matches = (eepmp->modes_mask & port_modes);
1718                 if (matches != 0) {
1719                         /*
1720                          * Some modes match. For some Huntington boards
1721                          * there will be multiple matches. The mapping on the
1722                          * last match is used.
1723                          */
1724                         mapp = eepmp;
1725                         port_modes &= ~matches;
1726                 }
1727         }
1728
1729         if (port_modes != 0) {
1730                 /* Some advertised modes are not supported */
1731                 rc = ENOTSUP;
1732                 goto fail1;
1733         }
1734
1735 out:
1736         if (mapp != NULL) {
1737                 /*
1738                  * External ports are assigned a sequence of consecutive
1739                  * port numbers, so find the one with the closest base_port.
1740                  */
1741                 uint32_t delta = EFX_EXT_PORT_NA;
1742
1743                 for (i = 0; i < EFX_EXT_PORT_MAX; i++) {
1744                         uint32_t base = mapp->base_port[i];
1745                         if ((base != EFX_EXT_PORT_NA) && (base <= port)) {
1746                                 if ((port - base) < delta) {
1747                                         delta = (port - base);
1748                                         ext_index = i;
1749                                 }
1750                         }
1751                 }
1752         }
1753         *external_portp = (uint8_t)(ext_index + 1);
1754
1755         return (0);
1756
1757 fail1:
1758         EFSYS_PROBE1(fail1, efx_rc_t, rc);
1759
1760         return (rc);
1761 }
1762
1763 static  __checkReturn   efx_rc_t
1764 ef10_set_workaround_bug26807(
1765         __in            efx_nic_t *enp)
1766 {
1767         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
1768         uint32_t flags;
1769         efx_rc_t rc;
1770
1771         /*
1772          * If the bug26807 workaround is enabled, then firmware has enabled
1773          * support for chained multicast filters. Firmware will reset (FLR)
1774          * functions which have filters in the hardware filter table when the
1775          * workaround is enabled/disabled.
1776          *
1777          * We must recheck if the workaround is enabled after inserting the
1778          * first hardware filter, in case it has been changed since this check.
1779          */
1780         rc = efx_mcdi_set_workaround(enp, MC_CMD_WORKAROUND_BUG26807,
1781             B_TRUE, &flags);
1782         if (rc == 0) {
1783                 encp->enc_bug26807_workaround = B_TRUE;
1784                 if (flags & (1 << MC_CMD_WORKAROUND_EXT_OUT_FLR_DONE_LBN)) {
1785                         /*
1786                          * Other functions had installed filters before the
1787                          * workaround was enabled, and they have been reset
1788                          * by firmware.
1789                          */
1790                         EFSYS_PROBE(bug26807_workaround_flr_done);
1791                         /* FIXME: bump MC warm boot count ? */
1792                 }
1793         } else if (rc == EACCES) {
1794                 /*
1795                  * Unprivileged functions cannot enable the workaround in older
1796                  * firmware.
1797                  */
1798                 encp->enc_bug26807_workaround = B_FALSE;
1799         } else if ((rc == ENOTSUP) || (rc == ENOENT)) {
1800                 encp->enc_bug26807_workaround = B_FALSE;
1801         } else {
1802                 goto fail1;
1803         }
1804
1805         return (0);
1806
1807 fail1:
1808         EFSYS_PROBE1(fail1, efx_rc_t, rc);
1809
1810         return (rc);
1811 }
1812
1813 static  __checkReturn   efx_rc_t
1814 ef10_nic_board_cfg(
1815         __in            efx_nic_t *enp)
1816 {
1817         const efx_nic_ops_t *enop = enp->en_enop;
1818         efx_mcdi_iface_t *emip = &(enp->en_mcdi.em_emip);
1819         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
1820         ef10_link_state_t els;
1821         efx_port_t *epp = &(enp->en_port);
1822         uint32_t board_type = 0;
1823         uint32_t base, nvec;
1824         uint32_t port;
1825         uint32_t mask;
1826         uint32_t pf;
1827         uint32_t vf;
1828         uint8_t mac_addr[6] = { 0 };
1829         efx_rc_t rc;
1830
1831         /* Get the (zero-based) MCDI port number */
1832         if ((rc = efx_mcdi_get_port_assignment(enp, &port)) != 0)
1833                 goto fail1;
1834
1835         /* EFX MCDI interface uses one-based port numbers */
1836         emip->emi_port = port + 1;
1837
1838         if ((rc = ef10_external_port_mapping(enp, port,
1839                     &encp->enc_external_port)) != 0)
1840                 goto fail2;
1841
1842         /*
1843          * Get PCIe function number from firmware (used for
1844          * per-function privilege and dynamic config info).
1845          *  - PCIe PF: pf = PF number, vf = 0xffff.
1846          *  - PCIe VF: pf = parent PF, vf = VF number.
1847          */
1848         if ((rc = efx_mcdi_get_function_info(enp, &pf, &vf)) != 0)
1849                 goto fail3;
1850
1851         encp->enc_pf = pf;
1852         encp->enc_vf = vf;
1853
1854         /* MAC address for this function */
1855         if (EFX_PCI_FUNCTION_IS_PF(encp)) {
1856                 rc = efx_mcdi_get_mac_address_pf(enp, mac_addr);
1857 #if EFSYS_OPT_ALLOW_UNCONFIGURED_NIC
1858                 /*
1859                  * Disable static config checking, ONLY for manufacturing test
1860                  * and setup at the factory, to allow the static config to be
1861                  * installed.
1862                  */
1863 #else /* EFSYS_OPT_ALLOW_UNCONFIGURED_NIC */
1864                 if ((rc == 0) && (mac_addr[0] & 0x02)) {
1865                         /*
1866                          * If the static config does not include a global MAC
1867                          * address pool then the board may return a locally
1868                          * administered MAC address (this should only happen on
1869                          * incorrectly programmed boards).
1870                          */
1871                         rc = EINVAL;
1872                 }
1873 #endif /* EFSYS_OPT_ALLOW_UNCONFIGURED_NIC */
1874         } else {
1875                 rc = efx_mcdi_get_mac_address_vf(enp, mac_addr);
1876         }
1877         if (rc != 0)
1878                 goto fail4;
1879
1880         EFX_MAC_ADDR_COPY(encp->enc_mac_addr, mac_addr);
1881
1882         /* Board configuration (legacy) */
1883         rc = efx_mcdi_get_board_cfg(enp, &board_type, NULL, NULL);
1884         if (rc != 0) {
1885                 /* Unprivileged functions may not be able to read board cfg */
1886                 if (rc == EACCES)
1887                         board_type = 0;
1888                 else
1889                         goto fail5;
1890         }
1891
1892         encp->enc_board_type = board_type;
1893         encp->enc_clk_mult = 1; /* not used for EF10 */
1894
1895         /* Fill out fields in enp->en_port and enp->en_nic_cfg from MCDI */
1896         if ((rc = efx_mcdi_get_phy_cfg(enp)) != 0)
1897                 goto fail6;
1898
1899         /*
1900          * Firmware with support for *_FEC capability bits does not
1901          * report that the corresponding *_FEC_REQUESTED bits are supported.
1902          * Add them here so that drivers understand that they are supported.
1903          */
1904         if (epp->ep_phy_cap_mask & (1u << EFX_PHY_CAP_BASER_FEC))
1905                 epp->ep_phy_cap_mask |=
1906                     (1u << EFX_PHY_CAP_BASER_FEC_REQUESTED);
1907         if (epp->ep_phy_cap_mask & (1u << EFX_PHY_CAP_RS_FEC))
1908                 epp->ep_phy_cap_mask |=
1909                     (1u << EFX_PHY_CAP_RS_FEC_REQUESTED);
1910         if (epp->ep_phy_cap_mask & (1u << EFX_PHY_CAP_25G_BASER_FEC))
1911                 epp->ep_phy_cap_mask |=
1912                     (1u << EFX_PHY_CAP_25G_BASER_FEC_REQUESTED);
1913
1914         /* Obtain the default PHY advertised capabilities */
1915         if ((rc = ef10_phy_get_link(enp, &els)) != 0)
1916                 goto fail7;
1917         epp->ep_default_adv_cap_mask = els.epls.epls_adv_cap_mask;
1918         epp->ep_adv_cap_mask = els.epls.epls_adv_cap_mask;
1919
1920         /* Check capabilities of running datapath firmware */
1921         if ((rc = ef10_get_datapath_caps(enp)) != 0)
1922                 goto fail8;
1923
1924         /* Alignment for WPTR updates */
1925         encp->enc_rx_push_align = EF10_RX_WPTR_ALIGN;
1926
1927         encp->enc_tx_dma_desc_size_max = EFX_MASK32(ESF_DZ_RX_KER_BYTE_CNT);
1928         /* No boundary crossing limits */
1929         encp->enc_tx_dma_desc_boundary = 0;
1930
1931         /*
1932          * Maximum number of bytes into the frame the TCP header can start for
1933          * firmware assisted TSO to work.
1934          */
1935         encp->enc_tx_tso_tcp_header_offset_limit = EF10_TCP_HEADER_OFFSET_LIMIT;
1936
1937         /*
1938          * Set resource limits for MC_CMD_ALLOC_VIS. Note that we cannot use
1939          * MC_CMD_GET_RESOURCE_LIMITS here as that reports the available
1940          * resources (allocated to this PCIe function), which is zero until
1941          * after we have allocated VIs.
1942          */
1943         encp->enc_evq_limit = 1024;
1944         encp->enc_rxq_limit = EFX_RXQ_LIMIT_TARGET;
1945         encp->enc_txq_limit = EFX_TXQ_LIMIT_TARGET;
1946
1947         encp->enc_buftbl_limit = UINT32_MAX;
1948
1949         /* Get interrupt vector limits */
1950         if ((rc = efx_mcdi_get_vector_cfg(enp, &base, &nvec, NULL)) != 0) {
1951                 if (EFX_PCI_FUNCTION_IS_PF(encp))
1952                         goto fail9;
1953
1954                 /* Ignore error (cannot query vector limits from a VF). */
1955                 base = 0;
1956                 nvec = 1024;
1957         }
1958         encp->enc_intr_vec_base = base;
1959         encp->enc_intr_limit = nvec;
1960
1961         /*
1962          * Get the current privilege mask. Note that this may be modified
1963          * dynamically, so this value is informational only. DO NOT use
1964          * the privilege mask to check for sufficient privileges, as that
1965          * can result in time-of-check/time-of-use bugs.
1966          */
1967         if ((rc = ef10_get_privilege_mask(enp, &mask)) != 0)
1968                 goto fail10;
1969         encp->enc_privilege_mask = mask;
1970
1971         if ((rc = ef10_set_workaround_bug26807(enp)) != 0)
1972                 goto fail11;
1973
1974         /* Get remaining controller-specific board config */
1975         if ((rc = enop->eno_board_cfg(enp)) != 0)
1976                 if (rc != EACCES)
1977                         goto fail12;
1978
1979         return (0);
1980
1981 fail12:
1982         EFSYS_PROBE(fail12);
1983 fail11:
1984         EFSYS_PROBE(fail11);
1985 fail10:
1986         EFSYS_PROBE(fail10);
1987 fail9:
1988         EFSYS_PROBE(fail9);
1989 fail8:
1990         EFSYS_PROBE(fail8);
1991 fail7:
1992         EFSYS_PROBE(fail7);
1993 fail6:
1994         EFSYS_PROBE(fail6);
1995 fail5:
1996         EFSYS_PROBE(fail5);
1997 fail4:
1998         EFSYS_PROBE(fail4);
1999 fail3:
2000         EFSYS_PROBE(fail3);
2001 fail2:
2002         EFSYS_PROBE(fail2);
2003 fail1:
2004         EFSYS_PROBE1(fail1, efx_rc_t, rc);
2005
2006         return (rc);
2007 }
2008
2009         __checkReturn   efx_rc_t
2010 ef10_nic_probe(
2011         __in            efx_nic_t *enp)
2012 {
2013         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
2014         efx_drv_cfg_t *edcp = &(enp->en_drv_cfg);
2015         efx_rc_t rc;
2016
2017         EFSYS_ASSERT(EFX_FAMILY_IS_EF10(enp));
2018
2019         /* Read and clear any assertion state */
2020         if ((rc = efx_mcdi_read_assertion(enp)) != 0)
2021                 goto fail1;
2022
2023         /* Exit the assertion handler */
2024         if ((rc = efx_mcdi_exit_assertion_handler(enp)) != 0)
2025                 if (rc != EACCES)
2026                         goto fail2;
2027
2028         if ((rc = efx_mcdi_drv_attach(enp, B_TRUE)) != 0)
2029                 goto fail3;
2030
2031         if ((rc = ef10_nic_board_cfg(enp)) != 0)
2032                 goto fail4;
2033
2034         /*
2035          * Set default driver config limits (based on board config).
2036          *
2037          * FIXME: For now allocate a fixed number of VIs which is likely to be
2038          * sufficient and small enough to allow multiple functions on the same
2039          * port.
2040          */
2041         edcp->edc_min_vi_count = edcp->edc_max_vi_count =
2042             MIN(128, MAX(encp->enc_rxq_limit, encp->enc_txq_limit));
2043
2044         /* The client driver must configure and enable PIO buffer support */
2045         edcp->edc_max_piobuf_count = 0;
2046         edcp->edc_pio_alloc_size = 0;
2047
2048 #if EFSYS_OPT_MAC_STATS
2049         /* Wipe the MAC statistics */
2050         if ((rc = efx_mcdi_mac_stats_clear(enp)) != 0)
2051                 goto fail5;
2052 #endif
2053
2054 #if EFSYS_OPT_LOOPBACK
2055         if ((rc = efx_mcdi_get_loopback_modes(enp)) != 0)
2056                 goto fail6;
2057 #endif
2058
2059 #if EFSYS_OPT_MON_STATS
2060         if ((rc = mcdi_mon_cfg_build(enp)) != 0) {
2061                 /* Unprivileged functions do not have access to sensors */
2062                 if (rc != EACCES)
2063                         goto fail7;
2064         }
2065 #endif
2066
2067         encp->enc_features = enp->en_features;
2068
2069         return (0);
2070
2071 #if EFSYS_OPT_MON_STATS
2072 fail7:
2073         EFSYS_PROBE(fail7);
2074 #endif
2075 #if EFSYS_OPT_LOOPBACK
2076 fail6:
2077         EFSYS_PROBE(fail6);
2078 #endif
2079 #if EFSYS_OPT_MAC_STATS
2080 fail5:
2081         EFSYS_PROBE(fail5);
2082 #endif
2083 fail4:
2084         EFSYS_PROBE(fail4);
2085 fail3:
2086         EFSYS_PROBE(fail3);
2087 fail2:
2088         EFSYS_PROBE(fail2);
2089 fail1:
2090         EFSYS_PROBE1(fail1, efx_rc_t, rc);
2091
2092         return (rc);
2093 }
2094
2095         __checkReturn   efx_rc_t
2096 ef10_nic_set_drv_limits(
2097         __inout         efx_nic_t *enp,
2098         __in            efx_drv_limits_t *edlp)
2099 {
2100         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
2101         efx_drv_cfg_t *edcp = &(enp->en_drv_cfg);
2102         uint32_t min_evq_count, max_evq_count;
2103         uint32_t min_rxq_count, max_rxq_count;
2104         uint32_t min_txq_count, max_txq_count;
2105         efx_rc_t rc;
2106
2107         if (edlp == NULL) {
2108                 rc = EINVAL;
2109                 goto fail1;
2110         }
2111
2112         /* Get minimum required and maximum usable VI limits */
2113         min_evq_count = MIN(edlp->edl_min_evq_count, encp->enc_evq_limit);
2114         min_rxq_count = MIN(edlp->edl_min_rxq_count, encp->enc_rxq_limit);
2115         min_txq_count = MIN(edlp->edl_min_txq_count, encp->enc_txq_limit);
2116
2117         edcp->edc_min_vi_count =
2118             MAX(min_evq_count, MAX(min_rxq_count, min_txq_count));
2119
2120         max_evq_count = MIN(edlp->edl_max_evq_count, encp->enc_evq_limit);
2121         max_rxq_count = MIN(edlp->edl_max_rxq_count, encp->enc_rxq_limit);
2122         max_txq_count = MIN(edlp->edl_max_txq_count, encp->enc_txq_limit);
2123
2124         edcp->edc_max_vi_count =
2125             MAX(max_evq_count, MAX(max_rxq_count, max_txq_count));
2126
2127         /*
2128          * Check limits for sub-allocated piobuf blocks.
2129          * PIO is optional, so don't fail if the limits are incorrect.
2130          */
2131         if ((encp->enc_piobuf_size == 0) ||
2132             (encp->enc_piobuf_limit == 0) ||
2133             (edlp->edl_min_pio_alloc_size == 0) ||
2134             (edlp->edl_min_pio_alloc_size > encp->enc_piobuf_size)) {
2135                 /* Disable PIO */
2136                 edcp->edc_max_piobuf_count = 0;
2137                 edcp->edc_pio_alloc_size = 0;
2138         } else {
2139                 uint32_t blk_size, blk_count, blks_per_piobuf;
2140
2141                 blk_size =
2142                     MAX(edlp->edl_min_pio_alloc_size,
2143                             encp->enc_piobuf_min_alloc_size);
2144
2145                 blks_per_piobuf = encp->enc_piobuf_size / blk_size;
2146                 EFSYS_ASSERT3U(blks_per_piobuf, <=, 32);
2147
2148                 blk_count = (encp->enc_piobuf_limit * blks_per_piobuf);
2149
2150                 /* A zero max pio alloc count means unlimited */
2151                 if ((edlp->edl_max_pio_alloc_count > 0) &&
2152                     (edlp->edl_max_pio_alloc_count < blk_count)) {
2153                         blk_count = edlp->edl_max_pio_alloc_count;
2154                 }
2155
2156                 edcp->edc_pio_alloc_size = blk_size;
2157                 edcp->edc_max_piobuf_count =
2158                     (blk_count + (blks_per_piobuf - 1)) / blks_per_piobuf;
2159         }
2160
2161         return (0);
2162
2163 fail1:
2164         EFSYS_PROBE1(fail1, efx_rc_t, rc);
2165
2166         return (rc);
2167 }
2168
2169
2170         __checkReturn   efx_rc_t
2171 ef10_nic_reset(
2172         __in            efx_nic_t *enp)
2173 {
2174         efx_mcdi_req_t req;
2175         EFX_MCDI_DECLARE_BUF(payload, MC_CMD_ENTITY_RESET_IN_LEN,
2176                 MC_CMD_ENTITY_RESET_OUT_LEN);
2177         efx_rc_t rc;
2178
2179         /* ef10_nic_reset() is called to recover from BADASSERT failures. */
2180         if ((rc = efx_mcdi_read_assertion(enp)) != 0)
2181                 goto fail1;
2182         if ((rc = efx_mcdi_exit_assertion_handler(enp)) != 0)
2183                 goto fail2;
2184
2185         req.emr_cmd = MC_CMD_ENTITY_RESET;
2186         req.emr_in_buf = payload;
2187         req.emr_in_length = MC_CMD_ENTITY_RESET_IN_LEN;
2188         req.emr_out_buf = payload;
2189         req.emr_out_length = MC_CMD_ENTITY_RESET_OUT_LEN;
2190
2191         MCDI_IN_POPULATE_DWORD_1(req, ENTITY_RESET_IN_FLAG,
2192             ENTITY_RESET_IN_FUNCTION_RESOURCE_RESET, 1);
2193
2194         efx_mcdi_execute(enp, &req);
2195
2196         if (req.emr_rc != 0) {
2197                 rc = req.emr_rc;
2198                 goto fail3;
2199         }
2200
2201         /* Clear RX/TX DMA queue errors */
2202         enp->en_reset_flags &= ~(EFX_RESET_RXQ_ERR | EFX_RESET_TXQ_ERR);
2203
2204         return (0);
2205
2206 fail3:
2207         EFSYS_PROBE(fail3);
2208 fail2:
2209         EFSYS_PROBE(fail2);
2210 fail1:
2211         EFSYS_PROBE1(fail1, efx_rc_t, rc);
2212
2213         return (rc);
2214 }
2215
2216         __checkReturn   efx_rc_t
2217 ef10_nic_init(
2218         __in            efx_nic_t *enp)
2219 {
2220         efx_drv_cfg_t *edcp = &(enp->en_drv_cfg);
2221         uint32_t min_vi_count, max_vi_count;
2222         uint32_t vi_count, vi_base, vi_shift;
2223         uint32_t i;
2224         uint32_t retry;
2225         uint32_t delay_us;
2226         uint32_t vi_window_size;
2227         efx_rc_t rc;
2228
2229         EFSYS_ASSERT(EFX_FAMILY_IS_EF10(enp));
2230
2231         /* Enable reporting of some events (e.g. link change) */
2232         if ((rc = efx_mcdi_log_ctrl(enp)) != 0)
2233                 goto fail1;
2234
2235         /* Allocate (optional) on-chip PIO buffers */
2236         ef10_nic_alloc_piobufs(enp, edcp->edc_max_piobuf_count);
2237
2238         /*
2239          * For best performance, PIO writes should use a write-combined
2240          * (WC) memory mapping. Using a separate WC mapping for the PIO
2241          * aperture of each VI would be a burden to drivers (and not
2242          * possible if the host page size is >4Kbyte).
2243          *
2244          * To avoid this we use a single uncached (UC) mapping for VI
2245          * register access, and a single WC mapping for extra VIs used
2246          * for PIO writes.
2247          *
2248          * Each piobuf must be linked to a VI in the WC mapping, and to
2249          * each VI that is using a sub-allocated block from the piobuf.
2250          */
2251         min_vi_count = edcp->edc_min_vi_count;
2252         max_vi_count =
2253             edcp->edc_max_vi_count + enp->en_arch.ef10.ena_piobuf_count;
2254
2255         /* Ensure that the previously attached driver's VIs are freed */
2256         if ((rc = efx_mcdi_free_vis(enp)) != 0)
2257                 goto fail2;
2258
2259         /*
2260          * Reserve VI resources (EVQ+RXQ+TXQ) for this PCIe function. If this
2261          * fails then retrying the request for fewer VI resources may succeed.
2262          */
2263         vi_count = 0;
2264         if ((rc = efx_mcdi_alloc_vis(enp, min_vi_count, max_vi_count,
2265                     &vi_base, &vi_count, &vi_shift)) != 0)
2266                 goto fail3;
2267
2268         EFSYS_PROBE2(vi_alloc, uint32_t, vi_base, uint32_t, vi_count);
2269
2270         if (vi_count < min_vi_count) {
2271                 rc = ENOMEM;
2272                 goto fail4;
2273         }
2274
2275         enp->en_arch.ef10.ena_vi_base = vi_base;
2276         enp->en_arch.ef10.ena_vi_count = vi_count;
2277         enp->en_arch.ef10.ena_vi_shift = vi_shift;
2278
2279         if (vi_count < min_vi_count + enp->en_arch.ef10.ena_piobuf_count) {
2280                 /* Not enough extra VIs to map piobufs */
2281                 ef10_nic_free_piobufs(enp);
2282         }
2283
2284         enp->en_arch.ef10.ena_pio_write_vi_base =
2285             vi_count - enp->en_arch.ef10.ena_piobuf_count;
2286
2287         EFSYS_ASSERT3U(enp->en_nic_cfg.enc_vi_window_shift, !=,
2288             EFX_VI_WINDOW_SHIFT_INVALID);
2289         EFSYS_ASSERT3U(enp->en_nic_cfg.enc_vi_window_shift, <=,
2290             EFX_VI_WINDOW_SHIFT_64K);
2291         vi_window_size = 1U << enp->en_nic_cfg.enc_vi_window_shift;
2292
2293         /* Save UC memory mapping details */
2294         enp->en_arch.ef10.ena_uc_mem_map_offset = 0;
2295         if (enp->en_arch.ef10.ena_piobuf_count > 0) {
2296                 enp->en_arch.ef10.ena_uc_mem_map_size =
2297                     (vi_window_size *
2298                     enp->en_arch.ef10.ena_pio_write_vi_base);
2299         } else {
2300                 enp->en_arch.ef10.ena_uc_mem_map_size =
2301                     (vi_window_size *
2302                     enp->en_arch.ef10.ena_vi_count);
2303         }
2304
2305         /* Save WC memory mapping details */
2306         enp->en_arch.ef10.ena_wc_mem_map_offset =
2307             enp->en_arch.ef10.ena_uc_mem_map_offset +
2308             enp->en_arch.ef10.ena_uc_mem_map_size;
2309
2310         enp->en_arch.ef10.ena_wc_mem_map_size =
2311             (vi_window_size *
2312             enp->en_arch.ef10.ena_piobuf_count);
2313
2314         /* Link piobufs to extra VIs in WC mapping */
2315         if (enp->en_arch.ef10.ena_piobuf_count > 0) {
2316                 for (i = 0; i < enp->en_arch.ef10.ena_piobuf_count; i++) {
2317                         rc = efx_mcdi_link_piobuf(enp,
2318                             enp->en_arch.ef10.ena_pio_write_vi_base + i,
2319                             enp->en_arch.ef10.ena_piobuf_handle[i]);
2320                         if (rc != 0)
2321                                 break;
2322                 }
2323         }
2324
2325         /*
2326          * Allocate a vAdaptor attached to our upstream vPort/pPort.
2327          *
2328          * On a VF, this may fail with MC_CMD_ERR_NO_EVB_PORT (ENOENT) if the PF
2329          * driver has yet to bring up the EVB port. See bug 56147. In this case,
2330          * retry the request several times after waiting a while. The wait time
2331          * between retries starts small (10ms) and exponentially increases.
2332          * Total wait time is a little over two seconds. Retry logic in the
2333          * client driver may mean this whole loop is repeated if it continues to
2334          * fail.
2335          */
2336         retry = 0;
2337         delay_us = 10000;
2338         while ((rc = efx_mcdi_vadaptor_alloc(enp, EVB_PORT_ID_ASSIGNED)) != 0) {
2339                 if (EFX_PCI_FUNCTION_IS_PF(&enp->en_nic_cfg) ||
2340                     (rc != ENOENT)) {
2341                         /*
2342                          * Do not retry alloc for PF, or for other errors on
2343                          * a VF.
2344                          */
2345                         goto fail5;
2346                 }
2347
2348                 /* VF startup before PF is ready. Retry allocation. */
2349                 if (retry > 5) {
2350                         /* Too many attempts */
2351                         rc = EINVAL;
2352                         goto fail6;
2353                 }
2354                 EFSYS_PROBE1(mcdi_no_evb_port_retry, int, retry);
2355                 EFSYS_SLEEP(delay_us);
2356                 retry++;
2357                 if (delay_us < 500000)
2358                         delay_us <<= 2;
2359         }
2360
2361         enp->en_vport_id = EVB_PORT_ID_ASSIGNED;
2362         enp->en_nic_cfg.enc_mcdi_max_payload_length = MCDI_CTL_SDU_LEN_MAX_V2;
2363
2364         return (0);
2365
2366 fail6:
2367         EFSYS_PROBE(fail6);
2368 fail5:
2369         EFSYS_PROBE(fail5);
2370 fail4:
2371         EFSYS_PROBE(fail4);
2372 fail3:
2373         EFSYS_PROBE(fail3);
2374 fail2:
2375         EFSYS_PROBE(fail2);
2376
2377         ef10_nic_free_piobufs(enp);
2378
2379 fail1:
2380         EFSYS_PROBE1(fail1, efx_rc_t, rc);
2381
2382         return (rc);
2383 }
2384
2385         __checkReturn   efx_rc_t
2386 ef10_nic_get_vi_pool(
2387         __in            efx_nic_t *enp,
2388         __out           uint32_t *vi_countp)
2389 {
2390         EFSYS_ASSERT(EFX_FAMILY_IS_EF10(enp));
2391
2392         /*
2393          * Report VIs that the client driver can use.
2394          * Do not include VIs used for PIO buffer writes.
2395          */
2396         *vi_countp = enp->en_arch.ef10.ena_pio_write_vi_base;
2397
2398         return (0);
2399 }
2400
2401         __checkReturn   efx_rc_t
2402 ef10_nic_get_bar_region(
2403         __in            efx_nic_t *enp,
2404         __in            efx_nic_region_t region,
2405         __out           uint32_t *offsetp,
2406         __out           size_t *sizep)
2407 {
2408         efx_rc_t rc;
2409
2410         EFSYS_ASSERT(EFX_FAMILY_IS_EF10(enp));
2411
2412         /*
2413          * TODO: Specify host memory mapping alignment and granularity
2414          * in efx_drv_limits_t so that they can be taken into account
2415          * when allocating extra VIs for PIO writes.
2416          */
2417         switch (region) {
2418         case EFX_REGION_VI:
2419                 /* UC mapped memory BAR region for VI registers */
2420                 *offsetp = enp->en_arch.ef10.ena_uc_mem_map_offset;
2421                 *sizep = enp->en_arch.ef10.ena_uc_mem_map_size;
2422                 break;
2423
2424         case EFX_REGION_PIO_WRITE_VI:
2425                 /* WC mapped memory BAR region for piobuf writes */
2426                 *offsetp = enp->en_arch.ef10.ena_wc_mem_map_offset;
2427                 *sizep = enp->en_arch.ef10.ena_wc_mem_map_size;
2428                 break;
2429
2430         default:
2431                 rc = EINVAL;
2432                 goto fail1;
2433         }
2434
2435         return (0);
2436
2437 fail1:
2438         EFSYS_PROBE1(fail1, efx_rc_t, rc);
2439
2440         return (rc);
2441 }
2442
2443         __checkReturn   boolean_t
2444 ef10_nic_hw_unavailable(
2445         __in            efx_nic_t *enp)
2446 {
2447         efx_dword_t dword;
2448
2449         if (enp->en_reset_flags & EFX_RESET_HW_UNAVAIL)
2450                 return (B_TRUE);
2451
2452         EFX_BAR_READD(enp, ER_DZ_BIU_MC_SFT_STATUS_REG, &dword, B_FALSE);
2453         if (EFX_DWORD_FIELD(dword, EFX_DWORD_0) == 0xffffffff)
2454                 goto unavail;
2455
2456         return (B_FALSE);
2457
2458 unavail:
2459         ef10_nic_set_hw_unavailable(enp);
2460
2461         return (B_TRUE);
2462 }
2463
2464                         void
2465 ef10_nic_set_hw_unavailable(
2466         __in            efx_nic_t *enp)
2467 {
2468         EFSYS_PROBE(hw_unavail);
2469         enp->en_reset_flags |= EFX_RESET_HW_UNAVAIL;
2470 }
2471
2472
2473                         void
2474 ef10_nic_fini(
2475         __in            efx_nic_t *enp)
2476 {
2477         uint32_t i;
2478         efx_rc_t rc;
2479
2480         (void) efx_mcdi_vadaptor_free(enp, enp->en_vport_id);
2481         enp->en_vport_id = 0;
2482
2483         /* Unlink piobufs from extra VIs in WC mapping */
2484         if (enp->en_arch.ef10.ena_piobuf_count > 0) {
2485                 for (i = 0; i < enp->en_arch.ef10.ena_piobuf_count; i++) {
2486                         rc = efx_mcdi_unlink_piobuf(enp,
2487                             enp->en_arch.ef10.ena_pio_write_vi_base + i);
2488                         if (rc != 0)
2489                                 break;
2490                 }
2491         }
2492
2493         ef10_nic_free_piobufs(enp);
2494
2495         (void) efx_mcdi_free_vis(enp);
2496         enp->en_arch.ef10.ena_vi_count = 0;
2497 }
2498
2499                         void
2500 ef10_nic_unprobe(
2501         __in            efx_nic_t *enp)
2502 {
2503 #if EFSYS_OPT_MON_STATS
2504         mcdi_mon_cfg_free(enp);
2505 #endif /* EFSYS_OPT_MON_STATS */
2506         (void) efx_mcdi_drv_attach(enp, B_FALSE);
2507 }
2508
2509 #if EFSYS_OPT_DIAG
2510
2511         __checkReturn   efx_rc_t
2512 ef10_nic_register_test(
2513         __in            efx_nic_t *enp)
2514 {
2515         efx_rc_t rc;
2516
2517         /* FIXME */
2518         _NOTE(ARGUNUSED(enp))
2519         _NOTE(CONSTANTCONDITION)
2520         if (B_FALSE) {
2521                 rc = ENOTSUP;
2522                 goto fail1;
2523         }
2524         /* FIXME */
2525
2526         return (0);
2527
2528 fail1:
2529         EFSYS_PROBE1(fail1, efx_rc_t, rc);
2530
2531         return (rc);
2532 }
2533
2534 #endif  /* EFSYS_OPT_DIAG */
2535
2536 #if EFSYS_OPT_FW_SUBVARIANT_AWARE
2537
2538         __checkReturn   efx_rc_t
2539 efx_mcdi_get_nic_global(
2540         __in            efx_nic_t *enp,
2541         __in            uint32_t key,
2542         __out           uint32_t *valuep)
2543 {
2544         efx_mcdi_req_t req;
2545         EFX_MCDI_DECLARE_BUF(payload, MC_CMD_GET_NIC_GLOBAL_IN_LEN,
2546                 MC_CMD_GET_NIC_GLOBAL_OUT_LEN);
2547         efx_rc_t rc;
2548
2549         req.emr_cmd = MC_CMD_GET_NIC_GLOBAL;
2550         req.emr_in_buf = payload;
2551         req.emr_in_length = MC_CMD_GET_NIC_GLOBAL_IN_LEN;
2552         req.emr_out_buf = payload;
2553         req.emr_out_length = MC_CMD_GET_NIC_GLOBAL_OUT_LEN;
2554
2555         MCDI_IN_SET_DWORD(req, GET_NIC_GLOBAL_IN_KEY, key);
2556
2557         efx_mcdi_execute(enp, &req);
2558
2559         if (req.emr_rc != 0) {
2560                 rc = req.emr_rc;
2561                 goto fail1;
2562         }
2563
2564         if (req.emr_out_length_used != MC_CMD_GET_NIC_GLOBAL_OUT_LEN) {
2565                 rc = EMSGSIZE;
2566                 goto fail2;
2567         }
2568
2569         *valuep = MCDI_OUT_DWORD(req, GET_NIC_GLOBAL_OUT_VALUE);
2570
2571         return (0);
2572
2573 fail2:
2574         EFSYS_PROBE(fail2);
2575 fail1:
2576         EFSYS_PROBE1(fail1, efx_rc_t, rc);
2577
2578         return (rc);
2579 }
2580
2581         __checkReturn   efx_rc_t
2582 efx_mcdi_set_nic_global(
2583         __in            efx_nic_t *enp,
2584         __in            uint32_t key,
2585         __in            uint32_t value)
2586 {
2587         efx_mcdi_req_t req;
2588         EFX_MCDI_DECLARE_BUF(payload, MC_CMD_SET_NIC_GLOBAL_IN_LEN, 0);
2589         efx_rc_t rc;
2590
2591         req.emr_cmd = MC_CMD_SET_NIC_GLOBAL;
2592         req.emr_in_buf = payload;
2593         req.emr_in_length = MC_CMD_SET_NIC_GLOBAL_IN_LEN;
2594         req.emr_out_buf = NULL;
2595         req.emr_out_length = 0;
2596
2597         MCDI_IN_SET_DWORD(req, SET_NIC_GLOBAL_IN_KEY, key);
2598         MCDI_IN_SET_DWORD(req, SET_NIC_GLOBAL_IN_VALUE, value);
2599
2600         efx_mcdi_execute(enp, &req);
2601
2602         if (req.emr_rc != 0) {
2603                 rc = req.emr_rc;
2604                 goto fail1;
2605         }
2606
2607         return (0);
2608
2609 fail1:
2610         EFSYS_PROBE1(fail1, efx_rc_t, rc);
2611
2612         return (rc);
2613 }
2614
2615 #endif  /* EFSYS_OPT_FW_SUBVARIANT_AWARE */
2616
2617 #endif  /* EFX_OPTS_EF10() */