drivers/net/sfc/base/ef10_nic.c

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  *
   3  * Copyright (c) 2012-2018 Solarflare Communications Inc.
   4  * All rights reserved.
   5  */
   6
   7 #include "efx.h"
   8 #include "efx_impl.h"
   9 #if EFSYS_OPT_MON_MCDI
  10 #include "mcdi_mon.h"
  11 #endif
  12
  13 #if EFSYS_OPT_HUNTINGTON || EFSYS_OPT_MEDFORD || EFSYS_OPT_MEDFORD2
  14
  15 #include "ef10_tlv_layout.h"
  16
  17         __checkReturn   efx_rc_t
  18 efx_mcdi_get_port_assignment(
  19         __in            efx_nic_t *enp,
  20         __out           uint32_t *portp)
  21 {
  22         efx_mcdi_req_t req;
  23         uint8_t payload[MAX(MC_CMD_GET_PORT_ASSIGNMENT_IN_LEN,
  24                             MC_CMD_GET_PORT_ASSIGNMENT_OUT_LEN)];
  25         efx_rc_t rc;
  26
  27         EFSYS_ASSERT(enp->en_family == EFX_FAMILY_HUNTINGTON ||
  28             enp->en_family == EFX_FAMILY_MEDFORD ||
  29             enp->en_family == EFX_FAMILY_MEDFORD2);
  30
  31         (void) memset(payload, 0, sizeof (payload));
  32         req.emr_cmd = MC_CMD_GET_PORT_ASSIGNMENT;
  33         req.emr_in_buf = payload;
  34         req.emr_in_length = MC_CMD_GET_PORT_ASSIGNMENT_IN_LEN;
  35         req.emr_out_buf = payload;
  36         req.emr_out_length = MC_CMD_GET_PORT_ASSIGNMENT_OUT_LEN;
  37
  38         efx_mcdi_execute(enp, &req);
  39
  40         if (req.emr_rc != 0) {
  41                 rc = req.emr_rc;
  42                 goto fail1;
  43         }
  44
  45         if (req.emr_out_length_used < MC_CMD_GET_PORT_ASSIGNMENT_OUT_LEN) {
  46                 rc = EMSGSIZE;
  47                 goto fail2;
  48         }
  49
  50         *portp = MCDI_OUT_DWORD(req, GET_PORT_ASSIGNMENT_OUT_PORT);
  51
  52         return (0);
  53
  54 fail2:
  55         EFSYS_PROBE(fail2);
  56 fail1:
  57         EFSYS_PROBE1(fail1, efx_rc_t, rc);
  58
  59         return (rc);
  60 }
  61
  62         __checkReturn   efx_rc_t
  63 efx_mcdi_get_port_modes(
  64         __in            efx_nic_t *enp,
  65         __out           uint32_t *modesp,
  66         __out_opt       uint32_t *current_modep)
  67 {
  68         efx_mcdi_req_t req;
  69         uint8_t payload[MAX(MC_CMD_GET_PORT_MODES_IN_LEN,
  70                             MC_CMD_GET_PORT_MODES_OUT_LEN)];
  71         efx_rc_t rc;
  72
  73         EFSYS_ASSERT(enp->en_family == EFX_FAMILY_HUNTINGTON ||
  74             enp->en_family == EFX_FAMILY_MEDFORD ||
  75             enp->en_family == EFX_FAMILY_MEDFORD2);
  76
  77         (void) memset(payload, 0, sizeof (payload));
  78         req.emr_cmd = MC_CMD_GET_PORT_MODES;
  79         req.emr_in_buf = payload;
  80         req.emr_in_length = MC_CMD_GET_PORT_MODES_IN_LEN;
  81         req.emr_out_buf = payload;
  82         req.emr_out_length = MC_CMD_GET_PORT_MODES_OUT_LEN;
  83
  84         efx_mcdi_execute(enp, &req);
  85
  86         if (req.emr_rc != 0) {
  87                 rc = req.emr_rc;
  88                 goto fail1;
  89         }
  90
  91         /*
  92          * Require only Modes and DefaultMode fields, unless the current mode
  93          * was requested (CurrentMode field was added for Medford).
  94          */
  95         if (req.emr_out_length_used <
  96             MC_CMD_GET_PORT_MODES_OUT_CURRENT_MODE_OFST) {
  97                 rc = EMSGSIZE;
  98                 goto fail2;
  99         }
 100         if ((current_modep != NULL) && (req.emr_out_length_used <
 101             MC_CMD_GET_PORT_MODES_OUT_CURRENT_MODE_OFST + 4)) {
 102                 rc = EMSGSIZE;
 103                 goto fail3;
 104         }
 105
 106         *modesp = MCDI_OUT_DWORD(req, GET_PORT_MODES_OUT_MODES);
 107
 108         if (current_modep != NULL) {
 109                 *current_modep = MCDI_OUT_DWORD(req,
 110                                             GET_PORT_MODES_OUT_CURRENT_MODE);
 111         }
 112
 113         return (0);
 114
 115 fail3:
 116         EFSYS_PROBE(fail3);
 117 fail2:
 118         EFSYS_PROBE(fail2);
 119 fail1:
 120         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 121
 122         return (rc);
 123 }
 124
 125         __checkReturn   efx_rc_t
 126 ef10_nic_get_port_mode_bandwidth(
 127         __in            uint32_t port_mode,
 128         __out           uint32_t *bandwidth_mbpsp)
 129 {
 130         uint32_t bandwidth;
 131         efx_rc_t rc;
 132
 133         switch (port_mode) {
 134         case TLV_PORT_MODE_10G:
 135                 bandwidth = 10000;
 136                 break;
 137         case TLV_PORT_MODE_10G_10G:
 138                 bandwidth = 10000 * 2;
 139                 break;
 140         case TLV_PORT_MODE_10G_10G_10G_10G:
 141         case TLV_PORT_MODE_10G_10G_10G_10G_Q:
 142         case TLV_PORT_MODE_10G_10G_10G_10G_Q1_Q2:
 143         case TLV_PORT_MODE_10G_10G_10G_10G_Q2:
 144                 bandwidth = 10000 * 4;
 145                 break;
 146         case TLV_PORT_MODE_40G:
 147                 bandwidth = 40000;
 148                 break;
 149         case TLV_PORT_MODE_40G_40G:
 150                 bandwidth = 40000 * 2;
 151                 break;
 152         case TLV_PORT_MODE_40G_10G_10G:
 153         case TLV_PORT_MODE_10G_10G_40G:
 154                 bandwidth = 40000 + (10000 * 2);
 155                 break;
 156         default:
 157                 rc = EINVAL;
 158                 goto fail1;
 159         }
 160
 161         *bandwidth_mbpsp = bandwidth;
 162
 163         return (0);
 164
 165 fail1:
 166         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 167
 168         return (rc);
 169 }
 170
 171 static  __checkReturn           efx_rc_t
 172 efx_mcdi_vadaptor_alloc(
 173         __in                    efx_nic_t *enp,
 174         __in                    uint32_t port_id)
 175 {
 176         efx_mcdi_req_t req;
 177         uint8_t payload[MAX(MC_CMD_VADAPTOR_ALLOC_IN_LEN,
 178                             MC_CMD_VADAPTOR_ALLOC_OUT_LEN)];
 179         efx_rc_t rc;
 180
 181         EFSYS_ASSERT3U(enp->en_vport_id, ==, EVB_PORT_ID_NULL);
 182
 183         (void) memset(payload, 0, sizeof (payload));
 184         req.emr_cmd = MC_CMD_VADAPTOR_ALLOC;
 185         req.emr_in_buf = payload;
 186         req.emr_in_length = MC_CMD_VADAPTOR_ALLOC_IN_LEN;
 187         req.emr_out_buf = payload;
 188         req.emr_out_length = MC_CMD_VADAPTOR_ALLOC_OUT_LEN;
 189
 190         MCDI_IN_SET_DWORD(req, VADAPTOR_ALLOC_IN_UPSTREAM_PORT_ID, port_id);
 191         MCDI_IN_POPULATE_DWORD_1(req, VADAPTOR_ALLOC_IN_FLAGS,
 192             VADAPTOR_ALLOC_IN_FLAG_PERMIT_SET_MAC_WHEN_FILTERS_INSTALLED,
 193             enp->en_nic_cfg.enc_allow_set_mac_with_installed_filters ? 1 : 0);
 194
 195         efx_mcdi_execute(enp, &req);
 196
 197         if (req.emr_rc != 0) {
 198                 rc = req.emr_rc;
 199                 goto fail1;
 200         }
 201
 202         return (0);
 203
 204 fail1:
 205         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 206
 207         return (rc);
 208 }
 209
 210 static  __checkReturn           efx_rc_t
 211 efx_mcdi_vadaptor_free(
 212         __in                    efx_nic_t *enp,
 213         __in                    uint32_t port_id)
 214 {
 215         efx_mcdi_req_t req;
 216         uint8_t payload[MAX(MC_CMD_VADAPTOR_FREE_IN_LEN,
 217                             MC_CMD_VADAPTOR_FREE_OUT_LEN)];
 218         efx_rc_t rc;
 219
 220         (void) memset(payload, 0, sizeof (payload));
 221         req.emr_cmd = MC_CMD_VADAPTOR_FREE;
 222         req.emr_in_buf = payload;
 223         req.emr_in_length = MC_CMD_VADAPTOR_FREE_IN_LEN;
 224         req.emr_out_buf = payload;
 225         req.emr_out_length = MC_CMD_VADAPTOR_FREE_OUT_LEN;
 226
 227         MCDI_IN_SET_DWORD(req, VADAPTOR_FREE_IN_UPSTREAM_PORT_ID, port_id);
 228
 229         efx_mcdi_execute(enp, &req);
 230
 231         if (req.emr_rc != 0) {
 232                 rc = req.emr_rc;
 233                 goto fail1;
 234         }
 235
 236         return (0);
 237
 238 fail1:
 239         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 240
 241         return (rc);
 242 }
 243
 244         __checkReturn   efx_rc_t
 245 efx_mcdi_get_mac_address_pf(
 246         __in                    efx_nic_t *enp,
 247         __out_ecount_opt(6)     uint8_t mac_addrp[6])
 248 {
 249         efx_mcdi_req_t req;
 250         uint8_t payload[MAX(MC_CMD_GET_MAC_ADDRESSES_IN_LEN,
 251                             MC_CMD_GET_MAC_ADDRESSES_OUT_LEN)];
 252         efx_rc_t rc;
 253
 254         EFSYS_ASSERT(enp->en_family == EFX_FAMILY_HUNTINGTON ||
 255             enp->en_family == EFX_FAMILY_MEDFORD ||
 256             enp->en_family == EFX_FAMILY_MEDFORD2);
 257
 258         (void) memset(payload, 0, sizeof (payload));
 259         req.emr_cmd = MC_CMD_GET_MAC_ADDRESSES;
 260         req.emr_in_buf = payload;
 261         req.emr_in_length = MC_CMD_GET_MAC_ADDRESSES_IN_LEN;
 262         req.emr_out_buf = payload;
 263         req.emr_out_length = MC_CMD_GET_MAC_ADDRESSES_OUT_LEN;
 264
 265         efx_mcdi_execute(enp, &req);
 266
 267         if (req.emr_rc != 0) {
 268                 rc = req.emr_rc;
 269                 goto fail1;
 270         }
 271
 272         if (req.emr_out_length_used < MC_CMD_GET_MAC_ADDRESSES_OUT_LEN) {
 273                 rc = EMSGSIZE;
 274                 goto fail2;
 275         }
 276
 277         if (MCDI_OUT_DWORD(req, GET_MAC_ADDRESSES_OUT_MAC_COUNT) < 1) {
 278                 rc = ENOENT;
 279                 goto fail3;
 280         }
 281
 282         if (mac_addrp != NULL) {
 283                 uint8_t *addrp;
 284
 285                 addrp = MCDI_OUT2(req, uint8_t,
 286                     GET_MAC_ADDRESSES_OUT_MAC_ADDR_BASE);
 287
 288                 EFX_MAC_ADDR_COPY(mac_addrp, addrp);
 289         }
 290
 291         return (0);
 292
 293 fail3:
 294         EFSYS_PROBE(fail3);
 295 fail2:
 296         EFSYS_PROBE(fail2);
 297 fail1:
 298         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 299
 300         return (rc);
 301 }
 302
 303         __checkReturn   efx_rc_t
 304 efx_mcdi_get_mac_address_vf(
 305         __in                    efx_nic_t *enp,
 306         __out_ecount_opt(6)     uint8_t mac_addrp[6])
 307 {
 308         efx_mcdi_req_t req;
 309         uint8_t payload[MAX(MC_CMD_VPORT_GET_MAC_ADDRESSES_IN_LEN,
 310                             MC_CMD_VPORT_GET_MAC_ADDRESSES_OUT_LENMAX)];
 311         efx_rc_t rc;
 312
 313         EFSYS_ASSERT(enp->en_family == EFX_FAMILY_HUNTINGTON ||
 314             enp->en_family == EFX_FAMILY_MEDFORD ||
 315             enp->en_family == EFX_FAMILY_MEDFORD2);
 316
 317         (void) memset(payload, 0, sizeof (payload));
 318         req.emr_cmd = MC_CMD_VPORT_GET_MAC_ADDRESSES;
 319         req.emr_in_buf = payload;
 320         req.emr_in_length = MC_CMD_VPORT_GET_MAC_ADDRESSES_IN_LEN;
 321         req.emr_out_buf = payload;
 322         req.emr_out_length = MC_CMD_VPORT_GET_MAC_ADDRESSES_OUT_LENMAX;
 323
 324         MCDI_IN_SET_DWORD(req, VPORT_GET_MAC_ADDRESSES_IN_VPORT_ID,
 325             EVB_PORT_ID_ASSIGNED);
 326
 327         efx_mcdi_execute(enp, &req);
 328
 329         if (req.emr_rc != 0) {
 330                 rc = req.emr_rc;
 331                 goto fail1;
 332         }
 333
 334         if (req.emr_out_length_used <
 335             MC_CMD_VPORT_GET_MAC_ADDRESSES_OUT_LENMIN) {
 336                 rc = EMSGSIZE;
 337                 goto fail2;
 338         }
 339
 340         if (MCDI_OUT_DWORD(req,
 341                 VPORT_GET_MAC_ADDRESSES_OUT_MACADDR_COUNT) < 1) {
 342                 rc = ENOENT;
 343                 goto fail3;
 344         }
 345
 346         if (mac_addrp != NULL) {
 347                 uint8_t *addrp;
 348
 349                 addrp = MCDI_OUT2(req, uint8_t,
 350                     VPORT_GET_MAC_ADDRESSES_OUT_MACADDR);
 351
 352                 EFX_MAC_ADDR_COPY(mac_addrp, addrp);
 353         }
 354
 355         return (0);
 356
 357 fail3:
 358         EFSYS_PROBE(fail3);
 359 fail2:
 360         EFSYS_PROBE(fail2);
 361 fail1:
 362         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 363
 364         return (rc);
 365 }
 366
 367         __checkReturn   efx_rc_t
 368 efx_mcdi_get_clock(
 369         __in            efx_nic_t *enp,
 370         __out           uint32_t *sys_freqp,
 371         __out           uint32_t *dpcpu_freqp)
 372 {
 373         efx_mcdi_req_t req;
 374         uint8_t payload[MAX(MC_CMD_GET_CLOCK_IN_LEN,
 375                             MC_CMD_GET_CLOCK_OUT_LEN)];
 376         efx_rc_t rc;
 377
 378         EFSYS_ASSERT(enp->en_family == EFX_FAMILY_HUNTINGTON ||
 379             enp->en_family == EFX_FAMILY_MEDFORD ||
 380             enp->en_family == EFX_FAMILY_MEDFORD2);
 381
 382         (void) memset(payload, 0, sizeof (payload));
 383         req.emr_cmd = MC_CMD_GET_CLOCK;
 384         req.emr_in_buf = payload;
 385         req.emr_in_length = MC_CMD_GET_CLOCK_IN_LEN;
 386         req.emr_out_buf = payload;
 387         req.emr_out_length = MC_CMD_GET_CLOCK_OUT_LEN;
 388
 389         efx_mcdi_execute(enp, &req);
 390
 391         if (req.emr_rc != 0) {
 392                 rc = req.emr_rc;
 393                 goto fail1;
 394         }
 395
 396         if (req.emr_out_length_used < MC_CMD_GET_CLOCK_OUT_LEN) {
 397                 rc = EMSGSIZE;
 398                 goto fail2;
 399         }
 400
 401         *sys_freqp = MCDI_OUT_DWORD(req, GET_CLOCK_OUT_SYS_FREQ);
 402         if (*sys_freqp == 0) {
 403                 rc = EINVAL;
 404                 goto fail3;
 405         }
 406         *dpcpu_freqp = MCDI_OUT_DWORD(req, GET_CLOCK_OUT_DPCPU_FREQ);
 407         if (*dpcpu_freqp == 0) {
 408                 rc = EINVAL;
 409                 goto fail4;
 410         }
 411
 412         return (0);
 413
 414 fail4:
 415         EFSYS_PROBE(fail4);
 416 fail3:
 417         EFSYS_PROBE(fail3);
 418 fail2:
 419         EFSYS_PROBE(fail2);
 420 fail1:
 421         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 422
 423         return (rc);
 424 }
 425
 426         __checkReturn   efx_rc_t
 427 efx_mcdi_get_rxdp_config(
 428         __in            efx_nic_t *enp,
 429         __out           uint32_t *end_paddingp)
 430 {
 431         efx_mcdi_req_t req;
 432         uint8_t payload[MAX(MC_CMD_GET_RXDP_CONFIG_IN_LEN,
 433                             MC_CMD_GET_RXDP_CONFIG_OUT_LEN)];
 434         uint32_t end_padding;
 435         efx_rc_t rc;
 436
 437         memset(payload, 0, sizeof (payload));
 438         req.emr_cmd = MC_CMD_GET_RXDP_CONFIG;
 439         req.emr_in_buf = payload;
 440         req.emr_in_length = MC_CMD_GET_RXDP_CONFIG_IN_LEN;
 441         req.emr_out_buf = payload;
 442         req.emr_out_length = MC_CMD_GET_RXDP_CONFIG_OUT_LEN;
 443
 444         efx_mcdi_execute(enp, &req);
 445         if (req.emr_rc != 0) {
 446                 rc = req.emr_rc;
 447                 goto fail1;
 448         }
 449
 450         if (MCDI_OUT_DWORD_FIELD(req, GET_RXDP_CONFIG_OUT_DATA,
 451                                     GET_RXDP_CONFIG_OUT_PAD_HOST_DMA) == 0) {
 452                 /* RX DMA end padding is disabled */
 453                 end_padding = 0;
 454         } else {
 455                 switch (MCDI_OUT_DWORD_FIELD(req, GET_RXDP_CONFIG_OUT_DATA,
 456                                             GET_RXDP_CONFIG_OUT_PAD_HOST_LEN)) {
 457                 case MC_CMD_SET_RXDP_CONFIG_IN_PAD_HOST_64:
 458                         end_padding = 64;
 459                         break;
 460                 case MC_CMD_SET_RXDP_CONFIG_IN_PAD_HOST_128:
 461                         end_padding = 128;
 462                         break;
 463                 case MC_CMD_SET_RXDP_CONFIG_IN_PAD_HOST_256:
 464                         end_padding = 256;
 465                         break;
 466                 default:
 467                         rc = ENOTSUP;
 468                         goto fail2;
 469                 }
 470         }
 471
 472         *end_paddingp = end_padding;
 473
 474         return (0);
 475
 476 fail2:
 477         EFSYS_PROBE(fail2);
 478 fail1:
 479         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 480
 481         return (rc);
 482 }
 483
 484         __checkReturn   efx_rc_t
 485 efx_mcdi_get_vector_cfg(
 486         __in            efx_nic_t *enp,
 487         __out_opt       uint32_t *vec_basep,
 488         __out_opt       uint32_t *pf_nvecp,
 489         __out_opt       uint32_t *vf_nvecp)
 490 {
 491         efx_mcdi_req_t req;
 492         uint8_t payload[MAX(MC_CMD_GET_VECTOR_CFG_IN_LEN,
 493                             MC_CMD_GET_VECTOR_CFG_OUT_LEN)];
 494         efx_rc_t rc;
 495
 496         (void) memset(payload, 0, sizeof (payload));
 497         req.emr_cmd = MC_CMD_GET_VECTOR_CFG;
 498         req.emr_in_buf = payload;
 499         req.emr_in_length = MC_CMD_GET_VECTOR_CFG_IN_LEN;
 500         req.emr_out_buf = payload;
 501         req.emr_out_length = MC_CMD_GET_VECTOR_CFG_OUT_LEN;
 502
 503         efx_mcdi_execute(enp, &req);
 504
 505         if (req.emr_rc != 0) {
 506                 rc = req.emr_rc;
 507                 goto fail1;
 508         }
 509
 510         if (req.emr_out_length_used < MC_CMD_GET_VECTOR_CFG_OUT_LEN) {
 511                 rc = EMSGSIZE;
 512                 goto fail2;
 513         }
 514
 515         if (vec_basep != NULL)
 516                 *vec_basep = MCDI_OUT_DWORD(req, GET_VECTOR_CFG_OUT_VEC_BASE);
 517         if (pf_nvecp != NULL)
 518                 *pf_nvecp = MCDI_OUT_DWORD(req, GET_VECTOR_CFG_OUT_VECS_PER_PF);
 519         if (vf_nvecp != NULL)
 520                 *vf_nvecp = MCDI_OUT_DWORD(req, GET_VECTOR_CFG_OUT_VECS_PER_VF);
 521
 522         return (0);
 523
 524 fail2:
 525         EFSYS_PROBE(fail2);
 526 fail1:
 527         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 528
 529         return (rc);
 530 }
 531
 532 static  __checkReturn   efx_rc_t
 533 efx_mcdi_alloc_vis(
 534         __in            efx_nic_t *enp,
 535         __in            uint32_t min_vi_count,
 536         __in            uint32_t max_vi_count,
 537         __out           uint32_t *vi_basep,
 538         __out           uint32_t *vi_countp,
 539         __out           uint32_t *vi_shiftp)
 540 {
 541         efx_mcdi_req_t req;
 542         uint8_t payload[MAX(MC_CMD_ALLOC_VIS_IN_LEN,
 543                             MC_CMD_ALLOC_VIS_EXT_OUT_LEN)];
 544         efx_rc_t rc;
 545
 546         if (vi_countp == NULL) {
 547                 rc = EINVAL;
 548                 goto fail1;
 549         }
 550
 551         (void) memset(payload, 0, sizeof (payload));
 552         req.emr_cmd = MC_CMD_ALLOC_VIS;
 553         req.emr_in_buf = payload;
 554         req.emr_in_length = MC_CMD_ALLOC_VIS_IN_LEN;
 555         req.emr_out_buf = payload;
 556         req.emr_out_length = MC_CMD_ALLOC_VIS_EXT_OUT_LEN;
 557
 558         MCDI_IN_SET_DWORD(req, ALLOC_VIS_IN_MIN_VI_COUNT, min_vi_count);
 559         MCDI_IN_SET_DWORD(req, ALLOC_VIS_IN_MAX_VI_COUNT, max_vi_count);
 560
 561         efx_mcdi_execute(enp, &req);
 562
 563         if (req.emr_rc != 0) {
 564                 rc = req.emr_rc;
 565                 goto fail2;
 566         }
 567
 568         if (req.emr_out_length_used < MC_CMD_ALLOC_VIS_OUT_LEN) {
 569                 rc = EMSGSIZE;
 570                 goto fail3;
 571         }
 572
 573         *vi_basep = MCDI_OUT_DWORD(req, ALLOC_VIS_OUT_VI_BASE);
 574         *vi_countp = MCDI_OUT_DWORD(req, ALLOC_VIS_OUT_VI_COUNT);
 575
 576         /* Report VI_SHIFT if available (always zero for Huntington) */
 577         if (req.emr_out_length_used < MC_CMD_ALLOC_VIS_EXT_OUT_LEN)
 578                 *vi_shiftp = 0;
 579         else
 580                 *vi_shiftp = MCDI_OUT_DWORD(req, ALLOC_VIS_EXT_OUT_VI_SHIFT);
 581
 582         return (0);
 583
 584 fail3:
 585         EFSYS_PROBE(fail3);
 586 fail2:
 587         EFSYS_PROBE(fail2);
 588 fail1:
 589         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 590
 591         return (rc);
 592 }
 593
 594
 595 static  __checkReturn   efx_rc_t
 596 efx_mcdi_free_vis(
 597         __in            efx_nic_t *enp)
 598 {
 599         efx_mcdi_req_t req;
 600         efx_rc_t rc;
 601
 602         EFX_STATIC_ASSERT(MC_CMD_FREE_VIS_IN_LEN == 0);
 603         EFX_STATIC_ASSERT(MC_CMD_FREE_VIS_OUT_LEN == 0);
 604
 605         req.emr_cmd = MC_CMD_FREE_VIS;
 606         req.emr_in_buf = NULL;
 607         req.emr_in_length = 0;
 608         req.emr_out_buf = NULL;
 609         req.emr_out_length = 0;
 610
 611         efx_mcdi_execute_quiet(enp, &req);
 612
 613         /* Ignore ELREADY (no allocated VIs, so nothing to free) */
 614         if ((req.emr_rc != 0) && (req.emr_rc != EALREADY)) {
 615                 rc = req.emr_rc;
 616                 goto fail1;
 617         }
 618
 619         return (0);
 620
 621 fail1:
 622         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 623
 624         return (rc);
 625 }
 626
 627
 628 static  __checkReturn   efx_rc_t
 629 efx_mcdi_alloc_piobuf(
 630         __in            efx_nic_t *enp,
 631         __out           efx_piobuf_handle_t *handlep)
 632 {
 633         efx_mcdi_req_t req;
 634         uint8_t payload[MAX(MC_CMD_ALLOC_PIOBUF_IN_LEN,
 635                             MC_CMD_ALLOC_PIOBUF_OUT_LEN)];
 636         efx_rc_t rc;
 637
 638         if (handlep == NULL) {
 639                 rc = EINVAL;
 640                 goto fail1;
 641         }
 642
 643         (void) memset(payload, 0, sizeof (payload));
 644         req.emr_cmd = MC_CMD_ALLOC_PIOBUF;
 645         req.emr_in_buf = payload;
 646         req.emr_in_length = MC_CMD_ALLOC_PIOBUF_IN_LEN;
 647         req.emr_out_buf = payload;
 648         req.emr_out_length = MC_CMD_ALLOC_PIOBUF_OUT_LEN;
 649
 650         efx_mcdi_execute_quiet(enp, &req);
 651
 652         if (req.emr_rc != 0) {
 653                 rc = req.emr_rc;
 654                 goto fail2;
 655         }
 656
 657         if (req.emr_out_length_used < MC_CMD_ALLOC_PIOBUF_OUT_LEN) {
 658                 rc = EMSGSIZE;
 659                 goto fail3;
 660         }
 661
 662         *handlep = MCDI_OUT_DWORD(req, ALLOC_PIOBUF_OUT_PIOBUF_HANDLE);
 663
 664         return (0);
 665
 666 fail3:
 667         EFSYS_PROBE(fail3);
 668 fail2:
 669         EFSYS_PROBE(fail2);
 670 fail1:
 671         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 672
 673         return (rc);
 674 }
 675
 676 static  __checkReturn   efx_rc_t
 677 efx_mcdi_free_piobuf(
 678         __in            efx_nic_t *enp,
 679         __in            efx_piobuf_handle_t handle)
 680 {
 681         efx_mcdi_req_t req;
 682         uint8_t payload[MAX(MC_CMD_FREE_PIOBUF_IN_LEN,
 683                             MC_CMD_FREE_PIOBUF_OUT_LEN)];
 684         efx_rc_t rc;
 685
 686         (void) memset(payload, 0, sizeof (payload));
 687         req.emr_cmd = MC_CMD_FREE_PIOBUF;
 688         req.emr_in_buf = payload;
 689         req.emr_in_length = MC_CMD_FREE_PIOBUF_IN_LEN;
 690         req.emr_out_buf = payload;
 691         req.emr_out_length = MC_CMD_FREE_PIOBUF_OUT_LEN;
 692
 693         MCDI_IN_SET_DWORD(req, FREE_PIOBUF_IN_PIOBUF_HANDLE, handle);
 694
 695         efx_mcdi_execute_quiet(enp, &req);
 696
 697         if (req.emr_rc != 0) {
 698                 rc = req.emr_rc;
 699                 goto fail1;
 700         }
 701
 702         return (0);
 703
 704 fail1:
 705         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 706
 707         return (rc);
 708 }
 709
 710 static  __checkReturn   efx_rc_t
 711 efx_mcdi_link_piobuf(
 712         __in            efx_nic_t *enp,
 713         __in            uint32_t vi_index,
 714         __in            efx_piobuf_handle_t handle)
 715 {
 716         efx_mcdi_req_t req;
 717         uint8_t payload[MAX(MC_CMD_LINK_PIOBUF_IN_LEN,
 718                             MC_CMD_LINK_PIOBUF_OUT_LEN)];
 719         efx_rc_t rc;
 720
 721         (void) memset(payload, 0, sizeof (payload));
 722         req.emr_cmd = MC_CMD_LINK_PIOBUF;
 723         req.emr_in_buf = payload;
 724         req.emr_in_length = MC_CMD_LINK_PIOBUF_IN_LEN;
 725         req.emr_out_buf = payload;
 726         req.emr_out_length = MC_CMD_LINK_PIOBUF_OUT_LEN;
 727
 728         MCDI_IN_SET_DWORD(req, LINK_PIOBUF_IN_PIOBUF_HANDLE, handle);
 729         MCDI_IN_SET_DWORD(req, LINK_PIOBUF_IN_TXQ_INSTANCE, vi_index);
 730
 731         efx_mcdi_execute(enp, &req);
 732
 733         if (req.emr_rc != 0) {
 734                 rc = req.emr_rc;
 735                 goto fail1;
 736         }
 737
 738         return (0);
 739
 740 fail1:
 741         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 742
 743         return (rc);
 744 }
 745
 746 static  __checkReturn   efx_rc_t
 747 efx_mcdi_unlink_piobuf(
 748         __in            efx_nic_t *enp,
 749         __in            uint32_t vi_index)
 750 {
 751         efx_mcdi_req_t req;
 752         uint8_t payload[MAX(MC_CMD_UNLINK_PIOBUF_IN_LEN,
 753                             MC_CMD_UNLINK_PIOBUF_OUT_LEN)];
 754         efx_rc_t rc;
 755
 756         (void) memset(payload, 0, sizeof (payload));
 757         req.emr_cmd = MC_CMD_UNLINK_PIOBUF;
 758         req.emr_in_buf = payload;
 759         req.emr_in_length = MC_CMD_UNLINK_PIOBUF_IN_LEN;
 760         req.emr_out_buf = payload;
 761         req.emr_out_length = MC_CMD_UNLINK_PIOBUF_OUT_LEN;
 762
 763         MCDI_IN_SET_DWORD(req, UNLINK_PIOBUF_IN_TXQ_INSTANCE, vi_index);
 764
 765         efx_mcdi_execute_quiet(enp, &req);
 766
 767         if (req.emr_rc != 0) {
 768                 rc = req.emr_rc;
 769                 goto fail1;
 770         }
 771
 772         return (0);
 773
 774 fail1:
 775         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 776
 777         return (rc);
 778 }
 779
 780 static                  void
 781 ef10_nic_alloc_piobufs(
 782         __in            efx_nic_t *enp,
 783         __in            uint32_t max_piobuf_count)
 784 {
 785         efx_piobuf_handle_t *handlep;
 786         unsigned int i;
 787
 788         EFSYS_ASSERT3U(max_piobuf_count, <=,
 789             EFX_ARRAY_SIZE(enp->en_arch.ef10.ena_piobuf_handle));
 790
 791         enp->en_arch.ef10.ena_piobuf_count = 0;
 792
 793         for (i = 0; i < max_piobuf_count; i++) {
 794                 handlep = &enp->en_arch.ef10.ena_piobuf_handle[i];
 795
 796                 if (efx_mcdi_alloc_piobuf(enp, handlep) != 0)
 797                         goto fail1;
 798
 799                 enp->en_arch.ef10.ena_pio_alloc_map[i] = 0;
 800                 enp->en_arch.ef10.ena_piobuf_count++;
 801         }
 802
 803         return;
 804
 805 fail1:
 806         for (i = 0; i < enp->en_arch.ef10.ena_piobuf_count; i++) {
 807                 handlep = &enp->en_arch.ef10.ena_piobuf_handle[i];
 808
 809                 efx_mcdi_free_piobuf(enp, *handlep);
 810                 *handlep = EFX_PIOBUF_HANDLE_INVALID;
 811         }
 812         enp->en_arch.ef10.ena_piobuf_count = 0;
 813 }
 814
 815
 816 static                  void
 817 ef10_nic_free_piobufs(
 818         __in            efx_nic_t *enp)
 819 {
 820         efx_piobuf_handle_t *handlep;
 821         unsigned int i;
 822
 823         for (i = 0; i < enp->en_arch.ef10.ena_piobuf_count; i++) {
 824                 handlep = &enp->en_arch.ef10.ena_piobuf_handle[i];
 825
 826                 efx_mcdi_free_piobuf(enp, *handlep);
 827                 *handlep = EFX_PIOBUF_HANDLE_INVALID;
 828         }
 829         enp->en_arch.ef10.ena_piobuf_count = 0;
 830 }
 831
 832 /* Sub-allocate a block from a piobuf */
 833         __checkReturn   efx_rc_t
 834 ef10_nic_pio_alloc(
 835         __inout         efx_nic_t *enp,
 836         __out           uint32_t *bufnump,
 837         __out           efx_piobuf_handle_t *handlep,
 838         __out           uint32_t *blknump,
 839         __out           uint32_t *offsetp,
 840         __out           size_t *sizep)
 841 {
 842         efx_nic_cfg_t *encp = &enp->en_nic_cfg;
 843         efx_drv_cfg_t *edcp = &enp->en_drv_cfg;
 844         uint32_t blk_per_buf;
 845         uint32_t buf, blk;
 846         efx_rc_t rc;
 847
 848         EFSYS_ASSERT(enp->en_family == EFX_FAMILY_HUNTINGTON ||
 849             enp->en_family == EFX_FAMILY_MEDFORD ||
 850             enp->en_family == EFX_FAMILY_MEDFORD2);
 851         EFSYS_ASSERT(bufnump);
 852         EFSYS_ASSERT(handlep);
 853         EFSYS_ASSERT(blknump);
 854         EFSYS_ASSERT(offsetp);
 855         EFSYS_ASSERT(sizep);
 856
 857         if ((edcp->edc_pio_alloc_size == 0) ||
 858             (enp->en_arch.ef10.ena_piobuf_count == 0)) {
 859                 rc = ENOMEM;
 860                 goto fail1;
 861         }
 862         blk_per_buf = encp->enc_piobuf_size / edcp->edc_pio_alloc_size;
 863
 864         for (buf = 0; buf < enp->en_arch.ef10.ena_piobuf_count; buf++) {
 865                 uint32_t *map = &enp->en_arch.ef10.ena_pio_alloc_map[buf];
 866
 867                 if (~(*map) == 0)
 868                         continue;
 869
 870                 EFSYS_ASSERT3U(blk_per_buf, <=, (8 * sizeof (*map)));
 871                 for (blk = 0; blk < blk_per_buf; blk++) {
 872                         if ((*map & (1u << blk)) == 0) {
 873                                 *map |= (1u << blk);
 874                                 goto done;
 875                         }
 876                 }
 877         }
 878         rc = ENOMEM;
 879         goto fail2;
 880
 881 done:
 882         *handlep = enp->en_arch.ef10.ena_piobuf_handle[buf];
 883         *bufnump = buf;
 884         *blknump = blk;
 885         *sizep = edcp->edc_pio_alloc_size;
 886         *offsetp = blk * (*sizep);
 887
 888         return (0);
 889
 890 fail2:
 891         EFSYS_PROBE(fail2);
 892 fail1:
 893         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 894
 895         return (rc);
 896 }
 897
 898 /* Free a piobuf sub-allocated block */
 899         __checkReturn   efx_rc_t
 900 ef10_nic_pio_free(
 901         __inout         efx_nic_t *enp,
 902         __in            uint32_t bufnum,
 903         __in            uint32_t blknum)
 904 {
 905         uint32_t *map;
 906         efx_rc_t rc;
 907
 908         if ((bufnum >= enp->en_arch.ef10.ena_piobuf_count) ||
 909             (blknum >= (8 * sizeof (*map)))) {
 910                 rc = EINVAL;
 911                 goto fail1;
 912         }
 913
 914         map = &enp->en_arch.ef10.ena_pio_alloc_map[bufnum];
 915         if ((*map & (1u << blknum)) == 0) {
 916                 rc = ENOENT;
 917                 goto fail2;
 918         }
 919         *map &= ~(1u << blknum);
 920
 921         return (0);
 922
 923 fail2:
 924         EFSYS_PROBE(fail2);
 925 fail1:
 926         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 927
 928         return (rc);
 929 }
 930
 931         __checkReturn   efx_rc_t
 932 ef10_nic_pio_link(
 933         __inout         efx_nic_t *enp,
 934         __in            uint32_t vi_index,
 935         __in            efx_piobuf_handle_t handle)
 936 {
 937         return (efx_mcdi_link_piobuf(enp, vi_index, handle));
 938 }
 939
 940         __checkReturn   efx_rc_t
 941 ef10_nic_pio_unlink(
 942         __inout         efx_nic_t *enp,
 943         __in            uint32_t vi_index)
 944 {
 945         return (efx_mcdi_unlink_piobuf(enp, vi_index));
 946 }
 947
 948 static  __checkReturn   efx_rc_t
 949 ef10_mcdi_get_pf_count(
 950         __in            efx_nic_t *enp,
 951         __out           uint32_t *pf_countp)
 952 {
 953         efx_mcdi_req_t req;
 954         uint8_t payload[MAX(MC_CMD_GET_PF_COUNT_IN_LEN,
 955                             MC_CMD_GET_PF_COUNT_OUT_LEN)];
 956         efx_rc_t rc;
 957
 958         (void) memset(payload, 0, sizeof (payload));
 959         req.emr_cmd = MC_CMD_GET_PF_COUNT;
 960         req.emr_in_buf = payload;
 961         req.emr_in_length = MC_CMD_GET_PF_COUNT_IN_LEN;
 962         req.emr_out_buf = payload;
 963         req.emr_out_length = MC_CMD_GET_PF_COUNT_OUT_LEN;
 964
 965         efx_mcdi_execute(enp, &req);
 966
 967         if (req.emr_rc != 0) {
 968                 rc = req.emr_rc;
 969                 goto fail1;
 970         }
 971
 972         if (req.emr_out_length_used < MC_CMD_GET_PF_COUNT_OUT_LEN) {
 973                 rc = EMSGSIZE;
 974                 goto fail2;
 975         }
 976
 977         *pf_countp = *MCDI_OUT(req, uint8_t,
 978                                 MC_CMD_GET_PF_COUNT_OUT_PF_COUNT_OFST);
 979
 980         EFSYS_ASSERT(*pf_countp != 0);
 981
 982         return (0);
 983
 984 fail2:
 985         EFSYS_PROBE(fail2);
 986 fail1:
 987         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 988
 989         return (rc);
 990 }
 991
 992 static  __checkReturn   efx_rc_t
 993 ef10_get_datapath_caps(
 994         __in            efx_nic_t *enp)
 995 {
 996         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
 997         efx_mcdi_req_t req;
 998         uint8_t payload[MAX(MC_CMD_GET_CAPABILITIES_IN_LEN,
 999                             MC_CMD_GET_CAPABILITIES_V4_OUT_LEN)];
1000         efx_rc_t rc;
1001
1002         if ((rc = ef10_mcdi_get_pf_count(enp, &encp->enc_hw_pf_count)) != 0)
1003                 goto fail1;
1004
1005
1006         (void) memset(payload, 0, sizeof (payload));
1007         req.emr_cmd = MC_CMD_GET_CAPABILITIES;
1008         req.emr_in_buf = payload;
1009         req.emr_in_length = MC_CMD_GET_CAPABILITIES_IN_LEN;
1010         req.emr_out_buf = payload;
1011         req.emr_out_length = MC_CMD_GET_CAPABILITIES_V4_OUT_LEN;
1012
1013         efx_mcdi_execute_quiet(enp, &req);
1014
1015         if (req.emr_rc != 0) {
1016                 rc = req.emr_rc;
1017                 goto fail2;
1018         }
1019
1020         if (req.emr_out_length_used < MC_CMD_GET_CAPABILITIES_OUT_LEN) {
1021                 rc = EMSGSIZE;
1022                 goto fail3;
1023         }
1024
1025 #define CAP_FLAGS1(_req, _flag)                                         \
1026         (MCDI_OUT_DWORD((_req), GET_CAPABILITIES_OUT_FLAGS1) &          \
1027         (1u << (MC_CMD_GET_CAPABILITIES_V2_OUT_ ## _flag ## _LBN)))
1028
1029 #define CAP_FLAGS2(_req, _flag)                                         \
1030         (((_req).emr_out_length_used >= MC_CMD_GET_CAPABILITIES_V2_OUT_LEN) && \
1031             (MCDI_OUT_DWORD((_req), GET_CAPABILITIES_V2_OUT_FLAGS2) &   \
1032             (1u << (MC_CMD_GET_CAPABILITIES_V2_OUT_ ## _flag ## _LBN))))
1033
1034         /*
1035          * Huntington RXDP firmware inserts a 0 or 14 byte prefix.
1036          * We only support the 14 byte prefix here.
1037          */
1038         if (CAP_FLAGS1(req, RX_PREFIX_LEN_14) == 0) {
1039                 rc = ENOTSUP;
1040                 goto fail4;
1041         }
1042         encp->enc_rx_prefix_size = 14;
1043
1044         /* Check if the firmware supports TSO */
1045         if (CAP_FLAGS1(req, TX_TSO))
1046                 encp->enc_fw_assisted_tso_enabled = B_TRUE;
1047         else
1048                 encp->enc_fw_assisted_tso_enabled = B_FALSE;
1049
1050         /* Check if the firmware supports FATSOv2 */
1051         if (CAP_FLAGS2(req, TX_TSO_V2)) {
1052                 encp->enc_fw_assisted_tso_v2_enabled = B_TRUE;
1053                 encp->enc_fw_assisted_tso_v2_n_contexts = MCDI_OUT_WORD(req,
1054                     GET_CAPABILITIES_V2_OUT_TX_TSO_V2_N_CONTEXTS);
1055         } else {
1056                 encp->enc_fw_assisted_tso_v2_enabled = B_FALSE;
1057                 encp->enc_fw_assisted_tso_v2_n_contexts = 0;
1058         }
1059
1060         /* Check if the firmware supports FATSOv2 encap */
1061         if (CAP_FLAGS2(req, TX_TSO_V2_ENCAP))
1062                 encp->enc_fw_assisted_tso_v2_encap_enabled = B_TRUE;
1063         else
1064                 encp->enc_fw_assisted_tso_v2_encap_enabled = B_FALSE;
1065
1066         /* Check if the firmware has vadapter/vport/vswitch support */
1067         if (CAP_FLAGS1(req, EVB))
1068                 encp->enc_datapath_cap_evb = B_TRUE;
1069         else
1070                 encp->enc_datapath_cap_evb = B_FALSE;
1071
1072         /* Check if the firmware supports VLAN insertion */
1073         if (CAP_FLAGS1(req, TX_VLAN_INSERTION))
1074                 encp->enc_hw_tx_insert_vlan_enabled = B_TRUE;
1075         else
1076                 encp->enc_hw_tx_insert_vlan_enabled = B_FALSE;
1077
1078         /* Check if the firmware supports RX event batching */
1079         if (CAP_FLAGS1(req, RX_BATCHING))
1080                 encp->enc_rx_batching_enabled = B_TRUE;
1081         else
1082                 encp->enc_rx_batching_enabled = B_FALSE;
1083
1084         /*
1085          * Even if batching isn't reported as supported, we may still get
1086          * batched events (see bug61153).
1087          */
1088         encp->enc_rx_batch_max = 16;
1089
1090         /* Check if the firmware supports disabling scatter on RXQs */
1091         if (CAP_FLAGS1(req, RX_DISABLE_SCATTER))
1092                 encp->enc_rx_disable_scatter_supported = B_TRUE;
1093         else
1094                 encp->enc_rx_disable_scatter_supported = B_FALSE;
1095
1096         /* Check if the firmware supports packed stream mode */
1097         if (CAP_FLAGS1(req, RX_PACKED_STREAM))
1098                 encp->enc_rx_packed_stream_supported = B_TRUE;
1099         else
1100                 encp->enc_rx_packed_stream_supported = B_FALSE;
1101
1102         /*
1103          * Check if the firmware supports configurable buffer sizes
1104          * for packed stream mode (otherwise buffer size is 1Mbyte)
1105          */
1106         if (CAP_FLAGS1(req, RX_PACKED_STREAM_VAR_BUFFERS))
1107                 encp->enc_rx_var_packed_stream_supported = B_TRUE;
1108         else
1109                 encp->enc_rx_var_packed_stream_supported = B_FALSE;
1110
1111         /* Check if the firmware supports set mac with running filters */
1112         if (CAP_FLAGS1(req, VADAPTOR_PERMIT_SET_MAC_WHEN_FILTERS_INSTALLED))
1113                 encp->enc_allow_set_mac_with_installed_filters = B_TRUE;
1114         else
1115                 encp->enc_allow_set_mac_with_installed_filters = B_FALSE;
1116
1117         /*
1118          * Check if firmware supports the extended MC_CMD_SET_MAC, which allows
1119          * specifying which parameters to configure.
1120          */
1121         if (CAP_FLAGS1(req, SET_MAC_ENHANCED))
1122                 encp->enc_enhanced_set_mac_supported = B_TRUE;
1123         else
1124                 encp->enc_enhanced_set_mac_supported = B_FALSE;
1125
1126         /*
1127          * Check if firmware supports version 2 of MC_CMD_INIT_EVQ, which allows
1128          * us to let the firmware choose the settings to use on an EVQ.
1129          */
1130         if (CAP_FLAGS2(req, INIT_EVQ_V2))
1131                 encp->enc_init_evq_v2_supported = B_TRUE;
1132         else
1133                 encp->enc_init_evq_v2_supported = B_FALSE;
1134
1135         /*
1136          * Check if firmware-verified NVRAM updates must be used.
1137          *
1138          * The firmware trusted installer requires all NVRAM updates to use
1139          * version 2 of MC_CMD_NVRAM_UPDATE_START (to enable verified update)
1140          * and version 2 of MC_CMD_NVRAM_UPDATE_FINISH (to verify the updated
1141          * partition and report the result).
1142          */
1143         if (CAP_FLAGS2(req, NVRAM_UPDATE_REPORT_VERIFY_RESULT))
1144                 encp->enc_nvram_update_verify_result_supported = B_TRUE;
1145         else
1146                 encp->enc_nvram_update_verify_result_supported = B_FALSE;
1147
1148         /*
1149          * Check if firmware provides packet memory and Rx datapath
1150          * counters.
1151          */
1152         if (CAP_FLAGS1(req, PM_AND_RXDP_COUNTERS))
1153                 encp->enc_pm_and_rxdp_counters = B_TRUE;
1154         else
1155                 encp->enc_pm_and_rxdp_counters = B_FALSE;
1156
1157         /*
1158          * Check if the 40G MAC hardware is capable of reporting
1159          * statistics for Tx size bins.
1160          */
1161         if (CAP_FLAGS2(req, MAC_STATS_40G_TX_SIZE_BINS))
1162                 encp->enc_mac_stats_40g_tx_size_bins = B_TRUE;
1163         else
1164                 encp->enc_mac_stats_40g_tx_size_bins = B_FALSE;
1165
1166         /*
1167          * Check if firmware supports VXLAN and NVGRE tunnels.
1168          * The capability indicates Geneve protocol support as well.
1169          */
1170         if (CAP_FLAGS1(req, VXLAN_NVGRE)) {
1171                 encp->enc_tunnel_encapsulations_supported =
1172                     (1u << EFX_TUNNEL_PROTOCOL_VXLAN) |
1173                     (1u << EFX_TUNNEL_PROTOCOL_GENEVE) |
1174                     (1u << EFX_TUNNEL_PROTOCOL_NVGRE);
1175
1176                 EFX_STATIC_ASSERT(EFX_TUNNEL_MAXNENTRIES ==
1177                     MC_CMD_SET_TUNNEL_ENCAP_UDP_PORTS_IN_ENTRIES_MAXNUM);
1178                 encp->enc_tunnel_config_udp_entries_max =
1179                     EFX_TUNNEL_MAXNENTRIES;
1180         } else {
1181                 encp->enc_tunnel_config_udp_entries_max = 0;
1182         }
1183
1184         /*
1185          * Check if firmware reports the VI window mode.
1186          * Medford2 has a variable VI window size (8K, 16K or 64K).
1187          * Medford and Huntington have a fixed 8K VI window size.
1188          */
1189         if (req.emr_out_length_used >= MC_CMD_GET_CAPABILITIES_V3_OUT_LEN) {
1190                 uint8_t mode =
1191                     MCDI_OUT_BYTE(req, GET_CAPABILITIES_V3_OUT_VI_WINDOW_MODE);
1192
1193                 switch (mode) {
1194                 case MC_CMD_GET_CAPABILITIES_V3_OUT_VI_WINDOW_MODE_8K:
1195                         encp->enc_vi_window_shift = EFX_VI_WINDOW_SHIFT_8K;
1196                         break;
1197                 case MC_CMD_GET_CAPABILITIES_V3_OUT_VI_WINDOW_MODE_16K:
1198                         encp->enc_vi_window_shift = EFX_VI_WINDOW_SHIFT_16K;
1199                         break;
1200                 case MC_CMD_GET_CAPABILITIES_V3_OUT_VI_WINDOW_MODE_64K:
1201                         encp->enc_vi_window_shift = EFX_VI_WINDOW_SHIFT_64K;
1202                         break;
1203                 default:
1204                         encp->enc_vi_window_shift = EFX_VI_WINDOW_SHIFT_INVALID;
1205                         break;
1206                 }
1207         } else if ((enp->en_family == EFX_FAMILY_HUNTINGTON) ||
1208                     (enp->en_family == EFX_FAMILY_MEDFORD)) {
1209                 /* Huntington and Medford have fixed 8K window size */
1210                 encp->enc_vi_window_shift = EFX_VI_WINDOW_SHIFT_8K;
1211         } else {
1212                 encp->enc_vi_window_shift = EFX_VI_WINDOW_SHIFT_INVALID;
1213         }
1214
1215         /* Check if firmware supports extended MAC stats. */
1216         if (req.emr_out_length_used >= MC_CMD_GET_CAPABILITIES_V4_OUT_LEN) {
1217                 /* Extended stats buffer supported */
1218                 encp->enc_mac_stats_nstats = MCDI_OUT_WORD(req,
1219                     GET_CAPABILITIES_V4_OUT_MAC_STATS_NUM_STATS);
1220         } else {
1221                 /* Use Siena-compatible legacy MAC stats */
1222                 encp->enc_mac_stats_nstats = MC_CMD_MAC_NSTATS;
1223         }
1224
1225         if (encp->enc_mac_stats_nstats >= MC_CMD_MAC_NSTATS_V2)
1226                 encp->enc_fec_counters = B_TRUE;
1227         else
1228                 encp->enc_fec_counters = B_FALSE;
1229
1230 #undef CAP_FLAGS1
1231 #undef CAP_FLAGS2
1232
1233         return (0);
1234
1235 fail4:
1236         EFSYS_PROBE(fail4);
1237 fail3:
1238         EFSYS_PROBE(fail3);
1239 fail2:
1240         EFSYS_PROBE(fail2);
1241 fail1:
1242         EFSYS_PROBE1(fail1, efx_rc_t, rc);
1243
1244         return (rc);
1245 }
1246
1247
1248 #define EF10_LEGACY_PF_PRIVILEGE_MASK                                   \
1249         (MC_CMD_PRIVILEGE_MASK_IN_GRP_ADMIN                     |       \
1250         MC_CMD_PRIVILEGE_MASK_IN_GRP_LINK                       |       \
1251         MC_CMD_PRIVILEGE_MASK_IN_GRP_ONLOAD                     |       \
1252         MC_CMD_PRIVILEGE_MASK_IN_GRP_PTP                        |       \
1253         MC_CMD_PRIVILEGE_MASK_IN_GRP_INSECURE_FILTERS           |       \
1254         MC_CMD_PRIVILEGE_MASK_IN_GRP_MAC_SPOOFING               |       \
1255         MC_CMD_PRIVILEGE_MASK_IN_GRP_UNICAST                    |       \
1256         MC_CMD_PRIVILEGE_MASK_IN_GRP_MULTICAST                  |       \
1257         MC_CMD_PRIVILEGE_MASK_IN_GRP_BROADCAST                  |       \
1258         MC_CMD_PRIVILEGE_MASK_IN_GRP_ALL_MULTICAST              |       \
1259         MC_CMD_PRIVILEGE_MASK_IN_GRP_PROMISCUOUS)
1260
1261 #define EF10_LEGACY_VF_PRIVILEGE_MASK   0
1262
1263
1264         __checkReturn           efx_rc_t
1265 ef10_get_privilege_mask(
1266         __in                    efx_nic_t *enp,
1267         __out                   uint32_t *maskp)
1268 {
1269         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
1270         uint32_t mask;
1271         efx_rc_t rc;
1272
1273         if ((rc = efx_mcdi_privilege_mask(enp, encp->enc_pf, encp->enc_vf,
1274                                             &mask)) != 0) {
1275                 if (rc != ENOTSUP)
1276                         goto fail1;
1277
1278                 /* Fallback for old firmware without privilege mask support */
1279                 if (EFX_PCI_FUNCTION_IS_PF(encp)) {
1280                         /* Assume PF has admin privilege */
1281                         mask = EF10_LEGACY_PF_PRIVILEGE_MASK;
1282                 } else {
1283                         /* VF is always unprivileged by default */
1284                         mask = EF10_LEGACY_VF_PRIVILEGE_MASK;
1285                 }
1286         }
1287
1288         *maskp = mask;
1289
1290         return (0);
1291
1292 fail1:
1293         EFSYS_PROBE1(fail1, efx_rc_t, rc);
1294
1295         return (rc);
1296 }
1297
1298
1299 /*
1300  * Table of mapping schemes from port number to external number.
1301  *
1302  * Each port number ultimately corresponds to a connector: either as part of
1303  * a cable assembly attached to a module inserted in an SFP+/QSFP+ cage on
1304  * the board, or fixed to the board (e.g. 10GBASE-T magjack on SFN5121T
1305  * "Salina"). In general:
1306  *
1307  * Port number (0-based)
1308  *     |
1309  *   port mapping (n:1)
1310  *     |
1311  *     v
1312  * External port number (normally 1-based)
1313  *     |
1314  *   fixed (1:1) or cable assembly (1:m)
1315  *     |
1316  *     v
1317  * Connector
1318  *
1319  * The external numbering refers to the cages or magjacks on the board,
1320  * as visibly annotated on the board or back panel. This table describes
1321  * how to determine which external cage/magjack corresponds to the port
1322  * numbers used by the driver.
1323  *
1324  * The count of adjacent port numbers that map to each external number,
1325  * and the offset in the numbering, is determined by the chip family and
1326  * current port mode.
1327  *
1328  * For the Huntington family, the current port mode cannot be discovered,
1329  * but a single mapping is used by all modes for a given chip variant,
1330  * so the mapping used is instead the last match in the table to the full
1331  * set of port modes to which the NIC can be configured. Therefore the
1332  * ordering of entries in the mapping table is significant.
1333  */
1334 static struct ef10_external_port_map_s {
1335         efx_family_t    family;
1336         uint32_t        modes_mask;
1337         int32_t         count;
1338         int32_t         offset;
1339 }       __ef10_external_port_mappings[] = {
1340         /*
1341          * Modes used by Huntington family controllers where each port
1342          * number maps to a separate cage.
1343          * SFN7x22F (Torino):
1344          *      port 0 -> cage 1
1345          *      port 1 -> cage 2
1346          * SFN7xx4F (Pavia):
1347          *      port 0 -> cage 1
1348          *      port 1 -> cage 2
1349          *      port 2 -> cage 3
1350          *      port 3 -> cage 4
1351          */
1352         {
1353                 EFX_FAMILY_HUNTINGTON,
1354                 (1U << TLV_PORT_MODE_10G) |                     /* mode 0 */
1355                 (1U << TLV_PORT_MODE_10G_10G) |                 /* mode 2 */
1356                 (1U << TLV_PORT_MODE_10G_10G_10G_10G),          /* mode 4 */
1357                 1,      /* ports per cage */
1358                 1       /* first cage */
1359         },
1360         /*
1361          * Modes which for Huntington identify a chip variant where 2
1362          * adjacent port numbers map to each cage.
1363          * SFN7x42Q (Monza):
1364          *      port 0 -> cage 1
1365          *      port 1 -> cage 1
1366          *      port 2 -> cage 2
1367          *      port 3 -> cage 2
1368          */
1369         {
1370                 EFX_FAMILY_HUNTINGTON,
1371                 (1U << TLV_PORT_MODE_40G) |                     /* mode 1 */
1372                 (1U << TLV_PORT_MODE_40G_40G) |                 /* mode 3 */
1373                 (1U << TLV_PORT_MODE_40G_10G_10G) |             /* mode 6 */
1374                 (1U << TLV_PORT_MODE_10G_10G_40G),              /* mode 7 */
1375                 2,      /* ports per cage */
1376                 1       /* first cage */
1377         },
1378         /*
1379          * Modes that on Medford allocate each port number to a separate
1380          * cage.
1381          *      port 0 -> cage 1
1382          *      port 1 -> cage 2
1383          *      port 2 -> cage 3
1384          *      port 3 -> cage 4
1385          */
1386         {
1387                 EFX_FAMILY_MEDFORD,
1388                 (1U << TLV_PORT_MODE_10G) |                     /* mode 0 */
1389                 (1U << TLV_PORT_MODE_10G_10G),                  /* mode 2 */
1390                 1,      /* ports per cage */
1391                 1       /* first cage */
1392         },
1393         /*
1394          * Modes that on Medford allocate 2 adjacent port numbers to each
1395          * cage.
1396          *      port 0 -> cage 1
1397          *      port 1 -> cage 1
1398          *      port 2 -> cage 2
1399          *      port 3 -> cage 2
1400          */
1401         {
1402                 EFX_FAMILY_MEDFORD,
1403                 (1U << TLV_PORT_MODE_40G) |                     /* mode 1 */
1404                 (1U << TLV_PORT_MODE_40G_40G) |                 /* mode 3 */
1405                 (1U << TLV_PORT_MODE_40G_10G_10G) |             /* mode 6 */
1406                 (1U << TLV_PORT_MODE_10G_10G_40G) |             /* mode 7 */
1407                 /* Do not use 10G_10G_10G_10G_Q1_Q2 (see bug63270) */
1408                 (1U << TLV_PORT_MODE_10G_10G_10G_10G_Q1_Q2),    /* mode 9 */
1409                 2,      /* ports per cage */
1410                 1       /* first cage */
1411         },
1412         /*
1413          * Modes that on Medford allocate 4 adjacent port numbers to each
1414          * connector, starting on cage 1.
1415          *      port 0 -> cage 1
1416          *      port 1 -> cage 1
1417          *      port 2 -> cage 1
1418          *      port 3 -> cage 1
1419          */
1420         {
1421                 EFX_FAMILY_MEDFORD,
1422                 (1U << TLV_PORT_MODE_10G_10G_10G_10G_Q) |       /* mode 5 */
1423                 /* Do not use 10G_10G_10G_10G_Q1 (see bug63270) */
1424                 (1U << TLV_PORT_MODE_10G_10G_10G_10G_Q1),       /* mode 4 */
1425                 4,      /* ports per cage */
1426                 1       /* first cage */
1427         },
1428         /*
1429          * Modes that on Medford allocate 4 adjacent port numbers to each
1430          * connector, starting on cage 2.
1431          *      port 0 -> cage 2
1432          *      port 1 -> cage 2
1433          *      port 2 -> cage 2
1434          *      port 3 -> cage 2
1435          */
1436         {
1437                 EFX_FAMILY_MEDFORD,
1438                 (1U << TLV_PORT_MODE_10G_10G_10G_10G_Q2),       /* mode 8 */
1439                 4,      /* ports per cage */
1440                 2       /* first cage */
1441         },
1442         /*
1443          * Modes that on Medford2 allocate each port number to a separate
1444          * cage.
1445          *      port 0 -> cage 1
1446          *      port 1 -> cage 2
1447          *      port 2 -> cage 3
1448          *      port 3 -> cage 4
1449          */
1450         {
1451                 EFX_FAMILY_MEDFORD2,
1452                 (1U << TLV_PORT_MODE_1x1_NA) |                  /* mode 0 */
1453                 (1U << TLV_PORT_MODE_1x4_NA) |                  /* mode 1 */
1454                 (1U << TLV_PORT_MODE_1x1_1x1) |                 /* mode 2 */
1455                 (1U << TLV_PORT_MODE_1x2_NA) |                  /* mode 10 */
1456                 (1U << TLV_PORT_MODE_1x2_1x2) |                 /* mode 12 */
1457                 (1U << TLV_PORT_MODE_1x4_1x2) |                 /* mode 15 */
1458                 (1U << TLV_PORT_MODE_1x2_1x4),                  /* mode 16 */
1459                 1,      /* ports per cage */
1460                 1       /* first cage */
1461         },
1462         /*
1463          * FIXME: Some port modes are not representable in this mapping:
1464          *  - TLV_PORT_MODE_1x2_2x1 (mode 17):
1465          *      port 0 -> cage 1
1466          *      port 1 -> cage 2
1467          *      port 2 -> cage 2
1468          */
1469         /*
1470          * Modes that on Medford2 allocate 2 adjacent port numbers to each
1471          * cage, starting on cage 1.
1472          *      port 0 -> cage 1
1473          *      port 1 -> cage 1
1474          *      port 2 -> cage 2
1475          *      port 3 -> cage 2
1476          */
1477         {
1478                 EFX_FAMILY_MEDFORD2,
1479                 (1U << TLV_PORT_MODE_1x4_1x4) |                 /* mode 3 */
1480                 (1U << TLV_PORT_MODE_2x1_2x1) |                 /* mode 4 */
1481                 (1U << TLV_PORT_MODE_1x4_2x1) |                 /* mode 6 */
1482                 (1U << TLV_PORT_MODE_2x1_1x4) |                 /* mode 7 */
1483                 (1U << TLV_PORT_MODE_2x2_NA) |                  /* mode 13 */
1484                 (1U << TLV_PORT_MODE_2x1_1x2),                  /* mode 18 */
1485                 2,      /* ports per cage */
1486                 1       /* first cage */
1487         },
1488         /*
1489          * Modes that on Medford2 allocate 2 adjacent port numbers to each
1490          * cage, starting on cage 2.
1491          *      port 0 -> cage 2
1492          *      port 1 -> cage 2
1493          */
1494         {
1495                 EFX_FAMILY_MEDFORD2,
1496                 (1U << TLV_PORT_MODE_NA_2x2),                   /* mode 14 */
1497                 2,      /* ports per cage */
1498                 2       /* first cage */
1499         },
1500         /*
1501          * Modes that on Medford2 allocate 4 adjacent port numbers to each
1502          * connector, starting on cage 1.
1503          *      port 0 -> cage 1
1504          *      port 1 -> cage 1
1505          *      port 2 -> cage 1
1506          *      port 3 -> cage 1
1507          */
1508         {
1509                 EFX_FAMILY_MEDFORD2,
1510                 (1U << TLV_PORT_MODE_4x1_NA),                   /* mode 5 */
1511                 4,      /* ports per cage */
1512                 1       /* first cage */
1513         },
1514         /*
1515          * Modes that on Medford2 allocate 4 adjacent port numbers to each
1516          * connector, starting on cage 2.
1517          *      port 0 -> cage 2
1518          *      port 1 -> cage 2
1519          *      port 2 -> cage 2
1520          *      port 3 -> cage 2
1521          */
1522         {
1523                 EFX_FAMILY_MEDFORD2,
1524                 (1U << TLV_PORT_MODE_NA_4x1) |                  /* mode 8 */
1525                 (1U << TLV_PORT_MODE_NA_1x2),                   /* mode 11 */
1526                 4,      /* ports per cage */
1527                 2       /* first cage */
1528         },
1529 };
1530
1531 static  __checkReturn   efx_rc_t
1532 ef10_external_port_mapping(
1533         __in            efx_nic_t *enp,
1534         __in            uint32_t port,
1535         __out           uint8_t *external_portp)
1536 {
1537         efx_rc_t rc;
1538         int i;
1539         uint32_t port_modes;
1540         uint32_t matches;
1541         uint32_t current;
1542         int32_t count = 1; /* Default 1-1 mapping */
1543         int32_t offset = 1; /* Default starting external port number */
1544
1545         if ((rc = efx_mcdi_get_port_modes(enp, &port_modes, &current)) != 0) {
1546                 /*
1547                  * No current port mode information (i.e. Huntington)
1548                  * - infer mapping from available modes
1549                  */
1550                 if ((rc = efx_mcdi_get_port_modes(enp,
1551                             &port_modes, NULL)) != 0) {
1552                         /*
1553                          * No port mode information available
1554                          * - use default mapping
1555                          */
1556                         goto out;
1557                 }
1558         } else {
1559                 /* Only need to scan the current mode */
1560                 port_modes = 1 << current;
1561         }
1562
1563         /*
1564          * Infer the internal port -> external number mapping from
1565          * the possible port modes for this NIC.
1566          */
1567         for (i = 0; i < EFX_ARRAY_SIZE(__ef10_external_port_mappings); ++i) {
1568                 struct ef10_external_port_map_s *eepmp =
1569                     &__ef10_external_port_mappings[i];
1570                 if (eepmp->family != enp->en_family)
1571                         continue;
1572                 matches = (eepmp->modes_mask & port_modes);
1573                 if (matches != 0) {
1574                         /*
1575                          * Some modes match. For some Huntington boards
1576                          * there will be multiple matches. The mapping on the
1577                          * last match is used.
1578                          */
1579                         count = eepmp->count;
1580                         offset = eepmp->offset;
1581                         port_modes &= ~matches;
1582                 }
1583         }
1584
1585         if (port_modes != 0) {
1586                 /* Some advertised modes are not supported */
1587                 rc = ENOTSUP;
1588                 goto fail1;
1589         }
1590
1591 out:
1592         /*
1593          * Scale as required by last matched mode and then convert to
1594          * correctly offset numbering
1595          */
1596         *external_portp = (uint8_t)((port / count) + offset);
1597         return (0);
1598
1599 fail1:
1600         EFSYS_PROBE1(fail1, efx_rc_t, rc);
1601
1602         return (rc);
1603 }
1604
1605 static  __checkReturn   efx_rc_t
1606 ef10_nic_board_cfg(
1607         __in            efx_nic_t *enp)
1608 {
1609         const efx_nic_ops_t *enop = enp->en_enop;
1610         efx_mcdi_iface_t *emip = &(enp->en_mcdi.em_emip);
1611         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
1612         ef10_link_state_t els;
1613         efx_port_t *epp = &(enp->en_port);
1614         uint32_t board_type = 0;
1615         uint32_t base, nvec;
1616         uint32_t port;
1617         uint32_t mask;
1618         uint32_t pf;
1619         uint32_t vf;
1620         uint8_t mac_addr[6] = { 0 };
1621         efx_rc_t rc;
1622
1623         /* Get the (zero-based) MCDI port number */
1624         if ((rc = efx_mcdi_get_port_assignment(enp, &port)) != 0)
1625                 goto fail1;
1626
1627         /* EFX MCDI interface uses one-based port numbers */
1628         emip->emi_port = port + 1;
1629
1630         if ((rc = ef10_external_port_mapping(enp, port,
1631                     &encp->enc_external_port)) != 0)
1632                 goto fail2;
1633
1634         /*
1635          * Get PCIe function number from firmware (used for
1636          * per-function privilege and dynamic config info).
1637          *  - PCIe PF: pf = PF number, vf = 0xffff.
1638          *  - PCIe VF: pf = parent PF, vf = VF number.
1639          */
1640         if ((rc = efx_mcdi_get_function_info(enp, &pf, &vf)) != 0)
1641                 goto fail3;
1642
1643         encp->enc_pf = pf;
1644         encp->enc_vf = vf;
1645
1646         /* MAC address for this function */
1647         if (EFX_PCI_FUNCTION_IS_PF(encp)) {
1648                 rc = efx_mcdi_get_mac_address_pf(enp, mac_addr);
1649 #if EFSYS_OPT_ALLOW_UNCONFIGURED_NIC
1650                 /*
1651                  * Disable static config checking, ONLY for manufacturing test
1652                  * and setup at the factory, to allow the static config to be
1653                  * installed.
1654                  */
1655 #else /* EFSYS_OPT_ALLOW_UNCONFIGURED_NIC */
1656                 if ((rc == 0) && (mac_addr[0] & 0x02)) {
1657                         /*
1658                          * If the static config does not include a global MAC
1659                          * address pool then the board may return a locally
1660                          * administered MAC address (this should only happen on
1661                          * incorrectly programmed boards).
1662                          */
1663                         rc = EINVAL;
1664                 }
1665 #endif /* EFSYS_OPT_ALLOW_UNCONFIGURED_NIC */
1666         } else {
1667                 rc = efx_mcdi_get_mac_address_vf(enp, mac_addr);
1668         }
1669         if (rc != 0)
1670                 goto fail4;
1671
1672         EFX_MAC_ADDR_COPY(encp->enc_mac_addr, mac_addr);
1673
1674         /* Board configuration (legacy) */
1675         rc = efx_mcdi_get_board_cfg(enp, &board_type, NULL, NULL);
1676         if (rc != 0) {
1677                 /* Unprivileged functions may not be able to read board cfg */
1678                 if (rc == EACCES)
1679                         board_type = 0;
1680                 else
1681                         goto fail5;
1682         }
1683
1684         encp->enc_board_type = board_type;
1685         encp->enc_clk_mult = 1; /* not used for EF10 */
1686
1687         /* Fill out fields in enp->en_port and enp->en_nic_cfg from MCDI */
1688         if ((rc = efx_mcdi_get_phy_cfg(enp)) != 0)
1689                 goto fail6;
1690
1691         /* Obtain the default PHY advertised capabilities */
1692         if ((rc = ef10_phy_get_link(enp, &els)) != 0)
1693                 goto fail7;
1694         epp->ep_default_adv_cap_mask = els.els_adv_cap_mask;
1695         epp->ep_adv_cap_mask = els.els_adv_cap_mask;
1696
1697         /* Check capabilities of running datapath firmware */
1698         if ((rc = ef10_get_datapath_caps(enp)) != 0)
1699                 goto fail8;
1700
1701         /* Alignment for WPTR updates */
1702         encp->enc_rx_push_align = EF10_RX_WPTR_ALIGN;
1703
1704         /*
1705          * Maximum number of exclusive RSS contexts. EF10 hardware supports 64
1706          * in total, but 6 are reserved for shared contexts. They are a global
1707          * resource so not all may be available.
1708          */
1709         encp->enc_rx_scale_max_exclusive_contexts = 64 - 6;
1710
1711         encp->enc_tx_dma_desc_size_max = EFX_MASK32(ESF_DZ_RX_KER_BYTE_CNT);
1712         /* No boundary crossing limits */
1713         encp->enc_tx_dma_desc_boundary = 0;
1714
1715         /*
1716          * Maximum number of bytes into the frame the TCP header can start for
1717          * firmware assisted TSO to work.
1718          */
1719         encp->enc_tx_tso_tcp_header_offset_limit = EF10_TCP_HEADER_OFFSET_LIMIT;
1720
1721         /*
1722          * Set resource limits for MC_CMD_ALLOC_VIS. Note that we cannot use
1723          * MC_CMD_GET_RESOURCE_LIMITS here as that reports the available
1724          * resources (allocated to this PCIe function), which is zero until
1725          * after we have allocated VIs.
1726          */
1727         encp->enc_evq_limit = 1024;
1728         encp->enc_rxq_limit = EFX_RXQ_LIMIT_TARGET;
1729         encp->enc_txq_limit = EFX_TXQ_LIMIT_TARGET;
1730
1731         encp->enc_buftbl_limit = 0xFFFFFFFF;
1732
1733         /* Get interrupt vector limits */
1734         if ((rc = efx_mcdi_get_vector_cfg(enp, &base, &nvec, NULL)) != 0) {
1735                 if (EFX_PCI_FUNCTION_IS_PF(encp))
1736                         goto fail9;
1737
1738                 /* Ignore error (cannot query vector limits from a VF). */
1739                 base = 0;
1740                 nvec = 1024;
1741         }
1742         encp->enc_intr_vec_base = base;
1743         encp->enc_intr_limit = nvec;
1744
1745         /*
1746          * Get the current privilege mask. Note that this may be modified
1747          * dynamically, so this value is informational only. DO NOT use
1748          * the privilege mask to check for sufficient privileges, as that
1749          * can result in time-of-check/time-of-use bugs.
1750          */
1751         if ((rc = ef10_get_privilege_mask(enp, &mask)) != 0)
1752                 goto fail10;
1753         encp->enc_privilege_mask = mask;
1754
1755         /* Get remaining controller-specific board config */
1756         if ((rc = enop->eno_board_cfg(enp)) != 0)
1757                 if (rc != EACCES)
1758                         goto fail11;
1759
1760         return (0);
1761
1762 fail11:
1763         EFSYS_PROBE(fail11);
1764 fail10:
1765         EFSYS_PROBE(fail10);
1766 fail9:
1767         EFSYS_PROBE(fail9);
1768 fail8:
1769         EFSYS_PROBE(fail8);
1770 fail7:
1771         EFSYS_PROBE(fail7);
1772 fail6:
1773         EFSYS_PROBE(fail6);
1774 fail5:
1775         EFSYS_PROBE(fail5);
1776 fail4:
1777         EFSYS_PROBE(fail4);
1778 fail3:
1779         EFSYS_PROBE(fail3);
1780 fail2:
1781         EFSYS_PROBE(fail2);
1782 fail1:
1783         EFSYS_PROBE1(fail1, efx_rc_t, rc);
1784
1785         return (rc);
1786 }
1787
1788         __checkReturn   efx_rc_t
1789 ef10_nic_probe(
1790         __in            efx_nic_t *enp)
1791 {
1792         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
1793         efx_drv_cfg_t *edcp = &(enp->en_drv_cfg);
1794         efx_rc_t rc;
1795
1796         EFSYS_ASSERT(enp->en_family == EFX_FAMILY_HUNTINGTON ||
1797             enp->en_family == EFX_FAMILY_MEDFORD ||
1798             enp->en_family == EFX_FAMILY_MEDFORD2);
1799
1800         /* Read and clear any assertion state */
1801         if ((rc = efx_mcdi_read_assertion(enp)) != 0)
1802                 goto fail1;
1803
1804         /* Exit the assertion handler */
1805         if ((rc = efx_mcdi_exit_assertion_handler(enp)) != 0)
1806                 if (rc != EACCES)
1807                         goto fail2;
1808
1809         if ((rc = efx_mcdi_drv_attach(enp, B_TRUE)) != 0)
1810                 goto fail3;
1811
1812         if ((rc = ef10_nic_board_cfg(enp)) != 0)
1813                 goto fail4;
1814
1815         /*
1816          * Set default driver config limits (based on board config).
1817          *
1818          * FIXME: For now allocate a fixed number of VIs which is likely to be
1819          * sufficient and small enough to allow multiple functions on the same
1820          * port.
1821          */
1822         edcp->edc_min_vi_count = edcp->edc_max_vi_count =
1823             MIN(128, MAX(encp->enc_rxq_limit, encp->enc_txq_limit));
1824
1825         /* The client driver must configure and enable PIO buffer support */
1826         edcp->edc_max_piobuf_count = 0;
1827         edcp->edc_pio_alloc_size = 0;
1828
1829 #if EFSYS_OPT_MAC_STATS
1830         /* Wipe the MAC statistics */
1831         if ((rc = efx_mcdi_mac_stats_clear(enp)) != 0)
1832                 goto fail5;
1833 #endif
1834
1835 #if EFSYS_OPT_LOOPBACK
1836         if ((rc = efx_mcdi_get_loopback_modes(enp)) != 0)
1837                 goto fail6;
1838 #endif
1839
1840 #if EFSYS_OPT_MON_STATS
1841         if ((rc = mcdi_mon_cfg_build(enp)) != 0) {
1842                 /* Unprivileged functions do not have access to sensors */
1843                 if (rc != EACCES)
1844                         goto fail7;
1845         }
1846 #endif
1847
1848         encp->enc_features = enp->en_features;
1849
1850         return (0);
1851
1852 #if EFSYS_OPT_MON_STATS
1853 fail7:
1854         EFSYS_PROBE(fail7);
1855 #endif
1856 #if EFSYS_OPT_LOOPBACK
1857 fail6:
1858         EFSYS_PROBE(fail6);
1859 #endif
1860 #if EFSYS_OPT_MAC_STATS
1861 fail5:
1862         EFSYS_PROBE(fail5);
1863 #endif
1864 fail4:
1865         EFSYS_PROBE(fail4);
1866 fail3:
1867         EFSYS_PROBE(fail3);
1868 fail2:
1869         EFSYS_PROBE(fail2);
1870 fail1:
1871         EFSYS_PROBE1(fail1, efx_rc_t, rc);
1872
1873         return (rc);
1874 }
1875
1876         __checkReturn   efx_rc_t
1877 ef10_nic_set_drv_limits(
1878         __inout         efx_nic_t *enp,
1879         __in            efx_drv_limits_t *edlp)
1880 {
1881         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
1882         efx_drv_cfg_t *edcp = &(enp->en_drv_cfg);
1883         uint32_t min_evq_count, max_evq_count;
1884         uint32_t min_rxq_count, max_rxq_count;
1885         uint32_t min_txq_count, max_txq_count;
1886         efx_rc_t rc;
1887
1888         if (edlp == NULL) {
1889                 rc = EINVAL;
1890                 goto fail1;
1891         }
1892
1893         /* Get minimum required and maximum usable VI limits */
1894         min_evq_count = MIN(edlp->edl_min_evq_count, encp->enc_evq_limit);
1895         min_rxq_count = MIN(edlp->edl_min_rxq_count, encp->enc_rxq_limit);
1896         min_txq_count = MIN(edlp->edl_min_txq_count, encp->enc_txq_limit);
1897
1898         edcp->edc_min_vi_count =
1899             MAX(min_evq_count, MAX(min_rxq_count, min_txq_count));
1900
1901         max_evq_count = MIN(edlp->edl_max_evq_count, encp->enc_evq_limit);
1902         max_rxq_count = MIN(edlp->edl_max_rxq_count, encp->enc_rxq_limit);
1903         max_txq_count = MIN(edlp->edl_max_txq_count, encp->enc_txq_limit);
1904
1905         edcp->edc_max_vi_count =
1906             MAX(max_evq_count, MAX(max_rxq_count, max_txq_count));
1907
1908         /*
1909          * Check limits for sub-allocated piobuf blocks.
1910          * PIO is optional, so don't fail if the limits are incorrect.
1911          */
1912         if ((encp->enc_piobuf_size == 0) ||
1913             (encp->enc_piobuf_limit == 0) ||
1914             (edlp->edl_min_pio_alloc_size == 0) ||
1915             (edlp->edl_min_pio_alloc_size > encp->enc_piobuf_size)) {
1916                 /* Disable PIO */
1917                 edcp->edc_max_piobuf_count = 0;
1918                 edcp->edc_pio_alloc_size = 0;
1919         } else {
1920                 uint32_t blk_size, blk_count, blks_per_piobuf;
1921
1922                 blk_size =
1923                     MAX(edlp->edl_min_pio_alloc_size,
1924                             encp->enc_piobuf_min_alloc_size);
1925
1926                 blks_per_piobuf = encp->enc_piobuf_size / blk_size;
1927                 EFSYS_ASSERT3U(blks_per_piobuf, <=, 32);
1928
1929                 blk_count = (encp->enc_piobuf_limit * blks_per_piobuf);
1930
1931                 /* A zero max pio alloc count means unlimited */
1932                 if ((edlp->edl_max_pio_alloc_count > 0) &&
1933                     (edlp->edl_max_pio_alloc_count < blk_count)) {
1934                         blk_count = edlp->edl_max_pio_alloc_count;
1935                 }
1936
1937                 edcp->edc_pio_alloc_size = blk_size;
1938                 edcp->edc_max_piobuf_count =
1939                     (blk_count + (blks_per_piobuf - 1)) / blks_per_piobuf;
1940         }
1941
1942         return (0);
1943
1944 fail1:
1945         EFSYS_PROBE1(fail1, efx_rc_t, rc);
1946
1947         return (rc);
1948 }
1949
1950
1951         __checkReturn   efx_rc_t
1952 ef10_nic_reset(
1953         __in            efx_nic_t *enp)
1954 {
1955         efx_mcdi_req_t req;
1956         uint8_t payload[MAX(MC_CMD_ENTITY_RESET_IN_LEN,
1957                             MC_CMD_ENTITY_RESET_OUT_LEN)];
1958         efx_rc_t rc;
1959
1960         /* ef10_nic_reset() is called to recover from BADASSERT failures. */
1961         if ((rc = efx_mcdi_read_assertion(enp)) != 0)
1962                 goto fail1;
1963         if ((rc = efx_mcdi_exit_assertion_handler(enp)) != 0)
1964                 goto fail2;
1965
1966         (void) memset(payload, 0, sizeof (payload));
1967         req.emr_cmd = MC_CMD_ENTITY_RESET;
1968         req.emr_in_buf = payload;
1969         req.emr_in_length = MC_CMD_ENTITY_RESET_IN_LEN;
1970         req.emr_out_buf = payload;
1971         req.emr_out_length = MC_CMD_ENTITY_RESET_OUT_LEN;
1972
1973         MCDI_IN_POPULATE_DWORD_1(req, ENTITY_RESET_IN_FLAG,
1974             ENTITY_RESET_IN_FUNCTION_RESOURCE_RESET, 1);
1975
1976         efx_mcdi_execute(enp, &req);
1977
1978         if (req.emr_rc != 0) {
1979                 rc = req.emr_rc;
1980                 goto fail3;
1981         }
1982
1983         /* Clear RX/TX DMA queue errors */
1984         enp->en_reset_flags &= ~(EFX_RESET_RXQ_ERR | EFX_RESET_TXQ_ERR);
1985
1986         return (0);
1987
1988 fail3:
1989         EFSYS_PROBE(fail3);
1990 fail2:
1991         EFSYS_PROBE(fail2);
1992 fail1:
1993         EFSYS_PROBE1(fail1, efx_rc_t, rc);
1994
1995         return (rc);
1996 }
1997
1998         __checkReturn   efx_rc_t
1999 ef10_nic_init(
2000         __in            efx_nic_t *enp)
2001 {
2002         efx_drv_cfg_t *edcp = &(enp->en_drv_cfg);
2003         uint32_t min_vi_count, max_vi_count;
2004         uint32_t vi_count, vi_base, vi_shift;
2005         uint32_t i;
2006         uint32_t retry;
2007         uint32_t delay_us;
2008         uint32_t vi_window_size;
2009         efx_rc_t rc;
2010
2011         EFSYS_ASSERT(enp->en_family == EFX_FAMILY_HUNTINGTON ||
2012             enp->en_family == EFX_FAMILY_MEDFORD ||
2013             enp->en_family == EFX_FAMILY_MEDFORD2);
2014
2015         /* Enable reporting of some events (e.g. link change) */
2016         if ((rc = efx_mcdi_log_ctrl(enp)) != 0)
2017                 goto fail1;
2018
2019         /* Allocate (optional) on-chip PIO buffers */
2020         ef10_nic_alloc_piobufs(enp, edcp->edc_max_piobuf_count);
2021
2022         /*
2023          * For best performance, PIO writes should use a write-combined
2024          * (WC) memory mapping. Using a separate WC mapping for the PIO
2025          * aperture of each VI would be a burden to drivers (and not
2026          * possible if the host page size is >4Kbyte).
2027          *
2028          * To avoid this we use a single uncached (UC) mapping for VI
2029          * register access, and a single WC mapping for extra VIs used
2030          * for PIO writes.
2031          *
2032          * Each piobuf must be linked to a VI in the WC mapping, and to
2033          * each VI that is using a sub-allocated block from the piobuf.
2034          */
2035         min_vi_count = edcp->edc_min_vi_count;
2036         max_vi_count =
2037             edcp->edc_max_vi_count + enp->en_arch.ef10.ena_piobuf_count;
2038
2039         /* Ensure that the previously attached driver's VIs are freed */
2040         if ((rc = efx_mcdi_free_vis(enp)) != 0)
2041                 goto fail2;
2042
2043         /*
2044          * Reserve VI resources (EVQ+RXQ+TXQ) for this PCIe function. If this
2045          * fails then retrying the request for fewer VI resources may succeed.
2046          */
2047         vi_count = 0;
2048         if ((rc = efx_mcdi_alloc_vis(enp, min_vi_count, max_vi_count,
2049                     &vi_base, &vi_count, &vi_shift)) != 0)
2050                 goto fail3;
2051
2052         EFSYS_PROBE2(vi_alloc, uint32_t, vi_base, uint32_t, vi_count);
2053
2054         if (vi_count < min_vi_count) {
2055                 rc = ENOMEM;
2056                 goto fail4;
2057         }
2058
2059         enp->en_arch.ef10.ena_vi_base = vi_base;
2060         enp->en_arch.ef10.ena_vi_count = vi_count;
2061         enp->en_arch.ef10.ena_vi_shift = vi_shift;
2062
2063         if (vi_count < min_vi_count + enp->en_arch.ef10.ena_piobuf_count) {
2064                 /* Not enough extra VIs to map piobufs */
2065                 ef10_nic_free_piobufs(enp);
2066         }
2067
2068         enp->en_arch.ef10.ena_pio_write_vi_base =
2069             vi_count - enp->en_arch.ef10.ena_piobuf_count;
2070
2071         EFSYS_ASSERT3U(enp->en_nic_cfg.enc_vi_window_shift, !=,
2072             EFX_VI_WINDOW_SHIFT_INVALID);
2073         EFSYS_ASSERT3U(enp->en_nic_cfg.enc_vi_window_shift, <=,
2074             EFX_VI_WINDOW_SHIFT_64K);
2075         vi_window_size = 1U << enp->en_nic_cfg.enc_vi_window_shift;
2076
2077         /* Save UC memory mapping details */
2078         enp->en_arch.ef10.ena_uc_mem_map_offset = 0;
2079         if (enp->en_arch.ef10.ena_piobuf_count > 0) {
2080                 enp->en_arch.ef10.ena_uc_mem_map_size =
2081                     (vi_window_size *
2082                     enp->en_arch.ef10.ena_pio_write_vi_base);
2083         } else {
2084                 enp->en_arch.ef10.ena_uc_mem_map_size =
2085                     (vi_window_size *
2086                     enp->en_arch.ef10.ena_vi_count);
2087         }
2088
2089         /* Save WC memory mapping details */
2090         enp->en_arch.ef10.ena_wc_mem_map_offset =
2091             enp->en_arch.ef10.ena_uc_mem_map_offset +
2092             enp->en_arch.ef10.ena_uc_mem_map_size;
2093
2094         enp->en_arch.ef10.ena_wc_mem_map_size =
2095             (vi_window_size *
2096             enp->en_arch.ef10.ena_piobuf_count);
2097
2098         /* Link piobufs to extra VIs in WC mapping */
2099         if (enp->en_arch.ef10.ena_piobuf_count > 0) {
2100                 for (i = 0; i < enp->en_arch.ef10.ena_piobuf_count; i++) {
2101                         rc = efx_mcdi_link_piobuf(enp,
2102                             enp->en_arch.ef10.ena_pio_write_vi_base + i,
2103                             enp->en_arch.ef10.ena_piobuf_handle[i]);
2104                         if (rc != 0)
2105                                 break;
2106                 }
2107         }
2108
2109         /*
2110          * Allocate a vAdaptor attached to our upstream vPort/pPort.
2111          *
2112          * On a VF, this may fail with MC_CMD_ERR_NO_EVB_PORT (ENOENT) if the PF
2113          * driver has yet to bring up the EVB port. See bug 56147. In this case,
2114          * retry the request several times after waiting a while. The wait time
2115          * between retries starts small (10ms) and exponentially increases.
2116          * Total wait time is a little over two seconds. Retry logic in the
2117          * client driver may mean this whole loop is repeated if it continues to
2118          * fail.
2119          */
2120         retry = 0;
2121         delay_us = 10000;
2122         while ((rc = efx_mcdi_vadaptor_alloc(enp, EVB_PORT_ID_ASSIGNED)) != 0) {
2123                 if (EFX_PCI_FUNCTION_IS_PF(&enp->en_nic_cfg) ||
2124                     (rc != ENOENT)) {
2125                         /*
2126                          * Do not retry alloc for PF, or for other errors on
2127                          * a VF.
2128                          */
2129                         goto fail5;
2130                 }
2131
2132                 /* VF startup before PF is ready. Retry allocation. */
2133                 if (retry > 5) {
2134                         /* Too many attempts */
2135                         rc = EINVAL;
2136                         goto fail6;
2137                 }
2138                 EFSYS_PROBE1(mcdi_no_evb_port_retry, int, retry);
2139                 EFSYS_SLEEP(delay_us);
2140                 retry++;
2141                 if (delay_us < 500000)
2142                         delay_us <<= 2;
2143         }
2144
2145         enp->en_vport_id = EVB_PORT_ID_ASSIGNED;
2146         enp->en_nic_cfg.enc_mcdi_max_payload_length = MCDI_CTL_SDU_LEN_MAX_V2;
2147
2148         return (0);
2149
2150 fail6:
2151         EFSYS_PROBE(fail6);
2152 fail5:
2153         EFSYS_PROBE(fail5);
2154 fail4:
2155         EFSYS_PROBE(fail4);
2156 fail3:
2157         EFSYS_PROBE(fail3);
2158 fail2:
2159         EFSYS_PROBE(fail2);
2160
2161         ef10_nic_free_piobufs(enp);
2162
2163 fail1:
2164         EFSYS_PROBE1(fail1, efx_rc_t, rc);
2165
2166         return (rc);
2167 }
2168
2169         __checkReturn   efx_rc_t
2170 ef10_nic_get_vi_pool(
2171         __in            efx_nic_t *enp,
2172         __out           uint32_t *vi_countp)
2173 {
2174         EFSYS_ASSERT(enp->en_family == EFX_FAMILY_HUNTINGTON ||
2175             enp->en_family == EFX_FAMILY_MEDFORD ||
2176             enp->en_family == EFX_FAMILY_MEDFORD2);
2177
2178         /*
2179          * Report VIs that the client driver can use.
2180          * Do not include VIs used for PIO buffer writes.
2181          */
2182         *vi_countp = enp->en_arch.ef10.ena_pio_write_vi_base;
2183
2184         return (0);
2185 }
2186
2187         __checkReturn   efx_rc_t
2188 ef10_nic_get_bar_region(
2189         __in            efx_nic_t *enp,
2190         __in            efx_nic_region_t region,
2191         __out           uint32_t *offsetp,
2192         __out           size_t *sizep)
2193 {
2194         efx_rc_t rc;
2195
2196         EFSYS_ASSERT(enp->en_family == EFX_FAMILY_HUNTINGTON ||
2197             enp->en_family == EFX_FAMILY_MEDFORD ||
2198             enp->en_family == EFX_FAMILY_MEDFORD2);
2199
2200         /*
2201          * TODO: Specify host memory mapping alignment and granularity
2202          * in efx_drv_limits_t so that they can be taken into account
2203          * when allocating extra VIs for PIO writes.
2204          */
2205         switch (region) {
2206         case EFX_REGION_VI:
2207                 /* UC mapped memory BAR region for VI registers */
2208                 *offsetp = enp->en_arch.ef10.ena_uc_mem_map_offset;
2209                 *sizep = enp->en_arch.ef10.ena_uc_mem_map_size;
2210                 break;
2211
2212         case EFX_REGION_PIO_WRITE_VI:
2213                 /* WC mapped memory BAR region for piobuf writes */
2214                 *offsetp = enp->en_arch.ef10.ena_wc_mem_map_offset;
2215                 *sizep = enp->en_arch.ef10.ena_wc_mem_map_size;
2216                 break;
2217
2218         default:
2219                 rc = EINVAL;
2220                 goto fail1;
2221         }
2222
2223         return (0);
2224
2225 fail1:
2226         EFSYS_PROBE1(fail1, efx_rc_t, rc);
2227
2228         return (rc);
2229 }
2230
2231                         void
2232 ef10_nic_fini(
2233         __in            efx_nic_t *enp)
2234 {
2235         uint32_t i;
2236         efx_rc_t rc;
2237
2238         (void) efx_mcdi_vadaptor_free(enp, enp->en_vport_id);
2239         enp->en_vport_id = 0;
2240
2241         /* Unlink piobufs from extra VIs in WC mapping */
2242         if (enp->en_arch.ef10.ena_piobuf_count > 0) {
2243                 for (i = 0; i < enp->en_arch.ef10.ena_piobuf_count; i++) {
2244                         rc = efx_mcdi_unlink_piobuf(enp,
2245                             enp->en_arch.ef10.ena_pio_write_vi_base + i);
2246                         if (rc != 0)
2247                                 break;
2248                 }
2249         }
2250
2251         ef10_nic_free_piobufs(enp);
2252
2253         (void) efx_mcdi_free_vis(enp);
2254         enp->en_arch.ef10.ena_vi_count = 0;
2255 }
2256
2257                         void
2258 ef10_nic_unprobe(
2259         __in            efx_nic_t *enp)
2260 {
2261 #if EFSYS_OPT_MON_STATS
2262         mcdi_mon_cfg_free(enp);
2263 #endif /* EFSYS_OPT_MON_STATS */
2264         (void) efx_mcdi_drv_attach(enp, B_FALSE);
2265 }
2266
2267 #if EFSYS_OPT_DIAG
2268
2269         __checkReturn   efx_rc_t
2270 ef10_nic_register_test(
2271         __in            efx_nic_t *enp)
2272 {
2273         efx_rc_t rc;
2274
2275         /* FIXME */
2276         _NOTE(ARGUNUSED(enp))
2277         _NOTE(CONSTANTCONDITION)
2278         if (B_FALSE) {
2279                 rc = ENOTSUP;
2280                 goto fail1;
2281         }
2282         /* FIXME */
2283
2284         return (0);
2285
2286 fail1:
2287         EFSYS_PROBE1(fail1, efx_rc_t, rc);
2288
2289         return (rc);
2290 }
2291
2292 #endif  /* EFSYS_OPT_DIAG */
2293
2294
2295 #endif  /* EFSYS_OPT_HUNTINGTON || EFSYS_OPT_MEDFORD || EFSYS_OPT_MEDFORD2 */