drivers/net/sfc/base/ef10_nic.c

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  *
   3  * Copyright (c) 2012-2018 Solarflare Communications Inc.
   4  * All rights reserved.
   5  */
   6
   7 #include "efx.h"
   8 #include "efx_impl.h"
   9 #if EFSYS_OPT_MON_MCDI
  10 #include "mcdi_mon.h"
  11 #endif
  12
  13 #if EFSYS_OPT_HUNTINGTON || EFSYS_OPT_MEDFORD || EFSYS_OPT_MEDFORD2
  14
  15 #include "ef10_tlv_layout.h"
  16
  17         __checkReturn   efx_rc_t
  18 efx_mcdi_get_port_assignment(
  19         __in            efx_nic_t *enp,
  20         __out           uint32_t *portp)
  21 {
  22         efx_mcdi_req_t req;
  23         uint8_t payload[MAX(MC_CMD_GET_PORT_ASSIGNMENT_IN_LEN,
  24                             MC_CMD_GET_PORT_ASSIGNMENT_OUT_LEN)];
  25         efx_rc_t rc;
  26
  27         EFSYS_ASSERT(enp->en_family == EFX_FAMILY_HUNTINGTON ||
  28             enp->en_family == EFX_FAMILY_MEDFORD ||
  29             enp->en_family == EFX_FAMILY_MEDFORD2);
  30
  31         (void) memset(payload, 0, sizeof (payload));
  32         req.emr_cmd = MC_CMD_GET_PORT_ASSIGNMENT;
  33         req.emr_in_buf = payload;
  34         req.emr_in_length = MC_CMD_GET_PORT_ASSIGNMENT_IN_LEN;
  35         req.emr_out_buf = payload;
  36         req.emr_out_length = MC_CMD_GET_PORT_ASSIGNMENT_OUT_LEN;
  37
  38         efx_mcdi_execute(enp, &req);
  39
  40         if (req.emr_rc != 0) {
  41                 rc = req.emr_rc;
  42                 goto fail1;
  43         }
  44
  45         if (req.emr_out_length_used < MC_CMD_GET_PORT_ASSIGNMENT_OUT_LEN) {
  46                 rc = EMSGSIZE;
  47                 goto fail2;
  48         }
  49
  50         *portp = MCDI_OUT_DWORD(req, GET_PORT_ASSIGNMENT_OUT_PORT);
  51
  52         return (0);
  53
  54 fail2:
  55         EFSYS_PROBE(fail2);
  56 fail1:
  57         EFSYS_PROBE1(fail1, efx_rc_t, rc);
  58
  59         return (rc);
  60 }
  61
  62         __checkReturn   efx_rc_t
  63 efx_mcdi_get_port_modes(
  64         __in            efx_nic_t *enp,
  65         __out           uint32_t *modesp,
  66         __out_opt       uint32_t *current_modep)
  67 {
  68         efx_mcdi_req_t req;
  69         uint8_t payload[MAX(MC_CMD_GET_PORT_MODES_IN_LEN,
  70                             MC_CMD_GET_PORT_MODES_OUT_LEN)];
  71         efx_rc_t rc;
  72
  73         EFSYS_ASSERT(enp->en_family == EFX_FAMILY_HUNTINGTON ||
  74             enp->en_family == EFX_FAMILY_MEDFORD ||
  75             enp->en_family == EFX_FAMILY_MEDFORD2);
  76
  77         (void) memset(payload, 0, sizeof (payload));
  78         req.emr_cmd = MC_CMD_GET_PORT_MODES;
  79         req.emr_in_buf = payload;
  80         req.emr_in_length = MC_CMD_GET_PORT_MODES_IN_LEN;
  81         req.emr_out_buf = payload;
  82         req.emr_out_length = MC_CMD_GET_PORT_MODES_OUT_LEN;
  83
  84         efx_mcdi_execute(enp, &req);
  85
  86         if (req.emr_rc != 0) {
  87                 rc = req.emr_rc;
  88                 goto fail1;
  89         }
  90
  91         /*
  92          * Require only Modes and DefaultMode fields, unless the current mode
  93          * was requested (CurrentMode field was added for Medford).
  94          */
  95         if (req.emr_out_length_used <
  96             MC_CMD_GET_PORT_MODES_OUT_CURRENT_MODE_OFST) {
  97                 rc = EMSGSIZE;
  98                 goto fail2;
  99         }
 100         if ((current_modep != NULL) && (req.emr_out_length_used <
 101             MC_CMD_GET_PORT_MODES_OUT_CURRENT_MODE_OFST + 4)) {
 102                 rc = EMSGSIZE;
 103                 goto fail3;
 104         }
 105
 106         *modesp = MCDI_OUT_DWORD(req, GET_PORT_MODES_OUT_MODES);
 107
 108         if (current_modep != NULL) {
 109                 *current_modep = MCDI_OUT_DWORD(req,
 110                                             GET_PORT_MODES_OUT_CURRENT_MODE);
 111         }
 112
 113         return (0);
 114
 115 fail3:
 116         EFSYS_PROBE(fail3);
 117 fail2:
 118         EFSYS_PROBE(fail2);
 119 fail1:
 120         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 121
 122         return (rc);
 123 }
 124
 125         __checkReturn   efx_rc_t
 126 ef10_nic_get_port_mode_bandwidth(
 127         __in            uint32_t port_mode,
 128         __out           uint32_t *bandwidth_mbpsp)
 129 {
 130         uint32_t bandwidth;
 131         efx_rc_t rc;
 132
 133         switch (port_mode) {
 134         case TLV_PORT_MODE_10G:
 135                 bandwidth = 10000;
 136                 break;
 137         case TLV_PORT_MODE_10G_10G:
 138                 bandwidth = 10000 * 2;
 139                 break;
 140         case TLV_PORT_MODE_10G_10G_10G_10G:
 141         case TLV_PORT_MODE_10G_10G_10G_10G_Q:
 142         case TLV_PORT_MODE_10G_10G_10G_10G_Q1_Q2:
 143         case TLV_PORT_MODE_10G_10G_10G_10G_Q2:
 144                 bandwidth = 10000 * 4;
 145                 break;
 146         case TLV_PORT_MODE_40G:
 147                 bandwidth = 40000;
 148                 break;
 149         case TLV_PORT_MODE_40G_40G:
 150                 bandwidth = 40000 * 2;
 151                 break;
 152         case TLV_PORT_MODE_40G_10G_10G:
 153         case TLV_PORT_MODE_10G_10G_40G:
 154                 bandwidth = 40000 + (10000 * 2);
 155                 break;
 156         default:
 157                 rc = EINVAL;
 158                 goto fail1;
 159         }
 160
 161         *bandwidth_mbpsp = bandwidth;
 162
 163         return (0);
 164
 165 fail1:
 166         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 167
 168         return (rc);
 169 }
 170
 171 static  __checkReturn           efx_rc_t
 172 efx_mcdi_vadaptor_alloc(
 173         __in                    efx_nic_t *enp,
 174         __in                    uint32_t port_id)
 175 {
 176         efx_mcdi_req_t req;
 177         uint8_t payload[MAX(MC_CMD_VADAPTOR_ALLOC_IN_LEN,
 178                             MC_CMD_VADAPTOR_ALLOC_OUT_LEN)];
 179         efx_rc_t rc;
 180
 181         EFSYS_ASSERT3U(enp->en_vport_id, ==, EVB_PORT_ID_NULL);
 182
 183         (void) memset(payload, 0, sizeof (payload));
 184         req.emr_cmd = MC_CMD_VADAPTOR_ALLOC;
 185         req.emr_in_buf = payload;
 186         req.emr_in_length = MC_CMD_VADAPTOR_ALLOC_IN_LEN;
 187         req.emr_out_buf = payload;
 188         req.emr_out_length = MC_CMD_VADAPTOR_ALLOC_OUT_LEN;
 189
 190         MCDI_IN_SET_DWORD(req, VADAPTOR_ALLOC_IN_UPSTREAM_PORT_ID, port_id);
 191         MCDI_IN_POPULATE_DWORD_1(req, VADAPTOR_ALLOC_IN_FLAGS,
 192             VADAPTOR_ALLOC_IN_FLAG_PERMIT_SET_MAC_WHEN_FILTERS_INSTALLED,
 193             enp->en_nic_cfg.enc_allow_set_mac_with_installed_filters ? 1 : 0);
 194
 195         efx_mcdi_execute(enp, &req);
 196
 197         if (req.emr_rc != 0) {
 198                 rc = req.emr_rc;
 199                 goto fail1;
 200         }
 201
 202         return (0);
 203
 204 fail1:
 205         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 206
 207         return (rc);
 208 }
 209
 210 static  __checkReturn           efx_rc_t
 211 efx_mcdi_vadaptor_free(
 212         __in                    efx_nic_t *enp,
 213         __in                    uint32_t port_id)
 214 {
 215         efx_mcdi_req_t req;
 216         uint8_t payload[MAX(MC_CMD_VADAPTOR_FREE_IN_LEN,
 217                             MC_CMD_VADAPTOR_FREE_OUT_LEN)];
 218         efx_rc_t rc;
 219
 220         (void) memset(payload, 0, sizeof (payload));
 221         req.emr_cmd = MC_CMD_VADAPTOR_FREE;
 222         req.emr_in_buf = payload;
 223         req.emr_in_length = MC_CMD_VADAPTOR_FREE_IN_LEN;
 224         req.emr_out_buf = payload;
 225         req.emr_out_length = MC_CMD_VADAPTOR_FREE_OUT_LEN;
 226
 227         MCDI_IN_SET_DWORD(req, VADAPTOR_FREE_IN_UPSTREAM_PORT_ID, port_id);
 228
 229         efx_mcdi_execute(enp, &req);
 230
 231         if (req.emr_rc != 0) {
 232                 rc = req.emr_rc;
 233                 goto fail1;
 234         }
 235
 236         return (0);
 237
 238 fail1:
 239         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 240
 241         return (rc);
 242 }
 243
 244         __checkReturn   efx_rc_t
 245 efx_mcdi_get_mac_address_pf(
 246         __in                    efx_nic_t *enp,
 247         __out_ecount_opt(6)     uint8_t mac_addrp[6])
 248 {
 249         efx_mcdi_req_t req;
 250         uint8_t payload[MAX(MC_CMD_GET_MAC_ADDRESSES_IN_LEN,
 251                             MC_CMD_GET_MAC_ADDRESSES_OUT_LEN)];
 252         efx_rc_t rc;
 253
 254         EFSYS_ASSERT(enp->en_family == EFX_FAMILY_HUNTINGTON ||
 255             enp->en_family == EFX_FAMILY_MEDFORD ||
 256             enp->en_family == EFX_FAMILY_MEDFORD2);
 257
 258         (void) memset(payload, 0, sizeof (payload));
 259         req.emr_cmd = MC_CMD_GET_MAC_ADDRESSES;
 260         req.emr_in_buf = payload;
 261         req.emr_in_length = MC_CMD_GET_MAC_ADDRESSES_IN_LEN;
 262         req.emr_out_buf = payload;
 263         req.emr_out_length = MC_CMD_GET_MAC_ADDRESSES_OUT_LEN;
 264
 265         efx_mcdi_execute(enp, &req);
 266
 267         if (req.emr_rc != 0) {
 268                 rc = req.emr_rc;
 269                 goto fail1;
 270         }
 271
 272         if (req.emr_out_length_used < MC_CMD_GET_MAC_ADDRESSES_OUT_LEN) {
 273                 rc = EMSGSIZE;
 274                 goto fail2;
 275         }
 276
 277         if (MCDI_OUT_DWORD(req, GET_MAC_ADDRESSES_OUT_MAC_COUNT) < 1) {
 278                 rc = ENOENT;
 279                 goto fail3;
 280         }
 281
 282         if (mac_addrp != NULL) {
 283                 uint8_t *addrp;
 284
 285                 addrp = MCDI_OUT2(req, uint8_t,
 286                     GET_MAC_ADDRESSES_OUT_MAC_ADDR_BASE);
 287
 288                 EFX_MAC_ADDR_COPY(mac_addrp, addrp);
 289         }
 290
 291         return (0);
 292
 293 fail3:
 294         EFSYS_PROBE(fail3);
 295 fail2:
 296         EFSYS_PROBE(fail2);
 297 fail1:
 298         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 299
 300         return (rc);
 301 }
 302
 303         __checkReturn   efx_rc_t
 304 efx_mcdi_get_mac_address_vf(
 305         __in                    efx_nic_t *enp,
 306         __out_ecount_opt(6)     uint8_t mac_addrp[6])
 307 {
 308         efx_mcdi_req_t req;
 309         uint8_t payload[MAX(MC_CMD_VPORT_GET_MAC_ADDRESSES_IN_LEN,
 310                             MC_CMD_VPORT_GET_MAC_ADDRESSES_OUT_LENMAX)];
 311         efx_rc_t rc;
 312
 313         EFSYS_ASSERT(enp->en_family == EFX_FAMILY_HUNTINGTON ||
 314             enp->en_family == EFX_FAMILY_MEDFORD ||
 315             enp->en_family == EFX_FAMILY_MEDFORD2);
 316
 317         (void) memset(payload, 0, sizeof (payload));
 318         req.emr_cmd = MC_CMD_VPORT_GET_MAC_ADDRESSES;
 319         req.emr_in_buf = payload;
 320         req.emr_in_length = MC_CMD_VPORT_GET_MAC_ADDRESSES_IN_LEN;
 321         req.emr_out_buf = payload;
 322         req.emr_out_length = MC_CMD_VPORT_GET_MAC_ADDRESSES_OUT_LENMAX;
 323
 324         MCDI_IN_SET_DWORD(req, VPORT_GET_MAC_ADDRESSES_IN_VPORT_ID,
 325             EVB_PORT_ID_ASSIGNED);
 326
 327         efx_mcdi_execute(enp, &req);
 328
 329         if (req.emr_rc != 0) {
 330                 rc = req.emr_rc;
 331                 goto fail1;
 332         }
 333
 334         if (req.emr_out_length_used <
 335             MC_CMD_VPORT_GET_MAC_ADDRESSES_OUT_LENMIN) {
 336                 rc = EMSGSIZE;
 337                 goto fail2;
 338         }
 339
 340         if (MCDI_OUT_DWORD(req,
 341                 VPORT_GET_MAC_ADDRESSES_OUT_MACADDR_COUNT) < 1) {
 342                 rc = ENOENT;
 343                 goto fail3;
 344         }
 345
 346         if (mac_addrp != NULL) {
 347                 uint8_t *addrp;
 348
 349                 addrp = MCDI_OUT2(req, uint8_t,
 350                     VPORT_GET_MAC_ADDRESSES_OUT_MACADDR);
 351
 352                 EFX_MAC_ADDR_COPY(mac_addrp, addrp);
 353         }
 354
 355         return (0);
 356
 357 fail3:
 358         EFSYS_PROBE(fail3);
 359 fail2:
 360         EFSYS_PROBE(fail2);
 361 fail1:
 362         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 363
 364         return (rc);
 365 }
 366
 367         __checkReturn   efx_rc_t
 368 efx_mcdi_get_clock(
 369         __in            efx_nic_t *enp,
 370         __out           uint32_t *sys_freqp,
 371         __out           uint32_t *dpcpu_freqp)
 372 {
 373         efx_mcdi_req_t req;
 374         uint8_t payload[MAX(MC_CMD_GET_CLOCK_IN_LEN,
 375                             MC_CMD_GET_CLOCK_OUT_LEN)];
 376         efx_rc_t rc;
 377
 378         EFSYS_ASSERT(enp->en_family == EFX_FAMILY_HUNTINGTON ||
 379             enp->en_family == EFX_FAMILY_MEDFORD ||
 380             enp->en_family == EFX_FAMILY_MEDFORD2);
 381
 382         (void) memset(payload, 0, sizeof (payload));
 383         req.emr_cmd = MC_CMD_GET_CLOCK;
 384         req.emr_in_buf = payload;
 385         req.emr_in_length = MC_CMD_GET_CLOCK_IN_LEN;
 386         req.emr_out_buf = payload;
 387         req.emr_out_length = MC_CMD_GET_CLOCK_OUT_LEN;
 388
 389         efx_mcdi_execute(enp, &req);
 390
 391         if (req.emr_rc != 0) {
 392                 rc = req.emr_rc;
 393                 goto fail1;
 394         }
 395
 396         if (req.emr_out_length_used < MC_CMD_GET_CLOCK_OUT_LEN) {
 397                 rc = EMSGSIZE;
 398                 goto fail2;
 399         }
 400
 401         *sys_freqp = MCDI_OUT_DWORD(req, GET_CLOCK_OUT_SYS_FREQ);
 402         if (*sys_freqp == 0) {
 403                 rc = EINVAL;
 404                 goto fail3;
 405         }
 406         *dpcpu_freqp = MCDI_OUT_DWORD(req, GET_CLOCK_OUT_DPCPU_FREQ);
 407         if (*dpcpu_freqp == 0) {
 408                 rc = EINVAL;
 409                 goto fail4;
 410         }
 411
 412         return (0);
 413
 414 fail4:
 415         EFSYS_PROBE(fail4);
 416 fail3:
 417         EFSYS_PROBE(fail3);
 418 fail2:
 419         EFSYS_PROBE(fail2);
 420 fail1:
 421         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 422
 423         return (rc);
 424 }
 425
 426         __checkReturn   efx_rc_t
 427 efx_mcdi_get_rxdp_config(
 428         __in            efx_nic_t *enp,
 429         __out           uint32_t *end_paddingp)
 430 {
 431         efx_mcdi_req_t req;
 432         uint8_t payload[MAX(MC_CMD_GET_RXDP_CONFIG_IN_LEN,
 433                             MC_CMD_GET_RXDP_CONFIG_OUT_LEN)];
 434         uint32_t end_padding;
 435         efx_rc_t rc;
 436
 437         memset(payload, 0, sizeof (payload));
 438         req.emr_cmd = MC_CMD_GET_RXDP_CONFIG;
 439         req.emr_in_buf = payload;
 440         req.emr_in_length = MC_CMD_GET_RXDP_CONFIG_IN_LEN;
 441         req.emr_out_buf = payload;
 442         req.emr_out_length = MC_CMD_GET_RXDP_CONFIG_OUT_LEN;
 443
 444         efx_mcdi_execute(enp, &req);
 445         if (req.emr_rc != 0) {
 446                 rc = req.emr_rc;
 447                 goto fail1;
 448         }
 449
 450         if (MCDI_OUT_DWORD_FIELD(req, GET_RXDP_CONFIG_OUT_DATA,
 451                                     GET_RXDP_CONFIG_OUT_PAD_HOST_DMA) == 0) {
 452                 /* RX DMA end padding is disabled */
 453                 end_padding = 0;
 454         } else {
 455                 switch (MCDI_OUT_DWORD_FIELD(req, GET_RXDP_CONFIG_OUT_DATA,
 456                                             GET_RXDP_CONFIG_OUT_PAD_HOST_LEN)) {
 457                 case MC_CMD_SET_RXDP_CONFIG_IN_PAD_HOST_64:
 458                         end_padding = 64;
 459                         break;
 460                 case MC_CMD_SET_RXDP_CONFIG_IN_PAD_HOST_128:
 461                         end_padding = 128;
 462                         break;
 463                 case MC_CMD_SET_RXDP_CONFIG_IN_PAD_HOST_256:
 464                         end_padding = 256;
 465                         break;
 466                 default:
 467                         rc = ENOTSUP;
 468                         goto fail2;
 469                 }
 470         }
 471
 472         *end_paddingp = end_padding;
 473
 474         return (0);
 475
 476 fail2:
 477         EFSYS_PROBE(fail2);
 478 fail1:
 479         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 480
 481         return (rc);
 482 }
 483
 484         __checkReturn   efx_rc_t
 485 efx_mcdi_get_vector_cfg(
 486         __in            efx_nic_t *enp,
 487         __out_opt       uint32_t *vec_basep,
 488         __out_opt       uint32_t *pf_nvecp,
 489         __out_opt       uint32_t *vf_nvecp)
 490 {
 491         efx_mcdi_req_t req;
 492         uint8_t payload[MAX(MC_CMD_GET_VECTOR_CFG_IN_LEN,
 493                             MC_CMD_GET_VECTOR_CFG_OUT_LEN)];
 494         efx_rc_t rc;
 495
 496         (void) memset(payload, 0, sizeof (payload));
 497         req.emr_cmd = MC_CMD_GET_VECTOR_CFG;
 498         req.emr_in_buf = payload;
 499         req.emr_in_length = MC_CMD_GET_VECTOR_CFG_IN_LEN;
 500         req.emr_out_buf = payload;
 501         req.emr_out_length = MC_CMD_GET_VECTOR_CFG_OUT_LEN;
 502
 503         efx_mcdi_execute(enp, &req);
 504
 505         if (req.emr_rc != 0) {
 506                 rc = req.emr_rc;
 507                 goto fail1;
 508         }
 509
 510         if (req.emr_out_length_used < MC_CMD_GET_VECTOR_CFG_OUT_LEN) {
 511                 rc = EMSGSIZE;
 512                 goto fail2;
 513         }
 514
 515         if (vec_basep != NULL)
 516                 *vec_basep = MCDI_OUT_DWORD(req, GET_VECTOR_CFG_OUT_VEC_BASE);
 517         if (pf_nvecp != NULL)
 518                 *pf_nvecp = MCDI_OUT_DWORD(req, GET_VECTOR_CFG_OUT_VECS_PER_PF);
 519         if (vf_nvecp != NULL)
 520                 *vf_nvecp = MCDI_OUT_DWORD(req, GET_VECTOR_CFG_OUT_VECS_PER_VF);
 521
 522         return (0);
 523
 524 fail2:
 525         EFSYS_PROBE(fail2);
 526 fail1:
 527         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 528
 529         return (rc);
 530 }
 531
 532 static  __checkReturn   efx_rc_t
 533 efx_mcdi_alloc_vis(
 534         __in            efx_nic_t *enp,
 535         __in            uint32_t min_vi_count,
 536         __in            uint32_t max_vi_count,
 537         __out           uint32_t *vi_basep,
 538         __out           uint32_t *vi_countp,
 539         __out           uint32_t *vi_shiftp)
 540 {
 541         efx_mcdi_req_t req;
 542         uint8_t payload[MAX(MC_CMD_ALLOC_VIS_IN_LEN,
 543                             MC_CMD_ALLOC_VIS_EXT_OUT_LEN)];
 544         efx_rc_t rc;
 545
 546         if (vi_countp == NULL) {
 547                 rc = EINVAL;
 548                 goto fail1;
 549         }
 550
 551         (void) memset(payload, 0, sizeof (payload));
 552         req.emr_cmd = MC_CMD_ALLOC_VIS;
 553         req.emr_in_buf = payload;
 554         req.emr_in_length = MC_CMD_ALLOC_VIS_IN_LEN;
 555         req.emr_out_buf = payload;
 556         req.emr_out_length = MC_CMD_ALLOC_VIS_EXT_OUT_LEN;
 557
 558         MCDI_IN_SET_DWORD(req, ALLOC_VIS_IN_MIN_VI_COUNT, min_vi_count);
 559         MCDI_IN_SET_DWORD(req, ALLOC_VIS_IN_MAX_VI_COUNT, max_vi_count);
 560
 561         efx_mcdi_execute(enp, &req);
 562
 563         if (req.emr_rc != 0) {
 564                 rc = req.emr_rc;
 565                 goto fail2;
 566         }
 567
 568         if (req.emr_out_length_used < MC_CMD_ALLOC_VIS_OUT_LEN) {
 569                 rc = EMSGSIZE;
 570                 goto fail3;
 571         }
 572
 573         *vi_basep = MCDI_OUT_DWORD(req, ALLOC_VIS_OUT_VI_BASE);
 574         *vi_countp = MCDI_OUT_DWORD(req, ALLOC_VIS_OUT_VI_COUNT);
 575
 576         /* Report VI_SHIFT if available (always zero for Huntington) */
 577         if (req.emr_out_length_used < MC_CMD_ALLOC_VIS_EXT_OUT_LEN)
 578                 *vi_shiftp = 0;
 579         else
 580                 *vi_shiftp = MCDI_OUT_DWORD(req, ALLOC_VIS_EXT_OUT_VI_SHIFT);
 581
 582         return (0);
 583
 584 fail3:
 585         EFSYS_PROBE(fail3);
 586 fail2:
 587         EFSYS_PROBE(fail2);
 588 fail1:
 589         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 590
 591         return (rc);
 592 }
 593
 594
 595 static  __checkReturn   efx_rc_t
 596 efx_mcdi_free_vis(
 597         __in            efx_nic_t *enp)
 598 {
 599         efx_mcdi_req_t req;
 600         efx_rc_t rc;
 601
 602         EFX_STATIC_ASSERT(MC_CMD_FREE_VIS_IN_LEN == 0);
 603         EFX_STATIC_ASSERT(MC_CMD_FREE_VIS_OUT_LEN == 0);
 604
 605         req.emr_cmd = MC_CMD_FREE_VIS;
 606         req.emr_in_buf = NULL;
 607         req.emr_in_length = 0;
 608         req.emr_out_buf = NULL;
 609         req.emr_out_length = 0;
 610
 611         efx_mcdi_execute_quiet(enp, &req);
 612
 613         /* Ignore ELREADY (no allocated VIs, so nothing to free) */
 614         if ((req.emr_rc != 0) && (req.emr_rc != EALREADY)) {
 615                 rc = req.emr_rc;
 616                 goto fail1;
 617         }
 618
 619         return (0);
 620
 621 fail1:
 622         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 623
 624         return (rc);
 625 }
 626
 627
 628 static  __checkReturn   efx_rc_t
 629 efx_mcdi_alloc_piobuf(
 630         __in            efx_nic_t *enp,
 631         __out           efx_piobuf_handle_t *handlep)
 632 {
 633         efx_mcdi_req_t req;
 634         uint8_t payload[MAX(MC_CMD_ALLOC_PIOBUF_IN_LEN,
 635                             MC_CMD_ALLOC_PIOBUF_OUT_LEN)];
 636         efx_rc_t rc;
 637
 638         if (handlep == NULL) {
 639                 rc = EINVAL;
 640                 goto fail1;
 641         }
 642
 643         (void) memset(payload, 0, sizeof (payload));
 644         req.emr_cmd = MC_CMD_ALLOC_PIOBUF;
 645         req.emr_in_buf = payload;
 646         req.emr_in_length = MC_CMD_ALLOC_PIOBUF_IN_LEN;
 647         req.emr_out_buf = payload;
 648         req.emr_out_length = MC_CMD_ALLOC_PIOBUF_OUT_LEN;
 649
 650         efx_mcdi_execute_quiet(enp, &req);
 651
 652         if (req.emr_rc != 0) {
 653                 rc = req.emr_rc;
 654                 goto fail2;
 655         }
 656
 657         if (req.emr_out_length_used < MC_CMD_ALLOC_PIOBUF_OUT_LEN) {
 658                 rc = EMSGSIZE;
 659                 goto fail3;
 660         }
 661
 662         *handlep = MCDI_OUT_DWORD(req, ALLOC_PIOBUF_OUT_PIOBUF_HANDLE);
 663
 664         return (0);
 665
 666 fail3:
 667         EFSYS_PROBE(fail3);
 668 fail2:
 669         EFSYS_PROBE(fail2);
 670 fail1:
 671         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 672
 673         return (rc);
 674 }
 675
 676 static  __checkReturn   efx_rc_t
 677 efx_mcdi_free_piobuf(
 678         __in            efx_nic_t *enp,
 679         __in            efx_piobuf_handle_t handle)
 680 {
 681         efx_mcdi_req_t req;
 682         uint8_t payload[MAX(MC_CMD_FREE_PIOBUF_IN_LEN,
 683                             MC_CMD_FREE_PIOBUF_OUT_LEN)];
 684         efx_rc_t rc;
 685
 686         (void) memset(payload, 0, sizeof (payload));
 687         req.emr_cmd = MC_CMD_FREE_PIOBUF;
 688         req.emr_in_buf = payload;
 689         req.emr_in_length = MC_CMD_FREE_PIOBUF_IN_LEN;
 690         req.emr_out_buf = payload;
 691         req.emr_out_length = MC_CMD_FREE_PIOBUF_OUT_LEN;
 692
 693         MCDI_IN_SET_DWORD(req, FREE_PIOBUF_IN_PIOBUF_HANDLE, handle);
 694
 695         efx_mcdi_execute_quiet(enp, &req);
 696
 697         if (req.emr_rc != 0) {
 698                 rc = req.emr_rc;
 699                 goto fail1;
 700         }
 701
 702         return (0);
 703
 704 fail1:
 705         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 706
 707         return (rc);
 708 }
 709
 710 static  __checkReturn   efx_rc_t
 711 efx_mcdi_link_piobuf(
 712         __in            efx_nic_t *enp,
 713         __in            uint32_t vi_index,
 714         __in            efx_piobuf_handle_t handle)
 715 {
 716         efx_mcdi_req_t req;
 717         uint8_t payload[MAX(MC_CMD_LINK_PIOBUF_IN_LEN,
 718                             MC_CMD_LINK_PIOBUF_OUT_LEN)];
 719         efx_rc_t rc;
 720
 721         (void) memset(payload, 0, sizeof (payload));
 722         req.emr_cmd = MC_CMD_LINK_PIOBUF;
 723         req.emr_in_buf = payload;
 724         req.emr_in_length = MC_CMD_LINK_PIOBUF_IN_LEN;
 725         req.emr_out_buf = payload;
 726         req.emr_out_length = MC_CMD_LINK_PIOBUF_OUT_LEN;
 727
 728         MCDI_IN_SET_DWORD(req, LINK_PIOBUF_IN_PIOBUF_HANDLE, handle);
 729         MCDI_IN_SET_DWORD(req, LINK_PIOBUF_IN_TXQ_INSTANCE, vi_index);
 730
 731         efx_mcdi_execute(enp, &req);
 732
 733         if (req.emr_rc != 0) {
 734                 rc = req.emr_rc;
 735                 goto fail1;
 736         }
 737
 738         return (0);
 739
 740 fail1:
 741         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 742
 743         return (rc);
 744 }
 745
 746 static  __checkReturn   efx_rc_t
 747 efx_mcdi_unlink_piobuf(
 748         __in            efx_nic_t *enp,
 749         __in            uint32_t vi_index)
 750 {
 751         efx_mcdi_req_t req;
 752         uint8_t payload[MAX(MC_CMD_UNLINK_PIOBUF_IN_LEN,
 753                             MC_CMD_UNLINK_PIOBUF_OUT_LEN)];
 754         efx_rc_t rc;
 755
 756         (void) memset(payload, 0, sizeof (payload));
 757         req.emr_cmd = MC_CMD_UNLINK_PIOBUF;
 758         req.emr_in_buf = payload;
 759         req.emr_in_length = MC_CMD_UNLINK_PIOBUF_IN_LEN;
 760         req.emr_out_buf = payload;
 761         req.emr_out_length = MC_CMD_UNLINK_PIOBUF_OUT_LEN;
 762
 763         MCDI_IN_SET_DWORD(req, UNLINK_PIOBUF_IN_TXQ_INSTANCE, vi_index);
 764
 765         efx_mcdi_execute_quiet(enp, &req);
 766
 767         if (req.emr_rc != 0) {
 768                 rc = req.emr_rc;
 769                 goto fail1;
 770         }
 771
 772         return (0);
 773
 774 fail1:
 775         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 776
 777         return (rc);
 778 }
 779
 780 static                  void
 781 ef10_nic_alloc_piobufs(
 782         __in            efx_nic_t *enp,
 783         __in            uint32_t max_piobuf_count)
 784 {
 785         efx_piobuf_handle_t *handlep;
 786         unsigned int i;
 787
 788         EFSYS_ASSERT3U(max_piobuf_count, <=,
 789             EFX_ARRAY_SIZE(enp->en_arch.ef10.ena_piobuf_handle));
 790
 791         enp->en_arch.ef10.ena_piobuf_count = 0;
 792
 793         for (i = 0; i < max_piobuf_count; i++) {
 794                 handlep = &enp->en_arch.ef10.ena_piobuf_handle[i];
 795
 796                 if (efx_mcdi_alloc_piobuf(enp, handlep) != 0)
 797                         goto fail1;
 798
 799                 enp->en_arch.ef10.ena_pio_alloc_map[i] = 0;
 800                 enp->en_arch.ef10.ena_piobuf_count++;
 801         }
 802
 803         return;
 804
 805 fail1:
 806         for (i = 0; i < enp->en_arch.ef10.ena_piobuf_count; i++) {
 807                 handlep = &enp->en_arch.ef10.ena_piobuf_handle[i];
 808
 809                 efx_mcdi_free_piobuf(enp, *handlep);
 810                 *handlep = EFX_PIOBUF_HANDLE_INVALID;
 811         }
 812         enp->en_arch.ef10.ena_piobuf_count = 0;
 813 }
 814
 815
 816 static                  void
 817 ef10_nic_free_piobufs(
 818         __in            efx_nic_t *enp)
 819 {
 820         efx_piobuf_handle_t *handlep;
 821         unsigned int i;
 822
 823         for (i = 0; i < enp->en_arch.ef10.ena_piobuf_count; i++) {
 824                 handlep = &enp->en_arch.ef10.ena_piobuf_handle[i];
 825
 826                 efx_mcdi_free_piobuf(enp, *handlep);
 827                 *handlep = EFX_PIOBUF_HANDLE_INVALID;
 828         }
 829         enp->en_arch.ef10.ena_piobuf_count = 0;
 830 }
 831
 832 /* Sub-allocate a block from a piobuf */
 833         __checkReturn   efx_rc_t
 834 ef10_nic_pio_alloc(
 835         __inout         efx_nic_t *enp,
 836         __out           uint32_t *bufnump,
 837         __out           efx_piobuf_handle_t *handlep,
 838         __out           uint32_t *blknump,
 839         __out           uint32_t *offsetp,
 840         __out           size_t *sizep)
 841 {
 842         efx_nic_cfg_t *encp = &enp->en_nic_cfg;
 843         efx_drv_cfg_t *edcp = &enp->en_drv_cfg;
 844         uint32_t blk_per_buf;
 845         uint32_t buf, blk;
 846         efx_rc_t rc;
 847
 848         EFSYS_ASSERT(enp->en_family == EFX_FAMILY_HUNTINGTON ||
 849             enp->en_family == EFX_FAMILY_MEDFORD ||
 850             enp->en_family == EFX_FAMILY_MEDFORD2);
 851         EFSYS_ASSERT(bufnump);
 852         EFSYS_ASSERT(handlep);
 853         EFSYS_ASSERT(blknump);
 854         EFSYS_ASSERT(offsetp);
 855         EFSYS_ASSERT(sizep);
 856
 857         if ((edcp->edc_pio_alloc_size == 0) ||
 858             (enp->en_arch.ef10.ena_piobuf_count == 0)) {
 859                 rc = ENOMEM;
 860                 goto fail1;
 861         }
 862         blk_per_buf = encp->enc_piobuf_size / edcp->edc_pio_alloc_size;
 863
 864         for (buf = 0; buf < enp->en_arch.ef10.ena_piobuf_count; buf++) {
 865                 uint32_t *map = &enp->en_arch.ef10.ena_pio_alloc_map[buf];
 866
 867                 if (~(*map) == 0)
 868                         continue;
 869
 870                 EFSYS_ASSERT3U(blk_per_buf, <=, (8 * sizeof (*map)));
 871                 for (blk = 0; blk < blk_per_buf; blk++) {
 872                         if ((*map & (1u << blk)) == 0) {
 873                                 *map |= (1u << blk);
 874                                 goto done;
 875                         }
 876                 }
 877         }
 878         rc = ENOMEM;
 879         goto fail2;
 880
 881 done:
 882         *handlep = enp->en_arch.ef10.ena_piobuf_handle[buf];
 883         *bufnump = buf;
 884         *blknump = blk;
 885         *sizep = edcp->edc_pio_alloc_size;
 886         *offsetp = blk * (*sizep);
 887
 888         return (0);
 889
 890 fail2:
 891         EFSYS_PROBE(fail2);
 892 fail1:
 893         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 894
 895         return (rc);
 896 }
 897
 898 /* Free a piobuf sub-allocated block */
 899         __checkReturn   efx_rc_t
 900 ef10_nic_pio_free(
 901         __inout         efx_nic_t *enp,
 902         __in            uint32_t bufnum,
 903         __in            uint32_t blknum)
 904 {
 905         uint32_t *map;
 906         efx_rc_t rc;
 907
 908         if ((bufnum >= enp->en_arch.ef10.ena_piobuf_count) ||
 909             (blknum >= (8 * sizeof (*map)))) {
 910                 rc = EINVAL;
 911                 goto fail1;
 912         }
 913
 914         map = &enp->en_arch.ef10.ena_pio_alloc_map[bufnum];
 915         if ((*map & (1u << blknum)) == 0) {
 916                 rc = ENOENT;
 917                 goto fail2;
 918         }
 919         *map &= ~(1u << blknum);
 920
 921         return (0);
 922
 923 fail2:
 924         EFSYS_PROBE(fail2);
 925 fail1:
 926         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 927
 928         return (rc);
 929 }
 930
 931         __checkReturn   efx_rc_t
 932 ef10_nic_pio_link(
 933         __inout         efx_nic_t *enp,
 934         __in            uint32_t vi_index,
 935         __in            efx_piobuf_handle_t handle)
 936 {
 937         return (efx_mcdi_link_piobuf(enp, vi_index, handle));
 938 }
 939
 940         __checkReturn   efx_rc_t
 941 ef10_nic_pio_unlink(
 942         __inout         efx_nic_t *enp,
 943         __in            uint32_t vi_index)
 944 {
 945         return (efx_mcdi_unlink_piobuf(enp, vi_index));
 946 }
 947
 948 static  __checkReturn   efx_rc_t
 949 ef10_mcdi_get_pf_count(
 950         __in            efx_nic_t *enp,
 951         __out           uint32_t *pf_countp)
 952 {
 953         efx_mcdi_req_t req;
 954         uint8_t payload[MAX(MC_CMD_GET_PF_COUNT_IN_LEN,
 955                             MC_CMD_GET_PF_COUNT_OUT_LEN)];
 956         efx_rc_t rc;
 957
 958         (void) memset(payload, 0, sizeof (payload));
 959         req.emr_cmd = MC_CMD_GET_PF_COUNT;
 960         req.emr_in_buf = payload;
 961         req.emr_in_length = MC_CMD_GET_PF_COUNT_IN_LEN;
 962         req.emr_out_buf = payload;
 963         req.emr_out_length = MC_CMD_GET_PF_COUNT_OUT_LEN;
 964
 965         efx_mcdi_execute(enp, &req);
 966
 967         if (req.emr_rc != 0) {
 968                 rc = req.emr_rc;
 969                 goto fail1;
 970         }
 971
 972         if (req.emr_out_length_used < MC_CMD_GET_PF_COUNT_OUT_LEN) {
 973                 rc = EMSGSIZE;
 974                 goto fail2;
 975         }
 976
 977         *pf_countp = *MCDI_OUT(req, uint8_t,
 978                                 MC_CMD_GET_PF_COUNT_OUT_PF_COUNT_OFST);
 979
 980         EFSYS_ASSERT(*pf_countp != 0);
 981
 982         return (0);
 983
 984 fail2:
 985         EFSYS_PROBE(fail2);
 986 fail1:
 987         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 988
 989         return (rc);
 990 }
 991
 992         __checkReturn   efx_rc_t
 993 ef10_get_datapath_caps(
 994         __in            efx_nic_t *enp)
 995 {
 996         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
 997         efx_mcdi_req_t req;
 998         uint8_t payload[MAX(MC_CMD_GET_CAPABILITIES_IN_LEN,
 999                             MC_CMD_GET_CAPABILITIES_V2_OUT_LEN)];
1000         efx_rc_t rc;
1001
1002         if ((rc = ef10_mcdi_get_pf_count(enp, &encp->enc_hw_pf_count)) != 0)
1003                 goto fail1;
1004
1005
1006         (void) memset(payload, 0, sizeof (payload));
1007         req.emr_cmd = MC_CMD_GET_CAPABILITIES;
1008         req.emr_in_buf = payload;
1009         req.emr_in_length = MC_CMD_GET_CAPABILITIES_IN_LEN;
1010         req.emr_out_buf = payload;
1011         req.emr_out_length = MC_CMD_GET_CAPABILITIES_V2_OUT_LEN;
1012
1013         efx_mcdi_execute_quiet(enp, &req);
1014
1015         if (req.emr_rc != 0) {
1016                 rc = req.emr_rc;
1017                 goto fail2;
1018         }
1019
1020         if (req.emr_out_length_used < MC_CMD_GET_CAPABILITIES_OUT_LEN) {
1021                 rc = EMSGSIZE;
1022                 goto fail3;
1023         }
1024
1025 #define CAP_FLAGS1(_req, _flag)                                         \
1026         (MCDI_OUT_DWORD((_req), GET_CAPABILITIES_OUT_FLAGS1) &          \
1027         (1u << (MC_CMD_GET_CAPABILITIES_V2_OUT_ ## _flag ## _LBN)))
1028
1029 #define CAP_FLAGS2(_req, _flag)                                         \
1030         (((_req).emr_out_length_used >= MC_CMD_GET_CAPABILITIES_V2_OUT_LEN) && \
1031             (MCDI_OUT_DWORD((_req), GET_CAPABILITIES_V2_OUT_FLAGS2) &   \
1032             (1u << (MC_CMD_GET_CAPABILITIES_V2_OUT_ ## _flag ## _LBN))))
1033
1034         /*
1035          * Huntington RXDP firmware inserts a 0 or 14 byte prefix.
1036          * We only support the 14 byte prefix here.
1037          */
1038         if (CAP_FLAGS1(req, RX_PREFIX_LEN_14) == 0) {
1039                 rc = ENOTSUP;
1040                 goto fail4;
1041         }
1042         encp->enc_rx_prefix_size = 14;
1043
1044         /* Check if the firmware supports TSO */
1045         if (CAP_FLAGS1(req, TX_TSO))
1046                 encp->enc_fw_assisted_tso_enabled = B_TRUE;
1047         else
1048                 encp->enc_fw_assisted_tso_enabled = B_FALSE;
1049
1050         /* Check if the firmware supports FATSOv2 */
1051         if (CAP_FLAGS2(req, TX_TSO_V2)) {
1052                 encp->enc_fw_assisted_tso_v2_enabled = B_TRUE;
1053                 encp->enc_fw_assisted_tso_v2_n_contexts = MCDI_OUT_WORD(req,
1054                     GET_CAPABILITIES_V2_OUT_TX_TSO_V2_N_CONTEXTS);
1055         } else {
1056                 encp->enc_fw_assisted_tso_v2_enabled = B_FALSE;
1057                 encp->enc_fw_assisted_tso_v2_n_contexts = 0;
1058         }
1059
1060         /* Check if the firmware has vadapter/vport/vswitch support */
1061         if (CAP_FLAGS1(req, EVB))
1062                 encp->enc_datapath_cap_evb = B_TRUE;
1063         else
1064                 encp->enc_datapath_cap_evb = B_FALSE;
1065
1066         /* Check if the firmware supports VLAN insertion */
1067         if (CAP_FLAGS1(req, TX_VLAN_INSERTION))
1068                 encp->enc_hw_tx_insert_vlan_enabled = B_TRUE;
1069         else
1070                 encp->enc_hw_tx_insert_vlan_enabled = B_FALSE;
1071
1072         /* Check if the firmware supports RX event batching */
1073         if (CAP_FLAGS1(req, RX_BATCHING))
1074                 encp->enc_rx_batching_enabled = B_TRUE;
1075         else
1076                 encp->enc_rx_batching_enabled = B_FALSE;
1077
1078         /*
1079          * Even if batching isn't reported as supported, we may still get
1080          * batched events (see bug61153).
1081          */
1082         encp->enc_rx_batch_max = 16;
1083
1084         /* Check if the firmware supports disabling scatter on RXQs */
1085         if (CAP_FLAGS1(req, RX_DISABLE_SCATTER))
1086                 encp->enc_rx_disable_scatter_supported = B_TRUE;
1087         else
1088                 encp->enc_rx_disable_scatter_supported = B_FALSE;
1089
1090         /* Check if the firmware supports packed stream mode */
1091         if (CAP_FLAGS1(req, RX_PACKED_STREAM))
1092                 encp->enc_rx_packed_stream_supported = B_TRUE;
1093         else
1094                 encp->enc_rx_packed_stream_supported = B_FALSE;
1095
1096         /*
1097          * Check if the firmware supports configurable buffer sizes
1098          * for packed stream mode (otherwise buffer size is 1Mbyte)
1099          */
1100         if (CAP_FLAGS1(req, RX_PACKED_STREAM_VAR_BUFFERS))
1101                 encp->enc_rx_var_packed_stream_supported = B_TRUE;
1102         else
1103                 encp->enc_rx_var_packed_stream_supported = B_FALSE;
1104
1105         /* Check if the firmware supports set mac with running filters */
1106         if (CAP_FLAGS1(req, VADAPTOR_PERMIT_SET_MAC_WHEN_FILTERS_INSTALLED))
1107                 encp->enc_allow_set_mac_with_installed_filters = B_TRUE;
1108         else
1109                 encp->enc_allow_set_mac_with_installed_filters = B_FALSE;
1110
1111         /*
1112          * Check if firmware supports the extended MC_CMD_SET_MAC, which allows
1113          * specifying which parameters to configure.
1114          */
1115         if (CAP_FLAGS1(req, SET_MAC_ENHANCED))
1116                 encp->enc_enhanced_set_mac_supported = B_TRUE;
1117         else
1118                 encp->enc_enhanced_set_mac_supported = B_FALSE;
1119
1120         /*
1121          * Check if firmware supports version 2 of MC_CMD_INIT_EVQ, which allows
1122          * us to let the firmware choose the settings to use on an EVQ.
1123          */
1124         if (CAP_FLAGS2(req, INIT_EVQ_V2))
1125                 encp->enc_init_evq_v2_supported = B_TRUE;
1126         else
1127                 encp->enc_init_evq_v2_supported = B_FALSE;
1128
1129         /*
1130          * Check if firmware-verified NVRAM updates must be used.
1131          *
1132          * The firmware trusted installer requires all NVRAM updates to use
1133          * version 2 of MC_CMD_NVRAM_UPDATE_START (to enable verified update)
1134          * and version 2 of MC_CMD_NVRAM_UPDATE_FINISH (to verify the updated
1135          * partition and report the result).
1136          */
1137         if (CAP_FLAGS2(req, NVRAM_UPDATE_REPORT_VERIFY_RESULT))
1138                 encp->enc_nvram_update_verify_result_supported = B_TRUE;
1139         else
1140                 encp->enc_nvram_update_verify_result_supported = B_FALSE;
1141
1142         /*
1143          * Check if firmware provides packet memory and Rx datapath
1144          * counters.
1145          */
1146         if (CAP_FLAGS1(req, PM_AND_RXDP_COUNTERS))
1147                 encp->enc_pm_and_rxdp_counters = B_TRUE;
1148         else
1149                 encp->enc_pm_and_rxdp_counters = B_FALSE;
1150
1151         /*
1152          * Check if the 40G MAC hardware is capable of reporting
1153          * statistics for Tx size bins.
1154          */
1155         if (CAP_FLAGS2(req, MAC_STATS_40G_TX_SIZE_BINS))
1156                 encp->enc_mac_stats_40g_tx_size_bins = B_TRUE;
1157         else
1158                 encp->enc_mac_stats_40g_tx_size_bins = B_FALSE;
1159
1160         /*
1161          * Check if firmware supports VXLAN and NVGRE tunnels.
1162          * The capability indicates Geneve protocol support as well.
1163          */
1164         if (CAP_FLAGS1(req, VXLAN_NVGRE)) {
1165                 encp->enc_tunnel_encapsulations_supported =
1166                     (1u << EFX_TUNNEL_PROTOCOL_VXLAN) |
1167                     (1u << EFX_TUNNEL_PROTOCOL_GENEVE) |
1168                     (1u << EFX_TUNNEL_PROTOCOL_NVGRE);
1169
1170                 EFX_STATIC_ASSERT(EFX_TUNNEL_MAXNENTRIES ==
1171                     MC_CMD_SET_TUNNEL_ENCAP_UDP_PORTS_IN_ENTRIES_MAXNUM);
1172                 encp->enc_tunnel_config_udp_entries_max =
1173                     EFX_TUNNEL_MAXNENTRIES;
1174         } else {
1175                 encp->enc_tunnel_config_udp_entries_max = 0;
1176         }
1177
1178 #undef CAP_FLAGS1
1179 #undef CAP_FLAGS2
1180
1181         return (0);
1182
1183 fail4:
1184         EFSYS_PROBE(fail4);
1185 fail3:
1186         EFSYS_PROBE(fail3);
1187 fail2:
1188         EFSYS_PROBE(fail2);
1189 fail1:
1190         EFSYS_PROBE1(fail1, efx_rc_t, rc);
1191
1192         return (rc);
1193 }
1194
1195         __checkReturn   efx_rc_t
1196 ef10_get_vi_window_shift(
1197         __in            efx_nic_t *enp,
1198         __out           uint32_t *vi_window_shiftp)
1199 {
1200         efx_mcdi_req_t req;
1201         uint8_t payload[MAX(MC_CMD_GET_CAPABILITIES_IN_LEN,
1202                             MC_CMD_GET_CAPABILITIES_V3_OUT_LEN)];
1203         uint32_t mode;
1204         efx_rc_t rc;
1205
1206         (void) memset(payload, 0, sizeof (payload));
1207         req.emr_cmd = MC_CMD_GET_CAPABILITIES;
1208         req.emr_in_buf = payload;
1209         req.emr_in_length = MC_CMD_GET_CAPABILITIES_IN_LEN;
1210         req.emr_out_buf = payload;
1211         req.emr_out_length = MC_CMD_GET_CAPABILITIES_V3_OUT_LEN;
1212
1213         efx_mcdi_execute_quiet(enp, &req);
1214
1215         if (req.emr_rc != 0) {
1216                 rc = req.emr_rc;
1217                 goto fail1;
1218         }
1219
1220         if (req.emr_out_length_used < MC_CMD_GET_CAPABILITIES_V3_OUT_LEN) {
1221                 rc = EMSGSIZE;
1222                 goto fail2;
1223         }
1224         mode = MCDI_OUT_BYTE(req, GET_CAPABILITIES_V3_OUT_VI_WINDOW_MODE);
1225
1226         switch (mode) {
1227         case MC_CMD_GET_CAPABILITIES_V3_OUT_VI_WINDOW_MODE_8K:
1228                 EFX_STATIC_ASSERT(1U << EFX_VI_WINDOW_SHIFT_8K == 8 * 1024);
1229                 *vi_window_shiftp = EFX_VI_WINDOW_SHIFT_8K;
1230                 break;
1231
1232         case MC_CMD_GET_CAPABILITIES_V3_OUT_VI_WINDOW_MODE_16K:
1233                 EFX_STATIC_ASSERT(1U << EFX_VI_WINDOW_SHIFT_16K == 16 * 1024);
1234                 *vi_window_shiftp = EFX_VI_WINDOW_SHIFT_16K;
1235                 break;
1236
1237         case MC_CMD_GET_CAPABILITIES_V3_OUT_VI_WINDOW_MODE_64K:
1238                 EFX_STATIC_ASSERT(1U << EFX_VI_WINDOW_SHIFT_64K == 64 * 1024);
1239                 *vi_window_shiftp = EFX_VI_WINDOW_SHIFT_64K;
1240                 break;
1241
1242         default:
1243                 *vi_window_shiftp = EFX_VI_WINDOW_SHIFT_INVALID;
1244                 rc = EINVAL;
1245                 goto fail3;
1246         }
1247
1248         return (0);
1249
1250 fail3:
1251         EFSYS_PROBE(fail3);
1252 fail2:
1253         EFSYS_PROBE(fail2);
1254 fail1:
1255         EFSYS_PROBE1(fail1, efx_rc_t, rc);
1256
1257         return (rc);
1258 }
1259
1260
1261 #define EF10_LEGACY_PF_PRIVILEGE_MASK                                   \
1262         (MC_CMD_PRIVILEGE_MASK_IN_GRP_ADMIN                     |       \
1263         MC_CMD_PRIVILEGE_MASK_IN_GRP_LINK                       |       \
1264         MC_CMD_PRIVILEGE_MASK_IN_GRP_ONLOAD                     |       \
1265         MC_CMD_PRIVILEGE_MASK_IN_GRP_PTP                        |       \
1266         MC_CMD_PRIVILEGE_MASK_IN_GRP_INSECURE_FILTERS           |       \
1267         MC_CMD_PRIVILEGE_MASK_IN_GRP_MAC_SPOOFING               |       \
1268         MC_CMD_PRIVILEGE_MASK_IN_GRP_UNICAST                    |       \
1269         MC_CMD_PRIVILEGE_MASK_IN_GRP_MULTICAST                  |       \
1270         MC_CMD_PRIVILEGE_MASK_IN_GRP_BROADCAST                  |       \
1271         MC_CMD_PRIVILEGE_MASK_IN_GRP_ALL_MULTICAST              |       \
1272         MC_CMD_PRIVILEGE_MASK_IN_GRP_PROMISCUOUS)
1273
1274 #define EF10_LEGACY_VF_PRIVILEGE_MASK   0
1275
1276
1277         __checkReturn           efx_rc_t
1278 ef10_get_privilege_mask(
1279         __in                    efx_nic_t *enp,
1280         __out                   uint32_t *maskp)
1281 {
1282         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
1283         uint32_t mask;
1284         efx_rc_t rc;
1285
1286         if ((rc = efx_mcdi_privilege_mask(enp, encp->enc_pf, encp->enc_vf,
1287                                             &mask)) != 0) {
1288                 if (rc != ENOTSUP)
1289                         goto fail1;
1290
1291                 /* Fallback for old firmware without privilege mask support */
1292                 if (EFX_PCI_FUNCTION_IS_PF(encp)) {
1293                         /* Assume PF has admin privilege */
1294                         mask = EF10_LEGACY_PF_PRIVILEGE_MASK;
1295                 } else {
1296                         /* VF is always unprivileged by default */
1297                         mask = EF10_LEGACY_VF_PRIVILEGE_MASK;
1298                 }
1299         }
1300
1301         *maskp = mask;
1302
1303         return (0);
1304
1305 fail1:
1306         EFSYS_PROBE1(fail1, efx_rc_t, rc);
1307
1308         return (rc);
1309 }
1310
1311
1312 /*
1313  * Table of mapping schemes from port number to external number.
1314  *
1315  * Each port number ultimately corresponds to a connector: either as part of
1316  * a cable assembly attached to a module inserted in an SFP+/QSFP+ cage on
1317  * the board, or fixed to the board (e.g. 10GBASE-T magjack on SFN5121T
1318  * "Salina"). In general:
1319  *
1320  * Port number (0-based)
1321  *     |
1322  *   port mapping (n:1)
1323  *     |
1324  *     v
1325  * External port number (normally 1-based)
1326  *     |
1327  *   fixed (1:1) or cable assembly (1:m)
1328  *     |
1329  *     v
1330  * Connector
1331  *
1332  * The external numbering refers to the cages or magjacks on the board,
1333  * as visibly annotated on the board or back panel. This table describes
1334  * how to determine which external cage/magjack corresponds to the port
1335  * numbers used by the driver.
1336  *
1337  * The count of adjacent port numbers that map to each external number,
1338  * and the offset in the numbering, is determined by the chip family and
1339  * current port mode.
1340  *
1341  * For the Huntington family, the current port mode cannot be discovered,
1342  * but a single mapping is used by all modes for a given chip variant,
1343  * so the mapping used is instead the last match in the table to the full
1344  * set of port modes to which the NIC can be configured. Therefore the
1345  * ordering of entries in the mapping table is significant.
1346  */
1347 static struct ef10_external_port_map_s {
1348         efx_family_t    family;
1349         uint32_t        modes_mask;
1350         int32_t         count;
1351         int32_t         offset;
1352 }       __ef10_external_port_mappings[] = {
1353         /*
1354          * Modes used by Huntington family controllers where each port
1355          * number maps to a separate cage.
1356          * SFN7x22F (Torino):
1357          *      port 0 -> cage 1
1358          *      port 1 -> cage 2
1359          * SFN7xx4F (Pavia):
1360          *      port 0 -> cage 1
1361          *      port 1 -> cage 2
1362          *      port 2 -> cage 3
1363          *      port 3 -> cage 4
1364          */
1365         {
1366                 EFX_FAMILY_HUNTINGTON,
1367                 (1 << TLV_PORT_MODE_10G) |
1368                 (1 << TLV_PORT_MODE_10G_10G) |
1369                 (1 << TLV_PORT_MODE_10G_10G_10G_10G),
1370                 1,
1371                 1
1372         },
1373         /*
1374          * Modes that on Medford allocate each port number to a separate
1375          * cage.
1376          *      port 0 -> cage 1
1377          *      port 1 -> cage 2
1378          *      port 2 -> cage 3
1379          *      port 3 -> cage 4
1380          */
1381         {
1382                 EFX_FAMILY_MEDFORD,
1383                 (1 << TLV_PORT_MODE_10G) |
1384                 (1 << TLV_PORT_MODE_10G_10G),
1385                 1,
1386                 1
1387         },
1388         /*
1389          * Modes which for Huntington identify a chip variant where 2
1390          * adjacent port numbers map to each cage.
1391          * SFN7x42Q (Monza):
1392          *      port 0 -> cage 1
1393          *      port 1 -> cage 1
1394          *      port 2 -> cage 2
1395          *      port 3 -> cage 2
1396          */
1397         {
1398                 EFX_FAMILY_HUNTINGTON,
1399                 (1 << TLV_PORT_MODE_40G) |
1400                 (1 << TLV_PORT_MODE_40G_40G) |
1401                 (1 << TLV_PORT_MODE_40G_10G_10G) |
1402                 (1 << TLV_PORT_MODE_10G_10G_40G),
1403                 2,
1404                 1
1405         },
1406         /*
1407          * Modes that on Medford allocate 2 adjacent port numbers to each
1408          * cage.
1409          *      port 0 -> cage 1
1410          *      port 1 -> cage 1
1411          *      port 2 -> cage 2
1412          *      port 3 -> cage 2
1413          */
1414         {
1415                 EFX_FAMILY_MEDFORD,
1416                 (1 << TLV_PORT_MODE_40G) |
1417                 (1 << TLV_PORT_MODE_40G_40G) |
1418                 (1 << TLV_PORT_MODE_40G_10G_10G) |
1419                 (1 << TLV_PORT_MODE_10G_10G_40G) |
1420                 (1 << TLV_PORT_MODE_10G_10G_10G_10G_Q1_Q2),
1421                 2,
1422                 1
1423         },
1424         /*
1425          * Modes that on Medford allocate 4 adjacent port numbers to each
1426          * connector, starting on cage 1.
1427          *      port 0 -> cage 1
1428          *      port 1 -> cage 1
1429          *      port 2 -> cage 1
1430          *      port 3 -> cage 1
1431          */
1432         {
1433                 EFX_FAMILY_MEDFORD,
1434                 (1 << TLV_PORT_MODE_10G_10G_10G_10G_Q) |
1435                 (1 << TLV_PORT_MODE_10G_10G_10G_10G_Q1),
1436                 4,
1437                 1,
1438         },
1439         /*
1440          * Modes that on Medford allocate 4 adjacent port numbers to each
1441          * connector, starting on cage 2.
1442          *      port 0 -> cage 2
1443          *      port 1 -> cage 2
1444          *      port 2 -> cage 2
1445          *      port 3 -> cage 2
1446          */
1447         {
1448                 EFX_FAMILY_MEDFORD,
1449                 (1 << TLV_PORT_MODE_10G_10G_10G_10G_Q2),
1450                 4,
1451                 2
1452         },
1453 };
1454
1455         __checkReturn   efx_rc_t
1456 ef10_external_port_mapping(
1457         __in            efx_nic_t *enp,
1458         __in            uint32_t port,
1459         __out           uint8_t *external_portp)
1460 {
1461         efx_rc_t rc;
1462         int i;
1463         uint32_t port_modes;
1464         uint32_t matches;
1465         uint32_t current;
1466         int32_t count = 1; /* Default 1-1 mapping */
1467         int32_t offset = 1; /* Default starting external port number */
1468
1469         if ((rc = efx_mcdi_get_port_modes(enp, &port_modes, &current)) != 0) {
1470                 /*
1471                  * No current port mode information (i.e. Huntington)
1472                  * - infer mapping from available modes
1473                  */
1474                 if ((rc = efx_mcdi_get_port_modes(enp,
1475                             &port_modes, NULL)) != 0) {
1476                         /*
1477                          * No port mode information available
1478                          * - use default mapping
1479                          */
1480                         goto out;
1481                 }
1482         } else {
1483                 /* Only need to scan the current mode */
1484                 port_modes = 1 << current;
1485         }
1486
1487         /*
1488          * Infer the internal port -> external number mapping from
1489          * the possible port modes for this NIC.
1490          */
1491         for (i = 0; i < EFX_ARRAY_SIZE(__ef10_external_port_mappings); ++i) {
1492                 struct ef10_external_port_map_s *eepmp =
1493                     &__ef10_external_port_mappings[i];
1494                 if (eepmp->family != enp->en_family)
1495                         continue;
1496                 matches = (eepmp->modes_mask & port_modes);
1497                 if (matches != 0) {
1498                         /*
1499                          * Some modes match. For some Huntington boards
1500                          * there will be multiple matches. The mapping on the
1501                          * last match is used.
1502                          */
1503                         count = eepmp->count;
1504                         offset = eepmp->offset;
1505                         port_modes &= ~matches;
1506                 }
1507         }
1508
1509         if (port_modes != 0) {
1510                 /* Some advertised modes are not supported */
1511                 rc = ENOTSUP;
1512                 goto fail1;
1513         }
1514
1515 out:
1516         /*
1517          * Scale as required by last matched mode and then convert to
1518          * correctly offset numbering
1519          */
1520         *external_portp = (uint8_t)((port / count) + offset);
1521         return (0);
1522
1523 fail1:
1524         EFSYS_PROBE1(fail1, efx_rc_t, rc);
1525
1526         return (rc);
1527 }
1528
1529
1530         __checkReturn   efx_rc_t
1531 ef10_nic_probe(
1532         __in            efx_nic_t *enp)
1533 {
1534         const efx_nic_ops_t *enop = enp->en_enop;
1535         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
1536         efx_drv_cfg_t *edcp = &(enp->en_drv_cfg);
1537         efx_rc_t rc;
1538
1539         EFSYS_ASSERT(enp->en_family == EFX_FAMILY_HUNTINGTON ||
1540             enp->en_family == EFX_FAMILY_MEDFORD ||
1541             enp->en_family == EFX_FAMILY_MEDFORD2);
1542
1543         /* Read and clear any assertion state */
1544         if ((rc = efx_mcdi_read_assertion(enp)) != 0)
1545                 goto fail1;
1546
1547         /* Exit the assertion handler */
1548         if ((rc = efx_mcdi_exit_assertion_handler(enp)) != 0)
1549                 if (rc != EACCES)
1550                         goto fail2;
1551
1552         if ((rc = efx_mcdi_drv_attach(enp, B_TRUE)) != 0)
1553                 goto fail3;
1554
1555         if ((rc = enop->eno_board_cfg(enp)) != 0)
1556                 if (rc != EACCES)
1557                         goto fail4;
1558
1559         /*
1560          * Set default driver config limits (based on board config).
1561          *
1562          * FIXME: For now allocate a fixed number of VIs which is likely to be
1563          * sufficient and small enough to allow multiple functions on the same
1564          * port.
1565          */
1566         edcp->edc_min_vi_count = edcp->edc_max_vi_count =
1567             MIN(128, MAX(encp->enc_rxq_limit, encp->enc_txq_limit));
1568
1569         /* The client driver must configure and enable PIO buffer support */
1570         edcp->edc_max_piobuf_count = 0;
1571         edcp->edc_pio_alloc_size = 0;
1572
1573 #if EFSYS_OPT_MAC_STATS
1574         /* Wipe the MAC statistics */
1575         if ((rc = efx_mcdi_mac_stats_clear(enp)) != 0)
1576                 goto fail5;
1577 #endif
1578
1579 #if EFSYS_OPT_LOOPBACK
1580         if ((rc = efx_mcdi_get_loopback_modes(enp)) != 0)
1581                 goto fail6;
1582 #endif
1583
1584 #if EFSYS_OPT_MON_STATS
1585         if ((rc = mcdi_mon_cfg_build(enp)) != 0) {
1586                 /* Unprivileged functions do not have access to sensors */
1587                 if (rc != EACCES)
1588                         goto fail7;
1589         }
1590 #endif
1591
1592         encp->enc_features = enp->en_features;
1593
1594         return (0);
1595
1596 #if EFSYS_OPT_MON_STATS
1597 fail7:
1598         EFSYS_PROBE(fail7);
1599 #endif
1600 #if EFSYS_OPT_LOOPBACK
1601 fail6:
1602         EFSYS_PROBE(fail6);
1603 #endif
1604 #if EFSYS_OPT_MAC_STATS
1605 fail5:
1606         EFSYS_PROBE(fail5);
1607 #endif
1608 fail4:
1609         EFSYS_PROBE(fail4);
1610 fail3:
1611         EFSYS_PROBE(fail3);
1612 fail2:
1613         EFSYS_PROBE(fail2);
1614 fail1:
1615         EFSYS_PROBE1(fail1, efx_rc_t, rc);
1616
1617         return (rc);
1618 }
1619
1620         __checkReturn   efx_rc_t
1621 ef10_nic_set_drv_limits(
1622         __inout         efx_nic_t *enp,
1623         __in            efx_drv_limits_t *edlp)
1624 {
1625         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
1626         efx_drv_cfg_t *edcp = &(enp->en_drv_cfg);
1627         uint32_t min_evq_count, max_evq_count;
1628         uint32_t min_rxq_count, max_rxq_count;
1629         uint32_t min_txq_count, max_txq_count;
1630         efx_rc_t rc;
1631
1632         if (edlp == NULL) {
1633                 rc = EINVAL;
1634                 goto fail1;
1635         }
1636
1637         /* Get minimum required and maximum usable VI limits */
1638         min_evq_count = MIN(edlp->edl_min_evq_count, encp->enc_evq_limit);
1639         min_rxq_count = MIN(edlp->edl_min_rxq_count, encp->enc_rxq_limit);
1640         min_txq_count = MIN(edlp->edl_min_txq_count, encp->enc_txq_limit);
1641
1642         edcp->edc_min_vi_count =
1643             MAX(min_evq_count, MAX(min_rxq_count, min_txq_count));
1644
1645         max_evq_count = MIN(edlp->edl_max_evq_count, encp->enc_evq_limit);
1646         max_rxq_count = MIN(edlp->edl_max_rxq_count, encp->enc_rxq_limit);
1647         max_txq_count = MIN(edlp->edl_max_txq_count, encp->enc_txq_limit);
1648
1649         edcp->edc_max_vi_count =
1650             MAX(max_evq_count, MAX(max_rxq_count, max_txq_count));
1651
1652         /*
1653          * Check limits for sub-allocated piobuf blocks.
1654          * PIO is optional, so don't fail if the limits are incorrect.
1655          */
1656         if ((encp->enc_piobuf_size == 0) ||
1657             (encp->enc_piobuf_limit == 0) ||
1658             (edlp->edl_min_pio_alloc_size == 0) ||
1659             (edlp->edl_min_pio_alloc_size > encp->enc_piobuf_size)) {
1660                 /* Disable PIO */
1661                 edcp->edc_max_piobuf_count = 0;
1662                 edcp->edc_pio_alloc_size = 0;
1663         } else {
1664                 uint32_t blk_size, blk_count, blks_per_piobuf;
1665
1666                 blk_size =
1667                     MAX(edlp->edl_min_pio_alloc_size,
1668                             encp->enc_piobuf_min_alloc_size);
1669
1670                 blks_per_piobuf = encp->enc_piobuf_size / blk_size;
1671                 EFSYS_ASSERT3U(blks_per_piobuf, <=, 32);
1672
1673                 blk_count = (encp->enc_piobuf_limit * blks_per_piobuf);
1674
1675                 /* A zero max pio alloc count means unlimited */
1676                 if ((edlp->edl_max_pio_alloc_count > 0) &&
1677                     (edlp->edl_max_pio_alloc_count < blk_count)) {
1678                         blk_count = edlp->edl_max_pio_alloc_count;
1679                 }
1680
1681                 edcp->edc_pio_alloc_size = blk_size;
1682                 edcp->edc_max_piobuf_count =
1683                     (blk_count + (blks_per_piobuf - 1)) / blks_per_piobuf;
1684         }
1685
1686         return (0);
1687
1688 fail1:
1689         EFSYS_PROBE1(fail1, efx_rc_t, rc);
1690
1691         return (rc);
1692 }
1693
1694
1695         __checkReturn   efx_rc_t
1696 ef10_nic_reset(
1697         __in            efx_nic_t *enp)
1698 {
1699         efx_mcdi_req_t req;
1700         uint8_t payload[MAX(MC_CMD_ENTITY_RESET_IN_LEN,
1701                             MC_CMD_ENTITY_RESET_OUT_LEN)];
1702         efx_rc_t rc;
1703
1704         /* ef10_nic_reset() is called to recover from BADASSERT failures. */
1705         if ((rc = efx_mcdi_read_assertion(enp)) != 0)
1706                 goto fail1;
1707         if ((rc = efx_mcdi_exit_assertion_handler(enp)) != 0)
1708                 goto fail2;
1709
1710         (void) memset(payload, 0, sizeof (payload));
1711         req.emr_cmd = MC_CMD_ENTITY_RESET;
1712         req.emr_in_buf = payload;
1713         req.emr_in_length = MC_CMD_ENTITY_RESET_IN_LEN;
1714         req.emr_out_buf = payload;
1715         req.emr_out_length = MC_CMD_ENTITY_RESET_OUT_LEN;
1716
1717         MCDI_IN_POPULATE_DWORD_1(req, ENTITY_RESET_IN_FLAG,
1718             ENTITY_RESET_IN_FUNCTION_RESOURCE_RESET, 1);
1719
1720         efx_mcdi_execute(enp, &req);
1721
1722         if (req.emr_rc != 0) {
1723                 rc = req.emr_rc;
1724                 goto fail3;
1725         }
1726
1727         /* Clear RX/TX DMA queue errors */
1728         enp->en_reset_flags &= ~(EFX_RESET_RXQ_ERR | EFX_RESET_TXQ_ERR);
1729
1730         return (0);
1731
1732 fail3:
1733         EFSYS_PROBE(fail3);
1734 fail2:
1735         EFSYS_PROBE(fail2);
1736 fail1:
1737         EFSYS_PROBE1(fail1, efx_rc_t, rc);
1738
1739         return (rc);
1740 }
1741
1742         __checkReturn   efx_rc_t
1743 ef10_nic_init(
1744         __in            efx_nic_t *enp)
1745 {
1746         efx_drv_cfg_t *edcp = &(enp->en_drv_cfg);
1747         uint32_t min_vi_count, max_vi_count;
1748         uint32_t vi_count, vi_base, vi_shift;
1749         uint32_t i;
1750         uint32_t retry;
1751         uint32_t delay_us;
1752         uint32_t vi_window_size;
1753         efx_rc_t rc;
1754
1755         EFSYS_ASSERT(enp->en_family == EFX_FAMILY_HUNTINGTON ||
1756             enp->en_family == EFX_FAMILY_MEDFORD ||
1757             enp->en_family == EFX_FAMILY_MEDFORD2);
1758
1759         /* Enable reporting of some events (e.g. link change) */
1760         if ((rc = efx_mcdi_log_ctrl(enp)) != 0)
1761                 goto fail1;
1762
1763         /* Allocate (optional) on-chip PIO buffers */
1764         ef10_nic_alloc_piobufs(enp, edcp->edc_max_piobuf_count);
1765
1766         /*
1767          * For best performance, PIO writes should use a write-combined
1768          * (WC) memory mapping. Using a separate WC mapping for the PIO
1769          * aperture of each VI would be a burden to drivers (and not
1770          * possible if the host page size is >4Kbyte).
1771          *
1772          * To avoid this we use a single uncached (UC) mapping for VI
1773          * register access, and a single WC mapping for extra VIs used
1774          * for PIO writes.
1775          *
1776          * Each piobuf must be linked to a VI in the WC mapping, and to
1777          * each VI that is using a sub-allocated block from the piobuf.
1778          */
1779         min_vi_count = edcp->edc_min_vi_count;
1780         max_vi_count =
1781             edcp->edc_max_vi_count + enp->en_arch.ef10.ena_piobuf_count;
1782
1783         /* Ensure that the previously attached driver's VIs are freed */
1784         if ((rc = efx_mcdi_free_vis(enp)) != 0)
1785                 goto fail2;
1786
1787         /*
1788          * Reserve VI resources (EVQ+RXQ+TXQ) for this PCIe function. If this
1789          * fails then retrying the request for fewer VI resources may succeed.
1790          */
1791         vi_count = 0;
1792         if ((rc = efx_mcdi_alloc_vis(enp, min_vi_count, max_vi_count,
1793                     &vi_base, &vi_count, &vi_shift)) != 0)
1794                 goto fail3;
1795
1796         EFSYS_PROBE2(vi_alloc, uint32_t, vi_base, uint32_t, vi_count);
1797
1798         if (vi_count < min_vi_count) {
1799                 rc = ENOMEM;
1800                 goto fail4;
1801         }
1802
1803         enp->en_arch.ef10.ena_vi_base = vi_base;
1804         enp->en_arch.ef10.ena_vi_count = vi_count;
1805         enp->en_arch.ef10.ena_vi_shift = vi_shift;
1806
1807         if (vi_count < min_vi_count + enp->en_arch.ef10.ena_piobuf_count) {
1808                 /* Not enough extra VIs to map piobufs */
1809                 ef10_nic_free_piobufs(enp);
1810         }
1811
1812         enp->en_arch.ef10.ena_pio_write_vi_base =
1813             vi_count - enp->en_arch.ef10.ena_piobuf_count;
1814
1815         EFSYS_ASSERT3U(enp->en_nic_cfg.enc_vi_window_shift, !=,
1816             EFX_VI_WINDOW_SHIFT_INVALID);
1817         EFSYS_ASSERT3U(enp->en_nic_cfg.enc_vi_window_shift, <=,
1818             EFX_VI_WINDOW_SHIFT_64K);
1819         vi_window_size = 1U << enp->en_nic_cfg.enc_vi_window_shift;
1820
1821         /* Save UC memory mapping details */
1822         enp->en_arch.ef10.ena_uc_mem_map_offset = 0;
1823         if (enp->en_arch.ef10.ena_piobuf_count > 0) {
1824                 enp->en_arch.ef10.ena_uc_mem_map_size =
1825                     (vi_window_size *
1826                     enp->en_arch.ef10.ena_pio_write_vi_base);
1827         } else {
1828                 enp->en_arch.ef10.ena_uc_mem_map_size =
1829                     (vi_window_size *
1830                     enp->en_arch.ef10.ena_vi_count);
1831         }
1832
1833         /* Save WC memory mapping details */
1834         enp->en_arch.ef10.ena_wc_mem_map_offset =
1835             enp->en_arch.ef10.ena_uc_mem_map_offset +
1836             enp->en_arch.ef10.ena_uc_mem_map_size;
1837
1838         enp->en_arch.ef10.ena_wc_mem_map_size =
1839             (vi_window_size *
1840             enp->en_arch.ef10.ena_piobuf_count);
1841
1842         /* Link piobufs to extra VIs in WC mapping */
1843         if (enp->en_arch.ef10.ena_piobuf_count > 0) {
1844                 for (i = 0; i < enp->en_arch.ef10.ena_piobuf_count; i++) {
1845                         rc = efx_mcdi_link_piobuf(enp,
1846                             enp->en_arch.ef10.ena_pio_write_vi_base + i,
1847                             enp->en_arch.ef10.ena_piobuf_handle[i]);
1848                         if (rc != 0)
1849                                 break;
1850                 }
1851         }
1852
1853         /*
1854          * Allocate a vAdaptor attached to our upstream vPort/pPort.
1855          *
1856          * On a VF, this may fail with MC_CMD_ERR_NO_EVB_PORT (ENOENT) if the PF
1857          * driver has yet to bring up the EVB port. See bug 56147. In this case,
1858          * retry the request several times after waiting a while. The wait time
1859          * between retries starts small (10ms) and exponentially increases.
1860          * Total wait time is a little over two seconds. Retry logic in the
1861          * client driver may mean this whole loop is repeated if it continues to
1862          * fail.
1863          */
1864         retry = 0;
1865         delay_us = 10000;
1866         while ((rc = efx_mcdi_vadaptor_alloc(enp, EVB_PORT_ID_ASSIGNED)) != 0) {
1867                 if (EFX_PCI_FUNCTION_IS_PF(&enp->en_nic_cfg) ||
1868                     (rc != ENOENT)) {
1869                         /*
1870                          * Do not retry alloc for PF, or for other errors on
1871                          * a VF.
1872                          */
1873                         goto fail5;
1874                 }
1875
1876                 /* VF startup before PF is ready. Retry allocation. */
1877                 if (retry > 5) {
1878                         /* Too many attempts */
1879                         rc = EINVAL;
1880                         goto fail6;
1881                 }
1882                 EFSYS_PROBE1(mcdi_no_evb_port_retry, int, retry);
1883                 EFSYS_SLEEP(delay_us);
1884                 retry++;
1885                 if (delay_us < 500000)
1886                         delay_us <<= 2;
1887         }
1888
1889         enp->en_vport_id = EVB_PORT_ID_ASSIGNED;
1890         enp->en_nic_cfg.enc_mcdi_max_payload_length = MCDI_CTL_SDU_LEN_MAX_V2;
1891
1892         return (0);
1893
1894 fail6:
1895         EFSYS_PROBE(fail6);
1896 fail5:
1897         EFSYS_PROBE(fail5);
1898 fail4:
1899         EFSYS_PROBE(fail4);
1900 fail3:
1901         EFSYS_PROBE(fail3);
1902 fail2:
1903         EFSYS_PROBE(fail2);
1904
1905         ef10_nic_free_piobufs(enp);
1906
1907 fail1:
1908         EFSYS_PROBE1(fail1, efx_rc_t, rc);
1909
1910         return (rc);
1911 }
1912
1913         __checkReturn   efx_rc_t
1914 ef10_nic_get_vi_pool(
1915         __in            efx_nic_t *enp,
1916         __out           uint32_t *vi_countp)
1917 {
1918         EFSYS_ASSERT(enp->en_family == EFX_FAMILY_HUNTINGTON ||
1919             enp->en_family == EFX_FAMILY_MEDFORD ||
1920             enp->en_family == EFX_FAMILY_MEDFORD2);
1921
1922         /*
1923          * Report VIs that the client driver can use.
1924          * Do not include VIs used for PIO buffer writes.
1925          */
1926         *vi_countp = enp->en_arch.ef10.ena_pio_write_vi_base;
1927
1928         return (0);
1929 }
1930
1931         __checkReturn   efx_rc_t
1932 ef10_nic_get_bar_region(
1933         __in            efx_nic_t *enp,
1934         __in            efx_nic_region_t region,
1935         __out           uint32_t *offsetp,
1936         __out           size_t *sizep)
1937 {
1938         efx_rc_t rc;
1939
1940         EFSYS_ASSERT(enp->en_family == EFX_FAMILY_HUNTINGTON ||
1941             enp->en_family == EFX_FAMILY_MEDFORD ||
1942             enp->en_family == EFX_FAMILY_MEDFORD2);
1943
1944         /*
1945          * TODO: Specify host memory mapping alignment and granularity
1946          * in efx_drv_limits_t so that they can be taken into account
1947          * when allocating extra VIs for PIO writes.
1948          */
1949         switch (region) {
1950         case EFX_REGION_VI:
1951                 /* UC mapped memory BAR region for VI registers */
1952                 *offsetp = enp->en_arch.ef10.ena_uc_mem_map_offset;
1953                 *sizep = enp->en_arch.ef10.ena_uc_mem_map_size;
1954                 break;
1955
1956         case EFX_REGION_PIO_WRITE_VI:
1957                 /* WC mapped memory BAR region for piobuf writes */
1958                 *offsetp = enp->en_arch.ef10.ena_wc_mem_map_offset;
1959                 *sizep = enp->en_arch.ef10.ena_wc_mem_map_size;
1960                 break;
1961
1962         default:
1963                 rc = EINVAL;
1964                 goto fail1;
1965         }
1966
1967         return (0);
1968
1969 fail1:
1970         EFSYS_PROBE1(fail1, efx_rc_t, rc);
1971
1972         return (rc);
1973 }
1974
1975                         void
1976 ef10_nic_fini(
1977         __in            efx_nic_t *enp)
1978 {
1979         uint32_t i;
1980         efx_rc_t rc;
1981
1982         (void) efx_mcdi_vadaptor_free(enp, enp->en_vport_id);
1983         enp->en_vport_id = 0;
1984
1985         /* Unlink piobufs from extra VIs in WC mapping */
1986         if (enp->en_arch.ef10.ena_piobuf_count > 0) {
1987                 for (i = 0; i < enp->en_arch.ef10.ena_piobuf_count; i++) {
1988                         rc = efx_mcdi_unlink_piobuf(enp,
1989                             enp->en_arch.ef10.ena_pio_write_vi_base + i);
1990                         if (rc != 0)
1991                                 break;
1992                 }
1993         }
1994
1995         ef10_nic_free_piobufs(enp);
1996
1997         (void) efx_mcdi_free_vis(enp);
1998         enp->en_arch.ef10.ena_vi_count = 0;
1999 }
2000
2001                         void
2002 ef10_nic_unprobe(
2003         __in            efx_nic_t *enp)
2004 {
2005 #if EFSYS_OPT_MON_STATS
2006         mcdi_mon_cfg_free(enp);
2007 #endif /* EFSYS_OPT_MON_STATS */
2008         (void) efx_mcdi_drv_attach(enp, B_FALSE);
2009 }
2010
2011 #if EFSYS_OPT_DIAG
2012
2013         __checkReturn   efx_rc_t
2014 ef10_nic_register_test(
2015         __in            efx_nic_t *enp)
2016 {
2017         efx_rc_t rc;
2018
2019         /* FIXME */
2020         _NOTE(ARGUNUSED(enp))
2021         _NOTE(CONSTANTCONDITION)
2022         if (B_FALSE) {
2023                 rc = ENOTSUP;
2024                 goto fail1;
2025         }
2026         /* FIXME */
2027
2028         return (0);
2029
2030 fail1:
2031         EFSYS_PROBE1(fail1, efx_rc_t, rc);
2032
2033         return (rc);
2034 }
2035
2036 #endif  /* EFSYS_OPT_DIAG */
2037
2038
2039 #endif  /* EFSYS_OPT_HUNTINGTON || EFSYS_OPT_MEDFORD || EFSYS_OPT_MEDFORD2 */