drivers/net/sfc/base/ef10_nic.c

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  *
   3  * Copyright (c) 2012-2018 Solarflare Communications Inc.
   4  * All rights reserved.
   5  */
   6
   7 #include "efx.h"
   8 #include "efx_impl.h"
   9 #if EFSYS_OPT_MON_MCDI
  10 #include "mcdi_mon.h"
  11 #endif
  12
  13 #if EFSYS_OPT_HUNTINGTON || EFSYS_OPT_MEDFORD || EFSYS_OPT_MEDFORD2
  14
  15 #include "ef10_tlv_layout.h"
  16
  17         __checkReturn   efx_rc_t
  18 efx_mcdi_get_port_assignment(
  19         __in            efx_nic_t *enp,
  20         __out           uint32_t *portp)
  21 {
  22         efx_mcdi_req_t req;
  23         uint8_t payload[MAX(MC_CMD_GET_PORT_ASSIGNMENT_IN_LEN,
  24                             MC_CMD_GET_PORT_ASSIGNMENT_OUT_LEN)];
  25         efx_rc_t rc;
  26
  27         EFSYS_ASSERT(enp->en_family == EFX_FAMILY_HUNTINGTON ||
  28             enp->en_family == EFX_FAMILY_MEDFORD ||
  29             enp->en_family == EFX_FAMILY_MEDFORD2);
  30
  31         (void) memset(payload, 0, sizeof (payload));
  32         req.emr_cmd = MC_CMD_GET_PORT_ASSIGNMENT;
  33         req.emr_in_buf = payload;
  34         req.emr_in_length = MC_CMD_GET_PORT_ASSIGNMENT_IN_LEN;
  35         req.emr_out_buf = payload;
  36         req.emr_out_length = MC_CMD_GET_PORT_ASSIGNMENT_OUT_LEN;
  37
  38         efx_mcdi_execute(enp, &req);
  39
  40         if (req.emr_rc != 0) {
  41                 rc = req.emr_rc;
  42                 goto fail1;
  43         }
  44
  45         if (req.emr_out_length_used < MC_CMD_GET_PORT_ASSIGNMENT_OUT_LEN) {
  46                 rc = EMSGSIZE;
  47                 goto fail2;
  48         }
  49
  50         *portp = MCDI_OUT_DWORD(req, GET_PORT_ASSIGNMENT_OUT_PORT);
  51
  52         return (0);
  53
  54 fail2:
  55         EFSYS_PROBE(fail2);
  56 fail1:
  57         EFSYS_PROBE1(fail1, efx_rc_t, rc);
  58
  59         return (rc);
  60 }
  61
  62         __checkReturn   efx_rc_t
  63 efx_mcdi_get_port_modes(
  64         __in            efx_nic_t *enp,
  65         __out           uint32_t *modesp,
  66         __out_opt       uint32_t *current_modep)
  67 {
  68         efx_mcdi_req_t req;
  69         uint8_t payload[MAX(MC_CMD_GET_PORT_MODES_IN_LEN,
  70                             MC_CMD_GET_PORT_MODES_OUT_LEN)];
  71         efx_rc_t rc;
  72
  73         EFSYS_ASSERT(enp->en_family == EFX_FAMILY_HUNTINGTON ||
  74             enp->en_family == EFX_FAMILY_MEDFORD ||
  75             enp->en_family == EFX_FAMILY_MEDFORD2);
  76
  77         (void) memset(payload, 0, sizeof (payload));
  78         req.emr_cmd = MC_CMD_GET_PORT_MODES;
  79         req.emr_in_buf = payload;
  80         req.emr_in_length = MC_CMD_GET_PORT_MODES_IN_LEN;
  81         req.emr_out_buf = payload;
  82         req.emr_out_length = MC_CMD_GET_PORT_MODES_OUT_LEN;
  83
  84         efx_mcdi_execute(enp, &req);
  85
  86         if (req.emr_rc != 0) {
  87                 rc = req.emr_rc;
  88                 goto fail1;
  89         }
  90
  91         /*
  92          * Require only Modes and DefaultMode fields, unless the current mode
  93          * was requested (CurrentMode field was added for Medford).
  94          */
  95         if (req.emr_out_length_used <
  96             MC_CMD_GET_PORT_MODES_OUT_CURRENT_MODE_OFST) {
  97                 rc = EMSGSIZE;
  98                 goto fail2;
  99         }
 100         if ((current_modep != NULL) && (req.emr_out_length_used <
 101             MC_CMD_GET_PORT_MODES_OUT_CURRENT_MODE_OFST + 4)) {
 102                 rc = EMSGSIZE;
 103                 goto fail3;
 104         }
 105
 106         *modesp = MCDI_OUT_DWORD(req, GET_PORT_MODES_OUT_MODES);
 107
 108         if (current_modep != NULL) {
 109                 *current_modep = MCDI_OUT_DWORD(req,
 110                                             GET_PORT_MODES_OUT_CURRENT_MODE);
 111         }
 112
 113         return (0);
 114
 115 fail3:
 116         EFSYS_PROBE(fail3);
 117 fail2:
 118         EFSYS_PROBE(fail2);
 119 fail1:
 120         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 121
 122         return (rc);
 123 }
 124
 125         __checkReturn   efx_rc_t
 126 ef10_nic_get_port_mode_bandwidth(
 127         __in            uint32_t port_mode,
 128         __out           uint32_t *bandwidth_mbpsp)
 129 {
 130         uint32_t bandwidth;
 131         efx_rc_t rc;
 132
 133         switch (port_mode) {
 134         case TLV_PORT_MODE_10G:
 135                 bandwidth = 10000;
 136                 break;
 137         case TLV_PORT_MODE_10G_10G:
 138                 bandwidth = 10000 * 2;
 139                 break;
 140         case TLV_PORT_MODE_10G_10G_10G_10G:
 141         case TLV_PORT_MODE_10G_10G_10G_10G_Q:
 142         case TLV_PORT_MODE_10G_10G_10G_10G_Q1_Q2:
 143         case TLV_PORT_MODE_10G_10G_10G_10G_Q2:
 144                 bandwidth = 10000 * 4;
 145                 break;
 146         case TLV_PORT_MODE_40G:
 147                 bandwidth = 40000;
 148                 break;
 149         case TLV_PORT_MODE_40G_40G:
 150                 bandwidth = 40000 * 2;
 151                 break;
 152         case TLV_PORT_MODE_40G_10G_10G:
 153         case TLV_PORT_MODE_10G_10G_40G:
 154                 bandwidth = 40000 + (10000 * 2);
 155                 break;
 156         default:
 157                 rc = EINVAL;
 158                 goto fail1;
 159         }
 160
 161         *bandwidth_mbpsp = bandwidth;
 162
 163         return (0);
 164
 165 fail1:
 166         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 167
 168         return (rc);
 169 }
 170
 171 static  __checkReturn           efx_rc_t
 172 efx_mcdi_vadaptor_alloc(
 173         __in                    efx_nic_t *enp,
 174         __in                    uint32_t port_id)
 175 {
 176         efx_mcdi_req_t req;
 177         uint8_t payload[MAX(MC_CMD_VADAPTOR_ALLOC_IN_LEN,
 178                             MC_CMD_VADAPTOR_ALLOC_OUT_LEN)];
 179         efx_rc_t rc;
 180
 181         EFSYS_ASSERT3U(enp->en_vport_id, ==, EVB_PORT_ID_NULL);
 182
 183         (void) memset(payload, 0, sizeof (payload));
 184         req.emr_cmd = MC_CMD_VADAPTOR_ALLOC;
 185         req.emr_in_buf = payload;
 186         req.emr_in_length = MC_CMD_VADAPTOR_ALLOC_IN_LEN;
 187         req.emr_out_buf = payload;
 188         req.emr_out_length = MC_CMD_VADAPTOR_ALLOC_OUT_LEN;
 189
 190         MCDI_IN_SET_DWORD(req, VADAPTOR_ALLOC_IN_UPSTREAM_PORT_ID, port_id);
 191         MCDI_IN_POPULATE_DWORD_1(req, VADAPTOR_ALLOC_IN_FLAGS,
 192             VADAPTOR_ALLOC_IN_FLAG_PERMIT_SET_MAC_WHEN_FILTERS_INSTALLED,
 193             enp->en_nic_cfg.enc_allow_set_mac_with_installed_filters ? 1 : 0);
 194
 195         efx_mcdi_execute(enp, &req);
 196
 197         if (req.emr_rc != 0) {
 198                 rc = req.emr_rc;
 199                 goto fail1;
 200         }
 201
 202         return (0);
 203
 204 fail1:
 205         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 206
 207         return (rc);
 208 }
 209
 210 static  __checkReturn           efx_rc_t
 211 efx_mcdi_vadaptor_free(
 212         __in                    efx_nic_t *enp,
 213         __in                    uint32_t port_id)
 214 {
 215         efx_mcdi_req_t req;
 216         uint8_t payload[MAX(MC_CMD_VADAPTOR_FREE_IN_LEN,
 217                             MC_CMD_VADAPTOR_FREE_OUT_LEN)];
 218         efx_rc_t rc;
 219
 220         (void) memset(payload, 0, sizeof (payload));
 221         req.emr_cmd = MC_CMD_VADAPTOR_FREE;
 222         req.emr_in_buf = payload;
 223         req.emr_in_length = MC_CMD_VADAPTOR_FREE_IN_LEN;
 224         req.emr_out_buf = payload;
 225         req.emr_out_length = MC_CMD_VADAPTOR_FREE_OUT_LEN;
 226
 227         MCDI_IN_SET_DWORD(req, VADAPTOR_FREE_IN_UPSTREAM_PORT_ID, port_id);
 228
 229         efx_mcdi_execute(enp, &req);
 230
 231         if (req.emr_rc != 0) {
 232                 rc = req.emr_rc;
 233                 goto fail1;
 234         }
 235
 236         return (0);
 237
 238 fail1:
 239         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 240
 241         return (rc);
 242 }
 243
 244         __checkReturn   efx_rc_t
 245 efx_mcdi_get_mac_address_pf(
 246         __in                    efx_nic_t *enp,
 247         __out_ecount_opt(6)     uint8_t mac_addrp[6])
 248 {
 249         efx_mcdi_req_t req;
 250         uint8_t payload[MAX(MC_CMD_GET_MAC_ADDRESSES_IN_LEN,
 251                             MC_CMD_GET_MAC_ADDRESSES_OUT_LEN)];
 252         efx_rc_t rc;
 253
 254         EFSYS_ASSERT(enp->en_family == EFX_FAMILY_HUNTINGTON ||
 255             enp->en_family == EFX_FAMILY_MEDFORD ||
 256             enp->en_family == EFX_FAMILY_MEDFORD2);
 257
 258         (void) memset(payload, 0, sizeof (payload));
 259         req.emr_cmd = MC_CMD_GET_MAC_ADDRESSES;
 260         req.emr_in_buf = payload;
 261         req.emr_in_length = MC_CMD_GET_MAC_ADDRESSES_IN_LEN;
 262         req.emr_out_buf = payload;
 263         req.emr_out_length = MC_CMD_GET_MAC_ADDRESSES_OUT_LEN;
 264
 265         efx_mcdi_execute(enp, &req);
 266
 267         if (req.emr_rc != 0) {
 268                 rc = req.emr_rc;
 269                 goto fail1;
 270         }
 271
 272         if (req.emr_out_length_used < MC_CMD_GET_MAC_ADDRESSES_OUT_LEN) {
 273                 rc = EMSGSIZE;
 274                 goto fail2;
 275         }
 276
 277         if (MCDI_OUT_DWORD(req, GET_MAC_ADDRESSES_OUT_MAC_COUNT) < 1) {
 278                 rc = ENOENT;
 279                 goto fail3;
 280         }
 281
 282         if (mac_addrp != NULL) {
 283                 uint8_t *addrp;
 284
 285                 addrp = MCDI_OUT2(req, uint8_t,
 286                     GET_MAC_ADDRESSES_OUT_MAC_ADDR_BASE);
 287
 288                 EFX_MAC_ADDR_COPY(mac_addrp, addrp);
 289         }
 290
 291         return (0);
 292
 293 fail3:
 294         EFSYS_PROBE(fail3);
 295 fail2:
 296         EFSYS_PROBE(fail2);
 297 fail1:
 298         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 299
 300         return (rc);
 301 }
 302
 303         __checkReturn   efx_rc_t
 304 efx_mcdi_get_mac_address_vf(
 305         __in                    efx_nic_t *enp,
 306         __out_ecount_opt(6)     uint8_t mac_addrp[6])
 307 {
 308         efx_mcdi_req_t req;
 309         uint8_t payload[MAX(MC_CMD_VPORT_GET_MAC_ADDRESSES_IN_LEN,
 310                             MC_CMD_VPORT_GET_MAC_ADDRESSES_OUT_LENMAX)];
 311         efx_rc_t rc;
 312
 313         EFSYS_ASSERT(enp->en_family == EFX_FAMILY_HUNTINGTON ||
 314             enp->en_family == EFX_FAMILY_MEDFORD ||
 315             enp->en_family == EFX_FAMILY_MEDFORD2);
 316
 317         (void) memset(payload, 0, sizeof (payload));
 318         req.emr_cmd = MC_CMD_VPORT_GET_MAC_ADDRESSES;
 319         req.emr_in_buf = payload;
 320         req.emr_in_length = MC_CMD_VPORT_GET_MAC_ADDRESSES_IN_LEN;
 321         req.emr_out_buf = payload;
 322         req.emr_out_length = MC_CMD_VPORT_GET_MAC_ADDRESSES_OUT_LENMAX;
 323
 324         MCDI_IN_SET_DWORD(req, VPORT_GET_MAC_ADDRESSES_IN_VPORT_ID,
 325             EVB_PORT_ID_ASSIGNED);
 326
 327         efx_mcdi_execute(enp, &req);
 328
 329         if (req.emr_rc != 0) {
 330                 rc = req.emr_rc;
 331                 goto fail1;
 332         }
 333
 334         if (req.emr_out_length_used <
 335             MC_CMD_VPORT_GET_MAC_ADDRESSES_OUT_LENMIN) {
 336                 rc = EMSGSIZE;
 337                 goto fail2;
 338         }
 339
 340         if (MCDI_OUT_DWORD(req,
 341                 VPORT_GET_MAC_ADDRESSES_OUT_MACADDR_COUNT) < 1) {
 342                 rc = ENOENT;
 343                 goto fail3;
 344         }
 345
 346         if (mac_addrp != NULL) {
 347                 uint8_t *addrp;
 348
 349                 addrp = MCDI_OUT2(req, uint8_t,
 350                     VPORT_GET_MAC_ADDRESSES_OUT_MACADDR);
 351
 352                 EFX_MAC_ADDR_COPY(mac_addrp, addrp);
 353         }
 354
 355         return (0);
 356
 357 fail3:
 358         EFSYS_PROBE(fail3);
 359 fail2:
 360         EFSYS_PROBE(fail2);
 361 fail1:
 362         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 363
 364         return (rc);
 365 }
 366
 367         __checkReturn   efx_rc_t
 368 efx_mcdi_get_clock(
 369         __in            efx_nic_t *enp,
 370         __out           uint32_t *sys_freqp,
 371         __out           uint32_t *dpcpu_freqp)
 372 {
 373         efx_mcdi_req_t req;
 374         uint8_t payload[MAX(MC_CMD_GET_CLOCK_IN_LEN,
 375                             MC_CMD_GET_CLOCK_OUT_LEN)];
 376         efx_rc_t rc;
 377
 378         EFSYS_ASSERT(enp->en_family == EFX_FAMILY_HUNTINGTON ||
 379             enp->en_family == EFX_FAMILY_MEDFORD ||
 380             enp->en_family == EFX_FAMILY_MEDFORD2);
 381
 382         (void) memset(payload, 0, sizeof (payload));
 383         req.emr_cmd = MC_CMD_GET_CLOCK;
 384         req.emr_in_buf = payload;
 385         req.emr_in_length = MC_CMD_GET_CLOCK_IN_LEN;
 386         req.emr_out_buf = payload;
 387         req.emr_out_length = MC_CMD_GET_CLOCK_OUT_LEN;
 388
 389         efx_mcdi_execute(enp, &req);
 390
 391         if (req.emr_rc != 0) {
 392                 rc = req.emr_rc;
 393                 goto fail1;
 394         }
 395
 396         if (req.emr_out_length_used < MC_CMD_GET_CLOCK_OUT_LEN) {
 397                 rc = EMSGSIZE;
 398                 goto fail2;
 399         }
 400
 401         *sys_freqp = MCDI_OUT_DWORD(req, GET_CLOCK_OUT_SYS_FREQ);
 402         if (*sys_freqp == 0) {
 403                 rc = EINVAL;
 404                 goto fail3;
 405         }
 406         *dpcpu_freqp = MCDI_OUT_DWORD(req, GET_CLOCK_OUT_DPCPU_FREQ);
 407         if (*dpcpu_freqp == 0) {
 408                 rc = EINVAL;
 409                 goto fail4;
 410         }
 411
 412         return (0);
 413
 414 fail4:
 415         EFSYS_PROBE(fail4);
 416 fail3:
 417         EFSYS_PROBE(fail3);
 418 fail2:
 419         EFSYS_PROBE(fail2);
 420 fail1:
 421         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 422
 423         return (rc);
 424 }
 425
 426         __checkReturn   efx_rc_t
 427 efx_mcdi_get_rxdp_config(
 428         __in            efx_nic_t *enp,
 429         __out           uint32_t *end_paddingp)
 430 {
 431         efx_mcdi_req_t req;
 432         uint8_t payload[MAX(MC_CMD_GET_RXDP_CONFIG_IN_LEN,
 433                             MC_CMD_GET_RXDP_CONFIG_OUT_LEN)];
 434         uint32_t end_padding;
 435         efx_rc_t rc;
 436
 437         memset(payload, 0, sizeof (payload));
 438         req.emr_cmd = MC_CMD_GET_RXDP_CONFIG;
 439         req.emr_in_buf = payload;
 440         req.emr_in_length = MC_CMD_GET_RXDP_CONFIG_IN_LEN;
 441         req.emr_out_buf = payload;
 442         req.emr_out_length = MC_CMD_GET_RXDP_CONFIG_OUT_LEN;
 443
 444         efx_mcdi_execute(enp, &req);
 445         if (req.emr_rc != 0) {
 446                 rc = req.emr_rc;
 447                 goto fail1;
 448         }
 449
 450         if (MCDI_OUT_DWORD_FIELD(req, GET_RXDP_CONFIG_OUT_DATA,
 451                                     GET_RXDP_CONFIG_OUT_PAD_HOST_DMA) == 0) {
 452                 /* RX DMA end padding is disabled */
 453                 end_padding = 0;
 454         } else {
 455                 switch (MCDI_OUT_DWORD_FIELD(req, GET_RXDP_CONFIG_OUT_DATA,
 456                                             GET_RXDP_CONFIG_OUT_PAD_HOST_LEN)) {
 457                 case MC_CMD_SET_RXDP_CONFIG_IN_PAD_HOST_64:
 458                         end_padding = 64;
 459                         break;
 460                 case MC_CMD_SET_RXDP_CONFIG_IN_PAD_HOST_128:
 461                         end_padding = 128;
 462                         break;
 463                 case MC_CMD_SET_RXDP_CONFIG_IN_PAD_HOST_256:
 464                         end_padding = 256;
 465                         break;
 466                 default:
 467                         rc = ENOTSUP;
 468                         goto fail2;
 469                 }
 470         }
 471
 472         *end_paddingp = end_padding;
 473
 474         return (0);
 475
 476 fail2:
 477         EFSYS_PROBE(fail2);
 478 fail1:
 479         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 480
 481         return (rc);
 482 }
 483
 484         __checkReturn   efx_rc_t
 485 efx_mcdi_get_vector_cfg(
 486         __in            efx_nic_t *enp,
 487         __out_opt       uint32_t *vec_basep,
 488         __out_opt       uint32_t *pf_nvecp,
 489         __out_opt       uint32_t *vf_nvecp)
 490 {
 491         efx_mcdi_req_t req;
 492         uint8_t payload[MAX(MC_CMD_GET_VECTOR_CFG_IN_LEN,
 493                             MC_CMD_GET_VECTOR_CFG_OUT_LEN)];
 494         efx_rc_t rc;
 495
 496         (void) memset(payload, 0, sizeof (payload));
 497         req.emr_cmd = MC_CMD_GET_VECTOR_CFG;
 498         req.emr_in_buf = payload;
 499         req.emr_in_length = MC_CMD_GET_VECTOR_CFG_IN_LEN;
 500         req.emr_out_buf = payload;
 501         req.emr_out_length = MC_CMD_GET_VECTOR_CFG_OUT_LEN;
 502
 503         efx_mcdi_execute(enp, &req);
 504
 505         if (req.emr_rc != 0) {
 506                 rc = req.emr_rc;
 507                 goto fail1;
 508         }
 509
 510         if (req.emr_out_length_used < MC_CMD_GET_VECTOR_CFG_OUT_LEN) {
 511                 rc = EMSGSIZE;
 512                 goto fail2;
 513         }
 514
 515         if (vec_basep != NULL)
 516                 *vec_basep = MCDI_OUT_DWORD(req, GET_VECTOR_CFG_OUT_VEC_BASE);
 517         if (pf_nvecp != NULL)
 518                 *pf_nvecp = MCDI_OUT_DWORD(req, GET_VECTOR_CFG_OUT_VECS_PER_PF);
 519         if (vf_nvecp != NULL)
 520                 *vf_nvecp = MCDI_OUT_DWORD(req, GET_VECTOR_CFG_OUT_VECS_PER_VF);
 521
 522         return (0);
 523
 524 fail2:
 525         EFSYS_PROBE(fail2);
 526 fail1:
 527         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 528
 529         return (rc);
 530 }
 531
 532 static  __checkReturn   efx_rc_t
 533 efx_mcdi_alloc_vis(
 534         __in            efx_nic_t *enp,
 535         __in            uint32_t min_vi_count,
 536         __in            uint32_t max_vi_count,
 537         __out           uint32_t *vi_basep,
 538         __out           uint32_t *vi_countp,
 539         __out           uint32_t *vi_shiftp)
 540 {
 541         efx_mcdi_req_t req;
 542         uint8_t payload[MAX(MC_CMD_ALLOC_VIS_IN_LEN,
 543                             MC_CMD_ALLOC_VIS_EXT_OUT_LEN)];
 544         efx_rc_t rc;
 545
 546         if (vi_countp == NULL) {
 547                 rc = EINVAL;
 548                 goto fail1;
 549         }
 550
 551         (void) memset(payload, 0, sizeof (payload));
 552         req.emr_cmd = MC_CMD_ALLOC_VIS;
 553         req.emr_in_buf = payload;
 554         req.emr_in_length = MC_CMD_ALLOC_VIS_IN_LEN;
 555         req.emr_out_buf = payload;
 556         req.emr_out_length = MC_CMD_ALLOC_VIS_EXT_OUT_LEN;
 557
 558         MCDI_IN_SET_DWORD(req, ALLOC_VIS_IN_MIN_VI_COUNT, min_vi_count);
 559         MCDI_IN_SET_DWORD(req, ALLOC_VIS_IN_MAX_VI_COUNT, max_vi_count);
 560
 561         efx_mcdi_execute(enp, &req);
 562
 563         if (req.emr_rc != 0) {
 564                 rc = req.emr_rc;
 565                 goto fail2;
 566         }
 567
 568         if (req.emr_out_length_used < MC_CMD_ALLOC_VIS_OUT_LEN) {
 569                 rc = EMSGSIZE;
 570                 goto fail3;
 571         }
 572
 573         *vi_basep = MCDI_OUT_DWORD(req, ALLOC_VIS_OUT_VI_BASE);
 574         *vi_countp = MCDI_OUT_DWORD(req, ALLOC_VIS_OUT_VI_COUNT);
 575
 576         /* Report VI_SHIFT if available (always zero for Huntington) */
 577         if (req.emr_out_length_used < MC_CMD_ALLOC_VIS_EXT_OUT_LEN)
 578                 *vi_shiftp = 0;
 579         else
 580                 *vi_shiftp = MCDI_OUT_DWORD(req, ALLOC_VIS_EXT_OUT_VI_SHIFT);
 581
 582         return (0);
 583
 584 fail3:
 585         EFSYS_PROBE(fail3);
 586 fail2:
 587         EFSYS_PROBE(fail2);
 588 fail1:
 589         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 590
 591         return (rc);
 592 }
 593
 594
 595 static  __checkReturn   efx_rc_t
 596 efx_mcdi_free_vis(
 597         __in            efx_nic_t *enp)
 598 {
 599         efx_mcdi_req_t req;
 600         efx_rc_t rc;
 601
 602         EFX_STATIC_ASSERT(MC_CMD_FREE_VIS_IN_LEN == 0);
 603         EFX_STATIC_ASSERT(MC_CMD_FREE_VIS_OUT_LEN == 0);
 604
 605         req.emr_cmd = MC_CMD_FREE_VIS;
 606         req.emr_in_buf = NULL;
 607         req.emr_in_length = 0;
 608         req.emr_out_buf = NULL;
 609         req.emr_out_length = 0;
 610
 611         efx_mcdi_execute_quiet(enp, &req);
 612
 613         /* Ignore ELREADY (no allocated VIs, so nothing to free) */
 614         if ((req.emr_rc != 0) && (req.emr_rc != EALREADY)) {
 615                 rc = req.emr_rc;
 616                 goto fail1;
 617         }
 618
 619         return (0);
 620
 621 fail1:
 622         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 623
 624         return (rc);
 625 }
 626
 627
 628 static  __checkReturn   efx_rc_t
 629 efx_mcdi_alloc_piobuf(
 630         __in            efx_nic_t *enp,
 631         __out           efx_piobuf_handle_t *handlep)
 632 {
 633         efx_mcdi_req_t req;
 634         uint8_t payload[MAX(MC_CMD_ALLOC_PIOBUF_IN_LEN,
 635                             MC_CMD_ALLOC_PIOBUF_OUT_LEN)];
 636         efx_rc_t rc;
 637
 638         if (handlep == NULL) {
 639                 rc = EINVAL;
 640                 goto fail1;
 641         }
 642
 643         (void) memset(payload, 0, sizeof (payload));
 644         req.emr_cmd = MC_CMD_ALLOC_PIOBUF;
 645         req.emr_in_buf = payload;
 646         req.emr_in_length = MC_CMD_ALLOC_PIOBUF_IN_LEN;
 647         req.emr_out_buf = payload;
 648         req.emr_out_length = MC_CMD_ALLOC_PIOBUF_OUT_LEN;
 649
 650         efx_mcdi_execute_quiet(enp, &req);
 651
 652         if (req.emr_rc != 0) {
 653                 rc = req.emr_rc;
 654                 goto fail2;
 655         }
 656
 657         if (req.emr_out_length_used < MC_CMD_ALLOC_PIOBUF_OUT_LEN) {
 658                 rc = EMSGSIZE;
 659                 goto fail3;
 660         }
 661
 662         *handlep = MCDI_OUT_DWORD(req, ALLOC_PIOBUF_OUT_PIOBUF_HANDLE);
 663
 664         return (0);
 665
 666 fail3:
 667         EFSYS_PROBE(fail3);
 668 fail2:
 669         EFSYS_PROBE(fail2);
 670 fail1:
 671         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 672
 673         return (rc);
 674 }
 675
 676 static  __checkReturn   efx_rc_t
 677 efx_mcdi_free_piobuf(
 678         __in            efx_nic_t *enp,
 679         __in            efx_piobuf_handle_t handle)
 680 {
 681         efx_mcdi_req_t req;
 682         uint8_t payload[MAX(MC_CMD_FREE_PIOBUF_IN_LEN,
 683                             MC_CMD_FREE_PIOBUF_OUT_LEN)];
 684         efx_rc_t rc;
 685
 686         (void) memset(payload, 0, sizeof (payload));
 687         req.emr_cmd = MC_CMD_FREE_PIOBUF;
 688         req.emr_in_buf = payload;
 689         req.emr_in_length = MC_CMD_FREE_PIOBUF_IN_LEN;
 690         req.emr_out_buf = payload;
 691         req.emr_out_length = MC_CMD_FREE_PIOBUF_OUT_LEN;
 692
 693         MCDI_IN_SET_DWORD(req, FREE_PIOBUF_IN_PIOBUF_HANDLE, handle);
 694
 695         efx_mcdi_execute_quiet(enp, &req);
 696
 697         if (req.emr_rc != 0) {
 698                 rc = req.emr_rc;
 699                 goto fail1;
 700         }
 701
 702         return (0);
 703
 704 fail1:
 705         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 706
 707         return (rc);
 708 }
 709
 710 static  __checkReturn   efx_rc_t
 711 efx_mcdi_link_piobuf(
 712         __in            efx_nic_t *enp,
 713         __in            uint32_t vi_index,
 714         __in            efx_piobuf_handle_t handle)
 715 {
 716         efx_mcdi_req_t req;
 717         uint8_t payload[MAX(MC_CMD_LINK_PIOBUF_IN_LEN,
 718                             MC_CMD_LINK_PIOBUF_OUT_LEN)];
 719         efx_rc_t rc;
 720
 721         (void) memset(payload, 0, sizeof (payload));
 722         req.emr_cmd = MC_CMD_LINK_PIOBUF;
 723         req.emr_in_buf = payload;
 724         req.emr_in_length = MC_CMD_LINK_PIOBUF_IN_LEN;
 725         req.emr_out_buf = payload;
 726         req.emr_out_length = MC_CMD_LINK_PIOBUF_OUT_LEN;
 727
 728         MCDI_IN_SET_DWORD(req, LINK_PIOBUF_IN_PIOBUF_HANDLE, handle);
 729         MCDI_IN_SET_DWORD(req, LINK_PIOBUF_IN_TXQ_INSTANCE, vi_index);
 730
 731         efx_mcdi_execute(enp, &req);
 732
 733         if (req.emr_rc != 0) {
 734                 rc = req.emr_rc;
 735                 goto fail1;
 736         }
 737
 738         return (0);
 739
 740 fail1:
 741         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 742
 743         return (rc);
 744 }
 745
 746 static  __checkReturn   efx_rc_t
 747 efx_mcdi_unlink_piobuf(
 748         __in            efx_nic_t *enp,
 749         __in            uint32_t vi_index)
 750 {
 751         efx_mcdi_req_t req;
 752         uint8_t payload[MAX(MC_CMD_UNLINK_PIOBUF_IN_LEN,
 753                             MC_CMD_UNLINK_PIOBUF_OUT_LEN)];
 754         efx_rc_t rc;
 755
 756         (void) memset(payload, 0, sizeof (payload));
 757         req.emr_cmd = MC_CMD_UNLINK_PIOBUF;
 758         req.emr_in_buf = payload;
 759         req.emr_in_length = MC_CMD_UNLINK_PIOBUF_IN_LEN;
 760         req.emr_out_buf = payload;
 761         req.emr_out_length = MC_CMD_UNLINK_PIOBUF_OUT_LEN;
 762
 763         MCDI_IN_SET_DWORD(req, UNLINK_PIOBUF_IN_TXQ_INSTANCE, vi_index);
 764
 765         efx_mcdi_execute_quiet(enp, &req);
 766
 767         if (req.emr_rc != 0) {
 768                 rc = req.emr_rc;
 769                 goto fail1;
 770         }
 771
 772         return (0);
 773
 774 fail1:
 775         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 776
 777         return (rc);
 778 }
 779
 780 static                  void
 781 ef10_nic_alloc_piobufs(
 782         __in            efx_nic_t *enp,
 783         __in            uint32_t max_piobuf_count)
 784 {
 785         efx_piobuf_handle_t *handlep;
 786         unsigned int i;
 787
 788         EFSYS_ASSERT3U(max_piobuf_count, <=,
 789             EFX_ARRAY_SIZE(enp->en_arch.ef10.ena_piobuf_handle));
 790
 791         enp->en_arch.ef10.ena_piobuf_count = 0;
 792
 793         for (i = 0; i < max_piobuf_count; i++) {
 794                 handlep = &enp->en_arch.ef10.ena_piobuf_handle[i];
 795
 796                 if (efx_mcdi_alloc_piobuf(enp, handlep) != 0)
 797                         goto fail1;
 798
 799                 enp->en_arch.ef10.ena_pio_alloc_map[i] = 0;
 800                 enp->en_arch.ef10.ena_piobuf_count++;
 801         }
 802
 803         return;
 804
 805 fail1:
 806         for (i = 0; i < enp->en_arch.ef10.ena_piobuf_count; i++) {
 807                 handlep = &enp->en_arch.ef10.ena_piobuf_handle[i];
 808
 809                 efx_mcdi_free_piobuf(enp, *handlep);
 810                 *handlep = EFX_PIOBUF_HANDLE_INVALID;
 811         }
 812         enp->en_arch.ef10.ena_piobuf_count = 0;
 813 }
 814
 815
 816 static                  void
 817 ef10_nic_free_piobufs(
 818         __in            efx_nic_t *enp)
 819 {
 820         efx_piobuf_handle_t *handlep;
 821         unsigned int i;
 822
 823         for (i = 0; i < enp->en_arch.ef10.ena_piobuf_count; i++) {
 824                 handlep = &enp->en_arch.ef10.ena_piobuf_handle[i];
 825
 826                 efx_mcdi_free_piobuf(enp, *handlep);
 827                 *handlep = EFX_PIOBUF_HANDLE_INVALID;
 828         }
 829         enp->en_arch.ef10.ena_piobuf_count = 0;
 830 }
 831
 832 /* Sub-allocate a block from a piobuf */
 833         __checkReturn   efx_rc_t
 834 ef10_nic_pio_alloc(
 835         __inout         efx_nic_t *enp,
 836         __out           uint32_t *bufnump,
 837         __out           efx_piobuf_handle_t *handlep,
 838         __out           uint32_t *blknump,
 839         __out           uint32_t *offsetp,
 840         __out           size_t *sizep)
 841 {
 842         efx_nic_cfg_t *encp = &enp->en_nic_cfg;
 843         efx_drv_cfg_t *edcp = &enp->en_drv_cfg;
 844         uint32_t blk_per_buf;
 845         uint32_t buf, blk;
 846         efx_rc_t rc;
 847
 848         EFSYS_ASSERT(enp->en_family == EFX_FAMILY_HUNTINGTON ||
 849             enp->en_family == EFX_FAMILY_MEDFORD ||
 850             enp->en_family == EFX_FAMILY_MEDFORD2);
 851         EFSYS_ASSERT(bufnump);
 852         EFSYS_ASSERT(handlep);
 853         EFSYS_ASSERT(blknump);
 854         EFSYS_ASSERT(offsetp);
 855         EFSYS_ASSERT(sizep);
 856
 857         if ((edcp->edc_pio_alloc_size == 0) ||
 858             (enp->en_arch.ef10.ena_piobuf_count == 0)) {
 859                 rc = ENOMEM;
 860                 goto fail1;
 861         }
 862         blk_per_buf = encp->enc_piobuf_size / edcp->edc_pio_alloc_size;
 863
 864         for (buf = 0; buf < enp->en_arch.ef10.ena_piobuf_count; buf++) {
 865                 uint32_t *map = &enp->en_arch.ef10.ena_pio_alloc_map[buf];
 866
 867                 if (~(*map) == 0)
 868                         continue;
 869
 870                 EFSYS_ASSERT3U(blk_per_buf, <=, (8 * sizeof (*map)));
 871                 for (blk = 0; blk < blk_per_buf; blk++) {
 872                         if ((*map & (1u << blk)) == 0) {
 873                                 *map |= (1u << blk);
 874                                 goto done;
 875                         }
 876                 }
 877         }
 878         rc = ENOMEM;
 879         goto fail2;
 880
 881 done:
 882         *handlep = enp->en_arch.ef10.ena_piobuf_handle[buf];
 883         *bufnump = buf;
 884         *blknump = blk;
 885         *sizep = edcp->edc_pio_alloc_size;
 886         *offsetp = blk * (*sizep);
 887
 888         return (0);
 889
 890 fail2:
 891         EFSYS_PROBE(fail2);
 892 fail1:
 893         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 894
 895         return (rc);
 896 }
 897
 898 /* Free a piobuf sub-allocated block */
 899         __checkReturn   efx_rc_t
 900 ef10_nic_pio_free(
 901         __inout         efx_nic_t *enp,
 902         __in            uint32_t bufnum,
 903         __in            uint32_t blknum)
 904 {
 905         uint32_t *map;
 906         efx_rc_t rc;
 907
 908         if ((bufnum >= enp->en_arch.ef10.ena_piobuf_count) ||
 909             (blknum >= (8 * sizeof (*map)))) {
 910                 rc = EINVAL;
 911                 goto fail1;
 912         }
 913
 914         map = &enp->en_arch.ef10.ena_pio_alloc_map[bufnum];
 915         if ((*map & (1u << blknum)) == 0) {
 916                 rc = ENOENT;
 917                 goto fail2;
 918         }
 919         *map &= ~(1u << blknum);
 920
 921         return (0);
 922
 923 fail2:
 924         EFSYS_PROBE(fail2);
 925 fail1:
 926         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 927
 928         return (rc);
 929 }
 930
 931         __checkReturn   efx_rc_t
 932 ef10_nic_pio_link(
 933         __inout         efx_nic_t *enp,
 934         __in            uint32_t vi_index,
 935         __in            efx_piobuf_handle_t handle)
 936 {
 937         return (efx_mcdi_link_piobuf(enp, vi_index, handle));
 938 }
 939
 940         __checkReturn   efx_rc_t
 941 ef10_nic_pio_unlink(
 942         __inout         efx_nic_t *enp,
 943         __in            uint32_t vi_index)
 944 {
 945         return (efx_mcdi_unlink_piobuf(enp, vi_index));
 946 }
 947
 948 static  __checkReturn   efx_rc_t
 949 ef10_mcdi_get_pf_count(
 950         __in            efx_nic_t *enp,
 951         __out           uint32_t *pf_countp)
 952 {
 953         efx_mcdi_req_t req;
 954         uint8_t payload[MAX(MC_CMD_GET_PF_COUNT_IN_LEN,
 955                             MC_CMD_GET_PF_COUNT_OUT_LEN)];
 956         efx_rc_t rc;
 957
 958         (void) memset(payload, 0, sizeof (payload));
 959         req.emr_cmd = MC_CMD_GET_PF_COUNT;
 960         req.emr_in_buf = payload;
 961         req.emr_in_length = MC_CMD_GET_PF_COUNT_IN_LEN;
 962         req.emr_out_buf = payload;
 963         req.emr_out_length = MC_CMD_GET_PF_COUNT_OUT_LEN;
 964
 965         efx_mcdi_execute(enp, &req);
 966
 967         if (req.emr_rc != 0) {
 968                 rc = req.emr_rc;
 969                 goto fail1;
 970         }
 971
 972         if (req.emr_out_length_used < MC_CMD_GET_PF_COUNT_OUT_LEN) {
 973                 rc = EMSGSIZE;
 974                 goto fail2;
 975         }
 976
 977         *pf_countp = *MCDI_OUT(req, uint8_t,
 978                                 MC_CMD_GET_PF_COUNT_OUT_PF_COUNT_OFST);
 979
 980         EFSYS_ASSERT(*pf_countp != 0);
 981
 982         return (0);
 983
 984 fail2:
 985         EFSYS_PROBE(fail2);
 986 fail1:
 987         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 988
 989         return (rc);
 990 }
 991
 992 static  __checkReturn   efx_rc_t
 993 ef10_get_datapath_caps(
 994         __in            efx_nic_t *enp)
 995 {
 996         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
 997         efx_mcdi_req_t req;
 998         uint8_t payload[MAX(MC_CMD_GET_CAPABILITIES_IN_LEN,
 999                             MC_CMD_GET_CAPABILITIES_V4_OUT_LEN)];
1000         efx_rc_t rc;
1001
1002         if ((rc = ef10_mcdi_get_pf_count(enp, &encp->enc_hw_pf_count)) != 0)
1003                 goto fail1;
1004
1005
1006         (void) memset(payload, 0, sizeof (payload));
1007         req.emr_cmd = MC_CMD_GET_CAPABILITIES;
1008         req.emr_in_buf = payload;
1009         req.emr_in_length = MC_CMD_GET_CAPABILITIES_IN_LEN;
1010         req.emr_out_buf = payload;
1011         req.emr_out_length = MC_CMD_GET_CAPABILITIES_V4_OUT_LEN;
1012
1013         efx_mcdi_execute_quiet(enp, &req);
1014
1015         if (req.emr_rc != 0) {
1016                 rc = req.emr_rc;
1017                 goto fail2;
1018         }
1019
1020         if (req.emr_out_length_used < MC_CMD_GET_CAPABILITIES_OUT_LEN) {
1021                 rc = EMSGSIZE;
1022                 goto fail3;
1023         }
1024
1025 #define CAP_FLAGS1(_req, _flag)                                         \
1026         (MCDI_OUT_DWORD((_req), GET_CAPABILITIES_OUT_FLAGS1) &          \
1027         (1u << (MC_CMD_GET_CAPABILITIES_V2_OUT_ ## _flag ## _LBN)))
1028
1029 #define CAP_FLAGS2(_req, _flag)                                         \
1030         (((_req).emr_out_length_used >= MC_CMD_GET_CAPABILITIES_V2_OUT_LEN) && \
1031             (MCDI_OUT_DWORD((_req), GET_CAPABILITIES_V2_OUT_FLAGS2) &   \
1032             (1u << (MC_CMD_GET_CAPABILITIES_V2_OUT_ ## _flag ## _LBN))))
1033
1034         /*
1035          * Huntington RXDP firmware inserts a 0 or 14 byte prefix.
1036          * We only support the 14 byte prefix here.
1037          */
1038         if (CAP_FLAGS1(req, RX_PREFIX_LEN_14) == 0) {
1039                 rc = ENOTSUP;
1040                 goto fail4;
1041         }
1042         encp->enc_rx_prefix_size = 14;
1043
1044         /* Check if the firmware supports additional RSS modes */
1045         if (CAP_FLAGS1(req, ADDITIONAL_RSS_MODES))
1046                 encp->enc_rx_scale_additional_modes_supported = B_TRUE;
1047         else
1048                 encp->enc_rx_scale_additional_modes_supported = B_FALSE;
1049
1050         /* Check if the firmware supports TSO */
1051         if (CAP_FLAGS1(req, TX_TSO))
1052                 encp->enc_fw_assisted_tso_enabled = B_TRUE;
1053         else
1054                 encp->enc_fw_assisted_tso_enabled = B_FALSE;
1055
1056         /* Check if the firmware supports FATSOv2 */
1057         if (CAP_FLAGS2(req, TX_TSO_V2)) {
1058                 encp->enc_fw_assisted_tso_v2_enabled = B_TRUE;
1059                 encp->enc_fw_assisted_tso_v2_n_contexts = MCDI_OUT_WORD(req,
1060                     GET_CAPABILITIES_V2_OUT_TX_TSO_V2_N_CONTEXTS);
1061         } else {
1062                 encp->enc_fw_assisted_tso_v2_enabled = B_FALSE;
1063                 encp->enc_fw_assisted_tso_v2_n_contexts = 0;
1064         }
1065
1066         /* Check if the firmware supports FATSOv2 encap */
1067         if (CAP_FLAGS2(req, TX_TSO_V2_ENCAP))
1068                 encp->enc_fw_assisted_tso_v2_encap_enabled = B_TRUE;
1069         else
1070                 encp->enc_fw_assisted_tso_v2_encap_enabled = B_FALSE;
1071
1072         /* Check if the firmware has vadapter/vport/vswitch support */
1073         if (CAP_FLAGS1(req, EVB))
1074                 encp->enc_datapath_cap_evb = B_TRUE;
1075         else
1076                 encp->enc_datapath_cap_evb = B_FALSE;
1077
1078         /* Check if the firmware supports VLAN insertion */
1079         if (CAP_FLAGS1(req, TX_VLAN_INSERTION))
1080                 encp->enc_hw_tx_insert_vlan_enabled = B_TRUE;
1081         else
1082                 encp->enc_hw_tx_insert_vlan_enabled = B_FALSE;
1083
1084         /* Check if the firmware supports RX event batching */
1085         if (CAP_FLAGS1(req, RX_BATCHING))
1086                 encp->enc_rx_batching_enabled = B_TRUE;
1087         else
1088                 encp->enc_rx_batching_enabled = B_FALSE;
1089
1090         /*
1091          * Even if batching isn't reported as supported, we may still get
1092          * batched events (see bug61153).
1093          */
1094         encp->enc_rx_batch_max = 16;
1095
1096         /* Check if the firmware supports disabling scatter on RXQs */
1097         if (CAP_FLAGS1(req, RX_DISABLE_SCATTER))
1098                 encp->enc_rx_disable_scatter_supported = B_TRUE;
1099         else
1100                 encp->enc_rx_disable_scatter_supported = B_FALSE;
1101
1102         /* Check if the firmware supports packed stream mode */
1103         if (CAP_FLAGS1(req, RX_PACKED_STREAM))
1104                 encp->enc_rx_packed_stream_supported = B_TRUE;
1105         else
1106                 encp->enc_rx_packed_stream_supported = B_FALSE;
1107
1108         /*
1109          * Check if the firmware supports configurable buffer sizes
1110          * for packed stream mode (otherwise buffer size is 1Mbyte)
1111          */
1112         if (CAP_FLAGS1(req, RX_PACKED_STREAM_VAR_BUFFERS))
1113                 encp->enc_rx_var_packed_stream_supported = B_TRUE;
1114         else
1115                 encp->enc_rx_var_packed_stream_supported = B_FALSE;
1116
1117         /* Check if the firmware supports FW subvariant w/o Tx checksumming */
1118         if (CAP_FLAGS2(req, FW_SUBVARIANT_NO_TX_CSUM))
1119                 encp->enc_fw_subvariant_no_tx_csum_supported = B_TRUE;
1120         else
1121                 encp->enc_fw_subvariant_no_tx_csum_supported = B_FALSE;
1122
1123         /* Check if the firmware supports set mac with running filters */
1124         if (CAP_FLAGS1(req, VADAPTOR_PERMIT_SET_MAC_WHEN_FILTERS_INSTALLED))
1125                 encp->enc_allow_set_mac_with_installed_filters = B_TRUE;
1126         else
1127                 encp->enc_allow_set_mac_with_installed_filters = B_FALSE;
1128
1129         /*
1130          * Check if firmware supports the extended MC_CMD_SET_MAC, which allows
1131          * specifying which parameters to configure.
1132          */
1133         if (CAP_FLAGS1(req, SET_MAC_ENHANCED))
1134                 encp->enc_enhanced_set_mac_supported = B_TRUE;
1135         else
1136                 encp->enc_enhanced_set_mac_supported = B_FALSE;
1137
1138         /*
1139          * Check if firmware supports version 2 of MC_CMD_INIT_EVQ, which allows
1140          * us to let the firmware choose the settings to use on an EVQ.
1141          */
1142         if (CAP_FLAGS2(req, INIT_EVQ_V2))
1143                 encp->enc_init_evq_v2_supported = B_TRUE;
1144         else
1145                 encp->enc_init_evq_v2_supported = B_FALSE;
1146
1147         /*
1148          * Check if firmware-verified NVRAM updates must be used.
1149          *
1150          * The firmware trusted installer requires all NVRAM updates to use
1151          * version 2 of MC_CMD_NVRAM_UPDATE_START (to enable verified update)
1152          * and version 2 of MC_CMD_NVRAM_UPDATE_FINISH (to verify the updated
1153          * partition and report the result).
1154          */
1155         if (CAP_FLAGS2(req, NVRAM_UPDATE_REPORT_VERIFY_RESULT))
1156                 encp->enc_nvram_update_verify_result_supported = B_TRUE;
1157         else
1158                 encp->enc_nvram_update_verify_result_supported = B_FALSE;
1159
1160         /*
1161          * Check if firmware provides packet memory and Rx datapath
1162          * counters.
1163          */
1164         if (CAP_FLAGS1(req, PM_AND_RXDP_COUNTERS))
1165                 encp->enc_pm_and_rxdp_counters = B_TRUE;
1166         else
1167                 encp->enc_pm_and_rxdp_counters = B_FALSE;
1168
1169         /*
1170          * Check if the 40G MAC hardware is capable of reporting
1171          * statistics for Tx size bins.
1172          */
1173         if (CAP_FLAGS2(req, MAC_STATS_40G_TX_SIZE_BINS))
1174                 encp->enc_mac_stats_40g_tx_size_bins = B_TRUE;
1175         else
1176                 encp->enc_mac_stats_40g_tx_size_bins = B_FALSE;
1177
1178         /*
1179          * Check if firmware supports VXLAN and NVGRE tunnels.
1180          * The capability indicates Geneve protocol support as well.
1181          */
1182         if (CAP_FLAGS1(req, VXLAN_NVGRE)) {
1183                 encp->enc_tunnel_encapsulations_supported =
1184                     (1u << EFX_TUNNEL_PROTOCOL_VXLAN) |
1185                     (1u << EFX_TUNNEL_PROTOCOL_GENEVE) |
1186                     (1u << EFX_TUNNEL_PROTOCOL_NVGRE);
1187
1188                 EFX_STATIC_ASSERT(EFX_TUNNEL_MAXNENTRIES ==
1189                     MC_CMD_SET_TUNNEL_ENCAP_UDP_PORTS_IN_ENTRIES_MAXNUM);
1190                 encp->enc_tunnel_config_udp_entries_max =
1191                     EFX_TUNNEL_MAXNENTRIES;
1192         } else {
1193                 encp->enc_tunnel_config_udp_entries_max = 0;
1194         }
1195
1196         /*
1197          * Check if firmware reports the VI window mode.
1198          * Medford2 has a variable VI window size (8K, 16K or 64K).
1199          * Medford and Huntington have a fixed 8K VI window size.
1200          */
1201         if (req.emr_out_length_used >= MC_CMD_GET_CAPABILITIES_V3_OUT_LEN) {
1202                 uint8_t mode =
1203                     MCDI_OUT_BYTE(req, GET_CAPABILITIES_V3_OUT_VI_WINDOW_MODE);
1204
1205                 switch (mode) {
1206                 case MC_CMD_GET_CAPABILITIES_V3_OUT_VI_WINDOW_MODE_8K:
1207                         encp->enc_vi_window_shift = EFX_VI_WINDOW_SHIFT_8K;
1208                         break;
1209                 case MC_CMD_GET_CAPABILITIES_V3_OUT_VI_WINDOW_MODE_16K:
1210                         encp->enc_vi_window_shift = EFX_VI_WINDOW_SHIFT_16K;
1211                         break;
1212                 case MC_CMD_GET_CAPABILITIES_V3_OUT_VI_WINDOW_MODE_64K:
1213                         encp->enc_vi_window_shift = EFX_VI_WINDOW_SHIFT_64K;
1214                         break;
1215                 default:
1216                         encp->enc_vi_window_shift = EFX_VI_WINDOW_SHIFT_INVALID;
1217                         break;
1218                 }
1219         } else if ((enp->en_family == EFX_FAMILY_HUNTINGTON) ||
1220                     (enp->en_family == EFX_FAMILY_MEDFORD)) {
1221                 /* Huntington and Medford have fixed 8K window size */
1222                 encp->enc_vi_window_shift = EFX_VI_WINDOW_SHIFT_8K;
1223         } else {
1224                 encp->enc_vi_window_shift = EFX_VI_WINDOW_SHIFT_INVALID;
1225         }
1226
1227         /* Check if firmware supports extended MAC stats. */
1228         if (req.emr_out_length_used >= MC_CMD_GET_CAPABILITIES_V4_OUT_LEN) {
1229                 /* Extended stats buffer supported */
1230                 encp->enc_mac_stats_nstats = MCDI_OUT_WORD(req,
1231                     GET_CAPABILITIES_V4_OUT_MAC_STATS_NUM_STATS);
1232         } else {
1233                 /* Use Siena-compatible legacy MAC stats */
1234                 encp->enc_mac_stats_nstats = MC_CMD_MAC_NSTATS;
1235         }
1236
1237         if (encp->enc_mac_stats_nstats >= MC_CMD_MAC_NSTATS_V2)
1238                 encp->enc_fec_counters = B_TRUE;
1239         else
1240                 encp->enc_fec_counters = B_FALSE;
1241
1242         if (CAP_FLAGS1(req, RX_RSS_LIMITED)) {
1243                 /* Only one exclusive RSS context is available per port. */
1244                 encp->enc_rx_scale_max_exclusive_contexts = 1;
1245
1246                 switch (enp->en_family) {
1247                 case EFX_FAMILY_MEDFORD2:
1248                         encp->enc_rx_scale_hash_alg_mask =
1249                             (1U << EFX_RX_HASHALG_TOEPLITZ);
1250                         break;
1251
1252                 case EFX_FAMILY_MEDFORD:
1253                 case EFX_FAMILY_HUNTINGTON:
1254                         /*
1255                          * Packed stream firmware variant maintains a
1256                          * non-standard algorithm for hash computation.
1257                          * It implies explicit XORing together
1258                          * source + destination IP addresses (or last
1259                          * four bytes in the case of IPv6) and using the
1260                          * resulting value as the input to a Toeplitz hash.
1261                          */
1262                         encp->enc_rx_scale_hash_alg_mask =
1263                             (1U << EFX_RX_HASHALG_PACKED_STREAM);
1264                         break;
1265
1266                 default:
1267                         rc = EINVAL;
1268                         goto fail5;
1269                 }
1270
1271                 /* Port numbers cannot contribute to the hash value */
1272                 encp->enc_rx_scale_l4_hash_supported = B_FALSE;
1273         } else {
1274                 /*
1275                  * Maximum number of exclusive RSS contexts.
1276                  * EF10 hardware supports 64 in total, but 6 are reserved
1277                  * for shared contexts. They are a global resource so
1278                  * not all may be available.
1279                  */
1280                 encp->enc_rx_scale_max_exclusive_contexts = 64 - 6;
1281
1282                 encp->enc_rx_scale_hash_alg_mask =
1283                     (1U << EFX_RX_HASHALG_TOEPLITZ);
1284
1285                 /*
1286                  * It is possible to use port numbers as
1287                  * the input data for hash computation.
1288                  */
1289                 encp->enc_rx_scale_l4_hash_supported = B_TRUE;
1290         }
1291
1292 #undef CAP_FLAGS1
1293 #undef CAP_FLAGS2
1294
1295         return (0);
1296
1297 fail5:
1298         EFSYS_PROBE(fail5);
1299 fail4:
1300         EFSYS_PROBE(fail4);
1301 fail3:
1302         EFSYS_PROBE(fail3);
1303 fail2:
1304         EFSYS_PROBE(fail2);
1305 fail1:
1306         EFSYS_PROBE1(fail1, efx_rc_t, rc);
1307
1308         return (rc);
1309 }
1310
1311
1312 #define EF10_LEGACY_PF_PRIVILEGE_MASK                                   \
1313         (MC_CMD_PRIVILEGE_MASK_IN_GRP_ADMIN                     |       \
1314         MC_CMD_PRIVILEGE_MASK_IN_GRP_LINK                       |       \
1315         MC_CMD_PRIVILEGE_MASK_IN_GRP_ONLOAD                     |       \
1316         MC_CMD_PRIVILEGE_MASK_IN_GRP_PTP                        |       \
1317         MC_CMD_PRIVILEGE_MASK_IN_GRP_INSECURE_FILTERS           |       \
1318         MC_CMD_PRIVILEGE_MASK_IN_GRP_MAC_SPOOFING               |       \
1319         MC_CMD_PRIVILEGE_MASK_IN_GRP_UNICAST                    |       \
1320         MC_CMD_PRIVILEGE_MASK_IN_GRP_MULTICAST                  |       \
1321         MC_CMD_PRIVILEGE_MASK_IN_GRP_BROADCAST                  |       \
1322         MC_CMD_PRIVILEGE_MASK_IN_GRP_ALL_MULTICAST              |       \
1323         MC_CMD_PRIVILEGE_MASK_IN_GRP_PROMISCUOUS)
1324
1325 #define EF10_LEGACY_VF_PRIVILEGE_MASK   0
1326
1327
1328         __checkReturn           efx_rc_t
1329 ef10_get_privilege_mask(
1330         __in                    efx_nic_t *enp,
1331         __out                   uint32_t *maskp)
1332 {
1333         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
1334         uint32_t mask;
1335         efx_rc_t rc;
1336
1337         if ((rc = efx_mcdi_privilege_mask(enp, encp->enc_pf, encp->enc_vf,
1338                                             &mask)) != 0) {
1339                 if (rc != ENOTSUP)
1340                         goto fail1;
1341
1342                 /* Fallback for old firmware without privilege mask support */
1343                 if (EFX_PCI_FUNCTION_IS_PF(encp)) {
1344                         /* Assume PF has admin privilege */
1345                         mask = EF10_LEGACY_PF_PRIVILEGE_MASK;
1346                 } else {
1347                         /* VF is always unprivileged by default */
1348                         mask = EF10_LEGACY_VF_PRIVILEGE_MASK;
1349                 }
1350         }
1351
1352         *maskp = mask;
1353
1354         return (0);
1355
1356 fail1:
1357         EFSYS_PROBE1(fail1, efx_rc_t, rc);
1358
1359         return (rc);
1360 }
1361
1362
1363 /*
1364  * Table of mapping schemes from port number to external number.
1365  *
1366  * Each port number ultimately corresponds to a connector: either as part of
1367  * a cable assembly attached to a module inserted in an SFP+/QSFP+ cage on
1368  * the board, or fixed to the board (e.g. 10GBASE-T magjack on SFN5121T
1369  * "Salina"). In general:
1370  *
1371  * Port number (0-based)
1372  *     |
1373  *   port mapping (n:1)
1374  *     |
1375  *     v
1376  * External port number (normally 1-based)
1377  *     |
1378  *   fixed (1:1) or cable assembly (1:m)
1379  *     |
1380  *     v
1381  * Connector
1382  *
1383  * The external numbering refers to the cages or magjacks on the board,
1384  * as visibly annotated on the board or back panel. This table describes
1385  * how to determine which external cage/magjack corresponds to the port
1386  * numbers used by the driver.
1387  *
1388  * The count of adjacent port numbers that map to each external number,
1389  * and the offset in the numbering, is determined by the chip family and
1390  * current port mode.
1391  *
1392  * For the Huntington family, the current port mode cannot be discovered,
1393  * but a single mapping is used by all modes for a given chip variant,
1394  * so the mapping used is instead the last match in the table to the full
1395  * set of port modes to which the NIC can be configured. Therefore the
1396  * ordering of entries in the mapping table is significant.
1397  */
1398 static struct ef10_external_port_map_s {
1399         efx_family_t    family;
1400         uint32_t        modes_mask;
1401         int32_t         count;
1402         int32_t         offset;
1403 }       __ef10_external_port_mappings[] = {
1404         /*
1405          * Modes used by Huntington family controllers where each port
1406          * number maps to a separate cage.
1407          * SFN7x22F (Torino):
1408          *      port 0 -> cage 1
1409          *      port 1 -> cage 2
1410          * SFN7xx4F (Pavia):
1411          *      port 0 -> cage 1
1412          *      port 1 -> cage 2
1413          *      port 2 -> cage 3
1414          *      port 3 -> cage 4
1415          */
1416         {
1417                 EFX_FAMILY_HUNTINGTON,
1418                 (1U << TLV_PORT_MODE_10G) |                     /* mode 0 */
1419                 (1U << TLV_PORT_MODE_10G_10G) |                 /* mode 2 */
1420                 (1U << TLV_PORT_MODE_10G_10G_10G_10G),          /* mode 4 */
1421                 1,      /* ports per cage */
1422                 1       /* first cage */
1423         },
1424         /*
1425          * Modes which for Huntington identify a chip variant where 2
1426          * adjacent port numbers map to each cage.
1427          * SFN7x42Q (Monza):
1428          *      port 0 -> cage 1
1429          *      port 1 -> cage 1
1430          *      port 2 -> cage 2
1431          *      port 3 -> cage 2
1432          */
1433         {
1434                 EFX_FAMILY_HUNTINGTON,
1435                 (1U << TLV_PORT_MODE_40G) |                     /* mode 1 */
1436                 (1U << TLV_PORT_MODE_40G_40G) |                 /* mode 3 */
1437                 (1U << TLV_PORT_MODE_40G_10G_10G) |             /* mode 6 */
1438                 (1U << TLV_PORT_MODE_10G_10G_40G),              /* mode 7 */
1439                 2,      /* ports per cage */
1440                 1       /* first cage */
1441         },
1442         /*
1443          * Modes that on Medford allocate each port number to a separate
1444          * cage.
1445          *      port 0 -> cage 1
1446          *      port 1 -> cage 2
1447          *      port 2 -> cage 3
1448          *      port 3 -> cage 4
1449          */
1450         {
1451                 EFX_FAMILY_MEDFORD,
1452                 (1U << TLV_PORT_MODE_10G) |                     /* mode 0 */
1453                 (1U << TLV_PORT_MODE_10G_10G),                  /* mode 2 */
1454                 1,      /* ports per cage */
1455                 1       /* first cage */
1456         },
1457         /*
1458          * Modes that on Medford allocate 2 adjacent port numbers to each
1459          * cage.
1460          *      port 0 -> cage 1
1461          *      port 1 -> cage 1
1462          *      port 2 -> cage 2
1463          *      port 3 -> cage 2
1464          */
1465         {
1466                 EFX_FAMILY_MEDFORD,
1467                 (1U << TLV_PORT_MODE_40G) |                     /* mode 1 */
1468                 (1U << TLV_PORT_MODE_40G_40G) |                 /* mode 3 */
1469                 (1U << TLV_PORT_MODE_40G_10G_10G) |             /* mode 6 */
1470                 (1U << TLV_PORT_MODE_10G_10G_40G) |             /* mode 7 */
1471                 /* Do not use 10G_10G_10G_10G_Q1_Q2 (see bug63270) */
1472                 (1U << TLV_PORT_MODE_10G_10G_10G_10G_Q1_Q2),    /* mode 9 */
1473                 2,      /* ports per cage */
1474                 1       /* first cage */
1475         },
1476         /*
1477          * Modes that on Medford allocate 4 adjacent port numbers to each
1478          * connector, starting on cage 1.
1479          *      port 0 -> cage 1
1480          *      port 1 -> cage 1
1481          *      port 2 -> cage 1
1482          *      port 3 -> cage 1
1483          */
1484         {
1485                 EFX_FAMILY_MEDFORD,
1486                 (1U << TLV_PORT_MODE_10G_10G_10G_10G_Q) |       /* mode 5 */
1487                 /* Do not use 10G_10G_10G_10G_Q1 (see bug63270) */
1488                 (1U << TLV_PORT_MODE_10G_10G_10G_10G_Q1),       /* mode 4 */
1489                 4,      /* ports per cage */
1490                 1       /* first cage */
1491         },
1492         /*
1493          * Modes that on Medford allocate 4 adjacent port numbers to each
1494          * connector, starting on cage 2.
1495          *      port 0 -> cage 2
1496          *      port 1 -> cage 2
1497          *      port 2 -> cage 2
1498          *      port 3 -> cage 2
1499          */
1500         {
1501                 EFX_FAMILY_MEDFORD,
1502                 (1U << TLV_PORT_MODE_10G_10G_10G_10G_Q2),       /* mode 8 */
1503                 4,      /* ports per cage */
1504                 2       /* first cage */
1505         },
1506         /*
1507          * Modes that on Medford2 allocate each port number to a separate
1508          * cage.
1509          *      port 0 -> cage 1
1510          *      port 1 -> cage 2
1511          *      port 2 -> cage 3
1512          *      port 3 -> cage 4
1513          */
1514         {
1515                 EFX_FAMILY_MEDFORD2,
1516                 (1U << TLV_PORT_MODE_1x1_NA) |                  /* mode 0 */
1517                 (1U << TLV_PORT_MODE_1x4_NA) |                  /* mode 1 */
1518                 (1U << TLV_PORT_MODE_1x1_1x1) |                 /* mode 2 */
1519                 (1U << TLV_PORT_MODE_1x2_NA) |                  /* mode 10 */
1520                 (1U << TLV_PORT_MODE_1x2_1x2) |                 /* mode 12 */
1521                 (1U << TLV_PORT_MODE_1x4_1x2) |                 /* mode 15 */
1522                 (1U << TLV_PORT_MODE_1x2_1x4),                  /* mode 16 */
1523                 1,      /* ports per cage */
1524                 1       /* first cage */
1525         },
1526         /*
1527          * FIXME: Some port modes are not representable in this mapping:
1528          *  - TLV_PORT_MODE_1x2_2x1 (mode 17):
1529          *      port 0 -> cage 1
1530          *      port 1 -> cage 2
1531          *      port 2 -> cage 2
1532          */
1533         /*
1534          * Modes that on Medford2 allocate 2 adjacent port numbers to each
1535          * cage, starting on cage 1.
1536          *      port 0 -> cage 1
1537          *      port 1 -> cage 1
1538          *      port 2 -> cage 2
1539          *      port 3 -> cage 2
1540          */
1541         {
1542                 EFX_FAMILY_MEDFORD2,
1543                 (1U << TLV_PORT_MODE_1x4_1x4) |                 /* mode 3 */
1544                 (1U << TLV_PORT_MODE_2x1_2x1) |                 /* mode 4 */
1545                 (1U << TLV_PORT_MODE_1x4_2x1) |                 /* mode 6 */
1546                 (1U << TLV_PORT_MODE_2x1_1x4) |                 /* mode 7 */
1547                 (1U << TLV_PORT_MODE_2x2_NA) |                  /* mode 13 */
1548                 (1U << TLV_PORT_MODE_2x1_1x2),                  /* mode 18 */
1549                 2,      /* ports per cage */
1550                 1       /* first cage */
1551         },
1552         /*
1553          * Modes that on Medford2 allocate 2 adjacent port numbers to each
1554          * cage, starting on cage 2.
1555          *      port 0 -> cage 2
1556          *      port 1 -> cage 2
1557          */
1558         {
1559                 EFX_FAMILY_MEDFORD2,
1560                 (1U << TLV_PORT_MODE_NA_2x2),                   /* mode 14 */
1561                 2,      /* ports per cage */
1562                 2       /* first cage */
1563         },
1564         /*
1565          * Modes that on Medford2 allocate 4 adjacent port numbers to each
1566          * connector, starting on cage 1.
1567          *      port 0 -> cage 1
1568          *      port 1 -> cage 1
1569          *      port 2 -> cage 1
1570          *      port 3 -> cage 1
1571          */
1572         {
1573                 EFX_FAMILY_MEDFORD2,
1574                 (1U << TLV_PORT_MODE_4x1_NA),                   /* mode 5 */
1575                 4,      /* ports per cage */
1576                 1       /* first cage */
1577         },
1578         /*
1579          * Modes that on Medford2 allocate 4 adjacent port numbers to each
1580          * connector, starting on cage 2.
1581          *      port 0 -> cage 2
1582          *      port 1 -> cage 2
1583          *      port 2 -> cage 2
1584          *      port 3 -> cage 2
1585          */
1586         {
1587                 EFX_FAMILY_MEDFORD2,
1588                 (1U << TLV_PORT_MODE_NA_4x1) |                  /* mode 8 */
1589                 (1U << TLV_PORT_MODE_NA_1x2),                   /* mode 11 */
1590                 4,      /* ports per cage */
1591                 2       /* first cage */
1592         },
1593 };
1594
1595 static  __checkReturn   efx_rc_t
1596 ef10_external_port_mapping(
1597         __in            efx_nic_t *enp,
1598         __in            uint32_t port,
1599         __out           uint8_t *external_portp)
1600 {
1601         efx_rc_t rc;
1602         int i;
1603         uint32_t port_modes;
1604         uint32_t matches;
1605         uint32_t current;
1606         int32_t count = 1; /* Default 1-1 mapping */
1607         int32_t offset = 1; /* Default starting external port number */
1608
1609         if ((rc = efx_mcdi_get_port_modes(enp, &port_modes, &current)) != 0) {
1610                 /*
1611                  * No current port mode information (i.e. Huntington)
1612                  * - infer mapping from available modes
1613                  */
1614                 if ((rc = efx_mcdi_get_port_modes(enp,
1615                             &port_modes, NULL)) != 0) {
1616                         /*
1617                          * No port mode information available
1618                          * - use default mapping
1619                          */
1620                         goto out;
1621                 }
1622         } else {
1623                 /* Only need to scan the current mode */
1624                 port_modes = 1 << current;
1625         }
1626
1627         /*
1628          * Infer the internal port -> external number mapping from
1629          * the possible port modes for this NIC.
1630          */
1631         for (i = 0; i < EFX_ARRAY_SIZE(__ef10_external_port_mappings); ++i) {
1632                 struct ef10_external_port_map_s *eepmp =
1633                     &__ef10_external_port_mappings[i];
1634                 if (eepmp->family != enp->en_family)
1635                         continue;
1636                 matches = (eepmp->modes_mask & port_modes);
1637                 if (matches != 0) {
1638                         /*
1639                          * Some modes match. For some Huntington boards
1640                          * there will be multiple matches. The mapping on the
1641                          * last match is used.
1642                          */
1643                         count = eepmp->count;
1644                         offset = eepmp->offset;
1645                         port_modes &= ~matches;
1646                 }
1647         }
1648
1649         if (port_modes != 0) {
1650                 /* Some advertised modes are not supported */
1651                 rc = ENOTSUP;
1652                 goto fail1;
1653         }
1654
1655 out:
1656         /*
1657          * Scale as required by last matched mode and then convert to
1658          * correctly offset numbering
1659          */
1660         *external_portp = (uint8_t)((port / count) + offset);
1661         return (0);
1662
1663 fail1:
1664         EFSYS_PROBE1(fail1, efx_rc_t, rc);
1665
1666         return (rc);
1667 }
1668
1669 static  __checkReturn   efx_rc_t
1670 ef10_nic_board_cfg(
1671         __in            efx_nic_t *enp)
1672 {
1673         const efx_nic_ops_t *enop = enp->en_enop;
1674         efx_mcdi_iface_t *emip = &(enp->en_mcdi.em_emip);
1675         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
1676         ef10_link_state_t els;
1677         efx_port_t *epp = &(enp->en_port);
1678         uint32_t board_type = 0;
1679         uint32_t base, nvec;
1680         uint32_t port;
1681         uint32_t mask;
1682         uint32_t pf;
1683         uint32_t vf;
1684         uint8_t mac_addr[6] = { 0 };
1685         efx_rc_t rc;
1686
1687         /* Get the (zero-based) MCDI port number */
1688         if ((rc = efx_mcdi_get_port_assignment(enp, &port)) != 0)
1689                 goto fail1;
1690
1691         /* EFX MCDI interface uses one-based port numbers */
1692         emip->emi_port = port + 1;
1693
1694         if ((rc = ef10_external_port_mapping(enp, port,
1695                     &encp->enc_external_port)) != 0)
1696                 goto fail2;
1697
1698         /*
1699          * Get PCIe function number from firmware (used for
1700          * per-function privilege and dynamic config info).
1701          *  - PCIe PF: pf = PF number, vf = 0xffff.
1702          *  - PCIe VF: pf = parent PF, vf = VF number.
1703          */
1704         if ((rc = efx_mcdi_get_function_info(enp, &pf, &vf)) != 0)
1705                 goto fail3;
1706
1707         encp->enc_pf = pf;
1708         encp->enc_vf = vf;
1709
1710         /* MAC address for this function */
1711         if (EFX_PCI_FUNCTION_IS_PF(encp)) {
1712                 rc = efx_mcdi_get_mac_address_pf(enp, mac_addr);
1713 #if EFSYS_OPT_ALLOW_UNCONFIGURED_NIC
1714                 /*
1715                  * Disable static config checking, ONLY for manufacturing test
1716                  * and setup at the factory, to allow the static config to be
1717                  * installed.
1718                  */
1719 #else /* EFSYS_OPT_ALLOW_UNCONFIGURED_NIC */
1720                 if ((rc == 0) && (mac_addr[0] & 0x02)) {
1721                         /*
1722                          * If the static config does not include a global MAC
1723                          * address pool then the board may return a locally
1724                          * administered MAC address (this should only happen on
1725                          * incorrectly programmed boards).
1726                          */
1727                         rc = EINVAL;
1728                 }
1729 #endif /* EFSYS_OPT_ALLOW_UNCONFIGURED_NIC */
1730         } else {
1731                 rc = efx_mcdi_get_mac_address_vf(enp, mac_addr);
1732         }
1733         if (rc != 0)
1734                 goto fail4;
1735
1736         EFX_MAC_ADDR_COPY(encp->enc_mac_addr, mac_addr);
1737
1738         /* Board configuration (legacy) */
1739         rc = efx_mcdi_get_board_cfg(enp, &board_type, NULL, NULL);
1740         if (rc != 0) {
1741                 /* Unprivileged functions may not be able to read board cfg */
1742                 if (rc == EACCES)
1743                         board_type = 0;
1744                 else
1745                         goto fail5;
1746         }
1747
1748         encp->enc_board_type = board_type;
1749         encp->enc_clk_mult = 1; /* not used for EF10 */
1750
1751         /* Fill out fields in enp->en_port and enp->en_nic_cfg from MCDI */
1752         if ((rc = efx_mcdi_get_phy_cfg(enp)) != 0)
1753                 goto fail6;
1754
1755         /* Obtain the default PHY advertised capabilities */
1756         if ((rc = ef10_phy_get_link(enp, &els)) != 0)
1757                 goto fail7;
1758         epp->ep_default_adv_cap_mask = els.els_adv_cap_mask;
1759         epp->ep_adv_cap_mask = els.els_adv_cap_mask;
1760
1761         /* Check capabilities of running datapath firmware */
1762         if ((rc = ef10_get_datapath_caps(enp)) != 0)
1763                 goto fail8;
1764
1765         /* Alignment for WPTR updates */
1766         encp->enc_rx_push_align = EF10_RX_WPTR_ALIGN;
1767
1768         encp->enc_tx_dma_desc_size_max = EFX_MASK32(ESF_DZ_RX_KER_BYTE_CNT);
1769         /* No boundary crossing limits */
1770         encp->enc_tx_dma_desc_boundary = 0;
1771
1772         /*
1773          * Maximum number of bytes into the frame the TCP header can start for
1774          * firmware assisted TSO to work.
1775          */
1776         encp->enc_tx_tso_tcp_header_offset_limit = EF10_TCP_HEADER_OFFSET_LIMIT;
1777
1778         /*
1779          * Set resource limits for MC_CMD_ALLOC_VIS. Note that we cannot use
1780          * MC_CMD_GET_RESOURCE_LIMITS here as that reports the available
1781          * resources (allocated to this PCIe function), which is zero until
1782          * after we have allocated VIs.
1783          */
1784         encp->enc_evq_limit = 1024;
1785         encp->enc_rxq_limit = EFX_RXQ_LIMIT_TARGET;
1786         encp->enc_txq_limit = EFX_TXQ_LIMIT_TARGET;
1787
1788         encp->enc_buftbl_limit = 0xFFFFFFFF;
1789
1790         /* Get interrupt vector limits */
1791         if ((rc = efx_mcdi_get_vector_cfg(enp, &base, &nvec, NULL)) != 0) {
1792                 if (EFX_PCI_FUNCTION_IS_PF(encp))
1793                         goto fail9;
1794
1795                 /* Ignore error (cannot query vector limits from a VF). */
1796                 base = 0;
1797                 nvec = 1024;
1798         }
1799         encp->enc_intr_vec_base = base;
1800         encp->enc_intr_limit = nvec;
1801
1802         /*
1803          * Get the current privilege mask. Note that this may be modified
1804          * dynamically, so this value is informational only. DO NOT use
1805          * the privilege mask to check for sufficient privileges, as that
1806          * can result in time-of-check/time-of-use bugs.
1807          */
1808         if ((rc = ef10_get_privilege_mask(enp, &mask)) != 0)
1809                 goto fail10;
1810         encp->enc_privilege_mask = mask;
1811
1812         /* Get remaining controller-specific board config */
1813         if ((rc = enop->eno_board_cfg(enp)) != 0)
1814                 if (rc != EACCES)
1815                         goto fail11;
1816
1817         return (0);
1818
1819 fail11:
1820         EFSYS_PROBE(fail11);
1821 fail10:
1822         EFSYS_PROBE(fail10);
1823 fail9:
1824         EFSYS_PROBE(fail9);
1825 fail8:
1826         EFSYS_PROBE(fail8);
1827 fail7:
1828         EFSYS_PROBE(fail7);
1829 fail6:
1830         EFSYS_PROBE(fail6);
1831 fail5:
1832         EFSYS_PROBE(fail5);
1833 fail4:
1834         EFSYS_PROBE(fail4);
1835 fail3:
1836         EFSYS_PROBE(fail3);
1837 fail2:
1838         EFSYS_PROBE(fail2);
1839 fail1:
1840         EFSYS_PROBE1(fail1, efx_rc_t, rc);
1841
1842         return (rc);
1843 }
1844
1845         __checkReturn   efx_rc_t
1846 ef10_nic_probe(
1847         __in            efx_nic_t *enp)
1848 {
1849         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
1850         efx_drv_cfg_t *edcp = &(enp->en_drv_cfg);
1851         efx_rc_t rc;
1852
1853         EFSYS_ASSERT(enp->en_family == EFX_FAMILY_HUNTINGTON ||
1854             enp->en_family == EFX_FAMILY_MEDFORD ||
1855             enp->en_family == EFX_FAMILY_MEDFORD2);
1856
1857         /* Read and clear any assertion state */
1858         if ((rc = efx_mcdi_read_assertion(enp)) != 0)
1859                 goto fail1;
1860
1861         /* Exit the assertion handler */
1862         if ((rc = efx_mcdi_exit_assertion_handler(enp)) != 0)
1863                 if (rc != EACCES)
1864                         goto fail2;
1865
1866         if ((rc = efx_mcdi_drv_attach(enp, B_TRUE)) != 0)
1867                 goto fail3;
1868
1869         if ((rc = ef10_nic_board_cfg(enp)) != 0)
1870                 goto fail4;
1871
1872         /*
1873          * Set default driver config limits (based on board config).
1874          *
1875          * FIXME: For now allocate a fixed number of VIs which is likely to be
1876          * sufficient and small enough to allow multiple functions on the same
1877          * port.
1878          */
1879         edcp->edc_min_vi_count = edcp->edc_max_vi_count =
1880             MIN(128, MAX(encp->enc_rxq_limit, encp->enc_txq_limit));
1881
1882         /* The client driver must configure and enable PIO buffer support */
1883         edcp->edc_max_piobuf_count = 0;
1884         edcp->edc_pio_alloc_size = 0;
1885
1886 #if EFSYS_OPT_MAC_STATS
1887         /* Wipe the MAC statistics */
1888         if ((rc = efx_mcdi_mac_stats_clear(enp)) != 0)
1889                 goto fail5;
1890 #endif
1891
1892 #if EFSYS_OPT_LOOPBACK
1893         if ((rc = efx_mcdi_get_loopback_modes(enp)) != 0)
1894                 goto fail6;
1895 #endif
1896
1897 #if EFSYS_OPT_MON_STATS
1898         if ((rc = mcdi_mon_cfg_build(enp)) != 0) {
1899                 /* Unprivileged functions do not have access to sensors */
1900                 if (rc != EACCES)
1901                         goto fail7;
1902         }
1903 #endif
1904
1905         encp->enc_features = enp->en_features;
1906
1907         return (0);
1908
1909 #if EFSYS_OPT_MON_STATS
1910 fail7:
1911         EFSYS_PROBE(fail7);
1912 #endif
1913 #if EFSYS_OPT_LOOPBACK
1914 fail6:
1915         EFSYS_PROBE(fail6);
1916 #endif
1917 #if EFSYS_OPT_MAC_STATS
1918 fail5:
1919         EFSYS_PROBE(fail5);
1920 #endif
1921 fail4:
1922         EFSYS_PROBE(fail4);
1923 fail3:
1924         EFSYS_PROBE(fail3);
1925 fail2:
1926         EFSYS_PROBE(fail2);
1927 fail1:
1928         EFSYS_PROBE1(fail1, efx_rc_t, rc);
1929
1930         return (rc);
1931 }
1932
1933         __checkReturn   efx_rc_t
1934 ef10_nic_set_drv_limits(
1935         __inout         efx_nic_t *enp,
1936         __in            efx_drv_limits_t *edlp)
1937 {
1938         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
1939         efx_drv_cfg_t *edcp = &(enp->en_drv_cfg);
1940         uint32_t min_evq_count, max_evq_count;
1941         uint32_t min_rxq_count, max_rxq_count;
1942         uint32_t min_txq_count, max_txq_count;
1943         efx_rc_t rc;
1944
1945         if (edlp == NULL) {
1946                 rc = EINVAL;
1947                 goto fail1;
1948         }
1949
1950         /* Get minimum required and maximum usable VI limits */
1951         min_evq_count = MIN(edlp->edl_min_evq_count, encp->enc_evq_limit);
1952         min_rxq_count = MIN(edlp->edl_min_rxq_count, encp->enc_rxq_limit);
1953         min_txq_count = MIN(edlp->edl_min_txq_count, encp->enc_txq_limit);
1954
1955         edcp->edc_min_vi_count =
1956             MAX(min_evq_count, MAX(min_rxq_count, min_txq_count));
1957
1958         max_evq_count = MIN(edlp->edl_max_evq_count, encp->enc_evq_limit);
1959         max_rxq_count = MIN(edlp->edl_max_rxq_count, encp->enc_rxq_limit);
1960         max_txq_count = MIN(edlp->edl_max_txq_count, encp->enc_txq_limit);
1961
1962         edcp->edc_max_vi_count =
1963             MAX(max_evq_count, MAX(max_rxq_count, max_txq_count));
1964
1965         /*
1966          * Check limits for sub-allocated piobuf blocks.
1967          * PIO is optional, so don't fail if the limits are incorrect.
1968          */
1969         if ((encp->enc_piobuf_size == 0) ||
1970             (encp->enc_piobuf_limit == 0) ||
1971             (edlp->edl_min_pio_alloc_size == 0) ||
1972             (edlp->edl_min_pio_alloc_size > encp->enc_piobuf_size)) {
1973                 /* Disable PIO */
1974                 edcp->edc_max_piobuf_count = 0;
1975                 edcp->edc_pio_alloc_size = 0;
1976         } else {
1977                 uint32_t blk_size, blk_count, blks_per_piobuf;
1978
1979                 blk_size =
1980                     MAX(edlp->edl_min_pio_alloc_size,
1981                             encp->enc_piobuf_min_alloc_size);
1982
1983                 blks_per_piobuf = encp->enc_piobuf_size / blk_size;
1984                 EFSYS_ASSERT3U(blks_per_piobuf, <=, 32);
1985
1986                 blk_count = (encp->enc_piobuf_limit * blks_per_piobuf);
1987
1988                 /* A zero max pio alloc count means unlimited */
1989                 if ((edlp->edl_max_pio_alloc_count > 0) &&
1990                     (edlp->edl_max_pio_alloc_count < blk_count)) {
1991                         blk_count = edlp->edl_max_pio_alloc_count;
1992                 }
1993
1994                 edcp->edc_pio_alloc_size = blk_size;
1995                 edcp->edc_max_piobuf_count =
1996                     (blk_count + (blks_per_piobuf - 1)) / blks_per_piobuf;
1997         }
1998
1999         return (0);
2000
2001 fail1:
2002         EFSYS_PROBE1(fail1, efx_rc_t, rc);
2003
2004         return (rc);
2005 }
2006
2007
2008         __checkReturn   efx_rc_t
2009 ef10_nic_reset(
2010         __in            efx_nic_t *enp)
2011 {
2012         efx_mcdi_req_t req;
2013         uint8_t payload[MAX(MC_CMD_ENTITY_RESET_IN_LEN,
2014                             MC_CMD_ENTITY_RESET_OUT_LEN)];
2015         efx_rc_t rc;
2016
2017         /* ef10_nic_reset() is called to recover from BADASSERT failures. */
2018         if ((rc = efx_mcdi_read_assertion(enp)) != 0)
2019                 goto fail1;
2020         if ((rc = efx_mcdi_exit_assertion_handler(enp)) != 0)
2021                 goto fail2;
2022
2023         (void) memset(payload, 0, sizeof (payload));
2024         req.emr_cmd = MC_CMD_ENTITY_RESET;
2025         req.emr_in_buf = payload;
2026         req.emr_in_length = MC_CMD_ENTITY_RESET_IN_LEN;
2027         req.emr_out_buf = payload;
2028         req.emr_out_length = MC_CMD_ENTITY_RESET_OUT_LEN;
2029
2030         MCDI_IN_POPULATE_DWORD_1(req, ENTITY_RESET_IN_FLAG,
2031             ENTITY_RESET_IN_FUNCTION_RESOURCE_RESET, 1);
2032
2033         efx_mcdi_execute(enp, &req);
2034
2035         if (req.emr_rc != 0) {
2036                 rc = req.emr_rc;
2037                 goto fail3;
2038         }
2039
2040         /* Clear RX/TX DMA queue errors */
2041         enp->en_reset_flags &= ~(EFX_RESET_RXQ_ERR | EFX_RESET_TXQ_ERR);
2042
2043         return (0);
2044
2045 fail3:
2046         EFSYS_PROBE(fail3);
2047 fail2:
2048         EFSYS_PROBE(fail2);
2049 fail1:
2050         EFSYS_PROBE1(fail1, efx_rc_t, rc);
2051
2052         return (rc);
2053 }
2054
2055         __checkReturn   efx_rc_t
2056 ef10_nic_init(
2057         __in            efx_nic_t *enp)
2058 {
2059         efx_drv_cfg_t *edcp = &(enp->en_drv_cfg);
2060         uint32_t min_vi_count, max_vi_count;
2061         uint32_t vi_count, vi_base, vi_shift;
2062         uint32_t i;
2063         uint32_t retry;
2064         uint32_t delay_us;
2065         uint32_t vi_window_size;
2066         efx_rc_t rc;
2067
2068         EFSYS_ASSERT(enp->en_family == EFX_FAMILY_HUNTINGTON ||
2069             enp->en_family == EFX_FAMILY_MEDFORD ||
2070             enp->en_family == EFX_FAMILY_MEDFORD2);
2071
2072         /* Enable reporting of some events (e.g. link change) */
2073         if ((rc = efx_mcdi_log_ctrl(enp)) != 0)
2074                 goto fail1;
2075
2076         /* Allocate (optional) on-chip PIO buffers */
2077         ef10_nic_alloc_piobufs(enp, edcp->edc_max_piobuf_count);
2078
2079         /*
2080          * For best performance, PIO writes should use a write-combined
2081          * (WC) memory mapping. Using a separate WC mapping for the PIO
2082          * aperture of each VI would be a burden to drivers (and not
2083          * possible if the host page size is >4Kbyte).
2084          *
2085          * To avoid this we use a single uncached (UC) mapping for VI
2086          * register access, and a single WC mapping for extra VIs used
2087          * for PIO writes.
2088          *
2089          * Each piobuf must be linked to a VI in the WC mapping, and to
2090          * each VI that is using a sub-allocated block from the piobuf.
2091          */
2092         min_vi_count = edcp->edc_min_vi_count;
2093         max_vi_count =
2094             edcp->edc_max_vi_count + enp->en_arch.ef10.ena_piobuf_count;
2095
2096         /* Ensure that the previously attached driver's VIs are freed */
2097         if ((rc = efx_mcdi_free_vis(enp)) != 0)
2098                 goto fail2;
2099
2100         /*
2101          * Reserve VI resources (EVQ+RXQ+TXQ) for this PCIe function. If this
2102          * fails then retrying the request for fewer VI resources may succeed.
2103          */
2104         vi_count = 0;
2105         if ((rc = efx_mcdi_alloc_vis(enp, min_vi_count, max_vi_count,
2106                     &vi_base, &vi_count, &vi_shift)) != 0)
2107                 goto fail3;
2108
2109         EFSYS_PROBE2(vi_alloc, uint32_t, vi_base, uint32_t, vi_count);
2110
2111         if (vi_count < min_vi_count) {
2112                 rc = ENOMEM;
2113                 goto fail4;
2114         }
2115
2116         enp->en_arch.ef10.ena_vi_base = vi_base;
2117         enp->en_arch.ef10.ena_vi_count = vi_count;
2118         enp->en_arch.ef10.ena_vi_shift = vi_shift;
2119
2120         if (vi_count < min_vi_count + enp->en_arch.ef10.ena_piobuf_count) {
2121                 /* Not enough extra VIs to map piobufs */
2122                 ef10_nic_free_piobufs(enp);
2123         }
2124
2125         enp->en_arch.ef10.ena_pio_write_vi_base =
2126             vi_count - enp->en_arch.ef10.ena_piobuf_count;
2127
2128         EFSYS_ASSERT3U(enp->en_nic_cfg.enc_vi_window_shift, !=,
2129             EFX_VI_WINDOW_SHIFT_INVALID);
2130         EFSYS_ASSERT3U(enp->en_nic_cfg.enc_vi_window_shift, <=,
2131             EFX_VI_WINDOW_SHIFT_64K);
2132         vi_window_size = 1U << enp->en_nic_cfg.enc_vi_window_shift;
2133
2134         /* Save UC memory mapping details */
2135         enp->en_arch.ef10.ena_uc_mem_map_offset = 0;
2136         if (enp->en_arch.ef10.ena_piobuf_count > 0) {
2137                 enp->en_arch.ef10.ena_uc_mem_map_size =
2138                     (vi_window_size *
2139                     enp->en_arch.ef10.ena_pio_write_vi_base);
2140         } else {
2141                 enp->en_arch.ef10.ena_uc_mem_map_size =
2142                     (vi_window_size *
2143                     enp->en_arch.ef10.ena_vi_count);
2144         }
2145
2146         /* Save WC memory mapping details */
2147         enp->en_arch.ef10.ena_wc_mem_map_offset =
2148             enp->en_arch.ef10.ena_uc_mem_map_offset +
2149             enp->en_arch.ef10.ena_uc_mem_map_size;
2150
2151         enp->en_arch.ef10.ena_wc_mem_map_size =
2152             (vi_window_size *
2153             enp->en_arch.ef10.ena_piobuf_count);
2154
2155         /* Link piobufs to extra VIs in WC mapping */
2156         if (enp->en_arch.ef10.ena_piobuf_count > 0) {
2157                 for (i = 0; i < enp->en_arch.ef10.ena_piobuf_count; i++) {
2158                         rc = efx_mcdi_link_piobuf(enp,
2159                             enp->en_arch.ef10.ena_pio_write_vi_base + i,
2160                             enp->en_arch.ef10.ena_piobuf_handle[i]);
2161                         if (rc != 0)
2162                                 break;
2163                 }
2164         }
2165
2166         /*
2167          * Allocate a vAdaptor attached to our upstream vPort/pPort.
2168          *
2169          * On a VF, this may fail with MC_CMD_ERR_NO_EVB_PORT (ENOENT) if the PF
2170          * driver has yet to bring up the EVB port. See bug 56147. In this case,
2171          * retry the request several times after waiting a while. The wait time
2172          * between retries starts small (10ms) and exponentially increases.
2173          * Total wait time is a little over two seconds. Retry logic in the
2174          * client driver may mean this whole loop is repeated if it continues to
2175          * fail.
2176          */
2177         retry = 0;
2178         delay_us = 10000;
2179         while ((rc = efx_mcdi_vadaptor_alloc(enp, EVB_PORT_ID_ASSIGNED)) != 0) {
2180                 if (EFX_PCI_FUNCTION_IS_PF(&enp->en_nic_cfg) ||
2181                     (rc != ENOENT)) {
2182                         /*
2183                          * Do not retry alloc for PF, or for other errors on
2184                          * a VF.
2185                          */
2186                         goto fail5;
2187                 }
2188
2189                 /* VF startup before PF is ready. Retry allocation. */
2190                 if (retry > 5) {
2191                         /* Too many attempts */
2192                         rc = EINVAL;
2193                         goto fail6;
2194                 }
2195                 EFSYS_PROBE1(mcdi_no_evb_port_retry, int, retry);
2196                 EFSYS_SLEEP(delay_us);
2197                 retry++;
2198                 if (delay_us < 500000)
2199                         delay_us <<= 2;
2200         }
2201
2202         enp->en_vport_id = EVB_PORT_ID_ASSIGNED;
2203         enp->en_nic_cfg.enc_mcdi_max_payload_length = MCDI_CTL_SDU_LEN_MAX_V2;
2204
2205         return (0);
2206
2207 fail6:
2208         EFSYS_PROBE(fail6);
2209 fail5:
2210         EFSYS_PROBE(fail5);
2211 fail4:
2212         EFSYS_PROBE(fail4);
2213 fail3:
2214         EFSYS_PROBE(fail3);
2215 fail2:
2216         EFSYS_PROBE(fail2);
2217
2218         ef10_nic_free_piobufs(enp);
2219
2220 fail1:
2221         EFSYS_PROBE1(fail1, efx_rc_t, rc);
2222
2223         return (rc);
2224 }
2225
2226         __checkReturn   efx_rc_t
2227 ef10_nic_get_vi_pool(
2228         __in            efx_nic_t *enp,
2229         __out           uint32_t *vi_countp)
2230 {
2231         EFSYS_ASSERT(enp->en_family == EFX_FAMILY_HUNTINGTON ||
2232             enp->en_family == EFX_FAMILY_MEDFORD ||
2233             enp->en_family == EFX_FAMILY_MEDFORD2);
2234
2235         /*
2236          * Report VIs that the client driver can use.
2237          * Do not include VIs used for PIO buffer writes.
2238          */
2239         *vi_countp = enp->en_arch.ef10.ena_pio_write_vi_base;
2240
2241         return (0);
2242 }
2243
2244         __checkReturn   efx_rc_t
2245 ef10_nic_get_bar_region(
2246         __in            efx_nic_t *enp,
2247         __in            efx_nic_region_t region,
2248         __out           uint32_t *offsetp,
2249         __out           size_t *sizep)
2250 {
2251         efx_rc_t rc;
2252
2253         EFSYS_ASSERT(enp->en_family == EFX_FAMILY_HUNTINGTON ||
2254             enp->en_family == EFX_FAMILY_MEDFORD ||
2255             enp->en_family == EFX_FAMILY_MEDFORD2);
2256
2257         /*
2258          * TODO: Specify host memory mapping alignment and granularity
2259          * in efx_drv_limits_t so that they can be taken into account
2260          * when allocating extra VIs for PIO writes.
2261          */
2262         switch (region) {
2263         case EFX_REGION_VI:
2264                 /* UC mapped memory BAR region for VI registers */
2265                 *offsetp = enp->en_arch.ef10.ena_uc_mem_map_offset;
2266                 *sizep = enp->en_arch.ef10.ena_uc_mem_map_size;
2267                 break;
2268
2269         case EFX_REGION_PIO_WRITE_VI:
2270                 /* WC mapped memory BAR region for piobuf writes */
2271                 *offsetp = enp->en_arch.ef10.ena_wc_mem_map_offset;
2272                 *sizep = enp->en_arch.ef10.ena_wc_mem_map_size;
2273                 break;
2274
2275         default:
2276                 rc = EINVAL;
2277                 goto fail1;
2278         }
2279
2280         return (0);
2281
2282 fail1:
2283         EFSYS_PROBE1(fail1, efx_rc_t, rc);
2284
2285         return (rc);
2286 }
2287
2288                         void
2289 ef10_nic_fini(
2290         __in            efx_nic_t *enp)
2291 {
2292         uint32_t i;
2293         efx_rc_t rc;
2294
2295         (void) efx_mcdi_vadaptor_free(enp, enp->en_vport_id);
2296         enp->en_vport_id = 0;
2297
2298         /* Unlink piobufs from extra VIs in WC mapping */
2299         if (enp->en_arch.ef10.ena_piobuf_count > 0) {
2300                 for (i = 0; i < enp->en_arch.ef10.ena_piobuf_count; i++) {
2301                         rc = efx_mcdi_unlink_piobuf(enp,
2302                             enp->en_arch.ef10.ena_pio_write_vi_base + i);
2303                         if (rc != 0)
2304                                 break;
2305                 }
2306         }
2307
2308         ef10_nic_free_piobufs(enp);
2309
2310         (void) efx_mcdi_free_vis(enp);
2311         enp->en_arch.ef10.ena_vi_count = 0;
2312 }
2313
2314                         void
2315 ef10_nic_unprobe(
2316         __in            efx_nic_t *enp)
2317 {
2318 #if EFSYS_OPT_MON_STATS
2319         mcdi_mon_cfg_free(enp);
2320 #endif /* EFSYS_OPT_MON_STATS */
2321         (void) efx_mcdi_drv_attach(enp, B_FALSE);
2322 }
2323
2324 #if EFSYS_OPT_DIAG
2325
2326         __checkReturn   efx_rc_t
2327 ef10_nic_register_test(
2328         __in            efx_nic_t *enp)
2329 {
2330         efx_rc_t rc;
2331
2332         /* FIXME */
2333         _NOTE(ARGUNUSED(enp))
2334         _NOTE(CONSTANTCONDITION)
2335         if (B_FALSE) {
2336                 rc = ENOTSUP;
2337                 goto fail1;
2338         }
2339         /* FIXME */
2340
2341         return (0);
2342
2343 fail1:
2344         EFSYS_PROBE1(fail1, efx_rc_t, rc);
2345
2346         return (rc);
2347 }
2348
2349 #endif  /* EFSYS_OPT_DIAG */
2350
2351 #if EFSYS_OPT_FW_SUBVARIANT_AWARE
2352
2353         __checkReturn   efx_rc_t
2354 efx_mcdi_get_nic_global(
2355         __in            efx_nic_t *enp,
2356         __in            uint32_t key,
2357         __out           uint32_t *valuep)
2358 {
2359         efx_mcdi_req_t req;
2360         uint8_t payload[MAX(MC_CMD_GET_NIC_GLOBAL_IN_LEN,
2361                             MC_CMD_GET_NIC_GLOBAL_OUT_LEN)];
2362         efx_rc_t rc;
2363
2364         (void) memset(payload, 0, sizeof (payload));
2365         req.emr_cmd = MC_CMD_GET_NIC_GLOBAL;
2366         req.emr_in_buf = payload;
2367         req.emr_in_length = MC_CMD_GET_NIC_GLOBAL_IN_LEN;
2368         req.emr_out_buf = payload;
2369         req.emr_out_length = MC_CMD_GET_NIC_GLOBAL_OUT_LEN;
2370
2371         MCDI_IN_SET_DWORD(req, GET_NIC_GLOBAL_IN_KEY, key);
2372
2373         efx_mcdi_execute(enp, &req);
2374
2375         if (req.emr_rc != 0) {
2376                 rc = req.emr_rc;
2377                 goto fail1;
2378         }
2379
2380         if (req.emr_out_length_used != MC_CMD_GET_NIC_GLOBAL_OUT_LEN) {
2381                 rc = EMSGSIZE;
2382                 goto fail2;
2383         }
2384
2385         *valuep = MCDI_OUT_DWORD(req, GET_NIC_GLOBAL_OUT_VALUE);
2386
2387         return (0);
2388
2389 fail2:
2390         EFSYS_PROBE(fail2);
2391 fail1:
2392         EFSYS_PROBE1(fail1, efx_rc_t, rc);
2393
2394         return (rc);
2395 }
2396
2397         __checkReturn   efx_rc_t
2398 efx_mcdi_set_nic_global(
2399         __in            efx_nic_t *enp,
2400         __in            uint32_t key,
2401         __in            uint32_t value)
2402 {
2403         efx_mcdi_req_t req;
2404         uint8_t payload[MC_CMD_SET_NIC_GLOBAL_IN_LEN];
2405         efx_rc_t rc;
2406
2407         (void) memset(payload, 0, sizeof (payload));
2408         req.emr_cmd = MC_CMD_SET_NIC_GLOBAL;
2409         req.emr_in_buf = payload;
2410         req.emr_in_length = MC_CMD_SET_NIC_GLOBAL_IN_LEN;
2411         req.emr_out_buf = NULL;
2412         req.emr_out_length = 0;
2413
2414         MCDI_IN_SET_DWORD(req, SET_NIC_GLOBAL_IN_KEY, key);
2415         MCDI_IN_SET_DWORD(req, SET_NIC_GLOBAL_IN_VALUE, value);
2416
2417         efx_mcdi_execute(enp, &req);
2418
2419         if (req.emr_rc != 0) {
2420                 rc = req.emr_rc;
2421                 goto fail1;
2422         }
2423
2424         return (0);
2425
2426 fail1:
2427         EFSYS_PROBE1(fail1, efx_rc_t, rc);
2428
2429         return (rc);
2430 }
2431
2432 #endif  /* EFSYS_OPT_FW_SUBVARIANT_AWARE */
2433
2434 #endif  /* EFSYS_OPT_HUNTINGTON || EFSYS_OPT_MEDFORD || EFSYS_OPT_MEDFORD2 */