drivers/net/sfc/base/ef10_tlv_layout.h

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  *
   3  * Copyright (c) 2012-2018 Solarflare Communications Inc.
   4  * All rights reserved.
   5  */
   6
   7 /* These structures define the layouts for the TLV items stored in static and
   8  * dynamic configuration partitions in NVRAM for EF10 (Huntington etc.).
   9  *
  10  * They contain the same sort of information that was kept in the
  11  * siena_mc_static_config_hdr_t and siena_mc_dynamic_config_hdr_t structures
  12  * (defined in <ci/mgmt/mc_flash_layout.h> and <ci/mgmt/mc_dynamic_cfg.h>) for
  13  * Siena.
  14  *
  15  * These are used directly by the MC and should also be usable directly on host
  16  * systems which are little-endian and do not do strange things with structure
  17  * padding.  (Big-endian host systems will require some byte-swapping.)
  18  *
  19  *                                    -----
  20  *
  21  * Please refer to SF-108797-SW for a general overview of the TLV partition
  22  * format.
  23  *
  24  *                                    -----
  25  *
  26  * The current tag IDs have a general structure: with the exception of the
  27  * special values defined in the document, they are of the form 0xLTTTNNNN,
  28  * where:
  29  *
  30  *   -  L is a location, indicating where this tag is expected to be found:
  31  *        0: static configuration
  32  *        1: dynamic configuration
  33  *        2: firmware internal use
  34  *        3: license partition
  35  *
  36  *   -  TTT is a type, which is just a unique value.  The same type value
  37  *      might appear in both locations, indicating a relationship between
  38  *      the items (e.g. static and dynamic VPD below).
  39  *
  40  *   -  NNNN is an index of some form.  Some item types are per-port, some
  41  *      are per-PF, some are per-partition-type.
  42  *
  43  *                                    -----
  44  *
  45  * As with the previous Siena structures, each structure here is laid out
  46  * carefully: values are aligned to their natural boundary, with explicit
  47  * padding fields added where necessary.  (No, technically this does not
  48  * absolutely guarantee portability.  But, in practice, compilers are generally
  49  * sensible enough not to introduce completely pointless padding, and it works
  50  * well enough.)
  51  */
  52
  53
  54 #ifndef CI_MGMT_TLV_LAYOUT_H
  55 #define CI_MGMT_TLV_LAYOUT_H
  56
  57
  58 /* ----------------------------------------------------------------------------
  59  *  General structure (defined by SF-108797-SW)
  60  * ----------------------------------------------------------------------------
  61  */
  62
  63
  64 /* The "end" tag.
  65  *
  66  * (Note that this is *not* followed by length or value fields: anything after
  67  * the tag itself is irrelevant.)
  68  */
  69
  70 #define TLV_TAG_END                     (0xEEEEEEEE)
  71
  72
  73 /* Other special reserved tag values.
  74  */
  75
  76 #define TLV_TAG_SKIP                    (0x00000000)
  77 #define TLV_TAG_INVALID                 (0xFFFFFFFF)
  78
  79
  80 /* TLV partition header.
  81  *
  82  * In a TLV partition, this must be the first item in the sequence, at offset
  83  * 0.
  84  */
  85
  86 #define TLV_TAG_PARTITION_HEADER        (0xEF10DA7A)
  87
  88 struct tlv_partition_header {
  89   uint32_t tag;
  90   uint32_t length;
  91   uint16_t type_id;
  92 /* 0 indicates the default segment (always located at offset 0), while other values
  93  * are for RFID-selectable presets that should immediately follow the default segment.
  94  * The default segment may also have preset > 0, which means that it is a preset
  95  * selected through an RFID command and copied by FW to the location at offset 0. */
  96   uint16_t preset;
  97   uint32_t generation;
  98   uint32_t total_length;
  99 };
 100
 101
 102 /* TLV partition trailer.
 103  *
 104  * In a TLV partition, this must be the last item in the sequence, immediately
 105  * preceding the TLV_TAG_END word.
 106  */
 107
 108 #define TLV_TAG_PARTITION_TRAILER       (0xEF101A57)
 109
 110 struct tlv_partition_trailer {
 111   uint32_t tag;
 112   uint32_t length;
 113   uint32_t generation;
 114   uint32_t checksum;
 115 };
 116
 117
 118 /* Appendable TLV partition header.
 119  *
 120  * In an appendable TLV partition, this must be the first item in the sequence,
 121  * at offset 0.  (Note that, unlike the configuration partitions, there is no
 122  * trailer before the TLV_TAG_END word.)
 123  */
 124
 125 #define TLV_TAG_APPENDABLE_PARTITION_HEADER (0xEF10ADA7)
 126
 127 struct tlv_appendable_partition_header {
 128   uint32_t tag;
 129   uint32_t length;
 130   uint16_t type_id;
 131   uint16_t reserved;
 132 };
 133
 134
 135 /* ----------------------------------------------------------------------------
 136  *  Configuration items
 137  * ----------------------------------------------------------------------------
 138  */
 139
 140
 141 /* NIC global capabilities.
 142  */
 143
 144 #define TLV_TAG_GLOBAL_CAPABILITIES     (0x00010000)
 145
 146 struct tlv_global_capabilities {
 147   uint32_t tag;
 148   uint32_t length;
 149   uint32_t flags;
 150 };
 151
 152
 153 /* Siena-style per-port MAC address allocation.
 154  *
 155  * There are <count> addresses, starting at <base_address> and incrementing
 156  * by adding <stride> to the low-order byte(s).
 157  *
 158  * (See also TLV_TAG_GLOBAL_MAC for an alternative, specifying a global pool
 159  * of contiguous MAC addresses for the firmware to allocate as it sees fit.)
 160  */
 161
 162 #define TLV_TAG_PORT_MAC(port)          (0x00020000 + (port))
 163
 164 struct tlv_port_mac {
 165   uint32_t tag;
 166   uint32_t length;
 167   uint8_t  base_address[6];
 168   uint16_t reserved;
 169   uint16_t count;
 170   uint16_t stride;
 171 };
 172
 173
 174 /* Static VPD.
 175  *
 176  * This is the portion of VPD which is set at manufacturing time and not
 177  * expected to change.  It is formatted as a standard PCI VPD block. There are
 178  * global and per-pf TLVs for this, the global TLV is new for Medford and is
 179  * used in preference to the per-pf TLV.
 180  */
 181
 182 #define TLV_TAG_PF_STATIC_VPD(pf)       (0x00030000 + (pf))
 183
 184 struct tlv_pf_static_vpd {
 185   uint32_t tag;
 186   uint32_t length;
 187   uint8_t  bytes[];
 188 };
 189
 190 #define TLV_TAG_GLOBAL_STATIC_VPD       (0x001f0000)
 191
 192 struct tlv_global_static_vpd {
 193   uint32_t tag;
 194   uint32_t length;
 195   uint8_t  bytes[];
 196 };
 197
 198
 199 /* Dynamic VPD.
 200  *
 201  * This is the portion of VPD which may be changed (e.g. by firmware updates).
 202  * It is formatted as a standard PCI VPD block. There are global and per-pf TLVs
 203  * for this, the global TLV is new for Medford and is used in preference to the
 204  * per-pf TLV.
 205  */
 206
 207 #define TLV_TAG_PF_DYNAMIC_VPD(pf)      (0x10030000 + (pf))
 208
 209 struct tlv_pf_dynamic_vpd {
 210   uint32_t tag;
 211   uint32_t length;
 212   uint8_t  bytes[];
 213 };
 214
 215 #define TLV_TAG_GLOBAL_DYNAMIC_VPD      (0x10200000)
 216
 217 struct tlv_global_dynamic_vpd {
 218   uint32_t tag;
 219   uint32_t length;
 220   uint8_t  bytes[];
 221 };
 222
 223
 224 /* "DBI" PCI config space changes.
 225  *
 226  * This is a set of edits made to the default PCI config space values before
 227  * the device is allowed to enumerate. There are global and per-pf TLVs for
 228  * this, the global TLV is new for Medford and is used in preference to the
 229  * per-pf TLV.
 230  */
 231
 232 #define TLV_TAG_PF_DBI(pf)              (0x00040000 + (pf))
 233
 234 struct tlv_pf_dbi {
 235   uint32_t tag;
 236   uint32_t length;
 237   struct {
 238     uint16_t addr;
 239     uint16_t byte_enables;
 240     uint32_t value;
 241   } items[];
 242 };
 243
 244
 245 #define TLV_TAG_GLOBAL_DBI              (0x00210000)
 246
 247 struct tlv_global_dbi {
 248   uint32_t tag;
 249   uint32_t length;
 250   struct {
 251     uint16_t addr;
 252     uint16_t byte_enables;
 253     uint32_t value;
 254   } items[];
 255 };
 256
 257
 258 /* Partition subtype codes.
 259  *
 260  * A subtype may optionally be stored for each type of partition present in
 261  * the NVRAM.  For example, this may be used to allow a generic firmware update
 262  * utility to select a specific variant of firmware for a specific variant of
 263  * board.
 264  *
 265  * The description[] field is an optional string which is returned in the
 266  * MC_CMD_NVRAM_METADATA response if present.
 267  */
 268
 269 #define TLV_TAG_PARTITION_SUBTYPE(type) (0x00050000 + (type))
 270
 271 struct tlv_partition_subtype {
 272   uint32_t tag;
 273   uint32_t length;
 274   uint32_t subtype;
 275   uint8_t  description[];
 276 };
 277
 278
 279 /* Partition version codes.
 280  *
 281  * A version may optionally be stored for each type of partition present in
 282  * the NVRAM.  This provides a standard way of tracking the currently stored
 283  * version of each of the various component images.
 284  */
 285
 286 #define TLV_TAG_PARTITION_VERSION(type) (0x10060000 + (type))
 287
 288 struct tlv_partition_version {
 289   uint32_t tag;
 290   uint32_t length;
 291   uint16_t version_w;
 292   uint16_t version_x;
 293   uint16_t version_y;
 294   uint16_t version_z;
 295 };
 296
 297 /* Global PCIe configuration */
 298
 299 #define TLV_TAG_GLOBAL_PCIE_CONFIG (0x10070000)
 300
 301 struct tlv_pcie_config {
 302   uint32_t tag;
 303   uint32_t length;
 304   int16_t max_pf_number;                        /**< Largest PF RID (lower PFs may be hidden) */
 305   uint16_t pf_aper;                             /**< BIU aperture for PF BAR2 */
 306   uint16_t vf_aper;                             /**< BIU aperture for VF BAR0 */
 307   uint16_t int_aper;                            /**< BIU aperture for PF BAR4 and VF BAR2 */
 308 #define TLV_MAX_PF_DEFAULT (-1)                 /* Use FW default for largest PF RID  */
 309 #define TLV_APER_DEFAULT (0xFFFF)               /* Use FW default for a given aperture */
 310 };
 311
 312 /* Per-PF configuration. Note that not all these fields are necessarily useful
 313  * as the apertures are constrained by the BIU settings (the one case we do
 314  * use is to make BAR2 bigger than the BIU thinks to reserve space), but we can
 315  * tidy things up later */
 316
 317 #define TLV_TAG_PF_PCIE_CONFIG(pf)  (0x10080000 + (pf))
 318
 319 struct tlv_per_pf_pcie_config {
 320   uint32_t tag;
 321   uint32_t length;
 322   uint8_t vfs_total;
 323   uint8_t port_allocation;
 324   uint16_t vectors_per_pf;
 325   uint16_t vectors_per_vf;
 326   uint8_t pf_bar0_aperture;
 327   uint8_t pf_bar2_aperture;
 328   uint8_t vf_bar0_aperture;
 329   uint8_t vf_base;
 330   uint16_t supp_pagesz;
 331   uint16_t msix_vec_base;
 332 };
 333
 334
 335 /* Development ONLY. This is a single TLV tag for all the gubbins
 336  * that can be set through the MC command-line other than the PCIe
 337  * settings. This is a temporary measure. */
 338 #define TLV_TAG_TMP_GUBBINS (0x10090000)        /* legacy symbol - do not use */
 339 #define TLV_TAG_TMP_GUBBINS_HUNT TLV_TAG_TMP_GUBBINS
 340
 341 struct tlv_tmp_gubbins {
 342   uint32_t tag;
 343   uint32_t length;
 344   /* Consumed by dpcpu.c */
 345   uint64_t tx0_tags;     /* Bitmap */
 346   uint64_t tx1_tags;     /* Bitmap */
 347   uint64_t dl_tags;      /* Bitmap */
 348   uint32_t flags;
 349 #define TLV_DPCPU_TX_STRIPE (1) /* No longer used, has no effect */
 350 #define TLV_DPCPU_BIU_TAGS  (2) /* Use BIU tag manager */
 351 #define TLV_DPCPU_TX0_TAGS  (4) /* tx0_tags is valid */
 352 #define TLV_DPCPU_TX1_TAGS  (8) /* tx1_tags is valid */
 353 #define TLV_DPCPU_DL_TAGS  (16) /* dl_tags is valid */
 354   /* Consumed by features.c */
 355   uint32_t dut_features;        /* All 1s -> leave alone */
 356   int8_t with_rmon;             /* 0 -> off, 1 -> on, -1 -> leave alone */
 357   /* Consumed by clocks_hunt.c */
 358   int8_t clk_mode;             /* 0 -> off, 1 -> on, -1 -> leave alone */
 359   /* No longer used, superseded by TLV_TAG_DESCRIPTOR_CACHE_CONFIG. */
 360   int8_t rx_dc_size;           /* -1 -> leave alone */
 361   int8_t tx_dc_size;
 362   int16_t num_q_allocs;
 363 };
 364
 365 /* Global port configuration
 366  *
 367  * This is now deprecated in favour of a platform-provided default
 368  * and dynamic config override via tlv_global_port_options.
 369  */
 370 #define TLV_TAG_GLOBAL_PORT_CONFIG      (0x000a0000)
 371
 372 struct tlv_global_port_config {
 373   uint32_t tag;
 374   uint32_t length;
 375   uint32_t ports_per_core;
 376   uint32_t max_port_speed;
 377 };
 378
 379
 380 /* Firmware options.
 381  *
 382  * This is intended for user-configurable selection of optional firmware
 383  * features and variants.
 384  *
 385  * Initially, this consists only of the satellite CPU firmware variant
 386  * selection, but this tag could be extended in the future (using the
 387  * tag length to determine whether additional fields are present).
 388  */
 389
 390 #define TLV_TAG_FIRMWARE_OPTIONS        (0x100b0000)
 391
 392 struct tlv_firmware_options {
 393   uint32_t tag;
 394   uint32_t length;
 395   uint32_t firmware_variant;
 396 #define TLV_FIRMWARE_VARIANT_DRIVER_SELECTED (0xffffffff)
 397
 398 /* These are the values for overriding the driver's choice; the definitions
 399  * are taken from MCDI so that they don't get out of step.  Include
 400  * <ci/mgmt/mc_driver_pcol.h> or the equivalent from your driver's tree if
 401  * you need to use these constants.
 402  */
 403 #define TLV_FIRMWARE_VARIANT_FULL_FEATURED   MC_CMD_FW_FULL_FEATURED
 404 #define TLV_FIRMWARE_VARIANT_LOW_LATENCY     MC_CMD_FW_LOW_LATENCY
 405 #define TLV_FIRMWARE_VARIANT_PACKED_STREAM   MC_CMD_FW_PACKED_STREAM
 406 #define TLV_FIRMWARE_VARIANT_HIGH_TX_RATE    MC_CMD_FW_HIGH_TX_RATE
 407 #define TLV_FIRMWARE_VARIANT_PACKED_STREAM_HASH_MODE_1 \
 408                                              MC_CMD_FW_PACKED_STREAM_HASH_MODE_1
 409 #define TLV_FIRMWARE_VARIANT_RULES_ENGINE    MC_CMD_FW_RULES_ENGINE
 410 };
 411
 412 /* Voltage settings
 413  *
 414  * Intended for boards with A0 silicon where the core voltage may
 415  * need tweaking. Most likely set once when the pass voltage is
 416  * determined. */
 417
 418 #define TLV_TAG_0V9_SETTINGS (0x000c0000)
 419
 420 struct tlv_0v9_settings {
 421   uint32_t tag;
 422   uint32_t length;
 423   uint16_t flags; /* Boards with high 0v9 settings may need active cooling */
 424 #define TLV_TAG_0V9_REQUIRES_FAN (1)
 425   uint16_t target_voltage; /* In millivolts */
 426   /* Since the limits are meant to be centred to the target (and must at least
 427    * contain it) they need setting as well. */
 428   uint16_t warn_low;       /* In millivolts */
 429   uint16_t warn_high;      /* In millivolts */
 430   uint16_t panic_low;      /* In millivolts */
 431   uint16_t panic_high;     /* In millivolts */
 432 };
 433
 434
 435 /* Clock configuration */
 436
 437 #define TLV_TAG_CLOCK_CONFIG       (0x000d0000) /* legacy symbol - do not use */
 438 #define TLV_TAG_CLOCK_CONFIG_HUNT  TLV_TAG_CLOCK_CONFIG
 439
 440 struct tlv_clock_config {
 441   uint32_t tag;
 442   uint32_t length;
 443   uint16_t clk_sys;        /* MHz */
 444   uint16_t clk_dpcpu;      /* MHz */
 445   uint16_t clk_icore;      /* MHz */
 446   uint16_t clk_pcs;        /* MHz */
 447 };
 448
 449 #define TLV_TAG_CLOCK_CONFIG_MEDFORD      (0x00100000)
 450
 451 struct tlv_clock_config_medford {
 452   uint32_t tag;
 453   uint32_t length;
 454   uint16_t clk_sys;        /* MHz */
 455   uint16_t clk_mc;         /* MHz */
 456   uint16_t clk_rmon;       /* MHz */
 457   uint16_t clk_vswitch;    /* MHz */
 458   uint16_t clk_dpcpu;      /* MHz */
 459   uint16_t clk_pcs;        /* MHz */
 460 };
 461
 462
 463 /* EF10-style global pool of MAC addresses.
 464  *
 465  * There are <count> addresses, starting at <base_address>, which are
 466  * contiguous.  Firmware is responsible for allocating addresses from this
 467  * pool to ports / PFs as appropriate.
 468  */
 469
 470 #define TLV_TAG_GLOBAL_MAC              (0x000e0000)
 471
 472 struct tlv_global_mac {
 473   uint32_t tag;
 474   uint32_t length;
 475   uint8_t  base_address[6];
 476   uint16_t reserved1;
 477   uint16_t count;
 478   uint16_t reserved2;
 479 };
 480
 481 #define TLV_TAG_ATB_0V9_TARGET     (0x000f0000) /* legacy symbol - do not use */
 482 #define TLV_TAG_ATB_0V9_TARGET_HUNT     TLV_TAG_ATB_0V9_TARGET
 483
 484 /* The target value for the 0v9 power rail measured on-chip at the
 485  * analogue test bus */
 486 struct tlv_0v9_atb_target {
 487   uint32_t tag;
 488   uint32_t length;
 489   uint16_t millivolts;
 490   uint16_t reserved;
 491 };
 492
 493 /* Factory settings for amplitude calibration of the PCIE TX serdes */
 494 #define TLV_TAG_TX_PCIE_AMP_CONFIG  (0x00220000)
 495 struct tlv_pcie_tx_amp_config {
 496   uint32_t tag;
 497   uint32_t length;
 498   uint8_t quad_tx_imp2k[4];
 499   uint8_t quad_tx_imp50[4];
 500   uint8_t lane_amp[16];
 501 };
 502
 503
 504 /* Global PCIe configuration, second revision. This represents the visible PFs
 505  * by a bitmap rather than having the number of the highest visible one. As such
 506  * it can (for a 16-PF chip) represent a superset of what TLV_TAG_GLOBAL_PCIE_CONFIG
 507  * can and it should be used in place of that tag in future (but compatibility with
 508  * the old tag will be left in the firmware indefinitely).  */
 509
 510 #define TLV_TAG_GLOBAL_PCIE_CONFIG_R2 (0x10100000)
 511
 512 struct tlv_pcie_config_r2 {
 513   uint32_t tag;
 514   uint32_t length;
 515   uint16_t visible_pfs;                         /**< Bitmap of visible PFs */
 516   uint16_t pf_aper;                             /**< BIU aperture for PF BAR2 */
 517   uint16_t vf_aper;                             /**< BIU aperture for VF BAR0 */
 518   uint16_t int_aper;                            /**< BIU aperture for PF BAR4 and VF BAR2 */
 519 };
 520
 521 /* Dynamic port mode.
 522  *
 523  * Allows selecting alternate port configuration for platforms that support it
 524  * (e.g. 1x40G vs 2x10G on Milano, 1x40G vs 4x10G on Medford). This affects the
 525  * number of externally visible ports (and, hence, PF to port mapping), so must
 526  * be done at boot time.
 527  *
 528  * Port mode naming convention is
 529  *
 530  * [nports_on_cage0]x[port_lane_width]_[nports_on_cage1]x[port_lane_width]
 531  *
 532  * Port lane width determines the capabilities (speeds) of the ports, subject
 533  * to architecture capabilities (e.g. 25G support) and switch bandwidth
 534  * constraints:
 535  *  - single lane ports can do 25G/10G/1G
 536  *  - dual lane ports can do 50G/25G/10G/1G (with fallback to 1 lane)
 537  *  - quad lane ports can do 100G/40G/50G/25G/10G/1G (with fallback to 2 or 1 lanes)
 538
 539  * This tag supercedes tlv_global_port_config.
 540  */
 541
 542 #define TLV_TAG_GLOBAL_PORT_MODE         (0x10110000)
 543
 544 struct tlv_global_port_mode {
 545   uint32_t tag;
 546   uint32_t length;
 547   uint32_t port_mode;
 548 #define TLV_PORT_MODE_DEFAULT           (0xffffffff) /* Default for given platform */
 549 #define TLV_PORT_MODE_1x1_NA                     (0) /* Single 10G/25G on mdi0 */
 550 #define TLV_PORT_MODE_1x4_NA                     (1) /* Single 100G/40G on mdi0 */
 551 #define TLV_PORT_MODE_NA_1x4                     (22) /* Single 100G/40G on mdi1 */
 552 #define TLV_PORT_MODE_1x2_NA                     (10) /* Single 50G on mdi0 */
 553 #define TLV_PORT_MODE_NA_1x2                     (11) /* Single 50G on mdi1 */
 554 #define TLV_PORT_MODE_1x1_1x1                    (2) /* Single 10G/25G on mdi0, single 10G/25G on mdi1 */
 555 #define TLV_PORT_MODE_1x4_1x4                    (3) /* Single 40G on mdi0, single 40G on mdi1 */
 556 #define TLV_PORT_MODE_2x1_2x1                    (4) /* Dual 10G/25G on mdi0, dual 10G/25G on mdi1 - WARNING: bug3720: On Newport only, this is actually Quad 10G on mdi0 */
 557 #define TLV_PORT_MODE_4x1_NA                     (5) /* Quad 10G/25G on mdi0 */
 558 #define TLV_PORT_MODE_NA_4x1                     (8) /* Quad 10G/25G on mdi1 */
 559 #define TLV_PORT_MODE_1x4_2x1                    (6) /* Single 40G on mdi0, dual 10G/25G on mdi1 */
 560 #define TLV_PORT_MODE_2x1_1x4                    (7) /* Dual 10G/25G on mdi0, single 40G on mdi1 */
 561 #define TLV_PORT_MODE_1x2_1x2                    (12) /* Single 50G on mdi0, single 50G on mdi1 */
 562 #define TLV_PORT_MODE_2x2_NA                     (13) /* Dual 50G on mdi0 */
 563 #define TLV_PORT_MODE_NA_2x2                     (14) /* Dual 50G on mdi1 */
 564 #define TLV_PORT_MODE_1x4_1x2                    (15) /* Single 40G on mdi0, single 50G on mdi1 */
 565 #define TLV_PORT_MODE_1x2_1x4                    (16) /* Single 50G on mdi0, single 40G on mdi1 */
 566 #define TLV_PORT_MODE_1x2_2x1                    (17) /* Single 50G on mdi0, dual 10G/25G on mdi1 */
 567 #define TLV_PORT_MODE_2x1_1x2                    (18) /* Dual 10G/25G on mdi0, single 50G on mdi1 */
 568 #define TLV_PORT_MODE_2x1_2x1_LL                 (19) /* Dual 10G/25G on mdi0, dual 10G/25G on mdi1, low-latency PCS */
 569 #define TLV_PORT_MODE_4x1_NA_LL                  (20) /* Quad 10G/25G on mdi0, low-latency PCS */
 570 #define TLV_PORT_MODE_NA_4x1_LL                  (21) /* Quad 10G/25G on mdi1, low-latency PCS */
 571 #define TLV_PORT_MODE_1x1_NA_LL                  (23) /* Single 10G/25G on mdi0, low-latency PCS */
 572 #define TLV_PORT_MODE_1x1_1x1_LL                 (24) /* Single 10G/25G on mdi0, single 10G/25G on mdi1, low-latency PCS */
 573 #define TLV_PORT_MODE_BUG63720_DO_NOT_USE        (9) /* bug63720: Do not use */
 574 #define TLV_PORT_MODE_MAX TLV_PORT_MODE_1x1_1x1_LL
 575
 576 /* Deprecated aliases */
 577 #define TLV_PORT_MODE_10G                        TLV_PORT_MODE_1x1_NA
 578 #define TLV_PORT_MODE_40G                        TLV_PORT_MODE_1x4_NA
 579 #define TLV_PORT_MODE_10G_10G                    TLV_PORT_MODE_1x1_1x1
 580 #define TLV_PORT_MODE_40G_40G                    TLV_PORT_MODE_1x4_1x4
 581 #define TLV_PORT_MODE_10G_10G_10G_10G            TLV_PORT_MODE_2x1_2x1
 582 #define TLV_PORT_MODE_10G_10G_10G_10G_Q1         TLV_PORT_MODE_2x1_2x1 /* bug63720: Do not use */
 583 #define TLV_PORT_MODE_10G_10G_10G_10G_Q          TLV_PORT_MODE_4x1_NA
 584 #define TLV_PORT_MODE_40G_10G_10G                TLV_PORT_MODE_1x4_2x1
 585 #define TLV_PORT_MODE_10G_10G_40G                TLV_PORT_MODE_2x1_1x4
 586 #define TLV_PORT_MODE_10G_10G_10G_10G_Q2         TLV_PORT_MODE_NA_4x1
 587 #define TLV_PORT_MODE_10G_10G_10G_10G_Q1_Q2      TLV_PORT_MODE_BUG63720_DO_NOT_USE /* bug63720: Do not use */
 588 #define TLV_PORT_MODE_25G                        TLV_PORT_MODE_1x1_NA     /* Single 25G on mdi0 */
 589 #define TLV_PORT_MODE_100G_Q1                    TLV_PORT_MODE_1x4_NA     /* Single 100G on mdi0 */
 590 #define TLV_PORT_MODE_100G_Q2                    TLV_PORT_MODE_NA_1x4     /* Single 100G on mdi1 */
 591 #define TLV_PORT_MODE_50G_Q1                     TLV_PORT_MODE_1x2_NA     /* Single 50G on mdi0 */
 592 #define TLV_PORT_MODE_50G_Q2                     TLV_PORT_MODE_NA_1x2     /* Single 50G on mdi1 */
 593 #define TLV_PORT_MODE_25G_25G                    TLV_PORT_MODE_1x1_1x1    /* Single 25G on mdi0, single 25G on mdi1 */
 594 #define TLV_PORT_MODE_25G_25G_25G_25G_Q1_Q2      TLV_PORT_MODE_2x1_2x1    /* Dual 25G on mdi0, dual 25G on mdi1 */
 595 #define TLV_PORT_MODE_25G_25G_25G_25G_Q1         TLV_PORT_MODE_4x1_NA     /* Quad 25G on mdi0 */
 596 #define TLV_PORT_MODE_25G_25G_25G_25G_Q2         TLV_PORT_MODE_NA_4x1     /* Quad 25G on mdi1 */
 597 #define TLV_PORT_MODE_40G_25G_25G                TLV_PORT_MODE_1x4_2x1    /* Single 40G on mdi0, dual 25G on mdi1 */
 598 #define TLV_PORT_MODE_25G_25G_40G                TLV_PORT_MODE_2x1_1x4    /* Dual 25G on mdi0, single 40G on mdi1 */
 599 #define TLV_PORT_MODE_50G_50G_Q1_Q2              TLV_PORT_MODE_1x2_1x2    /* Single 50G on mdi0, single 50G on mdi1 */
 600 #define TLV_PORT_MODE_50G_50G_Q1                 TLV_PORT_MODE_2x2_NA     /* Dual 50G on mdi0 */
 601 #define TLV_PORT_MODE_50G_50G_Q2                 TLV_PORT_MODE_NA_2x2     /* Dual 50G on mdi1 */
 602 #define TLV_PORT_MODE_40G_50G                    TLV_PORT_MODE_1x4_1x2    /* Single 40G on mdi0, single 50G on mdi1 */
 603 #define TLV_PORT_MODE_50G_40G                    TLV_PORT_MODE_1x2_1x4    /* Single 50G on mdi0, single 40G on mdi1 */
 604 #define TLV_PORT_MODE_50G_25G_25G                TLV_PORT_MODE_1x2_2x1    /* Single 50G on mdi0, dual 25G on mdi1 */
 605 #define TLV_PORT_MODE_25G_25G_50G                TLV_PORT_MODE_2x1_1x2    /* Dual 25G on mdi0, single 50G on mdi1 */
 606 #define TLV_PORT_MODE_25G_25G_25G_25G_Q1_Q2_LL   TLV_PORT_MODE_2x1_2x1_LL /* Dual 25G on mdi0, dual 25G on mdi1, low-latency PCS */
 607 #define TLV_PORT_MODE_25G_25G_25G_25G_Q1_LL      TLV_PORT_MODE_4x1_NA_LL  /* Quad 25G on mdi0, low-latency PCS */
 608 #define TLV_PORT_MODE_25G_25G_25G_25G_Q2_LL      TLV_PORT_MODE_NA_4x1_LL  /* Quad 25G on mdi1, low-latency PCS */
 609 #define TLV_PORT_MODE_25G_LL                     TLV_PORT_MODE_1x1_NA_LL  /* Single 10G/25G on mdi0, low-latency PCS */
 610 #define TLV_PORT_MODE_25G_25G_LL                 TLV_PORT_MODE_1x1_1x1_LL /* Single 10G/25G on mdi0, single 10G/25G on mdi1, low-latency PCS */
 611 };
 612
 613 /* Type of the v-switch created implicitly by the firmware */
 614
 615 #define TLV_TAG_VSWITCH_TYPE(port)       (0x10120000 + (port))
 616
 617 struct tlv_vswitch_type {
 618   uint32_t tag;
 619   uint32_t length;
 620   uint32_t vswitch_type;
 621 #define TLV_VSWITCH_TYPE_DEFAULT        (0xffffffff) /* Firmware default; equivalent to no TLV present for a given port */
 622 #define TLV_VSWITCH_TYPE_NONE                    (0)
 623 #define TLV_VSWITCH_TYPE_VLAN                    (1)
 624 #define TLV_VSWITCH_TYPE_VEB                     (2)
 625 #define TLV_VSWITCH_TYPE_VEPA                    (3)
 626 #define TLV_VSWITCH_TYPE_MUX                     (4)
 627 #define TLV_VSWITCH_TYPE_TEST                    (5)
 628 };
 629
 630 /* A VLAN tag for the v-port created implicitly by the firmware */
 631
 632 #define TLV_TAG_VPORT_VLAN_TAG(pf)               (0x10130000 + (pf))
 633
 634 struct tlv_vport_vlan_tag {
 635   uint32_t tag;
 636   uint32_t length;
 637   uint32_t vlan_tag;
 638 #define TLV_VPORT_NO_VLAN_TAG                    (0xFFFFFFFF) /* Default in the absence of TLV for a given PF */
 639 };
 640
 641 /* Offset to be applied to the 0v9 setting, wherever it came from */
 642
 643 #define TLV_TAG_ATB_0V9_OFFSET           (0x10140000)
 644
 645 struct tlv_0v9_atb_offset {
 646   uint32_t tag;
 647   uint32_t length;
 648   int16_t  offset_millivolts;
 649   uint16_t reserved;
 650 };
 651
 652 /* A privilege mask given on reset to all non-admin PCIe functions (that is other than first-PF-per-port).
 653  * The meaning of particular bits is defined in mcdi_ef10.yml under MC_CMD_PRIVILEGE_MASK, see also bug 44583.
 654  * TLV_TAG_PRIVILEGE_MASK_ADD specifies bits that should be added (ORed) to firmware default while
 655  * TLV_TAG_PRIVILEGE_MASK_REM specifies bits that should be removed (ANDed) from firmware default:
 656  * Initial_privilege_mask = (firmware_default_mask | privilege_mask_add) & ~privilege_mask_rem */
 657
 658 #define TLV_TAG_PRIVILEGE_MASK          (0x10150000) /* legacy symbol - do not use */
 659
 660 struct tlv_privilege_mask {                          /* legacy structure - do not use */
 661   uint32_t tag;
 662   uint32_t length;
 663   uint32_t privilege_mask;
 664 };
 665
 666 #define TLV_TAG_PRIVILEGE_MASK_ADD      (0x10150000)
 667
 668 struct tlv_privilege_mask_add {
 669   uint32_t tag;
 670   uint32_t length;
 671   uint32_t privilege_mask_add;
 672 };
 673
 674 #define TLV_TAG_PRIVILEGE_MASK_REM      (0x10160000)
 675
 676 struct tlv_privilege_mask_rem {
 677   uint32_t tag;
 678   uint32_t length;
 679   uint32_t privilege_mask_rem;
 680 };
 681
 682 /* Additional privileges given to all PFs.
 683  * This tag takes precedence over TLV_TAG_PRIVILEGE_MASK_REM. */
 684
 685 #define TLV_TAG_PRIVILEGE_MASK_ADD_ALL_PFS         (0x10190000)
 686
 687 struct tlv_privilege_mask_add_all_pfs {
 688   uint32_t tag;
 689   uint32_t length;
 690   uint32_t privilege_mask_add;
 691 };
 692
 693 /* Additional privileges given to a selected PF.
 694  * This tag takes precedence over TLV_TAG_PRIVILEGE_MASK_REM. */
 695
 696 #define TLV_TAG_PRIVILEGE_MASK_ADD_SINGLE_PF(pf)   (0x101A0000 + (pf))
 697
 698 struct tlv_privilege_mask_add_single_pf {
 699   uint32_t tag;
 700   uint32_t length;
 701   uint32_t privilege_mask_add;
 702 };
 703
 704 /* Turning on/off the PFIOV mode.
 705  * This tag only takes effect if TLV_TAG_VSWITCH_TYPE is missing or set to DEFAULT. */
 706
 707 #define TLV_TAG_PFIOV(port)             (0x10170000 + (port))
 708
 709 struct tlv_pfiov {
 710   uint32_t tag;
 711   uint32_t length;
 712   uint32_t pfiov;
 713 #define TLV_PFIOV_OFF                    (0) /* Default */
 714 #define TLV_PFIOV_ON                     (1)
 715 };
 716
 717 /* Multicast filter chaining mode selection.
 718  *
 719  * When enabled, multicast packets are delivered to all recipients of all
 720  * matching multicast filters, with the exception that IP multicast filters
 721  * will steal traffic from MAC multicast filters on a per-function basis.
 722  * (New behaviour.)
 723  *
 724  * When disabled, multicast packets will always be delivered only to the
 725  * recipients of the highest priority matching multicast filter.
 726  * (Legacy behaviour.)
 727  *
 728  * The DEFAULT mode (which is the same as the tag not being present at all)
 729  * is equivalent to ENABLED in production builds, and DISABLED in eftest
 730  * builds.
 731  *
 732  * This option is intended to provide run-time control over this feature
 733  * while it is being stabilised and may be withdrawn at some point in the
 734  * future; the new behaviour is intended to become the standard behaviour.
 735  */
 736
 737 #define TLV_TAG_MCAST_FILTER_CHAINING   (0x10180000)
 738
 739 struct tlv_mcast_filter_chaining {
 740   uint32_t tag;
 741   uint32_t length;
 742   uint32_t mode;
 743 #define TLV_MCAST_FILTER_CHAINING_DEFAULT  (0xffffffff)
 744 #define TLV_MCAST_FILTER_CHAINING_DISABLED (0)
 745 #define TLV_MCAST_FILTER_CHAINING_ENABLED  (1)
 746 };
 747
 748 /* Pacer rate limit per PF */
 749 #define TLV_TAG_RATE_LIMIT(pf)    (0x101b0000 + (pf))
 750
 751 struct tlv_rate_limit {
 752   uint32_t tag;
 753   uint32_t length;
 754   uint32_t rate_mbps;
 755 };
 756
 757 /* OCSD Enable/Disable
 758  *
 759  * This setting allows OCSD to be disabled. This is a requirement for HP
 760  * servers to support PCI passthrough for virtualization.
 761  *
 762  * The DEFAULT mode (which is the same as the tag not being present) is
 763  * equivalent to ENABLED.
 764  *
 765  * This option is not used by the MCFW, and is entirely handled by the various
 766  * drivers that support OCSD, by reading the setting before they attempt
 767  * to enable OCSD.
 768  *
 769  * bit0: OCSD Disabled/Enabled
 770  */
 771
 772 #define TLV_TAG_OCSD (0x101C0000)
 773
 774 struct tlv_ocsd {
 775   uint32_t tag;
 776   uint32_t length;
 777   uint32_t mode;
 778 #define TLV_OCSD_DISABLED 0
 779 #define TLV_OCSD_ENABLED 1 /* Default */
 780 };
 781
 782 /* Descriptor cache config.
 783  *
 784  * Sets the sizes of the TX and RX descriptor caches as a power of 2. It also
 785  * sets the total number of VIs. When the number of VIs is reduced VIs are taken
 786  * away from the highest numbered port first, so a vi_count of 1024 means 1024
 787  * VIs on the first port and 0 on the second (on a Torino).
 788  */
 789
 790 #define TLV_TAG_DESCRIPTOR_CACHE_CONFIG    (0x101d0000)
 791
 792 struct tlv_descriptor_cache_config {
 793   uint32_t tag;
 794   uint32_t length;
 795   uint8_t rx_desc_cache_size;
 796   uint8_t tx_desc_cache_size;
 797   uint16_t vi_count;
 798 };
 799 #define TLV_DESC_CACHE_DEFAULT (0xff)
 800 #define TLV_VI_COUNT_DEFAULT   (0xffff)
 801
 802 /* RX event merging config (read batching).
 803  *
 804  * Sets the global maximum number of events for the merging bins, and the
 805  * global timeout configuration for the bins.
 806  */
 807
 808 #define TLV_TAG_RX_EVENT_MERGING_CONFIG    (0x101e0000)
 809
 810 struct tlv_rx_event_merging_config {
 811   uint32_t  tag;
 812   uint32_t  length;
 813   uint32_t  max_events;
 814 #define TLV_RX_EVENT_MERGING_CONFIG_MAX_EVENTS_MAX ((1 << 4) - 1)
 815   uint32_t  timeout_ns;
 816 };
 817 #define TLV_RX_EVENT_MERGING_MAX_EVENTS_DEFAULT (0xffffffff)
 818 #define TLV_RX_EVENT_MERGING_TIMEOUT_NS_DEFAULT (0xffffffff)
 819
 820 #define TLV_TAG_PCIE_LINK_SETTINGS (0x101f0000)
 821 struct tlv_pcie_link_settings {
 822   uint32_t tag;
 823   uint32_t length;
 824   uint16_t gen;   /* Target PCIe generation: 1, 2, 3 */
 825   uint16_t width; /* Number of lanes */
 826 };
 827
 828 /* TX event merging config.
 829  *
 830  * Sets the global maximum number of events for the merging bins, and the
 831  * global timeout configuration for the bins, and the global timeout for
 832  * empty queues.
 833  */
 834 #define TLV_TAG_TX_EVENT_MERGING_CONFIG    (0x10210000)
 835 struct tlv_tx_event_merging_config {
 836   uint32_t  tag;
 837   uint32_t  length;
 838   uint32_t  max_events;
 839 #define TLV_TX_EVENT_MERGING_CONFIG_MAX_EVENTS_MAX ((1 << 4) - 1)
 840   uint32_t  timeout_ns;
 841   uint32_t  qempty_timeout_ns; /* Medford only */
 842 };
 843 #define TLV_TX_EVENT_MERGING_MAX_EVENTS_DEFAULT (0xffffffff)
 844 #define TLV_TX_EVENT_MERGING_TIMEOUT_NS_DEFAULT (0xffffffff)
 845 #define TLV_TX_EVENT_MERGING_QEMPTY_TIMEOUT_NS_DEFAULT (0xffffffff)
 846
 847 #define TLV_TAG_LICENSE (0x30800000)
 848
 849 typedef struct tlv_license {
 850   uint32_t  tag;
 851   uint32_t  length;
 852   uint8_t   data[];
 853 } tlv_license_t;
 854
 855 /* TSA NIC IP address configuration
 856  *
 857  * Sets the TSA NIC IP address statically via configuration tool or dynamically
 858  * via DHCP via snooping based on the mode selection (0=Static, 1=DHCP, 2=Snoop)
 859  *
 860  * NOTE: This TAG is temporarily placed in the dynamic config partition and will
 861  * be moved to a private partition during TSA development. It is not used in any
 862  * released code yet.
 863  */
 864
 865 #define TLV_TAG_TMP_TSAN_CONFIG         (0x10220000)
 866
 867 #define TLV_TSAN_IP_MODE_STATIC         (0)
 868 #define TLV_TSAN_IP_MODE_DHCP           (1)
 869 #define TLV_TSAN_IP_MODE_SNOOP          (2)
 870 typedef struct tlv_tsan_config {
 871   uint32_t tag;
 872   uint32_t length;
 873   uint32_t mode;
 874   uint32_t ip;
 875   uint32_t netmask;
 876   uint32_t gateway;
 877   uint32_t port;
 878   uint32_t bind_retry;  /* DEPRECATED */
 879   uint32_t bind_bkout;  /* DEPRECATED */
 880 } tlv_tsan_config_t;
 881
 882 /* TSA Controller IP address configuration
 883  *
 884  * Sets the TSA Controller IP address statically via configuration tool
 885  *
 886  * NOTE: This TAG is temporarily placed in the dynamic config partition and will
 887  * be moved to a private partition during TSA development. It is not used in any
 888  * released code yet.
 889  */
 890
 891 #define TLV_TAG_TMP_TSAC_CONFIG         (0x10230000)
 892
 893 #define TLV_MAX_TSACS (4)
 894 typedef struct tlv_tsac_config {
 895   uint32_t tag;
 896   uint32_t length;
 897   uint32_t num_tsacs;
 898   uint32_t ip[TLV_MAX_TSACS];
 899   uint32_t port[TLV_MAX_TSACS];
 900 } tlv_tsac_config_t;
 901
 902 /* Binding ticket
 903  *
 904  * Sets the TSA NIC binding ticket used for binding process between the TSA NIC
 905  * and the TSA Controller
 906  *
 907  * NOTE: This TAG is temporarily placed in the dynamic config partition and will
 908  * be moved to a private partition during TSA development. It is not used in any
 909  * released code yet.
 910  */
 911
 912 #define TLV_TAG_TMP_BINDING_TICKET      (0x10240000)
 913
 914 typedef struct tlv_binding_ticket {
 915   uint32_t tag;
 916   uint32_t length;
 917   uint8_t  bytes[];
 918 } tlv_binding_ticket_t;
 919
 920 /* Solarflare private key  (DEPRECATED)
 921  *
 922  * Sets the Solareflare private key used for signing during the binding process
 923  *
 924  * NOTE: This TAG is temporarily placed in the dynamic config partition and will
 925  * be moved to a private partition during TSA development. It is not used in any
 926  * released code yet.
 927  */
 928
 929 #define TLV_TAG_TMP_PIK_SF              (0x10250000)    /* DEPRECATED */
 930
 931 typedef struct tlv_pik_sf {
 932   uint32_t tag;
 933   uint32_t length;
 934   uint8_t  bytes[];
 935 } tlv_pik_sf_t;
 936
 937 /* CA root certificate
 938  *
 939  * Sets the CA root certificate used for TSA Controller verfication during
 940  * TLS connection setup between the TSA NIC and the TSA Controller
 941  *
 942  * NOTE: This TAG is temporarily placed in the dynamic config partition and will
 943  * be moved to a private partition during TSA development. It is not used in any
 944  * released code yet.
 945  */
 946
 947 #define TLV_TAG_TMP_CA_ROOT_CERT        (0x10260000)
 948
 949 typedef struct tlv_ca_root_cert {
 950   uint32_t tag;
 951   uint32_t length;
 952   uint8_t  bytes[];
 953 } tlv_ca_root_cert_t;
 954
 955 /* Tx vFIFO Low latency configuration
 956  *
 957  * To keep the desired booting behaviour for the switch, it just requires to
 958  * know if the low latency mode is enabled.
 959  */
 960
 961 #define TLV_TAG_TX_VFIFO_ULL_MODE       (0x10270000)
 962 struct tlv_tx_vfifo_ull_mode {
 963   uint32_t tag;
 964   uint32_t length;
 965   uint8_t  mode;
 966 #define TLV_TX_VFIFO_ULL_MODE_DEFAULT    0
 967 };
 968
 969 /* BIU mode
 970  *
 971  * Medford2 tag for selecting VI window decode (see values below)
 972  */
 973 #define TLV_TAG_BIU_VI_WINDOW_MODE       (0x10280000)
 974 struct tlv_biu_vi_window_mode {
 975   uint32_t tag;
 976   uint32_t length;
 977   uint8_t  mode;
 978 #define TLV_BIU_VI_WINDOW_MODE_8K    0  /*  8k per VI, CTPIO not mapped, medford/hunt compatible */
 979 #define TLV_BIU_VI_WINDOW_MODE_16K   1  /* 16k per VI, CTPIO mapped */
 980 #define TLV_BIU_VI_WINDOW_MODE_64K   2  /* 64k per VI, CTPIO mapped, POWER-friendly */
 981 };
 982
 983 /* FastPD mode
 984  *
 985  * Medford2 tag for configuring the FastPD mode (see values below)
 986  */
 987 #define TLV_TAG_FASTPD_MODE(port)       (0x10290000 + (port))
 988 struct tlv_fastpd_mode {
 989   uint32_t tag;
 990   uint32_t length;
 991   uint8_t  mode;
 992 #define TLV_FASTPD_MODE_SOFT_ALL       0  /* All packets to the SoftPD */
 993 #define TLV_FASTPD_MODE_FAST_ALL       1  /* All packets to the FastPD */
 994 #define TLV_FASTPD_MODE_FAST_SUPPORTED 2  /* Supported packet types to the FastPD; everything else to the SoftPD  */
 995 };
 996
 997 #endif /* CI_MGMT_TLV_LAYOUT_H */