drivers/net/sfc/base/efx.h

   1 /*
   2  * Copyright (c) 2006-2016 Solarflare Communications Inc.
   3  * All rights reserved.
   4  *
   5  * Redistribution and use in source and binary forms, with or without
   6  * modification, are permitted provided that the following conditions are met:
   7  *
   8  * 1. Redistributions of source code must retain the above copyright notice,
   9  *    this list of conditions and the following disclaimer.
  10  * 2. Redistributions in binary form must reproduce the above copyright notice,
  11  *    this list of conditions and the following disclaimer in the documentation
  12  *    and/or other materials provided with the distribution.
  13  *
  14  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
  15  * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO,
  16  * THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR
  18  * CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL,
  19  * EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO,
  20  * PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS;
  21  * OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY,
  22  * WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR
  23  * OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE,
  24  * EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  25  *
  26  * The views and conclusions contained in the software and documentation are
  27  * those of the authors and should not be interpreted as representing official
  28  * policies, either expressed or implied, of the FreeBSD Project.
  29  */
  30
  31 #ifndef _SYS_EFX_H
  32 #define _SYS_EFX_H
  33
  34 #include "efsys.h"
  35 #include "efx_check.h"
  36 #include "efx_phy_ids.h"
  37
  38 #ifdef  __cplusplus
  39 extern "C" {
  40 #endif
  41
  42 #define EFX_STATIC_ASSERT(_cond)                \
  43         ((void)sizeof(char[(_cond) ? 1 : -1]))
  44
  45 #define EFX_ARRAY_SIZE(_array)                  \
  46         (sizeof(_array) / sizeof((_array)[0]))
  47
  48 #define EFX_FIELD_OFFSET(_type, _field)         \
  49         ((size_t) &(((_type *)0)->_field))
  50
  51 /* Return codes */
  52
  53 typedef __success(return == 0) int efx_rc_t;
  54
  55
  56 /* Chip families */
  57
  58 typedef enum efx_family_e {
  59         EFX_FAMILY_INVALID,
  60         EFX_FAMILY_FALCON,      /* Obsolete and not supported */
  61         EFX_FAMILY_SIENA,
  62         EFX_FAMILY_HUNTINGTON,
  63         EFX_FAMILY_MEDFORD,
  64         EFX_FAMILY_NTYPES
  65 } efx_family_t;
  66
  67 extern  __checkReturn   efx_rc_t
  68 efx_family(
  69         __in            uint16_t venid,
  70         __in            uint16_t devid,
  71         __out           efx_family_t *efp);
  72
  73
  74 #define EFX_PCI_VENID_SFC                       0x1924
  75
  76 #define EFX_PCI_DEVID_FALCON                    0x0710  /* SFC4000 */
  77
  78 #define EFX_PCI_DEVID_BETHPAGE                  0x0803  /* SFC9020 */
  79 #define EFX_PCI_DEVID_SIENA                     0x0813  /* SFL9021 */
  80 #define EFX_PCI_DEVID_SIENA_F1_UNINIT           0x0810
  81
  82 #define EFX_PCI_DEVID_HUNTINGTON_PF_UNINIT      0x0901
  83 #define EFX_PCI_DEVID_FARMINGDALE               0x0903  /* SFC9120 PF */
  84 #define EFX_PCI_DEVID_GREENPORT                 0x0923  /* SFC9140 PF */
  85
  86 #define EFX_PCI_DEVID_FARMINGDALE_VF            0x1903  /* SFC9120 VF */
  87 #define EFX_PCI_DEVID_GREENPORT_VF              0x1923  /* SFC9140 VF */
  88
  89 #define EFX_PCI_DEVID_MEDFORD_PF_UNINIT         0x0913
  90 #define EFX_PCI_DEVID_MEDFORD                   0x0A03  /* SFC9240 PF */
  91 #define EFX_PCI_DEVID_MEDFORD_VF                0x1A03  /* SFC9240 VF */
  92
  93 #define EFX_MEM_BAR     2
  94
  95 /* Error codes */
  96
  97 enum {
  98         EFX_ERR_INVALID,
  99         EFX_ERR_SRAM_OOB,
 100         EFX_ERR_BUFID_DC_OOB,
 101         EFX_ERR_MEM_PERR,
 102         EFX_ERR_RBUF_OWN,
 103         EFX_ERR_TBUF_OWN,
 104         EFX_ERR_RDESQ_OWN,
 105         EFX_ERR_TDESQ_OWN,
 106         EFX_ERR_EVQ_OWN,
 107         EFX_ERR_EVFF_OFLO,
 108         EFX_ERR_ILL_ADDR,
 109         EFX_ERR_SRAM_PERR,
 110         EFX_ERR_NCODES
 111 };
 112
 113 /* Calculate the IEEE 802.3 CRC32 of a MAC addr */
 114 extern  __checkReturn           uint32_t
 115 efx_crc32_calculate(
 116         __in                    uint32_t crc_init,
 117         __in_ecount(length)     uint8_t const *input,
 118         __in                    int length);
 119
 120
 121 /* Type prototypes */
 122
 123 typedef struct efx_rxq_s        efx_rxq_t;
 124
 125 /* NIC */
 126
 127 typedef struct efx_nic_s        efx_nic_t;
 128
 129 extern  __checkReturn   efx_rc_t
 130 efx_nic_create(
 131         __in            efx_family_t family,
 132         __in            efsys_identifier_t *esip,
 133         __in            efsys_bar_t *esbp,
 134         __in            efsys_lock_t *eslp,
 135         __deref_out     efx_nic_t **enpp);
 136
 137 extern  __checkReturn   efx_rc_t
 138 efx_nic_probe(
 139         __in            efx_nic_t *enp);
 140
 141 extern  __checkReturn   efx_rc_t
 142 efx_nic_init(
 143         __in            efx_nic_t *enp);
 144
 145 extern  __checkReturn   efx_rc_t
 146 efx_nic_reset(
 147         __in            efx_nic_t *enp);
 148
 149 #if EFSYS_OPT_DIAG
 150
 151 extern  __checkReturn   efx_rc_t
 152 efx_nic_register_test(
 153         __in            efx_nic_t *enp);
 154
 155 #endif  /* EFSYS_OPT_DIAG */
 156
 157 extern          void
 158 efx_nic_fini(
 159         __in            efx_nic_t *enp);
 160
 161 extern          void
 162 efx_nic_unprobe(
 163         __in            efx_nic_t *enp);
 164
 165 extern          void
 166 efx_nic_destroy(
 167         __in    efx_nic_t *enp);
 168
 169 #define EFX_PCIE_LINK_SPEED_GEN1                1
 170 #define EFX_PCIE_LINK_SPEED_GEN2                2
 171 #define EFX_PCIE_LINK_SPEED_GEN3                3
 172
 173 typedef enum efx_pcie_link_performance_e {
 174         EFX_PCIE_LINK_PERFORMANCE_UNKNOWN_BANDWIDTH,
 175         EFX_PCIE_LINK_PERFORMANCE_SUBOPTIMAL_BANDWIDTH,
 176         EFX_PCIE_LINK_PERFORMANCE_SUBOPTIMAL_LATENCY,
 177         EFX_PCIE_LINK_PERFORMANCE_OPTIMAL
 178 } efx_pcie_link_performance_t;
 179
 180 extern  __checkReturn   efx_rc_t
 181 efx_nic_calculate_pcie_link_bandwidth(
 182         __in            uint32_t pcie_link_width,
 183         __in            uint32_t pcie_link_gen,
 184         __out           uint32_t *bandwidth_mbpsp);
 185
 186 extern  __checkReturn   efx_rc_t
 187 efx_nic_check_pcie_link_speed(
 188         __in            efx_nic_t *enp,
 189         __in            uint32_t pcie_link_width,
 190         __in            uint32_t pcie_link_gen,
 191         __out           efx_pcie_link_performance_t *resultp);
 192
 193 #if EFSYS_OPT_MCDI
 194
 195 #if EFSYS_OPT_HUNTINGTON || EFSYS_OPT_MEDFORD
 196 /* Huntington and Medford require MCDIv2 commands */
 197 #define WITH_MCDI_V2 1
 198 #endif
 199
 200 typedef struct efx_mcdi_req_s efx_mcdi_req_t;
 201
 202 typedef enum efx_mcdi_exception_e {
 203         EFX_MCDI_EXCEPTION_MC_REBOOT,
 204         EFX_MCDI_EXCEPTION_MC_BADASSERT,
 205 } efx_mcdi_exception_t;
 206
 207 #if EFSYS_OPT_MCDI_LOGGING
 208 typedef enum efx_log_msg_e {
 209         EFX_LOG_INVALID,
 210         EFX_LOG_MCDI_REQUEST,
 211         EFX_LOG_MCDI_RESPONSE,
 212 } efx_log_msg_t;
 213 #endif /* EFSYS_OPT_MCDI_LOGGING */
 214
 215 typedef struct efx_mcdi_transport_s {
 216         void            *emt_context;
 217         efsys_mem_t     *emt_dma_mem;
 218         void            (*emt_execute)(void *, efx_mcdi_req_t *);
 219         void            (*emt_ev_cpl)(void *);
 220         void            (*emt_exception)(void *, efx_mcdi_exception_t);
 221 #if EFSYS_OPT_MCDI_LOGGING
 222         void            (*emt_logger)(void *, efx_log_msg_t,
 223                                         void *, size_t, void *, size_t);
 224 #endif /* EFSYS_OPT_MCDI_LOGGING */
 225 #if EFSYS_OPT_MCDI_PROXY_AUTH
 226         void            (*emt_ev_proxy_response)(void *, uint32_t, efx_rc_t);
 227 #endif /* EFSYS_OPT_MCDI_PROXY_AUTH */
 228 } efx_mcdi_transport_t;
 229
 230 extern  __checkReturn   efx_rc_t
 231 efx_mcdi_init(
 232         __in            efx_nic_t *enp,
 233         __in            const efx_mcdi_transport_t *mtp);
 234
 235 extern  __checkReturn   efx_rc_t
 236 efx_mcdi_reboot(
 237         __in            efx_nic_t *enp);
 238
 239                         void
 240 efx_mcdi_new_epoch(
 241         __in            efx_nic_t *enp);
 242
 243 extern                  void
 244 efx_mcdi_get_timeout(
 245         __in            efx_nic_t *enp,
 246         __in            efx_mcdi_req_t *emrp,
 247         __out           uint32_t *usec_timeoutp);
 248
 249 extern                  void
 250 efx_mcdi_request_start(
 251         __in            efx_nic_t *enp,
 252         __in            efx_mcdi_req_t *emrp,
 253         __in            boolean_t ev_cpl);
 254
 255 extern  __checkReturn   boolean_t
 256 efx_mcdi_request_poll(
 257         __in            efx_nic_t *enp);
 258
 259 extern  __checkReturn   boolean_t
 260 efx_mcdi_request_abort(
 261         __in            efx_nic_t *enp);
 262
 263 extern                  void
 264 efx_mcdi_fini(
 265         __in            efx_nic_t *enp);
 266
 267 #endif  /* EFSYS_OPT_MCDI */
 268
 269 /* INTR */
 270
 271 #define EFX_NINTR_SIENA 1024
 272
 273 typedef enum efx_intr_type_e {
 274         EFX_INTR_INVALID = 0,
 275         EFX_INTR_LINE,
 276         EFX_INTR_MESSAGE,
 277         EFX_INTR_NTYPES
 278 } efx_intr_type_t;
 279
 280 #define EFX_INTR_SIZE   (sizeof (efx_oword_t))
 281
 282 extern  __checkReturn   efx_rc_t
 283 efx_intr_init(
 284         __in            efx_nic_t *enp,
 285         __in            efx_intr_type_t type,
 286         __in            efsys_mem_t *esmp);
 287
 288 extern                  void
 289 efx_intr_enable(
 290         __in            efx_nic_t *enp);
 291
 292 extern                  void
 293 efx_intr_disable(
 294         __in            efx_nic_t *enp);
 295
 296 extern                  void
 297 efx_intr_disable_unlocked(
 298         __in            efx_nic_t *enp);
 299
 300 #define EFX_INTR_NEVQS  32
 301
 302 extern  __checkReturn   efx_rc_t
 303 efx_intr_trigger(
 304         __in            efx_nic_t *enp,
 305         __in            unsigned int level);
 306
 307 extern                  void
 308 efx_intr_status_line(
 309         __in            efx_nic_t *enp,
 310         __out           boolean_t *fatalp,
 311         __out           uint32_t *maskp);
 312
 313 extern                  void
 314 efx_intr_status_message(
 315         __in            efx_nic_t *enp,
 316         __in            unsigned int message,
 317         __out           boolean_t *fatalp);
 318
 319 extern                  void
 320 efx_intr_fatal(
 321         __in            efx_nic_t *enp);
 322
 323 extern                  void
 324 efx_intr_fini(
 325         __in            efx_nic_t *enp);
 326
 327 /* MAC */
 328
 329 #if EFSYS_OPT_MAC_STATS
 330
 331 /* START MKCONFIG GENERATED EfxHeaderMacBlock e323546097fd7c65 */
 332 typedef enum efx_mac_stat_e {
 333         EFX_MAC_RX_OCTETS,
 334         EFX_MAC_RX_PKTS,
 335         EFX_MAC_RX_UNICST_PKTS,
 336         EFX_MAC_RX_MULTICST_PKTS,
 337         EFX_MAC_RX_BRDCST_PKTS,
 338         EFX_MAC_RX_PAUSE_PKTS,
 339         EFX_MAC_RX_LE_64_PKTS,
 340         EFX_MAC_RX_65_TO_127_PKTS,
 341         EFX_MAC_RX_128_TO_255_PKTS,
 342         EFX_MAC_RX_256_TO_511_PKTS,
 343         EFX_MAC_RX_512_TO_1023_PKTS,
 344         EFX_MAC_RX_1024_TO_15XX_PKTS,
 345         EFX_MAC_RX_GE_15XX_PKTS,
 346         EFX_MAC_RX_ERRORS,
 347         EFX_MAC_RX_FCS_ERRORS,
 348         EFX_MAC_RX_DROP_EVENTS,
 349         EFX_MAC_RX_FALSE_CARRIER_ERRORS,
 350         EFX_MAC_RX_SYMBOL_ERRORS,
 351         EFX_MAC_RX_ALIGN_ERRORS,
 352         EFX_MAC_RX_INTERNAL_ERRORS,
 353         EFX_MAC_RX_JABBER_PKTS,
 354         EFX_MAC_RX_LANE0_CHAR_ERR,
 355         EFX_MAC_RX_LANE1_CHAR_ERR,
 356         EFX_MAC_RX_LANE2_CHAR_ERR,
 357         EFX_MAC_RX_LANE3_CHAR_ERR,
 358         EFX_MAC_RX_LANE0_DISP_ERR,
 359         EFX_MAC_RX_LANE1_DISP_ERR,
 360         EFX_MAC_RX_LANE2_DISP_ERR,
 361         EFX_MAC_RX_LANE3_DISP_ERR,
 362         EFX_MAC_RX_MATCH_FAULT,
 363         EFX_MAC_RX_NODESC_DROP_CNT,
 364         EFX_MAC_TX_OCTETS,
 365         EFX_MAC_TX_PKTS,
 366         EFX_MAC_TX_UNICST_PKTS,
 367         EFX_MAC_TX_MULTICST_PKTS,
 368         EFX_MAC_TX_BRDCST_PKTS,
 369         EFX_MAC_TX_PAUSE_PKTS,
 370         EFX_MAC_TX_LE_64_PKTS,
 371         EFX_MAC_TX_65_TO_127_PKTS,
 372         EFX_MAC_TX_128_TO_255_PKTS,
 373         EFX_MAC_TX_256_TO_511_PKTS,
 374         EFX_MAC_TX_512_TO_1023_PKTS,
 375         EFX_MAC_TX_1024_TO_15XX_PKTS,
 376         EFX_MAC_TX_GE_15XX_PKTS,
 377         EFX_MAC_TX_ERRORS,
 378         EFX_MAC_TX_SGL_COL_PKTS,
 379         EFX_MAC_TX_MULT_COL_PKTS,
 380         EFX_MAC_TX_EX_COL_PKTS,
 381         EFX_MAC_TX_LATE_COL_PKTS,
 382         EFX_MAC_TX_DEF_PKTS,
 383         EFX_MAC_TX_EX_DEF_PKTS,
 384         EFX_MAC_PM_TRUNC_BB_OVERFLOW,
 385         EFX_MAC_PM_DISCARD_BB_OVERFLOW,
 386         EFX_MAC_PM_TRUNC_VFIFO_FULL,
 387         EFX_MAC_PM_DISCARD_VFIFO_FULL,
 388         EFX_MAC_PM_TRUNC_QBB,
 389         EFX_MAC_PM_DISCARD_QBB,
 390         EFX_MAC_PM_DISCARD_MAPPING,
 391         EFX_MAC_RXDP_Q_DISABLED_PKTS,
 392         EFX_MAC_RXDP_DI_DROPPED_PKTS,
 393         EFX_MAC_RXDP_STREAMING_PKTS,
 394         EFX_MAC_RXDP_HLB_FETCH,
 395         EFX_MAC_RXDP_HLB_WAIT,
 396         EFX_MAC_VADAPTER_RX_UNICAST_PACKETS,
 397         EFX_MAC_VADAPTER_RX_UNICAST_BYTES,
 398         EFX_MAC_VADAPTER_RX_MULTICAST_PACKETS,
 399         EFX_MAC_VADAPTER_RX_MULTICAST_BYTES,
 400         EFX_MAC_VADAPTER_RX_BROADCAST_PACKETS,
 401         EFX_MAC_VADAPTER_RX_BROADCAST_BYTES,
 402         EFX_MAC_VADAPTER_RX_BAD_PACKETS,
 403         EFX_MAC_VADAPTER_RX_BAD_BYTES,
 404         EFX_MAC_VADAPTER_RX_OVERFLOW,
 405         EFX_MAC_VADAPTER_TX_UNICAST_PACKETS,
 406         EFX_MAC_VADAPTER_TX_UNICAST_BYTES,
 407         EFX_MAC_VADAPTER_TX_MULTICAST_PACKETS,
 408         EFX_MAC_VADAPTER_TX_MULTICAST_BYTES,
 409         EFX_MAC_VADAPTER_TX_BROADCAST_PACKETS,
 410         EFX_MAC_VADAPTER_TX_BROADCAST_BYTES,
 411         EFX_MAC_VADAPTER_TX_BAD_PACKETS,
 412         EFX_MAC_VADAPTER_TX_BAD_BYTES,
 413         EFX_MAC_VADAPTER_TX_OVERFLOW,
 414         EFX_MAC_NSTATS
 415 } efx_mac_stat_t;
 416
 417 /* END MKCONFIG GENERATED EfxHeaderMacBlock */
 418
 419 #endif  /* EFSYS_OPT_MAC_STATS */
 420
 421 typedef enum efx_link_mode_e {
 422         EFX_LINK_UNKNOWN = 0,
 423         EFX_LINK_DOWN,
 424         EFX_LINK_10HDX,
 425         EFX_LINK_10FDX,
 426         EFX_LINK_100HDX,
 427         EFX_LINK_100FDX,
 428         EFX_LINK_1000HDX,
 429         EFX_LINK_1000FDX,
 430         EFX_LINK_10000FDX,
 431         EFX_LINK_40000FDX,
 432         EFX_LINK_NMODES
 433 } efx_link_mode_t;
 434
 435 #define EFX_MAC_ADDR_LEN 6
 436
 437 #define EFX_MAC_ADDR_IS_MULTICAST(_address) (((uint8_t *)_address)[0] & 0x01)
 438
 439 #define EFX_MAC_MULTICAST_LIST_MAX      256
 440
 441 #define EFX_MAC_SDU_MAX 9202
 442
 443 #define EFX_MAC_PDU_ADJUSTMENT                                  \
 444         (/* EtherII */ 14                                       \
 445             + /* VLAN */ 4                                      \
 446             + /* CRC */ 4                                       \
 447             + /* bug16011 */ 16)                                \
 448
 449 #define EFX_MAC_PDU(_sdu)                                       \
 450         P2ROUNDUP((_sdu) + EFX_MAC_PDU_ADJUSTMENT, 8)
 451
 452 /*
 453  * Due to the P2ROUNDUP in EFX_MAC_PDU(), EFX_MAC_SDU_FROM_PDU() may give
 454  * the SDU rounded up slightly.
 455  */
 456 #define EFX_MAC_SDU_FROM_PDU(_pdu)      ((_pdu) - EFX_MAC_PDU_ADJUSTMENT)
 457
 458 #define EFX_MAC_PDU_MIN 60
 459 #define EFX_MAC_PDU_MAX EFX_MAC_PDU(EFX_MAC_SDU_MAX)
 460
 461 extern  __checkReturn   efx_rc_t
 462 efx_mac_pdu_get(
 463         __in            efx_nic_t *enp,
 464         __out           size_t *pdu);
 465
 466 extern  __checkReturn   efx_rc_t
 467 efx_mac_pdu_set(
 468         __in            efx_nic_t *enp,
 469         __in            size_t pdu);
 470
 471 extern  __checkReturn   efx_rc_t
 472 efx_mac_addr_set(
 473         __in            efx_nic_t *enp,
 474         __in            uint8_t *addr);
 475
 476 extern  __checkReturn                   efx_rc_t
 477 efx_mac_filter_set(
 478         __in                            efx_nic_t *enp,
 479         __in                            boolean_t all_unicst,
 480         __in                            boolean_t mulcst,
 481         __in                            boolean_t all_mulcst,
 482         __in                            boolean_t brdcst);
 483
 484 extern  __checkReturn   efx_rc_t
 485 efx_mac_multicast_list_set(
 486         __in                            efx_nic_t *enp,
 487         __in_ecount(6*count)            uint8_t const *addrs,
 488         __in                            int count);
 489
 490 extern  __checkReturn   efx_rc_t
 491 efx_mac_filter_default_rxq_set(
 492         __in            efx_nic_t *enp,
 493         __in            efx_rxq_t *erp,
 494         __in            boolean_t using_rss);
 495
 496 extern                  void
 497 efx_mac_filter_default_rxq_clear(
 498         __in            efx_nic_t *enp);
 499
 500 extern  __checkReturn   efx_rc_t
 501 efx_mac_drain(
 502         __in            efx_nic_t *enp,
 503         __in            boolean_t enabled);
 504
 505 extern  __checkReturn   efx_rc_t
 506 efx_mac_up(
 507         __in            efx_nic_t *enp,
 508         __out           boolean_t *mac_upp);
 509
 510 #define EFX_FCNTL_RESPOND       0x00000001
 511 #define EFX_FCNTL_GENERATE      0x00000002
 512
 513 extern  __checkReturn   efx_rc_t
 514 efx_mac_fcntl_set(
 515         __in            efx_nic_t *enp,
 516         __in            unsigned int fcntl,
 517         __in            boolean_t autoneg);
 518
 519 extern                  void
 520 efx_mac_fcntl_get(
 521         __in            efx_nic_t *enp,
 522         __out           unsigned int *fcntl_wantedp,
 523         __out           unsigned int *fcntl_linkp);
 524
 525
 526 #if EFSYS_OPT_MAC_STATS
 527
 528 #if EFSYS_OPT_NAMES
 529
 530 extern  __checkReturn                   const char *
 531 efx_mac_stat_name(
 532         __in                            efx_nic_t *enp,
 533         __in                            unsigned int id);
 534
 535 #endif  /* EFSYS_OPT_NAMES */
 536
 537 #define EFX_MAC_STATS_MASK_BITS_PER_PAGE        (8 * sizeof (uint32_t))
 538
 539 #define EFX_MAC_STATS_MASK_NPAGES       \
 540         (P2ROUNDUP(EFX_MAC_NSTATS, EFX_MAC_STATS_MASK_BITS_PER_PAGE) / \
 541             EFX_MAC_STATS_MASK_BITS_PER_PAGE)
 542
 543 /*
 544  * Get mask of MAC statistics supported by the hardware.
 545  *
 546  * If mask_size is insufficient to return the mask, EINVAL error is
 547  * returned. EFX_MAC_STATS_MASK_NPAGES multiplied by size of the page
 548  * (which is sizeof (uint32_t)) is sufficient.
 549  */
 550 extern  __checkReturn                   efx_rc_t
 551 efx_mac_stats_get_mask(
 552         __in                            efx_nic_t *enp,
 553         __out_bcount(mask_size)         uint32_t *maskp,
 554         __in                            size_t mask_size);
 555
 556 #define EFX_MAC_STAT_SUPPORTED(_mask, _stat)    \
 557         ((_mask)[(_stat) / EFX_MAC_STATS_MASK_BITS_PER_PAGE] &  \
 558          (1ULL << ((_stat) & (EFX_MAC_STATS_MASK_BITS_PER_PAGE - 1))))
 559
 560 #define EFX_MAC_STATS_SIZE 0x400
 561
 562 /*
 563  * Upload mac statistics supported by the hardware into the given buffer.
 564  *
 565  * The reference buffer must be at least %EFX_MAC_STATS_SIZE bytes,
 566  * and page aligned.
 567  *
 568  * The hardware will only DMA statistics that it understands (of course).
 569  * Drivers should not make any assumptions about which statistics are
 570  * supported, especially when the statistics are generated by firmware.
 571  *
 572  * Thus, drivers should zero this buffer before use, so that not-understood
 573  * statistics read back as zero.
 574  */
 575 extern  __checkReturn                   efx_rc_t
 576 efx_mac_stats_upload(
 577         __in                            efx_nic_t *enp,
 578         __in                            efsys_mem_t *esmp);
 579
 580 extern  __checkReturn                   efx_rc_t
 581 efx_mac_stats_periodic(
 582         __in                            efx_nic_t *enp,
 583         __in                            efsys_mem_t *esmp,
 584         __in                            uint16_t period_ms,
 585         __in                            boolean_t events);
 586
 587 extern  __checkReturn                   efx_rc_t
 588 efx_mac_stats_update(
 589         __in                            efx_nic_t *enp,
 590         __in                            efsys_mem_t *esmp,
 591         __inout_ecount(EFX_MAC_NSTATS)  efsys_stat_t *stat,
 592         __inout_opt                     uint32_t *generationp);
 593
 594 #endif  /* EFSYS_OPT_MAC_STATS */
 595
 596 /* MON */
 597
 598 typedef enum efx_mon_type_e {
 599         EFX_MON_INVALID = 0,
 600         EFX_MON_SFC90X0,
 601         EFX_MON_SFC91X0,
 602         EFX_MON_SFC92X0,
 603         EFX_MON_NTYPES
 604 } efx_mon_type_t;
 605
 606 #if EFSYS_OPT_NAMES
 607
 608 extern          const char *
 609 efx_mon_name(
 610         __in    efx_nic_t *enp);
 611
 612 #endif  /* EFSYS_OPT_NAMES */
 613
 614 extern  __checkReturn   efx_rc_t
 615 efx_mon_init(
 616         __in            efx_nic_t *enp);
 617
 618 #if EFSYS_OPT_MON_STATS
 619
 620 #define EFX_MON_STATS_PAGE_SIZE 0x100
 621 #define EFX_MON_MASK_ELEMENT_SIZE 32
 622
 623 /* START MKCONFIG GENERATED MonitorHeaderStatsBlock 5d4ee5185e419abe */
 624 typedef enum efx_mon_stat_e {
 625         EFX_MON_STAT_2_5V,
 626         EFX_MON_STAT_VCCP1,
 627         EFX_MON_STAT_VCC,
 628         EFX_MON_STAT_5V,
 629         EFX_MON_STAT_12V,
 630         EFX_MON_STAT_VCCP2,
 631         EFX_MON_STAT_EXT_TEMP,
 632         EFX_MON_STAT_INT_TEMP,
 633         EFX_MON_STAT_AIN1,
 634         EFX_MON_STAT_AIN2,
 635         EFX_MON_STAT_INT_COOLING,
 636         EFX_MON_STAT_EXT_COOLING,
 637         EFX_MON_STAT_1V,
 638         EFX_MON_STAT_1_2V,
 639         EFX_MON_STAT_1_8V,
 640         EFX_MON_STAT_3_3V,
 641         EFX_MON_STAT_1_2VA,
 642         EFX_MON_STAT_VREF,
 643         EFX_MON_STAT_VAOE,
 644         EFX_MON_STAT_AOE_TEMP,
 645         EFX_MON_STAT_PSU_AOE_TEMP,
 646         EFX_MON_STAT_PSU_TEMP,
 647         EFX_MON_STAT_FAN0,
 648         EFX_MON_STAT_FAN1,
 649         EFX_MON_STAT_FAN2,
 650         EFX_MON_STAT_FAN3,
 651         EFX_MON_STAT_FAN4,
 652         EFX_MON_STAT_VAOE_IN,
 653         EFX_MON_STAT_IAOE,
 654         EFX_MON_STAT_IAOE_IN,
 655         EFX_MON_STAT_NIC_POWER,
 656         EFX_MON_STAT_0_9V,
 657         EFX_MON_STAT_I0_9V,
 658         EFX_MON_STAT_I1_2V,
 659         EFX_MON_STAT_0_9V_ADC,
 660         EFX_MON_STAT_INT_TEMP2,
 661         EFX_MON_STAT_VREG_TEMP,
 662         EFX_MON_STAT_VREG_0_9V_TEMP,
 663         EFX_MON_STAT_VREG_1_2V_TEMP,
 664         EFX_MON_STAT_INT_VPTAT,
 665         EFX_MON_STAT_INT_ADC_TEMP,
 666         EFX_MON_STAT_EXT_VPTAT,
 667         EFX_MON_STAT_EXT_ADC_TEMP,
 668         EFX_MON_STAT_AMBIENT_TEMP,
 669         EFX_MON_STAT_AIRFLOW,
 670         EFX_MON_STAT_VDD08D_VSS08D_CSR,
 671         EFX_MON_STAT_VDD08D_VSS08D_CSR_EXTADC,
 672         EFX_MON_STAT_HOTPOINT_TEMP,
 673         EFX_MON_STAT_PHY_POWER_SWITCH_PORT0,
 674         EFX_MON_STAT_PHY_POWER_SWITCH_PORT1,
 675         EFX_MON_STAT_MUM_VCC,
 676         EFX_MON_STAT_0V9_A,
 677         EFX_MON_STAT_I0V9_A,
 678         EFX_MON_STAT_0V9_A_TEMP,
 679         EFX_MON_STAT_0V9_B,
 680         EFX_MON_STAT_I0V9_B,
 681         EFX_MON_STAT_0V9_B_TEMP,
 682         EFX_MON_STAT_CCOM_AVREG_1V2_SUPPLY,
 683         EFX_MON_STAT_CCOM_AVREG_1V2_SUPPLY_EXT_ADC,
 684         EFX_MON_STAT_CCOM_AVREG_1V8_SUPPLY,
 685         EFX_MON_STAT_CCOM_AVREG_1V8_SUPPLY_EXT_ADC,
 686         EFX_MON_STAT_CONTROLLER_MASTER_VPTAT,
 687         EFX_MON_STAT_CONTROLLER_MASTER_INTERNAL_TEMP,
 688         EFX_MON_STAT_CONTROLLER_MASTER_VPTAT_EXT_ADC,
 689         EFX_MON_STAT_CONTROLLER_MASTER_INTERNAL_TEMP_EXT_ADC,
 690         EFX_MON_STAT_CONTROLLER_SLAVE_VPTAT,
 691         EFX_MON_STAT_CONTROLLER_SLAVE_INTERNAL_TEMP,
 692         EFX_MON_STAT_CONTROLLER_SLAVE_VPTAT_EXT_ADC,
 693         EFX_MON_STAT_CONTROLLER_SLAVE_INTERNAL_TEMP_EXT_ADC,
 694         EFX_MON_STAT_SODIMM_VOUT,
 695         EFX_MON_STAT_SODIMM_0_TEMP,
 696         EFX_MON_STAT_SODIMM_1_TEMP,
 697         EFX_MON_STAT_PHY0_VCC,
 698         EFX_MON_STAT_PHY1_VCC,
 699         EFX_MON_STAT_CONTROLLER_TDIODE_TEMP,
 700         EFX_MON_STAT_BOARD_FRONT_TEMP,
 701         EFX_MON_STAT_BOARD_BACK_TEMP,
 702         EFX_MON_NSTATS
 703 } efx_mon_stat_t;
 704
 705 /* END MKCONFIG GENERATED MonitorHeaderStatsBlock */
 706
 707 typedef enum efx_mon_stat_state_e {
 708         EFX_MON_STAT_STATE_OK = 0,
 709         EFX_MON_STAT_STATE_WARNING = 1,
 710         EFX_MON_STAT_STATE_FATAL = 2,
 711         EFX_MON_STAT_STATE_BROKEN = 3,
 712         EFX_MON_STAT_STATE_NO_READING = 4,
 713 } efx_mon_stat_state_t;
 714
 715 typedef struct efx_mon_stat_value_s {
 716         uint16_t        emsv_value;
 717         uint16_t        emsv_state;
 718 } efx_mon_stat_value_t;
 719
 720 #if EFSYS_OPT_NAMES
 721
 722 extern                                  const char *
 723 efx_mon_stat_name(
 724         __in                            efx_nic_t *enp,
 725         __in                            efx_mon_stat_t id);
 726
 727 #endif  /* EFSYS_OPT_NAMES */
 728
 729 extern  __checkReturn                   efx_rc_t
 730 efx_mon_stats_update(
 731         __in                            efx_nic_t *enp,
 732         __in                            efsys_mem_t *esmp,
 733         __inout_ecount(EFX_MON_NSTATS)  efx_mon_stat_value_t *values);
 734
 735 #endif  /* EFSYS_OPT_MON_STATS */
 736
 737 extern          void
 738 efx_mon_fini(
 739         __in    efx_nic_t *enp);
 740
 741 /* PHY */
 742
 743 extern  __checkReturn   efx_rc_t
 744 efx_phy_verify(
 745         __in            efx_nic_t *enp);
 746
 747 #if EFSYS_OPT_PHY_LED_CONTROL
 748
 749 typedef enum efx_phy_led_mode_e {
 750         EFX_PHY_LED_DEFAULT = 0,
 751         EFX_PHY_LED_OFF,
 752         EFX_PHY_LED_ON,
 753         EFX_PHY_LED_FLASH,
 754         EFX_PHY_LED_NMODES
 755 } efx_phy_led_mode_t;
 756
 757 extern  __checkReturn   efx_rc_t
 758 efx_phy_led_set(
 759         __in    efx_nic_t *enp,
 760         __in    efx_phy_led_mode_t mode);
 761
 762 #endif  /* EFSYS_OPT_PHY_LED_CONTROL */
 763
 764 extern  __checkReturn   efx_rc_t
 765 efx_port_init(
 766         __in            efx_nic_t *enp);
 767
 768 #if EFSYS_OPT_LOOPBACK
 769
 770 typedef enum efx_loopback_type_e {
 771         EFX_LOOPBACK_OFF = 0,
 772         EFX_LOOPBACK_DATA = 1,
 773         EFX_LOOPBACK_GMAC = 2,
 774         EFX_LOOPBACK_XGMII = 3,
 775         EFX_LOOPBACK_XGXS = 4,
 776         EFX_LOOPBACK_XAUI = 5,
 777         EFX_LOOPBACK_GMII = 6,
 778         EFX_LOOPBACK_SGMII = 7,
 779         EFX_LOOPBACK_XGBR = 8,
 780         EFX_LOOPBACK_XFI = 9,
 781         EFX_LOOPBACK_XAUI_FAR = 10,
 782         EFX_LOOPBACK_GMII_FAR = 11,
 783         EFX_LOOPBACK_SGMII_FAR = 12,
 784         EFX_LOOPBACK_XFI_FAR = 13,
 785         EFX_LOOPBACK_GPHY = 14,
 786         EFX_LOOPBACK_PHY_XS = 15,
 787         EFX_LOOPBACK_PCS = 16,
 788         EFX_LOOPBACK_PMA_PMD = 17,
 789         EFX_LOOPBACK_XPORT = 18,
 790         EFX_LOOPBACK_XGMII_WS = 19,
 791         EFX_LOOPBACK_XAUI_WS = 20,
 792         EFX_LOOPBACK_XAUI_WS_FAR = 21,
 793         EFX_LOOPBACK_XAUI_WS_NEAR = 22,
 794         EFX_LOOPBACK_GMII_WS = 23,
 795         EFX_LOOPBACK_XFI_WS = 24,
 796         EFX_LOOPBACK_XFI_WS_FAR = 25,
 797         EFX_LOOPBACK_PHYXS_WS = 26,
 798         EFX_LOOPBACK_PMA_INT = 27,
 799         EFX_LOOPBACK_SD_NEAR = 28,
 800         EFX_LOOPBACK_SD_FAR = 29,
 801         EFX_LOOPBACK_PMA_INT_WS = 30,
 802         EFX_LOOPBACK_SD_FEP2_WS = 31,
 803         EFX_LOOPBACK_SD_FEP1_5_WS = 32,
 804         EFX_LOOPBACK_SD_FEP_WS = 33,
 805         EFX_LOOPBACK_SD_FES_WS = 34,
 806         EFX_LOOPBACK_NTYPES
 807 } efx_loopback_type_t;
 808
 809 typedef enum efx_loopback_kind_e {
 810         EFX_LOOPBACK_KIND_OFF = 0,
 811         EFX_LOOPBACK_KIND_ALL,
 812         EFX_LOOPBACK_KIND_MAC,
 813         EFX_LOOPBACK_KIND_PHY,
 814         EFX_LOOPBACK_NKINDS
 815 } efx_loopback_kind_t;
 816
 817 extern                  void
 818 efx_loopback_mask(
 819         __in    efx_loopback_kind_t loopback_kind,
 820         __out   efx_qword_t *maskp);
 821
 822 extern  __checkReturn   efx_rc_t
 823 efx_port_loopback_set(
 824         __in    efx_nic_t *enp,
 825         __in    efx_link_mode_t link_mode,
 826         __in    efx_loopback_type_t type);
 827
 828 #if EFSYS_OPT_NAMES
 829
 830 extern  __checkReturn   const char *
 831 efx_loopback_type_name(
 832         __in            efx_nic_t *enp,
 833         __in            efx_loopback_type_t type);
 834
 835 #endif  /* EFSYS_OPT_NAMES */
 836
 837 #endif  /* EFSYS_OPT_LOOPBACK */
 838
 839 extern  __checkReturn   efx_rc_t
 840 efx_port_poll(
 841         __in            efx_nic_t *enp,
 842         __out_opt       efx_link_mode_t *link_modep);
 843
 844 extern          void
 845 efx_port_fini(
 846         __in    efx_nic_t *enp);
 847
 848 typedef enum efx_phy_cap_type_e {
 849         EFX_PHY_CAP_INVALID = 0,
 850         EFX_PHY_CAP_10HDX,
 851         EFX_PHY_CAP_10FDX,
 852         EFX_PHY_CAP_100HDX,
 853         EFX_PHY_CAP_100FDX,
 854         EFX_PHY_CAP_1000HDX,
 855         EFX_PHY_CAP_1000FDX,
 856         EFX_PHY_CAP_10000FDX,
 857         EFX_PHY_CAP_PAUSE,
 858         EFX_PHY_CAP_ASYM,
 859         EFX_PHY_CAP_AN,
 860         EFX_PHY_CAP_40000FDX,
 861         EFX_PHY_CAP_NTYPES
 862 } efx_phy_cap_type_t;
 863
 864
 865 #define EFX_PHY_CAP_CURRENT     0x00000000
 866 #define EFX_PHY_CAP_DEFAULT     0x00000001
 867 #define EFX_PHY_CAP_PERM        0x00000002
 868
 869 extern          void
 870 efx_phy_adv_cap_get(
 871         __in            efx_nic_t *enp,
 872         __in            uint32_t flag,
 873         __out           uint32_t *maskp);
 874
 875 extern  __checkReturn   efx_rc_t
 876 efx_phy_adv_cap_set(
 877         __in            efx_nic_t *enp,
 878         __in            uint32_t mask);
 879
 880 extern                  void
 881 efx_phy_lp_cap_get(
 882         __in            efx_nic_t *enp,
 883         __out           uint32_t *maskp);
 884
 885 extern  __checkReturn   efx_rc_t
 886 efx_phy_oui_get(
 887         __in            efx_nic_t *enp,
 888         __out           uint32_t *ouip);
 889
 890 typedef enum efx_phy_media_type_e {
 891         EFX_PHY_MEDIA_INVALID = 0,
 892         EFX_PHY_MEDIA_XAUI,
 893         EFX_PHY_MEDIA_CX4,
 894         EFX_PHY_MEDIA_KX4,
 895         EFX_PHY_MEDIA_XFP,
 896         EFX_PHY_MEDIA_SFP_PLUS,
 897         EFX_PHY_MEDIA_BASE_T,
 898         EFX_PHY_MEDIA_QSFP_PLUS,
 899         EFX_PHY_MEDIA_NTYPES
 900 } efx_phy_media_type_t;
 901
 902 /* Get the type of medium currently used.  If the board has ports for
 903  * modules, a module is present, and we recognise the media type of
 904  * the module, then this will be the media type of the module.
 905  * Otherwise it will be the media type of the port.
 906  */
 907 extern                  void
 908 efx_phy_media_type_get(
 909         __in            efx_nic_t *enp,
 910         __out           efx_phy_media_type_t *typep);
 911
 912 extern                                  efx_rc_t
 913 efx_phy_module_get_info(
 914         __in                            efx_nic_t *enp,
 915         __in                            uint8_t dev_addr,
 916         __in                            uint8_t offset,
 917         __in                            uint8_t len,
 918         __out_bcount(len)               uint8_t *data);
 919
 920 #if EFSYS_OPT_PHY_STATS
 921
 922 /* START MKCONFIG GENERATED PhyHeaderStatsBlock 30ed56ad501f8e36 */
 923 typedef enum efx_phy_stat_e {
 924         EFX_PHY_STAT_OUI,
 925         EFX_PHY_STAT_PMA_PMD_LINK_UP,
 926         EFX_PHY_STAT_PMA_PMD_RX_FAULT,
 927         EFX_PHY_STAT_PMA_PMD_TX_FAULT,
 928         EFX_PHY_STAT_PMA_PMD_REV_A,
 929         EFX_PHY_STAT_PMA_PMD_REV_B,
 930         EFX_PHY_STAT_PMA_PMD_REV_C,
 931         EFX_PHY_STAT_PMA_PMD_REV_D,
 932         EFX_PHY_STAT_PCS_LINK_UP,
 933         EFX_PHY_STAT_PCS_RX_FAULT,
 934         EFX_PHY_STAT_PCS_TX_FAULT,
 935         EFX_PHY_STAT_PCS_BER,
 936         EFX_PHY_STAT_PCS_BLOCK_ERRORS,
 937         EFX_PHY_STAT_PHY_XS_LINK_UP,
 938         EFX_PHY_STAT_PHY_XS_RX_FAULT,
 939         EFX_PHY_STAT_PHY_XS_TX_FAULT,
 940         EFX_PHY_STAT_PHY_XS_ALIGN,
 941         EFX_PHY_STAT_PHY_XS_SYNC_A,
 942         EFX_PHY_STAT_PHY_XS_SYNC_B,
 943         EFX_PHY_STAT_PHY_XS_SYNC_C,
 944         EFX_PHY_STAT_PHY_XS_SYNC_D,
 945         EFX_PHY_STAT_AN_LINK_UP,
 946         EFX_PHY_STAT_AN_MASTER,
 947         EFX_PHY_STAT_AN_LOCAL_RX_OK,
 948         EFX_PHY_STAT_AN_REMOTE_RX_OK,
 949         EFX_PHY_STAT_CL22EXT_LINK_UP,
 950         EFX_PHY_STAT_SNR_A,
 951         EFX_PHY_STAT_SNR_B,
 952         EFX_PHY_STAT_SNR_C,
 953         EFX_PHY_STAT_SNR_D,
 954         EFX_PHY_STAT_PMA_PMD_SIGNAL_A,
 955         EFX_PHY_STAT_PMA_PMD_SIGNAL_B,
 956         EFX_PHY_STAT_PMA_PMD_SIGNAL_C,
 957         EFX_PHY_STAT_PMA_PMD_SIGNAL_D,
 958         EFX_PHY_STAT_AN_COMPLETE,
 959         EFX_PHY_STAT_PMA_PMD_REV_MAJOR,
 960         EFX_PHY_STAT_PMA_PMD_REV_MINOR,
 961         EFX_PHY_STAT_PMA_PMD_REV_MICRO,
 962         EFX_PHY_STAT_PCS_FW_VERSION_0,
 963         EFX_PHY_STAT_PCS_FW_VERSION_1,
 964         EFX_PHY_STAT_PCS_FW_VERSION_2,
 965         EFX_PHY_STAT_PCS_FW_VERSION_3,
 966         EFX_PHY_STAT_PCS_FW_BUILD_YY,
 967         EFX_PHY_STAT_PCS_FW_BUILD_MM,
 968         EFX_PHY_STAT_PCS_FW_BUILD_DD,
 969         EFX_PHY_STAT_PCS_OP_MODE,
 970         EFX_PHY_NSTATS
 971 } efx_phy_stat_t;
 972
 973 /* END MKCONFIG GENERATED PhyHeaderStatsBlock */
 974
 975 #if EFSYS_OPT_NAMES
 976
 977 extern                                  const char *
 978 efx_phy_stat_name(
 979         __in                            efx_nic_t *enp,
 980         __in                            efx_phy_stat_t stat);
 981
 982 #endif  /* EFSYS_OPT_NAMES */
 983
 984 #define EFX_PHY_STATS_SIZE 0x100
 985
 986 extern  __checkReturn                   efx_rc_t
 987 efx_phy_stats_update(
 988         __in                            efx_nic_t *enp,
 989         __in                            efsys_mem_t *esmp,
 990         __inout_ecount(EFX_PHY_NSTATS)  uint32_t *stat);
 991
 992 #endif  /* EFSYS_OPT_PHY_STATS */
 993
 994
 995 #if EFSYS_OPT_BIST
 996
 997 typedef enum efx_bist_type_e {
 998         EFX_BIST_TYPE_UNKNOWN,
 999         EFX_BIST_TYPE_PHY_NORMAL,
1000         EFX_BIST_TYPE_PHY_CABLE_SHORT,
1001         EFX_BIST_TYPE_PHY_CABLE_LONG,
1002         EFX_BIST_TYPE_MC_MEM,   /* Test the MC DMEM and IMEM */
1003         EFX_BIST_TYPE_SAT_MEM,  /* Test the DMEM and IMEM of satellite cpus*/
1004         EFX_BIST_TYPE_REG,      /* Test the register memories */
1005         EFX_BIST_TYPE_NTYPES,
1006 } efx_bist_type_t;
1007
1008 typedef enum efx_bist_result_e {
1009         EFX_BIST_RESULT_UNKNOWN,
1010         EFX_BIST_RESULT_RUNNING,
1011         EFX_BIST_RESULT_PASSED,
1012         EFX_BIST_RESULT_FAILED,
1013 } efx_bist_result_t;
1014
1015 typedef enum efx_phy_cable_status_e {
1016         EFX_PHY_CABLE_STATUS_OK,
1017         EFX_PHY_CABLE_STATUS_INVALID,
1018         EFX_PHY_CABLE_STATUS_OPEN,
1019         EFX_PHY_CABLE_STATUS_INTRAPAIRSHORT,
1020         EFX_PHY_CABLE_STATUS_INTERPAIRSHORT,
1021         EFX_PHY_CABLE_STATUS_BUSY,
1022 } efx_phy_cable_status_t;
1023
1024 typedef enum efx_bist_value_e {
1025         EFX_BIST_PHY_CABLE_LENGTH_A,
1026         EFX_BIST_PHY_CABLE_LENGTH_B,
1027         EFX_BIST_PHY_CABLE_LENGTH_C,
1028         EFX_BIST_PHY_CABLE_LENGTH_D,
1029         EFX_BIST_PHY_CABLE_STATUS_A,
1030         EFX_BIST_PHY_CABLE_STATUS_B,
1031         EFX_BIST_PHY_CABLE_STATUS_C,
1032         EFX_BIST_PHY_CABLE_STATUS_D,
1033         EFX_BIST_FAULT_CODE,
1034         /* Memory BIST specific values. These match to the MC_CMD_BIST_POLL
1035          * response. */
1036         EFX_BIST_MEM_TEST,
1037         EFX_BIST_MEM_ADDR,
1038         EFX_BIST_MEM_BUS,
1039         EFX_BIST_MEM_EXPECT,
1040         EFX_BIST_MEM_ACTUAL,
1041         EFX_BIST_MEM_ECC,
1042         EFX_BIST_MEM_ECC_PARITY,
1043         EFX_BIST_MEM_ECC_FATAL,
1044         EFX_BIST_NVALUES,
1045 } efx_bist_value_t;
1046
1047 extern  __checkReturn           efx_rc_t
1048 efx_bist_enable_offline(
1049         __in                    efx_nic_t *enp);
1050
1051 extern  __checkReturn           efx_rc_t
1052 efx_bist_start(
1053         __in                    efx_nic_t *enp,
1054         __in                    efx_bist_type_t type);
1055
1056 extern  __checkReturn           efx_rc_t
1057 efx_bist_poll(
1058         __in                    efx_nic_t *enp,
1059         __in                    efx_bist_type_t type,
1060         __out                   efx_bist_result_t *resultp,
1061         __out_opt               uint32_t *value_maskp,
1062         __out_ecount_opt(count) unsigned long *valuesp,
1063         __in                    size_t count);
1064
1065 extern                          void
1066 efx_bist_stop(
1067         __in                    efx_nic_t *enp,
1068         __in                    efx_bist_type_t type);
1069
1070 #endif  /* EFSYS_OPT_BIST */
1071
1072 #define EFX_FEATURE_IPV6                0x00000001
1073 #define EFX_FEATURE_LFSR_HASH_INSERT    0x00000002
1074 #define EFX_FEATURE_LINK_EVENTS         0x00000004
1075 #define EFX_FEATURE_PERIODIC_MAC_STATS  0x00000008
1076 #define EFX_FEATURE_MCDI                0x00000020
1077 #define EFX_FEATURE_LOOKAHEAD_SPLIT     0x00000040
1078 #define EFX_FEATURE_MAC_HEADER_FILTERS  0x00000080
1079 #define EFX_FEATURE_TURBO               0x00000100
1080 #define EFX_FEATURE_MCDI_DMA            0x00000200
1081 #define EFX_FEATURE_TX_SRC_FILTERS      0x00000400
1082 #define EFX_FEATURE_PIO_BUFFERS         0x00000800
1083 #define EFX_FEATURE_FW_ASSISTED_TSO     0x00001000
1084 #define EFX_FEATURE_FW_ASSISTED_TSO_V2  0x00002000
1085 #define EFX_FEATURE_PACKED_STREAM       0x00004000
1086
1087 typedef struct efx_nic_cfg_s {
1088         uint32_t                enc_board_type;
1089         uint32_t                enc_phy_type;
1090 #if EFSYS_OPT_NAMES
1091         char                    enc_phy_name[21];
1092 #endif
1093         char                    enc_phy_revision[21];
1094         efx_mon_type_t          enc_mon_type;
1095 #if EFSYS_OPT_MON_STATS
1096         uint32_t                enc_mon_stat_dma_buf_size;
1097         uint32_t                enc_mon_stat_mask[(EFX_MON_NSTATS + 31) / 32];
1098 #endif
1099         unsigned int            enc_features;
1100         uint8_t                 enc_mac_addr[6];
1101         uint8_t                 enc_port;       /* PHY port number */
1102         uint32_t                enc_intr_vec_base;
1103         uint32_t                enc_intr_limit;
1104         uint32_t                enc_evq_limit;
1105         uint32_t                enc_txq_limit;
1106         uint32_t                enc_rxq_limit;
1107         uint32_t                enc_txq_max_ndescs;
1108         uint32_t                enc_buftbl_limit;
1109         uint32_t                enc_piobuf_limit;
1110         uint32_t                enc_piobuf_size;
1111         uint32_t                enc_piobuf_min_alloc_size;
1112         uint32_t                enc_evq_timer_quantum_ns;
1113         uint32_t                enc_evq_timer_max_us;
1114         uint32_t                enc_clk_mult;
1115         uint32_t                enc_rx_prefix_size;
1116         uint32_t                enc_rx_buf_align_start;
1117         uint32_t                enc_rx_buf_align_end;
1118 #if EFSYS_OPT_LOOPBACK
1119         efx_qword_t             enc_loopback_types[EFX_LINK_NMODES];
1120 #endif  /* EFSYS_OPT_LOOPBACK */
1121 #if EFSYS_OPT_PHY_FLAGS
1122         uint32_t                enc_phy_flags_mask;
1123 #endif  /* EFSYS_OPT_PHY_FLAGS */
1124 #if EFSYS_OPT_PHY_LED_CONTROL
1125         uint32_t                enc_led_mask;
1126 #endif  /* EFSYS_OPT_PHY_LED_CONTROL */
1127 #if EFSYS_OPT_PHY_STATS
1128         uint64_t                enc_phy_stat_mask;
1129 #endif  /* EFSYS_OPT_PHY_STATS */
1130 #if EFSYS_OPT_MCDI
1131         uint8_t                 enc_mcdi_mdio_channel;
1132 #if EFSYS_OPT_PHY_STATS
1133         uint32_t                enc_mcdi_phy_stat_mask;
1134 #endif  /* EFSYS_OPT_PHY_STATS */
1135 #if EFSYS_OPT_MON_STATS
1136         uint32_t                *enc_mcdi_sensor_maskp;
1137         uint32_t                enc_mcdi_sensor_mask_size;
1138 #endif  /* EFSYS_OPT_MON_STATS */
1139 #endif  /* EFSYS_OPT_MCDI */
1140 #if EFSYS_OPT_BIST
1141         uint32_t                enc_bist_mask;
1142 #endif  /* EFSYS_OPT_BIST */
1143 #if EFSYS_OPT_HUNTINGTON || EFSYS_OPT_MEDFORD
1144         uint32_t                enc_pf;
1145         uint32_t                enc_vf;
1146         uint32_t                enc_privilege_mask;
1147 #endif /* EFSYS_OPT_HUNTINGTON || EFSYS_OPT_MEDFORD */
1148         boolean_t               enc_bug26807_workaround;
1149         boolean_t               enc_bug35388_workaround;
1150         boolean_t               enc_bug41750_workaround;
1151         boolean_t               enc_bug61265_workaround;
1152         boolean_t               enc_rx_batching_enabled;
1153         /* Maximum number of descriptors completed in an rx event. */
1154         uint32_t                enc_rx_batch_max;
1155         /* Number of rx descriptors the hardware requires for a push. */
1156         uint32_t                enc_rx_push_align;
1157         /*
1158          * Maximum number of bytes into the packet the TCP header can start for
1159          * the hardware to apply TSO packet edits.
1160          */
1161         uint32_t                enc_tx_tso_tcp_header_offset_limit;
1162         boolean_t               enc_fw_assisted_tso_enabled;
1163         boolean_t               enc_fw_assisted_tso_v2_enabled;
1164         /* Number of TSO contexts on the NIC (FATSOv2) */
1165         uint32_t                enc_fw_assisted_tso_v2_n_contexts;
1166         boolean_t               enc_hw_tx_insert_vlan_enabled;
1167         /* Number of PFs on the NIC */
1168         uint32_t                enc_hw_pf_count;
1169         /* Datapath firmware vadapter/vport/vswitch support */
1170         boolean_t               enc_datapath_cap_evb;
1171         boolean_t               enc_rx_disable_scatter_supported;
1172         boolean_t               enc_allow_set_mac_with_installed_filters;
1173         boolean_t               enc_enhanced_set_mac_supported;
1174         boolean_t               enc_init_evq_v2_supported;
1175         boolean_t               enc_rx_packed_stream_supported;
1176         boolean_t               enc_rx_var_packed_stream_supported;
1177         boolean_t               enc_pm_and_rxdp_counters;
1178         boolean_t               enc_mac_stats_40g_tx_size_bins;
1179         /* External port identifier */
1180         uint8_t                 enc_external_port;
1181         uint32_t                enc_mcdi_max_payload_length;
1182         /* VPD may be per-PF or global */
1183         boolean_t               enc_vpd_is_global;
1184         /* Minimum unidirectional bandwidth in Mb/s to max out all ports */
1185         uint32_t                enc_required_pcie_bandwidth_mbps;
1186         uint32_t                enc_max_pcie_link_gen;
1187         /* Firmware verifies integrity of NVRAM updates */
1188         uint32_t                enc_fw_verified_nvram_update_required;
1189 } efx_nic_cfg_t;
1190
1191 #define EFX_PCI_FUNCTION_IS_PF(_encp)   ((_encp)->enc_vf == 0xffff)
1192 #define EFX_PCI_FUNCTION_IS_VF(_encp)   ((_encp)->enc_vf != 0xffff)
1193
1194 #define EFX_PCI_FUNCTION(_encp) \
1195         (EFX_PCI_FUNCTION_IS_PF(_encp) ? (_encp)->enc_pf : (_encp)->enc_vf)
1196
1197 #define EFX_PCI_VF_PARENT(_encp)        ((_encp)->enc_pf)
1198
1199 extern                  const efx_nic_cfg_t *
1200 efx_nic_cfg_get(
1201         __in            efx_nic_t *enp);
1202
1203 /* Driver resource limits (minimum required/maximum usable). */
1204 typedef struct efx_drv_limits_s {
1205         uint32_t        edl_min_evq_count;
1206         uint32_t        edl_max_evq_count;
1207
1208         uint32_t        edl_min_rxq_count;
1209         uint32_t        edl_max_rxq_count;
1210
1211         uint32_t        edl_min_txq_count;
1212         uint32_t        edl_max_txq_count;
1213
1214         /* PIO blocks (sub-allocated from piobuf) */
1215         uint32_t        edl_min_pio_alloc_size;
1216         uint32_t        edl_max_pio_alloc_count;
1217 } efx_drv_limits_t;
1218
1219 extern  __checkReturn   efx_rc_t
1220 efx_nic_set_drv_limits(
1221         __inout         efx_nic_t *enp,
1222         __in            efx_drv_limits_t *edlp);
1223
1224 typedef enum efx_nic_region_e {
1225         EFX_REGION_VI,                  /* Memory BAR UC mapping */
1226         EFX_REGION_PIO_WRITE_VI,        /* Memory BAR WC mapping */
1227 } efx_nic_region_t;
1228
1229 extern  __checkReturn   efx_rc_t
1230 efx_nic_get_bar_region(
1231         __in            efx_nic_t *enp,
1232         __in            efx_nic_region_t region,
1233         __out           uint32_t *offsetp,
1234         __out           size_t *sizep);
1235
1236 extern  __checkReturn   efx_rc_t
1237 efx_nic_get_vi_pool(
1238         __in            efx_nic_t *enp,
1239         __out           uint32_t *evq_countp,
1240         __out           uint32_t *rxq_countp,
1241         __out           uint32_t *txq_countp);
1242
1243
1244 /* NVRAM */
1245
1246 #if EFSYS_OPT_NVRAM
1247
1248 typedef enum efx_nvram_type_e {
1249         EFX_NVRAM_INVALID = 0,
1250         EFX_NVRAM_BOOTROM,
1251         EFX_NVRAM_BOOTROM_CFG,
1252         EFX_NVRAM_MC_FIRMWARE,
1253         EFX_NVRAM_MC_GOLDEN,
1254         EFX_NVRAM_PHY,
1255         EFX_NVRAM_NULLPHY,
1256         EFX_NVRAM_FPGA,
1257         EFX_NVRAM_FCFW,
1258         EFX_NVRAM_CPLD,
1259         EFX_NVRAM_FPGA_BACKUP,
1260         EFX_NVRAM_DYNAMIC_CFG,
1261         EFX_NVRAM_LICENSE,
1262         EFX_NVRAM_UEFIROM,
1263         EFX_NVRAM_NTYPES,
1264 } efx_nvram_type_t;
1265
1266 extern  __checkReturn           efx_rc_t
1267 efx_nvram_init(
1268         __in                    efx_nic_t *enp);
1269
1270 #if EFSYS_OPT_DIAG
1271
1272 extern  __checkReturn           efx_rc_t
1273 efx_nvram_test(
1274         __in                    efx_nic_t *enp);
1275
1276 #endif  /* EFSYS_OPT_DIAG */
1277
1278 extern  __checkReturn           efx_rc_t
1279 efx_nvram_size(
1280         __in                    efx_nic_t *enp,
1281         __in                    efx_nvram_type_t type,
1282         __out                   size_t *sizep);
1283
1284 extern  __checkReturn           efx_rc_t
1285 efx_nvram_rw_start(
1286         __in                    efx_nic_t *enp,
1287         __in                    efx_nvram_type_t type,
1288         __out_opt               size_t *pref_chunkp);
1289
1290 extern  __checkReturn           efx_rc_t
1291 efx_nvram_rw_finish(
1292         __in                    efx_nic_t *enp,
1293         __in                    efx_nvram_type_t type);
1294
1295 extern  __checkReturn           efx_rc_t
1296 efx_nvram_get_version(
1297         __in                    efx_nic_t *enp,
1298         __in                    efx_nvram_type_t type,
1299         __out                   uint32_t *subtypep,
1300         __out_ecount(4)         uint16_t version[4]);
1301
1302 extern  __checkReturn           efx_rc_t
1303 efx_nvram_read_chunk(
1304         __in                    efx_nic_t *enp,
1305         __in                    efx_nvram_type_t type,
1306         __in                    unsigned int offset,
1307         __out_bcount(size)      caddr_t data,
1308         __in                    size_t size);
1309
1310 extern  __checkReturn           efx_rc_t
1311 efx_nvram_set_version(
1312         __in                    efx_nic_t *enp,
1313         __in                    efx_nvram_type_t type,
1314         __in_ecount(4)          uint16_t version[4]);
1315
1316 extern  __checkReturn           efx_rc_t
1317 efx_nvram_validate(
1318         __in                    efx_nic_t *enp,
1319         __in                    efx_nvram_type_t type,
1320         __in_bcount(partn_size) caddr_t partn_data,
1321         __in                    size_t partn_size);
1322
1323 extern   __checkReturn          efx_rc_t
1324 efx_nvram_erase(
1325         __in                    efx_nic_t *enp,
1326         __in                    efx_nvram_type_t type);
1327
1328 extern  __checkReturn           efx_rc_t
1329 efx_nvram_write_chunk(
1330         __in                    efx_nic_t *enp,
1331         __in                    efx_nvram_type_t type,
1332         __in                    unsigned int offset,
1333         __in_bcount(size)       caddr_t data,
1334         __in                    size_t size);
1335
1336 extern                          void
1337 efx_nvram_fini(
1338         __in                    efx_nic_t *enp);
1339
1340 #endif  /* EFSYS_OPT_NVRAM */
1341
1342 #if EFSYS_OPT_DIAG
1343
1344 typedef enum efx_pattern_type_t {
1345         EFX_PATTERN_BYTE_INCREMENT = 0,
1346         EFX_PATTERN_ALL_THE_SAME,
1347         EFX_PATTERN_BIT_ALTERNATE,
1348         EFX_PATTERN_BYTE_ALTERNATE,
1349         EFX_PATTERN_BYTE_CHANGING,
1350         EFX_PATTERN_BIT_SWEEP,
1351         EFX_PATTERN_NTYPES
1352 } efx_pattern_type_t;
1353
1354 typedef                 void
1355 (*efx_sram_pattern_fn_t)(
1356         __in            size_t row,
1357         __in            boolean_t negate,
1358         __out           efx_qword_t *eqp);
1359
1360 extern  __checkReturn   efx_rc_t
1361 efx_sram_test(
1362         __in            efx_nic_t *enp,
1363         __in            efx_pattern_type_t type);
1364
1365 #endif  /* EFSYS_OPT_DIAG */
1366
1367 extern  __checkReturn   efx_rc_t
1368 efx_sram_buf_tbl_set(
1369         __in            efx_nic_t *enp,
1370         __in            uint32_t id,
1371         __in            efsys_mem_t *esmp,
1372         __in            size_t n);
1373
1374 extern          void
1375 efx_sram_buf_tbl_clear(
1376         __in    efx_nic_t *enp,
1377         __in    uint32_t id,
1378         __in    size_t n);
1379
1380 #define EFX_BUF_TBL_SIZE        0x20000
1381
1382 #define EFX_BUF_SIZE            4096
1383
1384 /* EV */
1385
1386 typedef struct efx_evq_s        efx_evq_t;
1387
1388 #if EFSYS_OPT_QSTATS
1389
1390 /* START MKCONFIG GENERATED EfxHeaderEventQueueBlock 6f3843f5fe7cc843 */
1391 typedef enum efx_ev_qstat_e {
1392         EV_ALL,
1393         EV_RX,
1394         EV_RX_OK,
1395         EV_RX_FRM_TRUNC,
1396         EV_RX_TOBE_DISC,
1397         EV_RX_PAUSE_FRM_ERR,
1398         EV_RX_BUF_OWNER_ID_ERR,
1399         EV_RX_IPV4_HDR_CHKSUM_ERR,
1400         EV_RX_TCP_UDP_CHKSUM_ERR,
1401         EV_RX_ETH_CRC_ERR,
1402         EV_RX_IP_FRAG_ERR,
1403         EV_RX_MCAST_PKT,
1404         EV_RX_MCAST_HASH_MATCH,
1405         EV_RX_TCP_IPV4,
1406         EV_RX_TCP_IPV6,
1407         EV_RX_UDP_IPV4,
1408         EV_RX_UDP_IPV6,
1409         EV_RX_OTHER_IPV4,
1410         EV_RX_OTHER_IPV6,
1411         EV_RX_NON_IP,
1412         EV_RX_BATCH,
1413         EV_TX,
1414         EV_TX_WQ_FF_FULL,
1415         EV_TX_PKT_ERR,
1416         EV_TX_PKT_TOO_BIG,
1417         EV_TX_UNEXPECTED,
1418         EV_GLOBAL,
1419         EV_GLOBAL_MNT,
1420         EV_DRIVER,
1421         EV_DRIVER_SRM_UPD_DONE,
1422         EV_DRIVER_TX_DESCQ_FLS_DONE,
1423         EV_DRIVER_RX_DESCQ_FLS_DONE,
1424         EV_DRIVER_RX_DESCQ_FLS_FAILED,
1425         EV_DRIVER_RX_DSC_ERROR,
1426         EV_DRIVER_TX_DSC_ERROR,
1427         EV_DRV_GEN,
1428         EV_MCDI_RESPONSE,
1429         EV_NQSTATS
1430 } efx_ev_qstat_t;
1431
1432 /* END MKCONFIG GENERATED EfxHeaderEventQueueBlock */
1433
1434 #endif  /* EFSYS_OPT_QSTATS */
1435
1436 extern  __checkReturn   efx_rc_t
1437 efx_ev_init(
1438         __in            efx_nic_t *enp);
1439
1440 extern          void
1441 efx_ev_fini(
1442         __in            efx_nic_t *enp);
1443
1444 #define EFX_EVQ_MAXNEVS         32768
1445 #define EFX_EVQ_MINNEVS         512
1446
1447 #define EFX_EVQ_SIZE(_nevs)     ((_nevs) * sizeof (efx_qword_t))
1448 #define EFX_EVQ_NBUFS(_nevs)    (EFX_EVQ_SIZE(_nevs) / EFX_BUF_SIZE)
1449
1450 #define EFX_EVQ_FLAGS_TYPE_MASK         (0x3)
1451 #define EFX_EVQ_FLAGS_TYPE_AUTO         (0x0)
1452 #define EFX_EVQ_FLAGS_TYPE_THROUGHPUT   (0x1)
1453 #define EFX_EVQ_FLAGS_TYPE_LOW_LATENCY  (0x2)
1454
1455 #define EFX_EVQ_FLAGS_NOTIFY_MASK       (0xC)
1456 #define EFX_EVQ_FLAGS_NOTIFY_INTERRUPT  (0x0)   /* Interrupting (default) */
1457 #define EFX_EVQ_FLAGS_NOTIFY_DISABLED   (0x4)   /* Non-interrupting */
1458
1459 extern  __checkReturn   efx_rc_t
1460 efx_ev_qcreate(
1461         __in            efx_nic_t *enp,
1462         __in            unsigned int index,
1463         __in            efsys_mem_t *esmp,
1464         __in            size_t n,
1465         __in            uint32_t id,
1466         __in            uint32_t us,
1467         __in            uint32_t flags,
1468         __deref_out     efx_evq_t **eepp);
1469
1470 extern          void
1471 efx_ev_qpost(
1472         __in            efx_evq_t *eep,
1473         __in            uint16_t data);
1474
1475 typedef __checkReturn   boolean_t
1476 (*efx_initialized_ev_t)(
1477         __in_opt        void *arg);
1478
1479 #define EFX_PKT_UNICAST         0x0004
1480 #define EFX_PKT_START           0x0008
1481
1482 #define EFX_PKT_VLAN_TAGGED     0x0010
1483 #define EFX_CKSUM_TCPUDP        0x0020
1484 #define EFX_CKSUM_IPV4          0x0040
1485 #define EFX_PKT_CONT            0x0080
1486
1487 #define EFX_CHECK_VLAN          0x0100
1488 #define EFX_PKT_TCP             0x0200
1489 #define EFX_PKT_UDP             0x0400
1490 #define EFX_PKT_IPV4            0x0800
1491
1492 #define EFX_PKT_IPV6            0x1000
1493 #define EFX_PKT_PREFIX_LEN      0x2000
1494 #define EFX_ADDR_MISMATCH       0x4000
1495 #define EFX_DISCARD             0x8000
1496
1497 /*
1498  * The following flags are used only for packed stream
1499  * mode. The values for the flags are reused to fit into 16 bit,
1500  * since EFX_PKT_START and EFX_PKT_CONT are never used in
1501  * packed stream mode
1502  */
1503 #define EFX_PKT_PACKED_STREAM_NEW_BUFFER        EFX_PKT_START
1504 #define EFX_PKT_PACKED_STREAM_PARSE_INCOMPLETE  EFX_PKT_CONT
1505
1506
1507 #define EFX_EV_RX_NLABELS       32
1508 #define EFX_EV_TX_NLABELS       32
1509
1510 typedef __checkReturn   boolean_t
1511 (*efx_rx_ev_t)(
1512         __in_opt        void *arg,
1513         __in            uint32_t label,
1514         __in            uint32_t id,
1515         __in            uint32_t size,
1516         __in            uint16_t flags);
1517
1518 #if EFSYS_OPT_RX_PACKED_STREAM
1519
1520 /*
1521  * Packed stream mode is documented in SF-112241-TC.
1522  * The general idea is that, instead of putting each incoming
1523  * packet into a separate buffer which is specified in a RX
1524  * descriptor, a large buffer is provided to the hardware and
1525  * packets are put there in a continuous stream.
1526  * The main advantage of such an approach is that RX queue refilling
1527  * happens much less frequently.
1528  */
1529
1530 typedef __checkReturn   boolean_t
1531 (*efx_rx_ps_ev_t)(
1532         __in_opt        void *arg,
1533         __in            uint32_t label,
1534         __in            uint32_t id,
1535         __in            uint32_t pkt_count,
1536         __in            uint16_t flags);
1537
1538 #endif
1539
1540 typedef __checkReturn   boolean_t
1541 (*efx_tx_ev_t)(
1542         __in_opt        void *arg,
1543         __in            uint32_t label,
1544         __in            uint32_t id);
1545
1546 #define EFX_EXCEPTION_RX_RECOVERY       0x00000001
1547 #define EFX_EXCEPTION_RX_DSC_ERROR      0x00000002
1548 #define EFX_EXCEPTION_TX_DSC_ERROR      0x00000003
1549 #define EFX_EXCEPTION_UNKNOWN_SENSOREVT 0x00000004
1550 #define EFX_EXCEPTION_FWALERT_SRAM      0x00000005
1551 #define EFX_EXCEPTION_UNKNOWN_FWALERT   0x00000006
1552 #define EFX_EXCEPTION_RX_ERROR          0x00000007
1553 #define EFX_EXCEPTION_TX_ERROR          0x00000008
1554 #define EFX_EXCEPTION_EV_ERROR          0x00000009
1555
1556 typedef __checkReturn   boolean_t
1557 (*efx_exception_ev_t)(
1558         __in_opt        void *arg,
1559         __in            uint32_t label,
1560         __in            uint32_t data);
1561
1562 typedef __checkReturn   boolean_t
1563 (*efx_rxq_flush_done_ev_t)(
1564         __in_opt        void *arg,
1565         __in            uint32_t rxq_index);
1566
1567 typedef __checkReturn   boolean_t
1568 (*efx_rxq_flush_failed_ev_t)(
1569         __in_opt        void *arg,
1570         __in            uint32_t rxq_index);
1571
1572 typedef __checkReturn   boolean_t
1573 (*efx_txq_flush_done_ev_t)(
1574         __in_opt        void *arg,
1575         __in            uint32_t txq_index);
1576
1577 typedef __checkReturn   boolean_t
1578 (*efx_software_ev_t)(
1579         __in_opt        void *arg,
1580         __in            uint16_t magic);
1581
1582 typedef __checkReturn   boolean_t
1583 (*efx_sram_ev_t)(
1584         __in_opt        void *arg,
1585         __in            uint32_t code);
1586
1587 #define EFX_SRAM_CLEAR          0
1588 #define EFX_SRAM_UPDATE         1
1589 #define EFX_SRAM_ILLEGAL_CLEAR  2
1590
1591 typedef __checkReturn   boolean_t
1592 (*efx_wake_up_ev_t)(
1593         __in_opt        void *arg,
1594         __in            uint32_t label);
1595
1596 typedef __checkReturn   boolean_t
1597 (*efx_timer_ev_t)(
1598         __in_opt        void *arg,
1599         __in            uint32_t label);
1600
1601 typedef __checkReturn   boolean_t
1602 (*efx_link_change_ev_t)(
1603         __in_opt        void *arg,
1604         __in            efx_link_mode_t link_mode);
1605
1606 #if EFSYS_OPT_MON_STATS
1607
1608 typedef __checkReturn   boolean_t
1609 (*efx_monitor_ev_t)(
1610         __in_opt        void *arg,
1611         __in            efx_mon_stat_t id,
1612         __in            efx_mon_stat_value_t value);
1613
1614 #endif  /* EFSYS_OPT_MON_STATS */
1615
1616 #if EFSYS_OPT_MAC_STATS
1617
1618 typedef __checkReturn   boolean_t
1619 (*efx_mac_stats_ev_t)(
1620         __in_opt        void *arg,
1621         __in            uint32_t generation
1622         );
1623
1624 #endif  /* EFSYS_OPT_MAC_STATS */
1625
1626 typedef struct efx_ev_callbacks_s {
1627         efx_initialized_ev_t            eec_initialized;
1628         efx_rx_ev_t                     eec_rx;
1629 #if EFSYS_OPT_RX_PACKED_STREAM
1630         efx_rx_ps_ev_t                  eec_rx_ps;
1631 #endif
1632         efx_tx_ev_t                     eec_tx;
1633         efx_exception_ev_t              eec_exception;
1634         efx_rxq_flush_done_ev_t         eec_rxq_flush_done;
1635         efx_rxq_flush_failed_ev_t       eec_rxq_flush_failed;
1636         efx_txq_flush_done_ev_t         eec_txq_flush_done;
1637         efx_software_ev_t               eec_software;
1638         efx_sram_ev_t                   eec_sram;
1639         efx_wake_up_ev_t                eec_wake_up;
1640         efx_timer_ev_t                  eec_timer;
1641         efx_link_change_ev_t            eec_link_change;
1642 #if EFSYS_OPT_MON_STATS
1643         efx_monitor_ev_t                eec_monitor;
1644 #endif  /* EFSYS_OPT_MON_STATS */
1645 #if EFSYS_OPT_MAC_STATS
1646         efx_mac_stats_ev_t              eec_mac_stats;
1647 #endif  /* EFSYS_OPT_MAC_STATS */
1648 } efx_ev_callbacks_t;
1649
1650 extern  __checkReturn   boolean_t
1651 efx_ev_qpending(
1652         __in            efx_evq_t *eep,
1653         __in            unsigned int count);
1654
1655 #if EFSYS_OPT_EV_PREFETCH
1656
1657 extern                  void
1658 efx_ev_qprefetch(
1659         __in            efx_evq_t *eep,
1660         __in            unsigned int count);
1661
1662 #endif  /* EFSYS_OPT_EV_PREFETCH */
1663
1664 extern                  void
1665 efx_ev_qpoll(
1666         __in            efx_evq_t *eep,
1667         __inout         unsigned int *countp,
1668         __in            const efx_ev_callbacks_t *eecp,
1669         __in_opt        void *arg);
1670
1671 extern  __checkReturn   efx_rc_t
1672 efx_ev_usecs_to_ticks(
1673         __in            efx_nic_t *enp,
1674         __in            unsigned int usecs,
1675         __out           unsigned int *ticksp);
1676
1677 extern  __checkReturn   efx_rc_t
1678 efx_ev_qmoderate(
1679         __in            efx_evq_t *eep,
1680         __in            unsigned int us);
1681
1682 extern  __checkReturn   efx_rc_t
1683 efx_ev_qprime(
1684         __in            efx_evq_t *eep,
1685         __in            unsigned int count);
1686
1687 #if EFSYS_OPT_QSTATS
1688
1689 #if EFSYS_OPT_NAMES
1690
1691 extern          const char *
1692 efx_ev_qstat_name(
1693         __in    efx_nic_t *enp,
1694         __in    unsigned int id);
1695
1696 #endif  /* EFSYS_OPT_NAMES */
1697
1698 extern                                  void
1699 efx_ev_qstats_update(
1700         __in                            efx_evq_t *eep,
1701         __inout_ecount(EV_NQSTATS)      efsys_stat_t *stat);
1702
1703 #endif  /* EFSYS_OPT_QSTATS */
1704
1705 extern          void
1706 efx_ev_qdestroy(
1707         __in    efx_evq_t *eep);
1708
1709 /* RX */
1710
1711 extern  __checkReturn   efx_rc_t
1712 efx_rx_init(
1713         __inout         efx_nic_t *enp);
1714
1715 extern          void
1716 efx_rx_fini(
1717         __in            efx_nic_t *enp);
1718
1719 #if EFSYS_OPT_RX_SCATTER
1720         __checkReturn   efx_rc_t
1721 efx_rx_scatter_enable(
1722         __in            efx_nic_t *enp,
1723         __in            unsigned int buf_size);
1724 #endif  /* EFSYS_OPT_RX_SCATTER */
1725
1726 #if EFSYS_OPT_RX_SCALE
1727
1728 typedef enum efx_rx_hash_alg_e {
1729         EFX_RX_HASHALG_LFSR = 0,
1730         EFX_RX_HASHALG_TOEPLITZ
1731 } efx_rx_hash_alg_t;
1732
1733 typedef enum efx_rx_hash_type_e {
1734         EFX_RX_HASH_IPV4 = 0,
1735         EFX_RX_HASH_TCPIPV4,
1736         EFX_RX_HASH_IPV6,
1737         EFX_RX_HASH_TCPIPV6,
1738 } efx_rx_hash_type_t;
1739
1740 typedef enum efx_rx_hash_support_e {
1741         EFX_RX_HASH_UNAVAILABLE = 0,    /* Hardware hash not inserted */
1742         EFX_RX_HASH_AVAILABLE           /* Insert hash with/without RSS */
1743 } efx_rx_hash_support_t;
1744
1745 #define EFX_RSS_TBL_SIZE        128     /* Rows in RX indirection table */
1746 #define EFX_MAXRSS              64      /* RX indirection entry range */
1747 #define EFX_MAXRSS_LEGACY       16      /* See bug16611 and bug17213 */
1748
1749 typedef enum efx_rx_scale_support_e {
1750         EFX_RX_SCALE_UNAVAILABLE = 0,   /* Not supported */
1751         EFX_RX_SCALE_EXCLUSIVE,         /* Writable key/indirection table */
1752         EFX_RX_SCALE_SHARED             /* Read-only key/indirection table */
1753 } efx_rx_scale_support_t;
1754
1755 extern  __checkReturn   efx_rc_t
1756 efx_rx_hash_support_get(
1757         __in            efx_nic_t *enp,
1758         __out           efx_rx_hash_support_t *supportp);
1759
1760
1761 extern  __checkReturn   efx_rc_t
1762 efx_rx_scale_support_get(
1763         __in            efx_nic_t *enp,
1764         __out           efx_rx_scale_support_t *supportp);
1765
1766 extern  __checkReturn   efx_rc_t
1767 efx_rx_scale_mode_set(
1768         __in    efx_nic_t *enp,
1769         __in    efx_rx_hash_alg_t alg,
1770         __in    efx_rx_hash_type_t type,
1771         __in    boolean_t insert);
1772
1773 extern  __checkReturn   efx_rc_t
1774 efx_rx_scale_tbl_set(
1775         __in            efx_nic_t *enp,
1776         __in_ecount(n)  unsigned int *table,
1777         __in            size_t n);
1778
1779 extern  __checkReturn   efx_rc_t
1780 efx_rx_scale_key_set(
1781         __in            efx_nic_t *enp,
1782         __in_ecount(n)  uint8_t *key,
1783         __in            size_t n);
1784
1785 extern  __checkReturn   uint32_t
1786 efx_pseudo_hdr_hash_get(
1787         __in            efx_rxq_t *erp,
1788         __in            efx_rx_hash_alg_t func,
1789         __in            uint8_t *buffer);
1790
1791 #endif  /* EFSYS_OPT_RX_SCALE */
1792
1793 extern  __checkReturn   efx_rc_t
1794 efx_pseudo_hdr_pkt_length_get(
1795         __in            efx_rxq_t *erp,
1796         __in            uint8_t *buffer,
1797         __out           uint16_t *pkt_lengthp);
1798
1799 #define EFX_RXQ_MAXNDESCS               4096
1800 #define EFX_RXQ_MINNDESCS               512
1801
1802 #define EFX_RXQ_SIZE(_ndescs)           ((_ndescs) * sizeof (efx_qword_t))
1803 #define EFX_RXQ_NBUFS(_ndescs)          (EFX_RXQ_SIZE(_ndescs) / EFX_BUF_SIZE)
1804 #define EFX_RXQ_LIMIT(_ndescs)          ((_ndescs) - 16)
1805 #define EFX_RXQ_DC_NDESCS(_dcsize)      (8 << _dcsize)
1806
1807 typedef enum efx_rxq_type_e {
1808         EFX_RXQ_TYPE_DEFAULT,
1809         EFX_RXQ_TYPE_SCATTER,
1810         EFX_RXQ_TYPE_PACKED_STREAM_1M,
1811         EFX_RXQ_TYPE_PACKED_STREAM_512K,
1812         EFX_RXQ_TYPE_PACKED_STREAM_256K,
1813         EFX_RXQ_TYPE_PACKED_STREAM_128K,
1814         EFX_RXQ_TYPE_PACKED_STREAM_64K,
1815         EFX_RXQ_NTYPES
1816 } efx_rxq_type_t;
1817
1818 extern  __checkReturn   efx_rc_t
1819 efx_rx_qcreate(
1820         __in            efx_nic_t *enp,
1821         __in            unsigned int index,
1822         __in            unsigned int label,
1823         __in            efx_rxq_type_t type,
1824         __in            efsys_mem_t *esmp,
1825         __in            size_t n,
1826         __in            uint32_t id,
1827         __in            efx_evq_t *eep,
1828         __deref_out     efx_rxq_t **erpp);
1829
1830 typedef struct efx_buffer_s {
1831         efsys_dma_addr_t        eb_addr;
1832         size_t                  eb_size;
1833         boolean_t               eb_eop;
1834 } efx_buffer_t;
1835
1836 typedef struct efx_desc_s {
1837         efx_qword_t ed_eq;
1838 } efx_desc_t;
1839
1840 extern                  void
1841 efx_rx_qpost(
1842         __in            efx_rxq_t *erp,
1843         __in_ecount(n)  efsys_dma_addr_t *addrp,
1844         __in            size_t size,
1845         __in            unsigned int n,
1846         __in            unsigned int completed,
1847         __in            unsigned int added);
1848
1849 extern          void
1850 efx_rx_qpush(
1851         __in    efx_rxq_t *erp,
1852         __in    unsigned int added,
1853         __inout unsigned int *pushedp);
1854
1855 #if EFSYS_OPT_RX_PACKED_STREAM
1856
1857 /*
1858  * Fake length for RXQ descriptors in packed stream mode
1859  * to make hardware happy
1860  */
1861 #define EFX_RXQ_PACKED_STREAM_FAKE_BUF_SIZE 32
1862
1863 extern                  void
1864 efx_rx_qps_update_credits(
1865         __in            efx_rxq_t *erp);
1866
1867 extern  __checkReturn   uint8_t *
1868 efx_rx_qps_packet_info(
1869         __in            efx_rxq_t *erp,
1870         __in            uint8_t *buffer,
1871         __in            uint32_t buffer_length,
1872         __in            uint32_t current_offset,
1873         __out           uint16_t *lengthp,
1874         __out           uint32_t *next_offsetp,
1875         __out           uint32_t *timestamp);
1876 #endif
1877
1878 extern  __checkReturn   efx_rc_t
1879 efx_rx_qflush(
1880         __in    efx_rxq_t *erp);
1881
1882 extern          void
1883 efx_rx_qenable(
1884         __in    efx_rxq_t *erp);
1885
1886 extern          void
1887 efx_rx_qdestroy(
1888         __in    efx_rxq_t *erp);
1889
1890 /* TX */
1891
1892 typedef struct efx_txq_s        efx_txq_t;
1893
1894 #if EFSYS_OPT_QSTATS
1895
1896 /* START MKCONFIG GENERATED EfxHeaderTransmitQueueBlock 12dff8778598b2db */
1897 typedef enum efx_tx_qstat_e {
1898         TX_POST,
1899         TX_POST_PIO,
1900         TX_NQSTATS
1901 } efx_tx_qstat_t;
1902
1903 /* END MKCONFIG GENERATED EfxHeaderTransmitQueueBlock */
1904
1905 #endif  /* EFSYS_OPT_QSTATS */
1906
1907 extern  __checkReturn   efx_rc_t
1908 efx_tx_init(
1909         __in            efx_nic_t *enp);
1910
1911 extern          void
1912 efx_tx_fini(
1913         __in    efx_nic_t *enp);
1914
1915 #define EFX_TXQ_MINNDESCS               512
1916
1917 #define EFX_TXQ_SIZE(_ndescs)           ((_ndescs) * sizeof (efx_qword_t))
1918 #define EFX_TXQ_NBUFS(_ndescs)          (EFX_TXQ_SIZE(_ndescs) / EFX_BUF_SIZE)
1919 #define EFX_TXQ_LIMIT(_ndescs)          ((_ndescs) - 16)
1920 #define EFX_TXQ_DC_NDESCS(_dcsize)      (8 << _dcsize)
1921
1922 #define EFX_TXQ_MAX_BUFS 8 /* Maximum independent of EFX_BUG35388_WORKAROUND. */
1923
1924 #define EFX_TXQ_CKSUM_IPV4      0x0001
1925 #define EFX_TXQ_CKSUM_TCPUDP    0x0002
1926 #define EFX_TXQ_FATSOV2         0x0004
1927
1928 extern  __checkReturn   efx_rc_t
1929 efx_tx_qcreate(
1930         __in            efx_nic_t *enp,
1931         __in            unsigned int index,
1932         __in            unsigned int label,
1933         __in            efsys_mem_t *esmp,
1934         __in            size_t n,
1935         __in            uint32_t id,
1936         __in            uint16_t flags,
1937         __in            efx_evq_t *eep,
1938         __deref_out     efx_txq_t **etpp,
1939         __out           unsigned int *addedp);
1940
1941 extern  __checkReturn   efx_rc_t
1942 efx_tx_qpost(
1943         __in            efx_txq_t *etp,
1944         __in_ecount(n)  efx_buffer_t *eb,
1945         __in            unsigned int n,
1946         __in            unsigned int completed,
1947         __inout         unsigned int *addedp);
1948
1949 extern  __checkReturn   efx_rc_t
1950 efx_tx_qpace(
1951         __in            efx_txq_t *etp,
1952         __in            unsigned int ns);
1953
1954 extern                  void
1955 efx_tx_qpush(
1956         __in            efx_txq_t *etp,
1957         __in            unsigned int added,
1958         __in            unsigned int pushed);
1959
1960 extern  __checkReturn   efx_rc_t
1961 efx_tx_qflush(
1962         __in            efx_txq_t *etp);
1963
1964 extern                  void
1965 efx_tx_qenable(
1966         __in            efx_txq_t *etp);
1967
1968 extern  __checkReturn   efx_rc_t
1969 efx_tx_qpio_enable(
1970         __in            efx_txq_t *etp);
1971
1972 extern                  void
1973 efx_tx_qpio_disable(
1974         __in            efx_txq_t *etp);
1975
1976 extern  __checkReturn   efx_rc_t
1977 efx_tx_qpio_write(
1978         __in                    efx_txq_t *etp,
1979         __in_ecount(buf_length) uint8_t *buffer,
1980         __in                    size_t buf_length,
1981         __in                    size_t pio_buf_offset);
1982
1983 extern  __checkReturn   efx_rc_t
1984 efx_tx_qpio_post(
1985         __in                    efx_txq_t *etp,
1986         __in                    size_t pkt_length,
1987         __in                    unsigned int completed,
1988         __inout                 unsigned int *addedp);
1989
1990 extern  __checkReturn   efx_rc_t
1991 efx_tx_qdesc_post(
1992         __in            efx_txq_t *etp,
1993         __in_ecount(n)  efx_desc_t *ed,
1994         __in            unsigned int n,
1995         __in            unsigned int completed,
1996         __inout         unsigned int *addedp);
1997
1998 extern  void
1999 efx_tx_qdesc_dma_create(
2000         __in    efx_txq_t *etp,
2001         __in    efsys_dma_addr_t addr,
2002         __in    size_t size,
2003         __in    boolean_t eop,
2004         __out   efx_desc_t *edp);
2005
2006 extern  void
2007 efx_tx_qdesc_tso_create(
2008         __in    efx_txq_t *etp,
2009         __in    uint16_t ipv4_id,
2010         __in    uint32_t tcp_seq,
2011         __in    uint8_t  tcp_flags,
2012         __out   efx_desc_t *edp);
2013
2014 /* Number of FATSOv2 option descriptors */
2015 #define EFX_TX_FATSOV2_OPT_NDESCS               2
2016
2017 /* Maximum number of DMA segments per TSO packet (not superframe) */
2018 #define EFX_TX_FATSOV2_DMA_SEGS_PER_PKT_MAX     24
2019
2020 extern  void
2021 efx_tx_qdesc_tso2_create(
2022         __in                    efx_txq_t *etp,
2023         __in                    uint16_t ipv4_id,
2024         __in                    uint32_t tcp_seq,
2025         __in                    uint16_t tcp_mss,
2026         __out_ecount(count)     efx_desc_t *edp,
2027         __in                    int count);
2028
2029 extern  void
2030 efx_tx_qdesc_vlantci_create(
2031         __in    efx_txq_t *etp,
2032         __in    uint16_t tci,
2033         __out   efx_desc_t *edp);
2034
2035 #if EFSYS_OPT_QSTATS
2036
2037 #if EFSYS_OPT_NAMES
2038
2039 extern          const char *
2040 efx_tx_qstat_name(
2041         __in    efx_nic_t *etp,
2042         __in    unsigned int id);
2043
2044 #endif  /* EFSYS_OPT_NAMES */
2045
2046 extern                                  void
2047 efx_tx_qstats_update(
2048         __in                            efx_txq_t *etp,
2049         __inout_ecount(TX_NQSTATS)      efsys_stat_t *stat);
2050
2051 #endif  /* EFSYS_OPT_QSTATS */
2052
2053 extern          void
2054 efx_tx_qdestroy(
2055         __in    efx_txq_t *etp);
2056
2057
2058 /* FILTER */
2059
2060 #if EFSYS_OPT_FILTER
2061
2062 #define EFX_ETHER_TYPE_IPV4 0x0800
2063 #define EFX_ETHER_TYPE_IPV6 0x86DD
2064
2065 #define EFX_IPPROTO_TCP 6
2066 #define EFX_IPPROTO_UDP 17
2067
2068 /* Use RSS to spread across multiple queues */
2069 #define EFX_FILTER_FLAG_RX_RSS          0x01
2070 /* Enable RX scatter */
2071 #define EFX_FILTER_FLAG_RX_SCATTER      0x02
2072 /*
2073  * Override an automatic filter (priority EFX_FILTER_PRI_AUTO).
2074  * May only be set by the filter implementation for each type.
2075  * A removal request will restore the automatic filter in its place.
2076  */
2077 #define EFX_FILTER_FLAG_RX_OVER_AUTO    0x04
2078 /* Filter is for RX */
2079 #define EFX_FILTER_FLAG_RX              0x08
2080 /* Filter is for TX */
2081 #define EFX_FILTER_FLAG_TX              0x10
2082
2083 typedef unsigned int efx_filter_flags_t;
2084
2085 typedef enum efx_filter_match_flags_e {
2086         EFX_FILTER_MATCH_REM_HOST = 0x0001,     /* Match by remote IP host
2087                                                  * address */
2088         EFX_FILTER_MATCH_LOC_HOST = 0x0002,     /* Match by local IP host
2089                                                  * address */
2090         EFX_FILTER_MATCH_REM_MAC = 0x0004,      /* Match by remote MAC address */
2091         EFX_FILTER_MATCH_REM_PORT = 0x0008,     /* Match by remote TCP/UDP port */
2092         EFX_FILTER_MATCH_LOC_MAC = 0x0010,      /* Match by remote TCP/UDP port */
2093         EFX_FILTER_MATCH_LOC_PORT = 0x0020,     /* Match by local TCP/UDP port */
2094         EFX_FILTER_MATCH_ETHER_TYPE = 0x0040,   /* Match by Ether-type */
2095         EFX_FILTER_MATCH_INNER_VID = 0x0080,    /* Match by inner VLAN ID */
2096         EFX_FILTER_MATCH_OUTER_VID = 0x0100,    /* Match by outer VLAN ID */
2097         EFX_FILTER_MATCH_IP_PROTO = 0x0200,     /* Match by IP transport
2098                                                  * protocol */
2099         EFX_FILTER_MATCH_LOC_MAC_IG = 0x0400,   /* Match by local MAC address
2100                                                  * I/G bit. Used for RX default
2101                                                  * unicast and multicast/
2102                                                  * broadcast filters. */
2103 } efx_filter_match_flags_t;
2104
2105 typedef enum efx_filter_priority_s {
2106         EFX_FILTER_PRI_HINT = 0,        /* Performance hint */
2107         EFX_FILTER_PRI_AUTO,            /* Automatic filter based on device
2108                                          * address list or hardware
2109                                          * requirements. This may only be used
2110                                          * by the filter implementation for
2111                                          * each NIC type. */
2112         EFX_FILTER_PRI_MANUAL,          /* Manually configured filter */
2113         EFX_FILTER_PRI_REQUIRED,        /* Required for correct behaviour of the
2114                                          * client (e.g. SR-IOV, HyperV VMQ etc.)
2115                                          */
2116 } efx_filter_priority_t;
2117
2118 /*
2119  * FIXME: All these fields are assumed to be in little-endian byte order.
2120  * It may be better for some to be big-endian. See bug42804.
2121  */
2122
2123 typedef struct efx_filter_spec_s {
2124         uint32_t        efs_match_flags:12;
2125         uint32_t        efs_priority:2;
2126         uint32_t        efs_flags:6;
2127         uint32_t        efs_dmaq_id:12;
2128         uint32_t        efs_rss_context;
2129         uint16_t        efs_outer_vid;
2130         uint16_t        efs_inner_vid;
2131         uint8_t         efs_loc_mac[EFX_MAC_ADDR_LEN];
2132         uint8_t         efs_rem_mac[EFX_MAC_ADDR_LEN];
2133         uint16_t        efs_ether_type;
2134         uint8_t         efs_ip_proto;
2135         uint16_t        efs_loc_port;
2136         uint16_t        efs_rem_port;
2137         efx_oword_t     efs_rem_host;
2138         efx_oword_t     efs_loc_host;
2139 } efx_filter_spec_t;
2140
2141
2142 /* Default values for use in filter specifications */
2143 #define EFX_FILTER_SPEC_RSS_CONTEXT_DEFAULT     0xffffffff
2144 #define EFX_FILTER_SPEC_RX_DMAQ_ID_DROP         0xfff
2145 #define EFX_FILTER_SPEC_VID_UNSPEC              0xffff
2146
2147 extern  __checkReturn   efx_rc_t
2148 efx_filter_init(
2149         __in            efx_nic_t *enp);
2150
2151 extern                  void
2152 efx_filter_fini(
2153         __in            efx_nic_t *enp);
2154
2155 extern  __checkReturn   efx_rc_t
2156 efx_filter_insert(
2157         __in            efx_nic_t *enp,
2158         __inout         efx_filter_spec_t *spec);
2159
2160 extern  __checkReturn   efx_rc_t
2161 efx_filter_remove(
2162         __in            efx_nic_t *enp,
2163         __inout         efx_filter_spec_t *spec);
2164
2165 extern  __checkReturn   efx_rc_t
2166 efx_filter_restore(
2167         __in            efx_nic_t *enp);
2168
2169 extern  __checkReturn   efx_rc_t
2170 efx_filter_supported_filters(
2171         __in            efx_nic_t *enp,
2172         __out           uint32_t *list,
2173         __out           size_t *length);
2174
2175 extern                  void
2176 efx_filter_spec_init_rx(
2177         __out           efx_filter_spec_t *spec,
2178         __in            efx_filter_priority_t priority,
2179         __in            efx_filter_flags_t flags,
2180         __in            efx_rxq_t *erp);
2181
2182 extern                  void
2183 efx_filter_spec_init_tx(
2184         __out           efx_filter_spec_t *spec,
2185         __in            efx_txq_t *etp);
2186
2187 extern  __checkReturn   efx_rc_t
2188 efx_filter_spec_set_ipv4_local(
2189         __inout         efx_filter_spec_t *spec,
2190         __in            uint8_t proto,
2191         __in            uint32_t host,
2192         __in            uint16_t port);
2193
2194 extern  __checkReturn   efx_rc_t
2195 efx_filter_spec_set_ipv4_full(
2196         __inout         efx_filter_spec_t *spec,
2197         __in            uint8_t proto,
2198         __in            uint32_t lhost,
2199         __in            uint16_t lport,
2200         __in            uint32_t rhost,
2201         __in            uint16_t rport);
2202
2203 extern  __checkReturn   efx_rc_t
2204 efx_filter_spec_set_eth_local(
2205         __inout         efx_filter_spec_t *spec,
2206         __in            uint16_t vid,
2207         __in            const uint8_t *addr);
2208
2209 extern  __checkReturn   efx_rc_t
2210 efx_filter_spec_set_uc_def(
2211         __inout         efx_filter_spec_t *spec);
2212
2213 extern  __checkReturn   efx_rc_t
2214 efx_filter_spec_set_mc_def(
2215         __inout         efx_filter_spec_t *spec);
2216
2217 #endif  /* EFSYS_OPT_FILTER */
2218
2219 /* HASH */
2220
2221 extern  __checkReturn           uint32_t
2222 efx_hash_dwords(
2223         __in_ecount(count)      uint32_t const *input,
2224         __in                    size_t count,
2225         __in                    uint32_t init);
2226
2227 extern  __checkReturn           uint32_t
2228 efx_hash_bytes(
2229         __in_ecount(length)     uint8_t const *input,
2230         __in                    size_t length,
2231         __in                    uint32_t init);
2232
2233
2234
2235 #ifdef  __cplusplus
2236 }
2237 #endif
2238
2239 #endif  /* _SYS_EFX_H */