drivers/net/sfc/base/efx_tx.c

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  *
   3  * Copyright (c) 2007-2018 Solarflare Communications Inc.
   4  * All rights reserved.
   5  */
   6
   7 #include "efx.h"
   8 #include "efx_impl.h"
   9
  10 #if EFSYS_OPT_QSTATS
  11 #define EFX_TX_QSTAT_INCR(_etp, _stat)                                  \
  12         do {                                                            \
  13                 (_etp)->et_stat[_stat]++;                               \
  14         _NOTE(CONSTANTCONDITION)                                        \
  15         } while (B_FALSE)
  16 #else
  17 #define EFX_TX_QSTAT_INCR(_etp, _stat)
  18 #endif
  19
  20 #if EFSYS_OPT_SIENA
  21
  22 static  __checkReturn   efx_rc_t
  23 siena_tx_init(
  24         __in            efx_nic_t *enp);
  25
  26 static                  void
  27 siena_tx_fini(
  28         __in            efx_nic_t *enp);
  29
  30 static  __checkReturn   efx_rc_t
  31 siena_tx_qcreate(
  32         __in            efx_nic_t *enp,
  33         __in            unsigned int index,
  34         __in            unsigned int label,
  35         __in            efsys_mem_t *esmp,
  36         __in            size_t ndescs,
  37         __in            uint32_t id,
  38         __in            uint16_t flags,
  39         __in            efx_evq_t *eep,
  40         __in            efx_txq_t *etp,
  41         __out           unsigned int *addedp);
  42
  43 static          void
  44 siena_tx_qdestroy(
  45         __in    efx_txq_t *etp);
  46
  47 static  __checkReturn           efx_rc_t
  48 siena_tx_qpost(
  49         __in                    efx_txq_t *etp,
  50         __in_ecount(ndescs)     efx_buffer_t *eb,
  51         __in                    unsigned int ndescs,
  52         __in                    unsigned int completed,
  53         __inout                 unsigned int *addedp);
  54
  55 static                  void
  56 siena_tx_qpush(
  57         __in    efx_txq_t *etp,
  58         __in    unsigned int added,
  59         __in    unsigned int pushed);
  60
  61 static  __checkReturn   efx_rc_t
  62 siena_tx_qpace(
  63         __in            efx_txq_t *etp,
  64         __in            unsigned int ns);
  65
  66 static  __checkReturn   efx_rc_t
  67 siena_tx_qflush(
  68         __in            efx_txq_t *etp);
  69
  70 static                  void
  71 siena_tx_qenable(
  72         __in    efx_txq_t *etp);
  73
  74         __checkReturn           efx_rc_t
  75 siena_tx_qdesc_post(
  76         __in                    efx_txq_t *etp,
  77         __in_ecount(ndescs)     efx_desc_t *ed,
  78         __in                    unsigned int ndescs,
  79         __in                    unsigned int completed,
  80         __inout                 unsigned int *addedp);
  81
  82         void
  83 siena_tx_qdesc_dma_create(
  84         __in    efx_txq_t *etp,
  85         __in    efsys_dma_addr_t addr,
  86         __in    size_t size,
  87         __in    boolean_t eop,
  88         __out   efx_desc_t *edp);
  89
  90 #if EFSYS_OPT_QSTATS
  91 static                  void
  92 siena_tx_qstats_update(
  93         __in                            efx_txq_t *etp,
  94         __inout_ecount(TX_NQSTATS)      efsys_stat_t *stat);
  95 #endif
  96
  97 #endif /* EFSYS_OPT_SIENA */
  98
  99
 100 #if EFSYS_OPT_SIENA
 101 static const efx_tx_ops_t       __efx_tx_siena_ops = {
 102         siena_tx_init,                          /* etxo_init */
 103         siena_tx_fini,                          /* etxo_fini */
 104         siena_tx_qcreate,                       /* etxo_qcreate */
 105         siena_tx_qdestroy,                      /* etxo_qdestroy */
 106         siena_tx_qpost,                         /* etxo_qpost */
 107         siena_tx_qpush,                         /* etxo_qpush */
 108         siena_tx_qpace,                         /* etxo_qpace */
 109         siena_tx_qflush,                        /* etxo_qflush */
 110         siena_tx_qenable,                       /* etxo_qenable */
 111         NULL,                                   /* etxo_qpio_enable */
 112         NULL,                                   /* etxo_qpio_disable */
 113         NULL,                                   /* etxo_qpio_write */
 114         NULL,                                   /* etxo_qpio_post */
 115         siena_tx_qdesc_post,                    /* etxo_qdesc_post */
 116         siena_tx_qdesc_dma_create,              /* etxo_qdesc_dma_create */
 117         NULL,                                   /* etxo_qdesc_tso_create */
 118         NULL,                                   /* etxo_qdesc_tso2_create */
 119         NULL,                                   /* etxo_qdesc_vlantci_create */
 120         NULL,                                   /* etxo_qdesc_checksum_create */
 121 #if EFSYS_OPT_QSTATS
 122         siena_tx_qstats_update,                 /* etxo_qstats_update */
 123 #endif
 124 };
 125 #endif /* EFSYS_OPT_SIENA */
 126
 127 #if EFSYS_OPT_HUNTINGTON
 128 static const efx_tx_ops_t       __efx_tx_hunt_ops = {
 129         ef10_tx_init,                           /* etxo_init */
 130         ef10_tx_fini,                           /* etxo_fini */
 131         ef10_tx_qcreate,                        /* etxo_qcreate */
 132         ef10_tx_qdestroy,                       /* etxo_qdestroy */
 133         ef10_tx_qpost,                          /* etxo_qpost */
 134         ef10_tx_qpush,                          /* etxo_qpush */
 135         ef10_tx_qpace,                          /* etxo_qpace */
 136         ef10_tx_qflush,                         /* etxo_qflush */
 137         ef10_tx_qenable,                        /* etxo_qenable */
 138         ef10_tx_qpio_enable,                    /* etxo_qpio_enable */
 139         ef10_tx_qpio_disable,                   /* etxo_qpio_disable */
 140         ef10_tx_qpio_write,                     /* etxo_qpio_write */
 141         ef10_tx_qpio_post,                      /* etxo_qpio_post */
 142         ef10_tx_qdesc_post,                     /* etxo_qdesc_post */
 143         ef10_tx_qdesc_dma_create,               /* etxo_qdesc_dma_create */
 144         ef10_tx_qdesc_tso_create,               /* etxo_qdesc_tso_create */
 145         ef10_tx_qdesc_tso2_create,              /* etxo_qdesc_tso2_create */
 146         ef10_tx_qdesc_vlantci_create,           /* etxo_qdesc_vlantci_create */
 147         ef10_tx_qdesc_checksum_create,          /* etxo_qdesc_checksum_create */
 148 #if EFSYS_OPT_QSTATS
 149         ef10_tx_qstats_update,                  /* etxo_qstats_update */
 150 #endif
 151 };
 152 #endif /* EFSYS_OPT_HUNTINGTON */
 153
 154 #if EFSYS_OPT_MEDFORD
 155 static const efx_tx_ops_t       __efx_tx_medford_ops = {
 156         ef10_tx_init,                           /* etxo_init */
 157         ef10_tx_fini,                           /* etxo_fini */
 158         ef10_tx_qcreate,                        /* etxo_qcreate */
 159         ef10_tx_qdestroy,                       /* etxo_qdestroy */
 160         ef10_tx_qpost,                          /* etxo_qpost */
 161         ef10_tx_qpush,                          /* etxo_qpush */
 162         ef10_tx_qpace,                          /* etxo_qpace */
 163         ef10_tx_qflush,                         /* etxo_qflush */
 164         ef10_tx_qenable,                        /* etxo_qenable */
 165         ef10_tx_qpio_enable,                    /* etxo_qpio_enable */
 166         ef10_tx_qpio_disable,                   /* etxo_qpio_disable */
 167         ef10_tx_qpio_write,                     /* etxo_qpio_write */
 168         ef10_tx_qpio_post,                      /* etxo_qpio_post */
 169         ef10_tx_qdesc_post,                     /* etxo_qdesc_post */
 170         ef10_tx_qdesc_dma_create,               /* etxo_qdesc_dma_create */
 171         NULL,                                   /* etxo_qdesc_tso_create */
 172         ef10_tx_qdesc_tso2_create,              /* etxo_qdesc_tso2_create */
 173         ef10_tx_qdesc_vlantci_create,           /* etxo_qdesc_vlantci_create */
 174         ef10_tx_qdesc_checksum_create,          /* etxo_qdesc_checksum_create */
 175 #if EFSYS_OPT_QSTATS
 176         ef10_tx_qstats_update,                  /* etxo_qstats_update */
 177 #endif
 178 };
 179 #endif /* EFSYS_OPT_MEDFORD */
 180
 181 #if EFSYS_OPT_MEDFORD2
 182 static const efx_tx_ops_t       __efx_tx_medford2_ops = {
 183         ef10_tx_init,                           /* etxo_init */
 184         ef10_tx_fini,                           /* etxo_fini */
 185         ef10_tx_qcreate,                        /* etxo_qcreate */
 186         ef10_tx_qdestroy,                       /* etxo_qdestroy */
 187         ef10_tx_qpost,                          /* etxo_qpost */
 188         ef10_tx_qpush,                          /* etxo_qpush */
 189         ef10_tx_qpace,                          /* etxo_qpace */
 190         ef10_tx_qflush,                         /* etxo_qflush */
 191         ef10_tx_qenable,                        /* etxo_qenable */
 192         ef10_tx_qpio_enable,                    /* etxo_qpio_enable */
 193         ef10_tx_qpio_disable,                   /* etxo_qpio_disable */
 194         ef10_tx_qpio_write,                     /* etxo_qpio_write */
 195         ef10_tx_qpio_post,                      /* etxo_qpio_post */
 196         ef10_tx_qdesc_post,                     /* etxo_qdesc_post */
 197         ef10_tx_qdesc_dma_create,               /* etxo_qdesc_dma_create */
 198         NULL,                                   /* etxo_qdesc_tso_create */
 199         ef10_tx_qdesc_tso2_create,              /* etxo_qdesc_tso2_create */
 200         ef10_tx_qdesc_vlantci_create,           /* etxo_qdesc_vlantci_create */
 201         ef10_tx_qdesc_checksum_create,          /* etxo_qdesc_checksum_create */
 202 #if EFSYS_OPT_QSTATS
 203         ef10_tx_qstats_update,                  /* etxo_qstats_update */
 204 #endif
 205 };
 206 #endif /* EFSYS_OPT_MEDFORD2 */
 207
 208
 209         __checkReturn   efx_rc_t
 210 efx_tx_init(
 211         __in            efx_nic_t *enp)
 212 {
 213         const efx_tx_ops_t *etxop;
 214         efx_rc_t rc;
 215
 216         EFSYS_ASSERT3U(enp->en_magic, ==, EFX_NIC_MAGIC);
 217         EFSYS_ASSERT3U(enp->en_mod_flags, &, EFX_MOD_NIC);
 218
 219         if (!(enp->en_mod_flags & EFX_MOD_EV)) {
 220                 rc = EINVAL;
 221                 goto fail1;
 222         }
 223
 224         if (enp->en_mod_flags & EFX_MOD_TX) {
 225                 rc = EINVAL;
 226                 goto fail2;
 227         }
 228
 229         switch (enp->en_family) {
 230 #if EFSYS_OPT_SIENA
 231         case EFX_FAMILY_SIENA:
 232                 etxop = &__efx_tx_siena_ops;
 233                 break;
 234 #endif /* EFSYS_OPT_SIENA */
 235
 236 #if EFSYS_OPT_HUNTINGTON
 237         case EFX_FAMILY_HUNTINGTON:
 238                 etxop = &__efx_tx_hunt_ops;
 239                 break;
 240 #endif /* EFSYS_OPT_HUNTINGTON */
 241
 242 #if EFSYS_OPT_MEDFORD
 243         case EFX_FAMILY_MEDFORD:
 244                 etxop = &__efx_tx_medford_ops;
 245                 break;
 246 #endif /* EFSYS_OPT_MEDFORD */
 247
 248 #if EFSYS_OPT_MEDFORD2
 249         case EFX_FAMILY_MEDFORD2:
 250                 etxop = &__efx_tx_medford2_ops;
 251                 break;
 252 #endif /* EFSYS_OPT_MEDFORD2 */
 253
 254         default:
 255                 EFSYS_ASSERT(0);
 256                 rc = ENOTSUP;
 257                 goto fail3;
 258         }
 259
 260         EFSYS_ASSERT3U(enp->en_tx_qcount, ==, 0);
 261
 262         if ((rc = etxop->etxo_init(enp)) != 0)
 263                 goto fail4;
 264
 265         enp->en_etxop = etxop;
 266         enp->en_mod_flags |= EFX_MOD_TX;
 267         return (0);
 268
 269 fail4:
 270         EFSYS_PROBE(fail4);
 271 fail3:
 272         EFSYS_PROBE(fail3);
 273 fail2:
 274         EFSYS_PROBE(fail2);
 275 fail1:
 276         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 277
 278         enp->en_etxop = NULL;
 279         enp->en_mod_flags &= ~EFX_MOD_TX;
 280         return (rc);
 281 }
 282
 283                         void
 284 efx_tx_fini(
 285         __in    efx_nic_t *enp)
 286 {
 287         const efx_tx_ops_t *etxop = enp->en_etxop;
 288
 289         EFSYS_ASSERT3U(enp->en_magic, ==, EFX_NIC_MAGIC);
 290         EFSYS_ASSERT3U(enp->en_mod_flags, &, EFX_MOD_NIC);
 291         EFSYS_ASSERT3U(enp->en_mod_flags, &, EFX_MOD_TX);
 292         EFSYS_ASSERT3U(enp->en_tx_qcount, ==, 0);
 293
 294         etxop->etxo_fini(enp);
 295
 296         enp->en_etxop = NULL;
 297         enp->en_mod_flags &= ~EFX_MOD_TX;
 298 }
 299
 300         __checkReturn   efx_rc_t
 301 efx_tx_qcreate(
 302         __in            efx_nic_t *enp,
 303         __in            unsigned int index,
 304         __in            unsigned int label,
 305         __in            efsys_mem_t *esmp,
 306         __in            size_t ndescs,
 307         __in            uint32_t id,
 308         __in            uint16_t flags,
 309         __in            efx_evq_t *eep,
 310         __deref_out     efx_txq_t **etpp,
 311         __out           unsigned int *addedp)
 312 {
 313         const efx_tx_ops_t *etxop = enp->en_etxop;
 314         efx_txq_t *etp;
 315         efx_rc_t rc;
 316
 317         EFSYS_ASSERT3U(enp->en_magic, ==, EFX_NIC_MAGIC);
 318         EFSYS_ASSERT3U(enp->en_mod_flags, &, EFX_MOD_TX);
 319
 320         EFSYS_ASSERT3U(enp->en_tx_qcount + 1, <,
 321             enp->en_nic_cfg.enc_txq_limit);
 322
 323         /* Allocate an TXQ object */
 324         EFSYS_KMEM_ALLOC(enp->en_esip, sizeof (efx_txq_t), etp);
 325
 326         if (etp == NULL) {
 327                 rc = ENOMEM;
 328                 goto fail1;
 329         }
 330
 331         etp->et_magic = EFX_TXQ_MAGIC;
 332         etp->et_enp = enp;
 333         etp->et_index = index;
 334         etp->et_mask = ndescs - 1;
 335         etp->et_esmp = esmp;
 336
 337         /* Initial descriptor index may be modified by etxo_qcreate */
 338         *addedp = 0;
 339
 340         if ((rc = etxop->etxo_qcreate(enp, index, label, esmp,
 341             ndescs, id, flags, eep, etp, addedp)) != 0)
 342                 goto fail2;
 343
 344         enp->en_tx_qcount++;
 345         *etpp = etp;
 346
 347         return (0);
 348
 349 fail2:
 350         EFSYS_PROBE(fail2);
 351         EFSYS_KMEM_FREE(enp->en_esip, sizeof (efx_txq_t), etp);
 352 fail1:
 353         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 354         return (rc);
 355 }
 356
 357                 void
 358 efx_tx_qdestroy(
 359         __in    efx_txq_t *etp)
 360 {
 361         efx_nic_t *enp = etp->et_enp;
 362         const efx_tx_ops_t *etxop = enp->en_etxop;
 363
 364         EFSYS_ASSERT3U(etp->et_magic, ==, EFX_TXQ_MAGIC);
 365
 366         EFSYS_ASSERT(enp->en_tx_qcount != 0);
 367         --enp->en_tx_qcount;
 368
 369         etxop->etxo_qdestroy(etp);
 370
 371         /* Free the TXQ object */
 372         EFSYS_KMEM_FREE(enp->en_esip, sizeof (efx_txq_t), etp);
 373 }
 374
 375         __checkReturn           efx_rc_t
 376 efx_tx_qpost(
 377         __in                    efx_txq_t *etp,
 378         __in_ecount(ndescs)     efx_buffer_t *eb,
 379         __in                    unsigned int ndescs,
 380         __in                    unsigned int completed,
 381         __inout                 unsigned int *addedp)
 382 {
 383         efx_nic_t *enp = etp->et_enp;
 384         const efx_tx_ops_t *etxop = enp->en_etxop;
 385         efx_rc_t rc;
 386
 387         EFSYS_ASSERT3U(etp->et_magic, ==, EFX_TXQ_MAGIC);
 388
 389         if ((rc = etxop->etxo_qpost(etp, eb, ndescs, completed, addedp)) != 0)
 390                 goto fail1;
 391
 392         return (0);
 393
 394 fail1:
 395         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 396         return (rc);
 397 }
 398
 399                         void
 400 efx_tx_qpush(
 401         __in    efx_txq_t *etp,
 402         __in    unsigned int added,
 403         __in    unsigned int pushed)
 404 {
 405         efx_nic_t *enp = etp->et_enp;
 406         const efx_tx_ops_t *etxop = enp->en_etxop;
 407
 408         EFSYS_ASSERT3U(etp->et_magic, ==, EFX_TXQ_MAGIC);
 409
 410         etxop->etxo_qpush(etp, added, pushed);
 411 }
 412
 413         __checkReturn   efx_rc_t
 414 efx_tx_qpace(
 415         __in            efx_txq_t *etp,
 416         __in            unsigned int ns)
 417 {
 418         efx_nic_t *enp = etp->et_enp;
 419         const efx_tx_ops_t *etxop = enp->en_etxop;
 420         efx_rc_t rc;
 421
 422         EFSYS_ASSERT3U(etp->et_magic, ==, EFX_TXQ_MAGIC);
 423
 424         if ((rc = etxop->etxo_qpace(etp, ns)) != 0)
 425                 goto fail1;
 426
 427         return (0);
 428
 429 fail1:
 430         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 431         return (rc);
 432 }
 433
 434         __checkReturn   efx_rc_t
 435 efx_tx_qflush(
 436         __in    efx_txq_t *etp)
 437 {
 438         efx_nic_t *enp = etp->et_enp;
 439         const efx_tx_ops_t *etxop = enp->en_etxop;
 440         efx_rc_t rc;
 441
 442         EFSYS_ASSERT3U(etp->et_magic, ==, EFX_TXQ_MAGIC);
 443
 444         if ((rc = etxop->etxo_qflush(etp)) != 0)
 445                 goto fail1;
 446
 447         return (0);
 448
 449 fail1:
 450         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 451         return (rc);
 452 }
 453
 454                         void
 455 efx_tx_qenable(
 456         __in    efx_txq_t *etp)
 457 {
 458         efx_nic_t *enp = etp->et_enp;
 459         const efx_tx_ops_t *etxop = enp->en_etxop;
 460
 461         EFSYS_ASSERT3U(etp->et_magic, ==, EFX_TXQ_MAGIC);
 462
 463         etxop->etxo_qenable(etp);
 464 }
 465
 466         __checkReturn   efx_rc_t
 467 efx_tx_qpio_enable(
 468         __in    efx_txq_t *etp)
 469 {
 470         efx_nic_t *enp = etp->et_enp;
 471         const efx_tx_ops_t *etxop = enp->en_etxop;
 472         efx_rc_t rc;
 473
 474         EFSYS_ASSERT3U(etp->et_magic, ==, EFX_TXQ_MAGIC);
 475
 476         if (~enp->en_features & EFX_FEATURE_PIO_BUFFERS) {
 477                 rc = ENOTSUP;
 478                 goto fail1;
 479         }
 480         if (etxop->etxo_qpio_enable == NULL) {
 481                 rc = ENOTSUP;
 482                 goto fail2;
 483         }
 484         if ((rc = etxop->etxo_qpio_enable(etp)) != 0)
 485                 goto fail3;
 486
 487         return (0);
 488
 489 fail3:
 490         EFSYS_PROBE(fail3);
 491 fail2:
 492         EFSYS_PROBE(fail2);
 493 fail1:
 494         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 495         return (rc);
 496 }
 497
 498                 void
 499 efx_tx_qpio_disable(
 500         __in    efx_txq_t *etp)
 501 {
 502         efx_nic_t *enp = etp->et_enp;
 503         const efx_tx_ops_t *etxop = enp->en_etxop;
 504
 505         EFSYS_ASSERT3U(etp->et_magic, ==, EFX_TXQ_MAGIC);
 506
 507         if (etxop->etxo_qpio_disable != NULL)
 508                 etxop->etxo_qpio_disable(etp);
 509 }
 510
 511         __checkReturn   efx_rc_t
 512 efx_tx_qpio_write(
 513         __in                    efx_txq_t *etp,
 514         __in_ecount(buf_length) uint8_t *buffer,
 515         __in                    size_t buf_length,
 516         __in                    size_t pio_buf_offset)
 517 {
 518         efx_nic_t *enp = etp->et_enp;
 519         const efx_tx_ops_t *etxop = enp->en_etxop;
 520         efx_rc_t rc;
 521
 522         EFSYS_ASSERT3U(etp->et_magic, ==, EFX_TXQ_MAGIC);
 523
 524         if (etxop->etxo_qpio_write != NULL) {
 525                 if ((rc = etxop->etxo_qpio_write(etp, buffer, buf_length,
 526                                                 pio_buf_offset)) != 0)
 527                         goto fail1;
 528                 return (0);
 529         }
 530
 531         return (ENOTSUP);
 532
 533 fail1:
 534         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 535         return (rc);
 536 }
 537
 538         __checkReturn   efx_rc_t
 539 efx_tx_qpio_post(
 540         __in                    efx_txq_t *etp,
 541         __in                    size_t pkt_length,
 542         __in                    unsigned int completed,
 543         __inout                 unsigned int *addedp)
 544 {
 545         efx_nic_t *enp = etp->et_enp;
 546         const efx_tx_ops_t *etxop = enp->en_etxop;
 547         efx_rc_t rc;
 548
 549         EFSYS_ASSERT3U(etp->et_magic, ==, EFX_TXQ_MAGIC);
 550
 551         if (etxop->etxo_qpio_post != NULL) {
 552                 if ((rc = etxop->etxo_qpio_post(etp, pkt_length, completed,
 553                                                 addedp)) != 0)
 554                         goto fail1;
 555                 return (0);
 556         }
 557
 558         return (ENOTSUP);
 559
 560 fail1:
 561         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 562         return (rc);
 563 }
 564
 565         __checkReturn           efx_rc_t
 566 efx_tx_qdesc_post(
 567         __in                    efx_txq_t *etp,
 568         __in_ecount(ndescs)     efx_desc_t *ed,
 569         __in                    unsigned int ndescs,
 570         __in                    unsigned int completed,
 571         __inout                 unsigned int *addedp)
 572 {
 573         efx_nic_t *enp = etp->et_enp;
 574         const efx_tx_ops_t *etxop = enp->en_etxop;
 575         efx_rc_t rc;
 576
 577         EFSYS_ASSERT3U(etp->et_magic, ==, EFX_TXQ_MAGIC);
 578
 579         if ((rc = etxop->etxo_qdesc_post(etp, ed,
 580             ndescs, completed, addedp)) != 0)
 581                 goto fail1;
 582
 583         return (0);
 584
 585 fail1:
 586         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 587         return (rc);
 588 }
 589
 590         void
 591 efx_tx_qdesc_dma_create(
 592         __in    efx_txq_t *etp,
 593         __in    efsys_dma_addr_t addr,
 594         __in    size_t size,
 595         __in    boolean_t eop,
 596         __out   efx_desc_t *edp)
 597 {
 598         efx_nic_t *enp = etp->et_enp;
 599         const efx_tx_ops_t *etxop = enp->en_etxop;
 600
 601         EFSYS_ASSERT3U(etp->et_magic, ==, EFX_TXQ_MAGIC);
 602         EFSYS_ASSERT(etxop->etxo_qdesc_dma_create != NULL);
 603
 604         etxop->etxo_qdesc_dma_create(etp, addr, size, eop, edp);
 605 }
 606
 607         void
 608 efx_tx_qdesc_tso_create(
 609         __in    efx_txq_t *etp,
 610         __in    uint16_t ipv4_id,
 611         __in    uint32_t tcp_seq,
 612         __in    uint8_t  tcp_flags,
 613         __out   efx_desc_t *edp)
 614 {
 615         efx_nic_t *enp = etp->et_enp;
 616         const efx_tx_ops_t *etxop = enp->en_etxop;
 617
 618         EFSYS_ASSERT3U(etp->et_magic, ==, EFX_TXQ_MAGIC);
 619         EFSYS_ASSERT(etxop->etxo_qdesc_tso_create != NULL);
 620
 621         etxop->etxo_qdesc_tso_create(etp, ipv4_id, tcp_seq, tcp_flags, edp);
 622 }
 623
 624         void
 625 efx_tx_qdesc_tso2_create(
 626         __in                    efx_txq_t *etp,
 627         __in                    uint16_t ipv4_id,
 628         __in                    uint32_t tcp_seq,
 629         __in                    uint16_t mss,
 630         __out_ecount(count)     efx_desc_t *edp,
 631         __in                    int count)
 632 {
 633         efx_nic_t *enp = etp->et_enp;
 634         const efx_tx_ops_t *etxop = enp->en_etxop;
 635
 636         EFSYS_ASSERT3U(etp->et_magic, ==, EFX_TXQ_MAGIC);
 637         EFSYS_ASSERT(etxop->etxo_qdesc_tso2_create != NULL);
 638
 639         etxop->etxo_qdesc_tso2_create(etp, ipv4_id, tcp_seq, mss, edp, count);
 640 }
 641
 642         void
 643 efx_tx_qdesc_vlantci_create(
 644         __in    efx_txq_t *etp,
 645         __in    uint16_t tci,
 646         __out   efx_desc_t *edp)
 647 {
 648         efx_nic_t *enp = etp->et_enp;
 649         const efx_tx_ops_t *etxop = enp->en_etxop;
 650
 651         EFSYS_ASSERT3U(etp->et_magic, ==, EFX_TXQ_MAGIC);
 652         EFSYS_ASSERT(etxop->etxo_qdesc_vlantci_create != NULL);
 653
 654         etxop->etxo_qdesc_vlantci_create(etp, tci, edp);
 655 }
 656
 657         void
 658 efx_tx_qdesc_checksum_create(
 659         __in    efx_txq_t *etp,
 660         __in    uint16_t flags,
 661         __out   efx_desc_t *edp)
 662 {
 663         efx_nic_t *enp = etp->et_enp;
 664         const efx_tx_ops_t *etxop = enp->en_etxop;
 665
 666         EFSYS_ASSERT3U(etp->et_magic, ==, EFX_TXQ_MAGIC);
 667         EFSYS_ASSERT(etxop->etxo_qdesc_checksum_create != NULL);
 668
 669         etxop->etxo_qdesc_checksum_create(etp, flags, edp);
 670 }
 671
 672
 673 #if EFSYS_OPT_QSTATS
 674                         void
 675 efx_tx_qstats_update(
 676         __in                            efx_txq_t *etp,
 677         __inout_ecount(TX_NQSTATS)      efsys_stat_t *stat)
 678 {
 679         efx_nic_t *enp = etp->et_enp;
 680         const efx_tx_ops_t *etxop = enp->en_etxop;
 681
 682         EFSYS_ASSERT3U(etp->et_magic, ==, EFX_TXQ_MAGIC);
 683
 684         etxop->etxo_qstats_update(etp, stat);
 685 }
 686 #endif
 687
 688
 689 #if EFSYS_OPT_SIENA
 690
 691 static  __checkReturn   efx_rc_t
 692 siena_tx_init(
 693         __in            efx_nic_t *enp)
 694 {
 695         efx_oword_t oword;
 696
 697         /*
 698          * Disable the timer-based TX DMA backoff and allow TX DMA to be
 699          * controlled by the RX FIFO fill level (although always allow a
 700          * minimal trickle).
 701          */
 702         EFX_BAR_READO(enp, FR_AZ_TX_RESERVED_REG, &oword);
 703         EFX_SET_OWORD_FIELD(oword, FRF_AZ_TX_RX_SPACER, 0xfe);
 704         EFX_SET_OWORD_FIELD(oword, FRF_AZ_TX_RX_SPACER_EN, 1);
 705         EFX_SET_OWORD_FIELD(oword, FRF_AZ_TX_ONE_PKT_PER_Q, 1);
 706         EFX_SET_OWORD_FIELD(oword, FRF_AZ_TX_PUSH_EN, 0);
 707         EFX_SET_OWORD_FIELD(oword, FRF_AZ_TX_DIS_NON_IP_EV, 1);
 708         EFX_SET_OWORD_FIELD(oword, FRF_AZ_TX_PREF_THRESHOLD, 2);
 709         EFX_SET_OWORD_FIELD(oword, FRF_AZ_TX_PREF_WD_TMR, 0x3fffff);
 710
 711         /*
 712          * Filter all packets less than 14 bytes to avoid parsing
 713          * errors.
 714          */
 715         EFX_SET_OWORD_FIELD(oword, FRF_BZ_TX_FLUSH_MIN_LEN_EN, 1);
 716         EFX_BAR_WRITEO(enp, FR_AZ_TX_RESERVED_REG, &oword);
 717
 718         /*
 719          * Do not set TX_NO_EOP_DISC_EN, since it limits packets to 16
 720          * descriptors (which is bad).
 721          */
 722         EFX_BAR_READO(enp, FR_AZ_TX_CFG_REG, &oword);
 723         EFX_SET_OWORD_FIELD(oword, FRF_AZ_TX_NO_EOP_DISC_EN, 0);
 724         EFX_BAR_WRITEO(enp, FR_AZ_TX_CFG_REG, &oword);
 725
 726         return (0);
 727 }
 728
 729 #define EFX_TX_DESC(_etp, _addr, _size, _eop, _added)                   \
 730         do {                                                            \
 731                 unsigned int id;                                        \
 732                 size_t offset;                                          \
 733                 efx_qword_t qword;                                      \
 734                                                                         \
 735                 id = (_added)++ & (_etp)->et_mask;                      \
 736                 offset = id * sizeof (efx_qword_t);                     \
 737                                                                         \
 738                 EFSYS_PROBE5(tx_post, unsigned int, (_etp)->et_index,   \
 739                     unsigned int, id, efsys_dma_addr_t, (_addr),        \
 740                     size_t, (_size), boolean_t, (_eop));                \
 741                                                                         \
 742                 EFX_POPULATE_QWORD_4(qword,                             \
 743                     FSF_AZ_TX_KER_CONT, (_eop) ? 0 : 1,                 \
 744                     FSF_AZ_TX_KER_BYTE_COUNT, (uint32_t)(_size),        \
 745                     FSF_AZ_TX_KER_BUF_ADDR_DW0,                         \
 746                     (uint32_t)((_addr) & 0xffffffff),                   \
 747                     FSF_AZ_TX_KER_BUF_ADDR_DW1,                         \
 748                     (uint32_t)((_addr) >> 32));                         \
 749                 EFSYS_MEM_WRITEQ((_etp)->et_esmp, offset, &qword);      \
 750                                                                         \
 751                 _NOTE(CONSTANTCONDITION)                                \
 752         } while (B_FALSE)
 753
 754 static  __checkReturn           efx_rc_t
 755 siena_tx_qpost(
 756         __in                    efx_txq_t *etp,
 757         __in_ecount(ndescs)     efx_buffer_t *eb,
 758         __in                    unsigned int ndescs,
 759         __in                    unsigned int completed,
 760         __inout                 unsigned int *addedp)
 761 {
 762         unsigned int added = *addedp;
 763         unsigned int i;
 764         int rc = ENOSPC;
 765
 766         if (added - completed + ndescs > EFX_TXQ_LIMIT(etp->et_mask + 1))
 767                 goto fail1;
 768
 769         for (i = 0; i < ndescs; i++) {
 770                 efx_buffer_t *ebp = &eb[i];
 771                 efsys_dma_addr_t start = ebp->eb_addr;
 772                 size_t size = ebp->eb_size;
 773                 efsys_dma_addr_t end = start + size;
 774
 775                 /*
 776                  * Fragments must not span 4k boundaries.
 777                  * Here it is a stricter requirement than the maximum length.
 778                  */
 779                 EFSYS_ASSERT(P2ROUNDUP(start + 1,
 780                     etp->et_enp->en_nic_cfg.enc_tx_dma_desc_boundary) >= end);
 781
 782                 EFX_TX_DESC(etp, start, size, ebp->eb_eop, added);
 783         }
 784
 785         EFX_TX_QSTAT_INCR(etp, TX_POST);
 786
 787         *addedp = added;
 788         return (0);
 789
 790 fail1:
 791         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 792
 793         return (rc);
 794 }
 795
 796 static          void
 797 siena_tx_qpush(
 798         __in    efx_txq_t *etp,
 799         __in    unsigned int added,
 800         __in    unsigned int pushed)
 801 {
 802         efx_nic_t *enp = etp->et_enp;
 803         uint32_t wptr;
 804         efx_dword_t dword;
 805         efx_oword_t oword;
 806
 807         /* Push the populated descriptors out */
 808         wptr = added & etp->et_mask;
 809
 810         EFX_POPULATE_OWORD_1(oword, FRF_AZ_TX_DESC_WPTR, wptr);
 811
 812         /* Only write the third DWORD */
 813         EFX_POPULATE_DWORD_1(dword,
 814             EFX_DWORD_0, EFX_OWORD_FIELD(oword, EFX_DWORD_3));
 815
 816         /* Guarantee ordering of memory (descriptors) and PIO (doorbell) */
 817         EFX_DMA_SYNC_QUEUE_FOR_DEVICE(etp->et_esmp, etp->et_mask + 1,
 818             wptr, pushed & etp->et_mask);
 819         EFSYS_PIO_WRITE_BARRIER();
 820         EFX_BAR_TBL_WRITED3(enp, FR_BZ_TX_DESC_UPD_REGP0,
 821                             etp->et_index, &dword, B_FALSE);
 822 }
 823
 824 #define EFX_MAX_PACE_VALUE 20
 825
 826 static  __checkReturn   efx_rc_t
 827 siena_tx_qpace(
 828         __in            efx_txq_t *etp,
 829         __in            unsigned int ns)
 830 {
 831         efx_nic_t *enp = etp->et_enp;
 832         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
 833         efx_oword_t oword;
 834         unsigned int pace_val;
 835         unsigned int timer_period;
 836         efx_rc_t rc;
 837
 838         if (ns == 0) {
 839                 pace_val = 0;
 840         } else {
 841                 /*
 842                  * The pace_val to write into the table is s.t
 843                  * ns <= timer_period * (2 ^ pace_val)
 844                  */
 845                 timer_period = 104 / encp->enc_clk_mult;
 846                 for (pace_val = 1; pace_val <= EFX_MAX_PACE_VALUE; pace_val++) {
 847                         if ((timer_period << pace_val) >= ns)
 848                                 break;
 849                 }
 850         }
 851         if (pace_val > EFX_MAX_PACE_VALUE) {
 852                 rc = EINVAL;
 853                 goto fail1;
 854         }
 855
 856         /* Update the pacing table */
 857         EFX_POPULATE_OWORD_1(oword, FRF_AZ_TX_PACE, pace_val);
 858         EFX_BAR_TBL_WRITEO(enp, FR_AZ_TX_PACE_TBL, etp->et_index,
 859             &oword, B_TRUE);
 860
 861         return (0);
 862
 863 fail1:
 864         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 865
 866         return (rc);
 867 }
 868
 869 static  __checkReturn   efx_rc_t
 870 siena_tx_qflush(
 871         __in            efx_txq_t *etp)
 872 {
 873         efx_nic_t *enp = etp->et_enp;
 874         efx_oword_t oword;
 875         uint32_t label;
 876
 877         efx_tx_qpace(etp, 0);
 878
 879         label = etp->et_index;
 880
 881         /* Flush the queue */
 882         EFX_POPULATE_OWORD_2(oword, FRF_AZ_TX_FLUSH_DESCQ_CMD, 1,
 883             FRF_AZ_TX_FLUSH_DESCQ, label);
 884         EFX_BAR_WRITEO(enp, FR_AZ_TX_FLUSH_DESCQ_REG, &oword);
 885
 886         return (0);
 887 }
 888
 889 static          void
 890 siena_tx_qenable(
 891         __in    efx_txq_t *etp)
 892 {
 893         efx_nic_t *enp = etp->et_enp;
 894         efx_oword_t oword;
 895
 896         EFX_BAR_TBL_READO(enp, FR_AZ_TX_DESC_PTR_TBL,
 897                             etp->et_index, &oword, B_TRUE);
 898
 899         EFSYS_PROBE5(tx_descq_ptr, unsigned int, etp->et_index,
 900             uint32_t, EFX_OWORD_FIELD(oword, EFX_DWORD_3),
 901             uint32_t, EFX_OWORD_FIELD(oword, EFX_DWORD_2),
 902             uint32_t, EFX_OWORD_FIELD(oword, EFX_DWORD_1),
 903             uint32_t, EFX_OWORD_FIELD(oword, EFX_DWORD_0));
 904
 905         EFX_SET_OWORD_FIELD(oword, FRF_AZ_TX_DC_HW_RPTR, 0);
 906         EFX_SET_OWORD_FIELD(oword, FRF_AZ_TX_DESCQ_HW_RPTR, 0);
 907         EFX_SET_OWORD_FIELD(oword, FRF_AZ_TX_DESCQ_EN, 1);
 908
 909         EFX_BAR_TBL_WRITEO(enp, FR_AZ_TX_DESC_PTR_TBL,
 910                             etp->et_index, &oword, B_TRUE);
 911 }
 912
 913 static  __checkReturn   efx_rc_t
 914 siena_tx_qcreate(
 915         __in            efx_nic_t *enp,
 916         __in            unsigned int index,
 917         __in            unsigned int label,
 918         __in            efsys_mem_t *esmp,
 919         __in            size_t ndescs,
 920         __in            uint32_t id,
 921         __in            uint16_t flags,
 922         __in            efx_evq_t *eep,
 923         __in            efx_txq_t *etp,
 924         __out           unsigned int *addedp)
 925 {
 926         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
 927         efx_oword_t oword;
 928         uint32_t size;
 929         uint16_t inner_csum;
 930         efx_rc_t rc;
 931
 932         _NOTE(ARGUNUSED(esmp))
 933
 934         EFX_STATIC_ASSERT(EFX_EV_TX_NLABELS ==
 935             (1 << FRF_AZ_TX_DESCQ_LABEL_WIDTH));
 936         EFSYS_ASSERT3U(label, <, EFX_EV_TX_NLABELS);
 937
 938         EFSYS_ASSERT(ISP2(encp->enc_txq_max_ndescs));
 939         EFX_STATIC_ASSERT(ISP2(EFX_TXQ_MINNDESCS));
 940
 941         if (!ISP2(ndescs) ||
 942             (ndescs < EFX_TXQ_MINNDESCS) || (ndescs > EFX_EVQ_MAXNEVS)) {
 943                 rc = EINVAL;
 944                 goto fail1;
 945         }
 946         if (index >= encp->enc_txq_limit) {
 947                 rc = EINVAL;
 948                 goto fail2;
 949         }
 950         for (size = 0;
 951             (1 << size) <= (int)(encp->enc_txq_max_ndescs / EFX_TXQ_MINNDESCS);
 952             size++)
 953                 if ((1 << size) == (int)(ndescs / EFX_TXQ_MINNDESCS))
 954                         break;
 955         if (id + (1 << size) >= encp->enc_buftbl_limit) {
 956                 rc = EINVAL;
 957                 goto fail3;
 958         }
 959
 960         inner_csum = EFX_TXQ_CKSUM_INNER_IPV4 | EFX_TXQ_CKSUM_INNER_TCPUDP;
 961         if ((flags & inner_csum) != 0) {
 962                 rc = EINVAL;
 963                 goto fail4;
 964         }
 965
 966         /* Set up the new descriptor queue */
 967         *addedp = 0;
 968
 969         EFX_POPULATE_OWORD_6(oword,
 970             FRF_AZ_TX_DESCQ_BUF_BASE_ID, id,
 971             FRF_AZ_TX_DESCQ_EVQ_ID, eep->ee_index,
 972             FRF_AZ_TX_DESCQ_OWNER_ID, 0,
 973             FRF_AZ_TX_DESCQ_LABEL, label,
 974             FRF_AZ_TX_DESCQ_SIZE, size,
 975             FRF_AZ_TX_DESCQ_TYPE, 0);
 976
 977         EFX_SET_OWORD_FIELD(oword, FRF_BZ_TX_NON_IP_DROP_DIS, 1);
 978         EFX_SET_OWORD_FIELD(oword, FRF_BZ_TX_IP_CHKSM_DIS,
 979             (flags & EFX_TXQ_CKSUM_IPV4) ? 0 : 1);
 980         EFX_SET_OWORD_FIELD(oword, FRF_BZ_TX_TCP_CHKSM_DIS,
 981             (flags & EFX_TXQ_CKSUM_TCPUDP) ? 0 : 1);
 982
 983         EFX_BAR_TBL_WRITEO(enp, FR_AZ_TX_DESC_PTR_TBL,
 984             etp->et_index, &oword, B_TRUE);
 985
 986         return (0);
 987
 988 fail4:
 989         EFSYS_PROBE(fail4);
 990 fail3:
 991         EFSYS_PROBE(fail3);
 992 fail2:
 993         EFSYS_PROBE(fail2);
 994 fail1:
 995         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 996
 997         return (rc);
 998 }
 999
1000         __checkReturn           efx_rc_t
1001 siena_tx_qdesc_post(
1002         __in                    efx_txq_t *etp,
1003         __in_ecount(ndescs)     efx_desc_t *ed,
1004         __in                    unsigned int ndescs,
1005         __in                    unsigned int completed,
1006         __inout                 unsigned int *addedp)
1007 {
1008         unsigned int added = *addedp;
1009         unsigned int i;
1010         efx_rc_t rc;
1011
1012         if (added - completed + ndescs > EFX_TXQ_LIMIT(etp->et_mask + 1)) {
1013                 rc = ENOSPC;
1014                 goto fail1;
1015         }
1016
1017         for (i = 0; i < ndescs; i++) {
1018                 efx_desc_t *edp = &ed[i];
1019                 unsigned int id;
1020                 size_t offset;
1021
1022                 id = added++ & etp->et_mask;
1023                 offset = id * sizeof (efx_desc_t);
1024
1025                 EFSYS_MEM_WRITEQ(etp->et_esmp, offset, &edp->ed_eq);
1026         }
1027
1028         EFSYS_PROBE3(tx_desc_post, unsigned int, etp->et_index,
1029                     unsigned int, added, unsigned int, ndescs);
1030
1031         EFX_TX_QSTAT_INCR(etp, TX_POST);
1032
1033         *addedp = added;
1034         return (0);
1035
1036 fail1:
1037         EFSYS_PROBE1(fail1, efx_rc_t, rc);
1038         return (rc);
1039 }
1040
1041         void
1042 siena_tx_qdesc_dma_create(
1043         __in    efx_txq_t *etp,
1044         __in    efsys_dma_addr_t addr,
1045         __in    size_t size,
1046         __in    boolean_t eop,
1047         __out   efx_desc_t *edp)
1048 {
1049         /*
1050          * Fragments must not span 4k boundaries.
1051          * Here it is a stricter requirement than the maximum length.
1052          */
1053         EFSYS_ASSERT(P2ROUNDUP(addr + 1,
1054             etp->et_enp->en_nic_cfg.enc_tx_dma_desc_boundary) >= addr + size);
1055
1056         EFSYS_PROBE4(tx_desc_dma_create, unsigned int, etp->et_index,
1057                     efsys_dma_addr_t, addr,
1058                     size_t, size, boolean_t, eop);
1059
1060         EFX_POPULATE_QWORD_4(edp->ed_eq,
1061                             FSF_AZ_TX_KER_CONT, eop ? 0 : 1,
1062                             FSF_AZ_TX_KER_BYTE_COUNT, (uint32_t)size,
1063                             FSF_AZ_TX_KER_BUF_ADDR_DW0,
1064                             (uint32_t)(addr & 0xffffffff),
1065                             FSF_AZ_TX_KER_BUF_ADDR_DW1,
1066                             (uint32_t)(addr >> 32));
1067 }
1068
1069 #endif /* EFSYS_OPT_SIENA */
1070
1071 #if EFSYS_OPT_QSTATS
1072 #if EFSYS_OPT_NAMES
1073 /* START MKCONFIG GENERATED EfxTransmitQueueStatNamesBlock 2866874ecd7a363b */
1074 static const char * const __efx_tx_qstat_name[] = {
1075         "post",
1076         "post_pio",
1077 };
1078 /* END MKCONFIG GENERATED EfxTransmitQueueStatNamesBlock */
1079
1080                 const char *
1081 efx_tx_qstat_name(
1082         __in    efx_nic_t *enp,
1083         __in    unsigned int id)
1084 {
1085         _NOTE(ARGUNUSED(enp))
1086         EFSYS_ASSERT3U(enp->en_magic, ==, EFX_NIC_MAGIC);
1087         EFSYS_ASSERT3U(id, <, TX_NQSTATS);
1088
1089         return (__efx_tx_qstat_name[id]);
1090 }
1091 #endif  /* EFSYS_OPT_NAMES */
1092 #endif /* EFSYS_OPT_QSTATS */
1093
1094 #if EFSYS_OPT_SIENA
1095
1096 #if EFSYS_OPT_QSTATS
1097 static                                  void
1098 siena_tx_qstats_update(
1099         __in                            efx_txq_t *etp,
1100         __inout_ecount(TX_NQSTATS)      efsys_stat_t *stat)
1101 {
1102         unsigned int id;
1103
1104         for (id = 0; id < TX_NQSTATS; id++) {
1105                 efsys_stat_t *essp = &stat[id];
1106
1107                 EFSYS_STAT_INCR(essp, etp->et_stat[id]);
1108                 etp->et_stat[id] = 0;
1109         }
1110 }
1111 #endif  /* EFSYS_OPT_QSTATS */
1112
1113 static          void
1114 siena_tx_qdestroy(
1115         __in    efx_txq_t *etp)
1116 {
1117         efx_nic_t *enp = etp->et_enp;
1118         efx_oword_t oword;
1119
1120         /* Purge descriptor queue */
1121         EFX_ZERO_OWORD(oword);
1122
1123         EFX_BAR_TBL_WRITEO(enp, FR_AZ_TX_DESC_PTR_TBL,
1124                             etp->et_index, &oword, B_TRUE);
1125 }
1126
1127 static          void
1128 siena_tx_fini(
1129         __in    efx_nic_t *enp)
1130 {
1131         _NOTE(ARGUNUSED(enp))
1132 }
1133
1134 #endif /* EFSYS_OPT_SIENA */