drivers/net/sfc/base/hunt_nic.c

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  *
   3  * Copyright (c) 2012-2018 Solarflare Communications Inc.
   4  * All rights reserved.
   5  */
   6
   7 #include "efx.h"
   8 #include "efx_impl.h"
   9 #if EFSYS_OPT_MON_MCDI
  10 #include "mcdi_mon.h"
  11 #endif
  12
  13 #if EFSYS_OPT_HUNTINGTON
  14
  15 #include "ef10_tlv_layout.h"
  16
  17 static  __checkReturn   efx_rc_t
  18 hunt_nic_get_required_pcie_bandwidth(
  19         __in            efx_nic_t *enp,
  20         __out           uint32_t *bandwidth_mbpsp)
  21 {
  22         uint32_t port_modes;
  23         uint32_t max_port_mode;
  24         uint32_t bandwidth;
  25         efx_rc_t rc;
  26
  27         /*
  28          * On Huntington, the firmware may not give us the current port mode, so
  29          * we need to go by the set of available port modes and assume the most
  30          * capable mode is in use.
  31          */
  32
  33         if ((rc = efx_mcdi_get_port_modes(enp, &port_modes, NULL)) != 0) {
  34                 /* No port mode info available */
  35                 bandwidth = 0;
  36                 goto out;
  37         }
  38
  39         if (port_modes & (1 << TLV_PORT_MODE_40G_40G)) {
  40                 /*
  41                  * This needs the full PCIe bandwidth (and could use
  42                  * more) - roughly 64 Gbit/s for 8 lanes of Gen3.
  43                  */
  44                 if ((rc = efx_nic_calculate_pcie_link_bandwidth(8,
  45                             EFX_PCIE_LINK_SPEED_GEN3, &bandwidth)) != 0)
  46                         goto fail1;
  47         } else {
  48                 if (port_modes & (1 << TLV_PORT_MODE_40G)) {
  49                         max_port_mode = TLV_PORT_MODE_40G;
  50                 } else if (port_modes & (1 << TLV_PORT_MODE_10G_10G_10G_10G)) {
  51                         max_port_mode = TLV_PORT_MODE_10G_10G_10G_10G;
  52                 } else {
  53                         /* Assume two 10G ports */
  54                         max_port_mode = TLV_PORT_MODE_10G_10G;
  55                 }
  56
  57                 if ((rc = ef10_nic_get_port_mode_bandwidth(max_port_mode,
  58                                                             &bandwidth)) != 0)
  59                         goto fail2;
  60         }
  61
  62 out:
  63         *bandwidth_mbpsp = bandwidth;
  64
  65         return (0);
  66
  67 fail2:
  68         EFSYS_PROBE(fail2);
  69 fail1:
  70         EFSYS_PROBE1(fail1, efx_rc_t, rc);
  71
  72         return (rc);
  73 }
  74
  75         __checkReturn   efx_rc_t
  76 hunt_board_cfg(
  77         __in            efx_nic_t *enp)
  78 {
  79         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
  80         efx_port_t *epp = &(enp->en_port);
  81         uint32_t mask;
  82         uint32_t flags;
  83         uint32_t sysclk, dpcpu_clk;
  84         uint32_t base, nvec;
  85         uint32_t bandwidth;
  86         efx_rc_t rc;
  87
  88         /* Huntington has a fixed 8Kbyte VI window size */
  89         EFX_STATIC_ASSERT(ER_DZ_EVQ_RPTR_REG_STEP       == 8192);
  90         EFX_STATIC_ASSERT(ER_DZ_EVQ_TMR_REG_STEP        == 8192);
  91         EFX_STATIC_ASSERT(ER_DZ_RX_DESC_UPD_REG_STEP    == 8192);
  92         EFX_STATIC_ASSERT(ER_DZ_TX_DESC_UPD_REG_STEP    == 8192);
  93         EFX_STATIC_ASSERT(ER_DZ_TX_PIOBUF_STEP          == 8192);
  94
  95         EFX_STATIC_ASSERT(1U << EFX_VI_WINDOW_SHIFT_8K  == 8192);
  96         encp->enc_vi_window_shift = EFX_VI_WINDOW_SHIFT_8K;
  97
  98         /*
  99          * Enable firmware workarounds for hardware errata.
 100          * Expected responses are:
 101          *  - 0 (zero):
 102          *      Success: workaround enabled or disabled as requested.
 103          *  - MC_CMD_ERR_ENOSYS (reported as ENOTSUP):
 104          *      Firmware does not support the MC_CMD_WORKAROUND request.
 105          *      (assume that the workaround is not supported).
 106          *  - MC_CMD_ERR_ENOENT (reported as ENOENT):
 107          *      Firmware does not support the requested workaround.
 108          *  - MC_CMD_ERR_EPERM  (reported as EACCES):
 109          *      Unprivileged function cannot enable/disable workarounds.
 110          *
 111          * See efx_mcdi_request_errcode() for MCDI error translations.
 112          */
 113
 114         /*
 115          * If the bug35388 workaround is enabled, then use an indirect access
 116          * method to avoid unsafe EVQ writes.
 117          */
 118         rc = efx_mcdi_set_workaround(enp, MC_CMD_WORKAROUND_BUG35388, B_TRUE,
 119             NULL);
 120         if ((rc == 0) || (rc == EACCES))
 121                 encp->enc_bug35388_workaround = B_TRUE;
 122         else if ((rc == ENOTSUP) || (rc == ENOENT))
 123                 encp->enc_bug35388_workaround = B_FALSE;
 124         else
 125                 goto fail1;
 126
 127         /*
 128          * If the bug41750 workaround is enabled, then do not test interrupts,
 129          * as the test will fail (seen with Greenport controllers).
 130          */
 131         rc = efx_mcdi_set_workaround(enp, MC_CMD_WORKAROUND_BUG41750, B_TRUE,
 132             NULL);
 133         if (rc == 0) {
 134                 encp->enc_bug41750_workaround = B_TRUE;
 135         } else if (rc == EACCES) {
 136                 /* Assume a controller with 40G ports needs the workaround. */
 137                 if (epp->ep_default_adv_cap_mask & EFX_PHY_CAP_40000FDX)
 138                         encp->enc_bug41750_workaround = B_TRUE;
 139                 else
 140                         encp->enc_bug41750_workaround = B_FALSE;
 141         } else if ((rc == ENOTSUP) || (rc == ENOENT)) {
 142                 encp->enc_bug41750_workaround = B_FALSE;
 143         } else {
 144                 goto fail2;
 145         }
 146         if (EFX_PCI_FUNCTION_IS_VF(encp)) {
 147                 /* Interrupt testing does not work for VFs. See bug50084. */
 148                 encp->enc_bug41750_workaround = B_TRUE;
 149         }
 150
 151         /*
 152          * If the bug26807 workaround is enabled, then firmware has enabled
 153          * support for chained multicast filters. Firmware will reset (FLR)
 154          * functions which have filters in the hardware filter table when the
 155          * workaround is enabled/disabled.
 156          *
 157          * We must recheck if the workaround is enabled after inserting the
 158          * first hardware filter, in case it has been changed since this check.
 159          */
 160         rc = efx_mcdi_set_workaround(enp, MC_CMD_WORKAROUND_BUG26807,
 161             B_TRUE, &flags);
 162         if (rc == 0) {
 163                 encp->enc_bug26807_workaround = B_TRUE;
 164                 if (flags & (1 << MC_CMD_WORKAROUND_EXT_OUT_FLR_DONE_LBN)) {
 165                         /*
 166                          * Other functions had installed filters before the
 167                          * workaround was enabled, and they have been reset
 168                          * by firmware.
 169                          */
 170                         EFSYS_PROBE(bug26807_workaround_flr_done);
 171                         /* FIXME: bump MC warm boot count ? */
 172                 }
 173         } else if (rc == EACCES) {
 174                 /*
 175                  * Unprivileged functions cannot enable the workaround in older
 176                  * firmware.
 177                  */
 178                 encp->enc_bug26807_workaround = B_FALSE;
 179         } else if ((rc == ENOTSUP) || (rc == ENOENT)) {
 180                 encp->enc_bug26807_workaround = B_FALSE;
 181         } else {
 182                 goto fail3;
 183         }
 184
 185         /* Get clock frequencies (in MHz). */
 186         if ((rc = efx_mcdi_get_clock(enp, &sysclk, &dpcpu_clk)) != 0)
 187                 goto fail4;
 188
 189         /*
 190          * The Huntington timer quantum is 1536 sysclk cycles, documented for
 191          * the EV_TMR_VAL field of EV_TIMER_TBL. Scale for MHz and ns units.
 192          */
 193         encp->enc_evq_timer_quantum_ns = 1536000UL / sysclk; /* 1536 cycles */
 194         if (encp->enc_bug35388_workaround) {
 195                 encp->enc_evq_timer_max_us = (encp->enc_evq_timer_quantum_ns <<
 196                 ERF_DD_EVQ_IND_TIMER_VAL_WIDTH) / 1000;
 197         } else {
 198                 encp->enc_evq_timer_max_us = (encp->enc_evq_timer_quantum_ns <<
 199                 FRF_CZ_TC_TIMER_VAL_WIDTH) / 1000;
 200         }
 201
 202         encp->enc_bug61265_workaround = B_FALSE; /* Medford only */
 203
 204         /* Alignment for receive packet DMA buffers */
 205         encp->enc_rx_buf_align_start = 1;
 206         encp->enc_rx_buf_align_end = 64; /* RX DMA end padding */
 207
 208         encp->enc_tx_dma_desc_size_max = EFX_MASK32(ESF_DZ_RX_KER_BYTE_CNT);
 209         /* No boundary crossing limits */
 210         encp->enc_tx_dma_desc_boundary = 0;
 211
 212         /*
 213          * Set resource limits for MC_CMD_ALLOC_VIS. Note that we cannot use
 214          * MC_CMD_GET_RESOURCE_LIMITS here as that reports the available
 215          * resources (allocated to this PCIe function), which is zero until
 216          * after we have allocated VIs.
 217          */
 218         encp->enc_evq_limit = 1024;
 219         encp->enc_rxq_limit = EFX_RXQ_LIMIT_TARGET;
 220         encp->enc_txq_limit = EFX_TXQ_LIMIT_TARGET;
 221
 222         /*
 223          * The workaround for bug35388 uses the top bit of transmit queue
 224          * descriptor writes, preventing the use of 4096 descriptor TXQs.
 225          */
 226         encp->enc_txq_max_ndescs = encp->enc_bug35388_workaround ? 2048 : 4096;
 227
 228         encp->enc_buftbl_limit = 0xFFFFFFFF;
 229
 230         EFX_STATIC_ASSERT(HUNT_PIOBUF_NBUFS <= EF10_MAX_PIOBUF_NBUFS);
 231         encp->enc_piobuf_limit = HUNT_PIOBUF_NBUFS;
 232         encp->enc_piobuf_size = HUNT_PIOBUF_SIZE;
 233         encp->enc_piobuf_min_alloc_size = HUNT_MIN_PIO_ALLOC_SIZE;
 234
 235         /*
 236          * Get the current privilege mask. Note that this may be modified
 237          * dynamically, so this value is informational only. DO NOT use
 238          * the privilege mask to check for sufficient privileges, as that
 239          * can result in time-of-check/time-of-use bugs.
 240          */
 241         if ((rc = ef10_get_privilege_mask(enp, &mask)) != 0)
 242                 goto fail5;
 243         encp->enc_privilege_mask = mask;
 244
 245         /* Get interrupt vector limits */
 246         if ((rc = efx_mcdi_get_vector_cfg(enp, &base, &nvec, NULL)) != 0) {
 247                 if (EFX_PCI_FUNCTION_IS_PF(encp))
 248                         goto fail6;
 249
 250                 /* Ignore error (cannot query vector limits from a VF). */
 251                 base = 0;
 252                 nvec = 1024;
 253         }
 254         encp->enc_intr_vec_base = base;
 255         encp->enc_intr_limit = nvec;
 256
 257         /*
 258          * Maximum number of bytes into the frame the TCP header can start for
 259          * firmware assisted TSO to work.
 260          */
 261         encp->enc_tx_tso_tcp_header_offset_limit = EF10_TCP_HEADER_OFFSET_LIMIT;
 262
 263         if ((rc = hunt_nic_get_required_pcie_bandwidth(enp, &bandwidth)) != 0)
 264                 goto fail7;
 265         encp->enc_required_pcie_bandwidth_mbps = bandwidth;
 266
 267         /* All Huntington devices have a PCIe Gen3, 8 lane connector */
 268         encp->enc_max_pcie_link_gen = EFX_PCIE_LINK_SPEED_GEN3;
 269
 270         return (0);
 271
 272 fail7:
 273         EFSYS_PROBE(fail7);
 274 fail6:
 275         EFSYS_PROBE(fail6);
 276 fail5:
 277         EFSYS_PROBE(fail5);
 278 fail4:
 279         EFSYS_PROBE(fail4);
 280 fail3:
 281         EFSYS_PROBE(fail3);
 282 fail2:
 283         EFSYS_PROBE(fail2);
 284 fail1:
 285         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 286
 287         return (rc);
 288 }
 289
 290
 291 #endif  /* EFSYS_OPT_HUNTINGTON */