drivers/net/sfc/base/hunt_nic.c

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  *
   3  * Copyright (c) 2012-2018 Solarflare Communications Inc.
   4  * All rights reserved.
   5  */
   6
   7 #include "efx.h"
   8 #include "efx_impl.h"
   9 #if EFSYS_OPT_MON_MCDI
  10 #include "mcdi_mon.h"
  11 #endif
  12
  13 #if EFSYS_OPT_HUNTINGTON
  14
  15 #include "ef10_tlv_layout.h"
  16
  17 static  __checkReturn   efx_rc_t
  18 hunt_nic_get_required_pcie_bandwidth(
  19         __in            efx_nic_t *enp,
  20         __out           uint32_t *bandwidth_mbpsp)
  21 {
  22         uint32_t port_modes;
  23         uint32_t max_port_mode;
  24         uint32_t bandwidth;
  25         efx_rc_t rc;
  26
  27         /*
  28          * On Huntington, the firmware may not give us the current port mode, so
  29          * we need to go by the set of available port modes and assume the most
  30          * capable mode is in use.
  31          */
  32
  33         if ((rc = efx_mcdi_get_port_modes(enp, &port_modes, NULL)) != 0) {
  34                 /* No port mode info available */
  35                 bandwidth = 0;
  36                 goto out;
  37         }
  38
  39         if (port_modes & (1 << TLV_PORT_MODE_40G_40G)) {
  40                 /*
  41                  * This needs the full PCIe bandwidth (and could use
  42                  * more) - roughly 64 Gbit/s for 8 lanes of Gen3.
  43                  */
  44                 if ((rc = efx_nic_calculate_pcie_link_bandwidth(8,
  45                             EFX_PCIE_LINK_SPEED_GEN3, &bandwidth)) != 0)
  46                         goto fail1;
  47         } else {
  48                 if (port_modes & (1 << TLV_PORT_MODE_40G)) {
  49                         max_port_mode = TLV_PORT_MODE_40G;
  50                 } else if (port_modes & (1 << TLV_PORT_MODE_10G_10G_10G_10G)) {
  51                         max_port_mode = TLV_PORT_MODE_10G_10G_10G_10G;
  52                 } else {
  53                         /* Assume two 10G ports */
  54                         max_port_mode = TLV_PORT_MODE_10G_10G;
  55                 }
  56
  57                 if ((rc = ef10_nic_get_port_mode_bandwidth(max_port_mode,
  58                                                             &bandwidth)) != 0)
  59                         goto fail2;
  60         }
  61
  62 out:
  63         *bandwidth_mbpsp = bandwidth;
  64
  65         return (0);
  66
  67 fail2:
  68         EFSYS_PROBE(fail2);
  69 fail1:
  70         EFSYS_PROBE1(fail1, efx_rc_t, rc);
  71
  72         return (rc);
  73 }
  74
  75         __checkReturn   efx_rc_t
  76 hunt_board_cfg(
  77         __in            efx_nic_t *enp)
  78 {
  79         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
  80         uint8_t mac_addr[6] = { 0 };
  81         uint32_t board_type = 0;
  82         ef10_link_state_t els;
  83         efx_port_t *epp = &(enp->en_port);
  84         uint32_t mask;
  85         uint32_t flags;
  86         uint32_t sysclk, dpcpu_clk;
  87         uint32_t base, nvec;
  88         uint32_t bandwidth;
  89         efx_rc_t rc;
  90
  91         /* Huntington has a fixed 8Kbyte VI window size */
  92         EFX_STATIC_ASSERT(ER_DZ_EVQ_RPTR_REG_STEP       == 8192);
  93         EFX_STATIC_ASSERT(ER_DZ_EVQ_TMR_REG_STEP        == 8192);
  94         EFX_STATIC_ASSERT(ER_DZ_RX_DESC_UPD_REG_STEP    == 8192);
  95         EFX_STATIC_ASSERT(ER_DZ_TX_DESC_UPD_REG_STEP    == 8192);
  96         EFX_STATIC_ASSERT(ER_DZ_TX_PIOBUF_STEP          == 8192);
  97
  98         EFX_STATIC_ASSERT(1U << EFX_VI_WINDOW_SHIFT_8K  == 8192);
  99         encp->enc_vi_window_shift = EFX_VI_WINDOW_SHIFT_8K;
 100
 101         /* MAC address for this function */
 102         if (EFX_PCI_FUNCTION_IS_PF(encp)) {
 103                 rc = efx_mcdi_get_mac_address_pf(enp, mac_addr);
 104                 if ((rc == 0) && (mac_addr[0] & 0x02)) {
 105                         /*
 106                          * If the static config does not include a global MAC
 107                          * address pool then the board may return a locally
 108                          * administered MAC address (this should only happen on
 109                          * incorrectly programmed boards).
 110                          */
 111                         rc = EINVAL;
 112                 }
 113         } else {
 114                 rc = efx_mcdi_get_mac_address_vf(enp, mac_addr);
 115         }
 116         if (rc != 0)
 117                 goto fail1;
 118
 119         EFX_MAC_ADDR_COPY(encp->enc_mac_addr, mac_addr);
 120
 121         /* Board configuration */
 122         rc = efx_mcdi_get_board_cfg(enp, &board_type, NULL, NULL);
 123         if (rc != 0) {
 124                 /* Unprivileged functions may not be able to read board cfg */
 125                 if (rc == EACCES)
 126                         board_type = 0;
 127                 else
 128                         goto fail2;
 129         }
 130
 131         encp->enc_board_type = board_type;
 132         encp->enc_clk_mult = 1; /* not used for Huntington */
 133
 134         /* Fill out fields in enp->en_port and enp->en_nic_cfg from MCDI */
 135         if ((rc = efx_mcdi_get_phy_cfg(enp)) != 0)
 136                 goto fail3;
 137
 138         /* Obtain the default PHY advertised capabilities */
 139         if ((rc = ef10_phy_get_link(enp, &els)) != 0)
 140                 goto fail4;
 141         epp->ep_default_adv_cap_mask = els.els_adv_cap_mask;
 142         epp->ep_adv_cap_mask = els.els_adv_cap_mask;
 143
 144         /*
 145          * Enable firmware workarounds for hardware errata.
 146          * Expected responses are:
 147          *  - 0 (zero):
 148          *      Success: workaround enabled or disabled as requested.
 149          *  - MC_CMD_ERR_ENOSYS (reported as ENOTSUP):
 150          *      Firmware does not support the MC_CMD_WORKAROUND request.
 151          *      (assume that the workaround is not supported).
 152          *  - MC_CMD_ERR_ENOENT (reported as ENOENT):
 153          *      Firmware does not support the requested workaround.
 154          *  - MC_CMD_ERR_EPERM  (reported as EACCES):
 155          *      Unprivileged function cannot enable/disable workarounds.
 156          *
 157          * See efx_mcdi_request_errcode() for MCDI error translations.
 158          */
 159
 160         /*
 161          * If the bug35388 workaround is enabled, then use an indirect access
 162          * method to avoid unsafe EVQ writes.
 163          */
 164         rc = efx_mcdi_set_workaround(enp, MC_CMD_WORKAROUND_BUG35388, B_TRUE,
 165             NULL);
 166         if ((rc == 0) || (rc == EACCES))
 167                 encp->enc_bug35388_workaround = B_TRUE;
 168         else if ((rc == ENOTSUP) || (rc == ENOENT))
 169                 encp->enc_bug35388_workaround = B_FALSE;
 170         else
 171                 goto fail5;
 172
 173         /*
 174          * If the bug41750 workaround is enabled, then do not test interrupts,
 175          * as the test will fail (seen with Greenport controllers).
 176          */
 177         rc = efx_mcdi_set_workaround(enp, MC_CMD_WORKAROUND_BUG41750, B_TRUE,
 178             NULL);
 179         if (rc == 0) {
 180                 encp->enc_bug41750_workaround = B_TRUE;
 181         } else if (rc == EACCES) {
 182                 /* Assume a controller with 40G ports needs the workaround. */
 183                 if (epp->ep_default_adv_cap_mask & EFX_PHY_CAP_40000FDX)
 184                         encp->enc_bug41750_workaround = B_TRUE;
 185                 else
 186                         encp->enc_bug41750_workaround = B_FALSE;
 187         } else if ((rc == ENOTSUP) || (rc == ENOENT)) {
 188                 encp->enc_bug41750_workaround = B_FALSE;
 189         } else {
 190                 goto fail6;
 191         }
 192         if (EFX_PCI_FUNCTION_IS_VF(encp)) {
 193                 /* Interrupt testing does not work for VFs. See bug50084. */
 194                 encp->enc_bug41750_workaround = B_TRUE;
 195         }
 196
 197         /*
 198          * If the bug26807 workaround is enabled, then firmware has enabled
 199          * support for chained multicast filters. Firmware will reset (FLR)
 200          * functions which have filters in the hardware filter table when the
 201          * workaround is enabled/disabled.
 202          *
 203          * We must recheck if the workaround is enabled after inserting the
 204          * first hardware filter, in case it has been changed since this check.
 205          */
 206         rc = efx_mcdi_set_workaround(enp, MC_CMD_WORKAROUND_BUG26807,
 207             B_TRUE, &flags);
 208         if (rc == 0) {
 209                 encp->enc_bug26807_workaround = B_TRUE;
 210                 if (flags & (1 << MC_CMD_WORKAROUND_EXT_OUT_FLR_DONE_LBN)) {
 211                         /*
 212                          * Other functions had installed filters before the
 213                          * workaround was enabled, and they have been reset
 214                          * by firmware.
 215                          */
 216                         EFSYS_PROBE(bug26807_workaround_flr_done);
 217                         /* FIXME: bump MC warm boot count ? */
 218                 }
 219         } else if (rc == EACCES) {
 220                 /*
 221                  * Unprivileged functions cannot enable the workaround in older
 222                  * firmware.
 223                  */
 224                 encp->enc_bug26807_workaround = B_FALSE;
 225         } else if ((rc == ENOTSUP) || (rc == ENOENT)) {
 226                 encp->enc_bug26807_workaround = B_FALSE;
 227         } else {
 228                 goto fail7;
 229         }
 230
 231         /* Get clock frequencies (in MHz). */
 232         if ((rc = efx_mcdi_get_clock(enp, &sysclk, &dpcpu_clk)) != 0)
 233                 goto fail8;
 234
 235         /*
 236          * The Huntington timer quantum is 1536 sysclk cycles, documented for
 237          * the EV_TMR_VAL field of EV_TIMER_TBL. Scale for MHz and ns units.
 238          */
 239         encp->enc_evq_timer_quantum_ns = 1536000UL / sysclk; /* 1536 cycles */
 240         if (encp->enc_bug35388_workaround) {
 241                 encp->enc_evq_timer_max_us = (encp->enc_evq_timer_quantum_ns <<
 242                 ERF_DD_EVQ_IND_TIMER_VAL_WIDTH) / 1000;
 243         } else {
 244                 encp->enc_evq_timer_max_us = (encp->enc_evq_timer_quantum_ns <<
 245                 FRF_CZ_TC_TIMER_VAL_WIDTH) / 1000;
 246         }
 247
 248         encp->enc_bug61265_workaround = B_FALSE; /* Medford only */
 249
 250         /* Check capabilities of running datapath firmware */
 251         if ((rc = ef10_get_datapath_caps(enp)) != 0)
 252                 goto fail9;
 253
 254         /* Alignment for receive packet DMA buffers */
 255         encp->enc_rx_buf_align_start = 1;
 256         encp->enc_rx_buf_align_end = 64; /* RX DMA end padding */
 257
 258         /* Alignment for WPTR updates */
 259         encp->enc_rx_push_align = EF10_RX_WPTR_ALIGN;
 260
 261         /*
 262          * Maximum number of exclusive RSS contexts which can be allocated. The
 263          * hardware supports 64, but 6 are reserved for shared contexts. They
 264          * are a global resource so not all may be available.
 265          */
 266         encp->enc_rx_scale_max_exclusive_contexts = 58;
 267
 268         encp->enc_tx_dma_desc_size_max = EFX_MASK32(ESF_DZ_RX_KER_BYTE_CNT);
 269         /* No boundary crossing limits */
 270         encp->enc_tx_dma_desc_boundary = 0;
 271
 272         /*
 273          * Set resource limits for MC_CMD_ALLOC_VIS. Note that we cannot use
 274          * MC_CMD_GET_RESOURCE_LIMITS here as that reports the available
 275          * resources (allocated to this PCIe function), which is zero until
 276          * after we have allocated VIs.
 277          */
 278         encp->enc_evq_limit = 1024;
 279         encp->enc_rxq_limit = EFX_RXQ_LIMIT_TARGET;
 280         encp->enc_txq_limit = EFX_TXQ_LIMIT_TARGET;
 281
 282         /*
 283          * The workaround for bug35388 uses the top bit of transmit queue
 284          * descriptor writes, preventing the use of 4096 descriptor TXQs.
 285          */
 286         encp->enc_txq_max_ndescs = encp->enc_bug35388_workaround ? 2048 : 4096;
 287
 288         encp->enc_buftbl_limit = 0xFFFFFFFF;
 289
 290         EFX_STATIC_ASSERT(HUNT_PIOBUF_NBUFS <= EF10_MAX_PIOBUF_NBUFS);
 291         encp->enc_piobuf_limit = HUNT_PIOBUF_NBUFS;
 292         encp->enc_piobuf_size = HUNT_PIOBUF_SIZE;
 293         encp->enc_piobuf_min_alloc_size = HUNT_MIN_PIO_ALLOC_SIZE;
 294
 295         /*
 296          * Get the current privilege mask. Note that this may be modified
 297          * dynamically, so this value is informational only. DO NOT use
 298          * the privilege mask to check for sufficient privileges, as that
 299          * can result in time-of-check/time-of-use bugs.
 300          */
 301         if ((rc = ef10_get_privilege_mask(enp, &mask)) != 0)
 302                 goto fail10;
 303         encp->enc_privilege_mask = mask;
 304
 305         /* Get interrupt vector limits */
 306         if ((rc = efx_mcdi_get_vector_cfg(enp, &base, &nvec, NULL)) != 0) {
 307                 if (EFX_PCI_FUNCTION_IS_PF(encp))
 308                         goto fail11;
 309
 310                 /* Ignore error (cannot query vector limits from a VF). */
 311                 base = 0;
 312                 nvec = 1024;
 313         }
 314         encp->enc_intr_vec_base = base;
 315         encp->enc_intr_limit = nvec;
 316
 317         /*
 318          * Maximum number of bytes into the frame the TCP header can start for
 319          * firmware assisted TSO to work.
 320          */
 321         encp->enc_tx_tso_tcp_header_offset_limit = EF10_TCP_HEADER_OFFSET_LIMIT;
 322
 323         if ((rc = hunt_nic_get_required_pcie_bandwidth(enp, &bandwidth)) != 0)
 324                 goto fail12;
 325         encp->enc_required_pcie_bandwidth_mbps = bandwidth;
 326
 327         /* All Huntington devices have a PCIe Gen3, 8 lane connector */
 328         encp->enc_max_pcie_link_gen = EFX_PCIE_LINK_SPEED_GEN3;
 329
 330         return (0);
 331
 332 fail12:
 333         EFSYS_PROBE(fail12);
 334 fail11:
 335         EFSYS_PROBE(fail11);
 336 fail10:
 337         EFSYS_PROBE(fail10);
 338 fail9:
 339         EFSYS_PROBE(fail9);
 340 fail8:
 341         EFSYS_PROBE(fail8);
 342 fail7:
 343         EFSYS_PROBE(fail7);
 344 fail6:
 345         EFSYS_PROBE(fail6);
 346 fail5:
 347         EFSYS_PROBE(fail5);
 348 fail4:
 349         EFSYS_PROBE(fail4);
 350 fail3:
 351         EFSYS_PROBE(fail3);
 352 fail2:
 353         EFSYS_PROBE(fail2);
 354 fail1:
 355         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 356
 357         return (rc);
 358 }
 359
 360
 361 #endif  /* EFSYS_OPT_HUNTINGTON */