drivers/net/sfc/base/medford2_nic.c

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  *
   3  * Copyright (c) 2015-2018 Solarflare Communications Inc.
   4  * All rights reserved.
   5  */
   6
   7 #include "efx.h"
   8 #include "efx_impl.h"
   9
  10
  11 #if EFSYS_OPT_MEDFORD2
  12
  13 static  __checkReturn   efx_rc_t
  14 medford2_nic_get_required_pcie_bandwidth(
  15         __in            efx_nic_t *enp,
  16         __out           uint32_t *bandwidth_mbpsp)
  17 {
  18         uint32_t port_modes;
  19         uint32_t current_mode;
  20         uint32_t bandwidth;
  21         efx_rc_t rc;
  22
  23         /* FIXME: support new Medford2 dynamic port modes */
  24
  25         if ((rc = efx_mcdi_get_port_modes(enp, &port_modes,
  26                                     &current_mode)) != 0) {
  27                 /* No port mode info available. */
  28                 bandwidth = 0;
  29                 goto out;
  30         }
  31
  32         if ((rc = ef10_nic_get_port_mode_bandwidth(current_mode,
  33                                                     &bandwidth)) != 0)
  34                 goto fail1;
  35
  36 out:
  37         *bandwidth_mbpsp = bandwidth;
  38
  39         return (0);
  40
  41 fail1:
  42         EFSYS_PROBE1(fail1, efx_rc_t, rc);
  43
  44         return (rc);
  45 }
  46
  47         __checkReturn   efx_rc_t
  48 medford2_board_cfg(
  49         __in            efx_nic_t *enp)
  50 {
  51         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
  52         uint8_t mac_addr[6] = { 0 };
  53         uint32_t board_type = 0;
  54         ef10_link_state_t els;
  55         efx_port_t *epp = &(enp->en_port);
  56         uint32_t pf;
  57         uint32_t vf;
  58         uint32_t mask;
  59         uint32_t sysclk, dpcpu_clk;
  60         uint32_t base, nvec;
  61         uint32_t end_padding;
  62         uint32_t bandwidth;
  63         uint32_t vi_window_shift;
  64         efx_rc_t rc;
  65
  66         /*
  67          * FIXME: Likely to be incomplete and incorrect.
  68          * Parts of this should be shared with Huntington.
  69          */
  70
  71         /* Medford2 has a variable VI window size (8K, 16K or 64K) */
  72         if ((rc = ef10_get_vi_window_shift(enp, &vi_window_shift)) != 0)
  73                 goto fail1;
  74
  75         EFSYS_ASSERT3U(vi_window_shift, <=, EFX_VI_WINDOW_SHIFT_64K);
  76         encp->enc_vi_window_shift = vi_window_shift;
  77
  78
  79         /*
  80          * Get PCIe function number from firmware (used for
  81          * per-function privilege and dynamic config info).
  82          *  - PCIe PF: pf = PF number, vf = 0xffff.
  83          *  - PCIe VF: pf = parent PF, vf = VF number.
  84          */
  85         if ((rc = efx_mcdi_get_function_info(enp, &pf, &vf)) != 0)
  86                 goto fail2;
  87
  88         encp->enc_pf = pf;
  89         encp->enc_vf = vf;
  90
  91         /* MAC address for this function */
  92         if (EFX_PCI_FUNCTION_IS_PF(encp)) {
  93                 rc = efx_mcdi_get_mac_address_pf(enp, mac_addr);
  94 #if EFSYS_OPT_ALLOW_UNCONFIGURED_NIC
  95                 /*
  96                  * Disable static config checking for Medford NICs, ONLY
  97                  * for manufacturing test and setup at the factory, to
  98                  * allow the static config to be installed.
  99                  */
 100 #else /* EFSYS_OPT_ALLOW_UNCONFIGURED_NIC */
 101                 if ((rc == 0) && (mac_addr[0] & 0x02)) {
 102                         /*
 103                          * If the static config does not include a global MAC
 104                          * address pool then the board may return a locally
 105                          * administered MAC address (this should only happen on
 106                          * incorrectly programmed boards).
 107                          */
 108                         rc = EINVAL;
 109                 }
 110 #endif /* EFSYS_OPT_ALLOW_UNCONFIGURED_NIC */
 111         } else {
 112                 rc = efx_mcdi_get_mac_address_vf(enp, mac_addr);
 113         }
 114         if (rc != 0)
 115                 goto fail3;
 116
 117         EFX_MAC_ADDR_COPY(encp->enc_mac_addr, mac_addr);
 118
 119         /* Board configuration */
 120         rc = efx_mcdi_get_board_cfg(enp, &board_type, NULL, NULL);
 121         if (rc != 0) {
 122                 /* Unprivileged functions may not be able to read board cfg */
 123                 if (rc == EACCES)
 124                         board_type = 0;
 125                 else
 126                         goto fail4;
 127         }
 128
 129         encp->enc_board_type = board_type;
 130         encp->enc_clk_mult = 1; /* not used for Medford2 */
 131
 132         /* Fill out fields in enp->en_port and enp->en_nic_cfg from MCDI */
 133         if ((rc = efx_mcdi_get_phy_cfg(enp)) != 0)
 134                 goto fail5;
 135
 136         /* Obtain the default PHY advertised capabilities */
 137         if ((rc = ef10_phy_get_link(enp, &els)) != 0)
 138                 goto fail6;
 139         epp->ep_default_adv_cap_mask = els.els_adv_cap_mask;
 140         epp->ep_adv_cap_mask = els.els_adv_cap_mask;
 141
 142         /*
 143          * Enable firmware workarounds for hardware errata.
 144          * Expected responses are:
 145          *  - 0 (zero):
 146          *      Success: workaround enabled or disabled as requested.
 147          *  - MC_CMD_ERR_ENOSYS (reported as ENOTSUP):
 148          *      Firmware does not support the MC_CMD_WORKAROUND request.
 149          *      (assume that the workaround is not supported).
 150          *  - MC_CMD_ERR_ENOENT (reported as ENOENT):
 151          *      Firmware does not support the requested workaround.
 152          *  - MC_CMD_ERR_EPERM  (reported as EACCES):
 153          *      Unprivileged function cannot enable/disable workarounds.
 154          *
 155          * See efx_mcdi_request_errcode() for MCDI error translations.
 156          */
 157
 158
 159         if (EFX_PCI_FUNCTION_IS_VF(encp)) {
 160                 /*
 161                  * Interrupt testing does not work for VFs on Medford2.
 162                  * See bug50084 and bug71432 comment 21.
 163                  */
 164                 encp->enc_bug41750_workaround = B_TRUE;
 165         }
 166
 167         /* Chained multicast is always enabled on Medford2 */
 168         encp->enc_bug26807_workaround = B_TRUE;
 169
 170         /*
 171          * If the bug61265 workaround is enabled, then interrupt holdoff timers
 172          * cannot be controlled by timer table writes, so MCDI must be used
 173          * (timer table writes can still be used for wakeup timers).
 174          */
 175         rc = efx_mcdi_set_workaround(enp, MC_CMD_WORKAROUND_BUG61265, B_TRUE,
 176             NULL);
 177         if ((rc == 0) || (rc == EACCES))
 178                 encp->enc_bug61265_workaround = B_TRUE;
 179         else if ((rc == ENOTSUP) || (rc == ENOENT))
 180                 encp->enc_bug61265_workaround = B_FALSE;
 181         else
 182                 goto fail7;
 183
 184         /* Get clock frequencies (in MHz). */
 185         if ((rc = efx_mcdi_get_clock(enp, &sysclk, &dpcpu_clk)) != 0)
 186                 goto fail8;
 187
 188         /*
 189          * The Medford2 timer quantum is 1536 dpcpu_clk cycles, documented for
 190          * the EV_TMR_VAL field of EV_TIMER_TBL. Scale for MHz and ns units.
 191          */
 192         encp->enc_evq_timer_quantum_ns = 1536000UL / dpcpu_clk; /* 1536 cycles */
 193         encp->enc_evq_timer_max_us = (encp->enc_evq_timer_quantum_ns <<
 194                     FRF_CZ_TC_TIMER_VAL_WIDTH) / 1000;
 195
 196         /* Check capabilities of running datapath firmware */
 197         if ((rc = ef10_get_datapath_caps(enp)) != 0)
 198                 goto fail9;
 199
 200         /* Alignment for receive packet DMA buffers */
 201         encp->enc_rx_buf_align_start = 1;
 202
 203         /* Get the RX DMA end padding alignment configuration */
 204         if ((rc = efx_mcdi_get_rxdp_config(enp, &end_padding)) != 0) {
 205                 if (rc != EACCES)
 206                         goto fail10;
 207
 208                 /* Assume largest tail padding size supported by hardware */
 209                 end_padding = 256;
 210         }
 211         encp->enc_rx_buf_align_end = end_padding;
 212
 213         /* Alignment for WPTR updates */
 214         encp->enc_rx_push_align = EF10_RX_WPTR_ALIGN;
 215
 216         /*
 217          * Maximum number of exclusive RSS contexts which can be allocated. The
 218          * hardware supports 64, but 6 are reserved for shared contexts. They
 219          * are a global resource so not all may be available.
 220          */
 221         encp->enc_rx_scale_max_exclusive_contexts = 58;
 222
 223         encp->enc_tx_dma_desc_size_max = EFX_MASK32(ESF_DZ_RX_KER_BYTE_CNT);
 224         /* No boundary crossing limits */
 225         encp->enc_tx_dma_desc_boundary = 0;
 226
 227         /*
 228          * Set resource limits for MC_CMD_ALLOC_VIS. Note that we cannot use
 229          * MC_CMD_GET_RESOURCE_LIMITS here as that reports the available
 230          * resources (allocated to this PCIe function), which is zero until
 231          * after we have allocated VIs.
 232          */
 233         encp->enc_evq_limit = 1024;
 234         encp->enc_rxq_limit = EFX_RXQ_LIMIT_TARGET;
 235         encp->enc_txq_limit = EFX_TXQ_LIMIT_TARGET;
 236
 237         /*
 238          * The maximum supported transmit queue size is 2048. TXQs with 4096
 239          * descriptors are not supported as the top bit is used for vfifo
 240          * stuffing.
 241          */
 242         encp->enc_txq_max_ndescs = 2048;
 243
 244         encp->enc_buftbl_limit = 0xFFFFFFFF;
 245
 246         EFX_STATIC_ASSERT(MEDFORD2_PIOBUF_NBUFS <= EF10_MAX_PIOBUF_NBUFS);
 247         encp->enc_piobuf_limit = MEDFORD2_PIOBUF_NBUFS;
 248         encp->enc_piobuf_size = MEDFORD2_PIOBUF_SIZE;
 249         encp->enc_piobuf_min_alloc_size = MEDFORD2_MIN_PIO_ALLOC_SIZE;
 250
 251         /*
 252          * Get the current privilege mask. Note that this may be modified
 253          * dynamically, so this value is informational only. DO NOT use
 254          * the privilege mask to check for sufficient privileges, as that
 255          * can result in time-of-check/time-of-use bugs.
 256          */
 257         if ((rc = ef10_get_privilege_mask(enp, &mask)) != 0)
 258                 goto fail11;
 259         encp->enc_privilege_mask = mask;
 260
 261         /* Get interrupt vector limits */
 262         if ((rc = efx_mcdi_get_vector_cfg(enp, &base, &nvec, NULL)) != 0) {
 263                 if (EFX_PCI_FUNCTION_IS_PF(encp))
 264                         goto fail12;
 265
 266                 /* Ignore error (cannot query vector limits from a VF). */
 267                 base = 0;
 268                 nvec = 1024;
 269         }
 270         encp->enc_intr_vec_base = base;
 271         encp->enc_intr_limit = nvec;
 272
 273         /*
 274          * Maximum number of bytes into the frame the TCP header can start for
 275          * firmware assisted TSO to work.
 276          */
 277         encp->enc_tx_tso_tcp_header_offset_limit = EF10_TCP_HEADER_OFFSET_LIMIT;
 278
 279         /*
 280          * Medford2 stores a single global copy of VPD, not per-PF as on
 281          * Huntington.
 282          */
 283         encp->enc_vpd_is_global = B_TRUE;
 284
 285         rc = medford2_nic_get_required_pcie_bandwidth(enp, &bandwidth);
 286         if (rc != 0)
 287                 goto fail13;
 288         encp->enc_required_pcie_bandwidth_mbps = bandwidth;
 289         encp->enc_max_pcie_link_gen = EFX_PCIE_LINK_SPEED_GEN3;
 290
 291         return (0);
 292
 293 fail13:
 294         EFSYS_PROBE(fail13);
 295 fail12:
 296         EFSYS_PROBE(fail12);
 297 fail11:
 298         EFSYS_PROBE(fail11);
 299 fail10:
 300         EFSYS_PROBE(fail10);
 301 fail9:
 302         EFSYS_PROBE(fail9);
 303 fail8:
 304         EFSYS_PROBE(fail8);
 305 fail7:
 306         EFSYS_PROBE(fail7);
 307 fail6:
 308         EFSYS_PROBE(fail6);
 309 fail5:
 310         EFSYS_PROBE(fail5);
 311 fail4:
 312         EFSYS_PROBE(fail4);
 313 fail3:
 314         EFSYS_PROBE(fail3);
 315 fail2:
 316         EFSYS_PROBE(fail2);
 317 fail1:
 318         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 319
 320         return (rc);
 321 }
 322
 323 #endif  /* EFSYS_OPT_MEDFORD2 */