drivers/net/sfc/base/medford2_nic.c

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  *
   3  * Copyright (c) 2015-2018 Solarflare Communications Inc.
   4  * All rights reserved.
   5  */
   6
   7 #include "efx.h"
   8 #include "efx_impl.h"
   9
  10
  11 #if EFSYS_OPT_MEDFORD2
  12
  13 static  __checkReturn   efx_rc_t
  14 medford2_nic_get_required_pcie_bandwidth(
  15         __in            efx_nic_t *enp,
  16         __out           uint32_t *bandwidth_mbpsp)
  17 {
  18         uint32_t port_modes;
  19         uint32_t current_mode;
  20         uint32_t bandwidth;
  21         efx_rc_t rc;
  22
  23         /* FIXME: support new Medford2 dynamic port modes */
  24
  25         if ((rc = efx_mcdi_get_port_modes(enp, &port_modes,
  26                                     &current_mode)) != 0) {
  27                 /* No port mode info available. */
  28                 bandwidth = 0;
  29                 goto out;
  30         }
  31
  32         if ((rc = ef10_nic_get_port_mode_bandwidth(current_mode,
  33                                                     &bandwidth)) != 0)
  34                 goto fail1;
  35
  36 out:
  37         *bandwidth_mbpsp = bandwidth;
  38
  39         return (0);
  40
  41 fail1:
  42         EFSYS_PROBE1(fail1, efx_rc_t, rc);
  43
  44         return (rc);
  45 }
  46
  47         __checkReturn   efx_rc_t
  48 medford2_board_cfg(
  49         __in            efx_nic_t *enp)
  50 {
  51         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
  52         uint32_t board_type = 0;
  53         ef10_link_state_t els;
  54         efx_port_t *epp = &(enp->en_port);
  55         uint32_t mask;
  56         uint32_t sysclk, dpcpu_clk;
  57         uint32_t base, nvec;
  58         uint32_t end_padding;
  59         uint32_t bandwidth;
  60         uint32_t vi_window_shift;
  61         efx_rc_t rc;
  62
  63         /*
  64          * FIXME: Likely to be incomplete and incorrect.
  65          * Parts of this should be shared with Huntington.
  66          */
  67
  68         /* Medford2 has a variable VI window size (8K, 16K or 64K) */
  69         if ((rc = ef10_get_vi_window_shift(enp, &vi_window_shift)) != 0)
  70                 goto fail1;
  71
  72         EFSYS_ASSERT3U(vi_window_shift, <=, EFX_VI_WINDOW_SHIFT_64K);
  73         encp->enc_vi_window_shift = vi_window_shift;
  74
  75
  76         /* Board configuration */
  77         rc = efx_mcdi_get_board_cfg(enp, &board_type, NULL, NULL);
  78         if (rc != 0) {
  79                 /* Unprivileged functions may not be able to read board cfg */
  80                 if (rc == EACCES)
  81                         board_type = 0;
  82                 else
  83                         goto fail2;
  84         }
  85
  86         encp->enc_board_type = board_type;
  87         encp->enc_clk_mult = 1; /* not used for Medford2 */
  88
  89         /* Fill out fields in enp->en_port and enp->en_nic_cfg from MCDI */
  90         if ((rc = efx_mcdi_get_phy_cfg(enp)) != 0)
  91                 goto fail3;
  92
  93         /* Obtain the default PHY advertised capabilities */
  94         if ((rc = ef10_phy_get_link(enp, &els)) != 0)
  95                 goto fail4;
  96         epp->ep_default_adv_cap_mask = els.els_adv_cap_mask;
  97         epp->ep_adv_cap_mask = els.els_adv_cap_mask;
  98
  99         /*
 100          * Enable firmware workarounds for hardware errata.
 101          * Expected responses are:
 102          *  - 0 (zero):
 103          *      Success: workaround enabled or disabled as requested.
 104          *  - MC_CMD_ERR_ENOSYS (reported as ENOTSUP):
 105          *      Firmware does not support the MC_CMD_WORKAROUND request.
 106          *      (assume that the workaround is not supported).
 107          *  - MC_CMD_ERR_ENOENT (reported as ENOENT):
 108          *      Firmware does not support the requested workaround.
 109          *  - MC_CMD_ERR_EPERM  (reported as EACCES):
 110          *      Unprivileged function cannot enable/disable workarounds.
 111          *
 112          * See efx_mcdi_request_errcode() for MCDI error translations.
 113          */
 114
 115
 116         if (EFX_PCI_FUNCTION_IS_VF(encp)) {
 117                 /*
 118                  * Interrupt testing does not work for VFs on Medford2.
 119                  * See bug50084 and bug71432 comment 21.
 120                  */
 121                 encp->enc_bug41750_workaround = B_TRUE;
 122         }
 123
 124         /* Chained multicast is always enabled on Medford2 */
 125         encp->enc_bug26807_workaround = B_TRUE;
 126
 127         /*
 128          * If the bug61265 workaround is enabled, then interrupt holdoff timers
 129          * cannot be controlled by timer table writes, so MCDI must be used
 130          * (timer table writes can still be used for wakeup timers).
 131          */
 132         rc = efx_mcdi_set_workaround(enp, MC_CMD_WORKAROUND_BUG61265, B_TRUE,
 133             NULL);
 134         if ((rc == 0) || (rc == EACCES))
 135                 encp->enc_bug61265_workaround = B_TRUE;
 136         else if ((rc == ENOTSUP) || (rc == ENOENT))
 137                 encp->enc_bug61265_workaround = B_FALSE;
 138         else
 139                 goto fail5;
 140
 141         /* Get clock frequencies (in MHz). */
 142         if ((rc = efx_mcdi_get_clock(enp, &sysclk, &dpcpu_clk)) != 0)
 143                 goto fail6;
 144
 145         /*
 146          * The Medford2 timer quantum is 1536 dpcpu_clk cycles, documented for
 147          * the EV_TMR_VAL field of EV_TIMER_TBL. Scale for MHz and ns units.
 148          */
 149         encp->enc_evq_timer_quantum_ns = 1536000UL / dpcpu_clk; /* 1536 cycles */
 150         encp->enc_evq_timer_max_us = (encp->enc_evq_timer_quantum_ns <<
 151                     FRF_CZ_TC_TIMER_VAL_WIDTH) / 1000;
 152
 153         /* Check capabilities of running datapath firmware */
 154         if ((rc = ef10_get_datapath_caps(enp)) != 0)
 155                 goto fail7;
 156
 157         /* Alignment for receive packet DMA buffers */
 158         encp->enc_rx_buf_align_start = 1;
 159
 160         /* Get the RX DMA end padding alignment configuration */
 161         if ((rc = efx_mcdi_get_rxdp_config(enp, &end_padding)) != 0) {
 162                 if (rc != EACCES)
 163                         goto fail8;
 164
 165                 /* Assume largest tail padding size supported by hardware */
 166                 end_padding = 256;
 167         }
 168         encp->enc_rx_buf_align_end = end_padding;
 169
 170         /* Alignment for WPTR updates */
 171         encp->enc_rx_push_align = EF10_RX_WPTR_ALIGN;
 172
 173         /*
 174          * Maximum number of exclusive RSS contexts which can be allocated. The
 175          * hardware supports 64, but 6 are reserved for shared contexts. They
 176          * are a global resource so not all may be available.
 177          */
 178         encp->enc_rx_scale_max_exclusive_contexts = 58;
 179
 180         encp->enc_tx_dma_desc_size_max = EFX_MASK32(ESF_DZ_RX_KER_BYTE_CNT);
 181         /* No boundary crossing limits */
 182         encp->enc_tx_dma_desc_boundary = 0;
 183
 184         /*
 185          * Set resource limits for MC_CMD_ALLOC_VIS. Note that we cannot use
 186          * MC_CMD_GET_RESOURCE_LIMITS here as that reports the available
 187          * resources (allocated to this PCIe function), which is zero until
 188          * after we have allocated VIs.
 189          */
 190         encp->enc_evq_limit = 1024;
 191         encp->enc_rxq_limit = EFX_RXQ_LIMIT_TARGET;
 192         encp->enc_txq_limit = EFX_TXQ_LIMIT_TARGET;
 193
 194         /*
 195          * The maximum supported transmit queue size is 2048. TXQs with 4096
 196          * descriptors are not supported as the top bit is used for vfifo
 197          * stuffing.
 198          */
 199         encp->enc_txq_max_ndescs = 2048;
 200
 201         encp->enc_buftbl_limit = 0xFFFFFFFF;
 202
 203         EFX_STATIC_ASSERT(MEDFORD2_PIOBUF_NBUFS <= EF10_MAX_PIOBUF_NBUFS);
 204         encp->enc_piobuf_limit = MEDFORD2_PIOBUF_NBUFS;
 205         encp->enc_piobuf_size = MEDFORD2_PIOBUF_SIZE;
 206         encp->enc_piobuf_min_alloc_size = MEDFORD2_MIN_PIO_ALLOC_SIZE;
 207
 208         /*
 209          * Get the current privilege mask. Note that this may be modified
 210          * dynamically, so this value is informational only. DO NOT use
 211          * the privilege mask to check for sufficient privileges, as that
 212          * can result in time-of-check/time-of-use bugs.
 213          */
 214         if ((rc = ef10_get_privilege_mask(enp, &mask)) != 0)
 215                 goto fail9;
 216         encp->enc_privilege_mask = mask;
 217
 218         /* Get interrupt vector limits */
 219         if ((rc = efx_mcdi_get_vector_cfg(enp, &base, &nvec, NULL)) != 0) {
 220                 if (EFX_PCI_FUNCTION_IS_PF(encp))
 221                         goto fail10;
 222
 223                 /* Ignore error (cannot query vector limits from a VF). */
 224                 base = 0;
 225                 nvec = 1024;
 226         }
 227         encp->enc_intr_vec_base = base;
 228         encp->enc_intr_limit = nvec;
 229
 230         /*
 231          * Maximum number of bytes into the frame the TCP header can start for
 232          * firmware assisted TSO to work.
 233          */
 234         encp->enc_tx_tso_tcp_header_offset_limit = EF10_TCP_HEADER_OFFSET_LIMIT;
 235
 236         /*
 237          * Medford2 stores a single global copy of VPD, not per-PF as on
 238          * Huntington.
 239          */
 240         encp->enc_vpd_is_global = B_TRUE;
 241
 242         rc = medford2_nic_get_required_pcie_bandwidth(enp, &bandwidth);
 243         if (rc != 0)
 244                 goto fail11;
 245         encp->enc_required_pcie_bandwidth_mbps = bandwidth;
 246         encp->enc_max_pcie_link_gen = EFX_PCIE_LINK_SPEED_GEN3;
 247
 248         return (0);
 249
 250 fail11:
 251         EFSYS_PROBE(fail11);
 252 fail10:
 253         EFSYS_PROBE(fail10);
 254 fail9:
 255         EFSYS_PROBE(fail9);
 256 fail8:
 257         EFSYS_PROBE(fail8);
 258 fail7:
 259         EFSYS_PROBE(fail7);
 260 fail6:
 261         EFSYS_PROBE(fail6);
 262 fail5:
 263         EFSYS_PROBE(fail5);
 264 fail4:
 265         EFSYS_PROBE(fail4);
 266 fail3:
 267         EFSYS_PROBE(fail3);
 268 fail2:
 269         EFSYS_PROBE(fail2);
 270 fail1:
 271         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 272
 273         return (rc);
 274 }
 275
 276 #endif  /* EFSYS_OPT_MEDFORD2 */