drivers/net/sfc/base/medford2_nic.c

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  *
   3  * Copyright (c) 2015-2018 Solarflare Communications Inc.
   4  * All rights reserved.
   5  */
   6
   7 #include "efx.h"
   8 #include "efx_impl.h"
   9
  10
  11 #if EFSYS_OPT_MEDFORD2
  12
  13 static  __checkReturn   efx_rc_t
  14 medford2_nic_get_required_pcie_bandwidth(
  15         __in            efx_nic_t *enp,
  16         __out           uint32_t *bandwidth_mbpsp)
  17 {
  18         uint32_t port_modes;
  19         uint32_t current_mode;
  20         uint32_t bandwidth;
  21         efx_rc_t rc;
  22
  23         /* FIXME: support new Medford2 dynamic port modes */
  24
  25         if ((rc = efx_mcdi_get_port_modes(enp, &port_modes,
  26                                     &current_mode)) != 0) {
  27                 /* No port mode info available. */
  28                 bandwidth = 0;
  29                 goto out;
  30         }
  31
  32         if ((rc = ef10_nic_get_port_mode_bandwidth(current_mode,
  33                                                     &bandwidth)) != 0)
  34                 goto fail1;
  35
  36 out:
  37         *bandwidth_mbpsp = bandwidth;
  38
  39         return (0);
  40
  41 fail1:
  42         EFSYS_PROBE1(fail1, efx_rc_t, rc);
  43
  44         return (rc);
  45 }
  46
  47         __checkReturn   efx_rc_t
  48 medford2_board_cfg(
  49         __in            efx_nic_t *enp)
  50 {
  51         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
  52         uint32_t sysclk, dpcpu_clk;
  53         uint32_t end_padding;
  54         uint32_t bandwidth;
  55         efx_rc_t rc;
  56
  57         /*
  58          * FIXME: Likely to be incomplete and incorrect.
  59          * Parts of this should be shared with Huntington.
  60          */
  61
  62         /*
  63          * Enable firmware workarounds for hardware errata.
  64          * Expected responses are:
  65          *  - 0 (zero):
  66          *      Success: workaround enabled or disabled as requested.
  67          *  - MC_CMD_ERR_ENOSYS (reported as ENOTSUP):
  68          *      Firmware does not support the MC_CMD_WORKAROUND request.
  69          *      (assume that the workaround is not supported).
  70          *  - MC_CMD_ERR_ENOENT (reported as ENOENT):
  71          *      Firmware does not support the requested workaround.
  72          *  - MC_CMD_ERR_EPERM  (reported as EACCES):
  73          *      Unprivileged function cannot enable/disable workarounds.
  74          *
  75          * See efx_mcdi_request_errcode() for MCDI error translations.
  76          */
  77
  78
  79         if (EFX_PCI_FUNCTION_IS_VF(encp)) {
  80                 /*
  81                  * Interrupt testing does not work for VFs on Medford2.
  82                  * See bug50084 and bug71432 comment 21.
  83                  */
  84                 encp->enc_bug41750_workaround = B_TRUE;
  85         }
  86
  87         /* Chained multicast is always enabled on Medford2 */
  88         encp->enc_bug26807_workaround = B_TRUE;
  89
  90         /*
  91          * If the bug61265 workaround is enabled, then interrupt holdoff timers
  92          * cannot be controlled by timer table writes, so MCDI must be used
  93          * (timer table writes can still be used for wakeup timers).
  94          */
  95         rc = efx_mcdi_set_workaround(enp, MC_CMD_WORKAROUND_BUG61265, B_TRUE,
  96             NULL);
  97         if ((rc == 0) || (rc == EACCES))
  98                 encp->enc_bug61265_workaround = B_TRUE;
  99         else if ((rc == ENOTSUP) || (rc == ENOENT))
 100                 encp->enc_bug61265_workaround = B_FALSE;
 101         else
 102                 goto fail1;
 103
 104         /* Get clock frequencies (in MHz). */
 105         if ((rc = efx_mcdi_get_clock(enp, &sysclk, &dpcpu_clk)) != 0)
 106                 goto fail2;
 107
 108         /*
 109          * The Medford2 timer quantum is 1536 dpcpu_clk cycles, documented for
 110          * the EV_TMR_VAL field of EV_TIMER_TBL. Scale for MHz and ns units.
 111          */
 112         encp->enc_evq_timer_quantum_ns = 1536000UL / dpcpu_clk; /* 1536 cycles */
 113         encp->enc_evq_timer_max_us = (encp->enc_evq_timer_quantum_ns <<
 114                     FRF_CZ_TC_TIMER_VAL_WIDTH) / 1000;
 115
 116         /* Alignment for receive packet DMA buffers */
 117         encp->enc_rx_buf_align_start = 1;
 118
 119         /* Get the RX DMA end padding alignment configuration */
 120         if ((rc = efx_mcdi_get_rxdp_config(enp, &end_padding)) != 0) {
 121                 if (rc != EACCES)
 122                         goto fail3;
 123
 124                 /* Assume largest tail padding size supported by hardware */
 125                 end_padding = 256;
 126         }
 127         encp->enc_rx_buf_align_end = end_padding;
 128
 129         /*
 130          * The maximum supported transmit queue size is 2048. TXQs with 4096
 131          * descriptors are not supported as the top bit is used for vfifo
 132          * stuffing.
 133          */
 134         encp->enc_txq_max_ndescs = 2048;
 135
 136         EFX_STATIC_ASSERT(MEDFORD2_PIOBUF_NBUFS <= EF10_MAX_PIOBUF_NBUFS);
 137         encp->enc_piobuf_limit = MEDFORD2_PIOBUF_NBUFS;
 138         encp->enc_piobuf_size = MEDFORD2_PIOBUF_SIZE;
 139         encp->enc_piobuf_min_alloc_size = MEDFORD2_MIN_PIO_ALLOC_SIZE;
 140
 141         /*
 142          * Medford2 stores a single global copy of VPD, not per-PF as on
 143          * Huntington.
 144          */
 145         encp->enc_vpd_is_global = B_TRUE;
 146
 147         rc = medford2_nic_get_required_pcie_bandwidth(enp, &bandwidth);
 148         if (rc != 0)
 149                 goto fail4;
 150         encp->enc_required_pcie_bandwidth_mbps = bandwidth;
 151         encp->enc_max_pcie_link_gen = EFX_PCIE_LINK_SPEED_GEN3;
 152
 153         return (0);
 154
 155 fail4:
 156         EFSYS_PROBE(fail4);
 157 fail3:
 158         EFSYS_PROBE(fail3);
 159 fail2:
 160         EFSYS_PROBE(fail2);
 161 fail1:
 162         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 163
 164         return (rc);
 165 }
 166
 167 #endif  /* EFSYS_OPT_MEDFORD2 */