drivers/net/sfc/base/medford2_nic.c

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  *
   3  * Copyright (c) 2015-2018 Solarflare Communications Inc.
   4  * All rights reserved.
   5  */
   6
   7 #include "efx.h"
   8 #include "efx_impl.h"
   9
  10
  11 #if EFSYS_OPT_MEDFORD2
  12
  13 static  __checkReturn   efx_rc_t
  14 medford2_nic_get_required_pcie_bandwidth(
  15         __in            efx_nic_t *enp,
  16         __out           uint32_t *bandwidth_mbpsp)
  17 {
  18         uint32_t port_modes;
  19         uint32_t current_mode;
  20         uint32_t bandwidth;
  21         efx_rc_t rc;
  22
  23         /* FIXME: support new Medford2 dynamic port modes */
  24
  25         if ((rc = efx_mcdi_get_port_modes(enp, &port_modes,
  26                                     &current_mode)) != 0) {
  27                 /* No port mode info available. */
  28                 bandwidth = 0;
  29                 goto out;
  30         }
  31
  32         if ((rc = ef10_nic_get_port_mode_bandwidth(current_mode,
  33                                                     &bandwidth)) != 0)
  34                 goto fail1;
  35
  36 out:
  37         *bandwidth_mbpsp = bandwidth;
  38
  39         return (0);
  40
  41 fail1:
  42         EFSYS_PROBE1(fail1, efx_rc_t, rc);
  43
  44         return (rc);
  45 }
  46
  47         __checkReturn   efx_rc_t
  48 medford2_board_cfg(
  49         __in            efx_nic_t *enp)
  50 {
  51         efx_mcdi_iface_t *emip = &(enp->en_mcdi.em_emip);
  52         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
  53         uint8_t mac_addr[6] = { 0 };
  54         uint32_t board_type = 0;
  55         ef10_link_state_t els;
  56         efx_port_t *epp = &(enp->en_port);
  57         uint32_t port;
  58         uint32_t pf;
  59         uint32_t vf;
  60         uint32_t mask;
  61         uint32_t sysclk, dpcpu_clk;
  62         uint32_t base, nvec;
  63         uint32_t end_padding;
  64         uint32_t bandwidth;
  65         uint32_t vi_window_shift;
  66         efx_rc_t rc;
  67
  68         /*
  69          * FIXME: Likely to be incomplete and incorrect.
  70          * Parts of this should be shared with Huntington.
  71          */
  72
  73         /* Medford2 has a variable VI window size (8K, 16K or 64K) */
  74         if ((rc = ef10_get_vi_window_shift(enp, &vi_window_shift)) != 0)
  75                 goto fail1;
  76
  77         EFSYS_ASSERT3U(vi_window_shift, <=, EFX_VI_WINDOW_SHIFT_64K);
  78         encp->enc_vi_window_shift = vi_window_shift;
  79
  80
  81         if ((rc = efx_mcdi_get_port_assignment(enp, &port)) != 0)
  82                 goto fail1;
  83
  84         /*
  85          * NOTE: The MCDI protocol numbers ports from zero.
  86          * The common code MCDI interface numbers ports from one.
  87          */
  88         emip->emi_port = port + 1;
  89
  90         if ((rc = ef10_external_port_mapping(enp, port,
  91                     &encp->enc_external_port)) != 0)
  92                 goto fail2;
  93
  94         /*
  95          * Get PCIe function number from firmware (used for
  96          * per-function privilege and dynamic config info).
  97          *  - PCIe PF: pf = PF number, vf = 0xffff.
  98          *  - PCIe VF: pf = parent PF, vf = VF number.
  99          */
 100         if ((rc = efx_mcdi_get_function_info(enp, &pf, &vf)) != 0)
 101                 goto fail3;
 102
 103         encp->enc_pf = pf;
 104         encp->enc_vf = vf;
 105
 106         /* MAC address for this function */
 107         if (EFX_PCI_FUNCTION_IS_PF(encp)) {
 108                 rc = efx_mcdi_get_mac_address_pf(enp, mac_addr);
 109 #if EFSYS_OPT_ALLOW_UNCONFIGURED_NIC
 110                 /*
 111                  * Disable static config checking for Medford NICs, ONLY
 112                  * for manufacturing test and setup at the factory, to
 113                  * allow the static config to be installed.
 114                  */
 115 #else /* EFSYS_OPT_ALLOW_UNCONFIGURED_NIC */
 116                 if ((rc == 0) && (mac_addr[0] & 0x02)) {
 117                         /*
 118                          * If the static config does not include a global MAC
 119                          * address pool then the board may return a locally
 120                          * administered MAC address (this should only happen on
 121                          * incorrectly programmed boards).
 122                          */
 123                         rc = EINVAL;
 124                 }
 125 #endif /* EFSYS_OPT_ALLOW_UNCONFIGURED_NIC */
 126         } else {
 127                 rc = efx_mcdi_get_mac_address_vf(enp, mac_addr);
 128         }
 129         if (rc != 0)
 130                 goto fail4;
 131
 132         EFX_MAC_ADDR_COPY(encp->enc_mac_addr, mac_addr);
 133
 134         /* Board configuration */
 135         rc = efx_mcdi_get_board_cfg(enp, &board_type, NULL, NULL);
 136         if (rc != 0) {
 137                 /* Unprivileged functions may not be able to read board cfg */
 138                 if (rc == EACCES)
 139                         board_type = 0;
 140                 else
 141                         goto fail5;
 142         }
 143
 144         encp->enc_board_type = board_type;
 145         encp->enc_clk_mult = 1; /* not used for Medford2 */
 146
 147         /* Fill out fields in enp->en_port and enp->en_nic_cfg from MCDI */
 148         if ((rc = efx_mcdi_get_phy_cfg(enp)) != 0)
 149                 goto fail6;
 150
 151         /* Obtain the default PHY advertised capabilities */
 152         if ((rc = ef10_phy_get_link(enp, &els)) != 0)
 153                 goto fail7;
 154         epp->ep_default_adv_cap_mask = els.els_adv_cap_mask;
 155         epp->ep_adv_cap_mask = els.els_adv_cap_mask;
 156
 157         /*
 158          * Enable firmware workarounds for hardware errata.
 159          * Expected responses are:
 160          *  - 0 (zero):
 161          *      Success: workaround enabled or disabled as requested.
 162          *  - MC_CMD_ERR_ENOSYS (reported as ENOTSUP):
 163          *      Firmware does not support the MC_CMD_WORKAROUND request.
 164          *      (assume that the workaround is not supported).
 165          *  - MC_CMD_ERR_ENOENT (reported as ENOENT):
 166          *      Firmware does not support the requested workaround.
 167          *  - MC_CMD_ERR_EPERM  (reported as EACCES):
 168          *      Unprivileged function cannot enable/disable workarounds.
 169          *
 170          * See efx_mcdi_request_errcode() for MCDI error translations.
 171          */
 172
 173
 174         if (EFX_PCI_FUNCTION_IS_VF(encp)) {
 175                 /*
 176                  * Interrupt testing does not work for VFs. See bug50084.
 177                  * FIXME: Does this still apply to Medford2?
 178                  */
 179                 encp->enc_bug41750_workaround = B_TRUE;
 180         }
 181
 182         /* Chained multicast is always enabled on Medford2 */
 183         encp->enc_bug26807_workaround = B_TRUE;
 184
 185         /*
 186          * If the bug61265 workaround is enabled, then interrupt holdoff timers
 187          * cannot be controlled by timer table writes, so MCDI must be used
 188          * (timer table writes can still be used for wakeup timers).
 189          */
 190         rc = efx_mcdi_set_workaround(enp, MC_CMD_WORKAROUND_BUG61265, B_TRUE,
 191             NULL);
 192         if ((rc == 0) || (rc == EACCES))
 193                 encp->enc_bug61265_workaround = B_TRUE;
 194         else if ((rc == ENOTSUP) || (rc == ENOENT))
 195                 encp->enc_bug61265_workaround = B_FALSE;
 196         else
 197                 goto fail8;
 198
 199         /* Get clock frequencies (in MHz). */
 200         if ((rc = efx_mcdi_get_clock(enp, &sysclk, &dpcpu_clk)) != 0)
 201                 goto fail9;
 202
 203         /*
 204          * The Medford2 timer quantum is 1536 dpcpu_clk cycles, documented for
 205          * the EV_TMR_VAL field of EV_TIMER_TBL. Scale for MHz and ns units.
 206          */
 207         encp->enc_evq_timer_quantum_ns = 1536000UL / dpcpu_clk; /* 1536 cycles */
 208         encp->enc_evq_timer_max_us = (encp->enc_evq_timer_quantum_ns <<
 209                     FRF_CZ_TC_TIMER_VAL_WIDTH) / 1000;
 210
 211         /* Check capabilities of running datapath firmware */
 212         if ((rc = ef10_get_datapath_caps(enp)) != 0)
 213                 goto fail10;
 214
 215         /* Alignment for receive packet DMA buffers */
 216         encp->enc_rx_buf_align_start = 1;
 217
 218         /* Get the RX DMA end padding alignment configuration */
 219         if ((rc = efx_mcdi_get_rxdp_config(enp, &end_padding)) != 0) {
 220                 if (rc != EACCES)
 221                         goto fail11;
 222
 223                 /* Assume largest tail padding size supported by hardware */
 224                 end_padding = 256;
 225         }
 226         encp->enc_rx_buf_align_end = end_padding;
 227
 228         /* Alignment for WPTR updates */
 229         encp->enc_rx_push_align = EF10_RX_WPTR_ALIGN;
 230
 231         /*
 232          * Maximum number of exclusive RSS contexts which can be allocated. The
 233          * hardware supports 64, but 6 are reserved for shared contexts. They
 234          * are a global resource so not all may be available.
 235          */
 236         encp->enc_rx_scale_max_exclusive_contexts = 58;
 237
 238         encp->enc_tx_dma_desc_size_max = EFX_MASK32(ESF_DZ_RX_KER_BYTE_CNT);
 239         /* No boundary crossing limits */
 240         encp->enc_tx_dma_desc_boundary = 0;
 241
 242         /*
 243          * Set resource limits for MC_CMD_ALLOC_VIS. Note that we cannot use
 244          * MC_CMD_GET_RESOURCE_LIMITS here as that reports the available
 245          * resources (allocated to this PCIe function), which is zero until
 246          * after we have allocated VIs.
 247          */
 248         encp->enc_evq_limit = 1024;
 249         encp->enc_rxq_limit = EFX_RXQ_LIMIT_TARGET;
 250         encp->enc_txq_limit = EFX_TXQ_LIMIT_TARGET;
 251
 252         /*
 253          * The maximum supported transmit queue size is 2048. TXQs with 4096
 254          * descriptors are not supported as the top bit is used for vfifo
 255          * stuffing.
 256          */
 257         encp->enc_txq_max_ndescs = 2048;
 258
 259         encp->enc_buftbl_limit = 0xFFFFFFFF;
 260
 261         EFX_STATIC_ASSERT(MEDFORD2_PIOBUF_NBUFS <= EF10_MAX_PIOBUF_NBUFS);
 262         encp->enc_piobuf_limit = MEDFORD2_PIOBUF_NBUFS;
 263         encp->enc_piobuf_size = MEDFORD2_PIOBUF_SIZE;
 264         encp->enc_piobuf_min_alloc_size = MEDFORD2_MIN_PIO_ALLOC_SIZE;
 265
 266         /*
 267          * Get the current privilege mask. Note that this may be modified
 268          * dynamically, so this value is informational only. DO NOT use
 269          * the privilege mask to check for sufficient privileges, as that
 270          * can result in time-of-check/time-of-use bugs.
 271          */
 272         if ((rc = ef10_get_privilege_mask(enp, &mask)) != 0)
 273                 goto fail12;
 274         encp->enc_privilege_mask = mask;
 275
 276         /* Get interrupt vector limits */
 277         if ((rc = efx_mcdi_get_vector_cfg(enp, &base, &nvec, NULL)) != 0) {
 278                 if (EFX_PCI_FUNCTION_IS_PF(encp))
 279                         goto fail13;
 280
 281                 /* Ignore error (cannot query vector limits from a VF). */
 282                 base = 0;
 283                 nvec = 1024;
 284         }
 285         encp->enc_intr_vec_base = base;
 286         encp->enc_intr_limit = nvec;
 287
 288         /*
 289          * Maximum number of bytes into the frame the TCP header can start for
 290          * firmware assisted TSO to work.
 291          */
 292         encp->enc_tx_tso_tcp_header_offset_limit = EF10_TCP_HEADER_OFFSET_LIMIT;
 293
 294         /*
 295          * Medford2 stores a single global copy of VPD, not per-PF as on
 296          * Huntington.
 297          */
 298         encp->enc_vpd_is_global = B_TRUE;
 299
 300         rc = medford2_nic_get_required_pcie_bandwidth(enp, &bandwidth);
 301         if (rc != 0)
 302                 goto fail14;
 303         encp->enc_required_pcie_bandwidth_mbps = bandwidth;
 304         encp->enc_max_pcie_link_gen = EFX_PCIE_LINK_SPEED_GEN3;
 305
 306         return (0);
 307
 308 fail14:
 309         EFSYS_PROBE(fail14);
 310 fail13:
 311         EFSYS_PROBE(fail13);
 312 fail12:
 313         EFSYS_PROBE(fail12);
 314 fail11:
 315         EFSYS_PROBE(fail11);
 316 fail10:
 317         EFSYS_PROBE(fail10);
 318 fail9:
 319         EFSYS_PROBE(fail9);
 320 fail8:
 321         EFSYS_PROBE(fail8);
 322 fail7:
 323         EFSYS_PROBE(fail7);
 324 fail6:
 325         EFSYS_PROBE(fail6);
 326 fail5:
 327         EFSYS_PROBE(fail5);
 328 fail4:
 329         EFSYS_PROBE(fail4);
 330 fail3:
 331         EFSYS_PROBE(fail3);
 332 fail2:
 333         EFSYS_PROBE(fail2);
 334 fail1:
 335         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 336
 337         return (rc);
 338 }
 339
 340 #endif  /* EFSYS_OPT_MEDFORD2 */