drivers/net/sfc/base/medford2_nic.c

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  *
   3  * Copyright (c) 2015-2018 Solarflare Communications Inc.
   4  * All rights reserved.
   5  */
   6
   7 #include "efx.h"
   8 #include "efx_impl.h"
   9
  10
  11 #if EFSYS_OPT_MEDFORD2
  12
  13 static  __checkReturn   efx_rc_t
  14 medford2_nic_get_required_pcie_bandwidth(
  15         __in            efx_nic_t *enp,
  16         __out           uint32_t *bandwidth_mbpsp)
  17 {
  18         uint32_t port_modes;
  19         uint32_t current_mode;
  20         uint32_t bandwidth;
  21         efx_rc_t rc;
  22
  23         /* FIXME: support new Medford2 dynamic port modes */
  24
  25         if ((rc = efx_mcdi_get_port_modes(enp, &port_modes,
  26                                     &current_mode)) != 0) {
  27                 /* No port mode info available. */
  28                 bandwidth = 0;
  29                 goto out;
  30         }
  31
  32         if ((rc = ef10_nic_get_port_mode_bandwidth(current_mode,
  33                                                     &bandwidth)) != 0)
  34                 goto fail1;
  35
  36 out:
  37         *bandwidth_mbpsp = bandwidth;
  38
  39         return (0);
  40
  41 fail1:
  42         EFSYS_PROBE1(fail1, efx_rc_t, rc);
  43
  44         return (rc);
  45 }
  46
  47         __checkReturn   efx_rc_t
  48 medford2_board_cfg(
  49         __in            efx_nic_t *enp)
  50 {
  51         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
  52         uint32_t mask;
  53         uint32_t sysclk, dpcpu_clk;
  54         uint32_t end_padding;
  55         uint32_t bandwidth;
  56         uint32_t vi_window_shift;
  57         efx_rc_t rc;
  58
  59         /*
  60          * FIXME: Likely to be incomplete and incorrect.
  61          * Parts of this should be shared with Huntington.
  62          */
  63
  64         /* Medford2 has a variable VI window size (8K, 16K or 64K) */
  65         if ((rc = ef10_get_vi_window_shift(enp, &vi_window_shift)) != 0)
  66                 goto fail1;
  67
  68         EFSYS_ASSERT3U(vi_window_shift, <=, EFX_VI_WINDOW_SHIFT_64K);
  69         encp->enc_vi_window_shift = vi_window_shift;
  70
  71
  72         /*
  73          * Enable firmware workarounds for hardware errata.
  74          * Expected responses are:
  75          *  - 0 (zero):
  76          *      Success: workaround enabled or disabled as requested.
  77          *  - MC_CMD_ERR_ENOSYS (reported as ENOTSUP):
  78          *      Firmware does not support the MC_CMD_WORKAROUND request.
  79          *      (assume that the workaround is not supported).
  80          *  - MC_CMD_ERR_ENOENT (reported as ENOENT):
  81          *      Firmware does not support the requested workaround.
  82          *  - MC_CMD_ERR_EPERM  (reported as EACCES):
  83          *      Unprivileged function cannot enable/disable workarounds.
  84          *
  85          * See efx_mcdi_request_errcode() for MCDI error translations.
  86          */
  87
  88
  89         if (EFX_PCI_FUNCTION_IS_VF(encp)) {
  90                 /*
  91                  * Interrupt testing does not work for VFs on Medford2.
  92                  * See bug50084 and bug71432 comment 21.
  93                  */
  94                 encp->enc_bug41750_workaround = B_TRUE;
  95         }
  96
  97         /* Chained multicast is always enabled on Medford2 */
  98         encp->enc_bug26807_workaround = B_TRUE;
  99
 100         /*
 101          * If the bug61265 workaround is enabled, then interrupt holdoff timers
 102          * cannot be controlled by timer table writes, so MCDI must be used
 103          * (timer table writes can still be used for wakeup timers).
 104          */
 105         rc = efx_mcdi_set_workaround(enp, MC_CMD_WORKAROUND_BUG61265, B_TRUE,
 106             NULL);
 107         if ((rc == 0) || (rc == EACCES))
 108                 encp->enc_bug61265_workaround = B_TRUE;
 109         else if ((rc == ENOTSUP) || (rc == ENOENT))
 110                 encp->enc_bug61265_workaround = B_FALSE;
 111         else
 112                 goto fail2;
 113
 114         /* Get clock frequencies (in MHz). */
 115         if ((rc = efx_mcdi_get_clock(enp, &sysclk, &dpcpu_clk)) != 0)
 116                 goto fail3;
 117
 118         /*
 119          * The Medford2 timer quantum is 1536 dpcpu_clk cycles, documented for
 120          * the EV_TMR_VAL field of EV_TIMER_TBL. Scale for MHz and ns units.
 121          */
 122         encp->enc_evq_timer_quantum_ns = 1536000UL / dpcpu_clk; /* 1536 cycles */
 123         encp->enc_evq_timer_max_us = (encp->enc_evq_timer_quantum_ns <<
 124                     FRF_CZ_TC_TIMER_VAL_WIDTH) / 1000;
 125
 126         /* Alignment for receive packet DMA buffers */
 127         encp->enc_rx_buf_align_start = 1;
 128
 129         /* Get the RX DMA end padding alignment configuration */
 130         if ((rc = efx_mcdi_get_rxdp_config(enp, &end_padding)) != 0) {
 131                 if (rc != EACCES)
 132                         goto fail4;
 133
 134                 /* Assume largest tail padding size supported by hardware */
 135                 end_padding = 256;
 136         }
 137         encp->enc_rx_buf_align_end = end_padding;
 138
 139         /*
 140          * The maximum supported transmit queue size is 2048. TXQs with 4096
 141          * descriptors are not supported as the top bit is used for vfifo
 142          * stuffing.
 143          */
 144         encp->enc_txq_max_ndescs = 2048;
 145
 146         EFX_STATIC_ASSERT(MEDFORD2_PIOBUF_NBUFS <= EF10_MAX_PIOBUF_NBUFS);
 147         encp->enc_piobuf_limit = MEDFORD2_PIOBUF_NBUFS;
 148         encp->enc_piobuf_size = MEDFORD2_PIOBUF_SIZE;
 149         encp->enc_piobuf_min_alloc_size = MEDFORD2_MIN_PIO_ALLOC_SIZE;
 150
 151         /*
 152          * Get the current privilege mask. Note that this may be modified
 153          * dynamically, so this value is informational only. DO NOT use
 154          * the privilege mask to check for sufficient privileges, as that
 155          * can result in time-of-check/time-of-use bugs.
 156          */
 157         if ((rc = ef10_get_privilege_mask(enp, &mask)) != 0)
 158                 goto fail5;
 159         encp->enc_privilege_mask = mask;
 160
 161         /*
 162          * Medford2 stores a single global copy of VPD, not per-PF as on
 163          * Huntington.
 164          */
 165         encp->enc_vpd_is_global = B_TRUE;
 166
 167         rc = medford2_nic_get_required_pcie_bandwidth(enp, &bandwidth);
 168         if (rc != 0)
 169                 goto fail6;
 170         encp->enc_required_pcie_bandwidth_mbps = bandwidth;
 171         encp->enc_max_pcie_link_gen = EFX_PCIE_LINK_SPEED_GEN3;
 172
 173         return (0);
 174
 175 fail6:
 176         EFSYS_PROBE(fail6);
 177 fail5:
 178         EFSYS_PROBE(fail5);
 179 fail4:
 180         EFSYS_PROBE(fail4);
 181 fail3:
 182         EFSYS_PROBE(fail3);
 183 fail2:
 184         EFSYS_PROBE(fail2);
 185 fail1:
 186         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 187
 188         return (rc);
 189 }
 190
 191 #endif  /* EFSYS_OPT_MEDFORD2 */