net/bonding: use non deprecated PCI API
[dpdk.git] / drivers / net / sfc / base / medford2_nic.c
1 /* SPDX-License-Identifier: BSD-3-Clause
2  *
3  * Copyright (c) 2015-2018 Solarflare Communications Inc.
4  * All rights reserved.
5  */
6
7 #include "efx.h"
8 #include "efx_impl.h"
9
10
11 #if EFSYS_OPT_MEDFORD2
12
13 static  __checkReturn   efx_rc_t
14 medford2_nic_get_required_pcie_bandwidth(
15         __in            efx_nic_t *enp,
16         __out           uint32_t *bandwidth_mbpsp)
17 {
18         uint32_t bandwidth;
19         efx_rc_t rc;
20
21         /* FIXME: support new Medford2 dynamic port modes */
22
23         if ((rc = ef10_nic_get_port_mode_bandwidth(enp,
24                                                     &bandwidth)) != 0)
25                 goto fail1;
26
27         *bandwidth_mbpsp = bandwidth;
28
29         return (0);
30
31 fail1:
32         EFSYS_PROBE1(fail1, efx_rc_t, rc);
33
34         return (rc);
35 }
36
37         __checkReturn   efx_rc_t
38 medford2_board_cfg(
39         __in            efx_nic_t *enp)
40 {
41         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
42         uint32_t sysclk, dpcpu_clk;
43         uint32_t end_padding;
44         uint32_t bandwidth;
45         efx_rc_t rc;
46
47         /*
48          * Enable firmware workarounds for hardware errata.
49          * Expected responses are:
50          *  - 0 (zero):
51          *      Success: workaround enabled or disabled as requested.
52          *  - MC_CMD_ERR_ENOSYS (reported as ENOTSUP):
53          *      Firmware does not support the MC_CMD_WORKAROUND request.
54          *      (assume that the workaround is not supported).
55          *  - MC_CMD_ERR_ENOENT (reported as ENOENT):
56          *      Firmware does not support the requested workaround.
57          *  - MC_CMD_ERR_EPERM  (reported as EACCES):
58          *      Unprivileged function cannot enable/disable workarounds.
59          *
60          * See efx_mcdi_request_errcode() for MCDI error translations.
61          */
62
63
64         if (EFX_PCI_FUNCTION_IS_VF(encp)) {
65                 /*
66                  * Interrupt testing does not work for VFs on Medford2.
67                  * See bug50084 and bug71432 comment 21.
68                  */
69                 encp->enc_bug41750_workaround = B_TRUE;
70         }
71
72         /*
73          * If the bug61265 workaround is enabled, then interrupt holdoff timers
74          * cannot be controlled by timer table writes, so MCDI must be used
75          * (timer table writes can still be used for wakeup timers).
76          */
77         rc = efx_mcdi_set_workaround(enp, MC_CMD_WORKAROUND_BUG61265, B_TRUE,
78             NULL);
79         if ((rc == 0) || (rc == EACCES))
80                 encp->enc_bug61265_workaround = B_TRUE;
81         else if ((rc == ENOTSUP) || (rc == ENOENT))
82                 encp->enc_bug61265_workaround = B_FALSE;
83         else
84                 goto fail1;
85
86         /* Checksums for TSO sends should always be correct on Medford2. */
87         encp->enc_bug61297_workaround = B_FALSE;
88
89         /* Get clock frequencies (in MHz). */
90         if ((rc = efx_mcdi_get_clock(enp, &sysclk, &dpcpu_clk)) != 0)
91                 goto fail2;
92
93         /*
94          * The Medford2 timer quantum is 1536 dpcpu_clk cycles, documented for
95          * the EV_TMR_VAL field of EV_TIMER_TBL. Scale for MHz and ns units.
96          */
97         encp->enc_evq_timer_quantum_ns = 1536000UL / dpcpu_clk; /* 1536 cycles */
98         encp->enc_evq_timer_max_us = (encp->enc_evq_timer_quantum_ns <<
99                     FRF_CZ_TC_TIMER_VAL_WIDTH) / 1000;
100
101         encp->enc_ev_desc_size = EF10_EVQ_DESC_SIZE;
102         encp->enc_rx_desc_size = EF10_RXQ_DESC_SIZE;
103         encp->enc_tx_desc_size = EF10_TXQ_DESC_SIZE;
104
105         /* Alignment for receive packet DMA buffers */
106         encp->enc_rx_buf_align_start = 1;
107
108         /* Get the RX DMA end padding alignment configuration */
109         if ((rc = efx_mcdi_get_rxdp_config(enp, &end_padding)) != 0) {
110                 if (rc != EACCES)
111                         goto fail3;
112
113                 /* Assume largest tail padding size supported by hardware */
114                 end_padding = 256;
115         }
116         encp->enc_rx_buf_align_end = end_padding;
117
118         encp->enc_evq_max_nevs = EF10_EVQ_MAXNEVS;
119         encp->enc_evq_min_nevs = EF10_EVQ_MINNEVS;
120
121         encp->enc_rxq_max_ndescs = EF10_RXQ_MAXNDESCS;
122         encp->enc_rxq_min_ndescs = EF10_RXQ_MINNDESCS;
123
124         /*
125          * The maximum supported transmit queue size is 2048. TXQs with 4096
126          * descriptors are not supported as the top bit is used for vfifo
127          * stuffing.
128          */
129         encp->enc_txq_max_ndescs = MEDFORD2_TXQ_MAXNDESCS;
130         encp->enc_txq_min_ndescs = EF10_TXQ_MINNDESCS;
131
132         EFX_STATIC_ASSERT(MEDFORD2_PIOBUF_NBUFS <= EF10_MAX_PIOBUF_NBUFS);
133         encp->enc_piobuf_limit = MEDFORD2_PIOBUF_NBUFS;
134         encp->enc_piobuf_size = MEDFORD2_PIOBUF_SIZE;
135         encp->enc_piobuf_min_alloc_size = MEDFORD2_MIN_PIO_ALLOC_SIZE;
136
137         /*
138          * Medford2 stores a single global copy of VPD, not per-PF as on
139          * Huntington.
140          */
141         encp->enc_vpd_is_global = B_TRUE;
142
143         rc = medford2_nic_get_required_pcie_bandwidth(enp, &bandwidth);
144         if (rc != 0)
145                 goto fail4;
146         encp->enc_required_pcie_bandwidth_mbps = bandwidth;
147         encp->enc_max_pcie_link_gen = EFX_PCIE_LINK_SPEED_GEN3;
148
149         return (0);
150
151 fail4:
152         EFSYS_PROBE(fail4);
153 fail3:
154         EFSYS_PROBE(fail3);
155 fail2:
156         EFSYS_PROBE(fail2);
157 fail1:
158         EFSYS_PROBE1(fail1, efx_rc_t, rc);
159
160         return (rc);
161 }
162
163 #endif  /* EFSYS_OPT_MEDFORD2 */