drivers/net/sfc/base/medford_nic.c

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  *
   3  * Copyright (c) 2015-2018 Solarflare Communications Inc.
   4  * All rights reserved.
   5  */
   6
   7 #include "efx.h"
   8 #include "efx_impl.h"
   9
  10
  11 #if EFSYS_OPT_MEDFORD
  12
  13 static  __checkReturn   efx_rc_t
  14 medford_nic_get_required_pcie_bandwidth(
  15         __in            efx_nic_t *enp,
  16         __out           uint32_t *bandwidth_mbpsp)
  17 {
  18         uint32_t port_modes;
  19         uint32_t current_mode;
  20         uint32_t bandwidth;
  21         efx_rc_t rc;
  22
  23         if ((rc = efx_mcdi_get_port_modes(enp, &port_modes,
  24                                     &current_mode)) != 0) {
  25                 /* No port mode info available. */
  26                 bandwidth = 0;
  27                 goto out;
  28         }
  29
  30         if ((rc = ef10_nic_get_port_mode_bandwidth(current_mode,
  31                                                     &bandwidth)) != 0)
  32                 goto fail1;
  33
  34 out:
  35         *bandwidth_mbpsp = bandwidth;
  36
  37         return (0);
  38
  39 fail1:
  40         EFSYS_PROBE1(fail1, efx_rc_t, rc);
  41
  42         return (rc);
  43 }
  44
  45         __checkReturn   efx_rc_t
  46 medford_board_cfg(
  47         __in            efx_nic_t *enp)
  48 {
  49         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
  50         uint8_t mac_addr[6] = { 0 };
  51         uint32_t board_type = 0;
  52         ef10_link_state_t els;
  53         efx_port_t *epp = &(enp->en_port);
  54         uint32_t pf;
  55         uint32_t vf;
  56         uint32_t mask;
  57         uint32_t sysclk, dpcpu_clk;
  58         uint32_t base, nvec;
  59         uint32_t end_padding;
  60         uint32_t bandwidth;
  61         efx_rc_t rc;
  62
  63         /*
  64          * FIXME: Likely to be incomplete and incorrect.
  65          * Parts of this should be shared with Huntington.
  66          */
  67
  68         /* Medford has a fixed 8Kbyte VI window size */
  69         EFX_STATIC_ASSERT(ER_DZ_EVQ_RPTR_REG_STEP       == 8192);
  70         EFX_STATIC_ASSERT(ER_DZ_EVQ_TMR_REG_STEP        == 8192);
  71         EFX_STATIC_ASSERT(ER_DZ_RX_DESC_UPD_REG_STEP    == 8192);
  72         EFX_STATIC_ASSERT(ER_DZ_TX_DESC_UPD_REG_STEP    == 8192);
  73         EFX_STATIC_ASSERT(ER_DZ_TX_PIOBUF_STEP          == 8192);
  74
  75         EFX_STATIC_ASSERT(1U << EFX_VI_WINDOW_SHIFT_8K  == 8192);
  76         encp->enc_vi_window_shift = EFX_VI_WINDOW_SHIFT_8K;
  77
  78         /*
  79          * Get PCIe function number from firmware (used for
  80          * per-function privilege and dynamic config info).
  81          *  - PCIe PF: pf = PF number, vf = 0xffff.
  82          *  - PCIe VF: pf = parent PF, vf = VF number.
  83          */
  84         if ((rc = efx_mcdi_get_function_info(enp, &pf, &vf)) != 0)
  85                 goto fail1;
  86
  87         encp->enc_pf = pf;
  88         encp->enc_vf = vf;
  89
  90         /* MAC address for this function */
  91         if (EFX_PCI_FUNCTION_IS_PF(encp)) {
  92                 rc = efx_mcdi_get_mac_address_pf(enp, mac_addr);
  93 #if EFSYS_OPT_ALLOW_UNCONFIGURED_NIC
  94                 /*
  95                  * Disable static config checking for Medford NICs, ONLY
  96                  * for manufacturing test and setup at the factory, to
  97                  * allow the static config to be installed.
  98                  */
  99 #else /* EFSYS_OPT_ALLOW_UNCONFIGURED_NIC */
 100                 if ((rc == 0) && (mac_addr[0] & 0x02)) {
 101                         /*
 102                          * If the static config does not include a global MAC
 103                          * address pool then the board may return a locally
 104                          * administered MAC address (this should only happen on
 105                          * incorrectly programmed boards).
 106                          */
 107                         rc = EINVAL;
 108                 }
 109 #endif /* EFSYS_OPT_ALLOW_UNCONFIGURED_NIC */
 110         } else {
 111                 rc = efx_mcdi_get_mac_address_vf(enp, mac_addr);
 112         }
 113         if (rc != 0)
 114                 goto fail2;
 115
 116         EFX_MAC_ADDR_COPY(encp->enc_mac_addr, mac_addr);
 117
 118         /* Board configuration */
 119         rc = efx_mcdi_get_board_cfg(enp, &board_type, NULL, NULL);
 120         if (rc != 0) {
 121                 /* Unprivileged functions may not be able to read board cfg */
 122                 if (rc == EACCES)
 123                         board_type = 0;
 124                 else
 125                         goto fail3;
 126         }
 127
 128         encp->enc_board_type = board_type;
 129         encp->enc_clk_mult = 1; /* not used for Medford */
 130
 131         /* Fill out fields in enp->en_port and enp->en_nic_cfg from MCDI */
 132         if ((rc = efx_mcdi_get_phy_cfg(enp)) != 0)
 133                 goto fail4;
 134
 135         /* Obtain the default PHY advertised capabilities */
 136         if ((rc = ef10_phy_get_link(enp, &els)) != 0)
 137                 goto fail5;
 138         epp->ep_default_adv_cap_mask = els.els_adv_cap_mask;
 139         epp->ep_adv_cap_mask = els.els_adv_cap_mask;
 140
 141         /*
 142          * Enable firmware workarounds for hardware errata.
 143          * Expected responses are:
 144          *  - 0 (zero):
 145          *      Success: workaround enabled or disabled as requested.
 146          *  - MC_CMD_ERR_ENOSYS (reported as ENOTSUP):
 147          *      Firmware does not support the MC_CMD_WORKAROUND request.
 148          *      (assume that the workaround is not supported).
 149          *  - MC_CMD_ERR_ENOENT (reported as ENOENT):
 150          *      Firmware does not support the requested workaround.
 151          *  - MC_CMD_ERR_EPERM  (reported as EACCES):
 152          *      Unprivileged function cannot enable/disable workarounds.
 153          *
 154          * See efx_mcdi_request_errcode() for MCDI error translations.
 155          */
 156
 157
 158         if (EFX_PCI_FUNCTION_IS_VF(encp)) {
 159                 /*
 160                  * Interrupt testing does not work for VFs. See bug50084 and
 161                  * bug71432 comment 21.
 162                  */
 163                 encp->enc_bug41750_workaround = B_TRUE;
 164         }
 165
 166         /* Chained multicast is always enabled on Medford */
 167         encp->enc_bug26807_workaround = B_TRUE;
 168
 169         /*
 170          * If the bug61265 workaround is enabled, then interrupt holdoff timers
 171          * cannot be controlled by timer table writes, so MCDI must be used
 172          * (timer table writes can still be used for wakeup timers).
 173          */
 174         rc = efx_mcdi_set_workaround(enp, MC_CMD_WORKAROUND_BUG61265, B_TRUE,
 175             NULL);
 176         if ((rc == 0) || (rc == EACCES))
 177                 encp->enc_bug61265_workaround = B_TRUE;
 178         else if ((rc == ENOTSUP) || (rc == ENOENT))
 179                 encp->enc_bug61265_workaround = B_FALSE;
 180         else
 181                 goto fail6;
 182
 183         /* Get clock frequencies (in MHz). */
 184         if ((rc = efx_mcdi_get_clock(enp, &sysclk, &dpcpu_clk)) != 0)
 185                 goto fail7;
 186
 187         /*
 188          * The Medford timer quantum is 1536 dpcpu_clk cycles, documented for
 189          * the EV_TMR_VAL field of EV_TIMER_TBL. Scale for MHz and ns units.
 190          */
 191         encp->enc_evq_timer_quantum_ns = 1536000UL / dpcpu_clk; /* 1536 cycles */
 192         encp->enc_evq_timer_max_us = (encp->enc_evq_timer_quantum_ns <<
 193                     FRF_CZ_TC_TIMER_VAL_WIDTH) / 1000;
 194
 195         /* Check capabilities of running datapath firmware */
 196         if ((rc = ef10_get_datapath_caps(enp)) != 0)
 197                 goto fail8;
 198
 199         /* Alignment for receive packet DMA buffers */
 200         encp->enc_rx_buf_align_start = 1;
 201
 202         /* Get the RX DMA end padding alignment configuration */
 203         if ((rc = efx_mcdi_get_rxdp_config(enp, &end_padding)) != 0) {
 204                 if (rc != EACCES)
 205                         goto fail9;
 206
 207                 /* Assume largest tail padding size supported by hardware */
 208                 end_padding = 256;
 209         }
 210         encp->enc_rx_buf_align_end = end_padding;
 211
 212         /* Alignment for WPTR updates */
 213         encp->enc_rx_push_align = EF10_RX_WPTR_ALIGN;
 214
 215         /*
 216          * Maximum number of exclusive RSS contexts which can be allocated. The
 217          * hardware supports 64, but 6 are reserved for shared contexts. They
 218          * are a global resource so not all may be available.
 219          */
 220         encp->enc_rx_scale_max_exclusive_contexts = 58;
 221
 222         encp->enc_tx_dma_desc_size_max = EFX_MASK32(ESF_DZ_RX_KER_BYTE_CNT);
 223         /* No boundary crossing limits */
 224         encp->enc_tx_dma_desc_boundary = 0;
 225
 226         /*
 227          * Set resource limits for MC_CMD_ALLOC_VIS. Note that we cannot use
 228          * MC_CMD_GET_RESOURCE_LIMITS here as that reports the available
 229          * resources (allocated to this PCIe function), which is zero until
 230          * after we have allocated VIs.
 231          */
 232         encp->enc_evq_limit = 1024;
 233         encp->enc_rxq_limit = EFX_RXQ_LIMIT_TARGET;
 234         encp->enc_txq_limit = EFX_TXQ_LIMIT_TARGET;
 235
 236         /*
 237          * The maximum supported transmit queue size is 2048. TXQs with 4096
 238          * descriptors are not supported as the top bit is used for vfifo
 239          * stuffing.
 240          */
 241         encp->enc_txq_max_ndescs = 2048;
 242
 243         encp->enc_buftbl_limit = 0xFFFFFFFF;
 244
 245         EFX_STATIC_ASSERT(MEDFORD_PIOBUF_NBUFS <= EF10_MAX_PIOBUF_NBUFS);
 246         encp->enc_piobuf_limit = MEDFORD_PIOBUF_NBUFS;
 247         encp->enc_piobuf_size = MEDFORD_PIOBUF_SIZE;
 248         encp->enc_piobuf_min_alloc_size = MEDFORD_MIN_PIO_ALLOC_SIZE;
 249
 250         /*
 251          * Get the current privilege mask. Note that this may be modified
 252          * dynamically, so this value is informational only. DO NOT use
 253          * the privilege mask to check for sufficient privileges, as that
 254          * can result in time-of-check/time-of-use bugs.
 255          */
 256         if ((rc = ef10_get_privilege_mask(enp, &mask)) != 0)
 257                 goto fail10;
 258         encp->enc_privilege_mask = mask;
 259
 260         /* Get interrupt vector limits */
 261         if ((rc = efx_mcdi_get_vector_cfg(enp, &base, &nvec, NULL)) != 0) {
 262                 if (EFX_PCI_FUNCTION_IS_PF(encp))
 263                         goto fail11;
 264
 265                 /* Ignore error (cannot query vector limits from a VF). */
 266                 base = 0;
 267                 nvec = 1024;
 268         }
 269         encp->enc_intr_vec_base = base;
 270         encp->enc_intr_limit = nvec;
 271
 272         /*
 273          * Maximum number of bytes into the frame the TCP header can start for
 274          * firmware assisted TSO to work.
 275          */
 276         encp->enc_tx_tso_tcp_header_offset_limit = EF10_TCP_HEADER_OFFSET_LIMIT;
 277
 278         /*
 279          * Medford stores a single global copy of VPD, not per-PF as on
 280          * Huntington.
 281          */
 282         encp->enc_vpd_is_global = B_TRUE;
 283
 284         rc = medford_nic_get_required_pcie_bandwidth(enp, &bandwidth);
 285         if (rc != 0)
 286                 goto fail12;
 287         encp->enc_required_pcie_bandwidth_mbps = bandwidth;
 288         encp->enc_max_pcie_link_gen = EFX_PCIE_LINK_SPEED_GEN3;
 289
 290         return (0);
 291
 292 fail12:
 293         EFSYS_PROBE(fail12);
 294 fail11:
 295         EFSYS_PROBE(fail11);
 296 fail10:
 297         EFSYS_PROBE(fail10);
 298 fail9:
 299         EFSYS_PROBE(fail9);
 300 fail8:
 301         EFSYS_PROBE(fail8);
 302 fail7:
 303         EFSYS_PROBE(fail7);
 304 fail6:
 305         EFSYS_PROBE(fail6);
 306 fail5:
 307         EFSYS_PROBE(fail5);
 308 fail4:
 309         EFSYS_PROBE(fail4);
 310 fail3:
 311         EFSYS_PROBE(fail3);
 312 fail2:
 313         EFSYS_PROBE(fail2);
 314 fail1:
 315         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 316
 317         return (rc);
 318 }
 319
 320 #endif  /* EFSYS_OPT_MEDFORD */