drivers/net/sfc/base/medford_nic.c

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  *
   3  * Copyright (c) 2015-2018 Solarflare Communications Inc.
   4  * All rights reserved.
   5  */
   6
   7 #include "efx.h"
   8 #include "efx_impl.h"
   9
  10
  11 #if EFSYS_OPT_MEDFORD
  12
  13 static  __checkReturn   efx_rc_t
  14 medford_nic_get_required_pcie_bandwidth(
  15         __in            efx_nic_t *enp,
  16         __out           uint32_t *bandwidth_mbpsp)
  17 {
  18         uint32_t port_modes;
  19         uint32_t current_mode;
  20         uint32_t bandwidth;
  21         efx_rc_t rc;
  22
  23         if ((rc = efx_mcdi_get_port_modes(enp, &port_modes,
  24                                     &current_mode)) != 0) {
  25                 /* No port mode info available. */
  26                 bandwidth = 0;
  27                 goto out;
  28         }
  29
  30         if ((rc = ef10_nic_get_port_mode_bandwidth(current_mode,
  31                                                     &bandwidth)) != 0)
  32                 goto fail1;
  33
  34 out:
  35         *bandwidth_mbpsp = bandwidth;
  36
  37         return (0);
  38
  39 fail1:
  40         EFSYS_PROBE1(fail1, efx_rc_t, rc);
  41
  42         return (rc);
  43 }
  44
  45         __checkReturn   efx_rc_t
  46 medford_board_cfg(
  47         __in            efx_nic_t *enp)
  48 {
  49         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
  50         uint32_t mask;
  51         uint32_t sysclk, dpcpu_clk;
  52         uint32_t end_padding;
  53         uint32_t bandwidth;
  54         efx_rc_t rc;
  55
  56         /*
  57          * FIXME: Likely to be incomplete and incorrect.
  58          * Parts of this should be shared with Huntington.
  59          */
  60
  61         /* Medford has a fixed 8Kbyte VI window size */
  62         EFX_STATIC_ASSERT(ER_DZ_EVQ_RPTR_REG_STEP       == 8192);
  63         EFX_STATIC_ASSERT(ER_DZ_EVQ_TMR_REG_STEP        == 8192);
  64         EFX_STATIC_ASSERT(ER_DZ_RX_DESC_UPD_REG_STEP    == 8192);
  65         EFX_STATIC_ASSERT(ER_DZ_TX_DESC_UPD_REG_STEP    == 8192);
  66         EFX_STATIC_ASSERT(ER_DZ_TX_PIOBUF_STEP          == 8192);
  67
  68         EFX_STATIC_ASSERT(1U << EFX_VI_WINDOW_SHIFT_8K  == 8192);
  69         encp->enc_vi_window_shift = EFX_VI_WINDOW_SHIFT_8K;
  70
  71         /*
  72          * Enable firmware workarounds for hardware errata.
  73          * Expected responses are:
  74          *  - 0 (zero):
  75          *      Success: workaround enabled or disabled as requested.
  76          *  - MC_CMD_ERR_ENOSYS (reported as ENOTSUP):
  77          *      Firmware does not support the MC_CMD_WORKAROUND request.
  78          *      (assume that the workaround is not supported).
  79          *  - MC_CMD_ERR_ENOENT (reported as ENOENT):
  80          *      Firmware does not support the requested workaround.
  81          *  - MC_CMD_ERR_EPERM  (reported as EACCES):
  82          *      Unprivileged function cannot enable/disable workarounds.
  83          *
  84          * See efx_mcdi_request_errcode() for MCDI error translations.
  85          */
  86
  87
  88         if (EFX_PCI_FUNCTION_IS_VF(encp)) {
  89                 /*
  90                  * Interrupt testing does not work for VFs. See bug50084 and
  91                  * bug71432 comment 21.
  92                  */
  93                 encp->enc_bug41750_workaround = B_TRUE;
  94         }
  95
  96         /* Chained multicast is always enabled on Medford */
  97         encp->enc_bug26807_workaround = B_TRUE;
  98
  99         /*
 100          * If the bug61265 workaround is enabled, then interrupt holdoff timers
 101          * cannot be controlled by timer table writes, so MCDI must be used
 102          * (timer table writes can still be used for wakeup timers).
 103          */
 104         rc = efx_mcdi_set_workaround(enp, MC_CMD_WORKAROUND_BUG61265, B_TRUE,
 105             NULL);
 106         if ((rc == 0) || (rc == EACCES))
 107                 encp->enc_bug61265_workaround = B_TRUE;
 108         else if ((rc == ENOTSUP) || (rc == ENOENT))
 109                 encp->enc_bug61265_workaround = B_FALSE;
 110         else
 111                 goto fail1;
 112
 113         /* Get clock frequencies (in MHz). */
 114         if ((rc = efx_mcdi_get_clock(enp, &sysclk, &dpcpu_clk)) != 0)
 115                 goto fail2;
 116
 117         /*
 118          * The Medford timer quantum is 1536 dpcpu_clk cycles, documented for
 119          * the EV_TMR_VAL field of EV_TIMER_TBL. Scale for MHz and ns units.
 120          */
 121         encp->enc_evq_timer_quantum_ns = 1536000UL / dpcpu_clk; /* 1536 cycles */
 122         encp->enc_evq_timer_max_us = (encp->enc_evq_timer_quantum_ns <<
 123                     FRF_CZ_TC_TIMER_VAL_WIDTH) / 1000;
 124
 125         /* Alignment for receive packet DMA buffers */
 126         encp->enc_rx_buf_align_start = 1;
 127
 128         /* Get the RX DMA end padding alignment configuration */
 129         if ((rc = efx_mcdi_get_rxdp_config(enp, &end_padding)) != 0) {
 130                 if (rc != EACCES)
 131                         goto fail3;
 132
 133                 /* Assume largest tail padding size supported by hardware */
 134                 end_padding = 256;
 135         }
 136         encp->enc_rx_buf_align_end = end_padding;
 137
 138         /*
 139          * The maximum supported transmit queue size is 2048. TXQs with 4096
 140          * descriptors are not supported as the top bit is used for vfifo
 141          * stuffing.
 142          */
 143         encp->enc_txq_max_ndescs = 2048;
 144
 145         EFX_STATIC_ASSERT(MEDFORD_PIOBUF_NBUFS <= EF10_MAX_PIOBUF_NBUFS);
 146         encp->enc_piobuf_limit = MEDFORD_PIOBUF_NBUFS;
 147         encp->enc_piobuf_size = MEDFORD_PIOBUF_SIZE;
 148         encp->enc_piobuf_min_alloc_size = MEDFORD_MIN_PIO_ALLOC_SIZE;
 149
 150         /*
 151          * Get the current privilege mask. Note that this may be modified
 152          * dynamically, so this value is informational only. DO NOT use
 153          * the privilege mask to check for sufficient privileges, as that
 154          * can result in time-of-check/time-of-use bugs.
 155          */
 156         if ((rc = ef10_get_privilege_mask(enp, &mask)) != 0)
 157                 goto fail4;
 158         encp->enc_privilege_mask = mask;
 159
 160         /*
 161          * Medford stores a single global copy of VPD, not per-PF as on
 162          * Huntington.
 163          */
 164         encp->enc_vpd_is_global = B_TRUE;
 165
 166         rc = medford_nic_get_required_pcie_bandwidth(enp, &bandwidth);
 167         if (rc != 0)
 168                 goto fail5;
 169         encp->enc_required_pcie_bandwidth_mbps = bandwidth;
 170         encp->enc_max_pcie_link_gen = EFX_PCIE_LINK_SPEED_GEN3;
 171
 172         return (0);
 173
 174 fail5:
 175         EFSYS_PROBE(fail5);
 176 fail4:
 177         EFSYS_PROBE(fail4);
 178 fail3:
 179         EFSYS_PROBE(fail3);
 180 fail2:
 181         EFSYS_PROBE(fail2);
 182 fail1:
 183         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 184
 185         return (rc);
 186 }
 187
 188 #endif  /* EFSYS_OPT_MEDFORD */