drivers/net/thunderx/base/nicvf_hw.h

   1 /*
   2  *   BSD LICENSE
   3  *
   4  *   Copyright (C) Cavium networks Ltd. 2016.
   5  *
   6  *   Redistribution and use in source and binary forms, with or without
   7  *   modification, are permitted provided that the following conditions
   8  *   are met:
   9  *
  10  *     * Redistributions of source code must retain the above copyright
  11  *       notice, this list of conditions and the following disclaimer.
  12  *     * Redistributions in binary form must reproduce the above copyright
  13  *       notice, this list of conditions and the following disclaimer in
  14  *       the documentation and/or other materials provided with the
  15  *       distribution.
  16  *     * Neither the name of Cavium networks nor the names of its
  17  *       contributors may be used to endorse or promote products derived
  18  *       from this software without specific prior written permission.
  19  *
  20  *   THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  21  *   "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  22  *   LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR
  23  *   A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT
  24  *   OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,
  25  *   SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT
  26  *   LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,
  27  *   DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY
  28  *   THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  29  *   (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE
  30  *   OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  31  */
  32
  33 #ifndef _THUNDERX_NICVF_HW_H
  34 #define _THUNDERX_NICVF_HW_H
  35
  36 #include <stdint.h>
  37
  38 #include "nicvf_hw_defs.h"
  39
  40 #define PCI_VENDOR_ID_CAVIUM                    0x177D
  41 #define PCI_DEVICE_ID_THUNDERX_PASS1_NICVF      0x0011
  42 #define PCI_DEVICE_ID_THUNDERX_PASS2_NICVF      0xA034
  43 #define PCI_SUB_DEVICE_ID_THUNDERX_PASS1_NICVF  0xA11E
  44 #define PCI_SUB_DEVICE_ID_THUNDERX_PASS2_NICVF  0xA134
  45
  46 #define NICVF_ARRAY_SIZE(arr) (sizeof(arr) / sizeof((arr)[0]))
  47
  48 #define NICVF_PASS1     (PCI_SUB_DEVICE_ID_THUNDERX_PASS1_NICVF)
  49 #define NICVF_PASS2     (PCI_SUB_DEVICE_ID_THUNDERX_PASS2_NICVF)
  50
  51 #define NICVF_CAP_TUNNEL_PARSING          (1ULL << 0)
  52
  53 enum nicvf_tns_mode {
  54         NIC_TNS_BYPASS_MODE,
  55         NIC_TNS_MODE,
  56 };
  57
  58 enum nicvf_err_e {
  59         NICVF_OK,
  60         NICVF_ERR_SET_QS = -8191,/* -8191 */
  61         NICVF_ERR_RESET_QS,      /* -8190 */
  62         NICVF_ERR_REG_POLL,      /* -8189 */
  63         NICVF_ERR_RBDR_RESET,    /* -8188 */
  64         NICVF_ERR_RBDR_DISABLE,  /* -8187 */
  65         NICVF_ERR_RBDR_PREFETCH, /* -8186 */
  66         NICVF_ERR_RBDR_RESET1,   /* -8185 */
  67         NICVF_ERR_RBDR_RESET2,   /* -8184 */
  68         NICVF_ERR_RQ_CLAIM,      /* -8183 */
  69         NICVF_ERR_RQ_PF_CFG,     /* -8182 */
  70         NICVF_ERR_RQ_BP_CFG,     /* -8181 */
  71         NICVF_ERR_RQ_DROP_CFG,   /* -8180 */
  72         NICVF_ERR_CQ_DISABLE,    /* -8179 */
  73         NICVF_ERR_CQ_RESET,      /* -8178 */
  74         NICVF_ERR_SQ_DISABLE,    /* -8177 */
  75         NICVF_ERR_SQ_RESET,      /* -8176 */
  76         NICVF_ERR_SQ_PF_CFG,     /* -8175 */
  77         NICVF_ERR_LOOPBACK_CFG,  /* -8174 */
  78         NICVF_ERR_BASE_INIT,     /* -8173 */
  79         NICVF_ERR_RSS_TBL_UPDATE,/* -8172 */
  80         NICVF_ERR_RSS_GET_SZ,    /* -8171 */
  81 };
  82
  83 typedef nicvf_phys_addr_t (*rbdr_pool_get_handler)(void *opaque);
  84
  85 struct nicvf_rss_reta_info {
  86         uint8_t hash_bits;
  87         uint16_t rss_size;
  88         uint8_t ind_tbl[NIC_MAX_RSS_IDR_TBL_SIZE];
  89 };
  90
  91 /* Common structs used in DPDK and base layer are defined in DPDK layer */
  92 #include "../nicvf_struct.h"
  93
  94 NICVF_STATIC_ASSERT(sizeof(struct nicvf_rbdr) <= 128);
  95 NICVF_STATIC_ASSERT(sizeof(struct nicvf_txq) <= 128);
  96 NICVF_STATIC_ASSERT(sizeof(struct nicvf_rxq) <= 128);
  97
  98 static inline void
  99 nicvf_reg_write(struct nicvf *nic, uint32_t offset, uint64_t val)
 100 {
 101         nicvf_addr_write(nic->reg_base + offset, val);
 102 }
 103
 104 static inline uint64_t
 105 nicvf_reg_read(struct nicvf *nic, uint32_t offset)
 106 {
 107         return nicvf_addr_read(nic->reg_base + offset);
 108 }
 109
 110 static inline uintptr_t
 111 nicvf_qset_base(struct nicvf *nic, uint32_t qidx)
 112 {
 113         return nic->reg_base + (qidx << NIC_Q_NUM_SHIFT);
 114 }
 115
 116 static inline void
 117 nicvf_queue_reg_write(struct nicvf *nic, uint32_t offset, uint32_t qidx,
 118                       uint64_t val)
 119 {
 120         nicvf_addr_write(nicvf_qset_base(nic, qidx) + offset, val);
 121 }
 122
 123 static inline uint64_t
 124 nicvf_queue_reg_read(struct nicvf *nic, uint32_t offset, uint32_t qidx)
 125 {
 126         return  nicvf_addr_read(nicvf_qset_base(nic, qidx) + offset);
 127 }
 128
 129 static inline void
 130 nicvf_disable_all_interrupts(struct nicvf *nic)
 131 {
 132         nicvf_reg_write(nic, NIC_VF_ENA_W1C, NICVF_INTR_ALL_MASK);
 133         nicvf_reg_write(nic, NIC_VF_INT, NICVF_INTR_ALL_MASK);
 134 }
 135
 136 static inline uint32_t
 137 nicvf_hw_version(struct nicvf *nic)
 138 {
 139         return nic->subsystem_device_id;
 140 }
 141
 142 static inline uint64_t
 143 nicvf_hw_cap(struct nicvf *nic)
 144 {
 145         return nic->hwcap;
 146 }
 147
 148 int nicvf_base_init(struct nicvf *nic);
 149
 150 int nicvf_reg_get_count(void);
 151 int nicvf_reg_poll_interrupts(struct nicvf *nic);
 152 int nicvf_reg_dump(struct nicvf *nic, uint64_t *data);
 153
 154 int nicvf_qset_config(struct nicvf *nic);
 155 int nicvf_qset_reclaim(struct nicvf *nic);
 156
 157 int nicvf_qset_rbdr_config(struct nicvf *nic, uint16_t qidx);
 158 int nicvf_qset_rbdr_reclaim(struct nicvf *nic, uint16_t qidx);
 159 int nicvf_qset_rbdr_precharge(struct nicvf *nic, uint16_t ridx,
 160                               rbdr_pool_get_handler handler, void *opaque,
 161                               uint32_t max_buffs);
 162 int nicvf_qset_rbdr_active(struct nicvf *nic, uint16_t qidx);
 163
 164 int nicvf_qset_rq_config(struct nicvf *nic, uint16_t qidx,
 165                          struct nicvf_rxq *rxq);
 166 int nicvf_qset_rq_reclaim(struct nicvf *nic, uint16_t qidx);
 167
 168 int nicvf_qset_cq_config(struct nicvf *nic, uint16_t qidx,
 169                          struct nicvf_rxq *rxq);
 170 int nicvf_qset_cq_reclaim(struct nicvf *nic, uint16_t qidx);
 171
 172 int nicvf_qset_sq_config(struct nicvf *nic, uint16_t qidx,
 173                          struct nicvf_txq *txq);
 174 int nicvf_qset_sq_reclaim(struct nicvf *nic, uint16_t qidx);
 175
 176 uint32_t nicvf_qsize_rbdr_roundup(uint32_t val);
 177 uint32_t nicvf_qsize_cq_roundup(uint32_t val);
 178 uint32_t nicvf_qsize_sq_roundup(uint32_t val);
 179
 180 void nicvf_vlan_hw_strip(struct nicvf *nic, bool enable);
 181
 182 int nicvf_rss_config(struct nicvf *nic, uint32_t  qcnt, uint64_t cfg);
 183 int nicvf_rss_term(struct nicvf *nic);
 184
 185 int nicvf_rss_reta_update(struct nicvf *nic, uint8_t *tbl, uint32_t max_count);
 186 int nicvf_rss_reta_query(struct nicvf *nic, uint8_t *tbl, uint32_t max_count);
 187
 188 void nicvf_rss_set_key(struct nicvf *nic, uint8_t *key);
 189 void nicvf_rss_get_key(struct nicvf *nic, uint8_t *key);
 190
 191 void nicvf_rss_set_cfg(struct nicvf *nic, uint64_t val);
 192 uint64_t nicvf_rss_get_cfg(struct nicvf *nic);
 193
 194 int nicvf_loopback_config(struct nicvf *nic, bool enable);
 195
 196 #endif /* _THUNDERX_NICVF_HW_H */