drivers/net/txgbe/base/txgbe_hw.c

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  * Copyright(c) 2015-2020
   3  */
   4
   5 #include "txgbe_type.h"
   6 #include "txgbe_mbx.h"
   7 #include "txgbe_phy.h"
   8 #include "txgbe_dcb.h"
   9 #include "txgbe_vf.h"
  10 #include "txgbe_eeprom.h"
  11 #include "txgbe_mng.h"
  12 #include "txgbe_hw.h"
  13
  14 #define TXGBE_RAPTOR_MAX_TX_QUEUES 128
  15 #define TXGBE_RAPTOR_MAX_RX_QUEUES 128
  16 #define TXGBE_RAPTOR_RAR_ENTRIES   128
  17 #define TXGBE_RAPTOR_MC_TBL_SIZE   128
  18 #define TXGBE_RAPTOR_VFT_TBL_SIZE  128
  19 #define TXGBE_RAPTOR_RX_PB_SIZE   512 /*KB*/
  20
  21 static s32 txgbe_setup_copper_link_raptor(struct txgbe_hw *hw,
  22                                          u32 speed,
  23                                          bool autoneg_wait_to_complete);
  24
  25 static s32 txgbe_mta_vector(struct txgbe_hw *hw, u8 *mc_addr);
  26 static s32 txgbe_get_san_mac_addr_offset(struct txgbe_hw *hw,
  27                                          u16 *san_mac_offset);
  28
  29 /**
  30  * txgbe_device_supports_autoneg_fc - Check if device supports autonegotiation
  31  * of flow control
  32  * @hw: pointer to hardware structure
  33  *
  34  * This function returns true if the device supports flow control
  35  * autonegotiation, and false if it does not.
  36  *
  37  **/
  38 bool txgbe_device_supports_autoneg_fc(struct txgbe_hw *hw)
  39 {
  40         bool supported = false;
  41         u32 speed;
  42         bool link_up;
  43
  44         DEBUGFUNC("txgbe_device_supports_autoneg_fc");
  45
  46         switch (hw->phy.media_type) {
  47         case txgbe_media_type_fiber_qsfp:
  48         case txgbe_media_type_fiber:
  49                 hw->mac.check_link(hw, &speed, &link_up, false);
  50                 /* if link is down, assume supported */
  51                 if (link_up)
  52                         supported = speed == TXGBE_LINK_SPEED_1GB_FULL ?
  53                         true : false;
  54                 else
  55                         supported = true;
  56
  57                 break;
  58         case txgbe_media_type_backplane:
  59                 supported = true;
  60                 break;
  61         case txgbe_media_type_copper:
  62                 /* only some copper devices support flow control autoneg */
  63                 switch (hw->subsystem_device_id & 0xFF) {
  64                 case TXGBE_DEV_ID_XAUI:
  65                 case TXGBE_DEV_ID_SGMII:
  66                         supported = true;
  67                         break;
  68                 default:
  69                         supported = false;
  70                 }
  71         default:
  72                 break;
  73         }
  74
  75         if (!supported)
  76                 DEBUGOUT("Device %x does not support flow control autoneg",
  77                               hw->device_id);
  78         return supported;
  79 }
  80
  81 /**
  82  *  txgbe_setup_fc - Set up flow control
  83  *  @hw: pointer to hardware structure
  84  *
  85  *  Called at init time to set up flow control.
  86  **/
  87 s32 txgbe_setup_fc(struct txgbe_hw *hw)
  88 {
  89         s32 err = 0;
  90         u32 reg = 0;
  91         u16 reg_cu = 0;
  92         u32 value = 0;
  93         u64 reg_bp = 0;
  94         bool locked = false;
  95
  96         DEBUGFUNC("txgbe_setup_fc");
  97
  98         /* Validate the requested mode */
  99         if (hw->fc.strict_ieee && hw->fc.requested_mode == txgbe_fc_rx_pause) {
 100                 DEBUGOUT("txgbe_fc_rx_pause not valid in strict IEEE mode\n");
 101                 err = TXGBE_ERR_INVALID_LINK_SETTINGS;
 102                 goto out;
 103         }
 104
 105         /*
 106          * 10gig parts do not have a word in the EEPROM to determine the
 107          * default flow control setting, so we explicitly set it to full.
 108          */
 109         if (hw->fc.requested_mode == txgbe_fc_default)
 110                 hw->fc.requested_mode = txgbe_fc_full;
 111
 112         /*
 113          * Set up the 1G and 10G flow control advertisement registers so the
 114          * HW will be able to do fc autoneg once the cable is plugged in.  If
 115          * we link at 10G, the 1G advertisement is harmless and vice versa.
 116          */
 117         switch (hw->phy.media_type) {
 118         case txgbe_media_type_backplane:
 119                 /* some MAC's need RMW protection on AUTOC */
 120                 err = hw->mac.prot_autoc_read(hw, &locked, &reg_bp);
 121                 if (err != 0)
 122                         goto out;
 123
 124                 /* fall through - only backplane uses autoc */
 125         case txgbe_media_type_fiber_qsfp:
 126         case txgbe_media_type_fiber:
 127         case txgbe_media_type_copper:
 128                 hw->phy.read_reg(hw, TXGBE_MD_AUTO_NEG_ADVT,
 129                                      TXGBE_MD_DEV_AUTO_NEG, &reg_cu);
 130                 break;
 131         default:
 132                 break;
 133         }
 134
 135         /*
 136          * The possible values of fc.requested_mode are:
 137          * 0: Flow control is completely disabled
 138          * 1: Rx flow control is enabled (we can receive pause frames,
 139          *    but not send pause frames).
 140          * 2: Tx flow control is enabled (we can send pause frames but
 141          *    we do not support receiving pause frames).
 142          * 3: Both Rx and Tx flow control (symmetric) are enabled.
 143          * other: Invalid.
 144          */
 145         switch (hw->fc.requested_mode) {
 146         case txgbe_fc_none:
 147                 /* Flow control completely disabled by software override. */
 148                 reg &= ~(SR_MII_MMD_AN_ADV_PAUSE_SYM |
 149                         SR_MII_MMD_AN_ADV_PAUSE_ASM);
 150                 if (hw->phy.media_type == txgbe_media_type_backplane)
 151                         reg_bp &= ~(TXGBE_AUTOC_SYM_PAUSE |
 152                                     TXGBE_AUTOC_ASM_PAUSE);
 153                 else if (hw->phy.media_type == txgbe_media_type_copper)
 154                         reg_cu &= ~(TXGBE_TAF_SYM_PAUSE | TXGBE_TAF_ASM_PAUSE);
 155                 break;
 156         case txgbe_fc_tx_pause:
 157                 /*
 158                  * Tx Flow control is enabled, and Rx Flow control is
 159                  * disabled by software override.
 160                  */
 161                 reg |= SR_MII_MMD_AN_ADV_PAUSE_ASM;
 162                 reg &= ~SR_MII_MMD_AN_ADV_PAUSE_SYM;
 163                 if (hw->phy.media_type == txgbe_media_type_backplane) {
 164                         reg_bp |= TXGBE_AUTOC_ASM_PAUSE;
 165                         reg_bp &= ~TXGBE_AUTOC_SYM_PAUSE;
 166                 } else if (hw->phy.media_type == txgbe_media_type_copper) {
 167                         reg_cu |= TXGBE_TAF_ASM_PAUSE;
 168                         reg_cu &= ~TXGBE_TAF_SYM_PAUSE;
 169                 }
 170                 reg |= SR_MII_MMD_AN_ADV_PAUSE_ASM;
 171                 reg_bp |= SR_AN_MMD_ADV_REG1_PAUSE_ASM;
 172                 break;
 173         case txgbe_fc_rx_pause:
 174                 /*
 175                  * Rx Flow control is enabled and Tx Flow control is
 176                  * disabled by software override. Since there really
 177                  * isn't a way to advertise that we are capable of RX
 178                  * Pause ONLY, we will advertise that we support both
 179                  * symmetric and asymmetric Rx PAUSE, as such we fall
 180                  * through to the fc_full statement.  Later, we will
 181                  * disable the adapter's ability to send PAUSE frames.
 182                  */
 183         case txgbe_fc_full:
 184                 /* Flow control (both Rx and Tx) is enabled by SW override. */
 185                 reg |= SR_MII_MMD_AN_ADV_PAUSE_SYM |
 186                         SR_MII_MMD_AN_ADV_PAUSE_ASM;
 187                 if (hw->phy.media_type == txgbe_media_type_backplane)
 188                         reg_bp |= TXGBE_AUTOC_SYM_PAUSE |
 189                                   TXGBE_AUTOC_ASM_PAUSE;
 190                 else if (hw->phy.media_type == txgbe_media_type_copper)
 191                         reg_cu |= TXGBE_TAF_SYM_PAUSE | TXGBE_TAF_ASM_PAUSE;
 192                 reg |= SR_MII_MMD_AN_ADV_PAUSE_SYM |
 193                         SR_MII_MMD_AN_ADV_PAUSE_ASM;
 194                 reg_bp |= SR_AN_MMD_ADV_REG1_PAUSE_SYM |
 195                         SR_AN_MMD_ADV_REG1_PAUSE_ASM;
 196                 break;
 197         default:
 198                 DEBUGOUT("Flow control param set incorrectly\n");
 199                 err = TXGBE_ERR_CONFIG;
 200                 goto out;
 201         }
 202
 203         /*
 204          * Enable auto-negotiation between the MAC & PHY;
 205          * the MAC will advertise clause 37 flow control.
 206          */
 207         value = rd32_epcs(hw, SR_MII_MMD_AN_ADV);
 208         value = (value & ~(SR_MII_MMD_AN_ADV_PAUSE_ASM |
 209                 SR_MII_MMD_AN_ADV_PAUSE_SYM)) | reg;
 210         wr32_epcs(hw, SR_MII_MMD_AN_ADV, value);
 211
 212         /*
 213          * AUTOC restart handles negotiation of 1G and 10G on backplane
 214          * and copper. There is no need to set the PCS1GCTL register.
 215          *
 216          */
 217         if (hw->phy.media_type == txgbe_media_type_backplane) {
 218                 value = rd32_epcs(hw, SR_AN_MMD_ADV_REG1);
 219                 value = (value & ~(SR_AN_MMD_ADV_REG1_PAUSE_ASM |
 220                         SR_AN_MMD_ADV_REG1_PAUSE_SYM)) |
 221                         reg_bp;
 222                 wr32_epcs(hw, SR_AN_MMD_ADV_REG1, value);
 223         } else if ((hw->phy.media_type == txgbe_media_type_copper) &&
 224                     (txgbe_device_supports_autoneg_fc(hw))) {
 225                 hw->phy.write_reg(hw, TXGBE_MD_AUTO_NEG_ADVT,
 226                                       TXGBE_MD_DEV_AUTO_NEG, reg_cu);
 227         }
 228
 229         DEBUGOUT("Set up FC; reg = 0x%08X\n", reg);
 230 out:
 231         return err;
 232 }
 233
 234 /**
 235  *  txgbe_start_hw - Prepare hardware for Tx/Rx
 236  *  @hw: pointer to hardware structure
 237  *
 238  *  Starts the hardware by filling the bus info structure and media type, clears
 239  *  all on chip counters, initializes receive address registers, multicast
 240  *  table, VLAN filter table, calls routine to set up link and flow control
 241  *  settings, and leaves transmit and receive units disabled and uninitialized
 242  **/
 243 s32 txgbe_start_hw(struct txgbe_hw *hw)
 244 {
 245         s32 err;
 246         u16 device_caps;
 247
 248         DEBUGFUNC("txgbe_start_hw");
 249
 250         /* Set the media type */
 251         hw->phy.media_type = hw->phy.get_media_type(hw);
 252
 253         /* Clear the VLAN filter table */
 254         hw->mac.clear_vfta(hw);
 255
 256         /* Clear statistics registers */
 257         hw->mac.clear_hw_cntrs(hw);
 258
 259         /* Setup flow control */
 260         err = txgbe_setup_fc(hw);
 261         if (err != 0 && err != TXGBE_NOT_IMPLEMENTED) {
 262                 DEBUGOUT("Flow control setup failed, returning %d\n", err);
 263                 return err;
 264         }
 265
 266         /* Cache bit indicating need for crosstalk fix */
 267         switch (hw->mac.type) {
 268         case txgbe_mac_raptor:
 269                 hw->mac.get_device_caps(hw, &device_caps);
 270                 if (device_caps & TXGBE_DEVICE_CAPS_NO_CROSSTALK_WR)
 271                         hw->need_crosstalk_fix = false;
 272                 else
 273                         hw->need_crosstalk_fix = true;
 274                 break;
 275         default:
 276                 hw->need_crosstalk_fix = false;
 277                 break;
 278         }
 279
 280         /* Clear adapter stopped flag */
 281         hw->adapter_stopped = false;
 282
 283         return 0;
 284 }
 285
 286 /**
 287  *  txgbe_start_hw_gen2 - Init sequence for common device family
 288  *  @hw: pointer to hw structure
 289  *
 290  * Performs the init sequence common to the second generation
 291  * of 10 GbE devices.
 292  **/
 293 s32 txgbe_start_hw_gen2(struct txgbe_hw *hw)
 294 {
 295         u32 i;
 296
 297         /* Clear the rate limiters */
 298         for (i = 0; i < hw->mac.max_tx_queues; i++) {
 299                 wr32(hw, TXGBE_ARBPOOLIDX, i);
 300                 wr32(hw, TXGBE_ARBTXRATE, 0);
 301         }
 302         txgbe_flush(hw);
 303
 304         /* We need to run link autotry after the driver loads */
 305         hw->mac.autotry_restart = true;
 306
 307         return 0;
 308 }
 309
 310 /**
 311  *  txgbe_init_hw - Generic hardware initialization
 312  *  @hw: pointer to hardware structure
 313  *
 314  *  Initialize the hardware by resetting the hardware, filling the bus info
 315  *  structure and media type, clears all on chip counters, initializes receive
 316  *  address registers, multicast table, VLAN filter table, calls routine to set
 317  *  up link and flow control settings, and leaves transmit and receive units
 318  *  disabled and uninitialized
 319  **/
 320 s32 txgbe_init_hw(struct txgbe_hw *hw)
 321 {
 322         s32 status;
 323
 324         DEBUGFUNC("txgbe_init_hw");
 325
 326         /* Reset the hardware */
 327         status = hw->mac.reset_hw(hw);
 328         if (status == 0 || status == TXGBE_ERR_SFP_NOT_PRESENT) {
 329                 /* Start the HW */
 330                 status = hw->mac.start_hw(hw);
 331         }
 332
 333         if (status != 0)
 334                 DEBUGOUT("Failed to initialize HW, STATUS = %d\n", status);
 335
 336         return status;
 337 }
 338
 339 /**
 340  *  txgbe_clear_hw_cntrs - Generic clear hardware counters
 341  *  @hw: pointer to hardware structure
 342  *
 343  *  Clears all hardware statistics counters by reading them from the hardware
 344  *  Statistics counters are clear on read.
 345  **/
 346 s32 txgbe_clear_hw_cntrs(struct txgbe_hw *hw)
 347 {
 348         u16 i = 0;
 349
 350         DEBUGFUNC("txgbe_clear_hw_cntrs");
 351
 352         /* QP Stats */
 353         /* don't write clear queue stats */
 354         for (i = 0; i < TXGBE_MAX_QP; i++) {
 355                 hw->qp_last[i].rx_qp_packets = 0;
 356                 hw->qp_last[i].tx_qp_packets = 0;
 357                 hw->qp_last[i].rx_qp_bytes = 0;
 358                 hw->qp_last[i].tx_qp_bytes = 0;
 359                 hw->qp_last[i].rx_qp_mc_packets = 0;
 360         }
 361
 362         /* PB Stats */
 363         for (i = 0; i < TXGBE_MAX_UP; i++) {
 364                 rd32(hw, TXGBE_PBRXUPXON(i));
 365                 rd32(hw, TXGBE_PBRXUPXOFF(i));
 366                 rd32(hw, TXGBE_PBTXUPXON(i));
 367                 rd32(hw, TXGBE_PBTXUPXOFF(i));
 368                 rd32(hw, TXGBE_PBTXUPOFF(i));
 369
 370                 rd32(hw, TXGBE_PBRXMISS(i));
 371         }
 372         rd32(hw, TXGBE_PBRXLNKXON);
 373         rd32(hw, TXGBE_PBRXLNKXOFF);
 374         rd32(hw, TXGBE_PBTXLNKXON);
 375         rd32(hw, TXGBE_PBTXLNKXOFF);
 376
 377         /* DMA Stats */
 378         rd32(hw, TXGBE_DMARXPKT);
 379         rd32(hw, TXGBE_DMATXPKT);
 380
 381         rd64(hw, TXGBE_DMARXOCTL);
 382         rd64(hw, TXGBE_DMATXOCTL);
 383
 384         /* MAC Stats */
 385         rd64(hw, TXGBE_MACRXERRCRCL);
 386         rd64(hw, TXGBE_MACRXMPKTL);
 387         rd64(hw, TXGBE_MACTXMPKTL);
 388
 389         rd64(hw, TXGBE_MACRXPKTL);
 390         rd64(hw, TXGBE_MACTXPKTL);
 391         rd64(hw, TXGBE_MACRXGBOCTL);
 392
 393         rd64(hw, TXGBE_MACRXOCTL);
 394         rd32(hw, TXGBE_MACTXOCTL);
 395
 396         rd64(hw, TXGBE_MACRX1TO64L);
 397         rd64(hw, TXGBE_MACRX65TO127L);
 398         rd64(hw, TXGBE_MACRX128TO255L);
 399         rd64(hw, TXGBE_MACRX256TO511L);
 400         rd64(hw, TXGBE_MACRX512TO1023L);
 401         rd64(hw, TXGBE_MACRX1024TOMAXL);
 402         rd64(hw, TXGBE_MACTX1TO64L);
 403         rd64(hw, TXGBE_MACTX65TO127L);
 404         rd64(hw, TXGBE_MACTX128TO255L);
 405         rd64(hw, TXGBE_MACTX256TO511L);
 406         rd64(hw, TXGBE_MACTX512TO1023L);
 407         rd64(hw, TXGBE_MACTX1024TOMAXL);
 408
 409         rd64(hw, TXGBE_MACRXERRLENL);
 410         rd32(hw, TXGBE_MACRXOVERSIZE);
 411         rd32(hw, TXGBE_MACRXJABBER);
 412
 413         /* FCoE Stats */
 414         rd32(hw, TXGBE_FCOECRC);
 415         rd32(hw, TXGBE_FCOELAST);
 416         rd32(hw, TXGBE_FCOERPDC);
 417         rd32(hw, TXGBE_FCOEPRC);
 418         rd32(hw, TXGBE_FCOEPTC);
 419         rd32(hw, TXGBE_FCOEDWRC);
 420         rd32(hw, TXGBE_FCOEDWTC);
 421
 422         /* Flow Director Stats */
 423         rd32(hw, TXGBE_FDIRMATCH);
 424         rd32(hw, TXGBE_FDIRMISS);
 425         rd32(hw, TXGBE_FDIRUSED);
 426         rd32(hw, TXGBE_FDIRUSED);
 427         rd32(hw, TXGBE_FDIRFAIL);
 428         rd32(hw, TXGBE_FDIRFAIL);
 429
 430         /* MACsec Stats */
 431         rd32(hw, TXGBE_LSECTX_UTPKT);
 432         rd32(hw, TXGBE_LSECTX_ENCPKT);
 433         rd32(hw, TXGBE_LSECTX_PROTPKT);
 434         rd32(hw, TXGBE_LSECTX_ENCOCT);
 435         rd32(hw, TXGBE_LSECTX_PROTOCT);
 436         rd32(hw, TXGBE_LSECRX_UTPKT);
 437         rd32(hw, TXGBE_LSECRX_BTPKT);
 438         rd32(hw, TXGBE_LSECRX_NOSCIPKT);
 439         rd32(hw, TXGBE_LSECRX_UNSCIPKT);
 440         rd32(hw, TXGBE_LSECRX_DECOCT);
 441         rd32(hw, TXGBE_LSECRX_VLDOCT);
 442         rd32(hw, TXGBE_LSECRX_UNCHKPKT);
 443         rd32(hw, TXGBE_LSECRX_DLYPKT);
 444         rd32(hw, TXGBE_LSECRX_LATEPKT);
 445         for (i = 0; i < 2; i++) {
 446                 rd32(hw, TXGBE_LSECRX_OKPKT(i));
 447                 rd32(hw, TXGBE_LSECRX_INVPKT(i));
 448                 rd32(hw, TXGBE_LSECRX_BADPKT(i));
 449         }
 450         rd32(hw, TXGBE_LSECRX_INVSAPKT);
 451         rd32(hw, TXGBE_LSECRX_BADSAPKT);
 452
 453         return 0;
 454 }
 455
 456 /**
 457  *  txgbe_get_mac_addr - Generic get MAC address
 458  *  @hw: pointer to hardware structure
 459  *  @mac_addr: Adapter MAC address
 460  *
 461  *  Reads the adapter's MAC address from first Receive Address Register (RAR0)
 462  *  A reset of the adapter must be performed prior to calling this function
 463  *  in order for the MAC address to have been loaded from the EEPROM into RAR0
 464  **/
 465 s32 txgbe_get_mac_addr(struct txgbe_hw *hw, u8 *mac_addr)
 466 {
 467         u32 rar_high;
 468         u32 rar_low;
 469         u16 i;
 470
 471         DEBUGFUNC("txgbe_get_mac_addr");
 472
 473         wr32(hw, TXGBE_ETHADDRIDX, 0);
 474         rar_high = rd32(hw, TXGBE_ETHADDRH);
 475         rar_low = rd32(hw, TXGBE_ETHADDRL);
 476
 477         for (i = 0; i < 2; i++)
 478                 mac_addr[i] = (u8)(rar_high >> (1 - i) * 8);
 479
 480         for (i = 0; i < 4; i++)
 481                 mac_addr[i + 2] = (u8)(rar_low >> (3 - i) * 8);
 482
 483         return 0;
 484 }
 485
 486 /**
 487  *  txgbe_set_lan_id_multi_port - Set LAN id for PCIe multiple port devices
 488  *  @hw: pointer to the HW structure
 489  *
 490  *  Determines the LAN function id by reading memory-mapped registers and swaps
 491  *  the port value if requested, and set MAC instance for devices.
 492  **/
 493 void txgbe_set_lan_id_multi_port(struct txgbe_hw *hw)
 494 {
 495         struct txgbe_bus_info *bus = &hw->bus;
 496         u32 reg;
 497
 498         DEBUGFUNC("txgbe_set_lan_id_multi_port_pcie");
 499
 500         reg = rd32(hw, TXGBE_PORTSTAT);
 501         bus->lan_id = TXGBE_PORTSTAT_ID(reg);
 502
 503         /* check for single port */
 504         reg = rd32(hw, TXGBE_PWR);
 505         if (TXGBE_PWR_LANID(reg) == TXGBE_PWR_LANID_SWAP)
 506                 bus->func = 0;
 507         else
 508                 bus->func = bus->lan_id;
 509 }
 510
 511 /**
 512  *  txgbe_stop_hw - Generic stop Tx/Rx units
 513  *  @hw: pointer to hardware structure
 514  *
 515  *  Sets the adapter_stopped flag within txgbe_hw struct. Clears interrupts,
 516  *  disables transmit and receive units. The adapter_stopped flag is used by
 517  *  the shared code and drivers to determine if the adapter is in a stopped
 518  *  state and should not touch the hardware.
 519  **/
 520 s32 txgbe_stop_hw(struct txgbe_hw *hw)
 521 {
 522         u32 reg_val;
 523         u16 i;
 524
 525         DEBUGFUNC("txgbe_stop_hw");
 526
 527         /*
 528          * Set the adapter_stopped flag so other driver functions stop touching
 529          * the hardware
 530          */
 531         hw->adapter_stopped = true;
 532
 533         /* Disable the receive unit */
 534         txgbe_disable_rx(hw);
 535
 536         /* Clear interrupt mask to stop interrupts from being generated */
 537         wr32(hw, TXGBE_IENMISC, 0);
 538         wr32(hw, TXGBE_IMS(0), TXGBE_IMS_MASK);
 539         wr32(hw, TXGBE_IMS(1), TXGBE_IMS_MASK);
 540
 541         /* Clear any pending interrupts, flush previous writes */
 542         wr32(hw, TXGBE_ICRMISC, TXGBE_ICRMISC_MASK);
 543         wr32(hw, TXGBE_ICR(0), TXGBE_ICR_MASK);
 544         wr32(hw, TXGBE_ICR(1), TXGBE_ICR_MASK);
 545
 546         /* Disable the transmit unit.  Each queue must be disabled. */
 547         for (i = 0; i < hw->mac.max_tx_queues; i++)
 548                 wr32(hw, TXGBE_TXCFG(i), TXGBE_TXCFG_FLUSH);
 549
 550         /* Disable the receive unit by stopping each queue */
 551         for (i = 0; i < hw->mac.max_rx_queues; i++) {
 552                 reg_val = rd32(hw, TXGBE_RXCFG(i));
 553                 reg_val &= ~TXGBE_RXCFG_ENA;
 554                 wr32(hw, TXGBE_RXCFG(i), reg_val);
 555         }
 556
 557         /* flush all queues disables */
 558         txgbe_flush(hw);
 559         msec_delay(2);
 560
 561         return 0;
 562 }
 563
 564 /**
 565  *  txgbe_led_on - Turns on the software controllable LEDs.
 566  *  @hw: pointer to hardware structure
 567  *  @index: led number to turn on
 568  **/
 569 s32 txgbe_led_on(struct txgbe_hw *hw, u32 index)
 570 {
 571         u32 led_reg = rd32(hw, TXGBE_LEDCTL);
 572
 573         DEBUGFUNC("txgbe_led_on");
 574
 575         if (index > 4)
 576                 return TXGBE_ERR_PARAM;
 577
 578         /* To turn on the LED, set mode to ON. */
 579         led_reg |= TXGBE_LEDCTL_SEL(index);
 580         led_reg |= TXGBE_LEDCTL_ORD(index);
 581         wr32(hw, TXGBE_LEDCTL, led_reg);
 582         txgbe_flush(hw);
 583
 584         return 0;
 585 }
 586
 587 /**
 588  *  txgbe_led_off - Turns off the software controllable LEDs.
 589  *  @hw: pointer to hardware structure
 590  *  @index: led number to turn off
 591  **/
 592 s32 txgbe_led_off(struct txgbe_hw *hw, u32 index)
 593 {
 594         u32 led_reg = rd32(hw, TXGBE_LEDCTL);
 595
 596         DEBUGFUNC("txgbe_led_off");
 597
 598         if (index > 4)
 599                 return TXGBE_ERR_PARAM;
 600
 601         /* To turn off the LED, set mode to OFF. */
 602         led_reg &= ~(TXGBE_LEDCTL_SEL(index));
 603         led_reg &= ~(TXGBE_LEDCTL_ORD(index));
 604         wr32(hw, TXGBE_LEDCTL, led_reg);
 605         txgbe_flush(hw);
 606
 607         return 0;
 608 }
 609
 610 /**
 611  *  txgbe_validate_mac_addr - Validate MAC address
 612  *  @mac_addr: pointer to MAC address.
 613  *
 614  *  Tests a MAC address to ensure it is a valid Individual Address.
 615  **/
 616 s32 txgbe_validate_mac_addr(u8 *mac_addr)
 617 {
 618         s32 status = 0;
 619
 620         DEBUGFUNC("txgbe_validate_mac_addr");
 621
 622         /* Make sure it is not a multicast address */
 623         if (TXGBE_IS_MULTICAST(mac_addr)) {
 624                 status = TXGBE_ERR_INVALID_MAC_ADDR;
 625         /* Not a broadcast address */
 626         } else if (TXGBE_IS_BROADCAST(mac_addr)) {
 627                 status = TXGBE_ERR_INVALID_MAC_ADDR;
 628         /* Reject the zero address */
 629         } else if (mac_addr[0] == 0 && mac_addr[1] == 0 && mac_addr[2] == 0 &&
 630                    mac_addr[3] == 0 && mac_addr[4] == 0 && mac_addr[5] == 0) {
 631                 status = TXGBE_ERR_INVALID_MAC_ADDR;
 632         }
 633         return status;
 634 }
 635
 636 /**
 637  *  txgbe_set_rar - Set Rx address register
 638  *  @hw: pointer to hardware structure
 639  *  @index: Receive address register to write
 640  *  @addr: Address to put into receive address register
 641  *  @vmdq: VMDq "set" or "pool" index
 642  *  @enable_addr: set flag that address is active
 643  *
 644  *  Puts an ethernet address into a receive address register.
 645  **/
 646 s32 txgbe_set_rar(struct txgbe_hw *hw, u32 index, u8 *addr, u32 vmdq,
 647                           u32 enable_addr)
 648 {
 649         u32 rar_low, rar_high;
 650         u32 rar_entries = hw->mac.num_rar_entries;
 651
 652         DEBUGFUNC("txgbe_set_rar");
 653
 654         /* Make sure we are using a valid rar index range */
 655         if (index >= rar_entries) {
 656                 DEBUGOUT("RAR index %d is out of range.\n", index);
 657                 return TXGBE_ERR_INVALID_ARGUMENT;
 658         }
 659
 660         /* setup VMDq pool selection before this RAR gets enabled */
 661         hw->mac.set_vmdq(hw, index, vmdq);
 662
 663         /*
 664          * HW expects these in little endian so we reverse the byte
 665          * order from network order (big endian) to little endian
 666          */
 667         rar_low = TXGBE_ETHADDRL_AD0(addr[5]) |
 668                   TXGBE_ETHADDRL_AD1(addr[4]) |
 669                   TXGBE_ETHADDRL_AD2(addr[3]) |
 670                   TXGBE_ETHADDRL_AD3(addr[2]);
 671         /*
 672          * Some parts put the VMDq setting in the extra RAH bits,
 673          * so save everything except the lower 16 bits that hold part
 674          * of the address and the address valid bit.
 675          */
 676         rar_high = rd32(hw, TXGBE_ETHADDRH);
 677         rar_high &= ~TXGBE_ETHADDRH_AD_MASK;
 678         rar_high |= (TXGBE_ETHADDRH_AD4(addr[1]) |
 679                      TXGBE_ETHADDRH_AD5(addr[0]));
 680
 681         rar_high &= ~TXGBE_ETHADDRH_VLD;
 682         if (enable_addr != 0)
 683                 rar_high |= TXGBE_ETHADDRH_VLD;
 684
 685         wr32(hw, TXGBE_ETHADDRIDX, index);
 686         wr32(hw, TXGBE_ETHADDRL, rar_low);
 687         wr32(hw, TXGBE_ETHADDRH, rar_high);
 688
 689         return 0;
 690 }
 691
 692 /**
 693  *  txgbe_clear_rar - Remove Rx address register
 694  *  @hw: pointer to hardware structure
 695  *  @index: Receive address register to write
 696  *
 697  *  Clears an ethernet address from a receive address register.
 698  **/
 699 s32 txgbe_clear_rar(struct txgbe_hw *hw, u32 index)
 700 {
 701         u32 rar_high;
 702         u32 rar_entries = hw->mac.num_rar_entries;
 703
 704         DEBUGFUNC("txgbe_clear_rar");
 705
 706         /* Make sure we are using a valid rar index range */
 707         if (index >= rar_entries) {
 708                 DEBUGOUT("RAR index %d is out of range.\n", index);
 709                 return TXGBE_ERR_INVALID_ARGUMENT;
 710         }
 711
 712         /*
 713          * Some parts put the VMDq setting in the extra RAH bits,
 714          * so save everything except the lower 16 bits that hold part
 715          * of the address and the address valid bit.
 716          */
 717         wr32(hw, TXGBE_ETHADDRIDX, index);
 718         rar_high = rd32(hw, TXGBE_ETHADDRH);
 719         rar_high &= ~(TXGBE_ETHADDRH_AD_MASK | TXGBE_ETHADDRH_VLD);
 720
 721         wr32(hw, TXGBE_ETHADDRL, 0);
 722         wr32(hw, TXGBE_ETHADDRH, rar_high);
 723
 724         /* clear VMDq pool/queue selection for this RAR */
 725         hw->mac.clear_vmdq(hw, index, BIT_MASK32);
 726
 727         return 0;
 728 }
 729
 730 /**
 731  *  txgbe_init_rx_addrs - Initializes receive address filters.
 732  *  @hw: pointer to hardware structure
 733  *
 734  *  Places the MAC address in receive address register 0 and clears the rest
 735  *  of the receive address registers. Clears the multicast table. Assumes
 736  *  the receiver is in reset when the routine is called.
 737  **/
 738 s32 txgbe_init_rx_addrs(struct txgbe_hw *hw)
 739 {
 740         u32 i;
 741         u32 psrctl;
 742         u32 rar_entries = hw->mac.num_rar_entries;
 743
 744         DEBUGFUNC("txgbe_init_rx_addrs");
 745
 746         /*
 747          * If the current mac address is valid, assume it is a software override
 748          * to the permanent address.
 749          * Otherwise, use the permanent address from the eeprom.
 750          */
 751         if (txgbe_validate_mac_addr(hw->mac.addr) ==
 752             TXGBE_ERR_INVALID_MAC_ADDR) {
 753                 /* Get the MAC address from the RAR0 for later reference */
 754                 hw->mac.get_mac_addr(hw, hw->mac.addr);
 755
 756                 DEBUGOUT(" Keeping Current RAR0 Addr =%.2X %.2X %.2X ",
 757                           hw->mac.addr[0], hw->mac.addr[1],
 758                           hw->mac.addr[2]);
 759                 DEBUGOUT("%.2X %.2X %.2X\n", hw->mac.addr[3],
 760                           hw->mac.addr[4], hw->mac.addr[5]);
 761         } else {
 762                 /* Setup the receive address. */
 763                 DEBUGOUT("Overriding MAC Address in RAR[0]\n");
 764                 DEBUGOUT(" New MAC Addr =%.2X %.2X %.2X ",
 765                           hw->mac.addr[0], hw->mac.addr[1],
 766                           hw->mac.addr[2]);
 767                 DEBUGOUT("%.2X %.2X %.2X\n", hw->mac.addr[3],
 768                           hw->mac.addr[4], hw->mac.addr[5]);
 769
 770                 hw->mac.set_rar(hw, 0, hw->mac.addr, 0, true);
 771         }
 772
 773         /* clear VMDq pool/queue selection for RAR 0 */
 774         hw->mac.clear_vmdq(hw, 0, BIT_MASK32);
 775
 776         hw->addr_ctrl.overflow_promisc = 0;
 777
 778         hw->addr_ctrl.rar_used_count = 1;
 779
 780         /* Zero out the other receive addresses. */
 781         DEBUGOUT("Clearing RAR[1-%d]\n", rar_entries - 1);
 782         for (i = 1; i < rar_entries; i++) {
 783                 wr32(hw, TXGBE_ETHADDRIDX, i);
 784                 wr32(hw, TXGBE_ETHADDRL, 0);
 785                 wr32(hw, TXGBE_ETHADDRH, 0);
 786         }
 787
 788         /* Clear the MTA */
 789         hw->addr_ctrl.mta_in_use = 0;
 790         psrctl = rd32(hw, TXGBE_PSRCTL);
 791         psrctl &= ~(TXGBE_PSRCTL_ADHF12_MASK | TXGBE_PSRCTL_MCHFENA);
 792         psrctl |= TXGBE_PSRCTL_ADHF12(hw->mac.mc_filter_type);
 793         wr32(hw, TXGBE_PSRCTL, psrctl);
 794
 795         DEBUGOUT(" Clearing MTA\n");
 796         for (i = 0; i < hw->mac.mcft_size; i++)
 797                 wr32(hw, TXGBE_MCADDRTBL(i), 0);
 798
 799         txgbe_init_uta_tables(hw);
 800
 801         return 0;
 802 }
 803
 804 /**
 805  *  txgbe_mta_vector - Determines bit-vector in multicast table to set
 806  *  @hw: pointer to hardware structure
 807  *  @mc_addr: the multicast address
 808  *
 809  *  Extracts the 12 bits, from a multicast address, to determine which
 810  *  bit-vector to set in the multicast table. The hardware uses 12 bits, from
 811  *  incoming rx multicast addresses, to determine the bit-vector to check in
 812  *  the MTA. Which of the 4 combination, of 12-bits, the hardware uses is set
 813  *  by the MO field of the PSRCTRL. The MO field is set during initialization
 814  *  to mc_filter_type.
 815  **/
 816 static s32 txgbe_mta_vector(struct txgbe_hw *hw, u8 *mc_addr)
 817 {
 818         u32 vector = 0;
 819
 820         DEBUGFUNC("txgbe_mta_vector");
 821
 822         switch (hw->mac.mc_filter_type) {
 823         case 0:   /* use bits [47:36] of the address */
 824                 vector = ((mc_addr[4] >> 4) | (((u16)mc_addr[5]) << 4));
 825                 break;
 826         case 1:   /* use bits [46:35] of the address */
 827                 vector = ((mc_addr[4] >> 3) | (((u16)mc_addr[5]) << 5));
 828                 break;
 829         case 2:   /* use bits [45:34] of the address */
 830                 vector = ((mc_addr[4] >> 2) | (((u16)mc_addr[5]) << 6));
 831                 break;
 832         case 3:   /* use bits [43:32] of the address */
 833                 vector = ((mc_addr[4]) | (((u16)mc_addr[5]) << 8));
 834                 break;
 835         default:  /* Invalid mc_filter_type */
 836                 DEBUGOUT("MC filter type param set incorrectly\n");
 837                 ASSERT(0);
 838                 break;
 839         }
 840
 841         /* vector can only be 12-bits or boundary will be exceeded */
 842         vector &= 0xFFF;
 843         return vector;
 844 }
 845
 846 /**
 847  *  txgbe_set_mta - Set bit-vector in multicast table
 848  *  @hw: pointer to hardware structure
 849  *  @mc_addr: Multicast address
 850  *
 851  *  Sets the bit-vector in the multicast table.
 852  **/
 853 void txgbe_set_mta(struct txgbe_hw *hw, u8 *mc_addr)
 854 {
 855         u32 vector;
 856         u32 vector_bit;
 857         u32 vector_reg;
 858
 859         DEBUGFUNC("txgbe_set_mta");
 860
 861         hw->addr_ctrl.mta_in_use++;
 862
 863         vector = txgbe_mta_vector(hw, mc_addr);
 864         DEBUGOUT(" bit-vector = 0x%03X\n", vector);
 865
 866         /*
 867          * The MTA is a register array of 128 32-bit registers. It is treated
 868          * like an array of 4096 bits.  We want to set bit
 869          * BitArray[vector_value]. So we figure out what register the bit is
 870          * in, read it, OR in the new bit, then write back the new value.  The
 871          * register is determined by the upper 7 bits of the vector value and
 872          * the bit within that register are determined by the lower 5 bits of
 873          * the value.
 874          */
 875         vector_reg = (vector >> 5) & 0x7F;
 876         vector_bit = vector & 0x1F;
 877         hw->mac.mta_shadow[vector_reg] |= (1 << vector_bit);
 878 }
 879
 880 /**
 881  *  txgbe_update_mc_addr_list - Updates MAC list of multicast addresses
 882  *  @hw: pointer to hardware structure
 883  *  @mc_addr_list: the list of new multicast addresses
 884  *  @mc_addr_count: number of addresses
 885  *  @next: iterator function to walk the multicast address list
 886  *  @clear: flag, when set clears the table beforehand
 887  *
 888  *  When the clear flag is set, the given list replaces any existing list.
 889  *  Hashes the given addresses into the multicast table.
 890  **/
 891 s32 txgbe_update_mc_addr_list(struct txgbe_hw *hw, u8 *mc_addr_list,
 892                                       u32 mc_addr_count, txgbe_mc_addr_itr next,
 893                                       bool clear)
 894 {
 895         u32 i;
 896         u32 vmdq;
 897
 898         DEBUGFUNC("txgbe_update_mc_addr_list");
 899
 900         /*
 901          * Set the new number of MC addresses that we are being requested to
 902          * use.
 903          */
 904         hw->addr_ctrl.num_mc_addrs = mc_addr_count;
 905         hw->addr_ctrl.mta_in_use = 0;
 906
 907         /* Clear mta_shadow */
 908         if (clear) {
 909                 DEBUGOUT(" Clearing MTA\n");
 910                 memset(&hw->mac.mta_shadow, 0, sizeof(hw->mac.mta_shadow));
 911         }
 912
 913         /* Update mta_shadow */
 914         for (i = 0; i < mc_addr_count; i++) {
 915                 DEBUGOUT(" Adding the multicast addresses:\n");
 916                 txgbe_set_mta(hw, next(hw, &mc_addr_list, &vmdq));
 917         }
 918
 919         /* Enable mta */
 920         for (i = 0; i < hw->mac.mcft_size; i++)
 921                 wr32a(hw, TXGBE_MCADDRTBL(0), i,
 922                                       hw->mac.mta_shadow[i]);
 923
 924         if (hw->addr_ctrl.mta_in_use > 0) {
 925                 u32 psrctl = rd32(hw, TXGBE_PSRCTL);
 926                 psrctl &= ~(TXGBE_PSRCTL_ADHF12_MASK | TXGBE_PSRCTL_MCHFENA);
 927                 psrctl |= TXGBE_PSRCTL_MCHFENA |
 928                          TXGBE_PSRCTL_ADHF12(hw->mac.mc_filter_type);
 929                 wr32(hw, TXGBE_PSRCTL, psrctl);
 930         }
 931
 932         DEBUGOUT("txgbe update mc addr list complete\n");
 933         return 0;
 934 }
 935
 936 /**
 937  *  txgbe_fc_enable - Enable flow control
 938  *  @hw: pointer to hardware structure
 939  *
 940  *  Enable flow control according to the current settings.
 941  **/
 942 s32 txgbe_fc_enable(struct txgbe_hw *hw)
 943 {
 944         s32 err = 0;
 945         u32 mflcn_reg, fccfg_reg;
 946         u32 pause_time;
 947         u32 fcrtl, fcrth;
 948         int i;
 949
 950         DEBUGFUNC("txgbe_fc_enable");
 951
 952         /* Validate the water mark configuration */
 953         if (!hw->fc.pause_time) {
 954                 err = TXGBE_ERR_INVALID_LINK_SETTINGS;
 955                 goto out;
 956         }
 957
 958         /* Low water mark of zero causes XOFF floods */
 959         for (i = 0; i < TXGBE_DCB_TC_MAX; i++) {
 960                 if ((hw->fc.current_mode & txgbe_fc_tx_pause) &&
 961                     hw->fc.high_water[i]) {
 962                         if (!hw->fc.low_water[i] ||
 963                             hw->fc.low_water[i] >= hw->fc.high_water[i]) {
 964                                 DEBUGOUT("Invalid water mark configuration\n");
 965                                 err = TXGBE_ERR_INVALID_LINK_SETTINGS;
 966                                 goto out;
 967                         }
 968                 }
 969         }
 970
 971         /* Negotiate the fc mode to use */
 972         hw->mac.fc_autoneg(hw);
 973
 974         /* Disable any previous flow control settings */
 975         mflcn_reg = rd32(hw, TXGBE_RXFCCFG);
 976         mflcn_reg &= ~(TXGBE_RXFCCFG_FC | TXGBE_RXFCCFG_PFC);
 977
 978         fccfg_reg = rd32(hw, TXGBE_TXFCCFG);
 979         fccfg_reg &= ~(TXGBE_TXFCCFG_FC | TXGBE_TXFCCFG_PFC);
 980
 981         /*
 982          * The possible values of fc.current_mode are:
 983          * 0: Flow control is completely disabled
 984          * 1: Rx flow control is enabled (we can receive pause frames,
 985          *    but not send pause frames).
 986          * 2: Tx flow control is enabled (we can send pause frames but
 987          *    we do not support receiving pause frames).
 988          * 3: Both Rx and Tx flow control (symmetric) are enabled.
 989          * other: Invalid.
 990          */
 991         switch (hw->fc.current_mode) {
 992         case txgbe_fc_none:
 993                 /*
 994                  * Flow control is disabled by software override or autoneg.
 995                  * The code below will actually disable it in the HW.
 996                  */
 997                 break;
 998         case txgbe_fc_rx_pause:
 999                 /*
1000                  * Rx Flow control is enabled and Tx Flow control is
1001                  * disabled by software override. Since there really
1002                  * isn't a way to advertise that we are capable of RX
1003                  * Pause ONLY, we will advertise that we support both
1004                  * symmetric and asymmetric Rx PAUSE.  Later, we will
1005                  * disable the adapter's ability to send PAUSE frames.
1006                  */
1007                 mflcn_reg |= TXGBE_RXFCCFG_FC;
1008                 break;
1009         case txgbe_fc_tx_pause:
1010                 /*
1011                  * Tx Flow control is enabled, and Rx Flow control is
1012                  * disabled by software override.
1013                  */
1014                 fccfg_reg |= TXGBE_TXFCCFG_FC;
1015                 break;
1016         case txgbe_fc_full:
1017                 /* Flow control (both Rx and Tx) is enabled by SW override. */
1018                 mflcn_reg |= TXGBE_RXFCCFG_FC;
1019                 fccfg_reg |= TXGBE_TXFCCFG_FC;
1020                 break;
1021         default:
1022                 DEBUGOUT("Flow control param set incorrectly\n");
1023                 err = TXGBE_ERR_CONFIG;
1024                 goto out;
1025         }
1026
1027         /* Set 802.3x based flow control settings. */
1028         wr32(hw, TXGBE_RXFCCFG, mflcn_reg);
1029         wr32(hw, TXGBE_TXFCCFG, fccfg_reg);
1030
1031         /* Set up and enable Rx high/low water mark thresholds, enable XON. */
1032         for (i = 0; i < TXGBE_DCB_TC_MAX; i++) {
1033                 if ((hw->fc.current_mode & txgbe_fc_tx_pause) &&
1034                     hw->fc.high_water[i]) {
1035                         fcrtl = TXGBE_FCWTRLO_TH(hw->fc.low_water[i]) |
1036                                 TXGBE_FCWTRLO_XON;
1037                         fcrth = TXGBE_FCWTRHI_TH(hw->fc.high_water[i]) |
1038                                 TXGBE_FCWTRHI_XOFF;
1039                 } else {
1040                         /*
1041                          * In order to prevent Tx hangs when the internal Tx
1042                          * switch is enabled we must set the high water mark
1043                          * to the Rx packet buffer size - 24KB.  This allows
1044                          * the Tx switch to function even under heavy Rx
1045                          * workloads.
1046                          */
1047                         fcrtl = 0;
1048                         fcrth = rd32(hw, TXGBE_PBRXSIZE(i)) - 24576;
1049                 }
1050                 wr32(hw, TXGBE_FCWTRLO(i), fcrtl);
1051                 wr32(hw, TXGBE_FCWTRHI(i), fcrth);
1052         }
1053
1054         /* Configure pause time (2 TCs per register) */
1055         pause_time = TXGBE_RXFCFSH_TIME(hw->fc.pause_time);
1056         for (i = 0; i < (TXGBE_DCB_TC_MAX / 2); i++)
1057                 wr32(hw, TXGBE_FCXOFFTM(i), pause_time * 0x00010001);
1058
1059         /* Configure flow control refresh threshold value */
1060         wr32(hw, TXGBE_RXFCRFSH, hw->fc.pause_time / 2);
1061
1062 out:
1063         return err;
1064 }
1065
1066 /**
1067  *  txgbe_negotiate_fc - Negotiate flow control
1068  *  @hw: pointer to hardware structure
1069  *  @adv_reg: flow control advertised settings
1070  *  @lp_reg: link partner's flow control settings
1071  *  @adv_sym: symmetric pause bit in advertisement
1072  *  @adv_asm: asymmetric pause bit in advertisement
1073  *  @lp_sym: symmetric pause bit in link partner advertisement
1074  *  @lp_asm: asymmetric pause bit in link partner advertisement
1075  *
1076  *  Find the intersection between advertised settings and link partner's
1077  *  advertised settings
1078  **/
1079 s32 txgbe_negotiate_fc(struct txgbe_hw *hw, u32 adv_reg, u32 lp_reg,
1080                        u32 adv_sym, u32 adv_asm, u32 lp_sym, u32 lp_asm)
1081 {
1082         if ((!(adv_reg)) ||  (!(lp_reg))) {
1083                 DEBUGOUT("Local or link partner's advertised flow control "
1084                               "settings are NULL. Local: %x, link partner: %x\n",
1085                               adv_reg, lp_reg);
1086                 return TXGBE_ERR_FC_NOT_NEGOTIATED;
1087         }
1088
1089         if ((adv_reg & adv_sym) && (lp_reg & lp_sym)) {
1090                 /*
1091                  * Now we need to check if the user selected Rx ONLY
1092                  * of pause frames.  In this case, we had to advertise
1093                  * FULL flow control because we could not advertise RX
1094                  * ONLY. Hence, we must now check to see if we need to
1095                  * turn OFF the TRANSMISSION of PAUSE frames.
1096                  */
1097                 if (hw->fc.requested_mode == txgbe_fc_full) {
1098                         hw->fc.current_mode = txgbe_fc_full;
1099                         DEBUGOUT("Flow Control = FULL.\n");
1100                 } else {
1101                         hw->fc.current_mode = txgbe_fc_rx_pause;
1102                         DEBUGOUT("Flow Control=RX PAUSE frames only\n");
1103                 }
1104         } else if (!(adv_reg & adv_sym) && (adv_reg & adv_asm) &&
1105                    (lp_reg & lp_sym) && (lp_reg & lp_asm)) {
1106                 hw->fc.current_mode = txgbe_fc_tx_pause;
1107                 DEBUGOUT("Flow Control = TX PAUSE frames only.\n");
1108         } else if ((adv_reg & adv_sym) && (adv_reg & adv_asm) &&
1109                    !(lp_reg & lp_sym) && (lp_reg & lp_asm)) {
1110                 hw->fc.current_mode = txgbe_fc_rx_pause;
1111                 DEBUGOUT("Flow Control = RX PAUSE frames only.\n");
1112         } else {
1113                 hw->fc.current_mode = txgbe_fc_none;
1114                 DEBUGOUT("Flow Control = NONE.\n");
1115         }
1116         return 0;
1117 }
1118
1119 /**
1120  *  txgbe_fc_autoneg_fiber - Enable flow control on 1 gig fiber
1121  *  @hw: pointer to hardware structure
1122  *
1123  *  Enable flow control according on 1 gig fiber.
1124  **/
1125 STATIC s32 txgbe_fc_autoneg_fiber(struct txgbe_hw *hw)
1126 {
1127         u32 pcs_anadv_reg, pcs_lpab_reg;
1128         s32 err = TXGBE_ERR_FC_NOT_NEGOTIATED;
1129
1130         /*
1131          * On multispeed fiber at 1g, bail out if
1132          * - link is up but AN did not complete, or if
1133          * - link is up and AN completed but timed out
1134          */
1135
1136         pcs_anadv_reg = rd32_epcs(hw, SR_MII_MMD_AN_ADV);
1137         pcs_lpab_reg = rd32_epcs(hw, SR_MII_MMD_LP_BABL);
1138
1139         err =  txgbe_negotiate_fc(hw, pcs_anadv_reg,
1140                                       pcs_lpab_reg,
1141                                       SR_MII_MMD_AN_ADV_PAUSE_SYM,
1142                                       SR_MII_MMD_AN_ADV_PAUSE_ASM,
1143                                       SR_MII_MMD_AN_ADV_PAUSE_SYM,
1144                                       SR_MII_MMD_AN_ADV_PAUSE_ASM);
1145
1146         return err;
1147 }
1148
1149 /**
1150  *  txgbe_fc_autoneg_backplane - Enable flow control IEEE clause 37
1151  *  @hw: pointer to hardware structure
1152  *
1153  *  Enable flow control according to IEEE clause 37.
1154  **/
1155 STATIC s32 txgbe_fc_autoneg_backplane(struct txgbe_hw *hw)
1156 {
1157         u32 anlp1_reg, autoc_reg;
1158         s32 err = TXGBE_ERR_FC_NOT_NEGOTIATED;
1159
1160         /*
1161          * Read the 10g AN autoc and LP ability registers and resolve
1162          * local flow control settings accordingly
1163          */
1164         autoc_reg = rd32_epcs(hw, SR_AN_MMD_ADV_REG1);
1165         anlp1_reg = rd32_epcs(hw, SR_AN_MMD_LP_ABL1);
1166
1167         err = txgbe_negotiate_fc(hw, autoc_reg,
1168                 anlp1_reg,
1169                 SR_AN_MMD_ADV_REG1_PAUSE_SYM,
1170                 SR_AN_MMD_ADV_REG1_PAUSE_ASM,
1171                 SR_AN_MMD_ADV_REG1_PAUSE_SYM,
1172                 SR_AN_MMD_ADV_REG1_PAUSE_ASM);
1173
1174         return err;
1175 }
1176
1177 /**
1178  *  txgbe_fc_autoneg_copper - Enable flow control IEEE clause 37
1179  *  @hw: pointer to hardware structure
1180  *
1181  *  Enable flow control according to IEEE clause 37.
1182  **/
1183 STATIC s32 txgbe_fc_autoneg_copper(struct txgbe_hw *hw)
1184 {
1185         u16 technology_ability_reg = 0;
1186         u16 lp_technology_ability_reg = 0;
1187
1188         hw->phy.read_reg(hw, TXGBE_MD_AUTO_NEG_ADVT,
1189                              TXGBE_MD_DEV_AUTO_NEG,
1190                              &technology_ability_reg);
1191         hw->phy.read_reg(hw, TXGBE_MD_AUTO_NEG_LP,
1192                              TXGBE_MD_DEV_AUTO_NEG,
1193                              &lp_technology_ability_reg);
1194
1195         return txgbe_negotiate_fc(hw, (u32)technology_ability_reg,
1196                                   (u32)lp_technology_ability_reg,
1197                                   TXGBE_TAF_SYM_PAUSE, TXGBE_TAF_ASM_PAUSE,
1198                                   TXGBE_TAF_SYM_PAUSE, TXGBE_TAF_ASM_PAUSE);
1199 }
1200
1201 /**
1202  *  txgbe_fc_autoneg - Configure flow control
1203  *  @hw: pointer to hardware structure
1204  *
1205  *  Compares our advertised flow control capabilities to those advertised by
1206  *  our link partner, and determines the proper flow control mode to use.
1207  **/
1208 void txgbe_fc_autoneg(struct txgbe_hw *hw)
1209 {
1210         s32 err = TXGBE_ERR_FC_NOT_NEGOTIATED;
1211         u32 speed;
1212         bool link_up;
1213
1214         DEBUGFUNC("txgbe_fc_autoneg");
1215
1216         /*
1217          * AN should have completed when the cable was plugged in.
1218          * Look for reasons to bail out.  Bail out if:
1219          * - FC autoneg is disabled, or if
1220          * - link is not up.
1221          */
1222         if (hw->fc.disable_fc_autoneg) {
1223                 DEBUGOUT("Flow control autoneg is disabled");
1224                 goto out;
1225         }
1226
1227         hw->mac.check_link(hw, &speed, &link_up, false);
1228         if (!link_up) {
1229                 DEBUGOUT("The link is down");
1230                 goto out;
1231         }
1232
1233         switch (hw->phy.media_type) {
1234         /* Autoneg flow control on fiber adapters */
1235         case txgbe_media_type_fiber_qsfp:
1236         case txgbe_media_type_fiber:
1237                 if (speed == TXGBE_LINK_SPEED_1GB_FULL)
1238                         err = txgbe_fc_autoneg_fiber(hw);
1239                 break;
1240
1241         /* Autoneg flow control on backplane adapters */
1242         case txgbe_media_type_backplane:
1243                 err = txgbe_fc_autoneg_backplane(hw);
1244                 break;
1245
1246         /* Autoneg flow control on copper adapters */
1247         case txgbe_media_type_copper:
1248                 if (txgbe_device_supports_autoneg_fc(hw))
1249                         err = txgbe_fc_autoneg_copper(hw);
1250                 break;
1251
1252         default:
1253                 break;
1254         }
1255
1256 out:
1257         if (err == 0) {
1258                 hw->fc.fc_was_autonegged = true;
1259         } else {
1260                 hw->fc.fc_was_autonegged = false;
1261                 hw->fc.current_mode = hw->fc.requested_mode;
1262         }
1263 }
1264
1265 /**
1266  *  txgbe_acquire_swfw_sync - Acquire SWFW semaphore
1267  *  @hw: pointer to hardware structure
1268  *  @mask: Mask to specify which semaphore to acquire
1269  *
1270  *  Acquires the SWFW semaphore through the MNGSEM register for the specified
1271  *  function (CSR, PHY0, PHY1, EEPROM, Flash)
1272  **/
1273 s32 txgbe_acquire_swfw_sync(struct txgbe_hw *hw, u32 mask)
1274 {
1275         u32 mngsem = 0;
1276         u32 swmask = TXGBE_MNGSEM_SW(mask);
1277         u32 fwmask = TXGBE_MNGSEM_FW(mask);
1278         u32 timeout = 200;
1279         u32 i;
1280
1281         DEBUGFUNC("txgbe_acquire_swfw_sync");
1282
1283         for (i = 0; i < timeout; i++) {
1284                 /*
1285                  * SW NVM semaphore bit is used for access to all
1286                  * SW_FW_SYNC bits (not just NVM)
1287                  */
1288                 if (txgbe_get_eeprom_semaphore(hw))
1289                         return TXGBE_ERR_SWFW_SYNC;
1290
1291                 mngsem = rd32(hw, TXGBE_MNGSEM);
1292                 if (mngsem & (fwmask | swmask)) {
1293                         /* Resource is currently in use by FW or SW */
1294                         txgbe_release_eeprom_semaphore(hw);
1295                         msec_delay(5);
1296                 } else {
1297                         mngsem |= swmask;
1298                         wr32(hw, TXGBE_MNGSEM, mngsem);
1299                         txgbe_release_eeprom_semaphore(hw);
1300                         return 0;
1301                 }
1302         }
1303
1304         /* If time expired clear the bits holding the lock and retry */
1305         if (mngsem & (fwmask | swmask))
1306                 txgbe_release_swfw_sync(hw, mngsem & (fwmask | swmask));
1307
1308         msec_delay(5);
1309         return TXGBE_ERR_SWFW_SYNC;
1310 }
1311
1312 /**
1313  *  txgbe_release_swfw_sync - Release SWFW semaphore
1314  *  @hw: pointer to hardware structure
1315  *  @mask: Mask to specify which semaphore to release
1316  *
1317  *  Releases the SWFW semaphore through the MNGSEM register for the specified
1318  *  function (CSR, PHY0, PHY1, EEPROM, Flash)
1319  **/
1320 void txgbe_release_swfw_sync(struct txgbe_hw *hw, u32 mask)
1321 {
1322         u32 mngsem;
1323         u32 swmask = mask;
1324
1325         DEBUGFUNC("txgbe_release_swfw_sync");
1326
1327         txgbe_get_eeprom_semaphore(hw);
1328
1329         mngsem = rd32(hw, TXGBE_MNGSEM);
1330         mngsem &= ~swmask;
1331         wr32(hw, TXGBE_MNGSEM, mngsem);
1332
1333         txgbe_release_eeprom_semaphore(hw);
1334 }
1335
1336 /**
1337  *  txgbe_disable_sec_rx_path - Stops the receive data path
1338  *  @hw: pointer to hardware structure
1339  *
1340  *  Stops the receive data path and waits for the HW to internally empty
1341  *  the Rx security block
1342  **/
1343 s32 txgbe_disable_sec_rx_path(struct txgbe_hw *hw)
1344 {
1345 #define TXGBE_MAX_SECRX_POLL 4000
1346
1347         int i;
1348         u32 secrxreg;
1349
1350         DEBUGFUNC("txgbe_disable_sec_rx_path");
1351
1352         secrxreg = rd32(hw, TXGBE_SECRXCTL);
1353         secrxreg |= TXGBE_SECRXCTL_XDSA;
1354         wr32(hw, TXGBE_SECRXCTL, secrxreg);
1355         for (i = 0; i < TXGBE_MAX_SECRX_POLL; i++) {
1356                 secrxreg = rd32(hw, TXGBE_SECRXSTAT);
1357                 if (!(secrxreg & TXGBE_SECRXSTAT_RDY))
1358                         /* Use interrupt-safe sleep just in case */
1359                         usec_delay(10);
1360                 else
1361                         break;
1362         }
1363
1364         /* For informational purposes only */
1365         if (i >= TXGBE_MAX_SECRX_POLL)
1366                 DEBUGOUT("Rx unit being enabled before security "
1367                          "path fully disabled.  Continuing with init.\n");
1368
1369         return 0;
1370 }
1371
1372 /**
1373  *  txgbe_enable_sec_rx_path - Enables the receive data path
1374  *  @hw: pointer to hardware structure
1375  *
1376  *  Enables the receive data path.
1377  **/
1378 s32 txgbe_enable_sec_rx_path(struct txgbe_hw *hw)
1379 {
1380         u32 secrxreg;
1381
1382         DEBUGFUNC("txgbe_enable_sec_rx_path");
1383
1384         secrxreg = rd32(hw, TXGBE_SECRXCTL);
1385         secrxreg &= ~TXGBE_SECRXCTL_XDSA;
1386         wr32(hw, TXGBE_SECRXCTL, secrxreg);
1387         txgbe_flush(hw);
1388
1389         return 0;
1390 }
1391
1392 /**
1393  *  txgbe_disable_sec_tx_path - Stops the transmit data path
1394  *  @hw: pointer to hardware structure
1395  *
1396  *  Stops the transmit data path and waits for the HW to internally empty
1397  *  the Tx security block
1398  **/
1399 int txgbe_disable_sec_tx_path(struct txgbe_hw *hw)
1400 {
1401 #define TXGBE_MAX_SECTX_POLL 40
1402
1403         int i;
1404         u32 sectxreg;
1405
1406         sectxreg = rd32(hw, TXGBE_SECTXCTL);
1407         sectxreg |= TXGBE_SECTXCTL_XDSA;
1408         wr32(hw, TXGBE_SECTXCTL, sectxreg);
1409         for (i = 0; i < TXGBE_MAX_SECTX_POLL; i++) {
1410                 sectxreg = rd32(hw, TXGBE_SECTXSTAT);
1411                 if (sectxreg & TXGBE_SECTXSTAT_RDY)
1412                         break;
1413                 /* Use interrupt-safe sleep just in case */
1414                 usec_delay(1000);
1415         }
1416
1417         /* For informational purposes only */
1418         if (i >= TXGBE_MAX_SECTX_POLL)
1419                 PMD_DRV_LOG(DEBUG, "Tx unit being enabled before security "
1420                          "path fully disabled.  Continuing with init.");
1421
1422         return 0;
1423 }
1424
1425 /**
1426  *  txgbe_enable_sec_tx_path - Enables the transmit data path
1427  *  @hw: pointer to hardware structure
1428  *
1429  *  Enables the transmit data path.
1430  **/
1431 int txgbe_enable_sec_tx_path(struct txgbe_hw *hw)
1432 {
1433         uint32_t sectxreg;
1434
1435         sectxreg = rd32(hw, TXGBE_SECTXCTL);
1436         sectxreg &= ~TXGBE_SECTXCTL_XDSA;
1437         wr32(hw, TXGBE_SECTXCTL, sectxreg);
1438         txgbe_flush(hw);
1439
1440         return 0;
1441 }
1442
1443 /**
1444  *  txgbe_get_san_mac_addr_offset - Get SAN MAC address offset from the EEPROM
1445  *  @hw: pointer to hardware structure
1446  *  @san_mac_offset: SAN MAC address offset
1447  *
1448  *  This function will read the EEPROM location for the SAN MAC address
1449  *  pointer, and returns the value at that location.  This is used in both
1450  *  get and set mac_addr routines.
1451  **/
1452 static s32 txgbe_get_san_mac_addr_offset(struct txgbe_hw *hw,
1453                                          u16 *san_mac_offset)
1454 {
1455         s32 err;
1456
1457         DEBUGFUNC("txgbe_get_san_mac_addr_offset");
1458
1459         /*
1460          * First read the EEPROM pointer to see if the MAC addresses are
1461          * available.
1462          */
1463         err = hw->rom.readw_sw(hw, TXGBE_SAN_MAC_ADDR_PTR,
1464                                       san_mac_offset);
1465         if (err) {
1466                 DEBUGOUT("eeprom at offset %d failed",
1467                          TXGBE_SAN_MAC_ADDR_PTR);
1468         }
1469
1470         return err;
1471 }
1472
1473 /**
1474  *  txgbe_get_san_mac_addr - SAN MAC address retrieval from the EEPROM
1475  *  @hw: pointer to hardware structure
1476  *  @san_mac_addr: SAN MAC address
1477  *
1478  *  Reads the SAN MAC address from the EEPROM, if it's available.  This is
1479  *  per-port, so set_lan_id() must be called before reading the addresses.
1480  *  set_lan_id() is called by identify_sfp(), but this cannot be relied
1481  *  upon for non-SFP connections, so we must call it here.
1482  **/
1483 s32 txgbe_get_san_mac_addr(struct txgbe_hw *hw, u8 *san_mac_addr)
1484 {
1485         u16 san_mac_data, san_mac_offset;
1486         u8 i;
1487         s32 err;
1488
1489         DEBUGFUNC("txgbe_get_san_mac_addr");
1490
1491         /*
1492          * First read the EEPROM pointer to see if the MAC addresses are
1493          * available. If they're not, no point in calling set_lan_id() here.
1494          */
1495         err = txgbe_get_san_mac_addr_offset(hw, &san_mac_offset);
1496         if (err || san_mac_offset == 0 || san_mac_offset == 0xFFFF)
1497                 goto san_mac_addr_out;
1498
1499         /* apply the port offset to the address offset */
1500         (hw->bus.func) ? (san_mac_offset += TXGBE_SAN_MAC_ADDR_PORT1_OFFSET) :
1501                          (san_mac_offset += TXGBE_SAN_MAC_ADDR_PORT0_OFFSET);
1502         for (i = 0; i < 3; i++) {
1503                 err = hw->rom.read16(hw, san_mac_offset,
1504                                               &san_mac_data);
1505                 if (err) {
1506                         DEBUGOUT("eeprom read at offset %d failed",
1507                                  san_mac_offset);
1508                         goto san_mac_addr_out;
1509                 }
1510                 san_mac_addr[i * 2] = (u8)(san_mac_data);
1511                 san_mac_addr[i * 2 + 1] = (u8)(san_mac_data >> 8);
1512                 san_mac_offset++;
1513         }
1514         return 0;
1515
1516 san_mac_addr_out:
1517         /*
1518          * No addresses available in this EEPROM.  It's not an
1519          * error though, so just wipe the local address and return.
1520          */
1521         for (i = 0; i < 6; i++)
1522                 san_mac_addr[i] = 0xFF;
1523         return 0;
1524 }
1525
1526 /**
1527  *  txgbe_set_san_mac_addr - Write the SAN MAC address to the EEPROM
1528  *  @hw: pointer to hardware structure
1529  *  @san_mac_addr: SAN MAC address
1530  *
1531  *  Write a SAN MAC address to the EEPROM.
1532  **/
1533 s32 txgbe_set_san_mac_addr(struct txgbe_hw *hw, u8 *san_mac_addr)
1534 {
1535         s32 err;
1536         u16 san_mac_data, san_mac_offset;
1537         u8 i;
1538
1539         DEBUGFUNC("txgbe_set_san_mac_addr");
1540
1541         /* Look for SAN mac address pointer.  If not defined, return */
1542         err = txgbe_get_san_mac_addr_offset(hw, &san_mac_offset);
1543         if (err || san_mac_offset == 0 || san_mac_offset == 0xFFFF)
1544                 return TXGBE_ERR_NO_SAN_ADDR_PTR;
1545
1546         /* Apply the port offset to the address offset */
1547         (hw->bus.func) ? (san_mac_offset += TXGBE_SAN_MAC_ADDR_PORT1_OFFSET) :
1548                          (san_mac_offset += TXGBE_SAN_MAC_ADDR_PORT0_OFFSET);
1549
1550         for (i = 0; i < 3; i++) {
1551                 san_mac_data = (u16)((u16)(san_mac_addr[i * 2 + 1]) << 8);
1552                 san_mac_data |= (u16)(san_mac_addr[i * 2]);
1553                 hw->rom.write16(hw, san_mac_offset, san_mac_data);
1554                 san_mac_offset++;
1555         }
1556
1557         return 0;
1558 }
1559
1560 /**
1561  *  txgbe_clear_vmdq - Disassociate a VMDq pool index from a rx address
1562  *  @hw: pointer to hardware struct
1563  *  @rar: receive address register index to disassociate
1564  *  @vmdq: VMDq pool index to remove from the rar
1565  **/
1566 s32 txgbe_clear_vmdq(struct txgbe_hw *hw, u32 rar, u32 vmdq)
1567 {
1568         u32 mpsar_lo, mpsar_hi;
1569         u32 rar_entries = hw->mac.num_rar_entries;
1570
1571         DEBUGFUNC("txgbe_clear_vmdq");
1572
1573         /* Make sure we are using a valid rar index range */
1574         if (rar >= rar_entries) {
1575                 DEBUGOUT("RAR index %d is out of range.\n", rar);
1576                 return TXGBE_ERR_INVALID_ARGUMENT;
1577         }
1578
1579         wr32(hw, TXGBE_ETHADDRIDX, rar);
1580         mpsar_lo = rd32(hw, TXGBE_ETHADDRASSL);
1581         mpsar_hi = rd32(hw, TXGBE_ETHADDRASSH);
1582
1583         if (TXGBE_REMOVED(hw->hw_addr))
1584                 goto done;
1585
1586         if (!mpsar_lo && !mpsar_hi)
1587                 goto done;
1588
1589         if (vmdq == BIT_MASK32) {
1590                 if (mpsar_lo) {
1591                         wr32(hw, TXGBE_ETHADDRASSL, 0);
1592                         mpsar_lo = 0;
1593                 }
1594                 if (mpsar_hi) {
1595                         wr32(hw, TXGBE_ETHADDRASSH, 0);
1596                         mpsar_hi = 0;
1597                 }
1598         } else if (vmdq < 32) {
1599                 mpsar_lo &= ~(1 << vmdq);
1600                 wr32(hw, TXGBE_ETHADDRASSL, mpsar_lo);
1601         } else {
1602                 mpsar_hi &= ~(1 << (vmdq - 32));
1603                 wr32(hw, TXGBE_ETHADDRASSH, mpsar_hi);
1604         }
1605
1606         /* was that the last pool using this rar? */
1607         if (mpsar_lo == 0 && mpsar_hi == 0 &&
1608             rar != 0 && rar != hw->mac.san_mac_rar_index)
1609                 hw->mac.clear_rar(hw, rar);
1610 done:
1611         return 0;
1612 }
1613
1614 /**
1615  *  txgbe_set_vmdq - Associate a VMDq pool index with a rx address
1616  *  @hw: pointer to hardware struct
1617  *  @rar: receive address register index to associate with a VMDq index
1618  *  @vmdq: VMDq pool index
1619  **/
1620 s32 txgbe_set_vmdq(struct txgbe_hw *hw, u32 rar, u32 vmdq)
1621 {
1622         u32 mpsar;
1623         u32 rar_entries = hw->mac.num_rar_entries;
1624
1625         DEBUGFUNC("txgbe_set_vmdq");
1626
1627         /* Make sure we are using a valid rar index range */
1628         if (rar >= rar_entries) {
1629                 DEBUGOUT("RAR index %d is out of range.\n", rar);
1630                 return TXGBE_ERR_INVALID_ARGUMENT;
1631         }
1632
1633         wr32(hw, TXGBE_ETHADDRIDX, rar);
1634         if (vmdq < 32) {
1635                 mpsar = rd32(hw, TXGBE_ETHADDRASSL);
1636                 mpsar |= 1 << vmdq;
1637                 wr32(hw, TXGBE_ETHADDRASSL, mpsar);
1638         } else {
1639                 mpsar = rd32(hw, TXGBE_ETHADDRASSH);
1640                 mpsar |= 1 << (vmdq - 32);
1641                 wr32(hw, TXGBE_ETHADDRASSH, mpsar);
1642         }
1643         return 0;
1644 }
1645
1646 /**
1647  *  txgbe_init_uta_tables - Initialize the Unicast Table Array
1648  *  @hw: pointer to hardware structure
1649  **/
1650 s32 txgbe_init_uta_tables(struct txgbe_hw *hw)
1651 {
1652         int i;
1653
1654         DEBUGFUNC("txgbe_init_uta_tables");
1655         DEBUGOUT(" Clearing UTA\n");
1656
1657         for (i = 0; i < 128; i++)
1658                 wr32(hw, TXGBE_UCADDRTBL(i), 0);
1659
1660         return 0;
1661 }
1662
1663 /**
1664  *  txgbe_find_vlvf_slot - find the vlanid or the first empty slot
1665  *  @hw: pointer to hardware structure
1666  *  @vlan: VLAN id to write to VLAN filter
1667  *  @vlvf_bypass: true to find vlanid only, false returns first empty slot if
1668  *                vlanid not found
1669  *
1670  *
1671  *  return the VLVF index where this VLAN id should be placed
1672  *
1673  **/
1674 s32 txgbe_find_vlvf_slot(struct txgbe_hw *hw, u32 vlan, bool vlvf_bypass)
1675 {
1676         s32 regindex, first_empty_slot;
1677         u32 bits;
1678
1679         /* short cut the special case */
1680         if (vlan == 0)
1681                 return 0;
1682
1683         /* if vlvf_bypass is set we don't want to use an empty slot, we
1684          * will simply bypass the VLVF if there are no entries present in the
1685          * VLVF that contain our VLAN
1686          */
1687         first_empty_slot = vlvf_bypass ? TXGBE_ERR_NO_SPACE : 0;
1688
1689         /* add VLAN enable bit for comparison */
1690         vlan |= TXGBE_PSRVLAN_EA;
1691
1692         /* Search for the vlan id in the VLVF entries. Save off the first empty
1693          * slot found along the way.
1694          *
1695          * pre-decrement loop covering (TXGBE_NUM_POOL - 1) .. 1
1696          */
1697         for (regindex = TXGBE_NUM_POOL; --regindex;) {
1698                 wr32(hw, TXGBE_PSRVLANIDX, regindex);
1699                 bits = rd32(hw, TXGBE_PSRVLAN);
1700                 if (bits == vlan)
1701                         return regindex;
1702                 if (!first_empty_slot && !bits)
1703                         first_empty_slot = regindex;
1704         }
1705
1706         /* If we are here then we didn't find the VLAN.  Return first empty
1707          * slot we found during our search, else error.
1708          */
1709         if (!first_empty_slot)
1710                 DEBUGOUT("No space in VLVF.\n");
1711
1712         return first_empty_slot ? first_empty_slot : TXGBE_ERR_NO_SPACE;
1713 }
1714
1715 /**
1716  *  txgbe_set_vfta - Set VLAN filter table
1717  *  @hw: pointer to hardware structure
1718  *  @vlan: VLAN id to write to VLAN filter
1719  *  @vind: VMDq output index that maps queue to VLAN id in VLVFB
1720  *  @vlan_on: boolean flag to turn on/off VLAN
1721  *  @vlvf_bypass: boolean flag indicating updating default pool is okay
1722  *
1723  *  Turn on/off specified VLAN in the VLAN filter table.
1724  **/
1725 s32 txgbe_set_vfta(struct txgbe_hw *hw, u32 vlan, u32 vind,
1726                            bool vlan_on, bool vlvf_bypass)
1727 {
1728         u32 regidx, vfta_delta, vfta;
1729         s32 err;
1730
1731         DEBUGFUNC("txgbe_set_vfta");
1732
1733         if (vlan > 4095 || vind > 63)
1734                 return TXGBE_ERR_PARAM;
1735
1736         /*
1737          * this is a 2 part operation - first the VFTA, then the
1738          * VLVF and VLVFB if VT Mode is set
1739          * We don't write the VFTA until we know the VLVF part succeeded.
1740          */
1741
1742         /* Part 1
1743          * The VFTA is a bitstring made up of 128 32-bit registers
1744          * that enable the particular VLAN id, much like the MTA:
1745          *    bits[11-5]: which register
1746          *    bits[4-0]:  which bit in the register
1747          */
1748         regidx = vlan / 32;
1749         vfta_delta = 1 << (vlan % 32);
1750         vfta = rd32(hw, TXGBE_VLANTBL(regidx));
1751
1752         /*
1753          * vfta_delta represents the difference between the current value
1754          * of vfta and the value we want in the register.  Since the diff
1755          * is an XOR mask we can just update the vfta using an XOR
1756          */
1757         vfta_delta &= vlan_on ? ~vfta : vfta;
1758         vfta ^= vfta_delta;
1759
1760         /* Part 2
1761          * Call txgbe_set_vlvf to set VLVFB and VLVF
1762          */
1763         err = txgbe_set_vlvf(hw, vlan, vind, vlan_on, &vfta_delta,
1764                                          vfta, vlvf_bypass);
1765         if (err != 0) {
1766                 if (vlvf_bypass)
1767                         goto vfta_update;
1768                 return err;
1769         }
1770
1771 vfta_update:
1772         /* Update VFTA now that we are ready for traffic */
1773         if (vfta_delta)
1774                 wr32(hw, TXGBE_VLANTBL(regidx), vfta);
1775
1776         return 0;
1777 }
1778
1779 /**
1780  *  txgbe_set_vlvf - Set VLAN Pool Filter
1781  *  @hw: pointer to hardware structure
1782  *  @vlan: VLAN id to write to VLAN filter
1783  *  @vind: VMDq output index that maps queue to VLAN id in PSRVLANPLM
1784  *  @vlan_on: boolean flag to turn on/off VLAN in PSRVLAN
1785  *  @vfta_delta: pointer to the difference between the current value
1786  *               of PSRVLANPLM and the desired value
1787  *  @vfta: the desired value of the VFTA
1788  *  @vlvf_bypass: boolean flag indicating updating default pool is okay
1789  *
1790  *  Turn on/off specified bit in VLVF table.
1791  **/
1792 s32 txgbe_set_vlvf(struct txgbe_hw *hw, u32 vlan, u32 vind,
1793                            bool vlan_on, u32 *vfta_delta, u32 vfta,
1794                            bool vlvf_bypass)
1795 {
1796         u32 bits;
1797         u32 portctl;
1798         s32 vlvf_index;
1799
1800         DEBUGFUNC("txgbe_set_vlvf");
1801
1802         if (vlan > 4095 || vind > 63)
1803                 return TXGBE_ERR_PARAM;
1804
1805         /* If VT Mode is set
1806          *   Either vlan_on
1807          *     make sure the vlan is in PSRVLAN
1808          *     set the vind bit in the matching PSRVLANPLM
1809          *   Or !vlan_on
1810          *     clear the pool bit and possibly the vind
1811          */
1812         portctl = rd32(hw, TXGBE_PORTCTL);
1813         if (!(portctl & TXGBE_PORTCTL_NUMVT_MASK))
1814                 return 0;
1815
1816         vlvf_index = txgbe_find_vlvf_slot(hw, vlan, vlvf_bypass);
1817         if (vlvf_index < 0)
1818                 return vlvf_index;
1819
1820         wr32(hw, TXGBE_PSRVLANIDX, vlvf_index);
1821         bits = rd32(hw, TXGBE_PSRVLANPLM(vind / 32));
1822
1823         /* set the pool bit */
1824         bits |= 1 << (vind % 32);
1825         if (vlan_on)
1826                 goto vlvf_update;
1827
1828         /* clear the pool bit */
1829         bits ^= 1 << (vind % 32);
1830
1831         if (!bits &&
1832             !rd32(hw, TXGBE_PSRVLANPLM(vind / 32))) {
1833                 /* Clear PSRVLANPLM first, then disable PSRVLAN. Otherwise
1834                  * we run the risk of stray packets leaking into
1835                  * the PF via the default pool
1836                  */
1837                 if (*vfta_delta)
1838                         wr32(hw, TXGBE_PSRVLANPLM(vlan / 32), vfta);
1839
1840                 /* disable VLVF and clear remaining bit from pool */
1841                 wr32(hw, TXGBE_PSRVLAN, 0);
1842                 wr32(hw, TXGBE_PSRVLANPLM(vind / 32), 0);
1843
1844                 return 0;
1845         }
1846
1847         /* If there are still bits set in the PSRVLANPLM registers
1848          * for the VLAN ID indicated we need to see if the
1849          * caller is requesting that we clear the PSRVLANPLM entry bit.
1850          * If the caller has requested that we clear the PSRVLANPLM
1851          * entry bit but there are still pools/VFs using this VLAN
1852          * ID entry then ignore the request.  We're not worried
1853          * about the case where we're turning the PSRVLANPLM VLAN ID
1854          * entry bit on, only when requested to turn it off as
1855          * there may be multiple pools and/or VFs using the
1856          * VLAN ID entry.  In that case we cannot clear the
1857          * PSRVLANPLM bit until all pools/VFs using that VLAN ID have also
1858          * been cleared.  This will be indicated by "bits" being
1859          * zero.
1860          */
1861         *vfta_delta = 0;
1862
1863 vlvf_update:
1864         /* record pool change and enable VLAN ID if not already enabled */
1865         wr32(hw, TXGBE_PSRVLANPLM(vind / 32), bits);
1866         wr32(hw, TXGBE_PSRVLAN, TXGBE_PSRVLAN_EA | vlan);
1867
1868         return 0;
1869 }
1870
1871 /**
1872  *  txgbe_clear_vfta - Clear VLAN filter table
1873  *  @hw: pointer to hardware structure
1874  *
1875  *  Clears the VLAN filer table, and the VMDq index associated with the filter
1876  **/
1877 s32 txgbe_clear_vfta(struct txgbe_hw *hw)
1878 {
1879         u32 offset;
1880
1881         DEBUGFUNC("txgbe_clear_vfta");
1882
1883         for (offset = 0; offset < hw->mac.vft_size; offset++)
1884                 wr32(hw, TXGBE_VLANTBL(offset), 0);
1885
1886         for (offset = 0; offset < TXGBE_NUM_POOL; offset++) {
1887                 wr32(hw, TXGBE_PSRVLANIDX, offset);
1888                 wr32(hw, TXGBE_PSRVLAN, 0);
1889                 wr32(hw, TXGBE_PSRVLANPLM(0), 0);
1890                 wr32(hw, TXGBE_PSRVLANPLM(1), 0);
1891         }
1892
1893         return 0;
1894 }
1895
1896 /**
1897  *  txgbe_need_crosstalk_fix - Determine if we need to do cross talk fix
1898  *  @hw: pointer to hardware structure
1899  *
1900  *  Contains the logic to identify if we need to verify link for the
1901  *  crosstalk fix
1902  **/
1903 static bool txgbe_need_crosstalk_fix(struct txgbe_hw *hw)
1904 {
1905         /* Does FW say we need the fix */
1906         if (!hw->need_crosstalk_fix)
1907                 return false;
1908
1909         /* Only consider SFP+ PHYs i.e. media type fiber */
1910         switch (hw->phy.media_type) {
1911         case txgbe_media_type_fiber:
1912         case txgbe_media_type_fiber_qsfp:
1913                 break;
1914         default:
1915                 return false;
1916         }
1917
1918         return true;
1919 }
1920
1921 /**
1922  *  txgbe_check_mac_link - Determine link and speed status
1923  *  @hw: pointer to hardware structure
1924  *  @speed: pointer to link speed
1925  *  @link_up: true when link is up
1926  *  @link_up_wait_to_complete: bool used to wait for link up or not
1927  *
1928  *  Reads the links register to determine if link is up and the current speed
1929  **/
1930 s32 txgbe_check_mac_link(struct txgbe_hw *hw, u32 *speed,
1931                                  bool *link_up, bool link_up_wait_to_complete)
1932 {
1933         u32 links_reg, links_orig;
1934         u32 i;
1935
1936         DEBUGFUNC("txgbe_check_mac_link");
1937
1938         /* If Crosstalk fix enabled do the sanity check of making sure
1939          * the SFP+ cage is full.
1940          */
1941         if (txgbe_need_crosstalk_fix(hw)) {
1942                 u32 sfp_cage_full;
1943
1944                 switch (hw->mac.type) {
1945                 case txgbe_mac_raptor:
1946                         sfp_cage_full = !rd32m(hw, TXGBE_GPIODATA,
1947                                         TXGBE_GPIOBIT_2);
1948                         break;
1949                 default:
1950                         /* sanity check - No SFP+ devices here */
1951                         sfp_cage_full = false;
1952                         break;
1953                 }
1954
1955                 if (!sfp_cage_full) {
1956                         *link_up = false;
1957                         *speed = TXGBE_LINK_SPEED_UNKNOWN;
1958                         return 0;
1959                 }
1960         }
1961
1962         /* clear the old state */
1963         links_orig = rd32(hw, TXGBE_PORTSTAT);
1964
1965         links_reg = rd32(hw, TXGBE_PORTSTAT);
1966
1967         if (links_orig != links_reg) {
1968                 DEBUGOUT("LINKS changed from %08X to %08X\n",
1969                           links_orig, links_reg);
1970         }
1971
1972         if (link_up_wait_to_complete) {
1973                 for (i = 0; i < hw->mac.max_link_up_time; i++) {
1974                         if (!(links_reg & TXGBE_PORTSTAT_UP)) {
1975                                 *link_up = false;
1976                         } else {
1977                                 *link_up = true;
1978                                 break;
1979                         }
1980                         msec_delay(100);
1981                         links_reg = rd32(hw, TXGBE_PORTSTAT);
1982                 }
1983         } else {
1984                 if (links_reg & TXGBE_PORTSTAT_UP)
1985                         *link_up = true;
1986                 else
1987                         *link_up = false;
1988         }
1989
1990         switch (links_reg & TXGBE_PORTSTAT_BW_MASK) {
1991         case TXGBE_PORTSTAT_BW_10G:
1992                 *speed = TXGBE_LINK_SPEED_10GB_FULL;
1993                 break;
1994         case TXGBE_PORTSTAT_BW_1G:
1995                 *speed = TXGBE_LINK_SPEED_1GB_FULL;
1996                 break;
1997         case TXGBE_PORTSTAT_BW_100M:
1998                 *speed = TXGBE_LINK_SPEED_100M_FULL;
1999                 break;
2000         default:
2001                 *speed = TXGBE_LINK_SPEED_UNKNOWN;
2002         }
2003
2004         return 0;
2005 }
2006
2007 /**
2008  *  txgbe_get_wwn_prefix - Get alternative WWNN/WWPN prefix from
2009  *  the EEPROM
2010  *  @hw: pointer to hardware structure
2011  *  @wwnn_prefix: the alternative WWNN prefix
2012  *  @wwpn_prefix: the alternative WWPN prefix
2013  *
2014  *  This function will read the EEPROM from the alternative SAN MAC address
2015  *  block to check the support for the alternative WWNN/WWPN prefix support.
2016  **/
2017 s32 txgbe_get_wwn_prefix(struct txgbe_hw *hw, u16 *wwnn_prefix,
2018                                  u16 *wwpn_prefix)
2019 {
2020         u16 offset, caps;
2021         u16 alt_san_mac_blk_offset;
2022
2023         DEBUGFUNC("txgbe_get_wwn_prefix");
2024
2025         /* clear output first */
2026         *wwnn_prefix = 0xFFFF;
2027         *wwpn_prefix = 0xFFFF;
2028
2029         /* check if alternative SAN MAC is supported */
2030         offset = TXGBE_ALT_SAN_MAC_ADDR_BLK_PTR;
2031         if (hw->rom.readw_sw(hw, offset, &alt_san_mac_blk_offset))
2032                 goto wwn_prefix_err;
2033
2034         if (alt_san_mac_blk_offset == 0 || alt_san_mac_blk_offset == 0xFFFF)
2035                 goto wwn_prefix_out;
2036
2037         /* check capability in alternative san mac address block */
2038         offset = alt_san_mac_blk_offset + TXGBE_ALT_SAN_MAC_ADDR_CAPS_OFFSET;
2039         if (hw->rom.read16(hw, offset, &caps))
2040                 goto wwn_prefix_err;
2041         if (!(caps & TXGBE_ALT_SAN_MAC_ADDR_CAPS_ALTWWN))
2042                 goto wwn_prefix_out;
2043
2044         /* get the corresponding prefix for WWNN/WWPN */
2045         offset = alt_san_mac_blk_offset + TXGBE_ALT_SAN_MAC_ADDR_WWNN_OFFSET;
2046         if (hw->rom.read16(hw, offset, wwnn_prefix))
2047                 DEBUGOUT("eeprom read at offset %d failed", offset);
2048
2049         offset = alt_san_mac_blk_offset + TXGBE_ALT_SAN_MAC_ADDR_WWPN_OFFSET;
2050         if (hw->rom.read16(hw, offset, wwpn_prefix))
2051                 goto wwn_prefix_err;
2052
2053 wwn_prefix_out:
2054         return 0;
2055
2056 wwn_prefix_err:
2057         DEBUGOUT("eeprom read at offset %d failed", offset);
2058         return 0;
2059 }
2060
2061 /**
2062  *  txgbe_set_mac_anti_spoofing - Enable/Disable MAC anti-spoofing
2063  *  @hw: pointer to hardware structure
2064  *  @enable: enable or disable switch for MAC anti-spoofing
2065  *  @vf: Virtual Function pool - VF Pool to set for MAC anti-spoofing
2066  *
2067  **/
2068 void txgbe_set_mac_anti_spoofing(struct txgbe_hw *hw, bool enable, int vf)
2069 {
2070         int vf_target_reg = vf >> 3;
2071         int vf_target_shift = vf % 8;
2072         u32 pfvfspoof;
2073
2074         pfvfspoof = rd32(hw, TXGBE_POOLTXASMAC(vf_target_reg));
2075         if (enable)
2076                 pfvfspoof |= (1 << vf_target_shift);
2077         else
2078                 pfvfspoof &= ~(1 << vf_target_shift);
2079         wr32(hw, TXGBE_POOLTXASMAC(vf_target_reg), pfvfspoof);
2080 }
2081
2082 /**
2083  * txgbe_set_ethertype_anti_spoofing - Configure Ethertype anti-spoofing
2084  * @hw: pointer to hardware structure
2085  * @enable: enable or disable switch for Ethertype anti-spoofing
2086  * @vf: Virtual Function pool - VF Pool to set for Ethertype anti-spoofing
2087  *
2088  **/
2089 void txgbe_set_ethertype_anti_spoofing(struct txgbe_hw *hw,
2090                 bool enable, int vf)
2091 {
2092         int vf_target_reg = vf >> 3;
2093         int vf_target_shift = vf % 8;
2094         u32 pfvfspoof;
2095
2096         pfvfspoof = rd32(hw, TXGBE_POOLTXASET(vf_target_reg));
2097         if (enable)
2098                 pfvfspoof |= (1 << vf_target_shift);
2099         else
2100                 pfvfspoof &= ~(1 << vf_target_shift);
2101         wr32(hw, TXGBE_POOLTXASET(vf_target_reg), pfvfspoof);
2102 }
2103
2104 /**
2105  *  txgbe_get_device_caps - Get additional device capabilities
2106  *  @hw: pointer to hardware structure
2107  *  @device_caps: the EEPROM word with the extra device capabilities
2108  *
2109  *  This function will read the EEPROM location for the device capabilities,
2110  *  and return the word through device_caps.
2111  **/
2112 s32 txgbe_get_device_caps(struct txgbe_hw *hw, u16 *device_caps)
2113 {
2114         DEBUGFUNC("txgbe_get_device_caps");
2115
2116         hw->rom.readw_sw(hw, TXGBE_DEVICE_CAPS, device_caps);
2117
2118         return 0;
2119 }
2120
2121 /**
2122  * txgbe_set_pba - Initialize Rx packet buffer
2123  * @hw: pointer to hardware structure
2124  * @num_pb: number of packet buffers to allocate
2125  * @headroom: reserve n KB of headroom
2126  * @strategy: packet buffer allocation strategy
2127  **/
2128 void txgbe_set_pba(struct txgbe_hw *hw, int num_pb, u32 headroom,
2129                              int strategy)
2130 {
2131         u32 pbsize = hw->mac.rx_pb_size;
2132         int i = 0;
2133         u32 rxpktsize, txpktsize, txpbthresh;
2134
2135         UNREFERENCED_PARAMETER(hw);
2136
2137         /* Reserve headroom */
2138         pbsize -= headroom;
2139
2140         if (!num_pb)
2141                 num_pb = 1;
2142
2143         /* Divide remaining packet buffer space amongst the number of packet
2144          * buffers requested using supplied strategy.
2145          */
2146         switch (strategy) {
2147         case PBA_STRATEGY_WEIGHTED:
2148                 /* txgbe_dcb_pba_80_48 strategy weight first half of packet
2149                  * buffer with 5/8 of the packet buffer space.
2150                  */
2151                 rxpktsize = (pbsize * 5) / (num_pb * 4);
2152                 pbsize -= rxpktsize * (num_pb / 2);
2153                 rxpktsize <<= 10;
2154                 for (; i < (num_pb / 2); i++)
2155                         wr32(hw, TXGBE_PBRXSIZE(i), rxpktsize);
2156                 /* fall through - configure remaining packet buffers */
2157         case PBA_STRATEGY_EQUAL:
2158                 rxpktsize = (pbsize / (num_pb - i));
2159                 rxpktsize <<= 10;
2160                 for (; i < num_pb; i++)
2161                         wr32(hw, TXGBE_PBRXSIZE(i), rxpktsize);
2162                 break;
2163         default:
2164                 break;
2165         }
2166
2167         /* Only support an equally distributed Tx packet buffer strategy. */
2168         txpktsize = TXGBE_PBTXSIZE_MAX / num_pb;
2169         txpbthresh = (txpktsize / 1024) - TXGBE_TXPKT_SIZE_MAX;
2170         for (i = 0; i < num_pb; i++) {
2171                 wr32(hw, TXGBE_PBTXSIZE(i), txpktsize);
2172                 wr32(hw, TXGBE_PBTXDMATH(i), txpbthresh);
2173         }
2174
2175         /* Clear unused TCs, if any, to zero buffer size*/
2176         for (; i < TXGBE_MAX_UP; i++) {
2177                 wr32(hw, TXGBE_PBRXSIZE(i), 0);
2178                 wr32(hw, TXGBE_PBTXSIZE(i), 0);
2179                 wr32(hw, TXGBE_PBTXDMATH(i), 0);
2180         }
2181 }
2182
2183 /**
2184  * txgbe_clear_tx_pending - Clear pending TX work from the PCIe fifo
2185  * @hw: pointer to the hardware structure
2186  *
2187  * The MACs can experience issues if TX work is still pending
2188  * when a reset occurs.  This function prevents this by flushing the PCIe
2189  * buffers on the system.
2190  **/
2191 void txgbe_clear_tx_pending(struct txgbe_hw *hw)
2192 {
2193         u32 hlreg0, i, poll;
2194
2195         /*
2196          * If double reset is not requested then all transactions should
2197          * already be clear and as such there is no work to do
2198          */
2199         if (!(hw->mac.flags & TXGBE_FLAGS_DOUBLE_RESET_REQUIRED))
2200                 return;
2201
2202         hlreg0 = rd32(hw, TXGBE_PSRCTL);
2203         wr32(hw, TXGBE_PSRCTL, hlreg0 | TXGBE_PSRCTL_LBENA);
2204
2205         /* Wait for a last completion before clearing buffers */
2206         txgbe_flush(hw);
2207         msec_delay(3);
2208
2209         /*
2210          * Before proceeding, make sure that the PCIe block does not have
2211          * transactions pending.
2212          */
2213         poll = (800 * 11) / 10;
2214         for (i = 0; i < poll; i++)
2215                 usec_delay(100);
2216
2217         /* Flush all writes and allow 20usec for all transactions to clear */
2218         txgbe_flush(hw);
2219         usec_delay(20);
2220
2221         /* restore previous register values */
2222         wr32(hw, TXGBE_PSRCTL, hlreg0);
2223 }
2224
2225 /**
2226  *  txgbe_get_thermal_sensor_data - Gathers thermal sensor data
2227  *  @hw: pointer to hardware structure
2228  *
2229  *  Returns the thermal sensor data structure
2230  **/
2231 s32 txgbe_get_thermal_sensor_data(struct txgbe_hw *hw)
2232 {
2233         struct txgbe_thermal_sensor_data *data = &hw->mac.thermal_sensor_data;
2234         s64 tsv;
2235         u32 ts_stat;
2236
2237         DEBUGFUNC("txgbe_get_thermal_sensor_data");
2238
2239         /* Only support thermal sensors attached to physical port 0 */
2240         if (hw->bus.lan_id != 0)
2241                 return TXGBE_NOT_IMPLEMENTED;
2242
2243         ts_stat = rd32(hw, TXGBE_TSSTAT);
2244         tsv = (s64)TXGBE_TSSTAT_DATA(ts_stat);
2245         tsv = tsv > 1200 ? tsv : 1200;
2246         tsv = -(48380 << 8) / 1000
2247                 + tsv * (31020 << 8) / 100000
2248                 - tsv * tsv * (18201 << 8) / 100000000
2249                 + tsv * tsv * tsv * (81542 << 8) / 1000000000000
2250                 - tsv * tsv * tsv * tsv * (16743 << 8) / 1000000000000000;
2251         tsv >>= 8;
2252
2253         data->sensor[0].temp = (s16)tsv;
2254
2255         return 0;
2256 }
2257
2258 /**
2259  *  txgbe_init_thermal_sensor_thresh - Inits thermal sensor thresholds
2260  *  @hw: pointer to hardware structure
2261  *
2262  *  Inits the thermal sensor thresholds according to the NVM map
2263  *  and save off the threshold and location values into mac.thermal_sensor_data
2264  **/
2265 s32 txgbe_init_thermal_sensor_thresh(struct txgbe_hw *hw)
2266 {
2267         struct txgbe_thermal_sensor_data *data = &hw->mac.thermal_sensor_data;
2268
2269         DEBUGFUNC("txgbe_init_thermal_sensor_thresh");
2270
2271         memset(data, 0, sizeof(struct txgbe_thermal_sensor_data));
2272
2273         if (hw->bus.lan_id != 0)
2274                 return TXGBE_NOT_IMPLEMENTED;
2275
2276         wr32(hw, TXGBE_TSCTRL, TXGBE_TSCTRL_EVALMD);
2277         wr32(hw, TXGBE_TSINTR,
2278                 TXGBE_TSINTR_AEN | TXGBE_TSINTR_DEN);
2279         wr32(hw, TXGBE_TSEN, TXGBE_TSEN_ENA);
2280
2281
2282         data->sensor[0].alarm_thresh = 100;
2283         wr32(hw, TXGBE_TSATHRE, 677);
2284         data->sensor[0].dalarm_thresh = 90;
2285         wr32(hw, TXGBE_TSDTHRE, 614);
2286
2287         return 0;
2288 }
2289
2290 void txgbe_disable_rx(struct txgbe_hw *hw)
2291 {
2292         u32 pfdtxgswc;
2293
2294         pfdtxgswc = rd32(hw, TXGBE_PSRCTL);
2295         if (pfdtxgswc & TXGBE_PSRCTL_LBENA) {
2296                 pfdtxgswc &= ~TXGBE_PSRCTL_LBENA;
2297                 wr32(hw, TXGBE_PSRCTL, pfdtxgswc);
2298                 hw->mac.set_lben = true;
2299         } else {
2300                 hw->mac.set_lben = false;
2301         }
2302
2303         wr32m(hw, TXGBE_PBRXCTL, TXGBE_PBRXCTL_ENA, 0);
2304         wr32m(hw, TXGBE_MACRXCFG, TXGBE_MACRXCFG_ENA, 0);
2305 }
2306
2307 void txgbe_enable_rx(struct txgbe_hw *hw)
2308 {
2309         u32 pfdtxgswc;
2310
2311         wr32m(hw, TXGBE_MACRXCFG, TXGBE_MACRXCFG_ENA, TXGBE_MACRXCFG_ENA);
2312         wr32m(hw, TXGBE_PBRXCTL, TXGBE_PBRXCTL_ENA, TXGBE_PBRXCTL_ENA);
2313
2314         if (hw->mac.set_lben) {
2315                 pfdtxgswc = rd32(hw, TXGBE_PSRCTL);
2316                 pfdtxgswc |= TXGBE_PSRCTL_LBENA;
2317                 wr32(hw, TXGBE_PSRCTL, pfdtxgswc);
2318                 hw->mac.set_lben = false;
2319         }
2320 }
2321
2322 /**
2323  *  txgbe_setup_mac_link_multispeed_fiber - Set MAC link speed
2324  *  @hw: pointer to hardware structure
2325  *  @speed: new link speed
2326  *  @autoneg_wait_to_complete: true when waiting for completion is needed
2327  *
2328  *  Set the link speed in the MAC and/or PHY register and restarts link.
2329  **/
2330 s32 txgbe_setup_mac_link_multispeed_fiber(struct txgbe_hw *hw,
2331                                           u32 speed,
2332                                           bool autoneg_wait_to_complete)
2333 {
2334         u32 link_speed = TXGBE_LINK_SPEED_UNKNOWN;
2335         u32 highest_link_speed = TXGBE_LINK_SPEED_UNKNOWN;
2336         s32 status = 0;
2337         u32 speedcnt = 0;
2338         u32 i = 0;
2339         bool autoneg, link_up = false;
2340
2341         DEBUGFUNC("txgbe_setup_mac_link_multispeed_fiber");
2342
2343         /* Mask off requested but non-supported speeds */
2344         status = hw->mac.get_link_capabilities(hw, &link_speed, &autoneg);
2345         if (status != 0)
2346                 return status;
2347
2348         speed &= link_speed;
2349
2350         /* Try each speed one by one, highest priority first.  We do this in
2351          * software because 10Gb fiber doesn't support speed autonegotiation.
2352          */
2353         if (speed & TXGBE_LINK_SPEED_10GB_FULL) {
2354                 speedcnt++;
2355                 highest_link_speed = TXGBE_LINK_SPEED_10GB_FULL;
2356
2357                 /* Set the module link speed */
2358                 switch (hw->phy.media_type) {
2359                 case txgbe_media_type_fiber:
2360                         hw->mac.set_rate_select_speed(hw,
2361                                 TXGBE_LINK_SPEED_10GB_FULL);
2362                         break;
2363                 case txgbe_media_type_fiber_qsfp:
2364                         /* QSFP module automatically detects MAC link speed */
2365                         break;
2366                 default:
2367                         DEBUGOUT("Unexpected media type.\n");
2368                         break;
2369                 }
2370
2371                 /* Allow module to change analog characteristics (1G->10G) */
2372                 msec_delay(40);
2373
2374                 status = hw->mac.setup_mac_link(hw,
2375                                 TXGBE_LINK_SPEED_10GB_FULL,
2376                                 autoneg_wait_to_complete);
2377                 if (status != 0)
2378                         return status;
2379
2380                 /* Flap the Tx laser if it has not already been done */
2381                 hw->mac.flap_tx_laser(hw);
2382
2383                 /* Wait for the controller to acquire link.  Per IEEE 802.3ap,
2384                  * Section 73.10.2, we may have to wait up to 500ms if KR is
2385                  * attempted.  uses the same timing for 10g SFI.
2386                  */
2387                 for (i = 0; i < 5; i++) {
2388                         /* Wait for the link partner to also set speed */
2389                         msec_delay(100);
2390
2391                         /* If we have link, just jump out */
2392                         status = hw->mac.check_link(hw, &link_speed,
2393                                 &link_up, false);
2394                         if (status != 0)
2395                                 return status;
2396
2397                         if (link_up)
2398                                 goto out;
2399                 }
2400         }
2401
2402         if (speed & TXGBE_LINK_SPEED_1GB_FULL) {
2403                 speedcnt++;
2404                 if (highest_link_speed == TXGBE_LINK_SPEED_UNKNOWN)
2405                         highest_link_speed = TXGBE_LINK_SPEED_1GB_FULL;
2406
2407                 /* Set the module link speed */
2408                 switch (hw->phy.media_type) {
2409                 case txgbe_media_type_fiber:
2410                         hw->mac.set_rate_select_speed(hw,
2411                                 TXGBE_LINK_SPEED_1GB_FULL);
2412                         break;
2413                 case txgbe_media_type_fiber_qsfp:
2414                         /* QSFP module automatically detects link speed */
2415                         break;
2416                 default:
2417                         DEBUGOUT("Unexpected media type.\n");
2418                         break;
2419                 }
2420
2421                 /* Allow module to change analog characteristics (10G->1G) */
2422                 msec_delay(40);
2423
2424                 status = hw->mac.setup_mac_link(hw,
2425                                 TXGBE_LINK_SPEED_1GB_FULL,
2426                                 autoneg_wait_to_complete);
2427                 if (status != 0)
2428                         return status;
2429
2430                 /* Flap the Tx laser if it has not already been done */
2431                 hw->mac.flap_tx_laser(hw);
2432
2433                 /* Wait for the link partner to also set speed */
2434                 msec_delay(100);
2435
2436                 /* If we have link, just jump out */
2437                 status = hw->mac.check_link(hw, &link_speed, &link_up, false);
2438                 if (status != 0)
2439                         return status;
2440
2441                 if (link_up)
2442                         goto out;
2443         }
2444
2445         /* We didn't get link.  Configure back to the highest speed we tried,
2446          * (if there was more than one).  We call ourselves back with just the
2447          * single highest speed that the user requested.
2448          */
2449         if (speedcnt > 1)
2450                 status = txgbe_setup_mac_link_multispeed_fiber(hw,
2451                                                       highest_link_speed,
2452                                                       autoneg_wait_to_complete);
2453
2454 out:
2455         /* Set autoneg_advertised value based on input link speed */
2456         hw->phy.autoneg_advertised = 0;
2457
2458         if (speed & TXGBE_LINK_SPEED_10GB_FULL)
2459                 hw->phy.autoneg_advertised |= TXGBE_LINK_SPEED_10GB_FULL;
2460
2461         if (speed & TXGBE_LINK_SPEED_1GB_FULL)
2462                 hw->phy.autoneg_advertised |= TXGBE_LINK_SPEED_1GB_FULL;
2463
2464         return status;
2465 }
2466
2467 /**
2468  *  txgbe_init_shared_code - Initialize the shared code
2469  *  @hw: pointer to hardware structure
2470  *
2471  *  This will assign function pointers and assign the MAC type and PHY code.
2472  *  Does not touch the hardware. This function must be called prior to any
2473  *  other function in the shared code. The txgbe_hw structure should be
2474  *  memset to 0 prior to calling this function.  The following fields in
2475  *  hw structure should be filled in prior to calling this function:
2476  *  hw_addr, back, device_id, vendor_id, subsystem_device_id,
2477  *  subsystem_vendor_id, and revision_id
2478  **/
2479 s32 txgbe_init_shared_code(struct txgbe_hw *hw)
2480 {
2481         s32 status;
2482
2483         DEBUGFUNC("txgbe_init_shared_code");
2484
2485         /*
2486          * Set the mac type
2487          */
2488         txgbe_set_mac_type(hw);
2489
2490         txgbe_init_ops_dummy(hw);
2491         switch (hw->mac.type) {
2492         case txgbe_mac_raptor:
2493                 status = txgbe_init_ops_pf(hw);
2494                 break;
2495         case txgbe_mac_raptor_vf:
2496                 status = txgbe_init_ops_vf(hw);
2497                 break;
2498         default:
2499                 status = TXGBE_ERR_DEVICE_NOT_SUPPORTED;
2500                 break;
2501         }
2502         hw->mac.max_link_up_time = TXGBE_LINK_UP_TIME;
2503
2504         hw->bus.set_lan_id(hw);
2505
2506         return status;
2507 }
2508
2509 /**
2510  *  txgbe_set_mac_type - Sets MAC type
2511  *  @hw: pointer to the HW structure
2512  *
2513  *  This function sets the mac type of the adapter based on the
2514  *  vendor ID and device ID stored in the hw structure.
2515  **/
2516 s32 txgbe_set_mac_type(struct txgbe_hw *hw)
2517 {
2518         s32 err = 0;
2519
2520         DEBUGFUNC("txgbe_set_mac_type");
2521
2522         if (hw->vendor_id != PCI_VENDOR_ID_WANGXUN) {
2523                 DEBUGOUT("Unsupported vendor id: %x", hw->vendor_id);
2524                 return TXGBE_ERR_DEVICE_NOT_SUPPORTED;
2525         }
2526
2527         switch (hw->device_id) {
2528         case TXGBE_DEV_ID_SP1000:
2529         case TXGBE_DEV_ID_WX1820:
2530                 hw->mac.type = txgbe_mac_raptor;
2531                 break;
2532         case TXGBE_DEV_ID_SP1000_VF:
2533         case TXGBE_DEV_ID_WX1820_VF:
2534                 hw->phy.media_type = txgbe_media_type_virtual;
2535                 hw->mac.type = txgbe_mac_raptor_vf;
2536                 break;
2537         default:
2538                 err = TXGBE_ERR_DEVICE_NOT_SUPPORTED;
2539                 DEBUGOUT("Unsupported device id: %x", hw->device_id);
2540                 break;
2541         }
2542
2543         DEBUGOUT("found mac: %d, returns: %d\n",
2544                   hw->mac.type, err);
2545         return err;
2546 }
2547
2548 void txgbe_init_mac_link_ops(struct txgbe_hw *hw)
2549 {
2550         struct txgbe_mac_info *mac = &hw->mac;
2551
2552         DEBUGFUNC("txgbe_init_mac_link_ops");
2553
2554         /*
2555          * enable the laser control functions for SFP+ fiber
2556          * and MNG not enabled
2557          */
2558         if (hw->phy.media_type == txgbe_media_type_fiber &&
2559             !txgbe_mng_enabled(hw)) {
2560                 mac->disable_tx_laser =
2561                         txgbe_disable_tx_laser_multispeed_fiber;
2562                 mac->enable_tx_laser =
2563                         txgbe_enable_tx_laser_multispeed_fiber;
2564                 mac->flap_tx_laser =
2565                         txgbe_flap_tx_laser_multispeed_fiber;
2566         }
2567
2568         if ((hw->phy.media_type == txgbe_media_type_fiber ||
2569              hw->phy.media_type == txgbe_media_type_fiber_qsfp) &&
2570             hw->phy.multispeed_fiber) {
2571                 /* Set up dual speed SFP+ support */
2572                 mac->setup_link = txgbe_setup_mac_link_multispeed_fiber;
2573                 mac->setup_mac_link = txgbe_setup_mac_link;
2574                 mac->set_rate_select_speed = txgbe_set_hard_rate_select_speed;
2575         } else if ((hw->phy.media_type == txgbe_media_type_backplane) &&
2576                     (hw->phy.smart_speed == txgbe_smart_speed_auto ||
2577                      hw->phy.smart_speed == txgbe_smart_speed_on) &&
2578                      !txgbe_verify_lesm_fw_enabled_raptor(hw)) {
2579                 mac->setup_link = txgbe_setup_mac_link_smartspeed;
2580         } else {
2581                 mac->setup_link = txgbe_setup_mac_link;
2582         }
2583 }
2584
2585 /**
2586  *  txgbe_init_phy_raptor - PHY/SFP specific init
2587  *  @hw: pointer to hardware structure
2588  *
2589  *  Initialize any function pointers that were not able to be
2590  *  set during init_shared_code because the PHY/SFP type was
2591  *  not known.  Perform the SFP init if necessary.
2592  *
2593  **/
2594 s32 txgbe_init_phy_raptor(struct txgbe_hw *hw)
2595 {
2596         struct txgbe_mac_info *mac = &hw->mac;
2597         struct txgbe_phy_info *phy = &hw->phy;
2598         s32 err = 0;
2599
2600         DEBUGFUNC("txgbe_init_phy_raptor");
2601
2602         if ((hw->device_id & 0xFF) == TXGBE_DEV_ID_QSFP) {
2603                 /* Store flag indicating I2C bus access control unit. */
2604                 hw->phy.qsfp_shared_i2c_bus = TRUE;
2605
2606                 /* Initialize access to QSFP+ I2C bus */
2607                 txgbe_flush(hw);
2608         }
2609
2610         /* Identify the PHY or SFP module */
2611         err = phy->identify(hw);
2612         if (err == TXGBE_ERR_SFP_NOT_SUPPORTED)
2613                 goto init_phy_ops_out;
2614
2615         /* Setup function pointers based on detected SFP module and speeds */
2616         txgbe_init_mac_link_ops(hw);
2617
2618         /* If copper media, overwrite with copper function pointers */
2619         if (phy->media_type == txgbe_media_type_copper) {
2620                 mac->setup_link = txgbe_setup_copper_link_raptor;
2621                 mac->get_link_capabilities =
2622                                   txgbe_get_copper_link_capabilities;
2623         }
2624
2625         /* Set necessary function pointers based on PHY type */
2626         switch (hw->phy.type) {
2627         case txgbe_phy_tn:
2628                 phy->setup_link = txgbe_setup_phy_link_tnx;
2629                 phy->check_link = txgbe_check_phy_link_tnx;
2630                 break;
2631         default:
2632                 break;
2633         }
2634
2635 init_phy_ops_out:
2636         return err;
2637 }
2638
2639 s32 txgbe_setup_sfp_modules(struct txgbe_hw *hw)
2640 {
2641         s32 err = 0;
2642
2643         DEBUGFUNC("txgbe_setup_sfp_modules");
2644
2645         if (hw->phy.sfp_type == txgbe_sfp_type_unknown)
2646                 return 0;
2647
2648         txgbe_init_mac_link_ops(hw);
2649
2650         /* PHY config will finish before releasing the semaphore */
2651         err = hw->mac.acquire_swfw_sync(hw, TXGBE_MNGSEM_SWPHY);
2652         if (err != 0)
2653                 return TXGBE_ERR_SWFW_SYNC;
2654
2655         /* Release the semaphore */
2656         hw->mac.release_swfw_sync(hw, TXGBE_MNGSEM_SWPHY);
2657
2658         /* Delay obtaining semaphore again to allow FW access
2659          * prot_autoc_write uses the semaphore too.
2660          */
2661         msec_delay(hw->rom.semaphore_delay);
2662
2663         if (err) {
2664                 DEBUGOUT("sfp module setup not complete\n");
2665                 return TXGBE_ERR_SFP_SETUP_NOT_COMPLETE;
2666         }
2667
2668         return err;
2669 }
2670
2671 /**
2672  *  txgbe_prot_autoc_read_raptor - Hides MAC differences needed for AUTOC read
2673  *  @hw: pointer to hardware structure
2674  *  @locked: Return the if we locked for this read.
2675  *  @value: Value we read from AUTOC
2676  *
2677  *  For this part we need to wrap read-modify-writes with a possible
2678  *  FW/SW lock.  It is assumed this lock will be freed with the next
2679  *  prot_autoc_write_raptor().
2680  */
2681 s32 txgbe_prot_autoc_read_raptor(struct txgbe_hw *hw, bool *locked, u64 *value)
2682 {
2683         s32 err;
2684         bool lock_state = false;
2685
2686          /* If LESM is on then we need to hold the SW/FW semaphore. */
2687         if (txgbe_verify_lesm_fw_enabled_raptor(hw)) {
2688                 err = hw->mac.acquire_swfw_sync(hw,
2689                                         TXGBE_MNGSEM_SWPHY);
2690                 if (err != 0)
2691                         return TXGBE_ERR_SWFW_SYNC;
2692
2693                 lock_state = true;
2694         }
2695
2696         if (locked)
2697                 *locked = lock_state;
2698
2699         *value = txgbe_autoc_read(hw);
2700         return 0;
2701 }
2702
2703 /**
2704  * txgbe_prot_autoc_write_raptor - Hides MAC differences needed for AUTOC write
2705  * @hw: pointer to hardware structure
2706  * @autoc: value to write to AUTOC
2707  * @locked: bool to indicate whether the SW/FW lock was already taken by
2708  *           previous prot_autoc_read_raptor.
2709  *
2710  * This part may need to hold the SW/FW lock around all writes to
2711  * AUTOC. Likewise after a write we need to do a pipeline reset.
2712  */
2713 s32 txgbe_prot_autoc_write_raptor(struct txgbe_hw *hw, bool locked, u64 autoc)
2714 {
2715         int err = 0;
2716
2717         /* Blocked by MNG FW so bail */
2718         if (txgbe_check_reset_blocked(hw))
2719                 goto out;
2720
2721         /* We only need to get the lock if:
2722          *  - We didn't do it already (in the read part of a read-modify-write)
2723          *  - LESM is enabled.
2724          */
2725         if (!locked && txgbe_verify_lesm_fw_enabled_raptor(hw)) {
2726                 err = hw->mac.acquire_swfw_sync(hw,
2727                                         TXGBE_MNGSEM_SWPHY);
2728                 if (err != 0)
2729                         return TXGBE_ERR_SWFW_SYNC;
2730
2731                 locked = true;
2732         }
2733
2734         txgbe_autoc_write(hw, autoc);
2735         err = txgbe_reset_pipeline_raptor(hw);
2736
2737 out:
2738         /* Free the SW/FW semaphore as we either grabbed it here or
2739          * already had it when this function was called.
2740          */
2741         if (locked)
2742                 hw->mac.release_swfw_sync(hw, TXGBE_MNGSEM_SWPHY);
2743
2744         return err;
2745 }
2746
2747 /**
2748  *  txgbe_init_ops_pf - Inits func ptrs and MAC type
2749  *  @hw: pointer to hardware structure
2750  *
2751  *  Initialize the function pointers and assign the MAC type.
2752  *  Does not touch the hardware.
2753  **/
2754 s32 txgbe_init_ops_pf(struct txgbe_hw *hw)
2755 {
2756         struct txgbe_bus_info *bus = &hw->bus;
2757         struct txgbe_mac_info *mac = &hw->mac;
2758         struct txgbe_phy_info *phy = &hw->phy;
2759         struct txgbe_rom_info *rom = &hw->rom;
2760         struct txgbe_mbx_info *mbx = &hw->mbx;
2761
2762         DEBUGFUNC("txgbe_init_ops_pf");
2763
2764         /* BUS */
2765         bus->set_lan_id = txgbe_set_lan_id_multi_port;
2766
2767         /* PHY */
2768         phy->get_media_type = txgbe_get_media_type_raptor;
2769         phy->identify = txgbe_identify_phy;
2770         phy->init = txgbe_init_phy_raptor;
2771         phy->read_reg = txgbe_read_phy_reg;
2772         phy->write_reg = txgbe_write_phy_reg;
2773         phy->read_reg_mdi = txgbe_read_phy_reg_mdi;
2774         phy->write_reg_mdi = txgbe_write_phy_reg_mdi;
2775         phy->setup_link = txgbe_setup_phy_link;
2776         phy->setup_link_speed = txgbe_setup_phy_link_speed;
2777         phy->read_i2c_byte = txgbe_read_i2c_byte;
2778         phy->write_i2c_byte = txgbe_write_i2c_byte;
2779         phy->read_i2c_sff8472 = txgbe_read_i2c_sff8472;
2780         phy->read_i2c_eeprom = txgbe_read_i2c_eeprom;
2781         phy->write_i2c_eeprom = txgbe_write_i2c_eeprom;
2782         phy->identify_sfp = txgbe_identify_module;
2783         phy->read_i2c_byte_unlocked = txgbe_read_i2c_byte_unlocked;
2784         phy->write_i2c_byte_unlocked = txgbe_write_i2c_byte_unlocked;
2785         phy->reset = txgbe_reset_phy;
2786
2787         /* MAC */
2788         mac->init_hw = txgbe_init_hw;
2789         mac->start_hw = txgbe_start_hw_raptor;
2790         mac->clear_hw_cntrs = txgbe_clear_hw_cntrs;
2791         mac->enable_rx_dma = txgbe_enable_rx_dma_raptor;
2792         mac->get_mac_addr = txgbe_get_mac_addr;
2793         mac->stop_hw = txgbe_stop_hw;
2794         mac->acquire_swfw_sync = txgbe_acquire_swfw_sync;
2795         mac->release_swfw_sync = txgbe_release_swfw_sync;
2796         mac->reset_hw = txgbe_reset_hw;
2797         mac->update_mc_addr_list = txgbe_update_mc_addr_list;
2798
2799         mac->disable_sec_rx_path = txgbe_disable_sec_rx_path;
2800         mac->enable_sec_rx_path = txgbe_enable_sec_rx_path;
2801         mac->disable_sec_tx_path = txgbe_disable_sec_tx_path;
2802         mac->enable_sec_tx_path = txgbe_enable_sec_tx_path;
2803         mac->get_san_mac_addr = txgbe_get_san_mac_addr;
2804         mac->set_san_mac_addr = txgbe_set_san_mac_addr;
2805         mac->get_device_caps = txgbe_get_device_caps;
2806         mac->get_wwn_prefix = txgbe_get_wwn_prefix;
2807         mac->autoc_read = txgbe_autoc_read;
2808         mac->autoc_write = txgbe_autoc_write;
2809         mac->prot_autoc_read = txgbe_prot_autoc_read_raptor;
2810         mac->prot_autoc_write = txgbe_prot_autoc_write_raptor;
2811
2812         /* RAR, Multicast, VLAN */
2813         mac->set_rar = txgbe_set_rar;
2814         mac->clear_rar = txgbe_clear_rar;
2815         mac->init_rx_addrs = txgbe_init_rx_addrs;
2816         mac->enable_rx = txgbe_enable_rx;
2817         mac->disable_rx = txgbe_disable_rx;
2818         mac->set_vmdq = txgbe_set_vmdq;
2819         mac->clear_vmdq = txgbe_clear_vmdq;
2820         mac->set_vfta = txgbe_set_vfta;
2821         mac->set_vlvf = txgbe_set_vlvf;
2822         mac->clear_vfta = txgbe_clear_vfta;
2823         mac->init_uta_tables = txgbe_init_uta_tables;
2824         mac->setup_sfp = txgbe_setup_sfp_modules;
2825         mac->set_mac_anti_spoofing = txgbe_set_mac_anti_spoofing;
2826         mac->set_ethertype_anti_spoofing = txgbe_set_ethertype_anti_spoofing;
2827
2828         /* Flow Control */
2829         mac->fc_enable = txgbe_fc_enable;
2830         mac->setup_fc = txgbe_setup_fc;
2831         mac->fc_autoneg = txgbe_fc_autoneg;
2832
2833         /* Link */
2834         mac->get_link_capabilities = txgbe_get_link_capabilities_raptor;
2835         mac->check_link = txgbe_check_mac_link;
2836         mac->setup_pba = txgbe_set_pba;
2837
2838         /* Manageability interface */
2839         mac->set_fw_drv_ver = txgbe_hic_set_drv_ver;
2840         mac->get_thermal_sensor_data = txgbe_get_thermal_sensor_data;
2841         mac->init_thermal_sensor_thresh = txgbe_init_thermal_sensor_thresh;
2842
2843         mbx->init_params = txgbe_init_mbx_params_pf;
2844         mbx->read = txgbe_read_mbx_pf;
2845         mbx->write = txgbe_write_mbx_pf;
2846         mbx->check_for_msg = txgbe_check_for_msg_pf;
2847         mbx->check_for_ack = txgbe_check_for_ack_pf;
2848         mbx->check_for_rst = txgbe_check_for_rst_pf;
2849
2850         /* EEPROM */
2851         rom->init_params = txgbe_init_eeprom_params;
2852         rom->read16 = txgbe_ee_read16;
2853         rom->readw_buffer = txgbe_ee_readw_buffer;
2854         rom->readw_sw = txgbe_ee_readw_sw;
2855         rom->read32 = txgbe_ee_read32;
2856         rom->write16 = txgbe_ee_write16;
2857         rom->writew_buffer = txgbe_ee_writew_buffer;
2858         rom->writew_sw = txgbe_ee_writew_sw;
2859         rom->write32 = txgbe_ee_write32;
2860         rom->validate_checksum = txgbe_validate_eeprom_checksum;
2861         rom->update_checksum = txgbe_update_eeprom_checksum;
2862         rom->calc_checksum = txgbe_calc_eeprom_checksum;
2863
2864         mac->mcft_size          = TXGBE_RAPTOR_MC_TBL_SIZE;
2865         mac->vft_size           = TXGBE_RAPTOR_VFT_TBL_SIZE;
2866         mac->num_rar_entries    = TXGBE_RAPTOR_RAR_ENTRIES;
2867         mac->rx_pb_size         = TXGBE_RAPTOR_RX_PB_SIZE;
2868         mac->max_rx_queues      = TXGBE_RAPTOR_MAX_RX_QUEUES;
2869         mac->max_tx_queues      = TXGBE_RAPTOR_MAX_TX_QUEUES;
2870
2871         return 0;
2872 }
2873
2874 /**
2875  *  txgbe_get_link_capabilities_raptor - Determines link capabilities
2876  *  @hw: pointer to hardware structure
2877  *  @speed: pointer to link speed
2878  *  @autoneg: true when autoneg or autotry is enabled
2879  *
2880  *  Determines the link capabilities by reading the AUTOC register.
2881  **/
2882 s32 txgbe_get_link_capabilities_raptor(struct txgbe_hw *hw,
2883                                       u32 *speed,
2884                                       bool *autoneg)
2885 {
2886         s32 status = 0;
2887         u32 autoc = 0;
2888
2889         DEBUGFUNC("txgbe_get_link_capabilities_raptor");
2890
2891         /* Check if 1G SFP module. */
2892         if (hw->phy.sfp_type == txgbe_sfp_type_1g_cu_core0 ||
2893             hw->phy.sfp_type == txgbe_sfp_type_1g_cu_core1 ||
2894             hw->phy.sfp_type == txgbe_sfp_type_1g_lx_core0 ||
2895             hw->phy.sfp_type == txgbe_sfp_type_1g_lx_core1 ||
2896             hw->phy.sfp_type == txgbe_sfp_type_1g_sx_core0 ||
2897             hw->phy.sfp_type == txgbe_sfp_type_1g_sx_core1) {
2898                 *speed = TXGBE_LINK_SPEED_1GB_FULL;
2899                 *autoneg = true;
2900                 return 0;
2901         }
2902
2903         /*
2904          * Determine link capabilities based on the stored value of AUTOC,
2905          * which represents EEPROM defaults.  If AUTOC value has not
2906          * been stored, use the current register values.
2907          */
2908         if (hw->mac.orig_link_settings_stored)
2909                 autoc = hw->mac.orig_autoc;
2910         else
2911                 autoc = hw->mac.autoc_read(hw);
2912
2913         switch (autoc & TXGBE_AUTOC_LMS_MASK) {
2914         case TXGBE_AUTOC_LMS_1G_LINK_NO_AN:
2915                 *speed = TXGBE_LINK_SPEED_1GB_FULL;
2916                 *autoneg = false;
2917                 break;
2918
2919         case TXGBE_AUTOC_LMS_10G_LINK_NO_AN:
2920                 *speed = TXGBE_LINK_SPEED_10GB_FULL;
2921                 *autoneg = false;
2922                 break;
2923
2924         case TXGBE_AUTOC_LMS_1G_AN:
2925                 *speed = TXGBE_LINK_SPEED_1GB_FULL;
2926                 *autoneg = true;
2927                 break;
2928
2929         case TXGBE_AUTOC_LMS_10G:
2930                 *speed = TXGBE_LINK_SPEED_10GB_FULL;
2931                 *autoneg = false;
2932                 break;
2933
2934         case TXGBE_AUTOC_LMS_KX4_KX_KR:
2935         case TXGBE_AUTOC_LMS_KX4_KX_KR_1G_AN:
2936                 *speed = TXGBE_LINK_SPEED_UNKNOWN;
2937                 if (autoc & TXGBE_AUTOC_KR_SUPP)
2938                         *speed |= TXGBE_LINK_SPEED_10GB_FULL;
2939                 if (autoc & TXGBE_AUTOC_KX4_SUPP)
2940                         *speed |= TXGBE_LINK_SPEED_10GB_FULL;
2941                 if (autoc & TXGBE_AUTOC_KX_SUPP)
2942                         *speed |= TXGBE_LINK_SPEED_1GB_FULL;
2943                 *autoneg = true;
2944                 break;
2945
2946         case TXGBE_AUTOC_LMS_KX4_KX_KR_SGMII:
2947                 *speed = TXGBE_LINK_SPEED_100M_FULL;
2948                 if (autoc & TXGBE_AUTOC_KR_SUPP)
2949                         *speed |= TXGBE_LINK_SPEED_10GB_FULL;
2950                 if (autoc & TXGBE_AUTOC_KX4_SUPP)
2951                         *speed |= TXGBE_LINK_SPEED_10GB_FULL;
2952                 if (autoc & TXGBE_AUTOC_KX_SUPP)
2953                         *speed |= TXGBE_LINK_SPEED_1GB_FULL;
2954                 *autoneg = true;
2955                 break;
2956
2957         case TXGBE_AUTOC_LMS_SGMII_1G_100M:
2958                 *speed = TXGBE_LINK_SPEED_1GB_FULL |
2959                          TXGBE_LINK_SPEED_100M_FULL |
2960                          TXGBE_LINK_SPEED_10M_FULL;
2961                 *autoneg = false;
2962                 break;
2963
2964         default:
2965                 return TXGBE_ERR_LINK_SETUP;
2966         }
2967
2968         if (hw->phy.multispeed_fiber) {
2969                 *speed |= TXGBE_LINK_SPEED_10GB_FULL |
2970                           TXGBE_LINK_SPEED_1GB_FULL;
2971
2972                 /* QSFP must not enable full auto-negotiation
2973                  * Limited autoneg is enabled at 1G
2974                  */
2975                 if (hw->phy.media_type == txgbe_media_type_fiber_qsfp)
2976                         *autoneg = false;
2977                 else
2978                         *autoneg = true;
2979         }
2980
2981         return status;
2982 }
2983
2984 /**
2985  *  txgbe_get_media_type_raptor - Get media type
2986  *  @hw: pointer to hardware structure
2987  *
2988  *  Returns the media type (fiber, copper, backplane)
2989  **/
2990 u32 txgbe_get_media_type_raptor(struct txgbe_hw *hw)
2991 {
2992         u32 media_type;
2993
2994         DEBUGFUNC("txgbe_get_media_type_raptor");
2995
2996         /* Detect if there is a copper PHY attached. */
2997         switch (hw->phy.type) {
2998         case txgbe_phy_cu_unknown:
2999         case txgbe_phy_tn:
3000                 media_type = txgbe_media_type_copper;
3001                 return media_type;
3002         default:
3003                 break;
3004         }
3005
3006         switch (hw->subsystem_device_id & 0xFF) {
3007         case TXGBE_DEV_ID_KR_KX_KX4:
3008         case TXGBE_DEV_ID_MAC_SGMII:
3009         case TXGBE_DEV_ID_MAC_XAUI:
3010                 /* Default device ID is mezzanine card KX/KX4 */
3011                 media_type = txgbe_media_type_backplane;
3012                 break;
3013         case TXGBE_DEV_ID_SFP:
3014                 media_type = txgbe_media_type_fiber;
3015                 break;
3016         case TXGBE_DEV_ID_QSFP:
3017                 media_type = txgbe_media_type_fiber_qsfp;
3018                 break;
3019         case TXGBE_DEV_ID_XAUI:
3020         case TXGBE_DEV_ID_SGMII:
3021                 media_type = txgbe_media_type_copper;
3022                 break;
3023         case TXGBE_DEV_ID_SFI_XAUI:
3024                 if (hw->bus.lan_id == 0)
3025                         media_type = txgbe_media_type_fiber;
3026                 else
3027                         media_type = txgbe_media_type_copper;
3028                 break;
3029         default:
3030                 media_type = txgbe_media_type_unknown;
3031                 break;
3032         }
3033
3034         return media_type;
3035 }
3036
3037 /**
3038  *  txgbe_start_mac_link_raptor - Setup MAC link settings
3039  *  @hw: pointer to hardware structure
3040  *  @autoneg_wait_to_complete: true when waiting for completion is needed
3041  *
3042  *  Configures link settings based on values in the txgbe_hw struct.
3043  *  Restarts the link.  Performs autonegotiation if needed.
3044  **/
3045 s32 txgbe_start_mac_link_raptor(struct txgbe_hw *hw,
3046                                bool autoneg_wait_to_complete)
3047 {
3048         s32 status = 0;
3049         bool got_lock = false;
3050
3051         DEBUGFUNC("txgbe_start_mac_link_raptor");
3052
3053         UNREFERENCED_PARAMETER(autoneg_wait_to_complete);
3054
3055         /*  reset_pipeline requires us to hold this lock as it writes to
3056          *  AUTOC.
3057          */
3058         if (txgbe_verify_lesm_fw_enabled_raptor(hw)) {
3059                 status = hw->mac.acquire_swfw_sync(hw, TXGBE_MNGSEM_SWPHY);
3060                 if (status != 0)
3061                         goto out;
3062
3063                 got_lock = true;
3064         }
3065
3066         /* Restart link */
3067         txgbe_reset_pipeline_raptor(hw);
3068
3069         if (got_lock)
3070                 hw->mac.release_swfw_sync(hw, TXGBE_MNGSEM_SWPHY);
3071
3072         /* Add delay to filter out noises during initial link setup */
3073         msec_delay(50);
3074
3075 out:
3076         return status;
3077 }
3078
3079 /**
3080  *  txgbe_disable_tx_laser_multispeed_fiber - Disable Tx laser
3081  *  @hw: pointer to hardware structure
3082  *
3083  *  The base drivers may require better control over SFP+ module
3084  *  PHY states.  This includes selectively shutting down the Tx
3085  *  laser on the PHY, effectively halting physical link.
3086  **/
3087 void txgbe_disable_tx_laser_multispeed_fiber(struct txgbe_hw *hw)
3088 {
3089         u32 esdp_reg = rd32(hw, TXGBE_GPIODATA);
3090
3091         /* Blocked by MNG FW so bail */
3092         if (txgbe_check_reset_blocked(hw))
3093                 return;
3094
3095         /* Disable Tx laser; allow 100us to go dark per spec */
3096         esdp_reg |= (TXGBE_GPIOBIT_0 | TXGBE_GPIOBIT_1);
3097         wr32(hw, TXGBE_GPIODATA, esdp_reg);
3098         txgbe_flush(hw);
3099         usec_delay(100);
3100 }
3101
3102 /**
3103  *  txgbe_enable_tx_laser_multispeed_fiber - Enable Tx laser
3104  *  @hw: pointer to hardware structure
3105  *
3106  *  The base drivers may require better control over SFP+ module
3107  *  PHY states.  This includes selectively turning on the Tx
3108  *  laser on the PHY, effectively starting physical link.
3109  **/
3110 void txgbe_enable_tx_laser_multispeed_fiber(struct txgbe_hw *hw)
3111 {
3112         u32 esdp_reg = rd32(hw, TXGBE_GPIODATA);
3113
3114         /* Enable Tx laser; allow 100ms to light up */
3115         esdp_reg &= ~(TXGBE_GPIOBIT_0 | TXGBE_GPIOBIT_1);
3116         wr32(hw, TXGBE_GPIODATA, esdp_reg);
3117         txgbe_flush(hw);
3118         msec_delay(100);
3119 }
3120
3121 /**
3122  *  txgbe_flap_tx_laser_multispeed_fiber - Flap Tx laser
3123  *  @hw: pointer to hardware structure
3124  *
3125  *  When the driver changes the link speeds that it can support,
3126  *  it sets autotry_restart to true to indicate that we need to
3127  *  initiate a new autotry session with the link partner.  To do
3128  *  so, we set the speed then disable and re-enable the Tx laser, to
3129  *  alert the link partner that it also needs to restart autotry on its
3130  *  end.  This is consistent with true clause 37 autoneg, which also
3131  *  involves a loss of signal.
3132  **/
3133 void txgbe_flap_tx_laser_multispeed_fiber(struct txgbe_hw *hw)
3134 {
3135         DEBUGFUNC("txgbe_flap_tx_laser_multispeed_fiber");
3136
3137         /* Blocked by MNG FW so bail */
3138         if (txgbe_check_reset_blocked(hw))
3139                 return;
3140
3141         if (hw->mac.autotry_restart) {
3142                 txgbe_disable_tx_laser_multispeed_fiber(hw);
3143                 txgbe_enable_tx_laser_multispeed_fiber(hw);
3144                 hw->mac.autotry_restart = false;
3145         }
3146 }
3147
3148 /**
3149  *  txgbe_set_hard_rate_select_speed - Set module link speed
3150  *  @hw: pointer to hardware structure
3151  *  @speed: link speed to set
3152  *
3153  *  Set module link speed via RS0/RS1 rate select pins.
3154  */
3155 void txgbe_set_hard_rate_select_speed(struct txgbe_hw *hw,
3156                                         u32 speed)
3157 {
3158         u32 esdp_reg = rd32(hw, TXGBE_GPIODATA);
3159
3160         switch (speed) {
3161         case TXGBE_LINK_SPEED_10GB_FULL:
3162                 esdp_reg |= (TXGBE_GPIOBIT_4 | TXGBE_GPIOBIT_5);
3163                 break;
3164         case TXGBE_LINK_SPEED_1GB_FULL:
3165                 esdp_reg &= ~(TXGBE_GPIOBIT_4 | TXGBE_GPIOBIT_5);
3166                 break;
3167         default:
3168                 DEBUGOUT("Invalid fixed module speed\n");
3169                 return;
3170         }
3171
3172         wr32(hw, TXGBE_GPIODATA, esdp_reg);
3173         txgbe_flush(hw);
3174 }
3175
3176 /**
3177  *  txgbe_setup_mac_link_smartspeed - Set MAC link speed using SmartSpeed
3178  *  @hw: pointer to hardware structure
3179  *  @speed: new link speed
3180  *  @autoneg_wait_to_complete: true when waiting for completion is needed
3181  *
3182  *  Implements the Intel SmartSpeed algorithm.
3183  **/
3184 s32 txgbe_setup_mac_link_smartspeed(struct txgbe_hw *hw,
3185                                     u32 speed,
3186                                     bool autoneg_wait_to_complete)
3187 {
3188         s32 status = 0;
3189         u32 link_speed = TXGBE_LINK_SPEED_UNKNOWN;
3190         s32 i, j;
3191         bool link_up = false;
3192         u32 autoc_reg = rd32_epcs(hw, SR_AN_MMD_ADV_REG1);
3193
3194         DEBUGFUNC("txgbe_setup_mac_link_smartspeed");
3195
3196          /* Set autoneg_advertised value based on input link speed */
3197         hw->phy.autoneg_advertised = 0;
3198
3199         if (speed & TXGBE_LINK_SPEED_10GB_FULL)
3200                 hw->phy.autoneg_advertised |= TXGBE_LINK_SPEED_10GB_FULL;
3201
3202         if (speed & TXGBE_LINK_SPEED_1GB_FULL)
3203                 hw->phy.autoneg_advertised |= TXGBE_LINK_SPEED_1GB_FULL;
3204
3205         if (speed & TXGBE_LINK_SPEED_100M_FULL)
3206                 hw->phy.autoneg_advertised |= TXGBE_LINK_SPEED_100M_FULL;
3207
3208         /*
3209          * Implement Intel SmartSpeed algorithm.  SmartSpeed will reduce the
3210          * autoneg advertisement if link is unable to be established at the
3211          * highest negotiated rate.  This can sometimes happen due to integrity
3212          * issues with the physical media connection.
3213          */
3214
3215         /* First, try to get link with full advertisement */
3216         hw->phy.smart_speed_active = false;
3217         for (j = 0; j < TXGBE_SMARTSPEED_MAX_RETRIES; j++) {
3218                 status = txgbe_setup_mac_link(hw, speed,
3219                                                     autoneg_wait_to_complete);
3220                 if (status != 0)
3221                         goto out;
3222
3223                 /*
3224                  * Wait for the controller to acquire link.  Per IEEE 802.3ap,
3225                  * Section 73.10.2, we may have to wait up to 500ms if KR is
3226                  * attempted, or 200ms if KX/KX4/BX/BX4 is attempted, per
3227                  * Table 9 in the AN MAS.
3228                  */
3229                 for (i = 0; i < 5; i++) {
3230                         msec_delay(100);
3231
3232                         /* If we have link, just jump out */
3233                         status = hw->mac.check_link(hw, &link_speed, &link_up,
3234                                                   false);
3235                         if (status != 0)
3236                                 goto out;
3237
3238                         if (link_up)
3239                                 goto out;
3240                 }
3241         }
3242
3243         /*
3244          * We didn't get link.  If we advertised KR plus one of KX4/KX
3245          * (or BX4/BX), then disable KR and try again.
3246          */
3247         if (((autoc_reg & TXGBE_AUTOC_KR_SUPP) == 0) ||
3248             ((autoc_reg & TXGBE_AUTOC_KX_SUPP) == 0 &&
3249              (autoc_reg & TXGBE_AUTOC_KX4_SUPP) == 0))
3250                 goto out;
3251
3252         /* Turn SmartSpeed on to disable KR support */
3253         hw->phy.smart_speed_active = true;
3254         status = txgbe_setup_mac_link(hw, speed,
3255                                             autoneg_wait_to_complete);
3256         if (status != 0)
3257                 goto out;
3258
3259         /*
3260          * Wait for the controller to acquire link.  600ms will allow for
3261          * the AN link_fail_inhibit_timer as well for multiple cycles of
3262          * parallel detect, both 10g and 1g. This allows for the maximum
3263          * connect attempts as defined in the AN MAS table 73-7.
3264          */
3265         for (i = 0; i < 6; i++) {
3266                 msec_delay(100);
3267
3268                 /* If we have link, just jump out */
3269                 status = hw->mac.check_link(hw, &link_speed, &link_up, false);
3270                 if (status != 0)
3271                         goto out;
3272
3273                 if (link_up)
3274                         goto out;
3275         }
3276
3277         /* We didn't get link.  Turn SmartSpeed back off. */
3278         hw->phy.smart_speed_active = false;
3279         status = txgbe_setup_mac_link(hw, speed,
3280                                             autoneg_wait_to_complete);
3281
3282 out:
3283         if (link_up && link_speed == TXGBE_LINK_SPEED_1GB_FULL)
3284                 DEBUGOUT("Smartspeed has downgraded the link speed "
3285                 "from the maximum advertised\n");
3286         return status;
3287 }
3288
3289 /**
3290  *  txgbe_setup_mac_link - Set MAC link speed
3291  *  @hw: pointer to hardware structure
3292  *  @speed: new link speed
3293  *  @autoneg_wait_to_complete: true when waiting for completion is needed
3294  *
3295  *  Set the link speed in the AUTOC register and restarts link.
3296  **/
3297 s32 txgbe_setup_mac_link(struct txgbe_hw *hw,
3298                                u32 speed,
3299                                bool autoneg_wait_to_complete)
3300 {
3301         bool autoneg = false;
3302         s32 status = 0;
3303
3304         u64 autoc = hw->mac.autoc_read(hw);
3305         u64 pma_pmd_10gs = autoc & TXGBE_AUTOC_10GS_PMA_PMD_MASK;
3306         u64 pma_pmd_1g = autoc & TXGBE_AUTOC_1G_PMA_PMD_MASK;
3307         u64 link_mode = autoc & TXGBE_AUTOC_LMS_MASK;
3308         u64 current_autoc = autoc;
3309         u64 orig_autoc = 0;
3310         u32 links_reg;
3311         u32 i;
3312         u32 link_capabilities = TXGBE_LINK_SPEED_UNKNOWN;
3313
3314         DEBUGFUNC("txgbe_setup_mac_link");
3315
3316         /* Check to see if speed passed in is supported. */
3317         status = hw->mac.get_link_capabilities(hw,
3318                         &link_capabilities, &autoneg);
3319         if (status)
3320                 return status;
3321
3322         speed &= link_capabilities;
3323         if (speed == TXGBE_LINK_SPEED_UNKNOWN)
3324                 return TXGBE_ERR_LINK_SETUP;
3325
3326         /* Use stored value (EEPROM defaults) of AUTOC to find KR/KX4 support*/
3327         if (hw->mac.orig_link_settings_stored)
3328                 orig_autoc = hw->mac.orig_autoc;
3329         else
3330                 orig_autoc = autoc;
3331
3332         link_mode = autoc & TXGBE_AUTOC_LMS_MASK;
3333         pma_pmd_1g = autoc & TXGBE_AUTOC_1G_PMA_PMD_MASK;
3334
3335         if (link_mode == TXGBE_AUTOC_LMS_KX4_KX_KR ||
3336             link_mode == TXGBE_AUTOC_LMS_KX4_KX_KR_1G_AN ||
3337             link_mode == TXGBE_AUTOC_LMS_KX4_KX_KR_SGMII) {
3338                 /* Set KX4/KX/KR support according to speed requested */
3339                 autoc &= ~(TXGBE_AUTOC_KX_SUPP |
3340                            TXGBE_AUTOC_KX4_SUPP |
3341                            TXGBE_AUTOC_KR_SUPP);
3342                 if (speed & TXGBE_LINK_SPEED_10GB_FULL) {
3343                         if (orig_autoc & TXGBE_AUTOC_KX4_SUPP)
3344                                 autoc |= TXGBE_AUTOC_KX4_SUPP;
3345                         if ((orig_autoc & TXGBE_AUTOC_KR_SUPP) &&
3346                             !hw->phy.smart_speed_active)
3347                                 autoc |= TXGBE_AUTOC_KR_SUPP;
3348                 }
3349                 if (speed & TXGBE_LINK_SPEED_1GB_FULL)
3350                         autoc |= TXGBE_AUTOC_KX_SUPP;
3351         } else if ((pma_pmd_1g == TXGBE_AUTOC_1G_SFI) &&
3352                    (link_mode == TXGBE_AUTOC_LMS_1G_LINK_NO_AN ||
3353                     link_mode == TXGBE_AUTOC_LMS_1G_AN)) {
3354                 /* Switch from 1G SFI to 10G SFI if requested */
3355                 if (speed == TXGBE_LINK_SPEED_10GB_FULL &&
3356                     pma_pmd_10gs == TXGBE_AUTOC_10GS_SFI) {
3357                         autoc &= ~TXGBE_AUTOC_LMS_MASK;
3358                         autoc |= TXGBE_AUTOC_LMS_10G;
3359                 }
3360         } else if ((pma_pmd_10gs == TXGBE_AUTOC_10GS_SFI) &&
3361                    (link_mode == TXGBE_AUTOC_LMS_10G)) {
3362                 /* Switch from 10G SFI to 1G SFI if requested */
3363                 if (speed == TXGBE_LINK_SPEED_1GB_FULL &&
3364                     pma_pmd_1g == TXGBE_AUTOC_1G_SFI) {
3365                         autoc &= ~TXGBE_AUTOC_LMS_MASK;
3366                         if (autoneg || hw->phy.type == txgbe_phy_qsfp_intel)
3367                                 autoc |= TXGBE_AUTOC_LMS_1G_AN;
3368                         else
3369                                 autoc |= TXGBE_AUTOC_LMS_1G_LINK_NO_AN;
3370                 }
3371         }
3372
3373         if (autoc == current_autoc)
3374                 return status;
3375
3376         autoc &= ~TXGBE_AUTOC_SPEED_MASK;
3377         autoc |= TXGBE_AUTOC_SPEED(speed);
3378         autoc |= (autoneg ? TXGBE_AUTOC_AUTONEG : 0);
3379
3380         /* Restart link */
3381         hw->mac.autoc_write(hw, autoc);
3382
3383         /* Only poll for autoneg to complete if specified to do so */
3384         if (autoneg_wait_to_complete) {
3385                 if (link_mode == TXGBE_AUTOC_LMS_KX4_KX_KR ||
3386                     link_mode == TXGBE_AUTOC_LMS_KX4_KX_KR_1G_AN ||
3387                     link_mode == TXGBE_AUTOC_LMS_KX4_KX_KR_SGMII) {
3388                         links_reg = 0; /*Just in case Autoneg time=0*/
3389                         for (i = 0; i < TXGBE_AUTO_NEG_TIME; i++) {
3390                                 links_reg = rd32(hw, TXGBE_PORTSTAT);
3391                                 if (links_reg & TXGBE_PORTSTAT_UP)
3392                                         break;
3393                                 msec_delay(100);
3394                         }
3395                         if (!(links_reg & TXGBE_PORTSTAT_UP)) {
3396                                 status = TXGBE_ERR_AUTONEG_NOT_COMPLETE;
3397                                 DEBUGOUT("Autoneg did not complete.\n");
3398                         }
3399                 }
3400         }
3401
3402         /* Add delay to filter out noises during initial link setup */
3403         msec_delay(50);
3404
3405         return status;
3406 }
3407
3408 /**
3409  *  txgbe_setup_copper_link_raptor - Set the PHY autoneg advertised field
3410  *  @hw: pointer to hardware structure
3411  *  @speed: new link speed
3412  *  @autoneg_wait_to_complete: true if waiting is needed to complete
3413  *
3414  *  Restarts link on PHY and MAC based on settings passed in.
3415  **/
3416 static s32 txgbe_setup_copper_link_raptor(struct txgbe_hw *hw,
3417                                          u32 speed,
3418                                          bool autoneg_wait_to_complete)
3419 {
3420         s32 status;
3421
3422         DEBUGFUNC("txgbe_setup_copper_link_raptor");
3423
3424         /* Setup the PHY according to input speed */
3425         status = hw->phy.setup_link_speed(hw, speed,
3426                                               autoneg_wait_to_complete);
3427         /* Set up MAC */
3428         txgbe_start_mac_link_raptor(hw, autoneg_wait_to_complete);
3429
3430         return status;
3431 }
3432
3433 static int
3434 txgbe_check_flash_load(struct txgbe_hw *hw, u32 check_bit)
3435 {
3436         u32 reg = 0;
3437         u32 i;
3438         int err = 0;
3439         /* if there's flash existing */
3440         if (!(rd32(hw, TXGBE_SPISTAT) & TXGBE_SPISTAT_BPFLASH)) {
3441                 /* wait hw load flash done */
3442                 for (i = 0; i < 10; i++) {
3443                         reg = rd32(hw, TXGBE_ILDRSTAT);
3444                         if (!(reg & check_bit)) {
3445                                 /* done */
3446                                 break;
3447                         }
3448                         msleep(100);
3449                 }
3450                 if (i == 10)
3451                         err = TXGBE_ERR_FLASH_LOADING_FAILED;
3452         }
3453         return err;
3454 }
3455
3456 static void
3457 txgbe_reset_misc(struct txgbe_hw *hw)
3458 {
3459         int i;
3460         u32 value;
3461
3462         wr32(hw, TXGBE_ISBADDRL, hw->isb_dma & 0x00000000FFFFFFFF);
3463         wr32(hw, TXGBE_ISBADDRH, hw->isb_dma >> 32);
3464
3465         value = rd32_epcs(hw, SR_XS_PCS_CTRL2);
3466         if ((value & 0x3) != SR_PCS_CTRL2_TYPE_SEL_X)
3467                 hw->link_status = TXGBE_LINK_STATUS_NONE;
3468
3469         /* receive packets that size > 2048 */
3470         wr32m(hw, TXGBE_MACRXCFG,
3471                 TXGBE_MACRXCFG_JUMBO, TXGBE_MACRXCFG_JUMBO);
3472
3473         wr32m(hw, TXGBE_FRMSZ, TXGBE_FRMSZ_MAX_MASK,
3474                 TXGBE_FRMSZ_MAX(TXGBE_FRAME_SIZE_DFT));
3475
3476         /* clear counters on read */
3477         wr32m(hw, TXGBE_MACCNTCTL,
3478                 TXGBE_MACCNTCTL_RC, TXGBE_MACCNTCTL_RC);
3479
3480         wr32m(hw, TXGBE_RXFCCFG,
3481                 TXGBE_RXFCCFG_FC, TXGBE_RXFCCFG_FC);
3482         wr32m(hw, TXGBE_TXFCCFG,
3483                 TXGBE_TXFCCFG_FC, TXGBE_TXFCCFG_FC);
3484
3485         wr32m(hw, TXGBE_MACRXFLT,
3486                 TXGBE_MACRXFLT_PROMISC, TXGBE_MACRXFLT_PROMISC);
3487
3488         wr32m(hw, TXGBE_RSTSTAT,
3489                 TXGBE_RSTSTAT_TMRINIT_MASK, TXGBE_RSTSTAT_TMRINIT(30));
3490
3491         /* errata 4: initialize mng flex tbl and wakeup flex tbl*/
3492         wr32(hw, TXGBE_MNGFLEXSEL, 0);
3493         for (i = 0; i < 16; i++) {
3494                 wr32(hw, TXGBE_MNGFLEXDWL(i), 0);
3495                 wr32(hw, TXGBE_MNGFLEXDWH(i), 0);
3496                 wr32(hw, TXGBE_MNGFLEXMSK(i), 0);
3497         }
3498         wr32(hw, TXGBE_LANFLEXSEL, 0);
3499         for (i = 0; i < 16; i++) {
3500                 wr32(hw, TXGBE_LANFLEXDWL(i), 0);
3501                 wr32(hw, TXGBE_LANFLEXDWH(i), 0);
3502                 wr32(hw, TXGBE_LANFLEXMSK(i), 0);
3503         }
3504
3505         /* set pause frame dst mac addr */
3506         wr32(hw, TXGBE_RXPBPFCDMACL, 0xC2000001);
3507         wr32(hw, TXGBE_RXPBPFCDMACH, 0x0180);
3508
3509         hw->mac.init_thermal_sensor_thresh(hw);
3510
3511         /* enable mac transmitter */
3512         wr32m(hw, TXGBE_MACTXCFG, TXGBE_MACTXCFG_TXE, TXGBE_MACTXCFG_TXE);
3513
3514         for (i = 0; i < 4; i++)
3515                 wr32m(hw, TXGBE_IVAR(i), 0x80808080, 0);
3516 }
3517
3518 /**
3519  *  txgbe_reset_hw - Perform hardware reset
3520  *  @hw: pointer to hardware structure
3521  *
3522  *  Resets the hardware by resetting the transmit and receive units, masks
3523  *  and clears all interrupts, perform a PHY reset, and perform a link (MAC)
3524  *  reset.
3525  **/
3526 s32 txgbe_reset_hw(struct txgbe_hw *hw)
3527 {
3528         s32 status;
3529         u32 autoc;
3530
3531         DEBUGFUNC("txgbe_reset_hw");
3532
3533         /* Call adapter stop to disable tx/rx and clear interrupts */
3534         status = hw->mac.stop_hw(hw);
3535         if (status != 0)
3536                 return status;
3537
3538         /* flush pending Tx transactions */
3539         txgbe_clear_tx_pending(hw);
3540
3541         /* Identify PHY and related function pointers */
3542         status = hw->phy.init(hw);
3543         if (status == TXGBE_ERR_SFP_NOT_SUPPORTED)
3544                 return status;
3545
3546         /* Setup SFP module if there is one present. */
3547         if (hw->phy.sfp_setup_needed) {
3548                 status = hw->mac.setup_sfp(hw);
3549                 hw->phy.sfp_setup_needed = false;
3550         }
3551         if (status == TXGBE_ERR_SFP_NOT_SUPPORTED)
3552                 return status;
3553
3554         /* Reset PHY */
3555         if (!hw->phy.reset_disable)
3556                 hw->phy.reset(hw);
3557
3558         /* remember AUTOC from before we reset */
3559         autoc = hw->mac.autoc_read(hw);
3560
3561 mac_reset_top:
3562         /*
3563          * Issue global reset to the MAC.  Needs to be SW reset if link is up.
3564          * If link reset is used when link is up, it might reset the PHY when
3565          * mng is using it.  If link is down or the flag to force full link
3566          * reset is set, then perform link reset.
3567          */
3568         if (txgbe_mng_present(hw)) {
3569                 txgbe_hic_reset(hw);
3570         } else {
3571                 wr32(hw, TXGBE_RST, TXGBE_RST_LAN(hw->bus.lan_id));
3572                 txgbe_flush(hw);
3573         }
3574         usec_delay(10);
3575
3576         txgbe_reset_misc(hw);
3577
3578         if (hw->bus.lan_id == 0) {
3579                 status = txgbe_check_flash_load(hw,
3580                                 TXGBE_ILDRSTAT_SWRST_LAN0);
3581         } else {
3582                 status = txgbe_check_flash_load(hw,
3583                                 TXGBE_ILDRSTAT_SWRST_LAN1);
3584         }
3585         if (status != 0)
3586                 return status;
3587
3588         msec_delay(50);
3589
3590         /*
3591          * Double resets are required for recovery from certain error
3592          * conditions.  Between resets, it is necessary to stall to
3593          * allow time for any pending HW events to complete.
3594          */
3595         if (hw->mac.flags & TXGBE_FLAGS_DOUBLE_RESET_REQUIRED) {
3596                 hw->mac.flags &= ~TXGBE_FLAGS_DOUBLE_RESET_REQUIRED;
3597                 goto mac_reset_top;
3598         }
3599
3600         /*
3601          * Store the original AUTOC/AUTOC2 values if they have not been
3602          * stored off yet.  Otherwise restore the stored original
3603          * values since the reset operation sets back to defaults.
3604          */
3605         if (!hw->mac.orig_link_settings_stored) {
3606                 hw->mac.orig_autoc = hw->mac.autoc_read(hw);
3607                 hw->mac.autoc_write(hw, hw->mac.orig_autoc);
3608                 hw->mac.orig_link_settings_stored = true;
3609         } else {
3610                 hw->mac.orig_autoc = autoc;
3611         }
3612
3613         /* Store the permanent mac address */
3614         hw->mac.get_mac_addr(hw, hw->mac.perm_addr);
3615
3616         /*
3617          * Store MAC address from RAR0, clear receive address registers, and
3618          * clear the multicast table.  Also reset num_rar_entries to 128,
3619          * since we modify this value when programming the SAN MAC address.
3620          */
3621         hw->mac.num_rar_entries = 128;
3622         hw->mac.init_rx_addrs(hw);
3623
3624         /* Store the permanent SAN mac address */
3625         hw->mac.get_san_mac_addr(hw, hw->mac.san_addr);
3626
3627         /* Add the SAN MAC address to the RAR only if it's a valid address */
3628         if (txgbe_validate_mac_addr(hw->mac.san_addr) == 0) {
3629                 /* Save the SAN MAC RAR index */
3630                 hw->mac.san_mac_rar_index = hw->mac.num_rar_entries - 1;
3631
3632                 hw->mac.set_rar(hw, hw->mac.san_mac_rar_index,
3633                                     hw->mac.san_addr, 0, true);
3634
3635                 /* clear VMDq pool/queue selection for this RAR */
3636                 hw->mac.clear_vmdq(hw, hw->mac.san_mac_rar_index,
3637                                        BIT_MASK32);
3638
3639                 /* Reserve the last RAR for the SAN MAC address */
3640                 hw->mac.num_rar_entries--;
3641         }
3642
3643         /* Store the alternative WWNN/WWPN prefix */
3644         hw->mac.get_wwn_prefix(hw, &hw->mac.wwnn_prefix,
3645                                    &hw->mac.wwpn_prefix);
3646
3647         return status;
3648 }
3649
3650 /**
3651  * txgbe_fdir_check_cmd_complete - poll to check whether FDIRPICMD is complete
3652  * @hw: pointer to hardware structure
3653  * @fdircmd: current value of FDIRCMD register
3654  */
3655 static s32 txgbe_fdir_check_cmd_complete(struct txgbe_hw *hw, u32 *fdircmd)
3656 {
3657         int i;
3658
3659         for (i = 0; i < TXGBE_FDIRCMD_CMD_POLL; i++) {
3660                 *fdircmd = rd32(hw, TXGBE_FDIRPICMD);
3661                 if (!(*fdircmd & TXGBE_FDIRPICMD_OP_MASK))
3662                         return 0;
3663                 usec_delay(10);
3664         }
3665
3666         return TXGBE_ERR_FDIR_CMD_INCOMPLETE;
3667 }
3668
3669 /**
3670  *  txgbe_reinit_fdir_tables - Reinitialize Flow Director tables.
3671  *  @hw: pointer to hardware structure
3672  **/
3673 s32 txgbe_reinit_fdir_tables(struct txgbe_hw *hw)
3674 {
3675         s32 err;
3676         int i;
3677         u32 fdirctrl = rd32(hw, TXGBE_FDIRCTL);
3678         u32 fdircmd;
3679         fdirctrl &= ~TXGBE_FDIRCTL_INITDONE;
3680
3681         DEBUGFUNC("txgbe_reinit_fdir_tables");
3682
3683         /*
3684          * Before starting reinitialization process,
3685          * FDIRPICMD.OP must be zero.
3686          */
3687         err = txgbe_fdir_check_cmd_complete(hw, &fdircmd);
3688         if (err) {
3689                 DEBUGOUT("Flow Director previous command did not complete, aborting table re-initialization.\n");
3690                 return err;
3691         }
3692
3693         wr32(hw, TXGBE_FDIRFREE, 0);
3694         txgbe_flush(hw);
3695         /*
3696          * adapters flow director init flow cannot be restarted,
3697          * Workaround silicon errata by performing the following steps
3698          * before re-writing the FDIRCTL control register with the same value.
3699          * - write 1 to bit 8 of FDIRPICMD register &
3700          * - write 0 to bit 8 of FDIRPICMD register
3701          */
3702         wr32m(hw, TXGBE_FDIRPICMD, TXGBE_FDIRPICMD_CLR, TXGBE_FDIRPICMD_CLR);
3703         txgbe_flush(hw);
3704         wr32m(hw, TXGBE_FDIRPICMD, TXGBE_FDIRPICMD_CLR, 0);
3705         txgbe_flush(hw);
3706         /*
3707          * Clear FDIR Hash register to clear any leftover hashes
3708          * waiting to be programmed.
3709          */
3710         wr32(hw, TXGBE_FDIRPIHASH, 0x00);
3711         txgbe_flush(hw);
3712
3713         wr32(hw, TXGBE_FDIRCTL, fdirctrl);
3714         txgbe_flush(hw);
3715
3716         /* Poll init-done after we write FDIRCTL register */
3717         for (i = 0; i < TXGBE_FDIR_INIT_DONE_POLL; i++) {
3718                 if (rd32m(hw, TXGBE_FDIRCTL, TXGBE_FDIRCTL_INITDONE))
3719                         break;
3720                 msec_delay(1);
3721         }
3722         if (i >= TXGBE_FDIR_INIT_DONE_POLL) {
3723                 DEBUGOUT("Flow Director Signature poll time exceeded!\n");
3724                 return TXGBE_ERR_FDIR_REINIT_FAILED;
3725         }
3726
3727         /* Clear FDIR statistics registers (read to clear) */
3728         rd32(hw, TXGBE_FDIRUSED);
3729         rd32(hw, TXGBE_FDIRFAIL);
3730         rd32(hw, TXGBE_FDIRMATCH);
3731         rd32(hw, TXGBE_FDIRMISS);
3732         rd32(hw, TXGBE_FDIRLEN);
3733
3734         return 0;
3735 }
3736
3737 /**
3738  *  txgbe_start_hw_raptor - Prepare hardware for Tx/Rx
3739  *  @hw: pointer to hardware structure
3740  *
3741  *  Starts the hardware using the generic start_hw function
3742  *  and the generation start_hw function.
3743  *  Then performs revision-specific operations, if any.
3744  **/
3745 s32 txgbe_start_hw_raptor(struct txgbe_hw *hw)
3746 {
3747         s32 err = 0;
3748
3749         DEBUGFUNC("txgbe_start_hw_raptor");
3750
3751         err = txgbe_start_hw(hw);
3752         if (err != 0)
3753                 goto out;
3754
3755         err = txgbe_start_hw_gen2(hw);
3756         if (err != 0)
3757                 goto out;
3758
3759         /* We need to run link autotry after the driver loads */
3760         hw->mac.autotry_restart = true;
3761
3762 out:
3763         return err;
3764 }
3765
3766 /**
3767  *  txgbe_enable_rx_dma_raptor - Enable the Rx DMA unit
3768  *  @hw: pointer to hardware structure
3769  *  @regval: register value to write to RXCTRL
3770  *
3771  *  Enables the Rx DMA unit
3772  **/
3773 s32 txgbe_enable_rx_dma_raptor(struct txgbe_hw *hw, u32 regval)
3774 {
3775         DEBUGFUNC("txgbe_enable_rx_dma_raptor");
3776
3777         /*
3778          * Workaround silicon errata when enabling the Rx datapath.
3779          * If traffic is incoming before we enable the Rx unit, it could hang
3780          * the Rx DMA unit.  Therefore, make sure the security engine is
3781          * completely disabled prior to enabling the Rx unit.
3782          */
3783
3784         hw->mac.disable_sec_rx_path(hw);
3785
3786         if (regval & TXGBE_PBRXCTL_ENA)
3787                 txgbe_enable_rx(hw);
3788         else
3789                 txgbe_disable_rx(hw);
3790
3791         hw->mac.enable_sec_rx_path(hw);
3792
3793         return 0;
3794 }
3795
3796 /**
3797  *  txgbe_verify_lesm_fw_enabled_raptor - Checks LESM FW module state.
3798  *  @hw: pointer to hardware structure
3799  *
3800  *  Returns true if the LESM FW module is present and enabled. Otherwise
3801  *  returns false. Smart Speed must be disabled if LESM FW module is enabled.
3802  **/
3803 bool txgbe_verify_lesm_fw_enabled_raptor(struct txgbe_hw *hw)
3804 {
3805         bool lesm_enabled = false;
3806         u16 fw_offset, fw_lesm_param_offset, fw_lesm_state;
3807         s32 status;
3808
3809         DEBUGFUNC("txgbe_verify_lesm_fw_enabled_raptor");
3810
3811         /* get the offset to the Firmware Module block */
3812         status = hw->rom.read16(hw, TXGBE_FW_PTR, &fw_offset);
3813
3814         if (status != 0 || fw_offset == 0 || fw_offset == 0xFFFF)
3815                 goto out;
3816
3817         /* get the offset to the LESM Parameters block */
3818         status = hw->rom.read16(hw, (fw_offset +
3819                                      TXGBE_FW_LESM_PARAMETERS_PTR),
3820                                      &fw_lesm_param_offset);
3821
3822         if (status != 0 ||
3823             fw_lesm_param_offset == 0 || fw_lesm_param_offset == 0xFFFF)
3824                 goto out;
3825
3826         /* get the LESM state word */
3827         status = hw->rom.read16(hw, (fw_lesm_param_offset +
3828                                      TXGBE_FW_LESM_STATE_1),
3829                                      &fw_lesm_state);
3830
3831         if (status == 0 && (fw_lesm_state & TXGBE_FW_LESM_STATE_ENABLED))
3832                 lesm_enabled = true;
3833
3834 out:
3835         lesm_enabled = false;
3836         return lesm_enabled;
3837 }
3838
3839 /**
3840  * txgbe_reset_pipeline_raptor - perform pipeline reset
3841  *
3842  *  @hw: pointer to hardware structure
3843  *
3844  * Reset pipeline by asserting Restart_AN together with LMS change to ensure
3845  * full pipeline reset.  This function assumes the SW/FW lock is held.
3846  **/
3847 s32 txgbe_reset_pipeline_raptor(struct txgbe_hw *hw)
3848 {
3849         s32 err = 0;
3850         u64 autoc;
3851
3852         autoc = hw->mac.autoc_read(hw);
3853
3854         /* Enable link if disabled in NVM */
3855         if (autoc & TXGBE_AUTOC_LINK_DIA_MASK)
3856                 autoc &= ~TXGBE_AUTOC_LINK_DIA_MASK;
3857
3858         autoc |= TXGBE_AUTOC_AN_RESTART;
3859         /* Write AUTOC register with toggled LMS[2] bit and Restart_AN */
3860         hw->mac.autoc_write(hw, autoc ^ TXGBE_AUTOC_LMS_AN);
3861
3862         /* Write AUTOC register with original LMS field and Restart_AN */
3863         hw->mac.autoc_write(hw, autoc);
3864         txgbe_flush(hw);
3865
3866         return err;
3867 }
3868