drivers/net/txgbe/base/txgbe_hw.c

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  * Copyright(c) 2015-2020
   3  */
   4
   5 #include "txgbe_type.h"
   6 #include "txgbe_mbx.h"
   7 #include "txgbe_phy.h"
   8 #include "txgbe_dcb.h"
   9 #include "txgbe_vf.h"
  10 #include "txgbe_eeprom.h"
  11 #include "txgbe_mng.h"
  12 #include "txgbe_hw.h"
  13
  14 #define TXGBE_RAPTOR_MAX_TX_QUEUES 128
  15 #define TXGBE_RAPTOR_MAX_RX_QUEUES 128
  16 #define TXGBE_RAPTOR_RAR_ENTRIES   128
  17 #define TXGBE_RAPTOR_MC_TBL_SIZE   128
  18 #define TXGBE_RAPTOR_VFT_TBL_SIZE  128
  19 #define TXGBE_RAPTOR_RX_PB_SIZE   512 /*KB*/
  20
  21 static s32 txgbe_setup_copper_link_raptor(struct txgbe_hw *hw,
  22                                          u32 speed,
  23                                          bool autoneg_wait_to_complete);
  24
  25 static s32 txgbe_mta_vector(struct txgbe_hw *hw, u8 *mc_addr);
  26 static s32 txgbe_get_san_mac_addr_offset(struct txgbe_hw *hw,
  27                                          u16 *san_mac_offset);
  28
  29 /**
  30  * txgbe_device_supports_autoneg_fc - Check if device supports autonegotiation
  31  * of flow control
  32  * @hw: pointer to hardware structure
  33  *
  34  * This function returns true if the device supports flow control
  35  * autonegotiation, and false if it does not.
  36  *
  37  **/
  38 bool txgbe_device_supports_autoneg_fc(struct txgbe_hw *hw)
  39 {
  40         bool supported = false;
  41         u32 speed;
  42         bool link_up;
  43
  44         DEBUGFUNC("txgbe_device_supports_autoneg_fc");
  45
  46         switch (hw->phy.media_type) {
  47         case txgbe_media_type_fiber_qsfp:
  48         case txgbe_media_type_fiber:
  49                 hw->mac.check_link(hw, &speed, &link_up, false);
  50                 /* if link is down, assume supported */
  51                 if (link_up)
  52                         supported = speed == TXGBE_LINK_SPEED_1GB_FULL ?
  53                         true : false;
  54                 else
  55                         supported = true;
  56
  57                 break;
  58         case txgbe_media_type_backplane:
  59                 supported = true;
  60                 break;
  61         case txgbe_media_type_copper:
  62                 /* only some copper devices support flow control autoneg */
  63                 switch (hw->subsystem_device_id & 0xFF) {
  64                 case TXGBE_DEV_ID_XAUI:
  65                 case TXGBE_DEV_ID_SGMII:
  66                         supported = true;
  67                         break;
  68                 default:
  69                         supported = false;
  70                 }
  71         default:
  72                 break;
  73         }
  74
  75         if (!supported)
  76                 DEBUGOUT("Device %x does not support flow control autoneg",
  77                               hw->device_id);
  78         return supported;
  79 }
  80
  81 /**
  82  *  txgbe_setup_fc - Set up flow control
  83  *  @hw: pointer to hardware structure
  84  *
  85  *  Called at init time to set up flow control.
  86  **/
  87 s32 txgbe_setup_fc(struct txgbe_hw *hw)
  88 {
  89         s32 err = 0;
  90         u32 reg = 0;
  91         u16 reg_cu = 0;
  92         u32 value = 0;
  93         u64 reg_bp = 0;
  94
  95         DEBUGFUNC("txgbe_setup_fc");
  96
  97         /* Validate the requested mode */
  98         if (hw->fc.strict_ieee && hw->fc.requested_mode == txgbe_fc_rx_pause) {
  99                 DEBUGOUT("txgbe_fc_rx_pause not valid in strict IEEE mode\n");
 100                 err = TXGBE_ERR_INVALID_LINK_SETTINGS;
 101                 goto out;
 102         }
 103
 104         /*
 105          * 10gig parts do not have a word in the EEPROM to determine the
 106          * default flow control setting, so we explicitly set it to full.
 107          */
 108         if (hw->fc.requested_mode == txgbe_fc_default)
 109                 hw->fc.requested_mode = txgbe_fc_full;
 110
 111         /*
 112          * The possible values of fc.requested_mode are:
 113          * 0: Flow control is completely disabled
 114          * 1: Rx flow control is enabled (we can receive pause frames,
 115          *    but not send pause frames).
 116          * 2: Tx flow control is enabled (we can send pause frames but
 117          *    we do not support receiving pause frames).
 118          * 3: Both Rx and Tx flow control (symmetric) are enabled.
 119          * other: Invalid.
 120          */
 121         switch (hw->fc.requested_mode) {
 122         case txgbe_fc_none:
 123                 /* Flow control completely disabled by software override. */
 124                 break;
 125         case txgbe_fc_tx_pause:
 126                 /*
 127                  * Tx Flow control is enabled, and Rx Flow control is
 128                  * disabled by software override.
 129                  */
 130                 reg |= SR_MII_MMD_AN_ADV_PAUSE_ASM;
 131                 reg_bp |= SR_AN_MMD_ADV_REG1_PAUSE_ASM;
 132                 break;
 133         case txgbe_fc_rx_pause:
 134                 /*
 135                  * Rx Flow control is enabled and Tx Flow control is
 136                  * disabled by software override. Since there really
 137                  * isn't a way to advertise that we are capable of RX
 138                  * Pause ONLY, we will advertise that we support both
 139                  * symmetric and asymmetric Rx PAUSE, as such we fall
 140                  * through to the fc_full statement.  Later, we will
 141                  * disable the adapter's ability to send PAUSE frames.
 142                  */
 143         case txgbe_fc_full:
 144                 /* Flow control (both Rx and Tx) is enabled by SW override. */
 145                 reg |= SR_MII_MMD_AN_ADV_PAUSE_SYM |
 146                         SR_MII_MMD_AN_ADV_PAUSE_ASM;
 147                 reg_bp |= SR_AN_MMD_ADV_REG1_PAUSE_SYM |
 148                         SR_AN_MMD_ADV_REG1_PAUSE_ASM;
 149                 break;
 150         default:
 151                 DEBUGOUT("Flow control param set incorrectly\n");
 152                 err = TXGBE_ERR_CONFIG;
 153                 goto out;
 154         }
 155
 156         /*
 157          * Enable auto-negotiation between the MAC & PHY;
 158          * the MAC will advertise clause 37 flow control.
 159          */
 160         value = rd32_epcs(hw, SR_MII_MMD_AN_ADV);
 161         value = (value & ~(SR_MII_MMD_AN_ADV_PAUSE_ASM |
 162                 SR_MII_MMD_AN_ADV_PAUSE_SYM)) | reg;
 163         wr32_epcs(hw, SR_MII_MMD_AN_ADV, value);
 164
 165         /*
 166          * AUTOC restart handles negotiation of 1G and 10G on backplane
 167          * and copper. There is no need to set the PCS1GCTL register.
 168          *
 169          */
 170         if (hw->phy.media_type == txgbe_media_type_backplane) {
 171                 value = rd32_epcs(hw, SR_AN_MMD_ADV_REG1);
 172                 value = (value & ~(SR_AN_MMD_ADV_REG1_PAUSE_ASM |
 173                         SR_AN_MMD_ADV_REG1_PAUSE_SYM)) |
 174                         reg_bp;
 175                 wr32_epcs(hw, SR_AN_MMD_ADV_REG1, value);
 176         } else if ((hw->phy.media_type == txgbe_media_type_copper) &&
 177                     (txgbe_device_supports_autoneg_fc(hw))) {
 178                 hw->phy.write_reg(hw, TXGBE_MD_AUTO_NEG_ADVT,
 179                                       TXGBE_MD_DEV_AUTO_NEG, reg_cu);
 180         }
 181
 182         DEBUGOUT("Set up FC; reg = 0x%08X\n", reg);
 183 out:
 184         return err;
 185 }
 186
 187 /**
 188  *  txgbe_start_hw - Prepare hardware for Tx/Rx
 189  *  @hw: pointer to hardware structure
 190  *
 191  *  Starts the hardware by filling the bus info structure and media type, clears
 192  *  all on chip counters, initializes receive address registers, multicast
 193  *  table, VLAN filter table, calls routine to set up link and flow control
 194  *  settings, and leaves transmit and receive units disabled and uninitialized
 195  **/
 196 s32 txgbe_start_hw(struct txgbe_hw *hw)
 197 {
 198         s32 err;
 199         u16 device_caps;
 200
 201         DEBUGFUNC("txgbe_start_hw");
 202
 203         /* Set the media type */
 204         hw->phy.media_type = hw->phy.get_media_type(hw);
 205
 206         /* Clear the VLAN filter table */
 207         hw->mac.clear_vfta(hw);
 208
 209         /* Clear statistics registers */
 210         hw->mac.clear_hw_cntrs(hw);
 211
 212         /* Setup flow control */
 213         err = txgbe_setup_fc(hw);
 214         if (err != 0 && err != TXGBE_NOT_IMPLEMENTED) {
 215                 DEBUGOUT("Flow control setup failed, returning %d\n", err);
 216                 return err;
 217         }
 218
 219         /* Cache bit indicating need for crosstalk fix */
 220         switch (hw->mac.type) {
 221         case txgbe_mac_raptor:
 222                 hw->mac.get_device_caps(hw, &device_caps);
 223                 if (device_caps & TXGBE_DEVICE_CAPS_NO_CROSSTALK_WR)
 224                         hw->need_crosstalk_fix = false;
 225                 else
 226                         hw->need_crosstalk_fix = true;
 227                 break;
 228         default:
 229                 hw->need_crosstalk_fix = false;
 230                 break;
 231         }
 232
 233         /* Clear adapter stopped flag */
 234         hw->adapter_stopped = false;
 235
 236         return 0;
 237 }
 238
 239 /**
 240  *  txgbe_start_hw_gen2 - Init sequence for common device family
 241  *  @hw: pointer to hw structure
 242  *
 243  * Performs the init sequence common to the second generation
 244  * of 10 GbE devices.
 245  **/
 246 s32 txgbe_start_hw_gen2(struct txgbe_hw *hw)
 247 {
 248         u32 i;
 249
 250         /* Clear the rate limiters */
 251         for (i = 0; i < hw->mac.max_tx_queues; i++) {
 252                 wr32(hw, TXGBE_ARBPOOLIDX, i);
 253                 wr32(hw, TXGBE_ARBTXRATE, 0);
 254         }
 255         txgbe_flush(hw);
 256
 257         /* We need to run link autotry after the driver loads */
 258         hw->mac.autotry_restart = true;
 259
 260         return 0;
 261 }
 262
 263 /**
 264  *  txgbe_init_hw - Generic hardware initialization
 265  *  @hw: pointer to hardware structure
 266  *
 267  *  Initialize the hardware by resetting the hardware, filling the bus info
 268  *  structure and media type, clears all on chip counters, initializes receive
 269  *  address registers, multicast table, VLAN filter table, calls routine to set
 270  *  up link and flow control settings, and leaves transmit and receive units
 271  *  disabled and uninitialized
 272  **/
 273 s32 txgbe_init_hw(struct txgbe_hw *hw)
 274 {
 275         s32 status;
 276
 277         DEBUGFUNC("txgbe_init_hw");
 278
 279         /* Get firmware version */
 280         hw->phy.get_fw_version(hw, &hw->fw_version);
 281
 282         /* Reset the hardware */
 283         status = hw->mac.reset_hw(hw);
 284         if (status == 0 || status == TXGBE_ERR_SFP_NOT_PRESENT) {
 285                 /* Start the HW */
 286                 status = hw->mac.start_hw(hw);
 287         }
 288
 289         if (status != 0)
 290                 DEBUGOUT("Failed to initialize HW, STATUS = %d\n", status);
 291
 292         return status;
 293 }
 294
 295 /**
 296  *  txgbe_clear_hw_cntrs - Generic clear hardware counters
 297  *  @hw: pointer to hardware structure
 298  *
 299  *  Clears all hardware statistics counters by reading them from the hardware
 300  *  Statistics counters are clear on read.
 301  **/
 302 s32 txgbe_clear_hw_cntrs(struct txgbe_hw *hw)
 303 {
 304         u16 i = 0;
 305
 306         DEBUGFUNC("txgbe_clear_hw_cntrs");
 307
 308         /* QP Stats */
 309         /* don't write clear queue stats */
 310         for (i = 0; i < TXGBE_MAX_QP; i++) {
 311                 hw->qp_last[i].rx_qp_packets = 0;
 312                 hw->qp_last[i].tx_qp_packets = 0;
 313                 hw->qp_last[i].rx_qp_bytes = 0;
 314                 hw->qp_last[i].tx_qp_bytes = 0;
 315                 hw->qp_last[i].rx_qp_mc_packets = 0;
 316         }
 317
 318         /* PB Stats */
 319         for (i = 0; i < TXGBE_MAX_UP; i++) {
 320                 rd32(hw, TXGBE_PBRXUPXON(i));
 321                 rd32(hw, TXGBE_PBRXUPXOFF(i));
 322                 rd32(hw, TXGBE_PBTXUPXON(i));
 323                 rd32(hw, TXGBE_PBTXUPXOFF(i));
 324                 rd32(hw, TXGBE_PBTXUPOFF(i));
 325
 326                 rd32(hw, TXGBE_PBRXMISS(i));
 327         }
 328         rd32(hw, TXGBE_PBRXLNKXON);
 329         rd32(hw, TXGBE_PBRXLNKXOFF);
 330         rd32(hw, TXGBE_PBTXLNKXON);
 331         rd32(hw, TXGBE_PBTXLNKXOFF);
 332
 333         /* DMA Stats */
 334         rd32(hw, TXGBE_DMARXPKT);
 335         rd32(hw, TXGBE_DMATXPKT);
 336
 337         rd64(hw, TXGBE_DMARXOCTL);
 338         rd64(hw, TXGBE_DMATXOCTL);
 339
 340         /* MAC Stats */
 341         rd64(hw, TXGBE_MACRXERRCRCL);
 342         rd64(hw, TXGBE_MACRXMPKTL);
 343         rd64(hw, TXGBE_MACTXMPKTL);
 344
 345         rd64(hw, TXGBE_MACRXPKTL);
 346         rd64(hw, TXGBE_MACTXPKTL);
 347         rd64(hw, TXGBE_MACRXGBOCTL);
 348
 349         rd64(hw, TXGBE_MACRXOCTL);
 350         rd32(hw, TXGBE_MACTXOCTL);
 351
 352         rd64(hw, TXGBE_MACRX1TO64L);
 353         rd64(hw, TXGBE_MACRX65TO127L);
 354         rd64(hw, TXGBE_MACRX128TO255L);
 355         rd64(hw, TXGBE_MACRX256TO511L);
 356         rd64(hw, TXGBE_MACRX512TO1023L);
 357         rd64(hw, TXGBE_MACRX1024TOMAXL);
 358         rd64(hw, TXGBE_MACTX1TO64L);
 359         rd64(hw, TXGBE_MACTX65TO127L);
 360         rd64(hw, TXGBE_MACTX128TO255L);
 361         rd64(hw, TXGBE_MACTX256TO511L);
 362         rd64(hw, TXGBE_MACTX512TO1023L);
 363         rd64(hw, TXGBE_MACTX1024TOMAXL);
 364
 365         rd64(hw, TXGBE_MACRXERRLENL);
 366         rd32(hw, TXGBE_MACRXOVERSIZE);
 367         rd32(hw, TXGBE_MACRXJABBER);
 368
 369         /* FCoE Stats */
 370         rd32(hw, TXGBE_FCOECRC);
 371         rd32(hw, TXGBE_FCOELAST);
 372         rd32(hw, TXGBE_FCOERPDC);
 373         rd32(hw, TXGBE_FCOEPRC);
 374         rd32(hw, TXGBE_FCOEPTC);
 375         rd32(hw, TXGBE_FCOEDWRC);
 376         rd32(hw, TXGBE_FCOEDWTC);
 377
 378         /* Flow Director Stats */
 379         rd32(hw, TXGBE_FDIRMATCH);
 380         rd32(hw, TXGBE_FDIRMISS);
 381         rd32(hw, TXGBE_FDIRUSED);
 382         rd32(hw, TXGBE_FDIRUSED);
 383         rd32(hw, TXGBE_FDIRFAIL);
 384         rd32(hw, TXGBE_FDIRFAIL);
 385
 386         /* MACsec Stats */
 387         rd32(hw, TXGBE_LSECTX_UTPKT);
 388         rd32(hw, TXGBE_LSECTX_ENCPKT);
 389         rd32(hw, TXGBE_LSECTX_PROTPKT);
 390         rd32(hw, TXGBE_LSECTX_ENCOCT);
 391         rd32(hw, TXGBE_LSECTX_PROTOCT);
 392         rd32(hw, TXGBE_LSECRX_UTPKT);
 393         rd32(hw, TXGBE_LSECRX_BTPKT);
 394         rd32(hw, TXGBE_LSECRX_NOSCIPKT);
 395         rd32(hw, TXGBE_LSECRX_UNSCIPKT);
 396         rd32(hw, TXGBE_LSECRX_DECOCT);
 397         rd32(hw, TXGBE_LSECRX_VLDOCT);
 398         rd32(hw, TXGBE_LSECRX_UNCHKPKT);
 399         rd32(hw, TXGBE_LSECRX_DLYPKT);
 400         rd32(hw, TXGBE_LSECRX_LATEPKT);
 401         for (i = 0; i < 2; i++) {
 402                 rd32(hw, TXGBE_LSECRX_OKPKT(i));
 403                 rd32(hw, TXGBE_LSECRX_INVPKT(i));
 404                 rd32(hw, TXGBE_LSECRX_BADPKT(i));
 405         }
 406         rd32(hw, TXGBE_LSECRX_INVSAPKT);
 407         rd32(hw, TXGBE_LSECRX_BADSAPKT);
 408
 409         return 0;
 410 }
 411
 412 /**
 413  *  txgbe_get_mac_addr - Generic get MAC address
 414  *  @hw: pointer to hardware structure
 415  *  @mac_addr: Adapter MAC address
 416  *
 417  *  Reads the adapter's MAC address from first Receive Address Register (RAR0)
 418  *  A reset of the adapter must be performed prior to calling this function
 419  *  in order for the MAC address to have been loaded from the EEPROM into RAR0
 420  **/
 421 s32 txgbe_get_mac_addr(struct txgbe_hw *hw, u8 *mac_addr)
 422 {
 423         u32 rar_high;
 424         u32 rar_low;
 425         u16 i;
 426
 427         DEBUGFUNC("txgbe_get_mac_addr");
 428
 429         wr32(hw, TXGBE_ETHADDRIDX, 0);
 430         rar_high = rd32(hw, TXGBE_ETHADDRH);
 431         rar_low = rd32(hw, TXGBE_ETHADDRL);
 432
 433         for (i = 0; i < 2; i++)
 434                 mac_addr[i] = (u8)(rar_high >> (1 - i) * 8);
 435
 436         for (i = 0; i < 4; i++)
 437                 mac_addr[i + 2] = (u8)(rar_low >> (3 - i) * 8);
 438
 439         return 0;
 440 }
 441
 442 /**
 443  *  txgbe_set_lan_id_multi_port - Set LAN id for PCIe multiple port devices
 444  *  @hw: pointer to the HW structure
 445  *
 446  *  Determines the LAN function id by reading memory-mapped registers and swaps
 447  *  the port value if requested, and set MAC instance for devices.
 448  **/
 449 void txgbe_set_lan_id_multi_port(struct txgbe_hw *hw)
 450 {
 451         struct txgbe_bus_info *bus = &hw->bus;
 452         u32 reg;
 453
 454         DEBUGFUNC("txgbe_set_lan_id_multi_port_pcie");
 455
 456         reg = rd32(hw, TXGBE_PORTSTAT);
 457         bus->lan_id = TXGBE_PORTSTAT_ID(reg);
 458
 459         /* check for single port */
 460         reg = rd32(hw, TXGBE_PWR);
 461         if (TXGBE_PWR_LANID(reg) == TXGBE_PWR_LANID_SWAP)
 462                 bus->func = 0;
 463         else
 464                 bus->func = bus->lan_id;
 465 }
 466
 467 /**
 468  *  txgbe_stop_hw - Generic stop Tx/Rx units
 469  *  @hw: pointer to hardware structure
 470  *
 471  *  Sets the adapter_stopped flag within txgbe_hw struct. Clears interrupts,
 472  *  disables transmit and receive units. The adapter_stopped flag is used by
 473  *  the shared code and drivers to determine if the adapter is in a stopped
 474  *  state and should not touch the hardware.
 475  **/
 476 s32 txgbe_stop_hw(struct txgbe_hw *hw)
 477 {
 478         u32 reg_val;
 479         u16 i;
 480
 481         DEBUGFUNC("txgbe_stop_hw");
 482
 483         /*
 484          * Set the adapter_stopped flag so other driver functions stop touching
 485          * the hardware
 486          */
 487         hw->adapter_stopped = true;
 488
 489         /* Disable the receive unit */
 490         txgbe_disable_rx(hw);
 491
 492         /* Clear interrupt mask to stop interrupts from being generated */
 493         wr32(hw, TXGBE_IENMISC, 0);
 494         wr32(hw, TXGBE_IMS(0), TXGBE_IMS_MASK);
 495         wr32(hw, TXGBE_IMS(1), TXGBE_IMS_MASK);
 496
 497         /* Clear any pending interrupts, flush previous writes */
 498         wr32(hw, TXGBE_ICRMISC, TXGBE_ICRMISC_MASK);
 499         wr32(hw, TXGBE_ICR(0), TXGBE_ICR_MASK);
 500         wr32(hw, TXGBE_ICR(1), TXGBE_ICR_MASK);
 501
 502         /* Disable the transmit unit.  Each queue must be disabled. */
 503         for (i = 0; i < hw->mac.max_tx_queues; i++)
 504                 wr32(hw, TXGBE_TXCFG(i), TXGBE_TXCFG_FLUSH);
 505
 506         /* Disable the receive unit by stopping each queue */
 507         for (i = 0; i < hw->mac.max_rx_queues; i++) {
 508                 reg_val = rd32(hw, TXGBE_RXCFG(i));
 509                 reg_val &= ~TXGBE_RXCFG_ENA;
 510                 wr32(hw, TXGBE_RXCFG(i), reg_val);
 511         }
 512
 513         /* flush all queues disables */
 514         txgbe_flush(hw);
 515         msec_delay(2);
 516
 517         return 0;
 518 }
 519
 520 /**
 521  *  txgbe_led_on - Turns on the software controllable LEDs.
 522  *  @hw: pointer to hardware structure
 523  *  @index: led number to turn on
 524  **/
 525 s32 txgbe_led_on(struct txgbe_hw *hw, u32 index)
 526 {
 527         u32 led_reg = rd32(hw, TXGBE_LEDCTL);
 528
 529         DEBUGFUNC("txgbe_led_on");
 530
 531         if (index > 4)
 532                 return TXGBE_ERR_PARAM;
 533
 534         /* To turn on the LED, set mode to ON. */
 535         led_reg |= TXGBE_LEDCTL_SEL(index);
 536         led_reg |= TXGBE_LEDCTL_ORD(index);
 537         wr32(hw, TXGBE_LEDCTL, led_reg);
 538         txgbe_flush(hw);
 539
 540         return 0;
 541 }
 542
 543 /**
 544  *  txgbe_led_off - Turns off the software controllable LEDs.
 545  *  @hw: pointer to hardware structure
 546  *  @index: led number to turn off
 547  **/
 548 s32 txgbe_led_off(struct txgbe_hw *hw, u32 index)
 549 {
 550         u32 led_reg = rd32(hw, TXGBE_LEDCTL);
 551
 552         DEBUGFUNC("txgbe_led_off");
 553
 554         if (index > 4)
 555                 return TXGBE_ERR_PARAM;
 556
 557         /* To turn off the LED, set mode to OFF. */
 558         led_reg &= ~(TXGBE_LEDCTL_SEL(index));
 559         led_reg &= ~(TXGBE_LEDCTL_ORD(index));
 560         wr32(hw, TXGBE_LEDCTL, led_reg);
 561         txgbe_flush(hw);
 562
 563         return 0;
 564 }
 565
 566 /**
 567  *  txgbe_validate_mac_addr - Validate MAC address
 568  *  @mac_addr: pointer to MAC address.
 569  *
 570  *  Tests a MAC address to ensure it is a valid Individual Address.
 571  **/
 572 s32 txgbe_validate_mac_addr(u8 *mac_addr)
 573 {
 574         s32 status = 0;
 575
 576         DEBUGFUNC("txgbe_validate_mac_addr");
 577
 578         /* Make sure it is not a multicast address */
 579         if (TXGBE_IS_MULTICAST(mac_addr)) {
 580                 status = TXGBE_ERR_INVALID_MAC_ADDR;
 581         /* Not a broadcast address */
 582         } else if (TXGBE_IS_BROADCAST(mac_addr)) {
 583                 status = TXGBE_ERR_INVALID_MAC_ADDR;
 584         /* Reject the zero address */
 585         } else if (mac_addr[0] == 0 && mac_addr[1] == 0 && mac_addr[2] == 0 &&
 586                    mac_addr[3] == 0 && mac_addr[4] == 0 && mac_addr[5] == 0) {
 587                 status = TXGBE_ERR_INVALID_MAC_ADDR;
 588         }
 589         return status;
 590 }
 591
 592 /**
 593  *  txgbe_set_rar - Set Rx address register
 594  *  @hw: pointer to hardware structure
 595  *  @index: Receive address register to write
 596  *  @addr: Address to put into receive address register
 597  *  @vmdq: VMDq "set" or "pool" index
 598  *  @enable_addr: set flag that address is active
 599  *
 600  *  Puts an ethernet address into a receive address register.
 601  **/
 602 s32 txgbe_set_rar(struct txgbe_hw *hw, u32 index, u8 *addr, u32 vmdq,
 603                           u32 enable_addr)
 604 {
 605         u32 rar_low, rar_high;
 606         u32 rar_entries = hw->mac.num_rar_entries;
 607
 608         DEBUGFUNC("txgbe_set_rar");
 609
 610         /* Make sure we are using a valid rar index range */
 611         if (index >= rar_entries) {
 612                 DEBUGOUT("RAR index %d is out of range.\n", index);
 613                 return TXGBE_ERR_INVALID_ARGUMENT;
 614         }
 615
 616         /* setup VMDq pool selection before this RAR gets enabled */
 617         hw->mac.set_vmdq(hw, index, vmdq);
 618
 619         /*
 620          * HW expects these in little endian so we reverse the byte
 621          * order from network order (big endian) to little endian
 622          */
 623         rar_low = TXGBE_ETHADDRL_AD0(addr[5]) |
 624                   TXGBE_ETHADDRL_AD1(addr[4]) |
 625                   TXGBE_ETHADDRL_AD2(addr[3]) |
 626                   TXGBE_ETHADDRL_AD3(addr[2]);
 627         /*
 628          * Some parts put the VMDq setting in the extra RAH bits,
 629          * so save everything except the lower 16 bits that hold part
 630          * of the address and the address valid bit.
 631          */
 632         rar_high = rd32(hw, TXGBE_ETHADDRH);
 633         rar_high &= ~TXGBE_ETHADDRH_AD_MASK;
 634         rar_high |= (TXGBE_ETHADDRH_AD4(addr[1]) |
 635                      TXGBE_ETHADDRH_AD5(addr[0]));
 636
 637         rar_high &= ~TXGBE_ETHADDRH_VLD;
 638         if (enable_addr != 0)
 639                 rar_high |= TXGBE_ETHADDRH_VLD;
 640
 641         wr32(hw, TXGBE_ETHADDRIDX, index);
 642         wr32(hw, TXGBE_ETHADDRL, rar_low);
 643         wr32(hw, TXGBE_ETHADDRH, rar_high);
 644
 645         return 0;
 646 }
 647
 648 /**
 649  *  txgbe_clear_rar - Remove Rx address register
 650  *  @hw: pointer to hardware structure
 651  *  @index: Receive address register to write
 652  *
 653  *  Clears an ethernet address from a receive address register.
 654  **/
 655 s32 txgbe_clear_rar(struct txgbe_hw *hw, u32 index)
 656 {
 657         u32 rar_high;
 658         u32 rar_entries = hw->mac.num_rar_entries;
 659
 660         DEBUGFUNC("txgbe_clear_rar");
 661
 662         /* Make sure we are using a valid rar index range */
 663         if (index >= rar_entries) {
 664                 DEBUGOUT("RAR index %d is out of range.\n", index);
 665                 return TXGBE_ERR_INVALID_ARGUMENT;
 666         }
 667
 668         /*
 669          * Some parts put the VMDq setting in the extra RAH bits,
 670          * so save everything except the lower 16 bits that hold part
 671          * of the address and the address valid bit.
 672          */
 673         wr32(hw, TXGBE_ETHADDRIDX, index);
 674         rar_high = rd32(hw, TXGBE_ETHADDRH);
 675         rar_high &= ~(TXGBE_ETHADDRH_AD_MASK | TXGBE_ETHADDRH_VLD);
 676
 677         wr32(hw, TXGBE_ETHADDRL, 0);
 678         wr32(hw, TXGBE_ETHADDRH, rar_high);
 679
 680         /* clear VMDq pool/queue selection for this RAR */
 681         hw->mac.clear_vmdq(hw, index, BIT_MASK32);
 682
 683         return 0;
 684 }
 685
 686 /**
 687  *  txgbe_init_rx_addrs - Initializes receive address filters.
 688  *  @hw: pointer to hardware structure
 689  *
 690  *  Places the MAC address in receive address register 0 and clears the rest
 691  *  of the receive address registers. Clears the multicast table. Assumes
 692  *  the receiver is in reset when the routine is called.
 693  **/
 694 s32 txgbe_init_rx_addrs(struct txgbe_hw *hw)
 695 {
 696         u32 i;
 697         u32 psrctl;
 698         u32 rar_entries = hw->mac.num_rar_entries;
 699
 700         DEBUGFUNC("txgbe_init_rx_addrs");
 701
 702         /*
 703          * If the current mac address is valid, assume it is a software override
 704          * to the permanent address.
 705          * Otherwise, use the permanent address from the eeprom.
 706          */
 707         if (txgbe_validate_mac_addr(hw->mac.addr) ==
 708             TXGBE_ERR_INVALID_MAC_ADDR) {
 709                 /* Get the MAC address from the RAR0 for later reference */
 710                 hw->mac.get_mac_addr(hw, hw->mac.addr);
 711
 712                 DEBUGOUT(" Keeping Current RAR0 Addr =%.2X %.2X %.2X ",
 713                           hw->mac.addr[0], hw->mac.addr[1],
 714                           hw->mac.addr[2]);
 715                 DEBUGOUT("%.2X %.2X %.2X\n", hw->mac.addr[3],
 716                           hw->mac.addr[4], hw->mac.addr[5]);
 717         } else {
 718                 /* Setup the receive address. */
 719                 DEBUGOUT("Overriding MAC Address in RAR[0]\n");
 720                 DEBUGOUT(" New MAC Addr =%.2X %.2X %.2X ",
 721                           hw->mac.addr[0], hw->mac.addr[1],
 722                           hw->mac.addr[2]);
 723                 DEBUGOUT("%.2X %.2X %.2X\n", hw->mac.addr[3],
 724                           hw->mac.addr[4], hw->mac.addr[5]);
 725
 726                 hw->mac.set_rar(hw, 0, hw->mac.addr, 0, true);
 727         }
 728
 729         /* clear VMDq pool/queue selection for RAR 0 */
 730         hw->mac.clear_vmdq(hw, 0, BIT_MASK32);
 731
 732         hw->addr_ctrl.overflow_promisc = 0;
 733
 734         hw->addr_ctrl.rar_used_count = 1;
 735
 736         /* Zero out the other receive addresses. */
 737         DEBUGOUT("Clearing RAR[1-%d]\n", rar_entries - 1);
 738         for (i = 1; i < rar_entries; i++) {
 739                 wr32(hw, TXGBE_ETHADDRIDX, i);
 740                 wr32(hw, TXGBE_ETHADDRL, 0);
 741                 wr32(hw, TXGBE_ETHADDRH, 0);
 742         }
 743
 744         /* Clear the MTA */
 745         hw->addr_ctrl.mta_in_use = 0;
 746         psrctl = rd32(hw, TXGBE_PSRCTL);
 747         psrctl &= ~(TXGBE_PSRCTL_ADHF12_MASK | TXGBE_PSRCTL_MCHFENA);
 748         psrctl |= TXGBE_PSRCTL_ADHF12(hw->mac.mc_filter_type);
 749         wr32(hw, TXGBE_PSRCTL, psrctl);
 750
 751         DEBUGOUT(" Clearing MTA\n");
 752         for (i = 0; i < hw->mac.mcft_size; i++)
 753                 wr32(hw, TXGBE_MCADDRTBL(i), 0);
 754
 755         txgbe_init_uta_tables(hw);
 756
 757         return 0;
 758 }
 759
 760 /**
 761  *  txgbe_mta_vector - Determines bit-vector in multicast table to set
 762  *  @hw: pointer to hardware structure
 763  *  @mc_addr: the multicast address
 764  *
 765  *  Extracts the 12 bits, from a multicast address, to determine which
 766  *  bit-vector to set in the multicast table. The hardware uses 12 bits, from
 767  *  incoming rx multicast addresses, to determine the bit-vector to check in
 768  *  the MTA. Which of the 4 combination, of 12-bits, the hardware uses is set
 769  *  by the MO field of the PSRCTRL. The MO field is set during initialization
 770  *  to mc_filter_type.
 771  **/
 772 static s32 txgbe_mta_vector(struct txgbe_hw *hw, u8 *mc_addr)
 773 {
 774         u32 vector = 0;
 775
 776         DEBUGFUNC("txgbe_mta_vector");
 777
 778         switch (hw->mac.mc_filter_type) {
 779         case 0:   /* use bits [47:36] of the address */
 780                 vector = ((mc_addr[4] >> 4) | (((u16)mc_addr[5]) << 4));
 781                 break;
 782         case 1:   /* use bits [46:35] of the address */
 783                 vector = ((mc_addr[4] >> 3) | (((u16)mc_addr[5]) << 5));
 784                 break;
 785         case 2:   /* use bits [45:34] of the address */
 786                 vector = ((mc_addr[4] >> 2) | (((u16)mc_addr[5]) << 6));
 787                 break;
 788         case 3:   /* use bits [43:32] of the address */
 789                 vector = ((mc_addr[4]) | (((u16)mc_addr[5]) << 8));
 790                 break;
 791         default:  /* Invalid mc_filter_type */
 792                 DEBUGOUT("MC filter type param set incorrectly\n");
 793                 ASSERT(0);
 794                 break;
 795         }
 796
 797         /* vector can only be 12-bits or boundary will be exceeded */
 798         vector &= 0xFFF;
 799         return vector;
 800 }
 801
 802 /**
 803  *  txgbe_set_mta - Set bit-vector in multicast table
 804  *  @hw: pointer to hardware structure
 805  *  @mc_addr: Multicast address
 806  *
 807  *  Sets the bit-vector in the multicast table.
 808  **/
 809 void txgbe_set_mta(struct txgbe_hw *hw, u8 *mc_addr)
 810 {
 811         u32 vector;
 812         u32 vector_bit;
 813         u32 vector_reg;
 814
 815         DEBUGFUNC("txgbe_set_mta");
 816
 817         hw->addr_ctrl.mta_in_use++;
 818
 819         vector = txgbe_mta_vector(hw, mc_addr);
 820         DEBUGOUT(" bit-vector = 0x%03X\n", vector);
 821
 822         /*
 823          * The MTA is a register array of 128 32-bit registers. It is treated
 824          * like an array of 4096 bits.  We want to set bit
 825          * BitArray[vector_value]. So we figure out what register the bit is
 826          * in, read it, OR in the new bit, then write back the new value.  The
 827          * register is determined by the upper 7 bits of the vector value and
 828          * the bit within that register are determined by the lower 5 bits of
 829          * the value.
 830          */
 831         vector_reg = (vector >> 5) & 0x7F;
 832         vector_bit = vector & 0x1F;
 833         hw->mac.mta_shadow[vector_reg] |= (1 << vector_bit);
 834 }
 835
 836 /**
 837  *  txgbe_update_mc_addr_list - Updates MAC list of multicast addresses
 838  *  @hw: pointer to hardware structure
 839  *  @mc_addr_list: the list of new multicast addresses
 840  *  @mc_addr_count: number of addresses
 841  *  @next: iterator function to walk the multicast address list
 842  *  @clear: flag, when set clears the table beforehand
 843  *
 844  *  When the clear flag is set, the given list replaces any existing list.
 845  *  Hashes the given addresses into the multicast table.
 846  **/
 847 s32 txgbe_update_mc_addr_list(struct txgbe_hw *hw, u8 *mc_addr_list,
 848                                       u32 mc_addr_count, txgbe_mc_addr_itr next,
 849                                       bool clear)
 850 {
 851         u32 i;
 852         u32 vmdq;
 853
 854         DEBUGFUNC("txgbe_update_mc_addr_list");
 855
 856         /*
 857          * Set the new number of MC addresses that we are being requested to
 858          * use.
 859          */
 860         hw->addr_ctrl.num_mc_addrs = mc_addr_count;
 861         hw->addr_ctrl.mta_in_use = 0;
 862
 863         /* Clear mta_shadow */
 864         if (clear) {
 865                 DEBUGOUT(" Clearing MTA\n");
 866                 memset(&hw->mac.mta_shadow, 0, sizeof(hw->mac.mta_shadow));
 867         }
 868
 869         /* Update mta_shadow */
 870         for (i = 0; i < mc_addr_count; i++) {
 871                 DEBUGOUT(" Adding the multicast addresses:\n");
 872                 txgbe_set_mta(hw, next(hw, &mc_addr_list, &vmdq));
 873         }
 874
 875         /* Enable mta */
 876         for (i = 0; i < hw->mac.mcft_size; i++)
 877                 wr32a(hw, TXGBE_MCADDRTBL(0), i,
 878                                       hw->mac.mta_shadow[i]);
 879
 880         if (hw->addr_ctrl.mta_in_use > 0) {
 881                 u32 psrctl = rd32(hw, TXGBE_PSRCTL);
 882                 psrctl &= ~(TXGBE_PSRCTL_ADHF12_MASK | TXGBE_PSRCTL_MCHFENA);
 883                 psrctl |= TXGBE_PSRCTL_MCHFENA |
 884                          TXGBE_PSRCTL_ADHF12(hw->mac.mc_filter_type);
 885                 wr32(hw, TXGBE_PSRCTL, psrctl);
 886         }
 887
 888         DEBUGOUT("txgbe update mc addr list complete\n");
 889         return 0;
 890 }
 891
 892 /**
 893  *  txgbe_fc_enable - Enable flow control
 894  *  @hw: pointer to hardware structure
 895  *
 896  *  Enable flow control according to the current settings.
 897  **/
 898 s32 txgbe_fc_enable(struct txgbe_hw *hw)
 899 {
 900         s32 err = 0;
 901         u32 mflcn_reg, fccfg_reg;
 902         u32 pause_time;
 903         u32 fcrtl, fcrth;
 904         int i;
 905
 906         DEBUGFUNC("txgbe_fc_enable");
 907
 908         /* Validate the water mark configuration */
 909         if (!hw->fc.pause_time) {
 910                 err = TXGBE_ERR_INVALID_LINK_SETTINGS;
 911                 goto out;
 912         }
 913
 914         /* Low water mark of zero causes XOFF floods */
 915         for (i = 0; i < TXGBE_DCB_TC_MAX; i++) {
 916                 if ((hw->fc.current_mode & txgbe_fc_tx_pause) &&
 917                     hw->fc.high_water[i]) {
 918                         if (!hw->fc.low_water[i] ||
 919                             hw->fc.low_water[i] >= hw->fc.high_water[i]) {
 920                                 DEBUGOUT("Invalid water mark configuration\n");
 921                                 err = TXGBE_ERR_INVALID_LINK_SETTINGS;
 922                                 goto out;
 923                         }
 924                 }
 925         }
 926
 927         /* Negotiate the fc mode to use */
 928         hw->mac.fc_autoneg(hw);
 929
 930         /* Disable any previous flow control settings */
 931         mflcn_reg = rd32(hw, TXGBE_RXFCCFG);
 932         mflcn_reg &= ~(TXGBE_RXFCCFG_FC | TXGBE_RXFCCFG_PFC);
 933
 934         fccfg_reg = rd32(hw, TXGBE_TXFCCFG);
 935         fccfg_reg &= ~(TXGBE_TXFCCFG_FC | TXGBE_TXFCCFG_PFC);
 936
 937         /*
 938          * The possible values of fc.current_mode are:
 939          * 0: Flow control is completely disabled
 940          * 1: Rx flow control is enabled (we can receive pause frames,
 941          *    but not send pause frames).
 942          * 2: Tx flow control is enabled (we can send pause frames but
 943          *    we do not support receiving pause frames).
 944          * 3: Both Rx and Tx flow control (symmetric) are enabled.
 945          * other: Invalid.
 946          */
 947         switch (hw->fc.current_mode) {
 948         case txgbe_fc_none:
 949                 /*
 950                  * Flow control is disabled by software override or autoneg.
 951                  * The code below will actually disable it in the HW.
 952                  */
 953                 break;
 954         case txgbe_fc_rx_pause:
 955                 /*
 956                  * Rx Flow control is enabled and Tx Flow control is
 957                  * disabled by software override. Since there really
 958                  * isn't a way to advertise that we are capable of RX
 959                  * Pause ONLY, we will advertise that we support both
 960                  * symmetric and asymmetric Rx PAUSE.  Later, we will
 961                  * disable the adapter's ability to send PAUSE frames.
 962                  */
 963                 mflcn_reg |= TXGBE_RXFCCFG_FC;
 964                 break;
 965         case txgbe_fc_tx_pause:
 966                 /*
 967                  * Tx Flow control is enabled, and Rx Flow control is
 968                  * disabled by software override.
 969                  */
 970                 fccfg_reg |= TXGBE_TXFCCFG_FC;
 971                 break;
 972         case txgbe_fc_full:
 973                 /* Flow control (both Rx and Tx) is enabled by SW override. */
 974                 mflcn_reg |= TXGBE_RXFCCFG_FC;
 975                 fccfg_reg |= TXGBE_TXFCCFG_FC;
 976                 break;
 977         default:
 978                 DEBUGOUT("Flow control param set incorrectly\n");
 979                 err = TXGBE_ERR_CONFIG;
 980                 goto out;
 981         }
 982
 983         /* Set 802.3x based flow control settings. */
 984         wr32(hw, TXGBE_RXFCCFG, mflcn_reg);
 985         wr32(hw, TXGBE_TXFCCFG, fccfg_reg);
 986
 987         /* Set up and enable Rx high/low water mark thresholds, enable XON. */
 988         for (i = 0; i < TXGBE_DCB_TC_MAX; i++) {
 989                 if ((hw->fc.current_mode & txgbe_fc_tx_pause) &&
 990                     hw->fc.high_water[i]) {
 991                         fcrtl = TXGBE_FCWTRLO_TH(hw->fc.low_water[i]) |
 992                                 TXGBE_FCWTRLO_XON;
 993                         fcrth = TXGBE_FCWTRHI_TH(hw->fc.high_water[i]) |
 994                                 TXGBE_FCWTRHI_XOFF;
 995                 } else {
 996                         /*
 997                          * In order to prevent Tx hangs when the internal Tx
 998                          * switch is enabled we must set the high water mark
 999                          * to the Rx packet buffer size - 24KB.  This allows
1000                          * the Tx switch to function even under heavy Rx
1001                          * workloads.
1002                          */
1003                         fcrtl = 0;
1004                         fcrth = rd32(hw, TXGBE_PBRXSIZE(i)) - 24576;
1005                 }
1006                 wr32(hw, TXGBE_FCWTRLO(i), fcrtl);
1007                 wr32(hw, TXGBE_FCWTRHI(i), fcrth);
1008         }
1009
1010         /* Configure pause time (2 TCs per register) */
1011         pause_time = TXGBE_RXFCFSH_TIME(hw->fc.pause_time);
1012         for (i = 0; i < (TXGBE_DCB_TC_MAX / 2); i++)
1013                 wr32(hw, TXGBE_FCXOFFTM(i), pause_time * 0x00010001);
1014
1015         /* Configure flow control refresh threshold value */
1016         wr32(hw, TXGBE_RXFCRFSH, hw->fc.pause_time / 2);
1017
1018 out:
1019         return err;
1020 }
1021
1022 /**
1023  *  txgbe_negotiate_fc - Negotiate flow control
1024  *  @hw: pointer to hardware structure
1025  *  @adv_reg: flow control advertised settings
1026  *  @lp_reg: link partner's flow control settings
1027  *  @adv_sym: symmetric pause bit in advertisement
1028  *  @adv_asm: asymmetric pause bit in advertisement
1029  *  @lp_sym: symmetric pause bit in link partner advertisement
1030  *  @lp_asm: asymmetric pause bit in link partner advertisement
1031  *
1032  *  Find the intersection between advertised settings and link partner's
1033  *  advertised settings
1034  **/
1035 s32 txgbe_negotiate_fc(struct txgbe_hw *hw, u32 adv_reg, u32 lp_reg,
1036                        u32 adv_sym, u32 adv_asm, u32 lp_sym, u32 lp_asm)
1037 {
1038         if ((!(adv_reg)) ||  (!(lp_reg))) {
1039                 DEBUGOUT("Local or link partner's advertised flow control "
1040                               "settings are NULL. Local: %x, link partner: %x\n",
1041                               adv_reg, lp_reg);
1042                 return TXGBE_ERR_FC_NOT_NEGOTIATED;
1043         }
1044
1045         if ((adv_reg & adv_sym) && (lp_reg & lp_sym)) {
1046                 /*
1047                  * Now we need to check if the user selected Rx ONLY
1048                  * of pause frames.  In this case, we had to advertise
1049                  * FULL flow control because we could not advertise RX
1050                  * ONLY. Hence, we must now check to see if we need to
1051                  * turn OFF the TRANSMISSION of PAUSE frames.
1052                  */
1053                 if (hw->fc.requested_mode == txgbe_fc_full) {
1054                         hw->fc.current_mode = txgbe_fc_full;
1055                         DEBUGOUT("Flow Control = FULL.\n");
1056                 } else {
1057                         hw->fc.current_mode = txgbe_fc_rx_pause;
1058                         DEBUGOUT("Flow Control=RX PAUSE frames only\n");
1059                 }
1060         } else if (!(adv_reg & adv_sym) && (adv_reg & adv_asm) &&
1061                    (lp_reg & lp_sym) && (lp_reg & lp_asm)) {
1062                 hw->fc.current_mode = txgbe_fc_tx_pause;
1063                 DEBUGOUT("Flow Control = TX PAUSE frames only.\n");
1064         } else if ((adv_reg & adv_sym) && (adv_reg & adv_asm) &&
1065                    !(lp_reg & lp_sym) && (lp_reg & lp_asm)) {
1066                 hw->fc.current_mode = txgbe_fc_rx_pause;
1067                 DEBUGOUT("Flow Control = RX PAUSE frames only.\n");
1068         } else {
1069                 hw->fc.current_mode = txgbe_fc_none;
1070                 DEBUGOUT("Flow Control = NONE.\n");
1071         }
1072         return 0;
1073 }
1074
1075 /**
1076  *  txgbe_fc_autoneg_fiber - Enable flow control on 1 gig fiber
1077  *  @hw: pointer to hardware structure
1078  *
1079  *  Enable flow control according on 1 gig fiber.
1080  **/
1081 STATIC s32 txgbe_fc_autoneg_fiber(struct txgbe_hw *hw)
1082 {
1083         u32 pcs_anadv_reg, pcs_lpab_reg;
1084         s32 err = TXGBE_ERR_FC_NOT_NEGOTIATED;
1085
1086         /*
1087          * On multispeed fiber at 1g, bail out if
1088          * - link is up but AN did not complete, or if
1089          * - link is up and AN completed but timed out
1090          */
1091
1092         pcs_anadv_reg = rd32_epcs(hw, SR_MII_MMD_AN_ADV);
1093         pcs_lpab_reg = rd32_epcs(hw, SR_MII_MMD_LP_BABL);
1094
1095         err =  txgbe_negotiate_fc(hw, pcs_anadv_reg,
1096                                       pcs_lpab_reg,
1097                                       SR_MII_MMD_AN_ADV_PAUSE_SYM,
1098                                       SR_MII_MMD_AN_ADV_PAUSE_ASM,
1099                                       SR_MII_MMD_AN_ADV_PAUSE_SYM,
1100                                       SR_MII_MMD_AN_ADV_PAUSE_ASM);
1101
1102         return err;
1103 }
1104
1105 /**
1106  *  txgbe_fc_autoneg_backplane - Enable flow control IEEE clause 37
1107  *  @hw: pointer to hardware structure
1108  *
1109  *  Enable flow control according to IEEE clause 37.
1110  **/
1111 STATIC s32 txgbe_fc_autoneg_backplane(struct txgbe_hw *hw)
1112 {
1113         u32 anlp1_reg, autoc_reg;
1114         s32 err = TXGBE_ERR_FC_NOT_NEGOTIATED;
1115
1116         /*
1117          * Read the 10g AN autoc and LP ability registers and resolve
1118          * local flow control settings accordingly
1119          */
1120         autoc_reg = rd32_epcs(hw, SR_AN_MMD_ADV_REG1);
1121         anlp1_reg = rd32_epcs(hw, SR_AN_MMD_LP_ABL1);
1122
1123         err = txgbe_negotiate_fc(hw, autoc_reg,
1124                 anlp1_reg,
1125                 SR_AN_MMD_ADV_REG1_PAUSE_SYM,
1126                 SR_AN_MMD_ADV_REG1_PAUSE_ASM,
1127                 SR_AN_MMD_ADV_REG1_PAUSE_SYM,
1128                 SR_AN_MMD_ADV_REG1_PAUSE_ASM);
1129
1130         return err;
1131 }
1132
1133 /**
1134  *  txgbe_fc_autoneg_copper - Enable flow control IEEE clause 37
1135  *  @hw: pointer to hardware structure
1136  *
1137  *  Enable flow control according to IEEE clause 37.
1138  **/
1139 STATIC s32 txgbe_fc_autoneg_copper(struct txgbe_hw *hw)
1140 {
1141         u16 technology_ability_reg = 0;
1142         u16 lp_technology_ability_reg = 0;
1143
1144         hw->phy.read_reg(hw, TXGBE_MD_AUTO_NEG_ADVT,
1145                              TXGBE_MD_DEV_AUTO_NEG,
1146                              &technology_ability_reg);
1147         hw->phy.read_reg(hw, TXGBE_MD_AUTO_NEG_LP,
1148                              TXGBE_MD_DEV_AUTO_NEG,
1149                              &lp_technology_ability_reg);
1150
1151         return txgbe_negotiate_fc(hw, (u32)technology_ability_reg,
1152                                   (u32)lp_technology_ability_reg,
1153                                   TXGBE_TAF_SYM_PAUSE, TXGBE_TAF_ASM_PAUSE,
1154                                   TXGBE_TAF_SYM_PAUSE, TXGBE_TAF_ASM_PAUSE);
1155 }
1156
1157 /**
1158  *  txgbe_fc_autoneg - Configure flow control
1159  *  @hw: pointer to hardware structure
1160  *
1161  *  Compares our advertised flow control capabilities to those advertised by
1162  *  our link partner, and determines the proper flow control mode to use.
1163  **/
1164 void txgbe_fc_autoneg(struct txgbe_hw *hw)
1165 {
1166         s32 err = TXGBE_ERR_FC_NOT_NEGOTIATED;
1167         u32 speed;
1168         bool link_up;
1169
1170         DEBUGFUNC("txgbe_fc_autoneg");
1171
1172         /*
1173          * AN should have completed when the cable was plugged in.
1174          * Look for reasons to bail out.  Bail out if:
1175          * - FC autoneg is disabled, or if
1176          * - link is not up.
1177          */
1178         if (hw->fc.disable_fc_autoneg) {
1179                 DEBUGOUT("Flow control autoneg is disabled");
1180                 goto out;
1181         }
1182
1183         hw->mac.check_link(hw, &speed, &link_up, false);
1184         if (!link_up) {
1185                 DEBUGOUT("The link is down");
1186                 goto out;
1187         }
1188
1189         switch (hw->phy.media_type) {
1190         /* Autoneg flow control on fiber adapters */
1191         case txgbe_media_type_fiber_qsfp:
1192         case txgbe_media_type_fiber:
1193                 if (speed == TXGBE_LINK_SPEED_1GB_FULL)
1194                         err = txgbe_fc_autoneg_fiber(hw);
1195                 break;
1196
1197         /* Autoneg flow control on backplane adapters */
1198         case txgbe_media_type_backplane:
1199                 err = txgbe_fc_autoneg_backplane(hw);
1200                 break;
1201
1202         /* Autoneg flow control on copper adapters */
1203         case txgbe_media_type_copper:
1204                 if (txgbe_device_supports_autoneg_fc(hw))
1205                         err = txgbe_fc_autoneg_copper(hw);
1206                 break;
1207
1208         default:
1209                 break;
1210         }
1211
1212 out:
1213         if (err == 0) {
1214                 hw->fc.fc_was_autonegged = true;
1215         } else {
1216                 hw->fc.fc_was_autonegged = false;
1217                 hw->fc.current_mode = hw->fc.requested_mode;
1218         }
1219 }
1220
1221 /**
1222  *  txgbe_acquire_swfw_sync - Acquire SWFW semaphore
1223  *  @hw: pointer to hardware structure
1224  *  @mask: Mask to specify which semaphore to acquire
1225  *
1226  *  Acquires the SWFW semaphore through the MNGSEM register for the specified
1227  *  function (CSR, PHY0, PHY1, EEPROM, Flash)
1228  **/
1229 s32 txgbe_acquire_swfw_sync(struct txgbe_hw *hw, u32 mask)
1230 {
1231         u32 mngsem = 0;
1232         u32 swmask = TXGBE_MNGSEM_SW(mask);
1233         u32 fwmask = TXGBE_MNGSEM_FW(mask);
1234         u32 timeout = 200;
1235         u32 i;
1236
1237         DEBUGFUNC("txgbe_acquire_swfw_sync");
1238
1239         for (i = 0; i < timeout; i++) {
1240                 /*
1241                  * SW NVM semaphore bit is used for access to all
1242                  * SW_FW_SYNC bits (not just NVM)
1243                  */
1244                 if (txgbe_get_eeprom_semaphore(hw))
1245                         return TXGBE_ERR_SWFW_SYNC;
1246
1247                 mngsem = rd32(hw, TXGBE_MNGSEM);
1248                 if (mngsem & (fwmask | swmask)) {
1249                         /* Resource is currently in use by FW or SW */
1250                         txgbe_release_eeprom_semaphore(hw);
1251                         msec_delay(5);
1252                 } else {
1253                         mngsem |= swmask;
1254                         wr32(hw, TXGBE_MNGSEM, mngsem);
1255                         txgbe_release_eeprom_semaphore(hw);
1256                         return 0;
1257                 }
1258         }
1259
1260         /* If time expired clear the bits holding the lock and retry */
1261         if (mngsem & (fwmask | swmask))
1262                 txgbe_release_swfw_sync(hw, mngsem & (fwmask | swmask));
1263
1264         msec_delay(5);
1265         return TXGBE_ERR_SWFW_SYNC;
1266 }
1267
1268 /**
1269  *  txgbe_release_swfw_sync - Release SWFW semaphore
1270  *  @hw: pointer to hardware structure
1271  *  @mask: Mask to specify which semaphore to release
1272  *
1273  *  Releases the SWFW semaphore through the MNGSEM register for the specified
1274  *  function (CSR, PHY0, PHY1, EEPROM, Flash)
1275  **/
1276 void txgbe_release_swfw_sync(struct txgbe_hw *hw, u32 mask)
1277 {
1278         u32 mngsem;
1279         u32 swmask = mask;
1280
1281         DEBUGFUNC("txgbe_release_swfw_sync");
1282
1283         txgbe_get_eeprom_semaphore(hw);
1284
1285         mngsem = rd32(hw, TXGBE_MNGSEM);
1286         mngsem &= ~swmask;
1287         wr32(hw, TXGBE_MNGSEM, mngsem);
1288
1289         txgbe_release_eeprom_semaphore(hw);
1290 }
1291
1292 /**
1293  *  txgbe_disable_sec_rx_path - Stops the receive data path
1294  *  @hw: pointer to hardware structure
1295  *
1296  *  Stops the receive data path and waits for the HW to internally empty
1297  *  the Rx security block
1298  **/
1299 s32 txgbe_disable_sec_rx_path(struct txgbe_hw *hw)
1300 {
1301 #define TXGBE_MAX_SECRX_POLL 4000
1302
1303         int i;
1304         u32 secrxreg;
1305
1306         DEBUGFUNC("txgbe_disable_sec_rx_path");
1307
1308         secrxreg = rd32(hw, TXGBE_SECRXCTL);
1309         secrxreg |= TXGBE_SECRXCTL_XDSA;
1310         wr32(hw, TXGBE_SECRXCTL, secrxreg);
1311         for (i = 0; i < TXGBE_MAX_SECRX_POLL; i++) {
1312                 secrxreg = rd32(hw, TXGBE_SECRXSTAT);
1313                 if (!(secrxreg & TXGBE_SECRXSTAT_RDY))
1314                         /* Use interrupt-safe sleep just in case */
1315                         usec_delay(10);
1316                 else
1317                         break;
1318         }
1319
1320         /* For informational purposes only */
1321         if (i >= TXGBE_MAX_SECRX_POLL)
1322                 DEBUGOUT("Rx unit being enabled before security "
1323                          "path fully disabled.  Continuing with init.\n");
1324
1325         return 0;
1326 }
1327
1328 /**
1329  *  txgbe_enable_sec_rx_path - Enables the receive data path
1330  *  @hw: pointer to hardware structure
1331  *
1332  *  Enables the receive data path.
1333  **/
1334 s32 txgbe_enable_sec_rx_path(struct txgbe_hw *hw)
1335 {
1336         u32 secrxreg;
1337
1338         DEBUGFUNC("txgbe_enable_sec_rx_path");
1339
1340         secrxreg = rd32(hw, TXGBE_SECRXCTL);
1341         secrxreg &= ~TXGBE_SECRXCTL_XDSA;
1342         wr32(hw, TXGBE_SECRXCTL, secrxreg);
1343         txgbe_flush(hw);
1344
1345         return 0;
1346 }
1347
1348 /**
1349  *  txgbe_disable_sec_tx_path - Stops the transmit data path
1350  *  @hw: pointer to hardware structure
1351  *
1352  *  Stops the transmit data path and waits for the HW to internally empty
1353  *  the Tx security block
1354  **/
1355 int txgbe_disable_sec_tx_path(struct txgbe_hw *hw)
1356 {
1357 #define TXGBE_MAX_SECTX_POLL 40
1358
1359         int i;
1360         u32 sectxreg;
1361
1362         sectxreg = rd32(hw, TXGBE_SECTXCTL);
1363         sectxreg |= TXGBE_SECTXCTL_XDSA;
1364         wr32(hw, TXGBE_SECTXCTL, sectxreg);
1365         for (i = 0; i < TXGBE_MAX_SECTX_POLL; i++) {
1366                 sectxreg = rd32(hw, TXGBE_SECTXSTAT);
1367                 if (sectxreg & TXGBE_SECTXSTAT_RDY)
1368                         break;
1369                 /* Use interrupt-safe sleep just in case */
1370                 usec_delay(1000);
1371         }
1372
1373         /* For informational purposes only */
1374         if (i >= TXGBE_MAX_SECTX_POLL)
1375                 PMD_DRV_LOG(DEBUG, "Tx unit being enabled before security "
1376                          "path fully disabled.  Continuing with init.");
1377
1378         return 0;
1379 }
1380
1381 /**
1382  *  txgbe_enable_sec_tx_path - Enables the transmit data path
1383  *  @hw: pointer to hardware structure
1384  *
1385  *  Enables the transmit data path.
1386  **/
1387 int txgbe_enable_sec_tx_path(struct txgbe_hw *hw)
1388 {
1389         uint32_t sectxreg;
1390
1391         sectxreg = rd32(hw, TXGBE_SECTXCTL);
1392         sectxreg &= ~TXGBE_SECTXCTL_XDSA;
1393         wr32(hw, TXGBE_SECTXCTL, sectxreg);
1394         txgbe_flush(hw);
1395
1396         return 0;
1397 }
1398
1399 /**
1400  *  txgbe_get_san_mac_addr_offset - Get SAN MAC address offset from the EEPROM
1401  *  @hw: pointer to hardware structure
1402  *  @san_mac_offset: SAN MAC address offset
1403  *
1404  *  This function will read the EEPROM location for the SAN MAC address
1405  *  pointer, and returns the value at that location.  This is used in both
1406  *  get and set mac_addr routines.
1407  **/
1408 static s32 txgbe_get_san_mac_addr_offset(struct txgbe_hw *hw,
1409                                          u16 *san_mac_offset)
1410 {
1411         s32 err;
1412
1413         DEBUGFUNC("txgbe_get_san_mac_addr_offset");
1414
1415         /*
1416          * First read the EEPROM pointer to see if the MAC addresses are
1417          * available.
1418          */
1419         err = hw->rom.readw_sw(hw, TXGBE_SAN_MAC_ADDR_PTR,
1420                                       san_mac_offset);
1421         if (err) {
1422                 DEBUGOUT("eeprom at offset %d failed",
1423                          TXGBE_SAN_MAC_ADDR_PTR);
1424         }
1425
1426         return err;
1427 }
1428
1429 /**
1430  *  txgbe_get_san_mac_addr - SAN MAC address retrieval from the EEPROM
1431  *  @hw: pointer to hardware structure
1432  *  @san_mac_addr: SAN MAC address
1433  *
1434  *  Reads the SAN MAC address from the EEPROM, if it's available.  This is
1435  *  per-port, so set_lan_id() must be called before reading the addresses.
1436  *  set_lan_id() is called by identify_sfp(), but this cannot be relied
1437  *  upon for non-SFP connections, so we must call it here.
1438  **/
1439 s32 txgbe_get_san_mac_addr(struct txgbe_hw *hw, u8 *san_mac_addr)
1440 {
1441         u16 san_mac_data, san_mac_offset;
1442         u8 i;
1443         s32 err;
1444
1445         DEBUGFUNC("txgbe_get_san_mac_addr");
1446
1447         /*
1448          * First read the EEPROM pointer to see if the MAC addresses are
1449          * available. If they're not, no point in calling set_lan_id() here.
1450          */
1451         err = txgbe_get_san_mac_addr_offset(hw, &san_mac_offset);
1452         if (err || san_mac_offset == 0 || san_mac_offset == 0xFFFF)
1453                 goto san_mac_addr_out;
1454
1455         /* apply the port offset to the address offset */
1456         (hw->bus.func) ? (san_mac_offset += TXGBE_SAN_MAC_ADDR_PORT1_OFFSET) :
1457                          (san_mac_offset += TXGBE_SAN_MAC_ADDR_PORT0_OFFSET);
1458         for (i = 0; i < 3; i++) {
1459                 err = hw->rom.read16(hw, san_mac_offset,
1460                                               &san_mac_data);
1461                 if (err) {
1462                         DEBUGOUT("eeprom read at offset %d failed",
1463                                  san_mac_offset);
1464                         goto san_mac_addr_out;
1465                 }
1466                 san_mac_addr[i * 2] = (u8)(san_mac_data);
1467                 san_mac_addr[i * 2 + 1] = (u8)(san_mac_data >> 8);
1468                 san_mac_offset++;
1469         }
1470         return 0;
1471
1472 san_mac_addr_out:
1473         /*
1474          * No addresses available in this EEPROM.  It's not an
1475          * error though, so just wipe the local address and return.
1476          */
1477         for (i = 0; i < 6; i++)
1478                 san_mac_addr[i] = 0xFF;
1479         return 0;
1480 }
1481
1482 /**
1483  *  txgbe_set_san_mac_addr - Write the SAN MAC address to the EEPROM
1484  *  @hw: pointer to hardware structure
1485  *  @san_mac_addr: SAN MAC address
1486  *
1487  *  Write a SAN MAC address to the EEPROM.
1488  **/
1489 s32 txgbe_set_san_mac_addr(struct txgbe_hw *hw, u8 *san_mac_addr)
1490 {
1491         s32 err;
1492         u16 san_mac_data, san_mac_offset;
1493         u8 i;
1494
1495         DEBUGFUNC("txgbe_set_san_mac_addr");
1496
1497         /* Look for SAN mac address pointer.  If not defined, return */
1498         err = txgbe_get_san_mac_addr_offset(hw, &san_mac_offset);
1499         if (err || san_mac_offset == 0 || san_mac_offset == 0xFFFF)
1500                 return TXGBE_ERR_NO_SAN_ADDR_PTR;
1501
1502         /* Apply the port offset to the address offset */
1503         (hw->bus.func) ? (san_mac_offset += TXGBE_SAN_MAC_ADDR_PORT1_OFFSET) :
1504                          (san_mac_offset += TXGBE_SAN_MAC_ADDR_PORT0_OFFSET);
1505
1506         for (i = 0; i < 3; i++) {
1507                 san_mac_data = (u16)((u16)(san_mac_addr[i * 2 + 1]) << 8);
1508                 san_mac_data |= (u16)(san_mac_addr[i * 2]);
1509                 hw->rom.write16(hw, san_mac_offset, san_mac_data);
1510                 san_mac_offset++;
1511         }
1512
1513         return 0;
1514 }
1515
1516 /**
1517  *  txgbe_clear_vmdq - Disassociate a VMDq pool index from a rx address
1518  *  @hw: pointer to hardware struct
1519  *  @rar: receive address register index to disassociate
1520  *  @vmdq: VMDq pool index to remove from the rar
1521  **/
1522 s32 txgbe_clear_vmdq(struct txgbe_hw *hw, u32 rar, u32 vmdq)
1523 {
1524         u32 mpsar_lo, mpsar_hi;
1525         u32 rar_entries = hw->mac.num_rar_entries;
1526
1527         DEBUGFUNC("txgbe_clear_vmdq");
1528
1529         /* Make sure we are using a valid rar index range */
1530         if (rar >= rar_entries) {
1531                 DEBUGOUT("RAR index %d is out of range.\n", rar);
1532                 return TXGBE_ERR_INVALID_ARGUMENT;
1533         }
1534
1535         wr32(hw, TXGBE_ETHADDRIDX, rar);
1536         mpsar_lo = rd32(hw, TXGBE_ETHADDRASSL);
1537         mpsar_hi = rd32(hw, TXGBE_ETHADDRASSH);
1538
1539         if (TXGBE_REMOVED(hw->hw_addr))
1540                 goto done;
1541
1542         if (!mpsar_lo && !mpsar_hi)
1543                 goto done;
1544
1545         if (vmdq == BIT_MASK32) {
1546                 if (mpsar_lo) {
1547                         wr32(hw, TXGBE_ETHADDRASSL, 0);
1548                         mpsar_lo = 0;
1549                 }
1550                 if (mpsar_hi) {
1551                         wr32(hw, TXGBE_ETHADDRASSH, 0);
1552                         mpsar_hi = 0;
1553                 }
1554         } else if (vmdq < 32) {
1555                 mpsar_lo &= ~(1 << vmdq);
1556                 wr32(hw, TXGBE_ETHADDRASSL, mpsar_lo);
1557         } else {
1558                 mpsar_hi &= ~(1 << (vmdq - 32));
1559                 wr32(hw, TXGBE_ETHADDRASSH, mpsar_hi);
1560         }
1561
1562         /* was that the last pool using this rar? */
1563         if (mpsar_lo == 0 && mpsar_hi == 0 &&
1564             rar != 0 && rar != hw->mac.san_mac_rar_index)
1565                 hw->mac.clear_rar(hw, rar);
1566 done:
1567         return 0;
1568 }
1569
1570 /**
1571  *  txgbe_set_vmdq - Associate a VMDq pool index with a rx address
1572  *  @hw: pointer to hardware struct
1573  *  @rar: receive address register index to associate with a VMDq index
1574  *  @vmdq: VMDq pool index
1575  **/
1576 s32 txgbe_set_vmdq(struct txgbe_hw *hw, u32 rar, u32 vmdq)
1577 {
1578         u32 mpsar;
1579         u32 rar_entries = hw->mac.num_rar_entries;
1580
1581         DEBUGFUNC("txgbe_set_vmdq");
1582
1583         /* Make sure we are using a valid rar index range */
1584         if (rar >= rar_entries) {
1585                 DEBUGOUT("RAR index %d is out of range.\n", rar);
1586                 return TXGBE_ERR_INVALID_ARGUMENT;
1587         }
1588
1589         wr32(hw, TXGBE_ETHADDRIDX, rar);
1590         if (vmdq < 32) {
1591                 mpsar = rd32(hw, TXGBE_ETHADDRASSL);
1592                 mpsar |= 1 << vmdq;
1593                 wr32(hw, TXGBE_ETHADDRASSL, mpsar);
1594         } else {
1595                 mpsar = rd32(hw, TXGBE_ETHADDRASSH);
1596                 mpsar |= 1 << (vmdq - 32);
1597                 wr32(hw, TXGBE_ETHADDRASSH, mpsar);
1598         }
1599         return 0;
1600 }
1601
1602 /**
1603  *  txgbe_init_uta_tables - Initialize the Unicast Table Array
1604  *  @hw: pointer to hardware structure
1605  **/
1606 s32 txgbe_init_uta_tables(struct txgbe_hw *hw)
1607 {
1608         int i;
1609
1610         DEBUGFUNC("txgbe_init_uta_tables");
1611         DEBUGOUT(" Clearing UTA\n");
1612
1613         for (i = 0; i < 128; i++)
1614                 wr32(hw, TXGBE_UCADDRTBL(i), 0);
1615
1616         return 0;
1617 }
1618
1619 /**
1620  *  txgbe_find_vlvf_slot - find the vlanid or the first empty slot
1621  *  @hw: pointer to hardware structure
1622  *  @vlan: VLAN id to write to VLAN filter
1623  *  @vlvf_bypass: true to find vlanid only, false returns first empty slot if
1624  *                vlanid not found
1625  *
1626  *
1627  *  return the VLVF index where this VLAN id should be placed
1628  *
1629  **/
1630 s32 txgbe_find_vlvf_slot(struct txgbe_hw *hw, u32 vlan, bool vlvf_bypass)
1631 {
1632         s32 regindex, first_empty_slot;
1633         u32 bits;
1634
1635         /* short cut the special case */
1636         if (vlan == 0)
1637                 return 0;
1638
1639         /* if vlvf_bypass is set we don't want to use an empty slot, we
1640          * will simply bypass the VLVF if there are no entries present in the
1641          * VLVF that contain our VLAN
1642          */
1643         first_empty_slot = vlvf_bypass ? TXGBE_ERR_NO_SPACE : 0;
1644
1645         /* add VLAN enable bit for comparison */
1646         vlan |= TXGBE_PSRVLAN_EA;
1647
1648         /* Search for the vlan id in the VLVF entries. Save off the first empty
1649          * slot found along the way.
1650          *
1651          * pre-decrement loop covering (TXGBE_NUM_POOL - 1) .. 1
1652          */
1653         for (regindex = TXGBE_NUM_POOL; --regindex;) {
1654                 wr32(hw, TXGBE_PSRVLANIDX, regindex);
1655                 bits = rd32(hw, TXGBE_PSRVLAN);
1656                 if (bits == vlan)
1657                         return regindex;
1658                 if (!first_empty_slot && !bits)
1659                         first_empty_slot = regindex;
1660         }
1661
1662         /* If we are here then we didn't find the VLAN.  Return first empty
1663          * slot we found during our search, else error.
1664          */
1665         if (!first_empty_slot)
1666                 DEBUGOUT("No space in VLVF.\n");
1667
1668         return first_empty_slot ? first_empty_slot : TXGBE_ERR_NO_SPACE;
1669 }
1670
1671 /**
1672  *  txgbe_set_vfta - Set VLAN filter table
1673  *  @hw: pointer to hardware structure
1674  *  @vlan: VLAN id to write to VLAN filter
1675  *  @vind: VMDq output index that maps queue to VLAN id in VLVFB
1676  *  @vlan_on: boolean flag to turn on/off VLAN
1677  *  @vlvf_bypass: boolean flag indicating updating default pool is okay
1678  *
1679  *  Turn on/off specified VLAN in the VLAN filter table.
1680  **/
1681 s32 txgbe_set_vfta(struct txgbe_hw *hw, u32 vlan, u32 vind,
1682                            bool vlan_on, bool vlvf_bypass)
1683 {
1684         u32 regidx, vfta_delta, vfta;
1685         s32 err;
1686
1687         DEBUGFUNC("txgbe_set_vfta");
1688
1689         if (vlan > 4095 || vind > 63)
1690                 return TXGBE_ERR_PARAM;
1691
1692         /*
1693          * this is a 2 part operation - first the VFTA, then the
1694          * VLVF and VLVFB if VT Mode is set
1695          * We don't write the VFTA until we know the VLVF part succeeded.
1696          */
1697
1698         /* Part 1
1699          * The VFTA is a bitstring made up of 128 32-bit registers
1700          * that enable the particular VLAN id, much like the MTA:
1701          *    bits[11-5]: which register
1702          *    bits[4-0]:  which bit in the register
1703          */
1704         regidx = vlan / 32;
1705         vfta_delta = 1 << (vlan % 32);
1706         vfta = rd32(hw, TXGBE_VLANTBL(regidx));
1707
1708         /*
1709          * vfta_delta represents the difference between the current value
1710          * of vfta and the value we want in the register.  Since the diff
1711          * is an XOR mask we can just update the vfta using an XOR
1712          */
1713         vfta_delta &= vlan_on ? ~vfta : vfta;
1714         vfta ^= vfta_delta;
1715
1716         /* Part 2
1717          * Call txgbe_set_vlvf to set VLVFB and VLVF
1718          */
1719         err = txgbe_set_vlvf(hw, vlan, vind, vlan_on, &vfta_delta,
1720                                          vfta, vlvf_bypass);
1721         if (err != 0) {
1722                 if (vlvf_bypass)
1723                         goto vfta_update;
1724                 return err;
1725         }
1726
1727 vfta_update:
1728         /* Update VFTA now that we are ready for traffic */
1729         if (vfta_delta)
1730                 wr32(hw, TXGBE_VLANTBL(regidx), vfta);
1731
1732         return 0;
1733 }
1734
1735 /**
1736  *  txgbe_set_vlvf - Set VLAN Pool Filter
1737  *  @hw: pointer to hardware structure
1738  *  @vlan: VLAN id to write to VLAN filter
1739  *  @vind: VMDq output index that maps queue to VLAN id in PSRVLANPLM
1740  *  @vlan_on: boolean flag to turn on/off VLAN in PSRVLAN
1741  *  @vfta_delta: pointer to the difference between the current value
1742  *               of PSRVLANPLM and the desired value
1743  *  @vfta: the desired value of the VFTA
1744  *  @vlvf_bypass: boolean flag indicating updating default pool is okay
1745  *
1746  *  Turn on/off specified bit in VLVF table.
1747  **/
1748 s32 txgbe_set_vlvf(struct txgbe_hw *hw, u32 vlan, u32 vind,
1749                            bool vlan_on, u32 *vfta_delta, u32 vfta,
1750                            bool vlvf_bypass)
1751 {
1752         u32 bits;
1753         u32 portctl;
1754         s32 vlvf_index;
1755
1756         DEBUGFUNC("txgbe_set_vlvf");
1757
1758         if (vlan > 4095 || vind > 63)
1759                 return TXGBE_ERR_PARAM;
1760
1761         /* If VT Mode is set
1762          *   Either vlan_on
1763          *     make sure the vlan is in PSRVLAN
1764          *     set the vind bit in the matching PSRVLANPLM
1765          *   Or !vlan_on
1766          *     clear the pool bit and possibly the vind
1767          */
1768         portctl = rd32(hw, TXGBE_PORTCTL);
1769         if (!(portctl & TXGBE_PORTCTL_NUMVT_MASK))
1770                 return 0;
1771
1772         vlvf_index = txgbe_find_vlvf_slot(hw, vlan, vlvf_bypass);
1773         if (vlvf_index < 0)
1774                 return vlvf_index;
1775
1776         wr32(hw, TXGBE_PSRVLANIDX, vlvf_index);
1777         bits = rd32(hw, TXGBE_PSRVLANPLM(vind / 32));
1778
1779         /* set the pool bit */
1780         bits |= 1 << (vind % 32);
1781         if (vlan_on)
1782                 goto vlvf_update;
1783
1784         /* clear the pool bit */
1785         bits ^= 1 << (vind % 32);
1786
1787         if (!bits &&
1788             !rd32(hw, TXGBE_PSRVLANPLM(vind / 32))) {
1789                 /* Clear PSRVLANPLM first, then disable PSRVLAN. Otherwise
1790                  * we run the risk of stray packets leaking into
1791                  * the PF via the default pool
1792                  */
1793                 if (*vfta_delta)
1794                         wr32(hw, TXGBE_PSRVLANPLM(vlan / 32), vfta);
1795
1796                 /* disable VLVF and clear remaining bit from pool */
1797                 wr32(hw, TXGBE_PSRVLAN, 0);
1798                 wr32(hw, TXGBE_PSRVLANPLM(vind / 32), 0);
1799
1800                 return 0;
1801         }
1802
1803         /* If there are still bits set in the PSRVLANPLM registers
1804          * for the VLAN ID indicated we need to see if the
1805          * caller is requesting that we clear the PSRVLANPLM entry bit.
1806          * If the caller has requested that we clear the PSRVLANPLM
1807          * entry bit but there are still pools/VFs using this VLAN
1808          * ID entry then ignore the request.  We're not worried
1809          * about the case where we're turning the PSRVLANPLM VLAN ID
1810          * entry bit on, only when requested to turn it off as
1811          * there may be multiple pools and/or VFs using the
1812          * VLAN ID entry.  In that case we cannot clear the
1813          * PSRVLANPLM bit until all pools/VFs using that VLAN ID have also
1814          * been cleared.  This will be indicated by "bits" being
1815          * zero.
1816          */
1817         *vfta_delta = 0;
1818
1819 vlvf_update:
1820         /* record pool change and enable VLAN ID if not already enabled */
1821         wr32(hw, TXGBE_PSRVLANPLM(vind / 32), bits);
1822         wr32(hw, TXGBE_PSRVLAN, TXGBE_PSRVLAN_EA | vlan);
1823
1824         return 0;
1825 }
1826
1827 /**
1828  *  txgbe_clear_vfta - Clear VLAN filter table
1829  *  @hw: pointer to hardware structure
1830  *
1831  *  Clears the VLAN filer table, and the VMDq index associated with the filter
1832  **/
1833 s32 txgbe_clear_vfta(struct txgbe_hw *hw)
1834 {
1835         u32 offset;
1836
1837         DEBUGFUNC("txgbe_clear_vfta");
1838
1839         for (offset = 0; offset < hw->mac.vft_size; offset++)
1840                 wr32(hw, TXGBE_VLANTBL(offset), 0);
1841
1842         for (offset = 0; offset < TXGBE_NUM_POOL; offset++) {
1843                 wr32(hw, TXGBE_PSRVLANIDX, offset);
1844                 wr32(hw, TXGBE_PSRVLAN, 0);
1845                 wr32(hw, TXGBE_PSRVLANPLM(0), 0);
1846                 wr32(hw, TXGBE_PSRVLANPLM(1), 0);
1847         }
1848
1849         return 0;
1850 }
1851
1852 /**
1853  *  txgbe_need_crosstalk_fix - Determine if we need to do cross talk fix
1854  *  @hw: pointer to hardware structure
1855  *
1856  *  Contains the logic to identify if we need to verify link for the
1857  *  crosstalk fix
1858  **/
1859 static bool txgbe_need_crosstalk_fix(struct txgbe_hw *hw)
1860 {
1861         /* Does FW say we need the fix */
1862         if (!hw->need_crosstalk_fix)
1863                 return false;
1864
1865         /* Only consider SFP+ PHYs i.e. media type fiber */
1866         switch (hw->phy.media_type) {
1867         case txgbe_media_type_fiber:
1868         case txgbe_media_type_fiber_qsfp:
1869                 break;
1870         default:
1871                 return false;
1872         }
1873
1874         return true;
1875 }
1876
1877 /**
1878  *  txgbe_check_mac_link - Determine link and speed status
1879  *  @hw: pointer to hardware structure
1880  *  @speed: pointer to link speed
1881  *  @link_up: true when link is up
1882  *  @link_up_wait_to_complete: bool used to wait for link up or not
1883  *
1884  *  Reads the links register to determine if link is up and the current speed
1885  **/
1886 s32 txgbe_check_mac_link(struct txgbe_hw *hw, u32 *speed,
1887                                  bool *link_up, bool link_up_wait_to_complete)
1888 {
1889         u32 links_reg, links_orig;
1890         u32 i;
1891
1892         DEBUGFUNC("txgbe_check_mac_link");
1893
1894         /* If Crosstalk fix enabled do the sanity check of making sure
1895          * the SFP+ cage is full.
1896          */
1897         if (txgbe_need_crosstalk_fix(hw)) {
1898                 u32 sfp_cage_full;
1899
1900                 switch (hw->mac.type) {
1901                 case txgbe_mac_raptor:
1902                         sfp_cage_full = !rd32m(hw, TXGBE_GPIODATA,
1903                                         TXGBE_GPIOBIT_2);
1904                         break;
1905                 default:
1906                         /* sanity check - No SFP+ devices here */
1907                         sfp_cage_full = false;
1908                         break;
1909                 }
1910
1911                 if (!sfp_cage_full) {
1912                         *link_up = false;
1913                         *speed = TXGBE_LINK_SPEED_UNKNOWN;
1914                         return 0;
1915                 }
1916         }
1917
1918         /* clear the old state */
1919         links_orig = rd32(hw, TXGBE_PORTSTAT);
1920
1921         links_reg = rd32(hw, TXGBE_PORTSTAT);
1922
1923         if (links_orig != links_reg) {
1924                 DEBUGOUT("LINKS changed from %08X to %08X\n",
1925                           links_orig, links_reg);
1926         }
1927
1928         if (link_up_wait_to_complete) {
1929                 for (i = 0; i < hw->mac.max_link_up_time; i++) {
1930                         if (!(links_reg & TXGBE_PORTSTAT_UP)) {
1931                                 *link_up = false;
1932                         } else {
1933                                 *link_up = true;
1934                                 break;
1935                         }
1936                         msec_delay(100);
1937                         links_reg = rd32(hw, TXGBE_PORTSTAT);
1938                 }
1939         } else {
1940                 if (links_reg & TXGBE_PORTSTAT_UP)
1941                         *link_up = true;
1942                 else
1943                         *link_up = false;
1944         }
1945
1946         switch (links_reg & TXGBE_PORTSTAT_BW_MASK) {
1947         case TXGBE_PORTSTAT_BW_10G:
1948                 *speed = TXGBE_LINK_SPEED_10GB_FULL;
1949                 break;
1950         case TXGBE_PORTSTAT_BW_1G:
1951                 *speed = TXGBE_LINK_SPEED_1GB_FULL;
1952                 break;
1953         case TXGBE_PORTSTAT_BW_100M:
1954                 *speed = TXGBE_LINK_SPEED_100M_FULL;
1955                 break;
1956         default:
1957                 *speed = TXGBE_LINK_SPEED_UNKNOWN;
1958         }
1959
1960         return 0;
1961 }
1962
1963 /**
1964  *  txgbe_get_wwn_prefix - Get alternative WWNN/WWPN prefix from
1965  *  the EEPROM
1966  *  @hw: pointer to hardware structure
1967  *  @wwnn_prefix: the alternative WWNN prefix
1968  *  @wwpn_prefix: the alternative WWPN prefix
1969  *
1970  *  This function will read the EEPROM from the alternative SAN MAC address
1971  *  block to check the support for the alternative WWNN/WWPN prefix support.
1972  **/
1973 s32 txgbe_get_wwn_prefix(struct txgbe_hw *hw, u16 *wwnn_prefix,
1974                                  u16 *wwpn_prefix)
1975 {
1976         u16 offset, caps;
1977         u16 alt_san_mac_blk_offset;
1978
1979         DEBUGFUNC("txgbe_get_wwn_prefix");
1980
1981         /* clear output first */
1982         *wwnn_prefix = 0xFFFF;
1983         *wwpn_prefix = 0xFFFF;
1984
1985         /* check if alternative SAN MAC is supported */
1986         offset = TXGBE_ALT_SAN_MAC_ADDR_BLK_PTR;
1987         if (hw->rom.readw_sw(hw, offset, &alt_san_mac_blk_offset))
1988                 goto wwn_prefix_err;
1989
1990         if (alt_san_mac_blk_offset == 0 || alt_san_mac_blk_offset == 0xFFFF)
1991                 goto wwn_prefix_out;
1992
1993         /* check capability in alternative san mac address block */
1994         offset = alt_san_mac_blk_offset + TXGBE_ALT_SAN_MAC_ADDR_CAPS_OFFSET;
1995         if (hw->rom.read16(hw, offset, &caps))
1996                 goto wwn_prefix_err;
1997         if (!(caps & TXGBE_ALT_SAN_MAC_ADDR_CAPS_ALTWWN))
1998                 goto wwn_prefix_out;
1999
2000         /* get the corresponding prefix for WWNN/WWPN */
2001         offset = alt_san_mac_blk_offset + TXGBE_ALT_SAN_MAC_ADDR_WWNN_OFFSET;
2002         if (hw->rom.read16(hw, offset, wwnn_prefix))
2003                 DEBUGOUT("eeprom read at offset %d failed", offset);
2004
2005         offset = alt_san_mac_blk_offset + TXGBE_ALT_SAN_MAC_ADDR_WWPN_OFFSET;
2006         if (hw->rom.read16(hw, offset, wwpn_prefix))
2007                 goto wwn_prefix_err;
2008
2009 wwn_prefix_out:
2010         return 0;
2011
2012 wwn_prefix_err:
2013         DEBUGOUT("eeprom read at offset %d failed", offset);
2014         return 0;
2015 }
2016
2017 /**
2018  *  txgbe_set_mac_anti_spoofing - Enable/Disable MAC anti-spoofing
2019  *  @hw: pointer to hardware structure
2020  *  @enable: enable or disable switch for MAC anti-spoofing
2021  *  @vf: Virtual Function pool - VF Pool to set for MAC anti-spoofing
2022  *
2023  **/
2024 void txgbe_set_mac_anti_spoofing(struct txgbe_hw *hw, bool enable, int vf)
2025 {
2026         int vf_target_reg = vf >> 3;
2027         int vf_target_shift = vf % 8;
2028         u32 pfvfspoof;
2029
2030         pfvfspoof = rd32(hw, TXGBE_POOLTXASMAC(vf_target_reg));
2031         if (enable)
2032                 pfvfspoof |= (1 << vf_target_shift);
2033         else
2034                 pfvfspoof &= ~(1 << vf_target_shift);
2035         wr32(hw, TXGBE_POOLTXASMAC(vf_target_reg), pfvfspoof);
2036 }
2037
2038 /**
2039  * txgbe_set_ethertype_anti_spoofing - Configure Ethertype anti-spoofing
2040  * @hw: pointer to hardware structure
2041  * @enable: enable or disable switch for Ethertype anti-spoofing
2042  * @vf: Virtual Function pool - VF Pool to set for Ethertype anti-spoofing
2043  *
2044  **/
2045 void txgbe_set_ethertype_anti_spoofing(struct txgbe_hw *hw,
2046                 bool enable, int vf)
2047 {
2048         int vf_target_reg = vf >> 3;
2049         int vf_target_shift = vf % 8;
2050         u32 pfvfspoof;
2051
2052         pfvfspoof = rd32(hw, TXGBE_POOLTXASET(vf_target_reg));
2053         if (enable)
2054                 pfvfspoof |= (1 << vf_target_shift);
2055         else
2056                 pfvfspoof &= ~(1 << vf_target_shift);
2057         wr32(hw, TXGBE_POOLTXASET(vf_target_reg), pfvfspoof);
2058 }
2059
2060 /**
2061  *  txgbe_get_device_caps - Get additional device capabilities
2062  *  @hw: pointer to hardware structure
2063  *  @device_caps: the EEPROM word with the extra device capabilities
2064  *
2065  *  This function will read the EEPROM location for the device capabilities,
2066  *  and return the word through device_caps.
2067  **/
2068 s32 txgbe_get_device_caps(struct txgbe_hw *hw, u16 *device_caps)
2069 {
2070         DEBUGFUNC("txgbe_get_device_caps");
2071
2072         hw->rom.readw_sw(hw, TXGBE_DEVICE_CAPS, device_caps);
2073
2074         return 0;
2075 }
2076
2077 /**
2078  * txgbe_set_pba - Initialize Rx packet buffer
2079  * @hw: pointer to hardware structure
2080  * @num_pb: number of packet buffers to allocate
2081  * @headroom: reserve n KB of headroom
2082  * @strategy: packet buffer allocation strategy
2083  **/
2084 void txgbe_set_pba(struct txgbe_hw *hw, int num_pb, u32 headroom,
2085                              int strategy)
2086 {
2087         u32 pbsize = hw->mac.rx_pb_size;
2088         int i = 0;
2089         u32 rxpktsize, txpktsize, txpbthresh;
2090
2091         UNREFERENCED_PARAMETER(hw);
2092
2093         /* Reserve headroom */
2094         pbsize -= headroom;
2095
2096         if (!num_pb)
2097                 num_pb = 1;
2098
2099         /* Divide remaining packet buffer space amongst the number of packet
2100          * buffers requested using supplied strategy.
2101          */
2102         switch (strategy) {
2103         case PBA_STRATEGY_WEIGHTED:
2104                 /* txgbe_dcb_pba_80_48 strategy weight first half of packet
2105                  * buffer with 5/8 of the packet buffer space.
2106                  */
2107                 rxpktsize = (pbsize * 5) / (num_pb * 4);
2108                 pbsize -= rxpktsize * (num_pb / 2);
2109                 rxpktsize <<= 10;
2110                 for (; i < (num_pb / 2); i++)
2111                         wr32(hw, TXGBE_PBRXSIZE(i), rxpktsize);
2112                 /* fall through - configure remaining packet buffers */
2113         case PBA_STRATEGY_EQUAL:
2114                 rxpktsize = (pbsize / (num_pb - i));
2115                 rxpktsize <<= 10;
2116                 for (; i < num_pb; i++)
2117                         wr32(hw, TXGBE_PBRXSIZE(i), rxpktsize);
2118                 break;
2119         default:
2120                 break;
2121         }
2122
2123         /* Only support an equally distributed Tx packet buffer strategy. */
2124         txpktsize = TXGBE_PBTXSIZE_MAX / num_pb;
2125         txpbthresh = (txpktsize / 1024) - TXGBE_TXPKT_SIZE_MAX;
2126         for (i = 0; i < num_pb; i++) {
2127                 wr32(hw, TXGBE_PBTXSIZE(i), txpktsize);
2128                 wr32(hw, TXGBE_PBTXDMATH(i), txpbthresh);
2129         }
2130
2131         /* Clear unused TCs, if any, to zero buffer size*/
2132         for (; i < TXGBE_MAX_UP; i++) {
2133                 wr32(hw, TXGBE_PBRXSIZE(i), 0);
2134                 wr32(hw, TXGBE_PBTXSIZE(i), 0);
2135                 wr32(hw, TXGBE_PBTXDMATH(i), 0);
2136         }
2137 }
2138
2139 /**
2140  * txgbe_clear_tx_pending - Clear pending TX work from the PCIe fifo
2141  * @hw: pointer to the hardware structure
2142  *
2143  * The MACs can experience issues if TX work is still pending
2144  * when a reset occurs.  This function prevents this by flushing the PCIe
2145  * buffers on the system.
2146  **/
2147 void txgbe_clear_tx_pending(struct txgbe_hw *hw)
2148 {
2149         u32 hlreg0, i, poll;
2150
2151         /*
2152          * If double reset is not requested then all transactions should
2153          * already be clear and as such there is no work to do
2154          */
2155         if (!(hw->mac.flags & TXGBE_FLAGS_DOUBLE_RESET_REQUIRED))
2156                 return;
2157
2158         hlreg0 = rd32(hw, TXGBE_PSRCTL);
2159         wr32(hw, TXGBE_PSRCTL, hlreg0 | TXGBE_PSRCTL_LBENA);
2160
2161         /* Wait for a last completion before clearing buffers */
2162         txgbe_flush(hw);
2163         msec_delay(3);
2164
2165         /*
2166          * Before proceeding, make sure that the PCIe block does not have
2167          * transactions pending.
2168          */
2169         poll = (800 * 11) / 10;
2170         for (i = 0; i < poll; i++)
2171                 usec_delay(100);
2172
2173         /* Flush all writes and allow 20usec for all transactions to clear */
2174         txgbe_flush(hw);
2175         usec_delay(20);
2176
2177         /* restore previous register values */
2178         wr32(hw, TXGBE_PSRCTL, hlreg0);
2179 }
2180
2181 /**
2182  *  txgbe_get_thermal_sensor_data - Gathers thermal sensor data
2183  *  @hw: pointer to hardware structure
2184  *
2185  *  Returns the thermal sensor data structure
2186  **/
2187 s32 txgbe_get_thermal_sensor_data(struct txgbe_hw *hw)
2188 {
2189         struct txgbe_thermal_sensor_data *data = &hw->mac.thermal_sensor_data;
2190         s64 tsv;
2191         u32 ts_stat;
2192
2193         DEBUGFUNC("txgbe_get_thermal_sensor_data");
2194
2195         /* Only support thermal sensors attached to physical port 0 */
2196         if (hw->bus.lan_id != 0)
2197                 return TXGBE_NOT_IMPLEMENTED;
2198
2199         ts_stat = rd32(hw, TXGBE_TSSTAT);
2200         tsv = (s64)TXGBE_TSSTAT_DATA(ts_stat);
2201         tsv = tsv > 1200 ? tsv : 1200;
2202         tsv = -(48380 << 8) / 1000
2203                 + tsv * (31020 << 8) / 100000
2204                 - tsv * tsv * (18201 << 8) / 100000000
2205                 + tsv * tsv * tsv * (81542 << 8) / 1000000000000
2206                 - tsv * tsv * tsv * tsv * (16743 << 8) / 1000000000000000;
2207         tsv >>= 8;
2208
2209         data->sensor[0].temp = (s16)tsv;
2210
2211         return 0;
2212 }
2213
2214 /**
2215  *  txgbe_init_thermal_sensor_thresh - Inits thermal sensor thresholds
2216  *  @hw: pointer to hardware structure
2217  *
2218  *  Inits the thermal sensor thresholds according to the NVM map
2219  *  and save off the threshold and location values into mac.thermal_sensor_data
2220  **/
2221 s32 txgbe_init_thermal_sensor_thresh(struct txgbe_hw *hw)
2222 {
2223         struct txgbe_thermal_sensor_data *data = &hw->mac.thermal_sensor_data;
2224
2225         DEBUGFUNC("txgbe_init_thermal_sensor_thresh");
2226
2227         memset(data, 0, sizeof(struct txgbe_thermal_sensor_data));
2228
2229         if (hw->bus.lan_id != 0)
2230                 return TXGBE_NOT_IMPLEMENTED;
2231
2232         wr32(hw, TXGBE_TSCTRL, TXGBE_TSCTRL_EVALMD);
2233         wr32(hw, TXGBE_TSINTR,
2234                 TXGBE_TSINTR_AEN | TXGBE_TSINTR_DEN);
2235         wr32(hw, TXGBE_TSEN, TXGBE_TSEN_ENA);
2236
2237
2238         data->sensor[0].alarm_thresh = 100;
2239         wr32(hw, TXGBE_TSATHRE, 677);
2240         data->sensor[0].dalarm_thresh = 90;
2241         wr32(hw, TXGBE_TSDTHRE, 614);
2242
2243         return 0;
2244 }
2245
2246 void txgbe_disable_rx(struct txgbe_hw *hw)
2247 {
2248         u32 pfdtxgswc;
2249
2250         pfdtxgswc = rd32(hw, TXGBE_PSRCTL);
2251         if (pfdtxgswc & TXGBE_PSRCTL_LBENA) {
2252                 pfdtxgswc &= ~TXGBE_PSRCTL_LBENA;
2253                 wr32(hw, TXGBE_PSRCTL, pfdtxgswc);
2254                 hw->mac.set_lben = true;
2255         } else {
2256                 hw->mac.set_lben = false;
2257         }
2258
2259         wr32m(hw, TXGBE_PBRXCTL, TXGBE_PBRXCTL_ENA, 0);
2260         wr32m(hw, TXGBE_MACRXCFG, TXGBE_MACRXCFG_ENA, 0);
2261 }
2262
2263 void txgbe_enable_rx(struct txgbe_hw *hw)
2264 {
2265         u32 pfdtxgswc;
2266
2267         wr32m(hw, TXGBE_MACRXCFG, TXGBE_MACRXCFG_ENA, TXGBE_MACRXCFG_ENA);
2268         wr32m(hw, TXGBE_PBRXCTL, TXGBE_PBRXCTL_ENA, TXGBE_PBRXCTL_ENA);
2269
2270         if (hw->mac.set_lben) {
2271                 pfdtxgswc = rd32(hw, TXGBE_PSRCTL);
2272                 pfdtxgswc |= TXGBE_PSRCTL_LBENA;
2273                 wr32(hw, TXGBE_PSRCTL, pfdtxgswc);
2274                 hw->mac.set_lben = false;
2275         }
2276 }
2277
2278 /**
2279  *  txgbe_setup_mac_link_multispeed_fiber - Set MAC link speed
2280  *  @hw: pointer to hardware structure
2281  *  @speed: new link speed
2282  *  @autoneg_wait_to_complete: true when waiting for completion is needed
2283  *
2284  *  Set the link speed in the MAC and/or PHY register and restarts link.
2285  **/
2286 s32 txgbe_setup_mac_link_multispeed_fiber(struct txgbe_hw *hw,
2287                                           u32 speed,
2288                                           bool autoneg_wait_to_complete)
2289 {
2290         u32 link_speed = TXGBE_LINK_SPEED_UNKNOWN;
2291         u32 highest_link_speed = TXGBE_LINK_SPEED_UNKNOWN;
2292         s32 status = 0;
2293         u32 speedcnt = 0;
2294         u32 i = 0;
2295         bool autoneg, link_up = false;
2296
2297         DEBUGFUNC("txgbe_setup_mac_link_multispeed_fiber");
2298
2299         /* Mask off requested but non-supported speeds */
2300         status = hw->mac.get_link_capabilities(hw, &link_speed, &autoneg);
2301         if (status != 0)
2302                 return status;
2303
2304         speed &= link_speed;
2305
2306         /* Try each speed one by one, highest priority first.  We do this in
2307          * software because 10Gb fiber doesn't support speed autonegotiation.
2308          */
2309         if (speed & TXGBE_LINK_SPEED_10GB_FULL) {
2310                 speedcnt++;
2311                 highest_link_speed = TXGBE_LINK_SPEED_10GB_FULL;
2312
2313                 /* Set the module link speed */
2314                 switch (hw->phy.media_type) {
2315                 case txgbe_media_type_fiber:
2316                         hw->mac.set_rate_select_speed(hw,
2317                                 TXGBE_LINK_SPEED_10GB_FULL);
2318                         break;
2319                 case txgbe_media_type_fiber_qsfp:
2320                         /* QSFP module automatically detects MAC link speed */
2321                         break;
2322                 default:
2323                         DEBUGOUT("Unexpected media type.\n");
2324                         break;
2325                 }
2326
2327                 /* Allow module to change analog characteristics (1G->10G) */
2328                 msec_delay(40);
2329
2330                 status = hw->mac.setup_mac_link(hw,
2331                                 TXGBE_LINK_SPEED_10GB_FULL,
2332                                 autoneg_wait_to_complete);
2333                 if (status != 0)
2334                         return status;
2335
2336                 /* Flap the Tx laser if it has not already been done */
2337                 hw->mac.flap_tx_laser(hw);
2338
2339                 /* Wait for the controller to acquire link.  Per IEEE 802.3ap,
2340                  * Section 73.10.2, we may have to wait up to 500ms if KR is
2341                  * attempted.  uses the same timing for 10g SFI.
2342                  */
2343                 for (i = 0; i < 5; i++) {
2344                         /* Wait for the link partner to also set speed */
2345                         msec_delay(100);
2346
2347                         /* If we have link, just jump out */
2348                         status = hw->mac.check_link(hw, &link_speed,
2349                                 &link_up, false);
2350                         if (status != 0)
2351                                 return status;
2352
2353                         if (link_up)
2354                                 goto out;
2355                 }
2356         }
2357
2358         if (speed & TXGBE_LINK_SPEED_1GB_FULL) {
2359                 speedcnt++;
2360                 if (highest_link_speed == TXGBE_LINK_SPEED_UNKNOWN)
2361                         highest_link_speed = TXGBE_LINK_SPEED_1GB_FULL;
2362
2363                 /* Set the module link speed */
2364                 switch (hw->phy.media_type) {
2365                 case txgbe_media_type_fiber:
2366                         hw->mac.set_rate_select_speed(hw,
2367                                 TXGBE_LINK_SPEED_1GB_FULL);
2368                         break;
2369                 case txgbe_media_type_fiber_qsfp:
2370                         /* QSFP module automatically detects link speed */
2371                         break;
2372                 default:
2373                         DEBUGOUT("Unexpected media type.\n");
2374                         break;
2375                 }
2376
2377                 /* Allow module to change analog characteristics (10G->1G) */
2378                 msec_delay(40);
2379
2380                 status = hw->mac.setup_mac_link(hw,
2381                                 TXGBE_LINK_SPEED_1GB_FULL,
2382                                 autoneg_wait_to_complete);
2383                 if (status != 0)
2384                         return status;
2385
2386                 /* Flap the Tx laser if it has not already been done */
2387                 hw->mac.flap_tx_laser(hw);
2388
2389                 /* Wait for the link partner to also set speed */
2390                 msec_delay(100);
2391
2392                 /* If we have link, just jump out */
2393                 status = hw->mac.check_link(hw, &link_speed, &link_up, false);
2394                 if (status != 0)
2395                         return status;
2396
2397                 if (link_up)
2398                         goto out;
2399         }
2400
2401         /* We didn't get link.  Configure back to the highest speed we tried,
2402          * (if there was more than one).  We call ourselves back with just the
2403          * single highest speed that the user requested.
2404          */
2405         if (speedcnt > 1)
2406                 status = txgbe_setup_mac_link_multispeed_fiber(hw,
2407                                                       highest_link_speed,
2408                                                       autoneg_wait_to_complete);
2409
2410 out:
2411         /* Set autoneg_advertised value based on input link speed */
2412         hw->phy.autoneg_advertised = 0;
2413
2414         if (speed & TXGBE_LINK_SPEED_10GB_FULL)
2415                 hw->phy.autoneg_advertised |= TXGBE_LINK_SPEED_10GB_FULL;
2416
2417         if (speed & TXGBE_LINK_SPEED_1GB_FULL)
2418                 hw->phy.autoneg_advertised |= TXGBE_LINK_SPEED_1GB_FULL;
2419
2420         return status;
2421 }
2422
2423 /**
2424  *  txgbe_init_shared_code - Initialize the shared code
2425  *  @hw: pointer to hardware structure
2426  *
2427  *  This will assign function pointers and assign the MAC type and PHY code.
2428  *  Does not touch the hardware. This function must be called prior to any
2429  *  other function in the shared code. The txgbe_hw structure should be
2430  *  memset to 0 prior to calling this function.  The following fields in
2431  *  hw structure should be filled in prior to calling this function:
2432  *  hw_addr, back, device_id, vendor_id, subsystem_device_id,
2433  *  subsystem_vendor_id, and revision_id
2434  **/
2435 s32 txgbe_init_shared_code(struct txgbe_hw *hw)
2436 {
2437         s32 status;
2438
2439         DEBUGFUNC("txgbe_init_shared_code");
2440
2441         /*
2442          * Set the mac type
2443          */
2444         txgbe_set_mac_type(hw);
2445
2446         txgbe_init_ops_dummy(hw);
2447         switch (hw->mac.type) {
2448         case txgbe_mac_raptor:
2449                 status = txgbe_init_ops_pf(hw);
2450                 break;
2451         case txgbe_mac_raptor_vf:
2452                 status = txgbe_init_ops_vf(hw);
2453                 break;
2454         default:
2455                 status = TXGBE_ERR_DEVICE_NOT_SUPPORTED;
2456                 break;
2457         }
2458         hw->mac.max_link_up_time = TXGBE_LINK_UP_TIME;
2459
2460         hw->bus.set_lan_id(hw);
2461
2462         return status;
2463 }
2464
2465 /**
2466  *  txgbe_set_mac_type - Sets MAC type
2467  *  @hw: pointer to the HW structure
2468  *
2469  *  This function sets the mac type of the adapter based on the
2470  *  vendor ID and device ID stored in the hw structure.
2471  **/
2472 s32 txgbe_set_mac_type(struct txgbe_hw *hw)
2473 {
2474         s32 err = 0;
2475
2476         DEBUGFUNC("txgbe_set_mac_type");
2477
2478         if (hw->vendor_id != PCI_VENDOR_ID_WANGXUN) {
2479                 DEBUGOUT("Unsupported vendor id: %x", hw->vendor_id);
2480                 return TXGBE_ERR_DEVICE_NOT_SUPPORTED;
2481         }
2482
2483         switch (hw->device_id) {
2484         case TXGBE_DEV_ID_SP1000:
2485         case TXGBE_DEV_ID_WX1820:
2486                 hw->mac.type = txgbe_mac_raptor;
2487                 break;
2488         case TXGBE_DEV_ID_SP1000_VF:
2489         case TXGBE_DEV_ID_WX1820_VF:
2490                 hw->phy.media_type = txgbe_media_type_virtual;
2491                 hw->mac.type = txgbe_mac_raptor_vf;
2492                 break;
2493         default:
2494                 err = TXGBE_ERR_DEVICE_NOT_SUPPORTED;
2495                 DEBUGOUT("Unsupported device id: %x", hw->device_id);
2496                 break;
2497         }
2498
2499         DEBUGOUT("found mac: %d, returns: %d\n",
2500                   hw->mac.type, err);
2501         return err;
2502 }
2503
2504 void txgbe_init_mac_link_ops(struct txgbe_hw *hw)
2505 {
2506         struct txgbe_mac_info *mac = &hw->mac;
2507
2508         DEBUGFUNC("txgbe_init_mac_link_ops");
2509
2510         /*
2511          * enable the laser control functions for SFP+ fiber
2512          * and MNG not enabled
2513          */
2514         if (hw->phy.media_type == txgbe_media_type_fiber &&
2515             !txgbe_mng_enabled(hw)) {
2516                 mac->disable_tx_laser =
2517                         txgbe_disable_tx_laser_multispeed_fiber;
2518                 mac->enable_tx_laser =
2519                         txgbe_enable_tx_laser_multispeed_fiber;
2520                 mac->flap_tx_laser =
2521                         txgbe_flap_tx_laser_multispeed_fiber;
2522         }
2523
2524         if ((hw->phy.media_type == txgbe_media_type_fiber ||
2525              hw->phy.media_type == txgbe_media_type_fiber_qsfp) &&
2526             hw->phy.multispeed_fiber) {
2527                 /* Set up dual speed SFP+ support */
2528                 mac->setup_link = txgbe_setup_mac_link_multispeed_fiber;
2529                 mac->setup_mac_link = txgbe_setup_mac_link;
2530                 mac->set_rate_select_speed = txgbe_set_hard_rate_select_speed;
2531         } else {
2532                 mac->setup_link = txgbe_setup_mac_link;
2533                 mac->set_rate_select_speed = txgbe_set_hard_rate_select_speed;
2534         }
2535 }
2536
2537 /**
2538  *  txgbe_init_phy_raptor - PHY/SFP specific init
2539  *  @hw: pointer to hardware structure
2540  *
2541  *  Initialize any function pointers that were not able to be
2542  *  set during init_shared_code because the PHY/SFP type was
2543  *  not known.  Perform the SFP init if necessary.
2544  *
2545  **/
2546 s32 txgbe_init_phy_raptor(struct txgbe_hw *hw)
2547 {
2548         struct txgbe_mac_info *mac = &hw->mac;
2549         struct txgbe_phy_info *phy = &hw->phy;
2550         s32 err = 0;
2551
2552         DEBUGFUNC("txgbe_init_phy_raptor");
2553
2554         if ((hw->device_id & 0xFF) == TXGBE_DEV_ID_QSFP) {
2555                 /* Store flag indicating I2C bus access control unit. */
2556                 hw->phy.qsfp_shared_i2c_bus = TRUE;
2557
2558                 /* Initialize access to QSFP+ I2C bus */
2559                 txgbe_flush(hw);
2560         }
2561
2562         /* Identify the PHY or SFP module */
2563         err = phy->identify(hw);
2564         if (err == TXGBE_ERR_SFP_NOT_SUPPORTED)
2565                 goto init_phy_ops_out;
2566
2567         /* Setup function pointers based on detected SFP module and speeds */
2568         txgbe_init_mac_link_ops(hw);
2569
2570         /* If copper media, overwrite with copper function pointers */
2571         if (phy->media_type == txgbe_media_type_copper) {
2572                 mac->setup_link = txgbe_setup_copper_link_raptor;
2573                 mac->get_link_capabilities =
2574                                   txgbe_get_copper_link_capabilities;
2575         }
2576
2577         if (phy->media_type == txgbe_media_type_backplane)
2578                 mac->kr_handle = txgbe_kr_handle;
2579
2580         /* Set necessary function pointers based on PHY type */
2581         switch (hw->phy.type) {
2582         case txgbe_phy_tn:
2583                 phy->setup_link = txgbe_setup_phy_link_tnx;
2584                 phy->check_link = txgbe_check_phy_link_tnx;
2585                 break;
2586         default:
2587                 break;
2588         }
2589
2590 init_phy_ops_out:
2591         return err;
2592 }
2593
2594 s32 txgbe_setup_sfp_modules(struct txgbe_hw *hw)
2595 {
2596         s32 err = 0;
2597
2598         DEBUGFUNC("txgbe_setup_sfp_modules");
2599
2600         if (hw->phy.sfp_type == txgbe_sfp_type_unknown)
2601                 return 0;
2602
2603         txgbe_init_mac_link_ops(hw);
2604
2605         /* PHY config will finish before releasing the semaphore */
2606         err = hw->mac.acquire_swfw_sync(hw, TXGBE_MNGSEM_SWPHY);
2607         if (err != 0)
2608                 return TXGBE_ERR_SWFW_SYNC;
2609
2610         /* Release the semaphore */
2611         hw->mac.release_swfw_sync(hw, TXGBE_MNGSEM_SWPHY);
2612
2613         /* Delay obtaining semaphore again to allow FW access
2614          * prot_autoc_write uses the semaphore too.
2615          */
2616         msec_delay(hw->rom.semaphore_delay);
2617
2618         if (err) {
2619                 DEBUGOUT("sfp module setup not complete\n");
2620                 return TXGBE_ERR_SFP_SETUP_NOT_COMPLETE;
2621         }
2622
2623         return err;
2624 }
2625
2626 /**
2627  *  txgbe_prot_autoc_read_raptor - Hides MAC differences needed for AUTOC read
2628  *  @hw: pointer to hardware structure
2629  *  @locked: Return the if we locked for this read.
2630  *  @value: Value we read from AUTOC
2631  *
2632  *  For this part we need to wrap read-modify-writes with a possible
2633  *  FW/SW lock.  It is assumed this lock will be freed with the next
2634  *  prot_autoc_write_raptor().
2635  */
2636 s32 txgbe_prot_autoc_read_raptor(struct txgbe_hw *hw, bool *locked, u64 *value)
2637 {
2638         s32 err;
2639         bool lock_state = false;
2640
2641          /* If LESM is on then we need to hold the SW/FW semaphore. */
2642         if (txgbe_verify_lesm_fw_enabled_raptor(hw)) {
2643                 err = hw->mac.acquire_swfw_sync(hw,
2644                                         TXGBE_MNGSEM_SWPHY);
2645                 if (err != 0)
2646                         return TXGBE_ERR_SWFW_SYNC;
2647
2648                 lock_state = true;
2649         }
2650
2651         if (locked)
2652                 *locked = lock_state;
2653
2654         *value = txgbe_autoc_read(hw);
2655         return 0;
2656 }
2657
2658 /**
2659  * txgbe_prot_autoc_write_raptor - Hides MAC differences needed for AUTOC write
2660  * @hw: pointer to hardware structure
2661  * @autoc: value to write to AUTOC
2662  * @locked: bool to indicate whether the SW/FW lock was already taken by
2663  *           previous prot_autoc_read_raptor.
2664  *
2665  * This part may need to hold the SW/FW lock around all writes to
2666  * AUTOC. Likewise after a write we need to do a pipeline reset.
2667  */
2668 s32 txgbe_prot_autoc_write_raptor(struct txgbe_hw *hw, bool locked, u64 autoc)
2669 {
2670         int err = 0;
2671
2672         /* Blocked by MNG FW so bail */
2673         if (txgbe_check_reset_blocked(hw))
2674                 goto out;
2675
2676         /* We only need to get the lock if:
2677          *  - We didn't do it already (in the read part of a read-modify-write)
2678          *  - LESM is enabled.
2679          */
2680         if (!locked && txgbe_verify_lesm_fw_enabled_raptor(hw)) {
2681                 err = hw->mac.acquire_swfw_sync(hw,
2682                                         TXGBE_MNGSEM_SWPHY);
2683                 if (err != 0)
2684                         return TXGBE_ERR_SWFW_SYNC;
2685
2686                 locked = true;
2687         }
2688
2689         txgbe_autoc_write(hw, autoc);
2690         err = txgbe_reset_pipeline_raptor(hw);
2691
2692 out:
2693         /* Free the SW/FW semaphore as we either grabbed it here or
2694          * already had it when this function was called.
2695          */
2696         if (locked)
2697                 hw->mac.release_swfw_sync(hw, TXGBE_MNGSEM_SWPHY);
2698
2699         return err;
2700 }
2701
2702 /**
2703  *  txgbe_init_ops_pf - Inits func ptrs and MAC type
2704  *  @hw: pointer to hardware structure
2705  *
2706  *  Initialize the function pointers and assign the MAC type.
2707  *  Does not touch the hardware.
2708  **/
2709 s32 txgbe_init_ops_pf(struct txgbe_hw *hw)
2710 {
2711         struct txgbe_bus_info *bus = &hw->bus;
2712         struct txgbe_mac_info *mac = &hw->mac;
2713         struct txgbe_phy_info *phy = &hw->phy;
2714         struct txgbe_rom_info *rom = &hw->rom;
2715         struct txgbe_mbx_info *mbx = &hw->mbx;
2716
2717         DEBUGFUNC("txgbe_init_ops_pf");
2718
2719         /* BUS */
2720         bus->set_lan_id = txgbe_set_lan_id_multi_port;
2721
2722         /* PHY */
2723         phy->get_media_type = txgbe_get_media_type_raptor;
2724         phy->identify = txgbe_identify_phy;
2725         phy->init = txgbe_init_phy_raptor;
2726         phy->read_reg = txgbe_read_phy_reg;
2727         phy->write_reg = txgbe_write_phy_reg;
2728         phy->read_reg_mdi = txgbe_read_phy_reg_mdi;
2729         phy->write_reg_mdi = txgbe_write_phy_reg_mdi;
2730         phy->setup_link = txgbe_setup_phy_link;
2731         phy->setup_link_speed = txgbe_setup_phy_link_speed;
2732         phy->get_fw_version = txgbe_get_phy_fw_version;
2733         phy->read_i2c_byte = txgbe_read_i2c_byte;
2734         phy->write_i2c_byte = txgbe_write_i2c_byte;
2735         phy->read_i2c_sff8472 = txgbe_read_i2c_sff8472;
2736         phy->read_i2c_eeprom = txgbe_read_i2c_eeprom;
2737         phy->write_i2c_eeprom = txgbe_write_i2c_eeprom;
2738         phy->identify_sfp = txgbe_identify_module;
2739         phy->read_i2c_byte_unlocked = txgbe_read_i2c_byte_unlocked;
2740         phy->write_i2c_byte_unlocked = txgbe_write_i2c_byte_unlocked;
2741         phy->reset = txgbe_reset_phy;
2742
2743         /* MAC */
2744         mac->init_hw = txgbe_init_hw;
2745         mac->start_hw = txgbe_start_hw_raptor;
2746         mac->clear_hw_cntrs = txgbe_clear_hw_cntrs;
2747         mac->enable_rx_dma = txgbe_enable_rx_dma_raptor;
2748         mac->get_mac_addr = txgbe_get_mac_addr;
2749         mac->stop_hw = txgbe_stop_hw;
2750         mac->acquire_swfw_sync = txgbe_acquire_swfw_sync;
2751         mac->release_swfw_sync = txgbe_release_swfw_sync;
2752         mac->reset_hw = txgbe_reset_hw;
2753         mac->update_mc_addr_list = txgbe_update_mc_addr_list;
2754
2755         mac->disable_sec_rx_path = txgbe_disable_sec_rx_path;
2756         mac->enable_sec_rx_path = txgbe_enable_sec_rx_path;
2757         mac->disable_sec_tx_path = txgbe_disable_sec_tx_path;
2758         mac->enable_sec_tx_path = txgbe_enable_sec_tx_path;
2759         mac->get_san_mac_addr = txgbe_get_san_mac_addr;
2760         mac->set_san_mac_addr = txgbe_set_san_mac_addr;
2761         mac->get_device_caps = txgbe_get_device_caps;
2762         mac->get_wwn_prefix = txgbe_get_wwn_prefix;
2763         mac->autoc_read = txgbe_autoc_read;
2764         mac->autoc_write = txgbe_autoc_write;
2765         mac->prot_autoc_read = txgbe_prot_autoc_read_raptor;
2766         mac->prot_autoc_write = txgbe_prot_autoc_write_raptor;
2767
2768         /* RAR, Multicast, VLAN */
2769         mac->set_rar = txgbe_set_rar;
2770         mac->clear_rar = txgbe_clear_rar;
2771         mac->init_rx_addrs = txgbe_init_rx_addrs;
2772         mac->enable_rx = txgbe_enable_rx;
2773         mac->disable_rx = txgbe_disable_rx;
2774         mac->set_vmdq = txgbe_set_vmdq;
2775         mac->clear_vmdq = txgbe_clear_vmdq;
2776         mac->set_vfta = txgbe_set_vfta;
2777         mac->set_vlvf = txgbe_set_vlvf;
2778         mac->clear_vfta = txgbe_clear_vfta;
2779         mac->init_uta_tables = txgbe_init_uta_tables;
2780         mac->setup_sfp = txgbe_setup_sfp_modules;
2781         mac->set_mac_anti_spoofing = txgbe_set_mac_anti_spoofing;
2782         mac->set_ethertype_anti_spoofing = txgbe_set_ethertype_anti_spoofing;
2783
2784         /* Flow Control */
2785         mac->fc_enable = txgbe_fc_enable;
2786         mac->setup_fc = txgbe_setup_fc;
2787         mac->fc_autoneg = txgbe_fc_autoneg;
2788
2789         /* Link */
2790         mac->get_link_capabilities = txgbe_get_link_capabilities_raptor;
2791         mac->check_link = txgbe_check_mac_link;
2792         mac->setup_pba = txgbe_set_pba;
2793
2794         /* Manageability interface */
2795         mac->set_fw_drv_ver = txgbe_hic_set_drv_ver;
2796         mac->get_thermal_sensor_data = txgbe_get_thermal_sensor_data;
2797         mac->init_thermal_sensor_thresh = txgbe_init_thermal_sensor_thresh;
2798
2799         mbx->init_params = txgbe_init_mbx_params_pf;
2800         mbx->read = txgbe_read_mbx_pf;
2801         mbx->write = txgbe_write_mbx_pf;
2802         mbx->check_for_msg = txgbe_check_for_msg_pf;
2803         mbx->check_for_ack = txgbe_check_for_ack_pf;
2804         mbx->check_for_rst = txgbe_check_for_rst_pf;
2805
2806         /* EEPROM */
2807         rom->init_params = txgbe_init_eeprom_params;
2808         rom->read16 = txgbe_ee_read16;
2809         rom->readw_buffer = txgbe_ee_readw_buffer;
2810         rom->readw_sw = txgbe_ee_readw_sw;
2811         rom->read32 = txgbe_ee_read32;
2812         rom->write16 = txgbe_ee_write16;
2813         rom->writew_buffer = txgbe_ee_writew_buffer;
2814         rom->writew_sw = txgbe_ee_writew_sw;
2815         rom->write32 = txgbe_ee_write32;
2816         rom->validate_checksum = txgbe_validate_eeprom_checksum;
2817         rom->update_checksum = txgbe_update_eeprom_checksum;
2818         rom->calc_checksum = txgbe_calc_eeprom_checksum;
2819
2820         mac->mcft_size          = TXGBE_RAPTOR_MC_TBL_SIZE;
2821         mac->vft_size           = TXGBE_RAPTOR_VFT_TBL_SIZE;
2822         mac->num_rar_entries    = TXGBE_RAPTOR_RAR_ENTRIES;
2823         mac->rx_pb_size         = TXGBE_RAPTOR_RX_PB_SIZE;
2824         mac->max_rx_queues      = TXGBE_RAPTOR_MAX_RX_QUEUES;
2825         mac->max_tx_queues      = TXGBE_RAPTOR_MAX_TX_QUEUES;
2826
2827         return 0;
2828 }
2829
2830 /**
2831  *  txgbe_get_link_capabilities_raptor - Determines link capabilities
2832  *  @hw: pointer to hardware structure
2833  *  @speed: pointer to link speed
2834  *  @autoneg: true when autoneg or autotry is enabled
2835  *
2836  *  Determines the link capabilities by reading the AUTOC register.
2837  **/
2838 s32 txgbe_get_link_capabilities_raptor(struct txgbe_hw *hw,
2839                                       u32 *speed,
2840                                       bool *autoneg)
2841 {
2842         s32 status = 0;
2843         u32 autoc = 0;
2844
2845         DEBUGFUNC("txgbe_get_link_capabilities_raptor");
2846
2847         /* Check if 1G SFP module. */
2848         if (hw->phy.sfp_type == txgbe_sfp_type_1g_cu_core0 ||
2849             hw->phy.sfp_type == txgbe_sfp_type_1g_cu_core1 ||
2850             hw->phy.sfp_type == txgbe_sfp_type_1g_lx_core0 ||
2851             hw->phy.sfp_type == txgbe_sfp_type_1g_lx_core1 ||
2852             hw->phy.sfp_type == txgbe_sfp_type_1g_sx_core0 ||
2853             hw->phy.sfp_type == txgbe_sfp_type_1g_sx_core1) {
2854                 *speed = TXGBE_LINK_SPEED_1GB_FULL;
2855                 *autoneg = true;
2856                 return 0;
2857         }
2858
2859         /*
2860          * Determine link capabilities based on the stored value of AUTOC,
2861          * which represents EEPROM defaults.  If AUTOC value has not
2862          * been stored, use the current register values.
2863          */
2864         if (hw->mac.orig_link_settings_stored)
2865                 autoc = hw->mac.orig_autoc;
2866         else
2867                 autoc = hw->mac.autoc_read(hw);
2868
2869         switch (autoc & TXGBE_AUTOC_LMS_MASK) {
2870         case TXGBE_AUTOC_LMS_1G_LINK_NO_AN:
2871                 *speed = TXGBE_LINK_SPEED_1GB_FULL;
2872                 *autoneg = false;
2873                 break;
2874
2875         case TXGBE_AUTOC_LMS_10G_LINK_NO_AN:
2876                 *speed = TXGBE_LINK_SPEED_10GB_FULL;
2877                 *autoneg = false;
2878                 break;
2879
2880         case TXGBE_AUTOC_LMS_1G_AN:
2881                 *speed = TXGBE_LINK_SPEED_1GB_FULL;
2882                 *autoneg = true;
2883                 break;
2884
2885         case TXGBE_AUTOC_LMS_10G:
2886                 *speed = TXGBE_LINK_SPEED_10GB_FULL;
2887                 *autoneg = false;
2888                 break;
2889
2890         case TXGBE_AUTOC_LMS_KX4_KX_KR:
2891         case TXGBE_AUTOC_LMS_KX4_KX_KR_1G_AN:
2892                 *speed = TXGBE_LINK_SPEED_UNKNOWN;
2893                 if (autoc & TXGBE_AUTOC_KR_SUPP)
2894                         *speed |= TXGBE_LINK_SPEED_10GB_FULL;
2895                 if (autoc & TXGBE_AUTOC_KX4_SUPP)
2896                         *speed |= TXGBE_LINK_SPEED_10GB_FULL;
2897                 if (autoc & TXGBE_AUTOC_KX_SUPP)
2898                         *speed |= TXGBE_LINK_SPEED_1GB_FULL;
2899                 *autoneg = true;
2900                 break;
2901
2902         case TXGBE_AUTOC_LMS_KX4_KX_KR_SGMII:
2903                 *speed = TXGBE_LINK_SPEED_100M_FULL;
2904                 if (autoc & TXGBE_AUTOC_KR_SUPP)
2905                         *speed |= TXGBE_LINK_SPEED_10GB_FULL;
2906                 if (autoc & TXGBE_AUTOC_KX4_SUPP)
2907                         *speed |= TXGBE_LINK_SPEED_10GB_FULL;
2908                 if (autoc & TXGBE_AUTOC_KX_SUPP)
2909                         *speed |= TXGBE_LINK_SPEED_1GB_FULL;
2910                 *autoneg = true;
2911                 break;
2912
2913         case TXGBE_AUTOC_LMS_SGMII_1G_100M:
2914                 *speed = TXGBE_LINK_SPEED_1GB_FULL |
2915                          TXGBE_LINK_SPEED_100M_FULL |
2916                          TXGBE_LINK_SPEED_10M_FULL;
2917                 *autoneg = false;
2918                 break;
2919
2920         default:
2921                 return TXGBE_ERR_LINK_SETUP;
2922         }
2923
2924         if (hw->phy.multispeed_fiber) {
2925                 *speed |= TXGBE_LINK_SPEED_10GB_FULL |
2926                           TXGBE_LINK_SPEED_1GB_FULL;
2927
2928                 /* QSFP must not enable full auto-negotiation
2929                  * Limited autoneg is enabled at 1G
2930                  */
2931                 if (hw->phy.media_type == txgbe_media_type_fiber_qsfp)
2932                         *autoneg = false;
2933                 else
2934                         *autoneg = true;
2935         }
2936
2937         return status;
2938 }
2939
2940 /**
2941  *  txgbe_get_media_type_raptor - Get media type
2942  *  @hw: pointer to hardware structure
2943  *
2944  *  Returns the media type (fiber, copper, backplane)
2945  **/
2946 u32 txgbe_get_media_type_raptor(struct txgbe_hw *hw)
2947 {
2948         u32 media_type;
2949
2950         DEBUGFUNC("txgbe_get_media_type_raptor");
2951
2952         /* Detect if there is a copper PHY attached. */
2953         switch (hw->phy.type) {
2954         case txgbe_phy_cu_unknown:
2955         case txgbe_phy_tn:
2956                 media_type = txgbe_media_type_copper;
2957                 return media_type;
2958         default:
2959                 break;
2960         }
2961
2962         switch (hw->subsystem_device_id & 0xFF) {
2963         case TXGBE_DEV_ID_KR_KX_KX4:
2964         case TXGBE_DEV_ID_MAC_SGMII:
2965         case TXGBE_DEV_ID_MAC_XAUI:
2966                 /* Default device ID is mezzanine card KX/KX4 */
2967                 media_type = txgbe_media_type_backplane;
2968                 break;
2969         case TXGBE_DEV_ID_SFP:
2970                 media_type = txgbe_media_type_fiber;
2971                 break;
2972         case TXGBE_DEV_ID_QSFP:
2973                 media_type = txgbe_media_type_fiber_qsfp;
2974                 break;
2975         case TXGBE_DEV_ID_XAUI:
2976         case TXGBE_DEV_ID_SGMII:
2977                 media_type = txgbe_media_type_copper;
2978                 break;
2979         case TXGBE_DEV_ID_SFI_XAUI:
2980                 if (hw->bus.lan_id == 0)
2981                         media_type = txgbe_media_type_fiber;
2982                 else
2983                         media_type = txgbe_media_type_copper;
2984                 break;
2985         default:
2986                 media_type = txgbe_media_type_unknown;
2987                 break;
2988         }
2989
2990         return media_type;
2991 }
2992
2993 /**
2994  *  txgbe_start_mac_link_raptor - Setup MAC link settings
2995  *  @hw: pointer to hardware structure
2996  *  @autoneg_wait_to_complete: true when waiting for completion is needed
2997  *
2998  *  Configures link settings based on values in the txgbe_hw struct.
2999  *  Restarts the link.  Performs autonegotiation if needed.
3000  **/
3001 s32 txgbe_start_mac_link_raptor(struct txgbe_hw *hw,
3002                                bool autoneg_wait_to_complete)
3003 {
3004         s32 status = 0;
3005         bool got_lock = false;
3006
3007         DEBUGFUNC("txgbe_start_mac_link_raptor");
3008
3009         UNREFERENCED_PARAMETER(autoneg_wait_to_complete);
3010
3011         /*  reset_pipeline requires us to hold this lock as it writes to
3012          *  AUTOC.
3013          */
3014         if (txgbe_verify_lesm_fw_enabled_raptor(hw)) {
3015                 status = hw->mac.acquire_swfw_sync(hw, TXGBE_MNGSEM_SWPHY);
3016                 if (status != 0)
3017                         goto out;
3018
3019                 got_lock = true;
3020         }
3021
3022         /* Restart link */
3023         txgbe_reset_pipeline_raptor(hw);
3024
3025         if (got_lock)
3026                 hw->mac.release_swfw_sync(hw, TXGBE_MNGSEM_SWPHY);
3027
3028         /* Add delay to filter out noises during initial link setup */
3029         msec_delay(50);
3030
3031 out:
3032         return status;
3033 }
3034
3035 /**
3036  *  txgbe_disable_tx_laser_multispeed_fiber - Disable Tx laser
3037  *  @hw: pointer to hardware structure
3038  *
3039  *  The base drivers may require better control over SFP+ module
3040  *  PHY states.  This includes selectively shutting down the Tx
3041  *  laser on the PHY, effectively halting physical link.
3042  **/
3043 void txgbe_disable_tx_laser_multispeed_fiber(struct txgbe_hw *hw)
3044 {
3045         u32 esdp_reg = rd32(hw, TXGBE_GPIODATA);
3046
3047         /* Blocked by MNG FW so bail */
3048         if (txgbe_check_reset_blocked(hw))
3049                 return;
3050
3051         /* Disable Tx laser; allow 100us to go dark per spec */
3052         esdp_reg |= (TXGBE_GPIOBIT_0 | TXGBE_GPIOBIT_1);
3053         wr32(hw, TXGBE_GPIODATA, esdp_reg);
3054         txgbe_flush(hw);
3055         usec_delay(100);
3056 }
3057
3058 /**
3059  *  txgbe_enable_tx_laser_multispeed_fiber - Enable Tx laser
3060  *  @hw: pointer to hardware structure
3061  *
3062  *  The base drivers may require better control over SFP+ module
3063  *  PHY states.  This includes selectively turning on the Tx
3064  *  laser on the PHY, effectively starting physical link.
3065  **/
3066 void txgbe_enable_tx_laser_multispeed_fiber(struct txgbe_hw *hw)
3067 {
3068         u32 esdp_reg = rd32(hw, TXGBE_GPIODATA);
3069
3070         /* Enable Tx laser; allow 100ms to light up */
3071         esdp_reg &= ~(TXGBE_GPIOBIT_0 | TXGBE_GPIOBIT_1);
3072         wr32(hw, TXGBE_GPIODATA, esdp_reg);
3073         txgbe_flush(hw);
3074         msec_delay(100);
3075 }
3076
3077 /**
3078  *  txgbe_flap_tx_laser_multispeed_fiber - Flap Tx laser
3079  *  @hw: pointer to hardware structure
3080  *
3081  *  When the driver changes the link speeds that it can support,
3082  *  it sets autotry_restart to true to indicate that we need to
3083  *  initiate a new autotry session with the link partner.  To do
3084  *  so, we set the speed then disable and re-enable the Tx laser, to
3085  *  alert the link partner that it also needs to restart autotry on its
3086  *  end.  This is consistent with true clause 37 autoneg, which also
3087  *  involves a loss of signal.
3088  **/
3089 void txgbe_flap_tx_laser_multispeed_fiber(struct txgbe_hw *hw)
3090 {
3091         DEBUGFUNC("txgbe_flap_tx_laser_multispeed_fiber");
3092
3093         /* Blocked by MNG FW so bail */
3094         if (txgbe_check_reset_blocked(hw))
3095                 return;
3096
3097         if (hw->mac.autotry_restart) {
3098                 txgbe_disable_tx_laser_multispeed_fiber(hw);
3099                 txgbe_enable_tx_laser_multispeed_fiber(hw);
3100                 hw->mac.autotry_restart = false;
3101         }
3102 }
3103
3104 /**
3105  *  txgbe_set_hard_rate_select_speed - Set module link speed
3106  *  @hw: pointer to hardware structure
3107  *  @speed: link speed to set
3108  *
3109  *  Set module link speed via RS0/RS1 rate select pins.
3110  */
3111 void txgbe_set_hard_rate_select_speed(struct txgbe_hw *hw,
3112                                         u32 speed)
3113 {
3114         u32 esdp_reg = rd32(hw, TXGBE_GPIODATA);
3115
3116         switch (speed) {
3117         case TXGBE_LINK_SPEED_10GB_FULL:
3118                 esdp_reg |= (TXGBE_GPIOBIT_4 | TXGBE_GPIOBIT_5);
3119                 break;
3120         case TXGBE_LINK_SPEED_1GB_FULL:
3121                 esdp_reg &= ~(TXGBE_GPIOBIT_4 | TXGBE_GPIOBIT_5);
3122                 break;
3123         default:
3124                 DEBUGOUT("Invalid fixed module speed\n");
3125                 return;
3126         }
3127
3128         wr32(hw, TXGBE_GPIODATA, esdp_reg);
3129         txgbe_flush(hw);
3130 }
3131
3132 /**
3133  *  txgbe_setup_mac_link_smartspeed - Set MAC link speed using SmartSpeed
3134  *  @hw: pointer to hardware structure
3135  *  @speed: new link speed
3136  *  @autoneg_wait_to_complete: true when waiting for completion is needed
3137  *
3138  *  Implements the Intel SmartSpeed algorithm.
3139  **/
3140 s32 txgbe_setup_mac_link_smartspeed(struct txgbe_hw *hw,
3141                                     u32 speed,
3142                                     bool autoneg_wait_to_complete)
3143 {
3144         s32 status = 0;
3145         u32 link_speed = TXGBE_LINK_SPEED_UNKNOWN;
3146         s32 i, j;
3147         bool link_up = false;
3148         u32 autoc_reg = rd32_epcs(hw, SR_AN_MMD_ADV_REG1);
3149
3150         DEBUGFUNC("txgbe_setup_mac_link_smartspeed");
3151
3152          /* Set autoneg_advertised value based on input link speed */
3153         hw->phy.autoneg_advertised = 0;
3154
3155         if (speed & TXGBE_LINK_SPEED_10GB_FULL)
3156                 hw->phy.autoneg_advertised |= TXGBE_LINK_SPEED_10GB_FULL;
3157
3158         if (speed & TXGBE_LINK_SPEED_1GB_FULL)
3159                 hw->phy.autoneg_advertised |= TXGBE_LINK_SPEED_1GB_FULL;
3160
3161         if (speed & TXGBE_LINK_SPEED_100M_FULL)
3162                 hw->phy.autoneg_advertised |= TXGBE_LINK_SPEED_100M_FULL;
3163
3164         /*
3165          * Implement Intel SmartSpeed algorithm.  SmartSpeed will reduce the
3166          * autoneg advertisement if link is unable to be established at the
3167          * highest negotiated rate.  This can sometimes happen due to integrity
3168          * issues with the physical media connection.
3169          */
3170
3171         /* First, try to get link with full advertisement */
3172         hw->phy.smart_speed_active = false;
3173         for (j = 0; j < TXGBE_SMARTSPEED_MAX_RETRIES; j++) {
3174                 status = txgbe_setup_mac_link(hw, speed,
3175                                                     autoneg_wait_to_complete);
3176                 if (status != 0)
3177                         goto out;
3178
3179                 /*
3180                  * Wait for the controller to acquire link.  Per IEEE 802.3ap,
3181                  * Section 73.10.2, we may have to wait up to 500ms if KR is
3182                  * attempted, or 200ms if KX/KX4/BX/BX4 is attempted, per
3183                  * Table 9 in the AN MAS.
3184                  */
3185                 for (i = 0; i < 5; i++) {
3186                         msec_delay(100);
3187
3188                         /* If we have link, just jump out */
3189                         status = hw->mac.check_link(hw, &link_speed, &link_up,
3190                                                   false);
3191                         if (status != 0)
3192                                 goto out;
3193
3194                         if (link_up)
3195                                 goto out;
3196                 }
3197         }
3198
3199         /*
3200          * We didn't get link.  If we advertised KR plus one of KX4/KX
3201          * (or BX4/BX), then disable KR and try again.
3202          */
3203         if (((autoc_reg & TXGBE_AUTOC_KR_SUPP) == 0) ||
3204             ((autoc_reg & TXGBE_AUTOC_KX_SUPP) == 0 &&
3205              (autoc_reg & TXGBE_AUTOC_KX4_SUPP) == 0))
3206                 goto out;
3207
3208         /* Turn SmartSpeed on to disable KR support */
3209         hw->phy.smart_speed_active = true;
3210         status = txgbe_setup_mac_link(hw, speed,
3211                                             autoneg_wait_to_complete);
3212         if (status != 0)
3213                 goto out;
3214
3215         /*
3216          * Wait for the controller to acquire link.  600ms will allow for
3217          * the AN link_fail_inhibit_timer as well for multiple cycles of
3218          * parallel detect, both 10g and 1g. This allows for the maximum
3219          * connect attempts as defined in the AN MAS table 73-7.
3220          */
3221         for (i = 0; i < 6; i++) {
3222                 msec_delay(100);
3223
3224                 /* If we have link, just jump out */
3225                 status = hw->mac.check_link(hw, &link_speed, &link_up, false);
3226                 if (status != 0)
3227                         goto out;
3228
3229                 if (link_up)
3230                         goto out;
3231         }
3232
3233         /* We didn't get link.  Turn SmartSpeed back off. */
3234         hw->phy.smart_speed_active = false;
3235         status = txgbe_setup_mac_link(hw, speed,
3236                                             autoneg_wait_to_complete);
3237
3238 out:
3239         if (link_up && link_speed == TXGBE_LINK_SPEED_1GB_FULL)
3240                 DEBUGOUT("Smartspeed has downgraded the link speed "
3241                 "from the maximum advertised\n");
3242         return status;
3243 }
3244
3245 /**
3246  *  txgbe_setup_mac_link - Set MAC link speed
3247  *  @hw: pointer to hardware structure
3248  *  @speed: new link speed
3249  *  @autoneg_wait_to_complete: true when waiting for completion is needed
3250  *
3251  *  Set the link speed in the AUTOC register and restarts link.
3252  **/
3253 s32 txgbe_setup_mac_link(struct txgbe_hw *hw,
3254                                u32 speed,
3255                                bool autoneg_wait_to_complete)
3256 {
3257         bool autoneg = false;
3258         s32 status = 0;
3259
3260         u64 autoc = hw->mac.autoc_read(hw);
3261         u64 pma_pmd_10gs = autoc & TXGBE_AUTOC_10GS_PMA_PMD_MASK;
3262         u64 pma_pmd_1g = autoc & TXGBE_AUTOC_1G_PMA_PMD_MASK;
3263         u64 link_mode = autoc & TXGBE_AUTOC_LMS_MASK;
3264         u64 orig_autoc = 0;
3265         u32 link_capabilities = TXGBE_LINK_SPEED_UNKNOWN;
3266
3267         DEBUGFUNC("txgbe_setup_mac_link");
3268         UNREFERENCED_PARAMETER(autoneg_wait_to_complete);
3269
3270         /* Check to see if speed passed in is supported. */
3271         status = hw->mac.get_link_capabilities(hw,
3272                         &link_capabilities, &autoneg);
3273         if (status)
3274                 return status;
3275
3276         speed &= link_capabilities;
3277         if (speed == TXGBE_LINK_SPEED_UNKNOWN)
3278                 return TXGBE_ERR_LINK_SETUP;
3279
3280         /* Use stored value (EEPROM defaults) of AUTOC to find KR/KX4 support*/
3281         if (hw->mac.orig_link_settings_stored)
3282                 orig_autoc = hw->mac.orig_autoc;
3283         else
3284                 orig_autoc = autoc;
3285
3286         link_mode = autoc & TXGBE_AUTOC_LMS_MASK;
3287         pma_pmd_1g = autoc & TXGBE_AUTOC_1G_PMA_PMD_MASK;
3288
3289         if (link_mode == TXGBE_AUTOC_LMS_KX4_KX_KR ||
3290             link_mode == TXGBE_AUTOC_LMS_KX4_KX_KR_1G_AN ||
3291             link_mode == TXGBE_AUTOC_LMS_KX4_KX_KR_SGMII) {
3292                 /* Set KX4/KX/KR support according to speed requested */
3293                 autoc &= ~(TXGBE_AUTOC_KX_SUPP |
3294                            TXGBE_AUTOC_KX4_SUPP |
3295                            TXGBE_AUTOC_KR_SUPP);
3296                 if (speed & TXGBE_LINK_SPEED_10GB_FULL) {
3297                         if (orig_autoc & TXGBE_AUTOC_KX4_SUPP)
3298                                 autoc |= TXGBE_AUTOC_KX4_SUPP;
3299                         if (orig_autoc & TXGBE_AUTOC_KR_SUPP)
3300                                 autoc |= TXGBE_AUTOC_KR_SUPP;
3301                 }
3302                 if (speed & TXGBE_LINK_SPEED_1GB_FULL)
3303                         autoc |= TXGBE_AUTOC_KX_SUPP;
3304         } else if ((pma_pmd_1g == TXGBE_AUTOC_1G_SFI) &&
3305                    (link_mode == TXGBE_AUTOC_LMS_1G_LINK_NO_AN ||
3306                     link_mode == TXGBE_AUTOC_LMS_1G_AN)) {
3307                 /* Switch from 1G SFI to 10G SFI if requested */
3308                 if (speed == TXGBE_LINK_SPEED_10GB_FULL &&
3309                     pma_pmd_10gs == TXGBE_AUTOC_10GS_SFI) {
3310                         autoc &= ~TXGBE_AUTOC_LMS_MASK;
3311                         autoc |= TXGBE_AUTOC_LMS_10G;
3312                 }
3313         } else if ((pma_pmd_10gs == TXGBE_AUTOC_10GS_SFI) &&
3314                    (link_mode == TXGBE_AUTOC_LMS_10G)) {
3315                 /* Switch from 10G SFI to 1G SFI if requested */
3316                 if (speed == TXGBE_LINK_SPEED_1GB_FULL &&
3317                     pma_pmd_1g == TXGBE_AUTOC_1G_SFI) {
3318                         autoc &= ~TXGBE_AUTOC_LMS_MASK;
3319                         if (autoneg || hw->phy.type == txgbe_phy_qsfp_intel)
3320                                 autoc |= TXGBE_AUTOC_LMS_1G_AN;
3321                         else
3322                                 autoc |= TXGBE_AUTOC_LMS_1G_LINK_NO_AN;
3323                 }
3324         }
3325
3326         autoc &= ~TXGBE_AUTOC_SPEED_MASK;
3327         autoc |= TXGBE_AUTOC_SPEED(speed);
3328         autoc &= ~TXGBE_AUTOC_AUTONEG;
3329         autoc |= (autoneg ? TXGBE_AUTOC_AUTONEG : 0);
3330
3331         /* Restart link */
3332         hw->mac.autoc_write(hw, autoc);
3333
3334         /* Add delay to filter out noises during initial link setup */
3335         msec_delay(50);
3336
3337         return status;
3338 }
3339
3340 /**
3341  *  txgbe_setup_copper_link_raptor - Set the PHY autoneg advertised field
3342  *  @hw: pointer to hardware structure
3343  *  @speed: new link speed
3344  *  @autoneg_wait_to_complete: true if waiting is needed to complete
3345  *
3346  *  Restarts link on PHY and MAC based on settings passed in.
3347  **/
3348 static s32 txgbe_setup_copper_link_raptor(struct txgbe_hw *hw,
3349                                          u32 speed,
3350                                          bool autoneg_wait_to_complete)
3351 {
3352         s32 status;
3353
3354         DEBUGFUNC("txgbe_setup_copper_link_raptor");
3355
3356         /* Setup the PHY according to input speed */
3357         status = hw->phy.setup_link_speed(hw, speed,
3358                                               autoneg_wait_to_complete);
3359         /* Set up MAC */
3360         txgbe_start_mac_link_raptor(hw, autoneg_wait_to_complete);
3361
3362         return status;
3363 }
3364
3365 static int
3366 txgbe_check_flash_load(struct txgbe_hw *hw, u32 check_bit)
3367 {
3368         u32 reg = 0;
3369         u32 i;
3370         int err = 0;
3371         /* if there's flash existing */
3372         if (!(rd32(hw, TXGBE_SPISTAT) & TXGBE_SPISTAT_BPFLASH)) {
3373                 /* wait hw load flash done */
3374                 for (i = 0; i < 10; i++) {
3375                         reg = rd32(hw, TXGBE_ILDRSTAT);
3376                         if (!(reg & check_bit)) {
3377                                 /* done */
3378                                 break;
3379                         }
3380                         msleep(100);
3381                 }
3382                 if (i == 10)
3383                         err = TXGBE_ERR_FLASH_LOADING_FAILED;
3384         }
3385         return err;
3386 }
3387
3388 static void
3389 txgbe_reset_misc(struct txgbe_hw *hw)
3390 {
3391         int i;
3392         u32 value;
3393
3394         wr32(hw, TXGBE_ISBADDRL, hw->isb_dma & 0x00000000FFFFFFFF);
3395         wr32(hw, TXGBE_ISBADDRH, hw->isb_dma >> 32);
3396
3397         value = rd32_epcs(hw, SR_XS_PCS_CTRL2);
3398         if ((value & 0x3) != SR_PCS_CTRL2_TYPE_SEL_X)
3399                 hw->link_status = TXGBE_LINK_STATUS_NONE;
3400
3401         /* receive packets that size > 2048 */
3402         wr32m(hw, TXGBE_MACRXCFG,
3403                 TXGBE_MACRXCFG_JUMBO, TXGBE_MACRXCFG_JUMBO);
3404
3405         wr32m(hw, TXGBE_FRMSZ, TXGBE_FRMSZ_MAX_MASK,
3406                 TXGBE_FRMSZ_MAX(TXGBE_FRAME_SIZE_DFT));
3407
3408         /* clear counters on read */
3409         wr32m(hw, TXGBE_MACCNTCTL,
3410                 TXGBE_MACCNTCTL_RC, TXGBE_MACCNTCTL_RC);
3411
3412         wr32m(hw, TXGBE_RXFCCFG,
3413                 TXGBE_RXFCCFG_FC, TXGBE_RXFCCFG_FC);
3414         wr32m(hw, TXGBE_TXFCCFG,
3415                 TXGBE_TXFCCFG_FC, TXGBE_TXFCCFG_FC);
3416
3417         wr32m(hw, TXGBE_MACRXFLT,
3418                 TXGBE_MACRXFLT_PROMISC, TXGBE_MACRXFLT_PROMISC);
3419
3420         wr32m(hw, TXGBE_RSTSTAT,
3421                 TXGBE_RSTSTAT_TMRINIT_MASK, TXGBE_RSTSTAT_TMRINIT(30));
3422
3423         /* errata 4: initialize mng flex tbl and wakeup flex tbl*/
3424         wr32(hw, TXGBE_MNGFLEXSEL, 0);
3425         for (i = 0; i < 16; i++) {
3426                 wr32(hw, TXGBE_MNGFLEXDWL(i), 0);
3427                 wr32(hw, TXGBE_MNGFLEXDWH(i), 0);
3428                 wr32(hw, TXGBE_MNGFLEXMSK(i), 0);
3429         }
3430         wr32(hw, TXGBE_LANFLEXSEL, 0);
3431         for (i = 0; i < 16; i++) {
3432                 wr32(hw, TXGBE_LANFLEXDWL(i), 0);
3433                 wr32(hw, TXGBE_LANFLEXDWH(i), 0);
3434                 wr32(hw, TXGBE_LANFLEXMSK(i), 0);
3435         }
3436
3437         /* set pause frame dst mac addr */
3438         wr32(hw, TXGBE_RXPBPFCDMACL, 0xC2000001);
3439         wr32(hw, TXGBE_RXPBPFCDMACH, 0x0180);
3440
3441         hw->mac.init_thermal_sensor_thresh(hw);
3442
3443         /* enable mac transmitter */
3444         wr32m(hw, TXGBE_MACTXCFG, TXGBE_MACTXCFG_TXE, TXGBE_MACTXCFG_TXE);
3445
3446         hw->mac.autoc = hw->mac.orig_autoc;
3447         for (i = 0; i < 4; i++)
3448                 wr32m(hw, TXGBE_IVAR(i), 0x80808080, 0);
3449 }
3450
3451 /**
3452  *  txgbe_reset_hw - Perform hardware reset
3453  *  @hw: pointer to hardware structure
3454  *
3455  *  Resets the hardware by resetting the transmit and receive units, masks
3456  *  and clears all interrupts, perform a PHY reset, and perform a link (MAC)
3457  *  reset.
3458  **/
3459 s32 txgbe_reset_hw(struct txgbe_hw *hw)
3460 {
3461         s32 status;
3462         u32 autoc;
3463
3464         DEBUGFUNC("txgbe_reset_hw");
3465
3466         /* Call adapter stop to disable tx/rx and clear interrupts */
3467         status = hw->mac.stop_hw(hw);
3468         if (status != 0)
3469                 return status;
3470
3471         /* flush pending Tx transactions */
3472         txgbe_clear_tx_pending(hw);
3473
3474         /* Identify PHY and related function pointers */
3475         status = hw->phy.init(hw);
3476         if (status == TXGBE_ERR_SFP_NOT_SUPPORTED)
3477                 return status;
3478
3479         /* Setup SFP module if there is one present. */
3480         if (hw->phy.sfp_setup_needed) {
3481                 status = hw->mac.setup_sfp(hw);
3482                 hw->phy.sfp_setup_needed = false;
3483         }
3484         if (status == TXGBE_ERR_SFP_NOT_SUPPORTED)
3485                 return status;
3486
3487         /* Reset PHY */
3488         if (!hw->phy.reset_disable)
3489                 hw->phy.reset(hw);
3490
3491         /* remember AUTOC from before we reset */
3492         autoc = hw->mac.autoc_read(hw);
3493
3494 mac_reset_top:
3495         /*
3496          * Issue global reset to the MAC.  Needs to be SW reset if link is up.
3497          * If link reset is used when link is up, it might reset the PHY when
3498          * mng is using it.  If link is down or the flag to force full link
3499          * reset is set, then perform link reset.
3500          */
3501         if (txgbe_mng_present(hw)) {
3502                 txgbe_hic_reset(hw);
3503         } else {
3504                 wr32(hw, TXGBE_RST, TXGBE_RST_LAN(hw->bus.lan_id));
3505                 txgbe_flush(hw);
3506         }
3507         usec_delay(10);
3508
3509         txgbe_reset_misc(hw);
3510
3511         if (hw->bus.lan_id == 0) {
3512                 status = txgbe_check_flash_load(hw,
3513                                 TXGBE_ILDRSTAT_SWRST_LAN0);
3514         } else {
3515                 status = txgbe_check_flash_load(hw,
3516                                 TXGBE_ILDRSTAT_SWRST_LAN1);
3517         }
3518         if (status != 0)
3519                 return status;
3520
3521         msec_delay(50);
3522
3523         /*
3524          * Double resets are required for recovery from certain error
3525          * conditions.  Between resets, it is necessary to stall to
3526          * allow time for any pending HW events to complete.
3527          */
3528         if (hw->mac.flags & TXGBE_FLAGS_DOUBLE_RESET_REQUIRED) {
3529                 hw->mac.flags &= ~TXGBE_FLAGS_DOUBLE_RESET_REQUIRED;
3530                 goto mac_reset_top;
3531         }
3532
3533         /*
3534          * Store the original AUTOC/AUTOC2 values if they have not been
3535          * stored off yet.  Otherwise restore the stored original
3536          * values since the reset operation sets back to defaults.
3537          */
3538         if (!hw->mac.orig_link_settings_stored) {
3539                 hw->mac.orig_autoc = hw->mac.autoc_read(hw);
3540                 hw->mac.orig_link_settings_stored = true;
3541         } else {
3542                 hw->mac.orig_autoc = autoc;
3543         }
3544
3545         /* Store the permanent mac address */
3546         hw->mac.get_mac_addr(hw, hw->mac.perm_addr);
3547
3548         /*
3549          * Store MAC address from RAR0, clear receive address registers, and
3550          * clear the multicast table.  Also reset num_rar_entries to 128,
3551          * since we modify this value when programming the SAN MAC address.
3552          */
3553         hw->mac.num_rar_entries = 128;
3554         hw->mac.init_rx_addrs(hw);
3555
3556         /* Store the permanent SAN mac address */
3557         hw->mac.get_san_mac_addr(hw, hw->mac.san_addr);
3558
3559         /* Add the SAN MAC address to the RAR only if it's a valid address */
3560         if (txgbe_validate_mac_addr(hw->mac.san_addr) == 0) {
3561                 /* Save the SAN MAC RAR index */
3562                 hw->mac.san_mac_rar_index = hw->mac.num_rar_entries - 1;
3563
3564                 hw->mac.set_rar(hw, hw->mac.san_mac_rar_index,
3565                                     hw->mac.san_addr, 0, true);
3566
3567                 /* clear VMDq pool/queue selection for this RAR */
3568                 hw->mac.clear_vmdq(hw, hw->mac.san_mac_rar_index,
3569                                        BIT_MASK32);
3570
3571                 /* Reserve the last RAR for the SAN MAC address */
3572                 hw->mac.num_rar_entries--;
3573         }
3574
3575         /* Store the alternative WWNN/WWPN prefix */
3576         hw->mac.get_wwn_prefix(hw, &hw->mac.wwnn_prefix,
3577                                    &hw->mac.wwpn_prefix);
3578
3579         return status;
3580 }
3581
3582 /**
3583  * txgbe_fdir_check_cmd_complete - poll to check whether FDIRPICMD is complete
3584  * @hw: pointer to hardware structure
3585  * @fdircmd: current value of FDIRCMD register
3586  */
3587 static s32 txgbe_fdir_check_cmd_complete(struct txgbe_hw *hw, u32 *fdircmd)
3588 {
3589         int i;
3590
3591         for (i = 0; i < TXGBE_FDIRCMD_CMD_POLL; i++) {
3592                 *fdircmd = rd32(hw, TXGBE_FDIRPICMD);
3593                 if (!(*fdircmd & TXGBE_FDIRPICMD_OP_MASK))
3594                         return 0;
3595                 usec_delay(10);
3596         }
3597
3598         return TXGBE_ERR_FDIR_CMD_INCOMPLETE;
3599 }
3600
3601 /**
3602  *  txgbe_reinit_fdir_tables - Reinitialize Flow Director tables.
3603  *  @hw: pointer to hardware structure
3604  **/
3605 s32 txgbe_reinit_fdir_tables(struct txgbe_hw *hw)
3606 {
3607         s32 err;
3608         int i;
3609         u32 fdirctrl = rd32(hw, TXGBE_FDIRCTL);
3610         u32 fdircmd;
3611         fdirctrl &= ~TXGBE_FDIRCTL_INITDONE;
3612
3613         DEBUGFUNC("txgbe_reinit_fdir_tables");
3614
3615         /*
3616          * Before starting reinitialization process,
3617          * FDIRPICMD.OP must be zero.
3618          */
3619         err = txgbe_fdir_check_cmd_complete(hw, &fdircmd);
3620         if (err) {
3621                 DEBUGOUT("Flow Director previous command did not complete, aborting table re-initialization.\n");
3622                 return err;
3623         }
3624
3625         wr32(hw, TXGBE_FDIRFREE, 0);
3626         txgbe_flush(hw);
3627         /*
3628          * adapters flow director init flow cannot be restarted,
3629          * Workaround silicon errata by performing the following steps
3630          * before re-writing the FDIRCTL control register with the same value.
3631          * - write 1 to bit 8 of FDIRPICMD register &
3632          * - write 0 to bit 8 of FDIRPICMD register
3633          */
3634         wr32m(hw, TXGBE_FDIRPICMD, TXGBE_FDIRPICMD_CLR, TXGBE_FDIRPICMD_CLR);
3635         txgbe_flush(hw);
3636         wr32m(hw, TXGBE_FDIRPICMD, TXGBE_FDIRPICMD_CLR, 0);
3637         txgbe_flush(hw);
3638         /*
3639          * Clear FDIR Hash register to clear any leftover hashes
3640          * waiting to be programmed.
3641          */
3642         wr32(hw, TXGBE_FDIRPIHASH, 0x00);
3643         txgbe_flush(hw);
3644
3645         wr32(hw, TXGBE_FDIRCTL, fdirctrl);
3646         txgbe_flush(hw);
3647
3648         /* Poll init-done after we write FDIRCTL register */
3649         for (i = 0; i < TXGBE_FDIR_INIT_DONE_POLL; i++) {
3650                 if (rd32m(hw, TXGBE_FDIRCTL, TXGBE_FDIRCTL_INITDONE))
3651                         break;
3652                 msec_delay(1);
3653         }
3654         if (i >= TXGBE_FDIR_INIT_DONE_POLL) {
3655                 DEBUGOUT("Flow Director Signature poll time exceeded!\n");
3656                 return TXGBE_ERR_FDIR_REINIT_FAILED;
3657         }
3658
3659         /* Clear FDIR statistics registers (read to clear) */
3660         rd32(hw, TXGBE_FDIRUSED);
3661         rd32(hw, TXGBE_FDIRFAIL);
3662         rd32(hw, TXGBE_FDIRMATCH);
3663         rd32(hw, TXGBE_FDIRMISS);
3664         rd32(hw, TXGBE_FDIRLEN);
3665
3666         return 0;
3667 }
3668
3669 /**
3670  *  txgbe_start_hw_raptor - Prepare hardware for Tx/Rx
3671  *  @hw: pointer to hardware structure
3672  *
3673  *  Starts the hardware using the generic start_hw function
3674  *  and the generation start_hw function.
3675  *  Then performs revision-specific operations, if any.
3676  **/
3677 s32 txgbe_start_hw_raptor(struct txgbe_hw *hw)
3678 {
3679         s32 err = 0;
3680
3681         DEBUGFUNC("txgbe_start_hw_raptor");
3682
3683         err = txgbe_start_hw(hw);
3684         if (err != 0)
3685                 goto out;
3686
3687         err = txgbe_start_hw_gen2(hw);
3688         if (err != 0)
3689                 goto out;
3690
3691         /* We need to run link autotry after the driver loads */
3692         hw->mac.autotry_restart = true;
3693
3694 out:
3695         return err;
3696 }
3697
3698 /**
3699  *  txgbe_enable_rx_dma_raptor - Enable the Rx DMA unit
3700  *  @hw: pointer to hardware structure
3701  *  @regval: register value to write to RXCTRL
3702  *
3703  *  Enables the Rx DMA unit
3704  **/
3705 s32 txgbe_enable_rx_dma_raptor(struct txgbe_hw *hw, u32 regval)
3706 {
3707         DEBUGFUNC("txgbe_enable_rx_dma_raptor");
3708
3709         /*
3710          * Workaround silicon errata when enabling the Rx datapath.
3711          * If traffic is incoming before we enable the Rx unit, it could hang
3712          * the Rx DMA unit.  Therefore, make sure the security engine is
3713          * completely disabled prior to enabling the Rx unit.
3714          */
3715
3716         hw->mac.disable_sec_rx_path(hw);
3717
3718         if (regval & TXGBE_PBRXCTL_ENA)
3719                 txgbe_enable_rx(hw);
3720         else
3721                 txgbe_disable_rx(hw);
3722
3723         hw->mac.enable_sec_rx_path(hw);
3724
3725         return 0;
3726 }
3727
3728 /**
3729  *  txgbe_verify_lesm_fw_enabled_raptor - Checks LESM FW module state.
3730  *  @hw: pointer to hardware structure
3731  *
3732  *  Returns true if the LESM FW module is present and enabled. Otherwise
3733  *  returns false. Smart Speed must be disabled if LESM FW module is enabled.
3734  **/
3735 bool txgbe_verify_lesm_fw_enabled_raptor(struct txgbe_hw *hw)
3736 {
3737         bool lesm_enabled = false;
3738         u16 fw_offset, fw_lesm_param_offset, fw_lesm_state;
3739         s32 status;
3740
3741         DEBUGFUNC("txgbe_verify_lesm_fw_enabled_raptor");
3742
3743         /* get the offset to the Firmware Module block */
3744         status = hw->rom.read16(hw, TXGBE_FW_PTR, &fw_offset);
3745
3746         if (status != 0 || fw_offset == 0 || fw_offset == 0xFFFF)
3747                 goto out;
3748
3749         /* get the offset to the LESM Parameters block */
3750         status = hw->rom.read16(hw, (fw_offset +
3751                                      TXGBE_FW_LESM_PARAMETERS_PTR),
3752                                      &fw_lesm_param_offset);
3753
3754         if (status != 0 ||
3755             fw_lesm_param_offset == 0 || fw_lesm_param_offset == 0xFFFF)
3756                 goto out;
3757
3758         /* get the LESM state word */
3759         status = hw->rom.read16(hw, (fw_lesm_param_offset +
3760                                      TXGBE_FW_LESM_STATE_1),
3761                                      &fw_lesm_state);
3762
3763         if (status == 0 && (fw_lesm_state & TXGBE_FW_LESM_STATE_ENABLED))
3764                 lesm_enabled = true;
3765
3766 out:
3767         lesm_enabled = false;
3768         return lesm_enabled;
3769 }
3770
3771 /**
3772  * txgbe_reset_pipeline_raptor - perform pipeline reset
3773  *
3774  *  @hw: pointer to hardware structure
3775  *
3776  * Reset pipeline by asserting Restart_AN together with LMS change to ensure
3777  * full pipeline reset.  This function assumes the SW/FW lock is held.
3778  **/
3779 s32 txgbe_reset_pipeline_raptor(struct txgbe_hw *hw)
3780 {
3781         s32 err = 0;
3782         u64 autoc;
3783
3784         autoc = hw->mac.autoc_read(hw);
3785
3786         /* Enable link if disabled in NVM */
3787         if (autoc & TXGBE_AUTOC_LINK_DIA_MASK)
3788                 autoc &= ~TXGBE_AUTOC_LINK_DIA_MASK;
3789
3790         autoc |= TXGBE_AUTOC_AN_RESTART;
3791         /* Write AUTOC register with toggled LMS[2] bit and Restart_AN */
3792         hw->mac.autoc_write(hw, autoc ^ TXGBE_AUTOC_LMS_AN);
3793
3794         /* Write AUTOC register with original LMS field and Restart_AN */
3795         hw->mac.autoc_write(hw, autoc);
3796         txgbe_flush(hw);
3797
3798         return err;
3799 }
3800