net/txgbe: add link status change
[dpdk.git] / drivers / net / txgbe / base / txgbe_regs.h
1 /* SPDX-License-Identifier: BSD-3-Clause
2  * Copyright(c) 2015-2020
3  */
4
5 #ifndef _TXGBE_REGS_H_
6 #define _TXGBE_REGS_H_
7
8 #define TXGBE_PVMBX_QSIZE          (16) /* 16*4B */
9 #define TXGBE_PVMBX_BSIZE          (TXGBE_PVMBX_QSIZE * 4)
10
11 #define TXGBE_REMOVED(a) (0)
12
13 #define TXGBE_REG_DUMMY             0xFFFFFF
14
15 #define MS8(shift, mask)          (((u8)(mask)) << (shift))
16 #define LS8(val, shift, mask)     (((u8)(val) & (u8)(mask)) << (shift))
17 #define RS8(reg, shift, mask)     (((u8)(reg) >> (shift)) & (u8)(mask))
18
19 #define MS16(shift, mask)         (((u16)(mask)) << (shift))
20 #define LS16(val, shift, mask)    (((u16)(val) & (u16)(mask)) << (shift))
21 #define RS16(reg, shift, mask)    (((u16)(reg) >> (shift)) & (u16)(mask))
22
23 #define MS32(shift, mask)         (((u32)(mask)) << (shift))
24 #define LS32(val, shift, mask)    (((u32)(val) & (u32)(mask)) << (shift))
25 #define RS32(reg, shift, mask)    (((u32)(reg) >> (shift)) & (u32)(mask))
26
27 #define MS64(shift, mask)         (((u64)(mask)) << (shift))
28 #define LS64(val, shift, mask)    (((u64)(val) & (u64)(mask)) << (shift))
29 #define RS64(reg, shift, mask)    (((u64)(reg) >> (shift)) & (u64)(mask))
30
31 #define MS(shift, mask)           MS32(shift, mask)
32 #define LS(val, shift, mask)      LS32(val, shift, mask)
33 #define RS(reg, shift, mask)      RS32(reg, shift, mask)
34
35 #define ROUND_UP(x, y)          (((x) + (y) - 1) / (y) * (y))
36 #define ROUND_DOWN(x, y)        ((x) / (y) * (y))
37 #define ROUND_OVER(x, maxbits, unitbits) \
38         ((x) >= 1 << (maxbits) ? 0 : (x) >> (unitbits))
39
40 /* autoc bits definition */
41 #define TXGBE_AUTOC                       TXGBE_REG_DUMMY
42 #define   TXGBE_AUTOC_FLU                 MS64(0, 0x1)
43 #define   TXGBE_AUTOC_10G_PMA_PMD_MASK    MS64(7, 0x3) /* parallel */
44 #define   TXGBE_AUTOC_10G_XAUI            LS64(0, 7, 0x3)
45 #define   TXGBE_AUTOC_10G_KX4             LS64(1, 7, 0x3)
46 #define   TXGBE_AUTOC_10G_CX4             LS64(2, 7, 0x3)
47 #define   TXGBE_AUTOC_10G_KR              LS64(3, 7, 0x3) /* fixme */
48 #define   TXGBE_AUTOC_1G_PMA_PMD_MASK     MS64(9, 0x7)
49 #define   TXGBE_AUTOC_1G_BX               LS64(0, 9, 0x7)
50 #define   TXGBE_AUTOC_1G_KX               LS64(1, 9, 0x7)
51 #define   TXGBE_AUTOC_1G_SFI              LS64(0, 9, 0x7)
52 #define   TXGBE_AUTOC_1G_KX_BX            LS64(1, 9, 0x7)
53 #define   TXGBE_AUTOC_AN_RESTART          MS64(12, 0x1)
54 #define   TXGBE_AUTOC_LMS_MASK            MS64(13, 0x7)
55 #define   TXGBE_AUTOC_LMS_10G             LS64(3, 13, 0x7)
56 #define   TXGBE_AUTOC_LMS_KX4_KX_KR       LS64(4, 13, 0x7)
57 #define   TXGBE_AUTOC_LMS_SGMII_1G_100M   LS64(5, 13, 0x7)
58 #define   TXGBE_AUTOC_LMS_KX4_KX_KR_1G_AN LS64(6, 13, 0x7)
59 #define   TXGBE_AUTOC_LMS_KX4_KX_KR_SGMII LS64(7, 13, 0x7)
60 #define   TXGBE_AUTOC_LMS_1G_LINK_NO_AN   LS64(0, 13, 0x7)
61 #define   TXGBE_AUTOC_LMS_10G_LINK_NO_AN  LS64(1, 13, 0x7)
62 #define   TXGBE_AUTOC_LMS_1G_AN           LS64(2, 13, 0x7)
63 #define   TXGBE_AUTOC_LMS_KX4_AN          LS64(4, 13, 0x7)
64 #define   TXGBE_AUTOC_LMS_KX4_AN_1G_AN    LS64(6, 13, 0x7)
65 #define   TXGBE_AUTOC_LMS_ATTACH_TYPE     LS64(7, 13, 0x7)
66 #define   TXGBE_AUTOC_LMS_AN              MS64(15, 0x7)
67
68 #define   TXGBE_AUTOC_KR_SUPP             MS64(16, 0x1)
69 #define   TXGBE_AUTOC_FECR                MS64(17, 0x1)
70 #define   TXGBE_AUTOC_FECA                MS64(18, 0x1)
71 #define   TXGBE_AUTOC_AN_RX_ALIGN         MS64(18, 0x1F) /* fixme */
72 #define   TXGBE_AUTOC_AN_RX_DRIFT         MS64(23, 0x3)
73 #define   TXGBE_AUTOC_AN_RX_LOOSE         MS64(24, 0x3)
74 #define   TXGBE_AUTOC_PD_TMR              MS64(25, 0x3)
75 #define   TXGBE_AUTOC_RF                  MS64(27, 0x1)
76 #define   TXGBE_AUTOC_ASM_PAUSE           MS64(29, 0x1)
77 #define   TXGBE_AUTOC_SYM_PAUSE           MS64(28, 0x1)
78 #define   TXGBE_AUTOC_PAUSE               MS64(28, 0x3)
79 #define   TXGBE_AUTOC_KX_SUPP             MS64(30, 0x1)
80 #define   TXGBE_AUTOC_KX4_SUPP            MS64(31, 0x1)
81
82 #define   TXGBE_AUTOC_10GS_PMA_PMD_MASK   MS64(48, 0x3)  /* serial */
83 #define   TXGBE_AUTOC_10GS_KR             LS64(0, 48, 0x3)
84 #define   TXGBE_AUTOC_10GS_XFI            LS64(1, 48, 0x3)
85 #define   TXGBE_AUTOC_10GS_SFI            LS64(2, 48, 0x3)
86 #define   TXGBE_AUTOC_LINK_DIA_MASK       MS64(60, 0x7)
87 #define   TXGBE_AUTOC_LINK_DIA_D3_MASK    LS64(5, 60, 0x7)
88
89 #define   TXGBE_AUTOC_SPEED_MASK          MS64(32, 0xFFFF)
90 #define   TXGBD_AUTOC_SPEED(r)            RS64(r, 32, 0xFFFF)
91 #define   TXGBE_AUTOC_SPEED(v)            LS64(v, 32, 0xFFFF)
92 #define     TXGBE_LINK_SPEED_UNKNOWN      0
93 #define     TXGBE_LINK_SPEED_10M_FULL     0x0002
94 #define     TXGBE_LINK_SPEED_100M_FULL    0x0008
95 #define     TXGBE_LINK_SPEED_1GB_FULL     0x0020
96 #define     TXGBE_LINK_SPEED_2_5GB_FULL   0x0400
97 #define     TXGBE_LINK_SPEED_5GB_FULL     0x0800
98 #define     TXGBE_LINK_SPEED_10GB_FULL    0x0080
99 #define     TXGBE_LINK_SPEED_40GB_FULL    0x0100
100 #define   TXGBE_AUTOC_AUTONEG             MS64(63, 0x1)
101
102
103
104 /* Hardware Datapath:
105  *  RX:     / Queue <- Filter \
106  *      Host     |             TC <=> SEC <=> MAC <=> PHY
107  *  TX:     \ Queue -> Filter /
108  *
109  * Packet Filter:
110  *  RX: RSS < FDIR < Filter < Encrypt
111  *
112  * Macro Argument Naming:
113  *   rp = ring pair         [0,127]
114  *   tc = traffic class     [0,7]
115  *   up = user priority     [0,7]
116  *   pi = pool index        [0,63]
117  *   r  = register
118  *   v  = value
119  *   s  = shift
120  *   m  = mask
121  *   i,j,k  = array index
122  *   H,L    = high/low bits
123  *   HI,LO  = high/low state
124  */
125
126 #define TXGBE_ETHPHYIF                  TXGBE_REG_DUMMY
127 #define   TXGBE_ETHPHYIF_MDIO_ACT       MS(1, 0x1)
128 #define   TXGBE_ETHPHYIF_MDIO_MODE      MS(2, 0x1)
129 #define   TXGBE_ETHPHYIF_MDIO_BASE(r)   RS(r, 3, 0x1F)
130 #define   TXGBE_ETHPHYIF_MDIO_SHARED    MS(13, 0x1)
131 #define   TXGBE_ETHPHYIF_SPEED_10M      MS(17, 0x1)
132 #define   TXGBE_ETHPHYIF_SPEED_100M     MS(18, 0x1)
133 #define   TXGBE_ETHPHYIF_SPEED_1G       MS(19, 0x1)
134 #define   TXGBE_ETHPHYIF_SPEED_2_5G     MS(20, 0x1)
135 #define   TXGBE_ETHPHYIF_SPEED_10G      MS(21, 0x1)
136 #define   TXGBE_ETHPHYIF_SGMII_ENABLE   MS(25, 0x1)
137 #define   TXGBE_ETHPHYIF_INT_PHY_MODE   MS(24, 0x1)
138 #define   TXGBE_ETHPHYIF_IO_XPCS        MS(30, 0x1)
139 #define   TXGBE_ETHPHYIF_IO_EPHY        MS(31, 0x1)
140
141 /******************************************************************************
142  * Chip Registers
143  ******************************************************************************/
144 /**
145  * Chip Status
146  **/
147 #define TXGBE_PWR                  0x010000
148 #define   TXGBE_PWR_LAN(r)         RS(r, 30, 0x3)
149 #define     TXGBE_PWR_LAN_0          (1)
150 #define     TXGBE_PWR_LAN_1          (2)
151 #define     TXGBE_PWR_LAN_A          (3)
152 #define TXGBE_CTL                  0x010004
153 #define TXGBE_LOCKPF               0x010008
154 #define TXGBE_RST                  0x01000C
155 #define   TXGBE_RST_SW             MS(0, 0x1)
156 #define   TXGBE_RST_LAN(i)         MS(((i) + 1), 0x1)
157 #define   TXGBE_RST_FW             MS(3, 0x1)
158 #define   TXGBE_RST_ETH(i)         MS(((i) + 29), 0x1)
159 #define   TXGBE_RST_GLB            MS(31, 0x1)
160 #define   TXGBE_RST_DEFAULT        (TXGBE_RST_SW | \
161                                    TXGBE_RST_LAN(0) | \
162                                    TXGBE_RST_LAN(1))
163
164 #define TXGBE_STAT                      0x010028
165 #define   TXGBE_STAT_MNGINIT            MS(0, 0x1)
166 #define   TXGBE_STAT_MNGVETO            MS(8, 0x1)
167 #define   TXGBE_STAT_ECCLAN0            MS(16, 0x1)
168 #define   TXGBE_STAT_ECCLAN1            MS(17, 0x1)
169 #define   TXGBE_STAT_ECCMNG             MS(18, 0x1)
170 #define   TXGBE_STAT_ECCPCIE            MS(19, 0x1)
171 #define   TXGBE_STAT_ECCPCIW            MS(20, 0x1)
172 #define TXGBE_RSTSTAT                   0x010030
173 #define   TXGBE_RSTSTAT_PROG            MS(20, 0x1)
174 #define   TXGBE_RSTSTAT_PREP            MS(19, 0x1)
175 #define   TXGBE_RSTSTAT_TYPE_MASK       MS(16, 0x7)
176 #define   TXGBE_RSTSTAT_TYPE(r)         RS(r, 16, 0x7)
177 #define   TXGBE_RSTSTAT_TYPE_PE         LS(0, 16, 0x7)
178 #define   TXGBE_RSTSTAT_TYPE_PWR        LS(1, 16, 0x7)
179 #define   TXGBE_RSTSTAT_TYPE_HOT        LS(2, 16, 0x7)
180 #define   TXGBE_RSTSTAT_TYPE_SW         LS(3, 16, 0x7)
181 #define   TXGBE_RSTSTAT_TYPE_FW         LS(4, 16, 0x7)
182 #define   TXGBE_RSTSTAT_TMRINIT_MASK    MS(8, 0xFF)
183 #define   TXGBE_RSTSTAT_TMRINIT(v)      LS(v, 8, 0xFF)
184 #define   TXGBE_RSTSTAT_TMRCNT_MASK     MS(0, 0xFF)
185 #define   TXGBE_RSTSTAT_TMRCNT(v)       LS(v, 0, 0xFF)
186 #define TXGBE_PWRTMR                    0x010034
187
188 /**
189  * SPI(Flash)
190  **/
191 #define TXGBE_SPICMD               0x010104
192 #define   TXGBE_SPICMD_ADDR(v)     LS(v, 0, 0xFFFFFF)
193 #define   TXGBE_SPICMD_CLK(v)      LS(v, 25, 0x7)
194 #define   TXGBE_SPICMD_CMD(v)      LS(v, 28, 0x7)
195 #define TXGBE_SPIDAT               0x010108
196 #define   TXGBE_SPIDAT_BYPASS      MS(31, 0x1)
197 #define   TXGBE_SPIDAT_STATUS(v)   LS(v, 16, 0xFF)
198 #define   TXGBE_SPIDAT_OPDONE      MS(0, 0x1)
199 #define TXGBE_SPISTATUS            0x01010C
200 #define   TXGBE_SPISTATUS_OPDONE   MS(0, 0x1)
201 #define   TXGBE_SPISTATUS_BYPASS   MS(31, 0x1)
202 #define TXGBE_SPIUSRCMD            0x010110
203 #define TXGBE_SPICFG0              0x010114
204 #define TXGBE_SPICFG1              0x010118
205 #define TXGBE_FLASH                0x010120
206 #define   TXGBE_FLASH_PERSTD       MS(0, 0x1)
207 #define   TXGBE_FLASH_PWRRSTD      MS(1, 0x1)
208 #define   TXGBE_FLASH_SWRSTD       MS(7, 0x1)
209 #define   TXGBE_FLASH_LANRSTD(i)   MS(((i) + 9), 0x1)
210 #define TXGBE_SRAM                 0x010124
211 #define   TXGBE_SRAM_SZ(v)         LS(v, 28, 0x7)
212 #define TXGBE_SRAMCTLECC           0x010130
213 #define TXGBE_SRAMINJECC           0x010134
214 #define TXGBE_SRAMECC              0x010138
215
216 /**
217  * Thermel Sensor
218  **/
219 #define TXGBE_TSCTL                0x010300
220 #define   TXGBE_TSCTL_MODE         MS(31, 0x1)
221 #define TXGBE_TSREVAL              0x010304
222 #define   TXGBE_TSREVAL_EA         MS(0, 0x1)
223 #define TXGBE_TSDAT                0x010308
224 #define   TXGBE_TSDAT_TMP(r)       ((r) & 0x3FF)
225 #define   TXGBE_TSDAT_VLD          MS(16, 0x1)
226 #define TXGBE_TSALMWTRHI           0x01030C
227 #define   TXGBE_TSALMWTRHI_VAL(v)  (((v) & 0x3FF))
228 #define TXGBE_TSALMWTRLO           0x010310
229 #define   TXGBE_TSALMWTRLO_VAL(v)  (((v) & 0x3FF))
230 #define TXGBE_TSINTWTR             0x010314
231 #define   TXGBE_TSINTWTR_HI        MS(0, 0x1)
232 #define   TXGBE_TSINTWTR_LO        MS(1, 0x1)
233 #define TXGBE_TSALM                0x010318
234 #define   TXGBE_TSALM_LO           MS(0, 0x1)
235 #define   TXGBE_TSALM_HI           MS(1, 0x1)
236
237 /**
238  * Management
239  **/
240 #define TXGBE_MNGTC                0x01CD10
241 #define TXGBE_MNGFWSYNC            0x01E000
242 #define   TXGBE_MNGFWSYNC_REQ      MS(0, 0x1)
243 #define TXGBE_MNGSWSYNC            0x01E004
244 #define   TXGBE_MNGSWSYNC_REQ      MS(0, 0x1)
245 #define TXGBE_SWSEM                0x01002C
246 #define   TXGBE_SWSEM_PF           MS(0, 0x1)
247 #define TXGBE_MNGSEM               0x01E008
248 #define   TXGBE_MNGSEM_SW(v)       LS(v, 0, 0xFFFF)
249 #define   TXGBE_MNGSEM_SWPHY       MS(0, 0x1)
250 #define   TXGBE_MNGSEM_SWMBX       MS(2, 0x1)
251 #define   TXGBE_MNGSEM_SWFLASH     MS(3, 0x1)
252 #define   TXGBE_MNGSEM_FW(v)       LS(v, 16, 0xFFFF)
253 #define   TXGBE_MNGSEM_FWPHY       MS(16, 0x1)
254 #define   TXGBE_MNGSEM_FWMBX       MS(18, 0x1)
255 #define   TXGBE_MNGSEM_FWFLASH     MS(19, 0x1)
256 #define TXGBE_MNGMBXCTL            0x01E044
257 #define   TXGBE_MNGMBXCTL_SWRDY    MS(0, 0x1)
258 #define   TXGBE_MNGMBXCTL_SWACK    MS(1, 0x1)
259 #define   TXGBE_MNGMBXCTL_FWRDY    MS(2, 0x1)
260 #define   TXGBE_MNGMBXCTL_FWACK    MS(3, 0x1)
261 #define TXGBE_MNGMBX               0x01E100
262
263 /******************************************************************************
264  * Port Registers
265  ******************************************************************************/
266 /* Port Control */
267 #define TXGBE_PORTCTL                   0x014400
268 #define   TXGBE_PORTCTL_VLANEXT         MS(0, 0x1)
269 #define   TXGBE_PORTCTL_ETAG            MS(1, 0x1)
270 #define   TXGBE_PORTCTL_QINQ            MS(2, 0x1)
271 #define   TXGBE_PORTCTL_DRVLOAD         MS(3, 0x1)
272 #define   TXGBE_PORTCTL_UPLNK           MS(4, 0x1)
273 #define   TXGBE_PORTCTL_DCB             MS(10, 0x1)
274 #define   TXGBE_PORTCTL_NUMTC_MASK      MS(11, 0x1)
275 #define   TXGBE_PORTCTL_NUMTC_4         LS(0, 11, 0x1)
276 #define   TXGBE_PORTCTL_NUMTC_8         LS(1, 11, 0x1)
277 #define   TXGBE_PORTCTL_NUMVT_MASK      MS(12, 0x3)
278 #define   TXGBE_PORTCTL_NUMVT_16        LS(1, 12, 0x3)
279 #define   TXGBE_PORTCTL_NUMVT_32        LS(2, 12, 0x3)
280 #define   TXGBE_PORTCTL_NUMVT_64        LS(3, 12, 0x3)
281 #define   TXGBE_PORTCTL_RSTDONE         MS(14, 0x1)
282 #define   TXGBE_PORTCTL_TEREDODIA       MS(27, 0x1)
283 #define   TXGBE_PORTCTL_GENEVEDIA       MS(28, 0x1)
284 #define   TXGBE_PORTCTL_VXLANGPEDIA     MS(30, 0x1)
285 #define   TXGBE_PORTCTL_VXLANDIA        MS(31, 0x1)
286
287 #define TXGBE_PORT                      0x014404
288 #define   TXGBE_PORT_LINKUP             MS(0, 0x1)
289 #define   TXGBE_PORT_LINK10G            MS(1, 0x1)
290 #define   TXGBE_PORT_LINK1000M          MS(2, 0x1)
291 #define   TXGBE_PORT_LINK100M           MS(3, 0x1)
292 #define   TXGBE_PORT_LANID(r)           RS(r, 8, 0x1)
293 #define TXGBE_EXTAG                     0x014408
294 #define   TXGBE_EXTAG_ETAG_MASK         MS(0, 0xFFFF)
295 #define   TXGBE_EXTAG_ETAG(v)           LS(v, 0, 0xFFFF)
296 #define   TXGBE_EXTAG_VLAN_MASK         MS(16, 0xFFFF)
297 #define   TXGBE_EXTAG_VLAN(v)           LS(v, 16, 0xFFFF)
298 #define TXGBE_VXLANPORT                 0x014410
299 #define TXGBE_VXLANPORTGPE              0x014414
300 #define TXGBE_GENEVEPORT                0x014418
301 #define TXGBE_TEREDOPORT                0x01441C
302 #define TXGBE_LEDCTL                    0x014424
303 #define   TXGBE_LEDCTL_SEL_MASK         MS(0, 0xFFFF)
304 #define   TXGBE_LEDCTL_SEL(s)           MS((s), 0x1)
305 #define   TXGBE_LEDCTL_ORD_MASK          MS(16, 0xFFFF)
306 #define   TXGBE_LEDCTL_ORD(s)            MS(((s)+16), 0x1)
307         /* s=UP(0),10G(1),1G(2),100M(3),BSY(4) */
308 #define   TXGBE_LEDCTL_ACTIVE      (TXGBE_LEDCTL_SEL(4) | TXGBE_LEDCTL_ORD(4))
309 #define TXGBE_TAGTPID(i)                (0x014430 + (i) * 4) /* 0-3 */
310 #define   TXGBE_TAGTPID_LSB_MASK        MS(0, 0xFFFF)
311 #define   TXGBE_TAGTPID_LSB(v)          LS(v, 0, 0xFFFF)
312 #define   TXGBE_TAGTPID_MSB_MASK        MS(16, 0xFFFF)
313 #define   TXGBE_TAGTPID_MSB(v)          LS(v, 16, 0xFFFF)
314
315 /**
316  * GPIO Control
317  * P0: link speed change
318  * P1:
319  * P2:
320  * P3: optical laser disable
321  * P4:
322  * P5: link speed selection
323  * P6:
324  * P7: external phy event
325  **/
326 #define TXGBE_SDP                  0x014800
327 #define   TXGBE_SDP_0              MS(0, 0x1)
328 #define   TXGBE_SDP_1              MS(1, 0x1)
329 #define   TXGBE_SDP_2              MS(2, 0x1)
330 #define   TXGBE_SDP_3              MS(3, 0x1)
331 #define   TXGBE_SDP_4              MS(4, 0x1)
332 #define   TXGBE_SDP_5              MS(5, 0x1)
333 #define   TXGBE_SDP_6              MS(6, 0x1)
334 #define   TXGBE_SDP_7              MS(7, 0x1)
335 #define TXGBE_SDPDIR               0x014804
336 #define TXGBE_SDPCTL               0x014808
337 #define TXGBE_SDPINTEA             0x014830
338 #define TXGBE_SDPINTMSK            0x014834
339 #define TXGBE_SDPINTTYP            0x014838
340 #define TXGBE_SDPINTPOL            0x01483C
341 #define TXGBE_SDPINT               0x014840
342 #define TXGBE_SDPINTDB             0x014848
343 #define TXGBE_SDPINTEND            0x01484C
344 #define TXGBE_SDPDAT               0x014850
345 #define TXGBE_SDPLVLSYN            0x014854
346
347 /**
348  * MDIO(PHY)
349  **/
350 #define TXGBE_MDIOSCA                   0x011200
351 #define   TXGBE_MDIOSCA_REG(v)          LS(v, 0, 0xFFFF)
352 #define   TXGBE_MDIOSCA_PORT(v)         LS(v, 16, 0x1F)
353 #define   TXGBE_MDIOSCA_DEV(v)          LS(v, 21, 0x1F)
354 #define TXGBE_MDIOSCD                   0x011204
355 #define   TXGBD_MDIOSCD_DAT(r)          RS(r, 0, 0xFFFF)
356 #define   TXGBE_MDIOSCD_DAT(v)          LS(v, 0, 0xFFFF)
357 #define   TXGBE_MDIOSCD_CMD_PREAD       LS(1, 16, 0x3)
358 #define   TXGBE_MDIOSCD_CMD_WRITE       LS(2, 16, 0x3)
359 #define   TXGBE_MDIOSCD_CMD_READ        LS(3, 16, 0x3)
360 #define   TXGBE_MDIOSCD_SADDR           MS(18, 0x1)
361 #define   TXGBE_MDIOSCD_CLOCK(v)        LS(v, 19, 0x7)
362 #define   TXGBE_MDIOSCD_BUSY            MS(22, 0x1)
363
364 /**
365  * I2C (SFP)
366  **/
367 #define TXGBE_I2CCTL               0x014900
368 #define   TXGBE_I2CCTL_MAEA        MS(0, 0x1)
369 #define   TXGBE_I2CCTL_SPEED(v)    LS(v, 1, 0x3)
370 #define   TXGBE_I2CCTL_RESTART     MS(5, 0x1)
371 #define   TXGBE_I2CCTL_SLDA        MS(6, 0x1)
372 #define TXGBE_I2CTGT               0x014904
373 #define   TXGBE_I2CTGT_ADDR(v)     LS(v, 0, 0x3FF)
374 #define TXGBE_I2CCMD               0x014910
375 #define   TXGBE_I2CCMD_READ        (MS(9, 0x1) | 0x100)
376 #define   TXGBE_I2CCMD_WRITE       (MS(9, 0x1))
377 #define TXGBE_I2CSCLHITM           0x014914
378 #define TXGBE_I2CSCLLOTM           0x014918
379 #define TXGBE_I2CINT               0x014934
380 #define   TXGBE_I2CINT_RXFULL      MS(2, 0x1)
381 #define   TXGBE_I2CINT_TXEMPTY     MS(4, 0x1)
382 #define TXGBE_I2CINTMSK            0x014930
383 #define TXGBE_I2CRXFIFO            0x014938
384 #define TXGBE_I2CTXFIFO            0x01493C
385 #define TXGBE_I2CEA                0x01496C
386 #define TXGBE_I2CST                0x014970
387 #define   TXGBE_I2CST_ACT          MS(5, 0x1)
388 #define TXGBE_I2CSCLTM             0x0149AC
389 #define TXGBE_I2CSDATM             0x0149B0
390
391 /**
392  * TPH
393  **/
394 #define TXGBE_TPHCFG               0x014F00
395
396 /******************************************************************************
397  * Pool Registers
398  ******************************************************************************/
399 #define TXGBE_POOLETHCTL(pl)            (0x015600 + (pl) * 4)
400 #define   TXGBE_POOLETHCTL_LBDIA        MS(0, 0x1)
401 #define   TXGBE_POOLETHCTL_LLBDIA       MS(1, 0x1)
402 #define   TXGBE_POOLETHCTL_LLB          MS(2, 0x1)
403 #define   TXGBE_POOLETHCTL_UCP          MS(4, 0x1)
404 #define   TXGBE_POOLETHCTL_ETP          MS(5, 0x1)
405 #define   TXGBE_POOLETHCTL_VLA          MS(6, 0x1)
406 #define   TXGBE_POOLETHCTL_VLP          MS(7, 0x1)
407 #define   TXGBE_POOLETHCTL_UTA          MS(8, 0x1)
408 #define   TXGBE_POOLETHCTL_MCHA         MS(9, 0x1)
409 #define   TXGBE_POOLETHCTL_UCHA         MS(10, 0x1)
410 #define   TXGBE_POOLETHCTL_BCA          MS(11, 0x1)
411 #define   TXGBE_POOLETHCTL_MCP          MS(12, 0x1)
412
413 /* DMA Control */
414 #define TXGBE_POOLRXENA(i)              (0x012004 + (i) * 4) /* 0-1 */
415 #define TXGBE_POOLRXDNA(i)              (0x012060 + (i) * 4) /* 0-1 */
416 #define TXGBE_POOLTXENA(i)              (0x018004 + (i) * 4) /* 0-1 */
417 #define TXGBE_POOLTXDSA(i)              (0x0180A0 + (i) * 4) /* 0-1 */
418 #define TXGBE_POOLTXLBET(i)             (0x018050 + (i) * 4) /* 0-1 */
419 #define TXGBE_POOLTXASET(i)             (0x018058 + (i) * 4) /* 0-1 */
420 #define TXGBE_POOLTXASMAC(i)            (0x018060 + (i) * 4) /* 0-1 */
421 #define TXGBE_POOLTXASVLAN(i)           (0x018070 + (i) * 4) /* 0-1 */
422 #define TXGBE_POOLDROPSWBK(i)           (0x0151C8 + (i) * 4) /* 0-1 */
423
424 #define TXGBE_POOLTAG(pl)               (0x018100 + (pl) * 4)
425 #define   TXGBE_POOLTAG_VTAG(v)         LS(v, 0, 0xFFFF)
426 #define   TXGBE_POOLTAG_VTAG_MASK       MS(0, 0xFFFF)
427 #define   TXGBD_POOLTAG_VTAG_UP(r)      RS(r, 13, 0x7)
428 #define   TXGBE_POOLTAG_TPIDSEL(v)      LS(v, 24, 0x7)
429 #define   TXGBE_POOLTAG_ETAG_MASK       MS(27, 0x3)
430 #define   TXGBE_POOLTAG_ETAG            LS(2, 27, 0x3)
431 #define   TXGBE_POOLTAG_ACT_MASK        MS(30, 0x3)
432 #define   TXGBE_POOLTAG_ACT_ALWAYS      LS(1, 30, 0x3)
433 #define   TXGBE_POOLTAG_ACT_NEVER       LS(2, 30, 0x3)
434 #define TXGBE_POOLTXARB                 0x018204
435 #define   TXGBE_POOLTXARB_WRR           MS(1, 0x1)
436 #define TXGBE_POOLETAG(pl)              (0x018700 + (pl) * 4)
437
438 /* RSS Hash */
439 #define TXGBE_POOLRSS(pl)          (0x019300 + (pl) * 4)
440 #define   TXGBE_POOLRSS_L4HDR      MS(1, 0x1)
441 #define   TXGBE_POOLRSS_L3HDR      MS(2, 0x1)
442 #define   TXGBE_POOLRSS_L2HDR      MS(3, 0x1)
443 #define   TXGBE_POOLRSS_L2TUN      MS(4, 0x1)
444 #define   TXGBE_POOLRSS_TUNHDR     MS(5, 0x1)
445 #define TXGBE_POOLRSSKEY(pl, i)    (0x01A000 + (pl) * 0x40 + (i) * 4)
446 #define TXGBE_POOLRSSMAP(pl, i)    (0x01B000 + (pl) * 0x40 + (i) * 4)
447
448 /******************************************************************************
449  * Packet Buffer
450  ******************************************************************************/
451 /* Flow Control */
452 #define TXGBE_FCXOFFTM(i)               (0x019200 + (i) * 4) /* 0-3 */
453 #define TXGBE_FCWTRLO(tc)               (0x019220 + (tc) * 4)
454 #define   TXGBE_FCWTRLO_TH(v)           LS(v, 10, 0x1FF) /* KB */
455 #define   TXGBE_FCWTRLO_XON             MS(31, 0x1)
456 #define TXGBE_FCWTRHI(tc)               (0x019260 + (tc) * 4)
457 #define   TXGBE_FCWTRHI_TH(v)           LS(v, 10, 0x1FF) /* KB */
458 #define   TXGBE_FCWTRHI_XOFF            MS(31, 0x1)
459 #define TXGBE_RXFCRFSH                  0x0192A0
460 #define   TXGBE_RXFCFSH_TIME(v)         LS(v, 0, 0xFFFF)
461 #define TXGBE_FCSTAT                    0x01CE00
462 #define   TXGBE_FCSTAT_DLNK(tc)         MS((tc), 0x1)
463 #define   TXGBE_FCSTAT_ULNK(tc)         MS((tc) + 8, 0x1)
464
465 #define TXGBE_RXFCCFG                   0x011090
466 #define   TXGBE_RXFCCFG_FC              MS(0, 0x1)
467 #define   TXGBE_RXFCCFG_PFC             MS(8, 0x1)
468 #define TXGBE_TXFCCFG                   0x0192A4
469 #define   TXGBE_TXFCCFG_FC              MS(3, 0x1)
470 #define   TXGBE_TXFCCFG_PFC             MS(4, 0x1)
471
472 /* Data Buffer */
473 #define TXGBE_PBRXCTL                   0x019000
474 #define   TXGBE_PBRXCTL_ST              MS(0, 0x1)
475 #define   TXGBE_PBRXCTL_ENA             MS(31, 0x1)
476 #define TXGBE_PBRXUP2TC                 0x019008
477 #define TXGBE_PBTXUP2TC                 0x01C800
478 #define   TXGBE_DCBUP2TC_MAP(tc, v)     LS(v, 3 * (tc), 0x7)
479 #define   TXGBE_DCBUP2TC_DEC(tc, r)     RS(r, 3 * (tc), 0x7)
480 #define TXGBE_PBRXSIZE(tc)              (0x019020 + (tc) * 4)
481 #define   TXGBE_PBRXSIZE_KB(v)          LS(v, 10, 0x3FF)
482
483 #define TXGBE_PBRXOFTMR                 0x019094
484 #define TXGBE_PBRXDBGCMD                0x019090
485 #define TXGBE_PBRXDBGDAT(tc)            (0x0190A0 + (tc) * 4)
486 #define TXGBE_PBTXDMATH(tc)             (0x018020 + (tc) * 4)
487 #define TXGBE_PBTXSIZE(tc)              (0x01CC00 + (tc) * 4)
488
489 /* LLI */
490 #define TXGBE_PBRXLLI              0x19080
491 #define   TXGBE_PBRXLLI_SZLT(v)    LS(v, 0, 0xFFF)
492 #define   TXGBE_PBRXLLI_UPLT(v)    LS(v, 16, 0x7)
493 #define   TXGBE_PBRXLLI_UPEA       MS(19, 0x1)
494 #define   TXGBE_PBRXLLI_CNM        MS(20, 0x1)
495
496 /* Port Arbiter(QoS) */
497 #define TXGBE_PARBTXCTL            0x01CD00
498 #define   TXGBE_PARBTXCTL_SP       MS(5, 0x1)
499 #define   TXGBE_PARBTXCTL_DA       MS(6, 0x1)
500 #define   TXGBE_PARBTXCTL_RECYC    MS(8, 0x1)
501 #define TXGBE_PARBTXCFG(tc)        (0x01CD20 + (tc) * 4)
502 #define   TXGBE_PARBTXCFG_CRQ(v)   LS(v, 0, 0x1FF)
503 #define   TXGBE_PARBTXCFG_BWG(v)   LS(v, 9, 0x7)
504 #define   TXGBE_PARBTXCFG_MCL(v)   LS(v, 12, 0xFFF)
505 #define   TXGBE_PARBTXCFG_GSP      MS(30, 0x1)
506 #define   TXGBE_PARBTXCFG_LSP      MS(31, 0x1)
507
508 /******************************************************************************
509  * Queue Registers
510  ******************************************************************************/
511 /* Queue Control */
512 #define TXGBE_QPRXDROP(i)               (0x012080 + (i) * 4) /* 0-3 */
513 #define TXGBE_QPRXSTRPVLAN(i)           (0x012090 + (i) * 4) /* 0-3 */
514 #define TXGBE_QPTXLLI(i)                (0x018040 + (i) * 4) /* 0-3 */
515
516 /* Queue Arbiter(QoS) */
517 #define TXGBE_QARBRXCTL            0x012000
518 #define   TXGBE_QARBRXCTL_RC       MS(1, 0x1)
519 #define   TXGBE_QARBRXCTL_WSP      MS(2, 0x1)
520 #define   TXGBE_QARBRXCTL_DA       MS(6, 0x1)
521 #define TXGBE_QARBRXCFG(tc)        (0x012040 + (tc) * 4)
522 #define   TXGBE_QARBRXCFG_CRQ(v)   LS(v, 0, 0x1FF)
523 #define   TXGBE_QARBRXCFG_BWG(v)   LS(v, 9, 0x7)
524 #define   TXGBE_QARBRXCFG_MCL(v)   LS(v, 12, 0xFFF)
525 #define   TXGBE_QARBRXCFG_GSP      MS(30, 0x1)
526 #define   TXGBE_QARBRXCFG_LSP      MS(31, 0x1)
527 #define TXGBE_QARBRXTC             0x0194F8
528 #define   TXGBE_QARBRXTC_RR        MS(0, 0x1)
529
530 #define TXGBE_QARBTXCTL            0x018200
531 #define   TXGBE_QARBTXCTL_WSP      MS(1, 0x1)
532 #define   TXGBE_QARBTXCTL_RECYC    MS(4, 0x1)
533 #define   TXGBE_QARBTXCTL_DA       MS(6, 0x1)
534 #define TXGBE_QARBTXCFG(tc)        (0x018220 + (tc) * 4)
535 #define   TXGBE_QARBTXCFG_CRQ(v)   LS(v, 0, 0x1FF)
536 #define   TXGBE_QARBTXCFG_BWG(v)   LS(v, 9, 0x7)
537 #define   TXGBE_QARBTXCFG_MCL(v)   LS(v, 12, 0xFFF)
538 #define   TXGBE_QARBTXCFG_GSP      MS(30, 0x1)
539 #define   TXGBE_QARBTXCFG_LSP      MS(31, 0x1)
540 #define TXGBE_QARBTXMMW            0x018208
541 #define     TXGBE_QARBTXMMW_DEF     (4)
542 #define     TXGBE_QARBTXMMW_JF      (20)
543 #define TXGBE_QARBTXRATEI          0x01820C
544 #define TXGBE_QARBTXRATE           0x018404
545 #define   TXGBE_QARBTXRATE_MIN(v)  LS(v, 0, 0x3FFF)
546 #define   TXGBE_QARBTXRATE_MAX(v)  LS(v, 16, 0x3FFF)
547 #define TXGBE_QARBTXCRED(rp)       (0x018500 + (rp) * 4)
548
549 /* QCN */
550 #define TXGBE_QCNADJ               0x018210
551 #define TXGBE_QCNRP                0x018400
552 #define TXGBE_QCNRPRATE            0x018404
553 #define TXGBE_QCNRPADJ             0x018408
554 #define TXGBE_QCNRPRLD             0x01840C
555
556 /* Misc Control */
557 #define TXGBE_RSECCTL                    0x01200C
558 #define   TXGBE_RSECCTL_TSRSC            MS(0, 0x1)
559 #define TXGBE_DMATXCTRL                  0x018000
560 #define   TXGBE_DMATXCTRL_ENA            MS(0, 0x1)
561 #define   TXGBE_DMATXCTRL_TPID_MASK      MS(16, 0xFFFF)
562 #define   TXGBE_DMATXCTRL_TPID(v)        LS(v, 16, 0xFFFF)
563
564 /******************************************************************************
565  * Packet Filter (L2-7)
566  ******************************************************************************/
567 /**
568  * Receive Scaling
569  **/
570 #define TXGBE_RSSTBL(i)                 (0x019400 + (i) * 4) /* 32 */
571 #define TXGBE_RSSKEY(i)                 (0x019480 + (i) * 4) /* 10 */
572 #define TXGBE_RSSPBHASH                 0x0194F0
573 #define   TXGBE_RSSPBHASH_BITS(tc, v)   LS(v, 3 * (tc), 0x7)
574 #define TXGBE_RACTL                     0x0194F4
575 #define   TXGBE_RACTL_RSSMKEY           MS(0, 0x1)
576 #define   TXGBE_RACTL_RSSENA            MS(2, 0x1)
577 #define   TXGBE_RACTL_RSSMASK           MS(16, 0xFFFF)
578 #define   TXGBE_RACTL_RSSIPV4TCP        MS(16, 0x1)
579 #define   TXGBE_RACTL_RSSIPV4           MS(17, 0x1)
580 #define   TXGBE_RACTL_RSSIPV6           MS(20, 0x1)
581 #define   TXGBE_RACTL_RSSIPV6TCP        MS(21, 0x1)
582 #define   TXGBE_RACTL_RSSIPV4UDP        MS(22, 0x1)
583 #define   TXGBE_RACTL_RSSIPV6UDP        MS(23, 0x1)
584
585 /**
586  * Flow Director
587  **/
588 #define PERFECT_BUCKET_64KB_HASH_MASK   0x07FF  /* 11 bits */
589 #define PERFECT_BUCKET_128KB_HASH_MASK  0x0FFF  /* 12 bits */
590 #define PERFECT_BUCKET_256KB_HASH_MASK  0x1FFF  /* 13 bits */
591 #define SIG_BUCKET_64KB_HASH_MASK       0x1FFF  /* 13 bits */
592 #define SIG_BUCKET_128KB_HASH_MASK      0x3FFF  /* 14 bits */
593 #define SIG_BUCKET_256KB_HASH_MASK      0x7FFF  /* 15 bits */
594
595 #define TXGBE_FDIRCTL                   0x019500
596 #define   TXGBE_FDIRCTL_BUF_MASK        MS(0, 0x3)
597 #define   TXGBE_FDIRCTL_BUF_64K         LS(1, 0, 0x3)
598 #define   TXGBE_FDIRCTL_BUF_128K        LS(2, 0, 0x3)
599 #define   TXGBE_FDIRCTL_BUF_256K        LS(3, 0, 0x3)
600 #define   TXGBD_FDIRCTL_BUF_BYTE(r)     (1 << (15 + RS(r, 0, 0x3)))
601 #define   TXGBE_FDIRCTL_INITDONE        MS(3, 0x1)
602 #define   TXGBE_FDIRCTL_PERFECT         MS(4, 0x1)
603 #define   TXGBE_FDIRCTL_REPORT_MASK     MS(5, 0x7)
604 #define   TXGBE_FDIRCTL_REPORT_MATCH    LS(1, 5, 0x7)
605 #define   TXGBE_FDIRCTL_REPORT_ALWAYS   LS(5, 5, 0x7)
606 #define   TXGBE_FDIRCTL_DROPQP_MASK     MS(8, 0x7F)
607 #define   TXGBE_FDIRCTL_DROPQP(v)       LS(v, 8, 0x7F)
608 #define   TXGBE_FDIRCTL_HASHBITS_MASK   LS(20, 0xF)
609 #define   TXGBE_FDIRCTL_HASHBITS(v)     LS(v, 20, 0xF)
610 #define   TXGBE_FDIRCTL_MAXLEN(v)       LS(v, 24, 0xF)
611 #define   TXGBE_FDIRCTL_FULLTHR(v)      LS(v, 28, 0xF)
612 #define TXGBE_FDIRFLEXCFG(i)            (0x019580 + (i) * 4) /* 0-15 */
613 #define   TXGBD_FDIRFLEXCFG_ALL(r, i)   RS(0, (i) << 3, 0xFF)
614 #define   TXGBE_FDIRFLEXCFG_ALL(v, i)   LS(v, (i) << 3, 0xFF)
615 #define   TXGBE_FDIRFLEXCFG_BASE_MAC    LS(0, 0, 0x3)
616 #define   TXGBE_FDIRFLEXCFG_BASE_L2     LS(1, 0, 0x3)
617 #define   TXGBE_FDIRFLEXCFG_BASE_L3     LS(2, 0, 0x3)
618 #define   TXGBE_FDIRFLEXCFG_BASE_PAY    LS(3, 0, 0x3)
619 #define   TXGBE_FDIRFLEXCFG_DIA         MS(2, 0x1)
620 #define   TXGBE_FDIRFLEXCFG_OFST_MASK   MS(3, 0x1F)
621 #define   TXGBD_FDIRFLEXCFG_OFST(r)     RS(r, 3, 0x1F)
622 #define   TXGBE_FDIRFLEXCFG_OFST(v)     LS(v, 3, 0x1F)
623 #define TXGBE_FDIRBKTHKEY               0x019568
624 #define TXGBE_FDIRSIGHKEY               0x01956C
625
626 /* Common Mask */
627 #define TXGBE_FDIRDIP4MSK               0x01953C
628 #define TXGBE_FDIRSIP4MSK               0x019540
629 #define TXGBE_FDIRIP6MSK                0x019574
630 #define   TXGBE_FDIRIP6MSK_SRC(v)       LS(v, 0, 0xFFFF)
631 #define   TXGBE_FDIRIP6MSK_DST(v)       LS(v, 16, 0xFFFF)
632 #define TXGBE_FDIRTCPMSK                0x019544
633 #define   TXGBE_FDIRTCPMSK_SRC(v)       LS(v, 0, 0xFFFF)
634 #define   TXGBE_FDIRTCPMSK_DST(v)       LS(v, 16, 0xFFFF)
635 #define TXGBE_FDIRUDPMSK                0x019548
636 #define   TXGBE_FDIRUDPMSK_SRC(v)       LS(v, 0, 0xFFFF)
637 #define   TXGBE_FDIRUDPMSK_DST(v)       LS(v, 16, 0xFFFF)
638 #define TXGBE_FDIRSCTPMSK               0x019560
639 #define   TXGBE_FDIRSCTPMSK_SRC(v)      LS(v, 0, 0xFFFF)
640 #define   TXGBE_FDIRSCTPMSK_DST(v)      LS(v, 16, 0xFFFF)
641 #define TXGBE_FDIRMSK                   0x019570
642 #define   TXGBE_FDIRMSK_POOL            MS(2, 0x1)
643 #define   TXGBE_FDIRMSK_L4P             MS(3, 0x1)
644 #define   TXGBE_FDIRMSK_L3P             MS(4, 0x1)
645 #define   TXGBE_FDIRMSK_TUNTYPE         MS(5, 0x1)
646 #define   TXGBE_FDIRMSK_TUNIP           MS(6, 0x1)
647 #define   TXGBE_FDIRMSK_TUNPKT          MS(7, 0x1)
648
649 /* Programming Interface */
650 #define TXGBE_FDIRPIPORT                0x019520
651 #define   TXGBE_FDIRPIPORT_SRC(v)       LS(v, 0, 0xFFFF)
652 #define   TXGBE_FDIRPIPORT_DST(v)       LS(v, 16, 0xFFFF)
653 #define TXGBE_FDIRPISIP6(i)             (0x01950C + (i) * 4) /* [0,2] */
654 #define TXGBE_FDIRPISIP4                0x019518
655 #define TXGBE_FDIRPIDIP4                0x01951C
656 #define TXGBE_FDIRPIFLEX                0x019524
657 #define   TXGBE_FDIRPIFLEX_PTYPE(v)     LS(v, 0, 0xFF)
658 #define   TXGBE_FDIRPIFLEX_FLEX(v)      LS(v, 16, 0xFFFF)
659 #define TXGBE_FDIRPIHASH                0x019528
660 #define   TXGBE_FDIRPIHASH_BKT(v)       LS(v, 0, 0x7FFF)
661 #define   TXGBE_FDIRPIHASH_VLD          MS(15, 0x1)
662 #define   TXGBE_FDIRPIHASH_SIG(v)       LS(v, 16, 0x7FFF)
663 #define   TXGBE_FDIRPIHASH_IDX(v)       LS(v, 16, 0xFFFF)
664 #define TXGBE_FDIRPICMD                 0x01952C
665 #define   TXGBE_FDIRPICMD_OP_MASK       MS(0, 0x3)
666 #define   TXGBE_FDIRPICMD_OP_ADD        LS(1, 0, 0x3)
667 #define   TXGBE_FDIRPICMD_OP_REM        LS(2, 0, 0x3)
668 #define   TXGBE_FDIRPICMD_OP_QRY        LS(3, 0, 0x3)
669 #define   TXGBE_FDIRPICMD_VLD           MS(2, 0x1)
670 #define   TXGBE_FDIRPICMD_UPD           MS(3, 0x1)
671 #define   TXGBE_FDIRPICMD_DIP6          MS(4, 0x1)
672 #define   TXGBE_FDIRPICMD_FT(v)         LS(v, 5, 0x3)
673 #define   TXGBE_FDIRPICMD_FT_MASK       MS(5, 0x3)
674 #define   TXGBE_FDIRPICMD_FT_UDP        LS(1, 5, 0x3)
675 #define   TXGBE_FDIRPICMD_FT_TCP        LS(2, 5, 0x3)
676 #define   TXGBE_FDIRPICMD_FT_SCTP       LS(3, 5, 0x3)
677 #define   TXGBE_FDIRPICMD_IP6           MS(7, 0x1)
678 #define   TXGBE_FDIRPICMD_CLR           MS(8, 0x1)
679 #define   TXGBE_FDIRPICMD_DROP          MS(9, 0x1)
680 #define   TXGBE_FDIRPICMD_LLI           MS(10, 0x1)
681 #define   TXGBE_FDIRPICMD_LAST          MS(11, 0x1)
682 #define   TXGBE_FDIRPICMD_COLLI         MS(12, 0x1)
683 #define   TXGBE_FDIRPICMD_QPENA         MS(15, 0x1)
684 #define   TXGBE_FDIRPICMD_QP(v)         LS(v, 16, 0x7F)
685 #define   TXGBE_FDIRPICMD_POOL(v)       LS(v, 24, 0x3F)
686
687 /**
688  * 5-tuple Filter
689  **/
690 #define TXGBE_5TFSADDR(i)               (0x019600 + (i) * 4) /* 0-127 */
691 #define TXGBE_5TFDADDR(i)               (0x019800 + (i) * 4) /* 0-127 */
692 #define TXGBE_5TFPORT(i)                (0x019A00 + (i) * 4) /* 0-127 */
693 #define   TXGBE_5TFPORT_SRC(v)          LS(v, 0, 0xFFFF)
694 #define   TXGBE_5TFPORT_DST(v)          LS(v, 16, 0xFFFF)
695 #define TXGBE_5TFCTL0(i)                (0x019C00 + (i) * 4) /* 0-127 */
696 #define   TXGBE_5TFCTL0_PROTO(v)        LS(v, 0, 0x3)
697 enum txgbe_5tuple_protocol {
698         TXGBE_5TF_PROT_TCP = 0,
699         TXGBE_5TF_PROT_UDP,
700         TXGBE_5TF_PROT_SCTP,
701         TXGBE_5TF_PROT_NONE,
702 };
703 #define   TXGBE_5TFCTL0_PRI(v)          LS(v, 2, 0x7)
704 #define   TXGBE_5TFCTL0_POOL(v)         LS(v, 8, 0x3F)
705 #define   TXGBE_5TFCTL0_MASK            MS(25, 0x3F)
706 #define     TXGBE_5TFCTL0_MSADDR        MS(25, 0x1)
707 #define     TXGBE_5TFCTL0_MDADDR        MS(26, 0x1)
708 #define     TXGBE_5TFCTL0_MSPORT        MS(27, 0x1)
709 #define     TXGBE_5TFCTL0_MDPORT        MS(28, 0x1)
710 #define     TXGBE_5TFCTL0_MPROTO        MS(29, 0x1)
711 #define     TXGBE_5TFCTL0_MPOOL         MS(30, 0x1)
712 #define   TXGBE_5TFCTL0_ENA             MS(31, 0x1)
713 #define TXGBE_5TFCTL1(i)                (0x019E00 + (i) * 4) /* 0-127 */
714 #define   TXGBE_5TFCTL1_CHKSZ           MS(12, 0x1)
715 #define   TXGBE_5TFCTL1_LLI             MS(20, 0x1)
716 #define   TXGBE_5TFCTL1_QP(v)           LS(v, 21, 0x7F)
717
718 /**
719  * Storm Control
720  **/
721 #define TXGBE_STRMCTL              0x015004
722 #define   TXGBE_STRMCTL_MCPNSH     MS(0, 0x1)
723 #define   TXGBE_STRMCTL_MCDROP     MS(1, 0x1)
724 #define   TXGBE_STRMCTL_BCPNSH     MS(2, 0x1)
725 #define   TXGBE_STRMCTL_BCDROP     MS(3, 0x1)
726 #define   TXGBE_STRMCTL_DFTPOOL    MS(4, 0x1)
727 #define   TXGBE_STRMCTL_ITVL(v)    LS(v, 8, 0x3FF)
728 #define TXGBE_STRMTH               0x015008
729 #define   TXGBE_STRMTH_MC(v)       LS(v, 0, 0xFFFF)
730 #define   TXGBE_STRMTH_BC(v)       LS(v, 16, 0xFFFF)
731
732 /******************************************************************************
733  * Ether Flow
734  ******************************************************************************/
735 #define TXGBE_PSRCTL                    0x015000
736 #define   TXGBE_PSRCTL_TPE              MS(4, 0x1)
737 #define   TXGBE_PSRCTL_ADHF12_MASK      MS(5, 0x3)
738 #define   TXGBE_PSRCTL_ADHF12(v)        LS(v, 5, 0x3)
739 #define   TXGBE_PSRCTL_UCHFENA          MS(7, 0x1)
740 #define   TXGBE_PSRCTL_MCHFENA          MS(7, 0x1)
741 #define   TXGBE_PSRCTL_MCP              MS(8, 0x1)
742 #define   TXGBE_PSRCTL_UCP              MS(9, 0x1)
743 #define   TXGBE_PSRCTL_BCA              MS(10, 0x1)
744 #define   TXGBE_PSRCTL_L4CSUM           MS(12, 0x1)
745 #define   TXGBE_PSRCTL_PCSD             MS(13, 0x1)
746 #define   TXGBE_PSRCTL_RSCPUSH          MS(15, 0x1)
747 #define   TXGBE_PSRCTL_RSCDIA           MS(16, 0x1)
748 #define   TXGBE_PSRCTL_RSCACK           MS(17, 0x1)
749 #define   TXGBE_PSRCTL_LBENA            MS(18, 0x1)
750 #define TXGBE_FRMSZ                     0x015020
751 #define   TXGBE_FRMSZ_MAX_MASK          MS(0, 0xFFFF)
752 #define   TXGBE_FRMSZ_MAX(v)            LS((v) + 4, 0, 0xFFFF)
753 #define TXGBE_VLANCTL                   0x015088
754 #define   TXGBE_VLANCTL_TPID_MASK       MS(0, 0xFFFF)
755 #define   TXGBE_VLANCTL_TPID(v)         LS(v, 0, 0xFFFF)
756 #define   TXGBE_VLANCTL_CFI             MS(28, 0x1)
757 #define   TXGBE_VLANCTL_CFIENA          MS(29, 0x1)
758 #define   TXGBE_VLANCTL_VFE             MS(30, 0x1)
759 #define TXGBE_POOLCTL                   0x0151B0
760 #define   TXGBE_POOLCTL_DEFDSA          MS(29, 0x1)
761 #define   TXGBE_POOLCTL_RPLEN           MS(30, 0x1)
762 #define   TXGBE_POOLCTL_MODE_MASK       MS(16, 0x3)
763 #define     TXGBE_PSRPOOL_MODE_MAC      LS(0, 16, 0x3)
764 #define     TXGBE_PSRPOOL_MODE_ETAG     LS(1, 16, 0x3)
765 #define   TXGBE_POOLCTL_DEFPL(v)        LS(v, 7, 0x3F)
766 #define     TXGBE_POOLCTL_DEFPL_MASK    MS(7, 0x3F)
767
768 #define TXGBE_ETFLT(i)                  (0x015128 + (i) * 4) /* 0-7 */
769 #define   TXGBE_ETFLT_ETID(v)           LS(v, 0, 0xFFFF)
770 #define   TXGBE_ETFLT_ETID_MASK         MS(0, 0xFFFF)
771 #define   TXGBE_ETFLT_POOL(v)           LS(v, 20, 0x3FF)
772 #define   TXGBE_ETFLT_POOLENA           MS(26, 0x1)
773 #define   TXGBE_ETFLT_FCOE              MS(27, 0x1)
774 #define   TXGBE_ETFLT_TXAS              MS(29, 0x1)
775 #define   TXGBE_ETFLT_1588              MS(30, 0x1)
776 #define   TXGBE_ETFLT_ENA               MS(31, 0x1)
777 #define TXGBE_ETCLS(i)                  (0x019100 + (i) * 4) /* 0-7 */
778 #define   TXGBE_ETCLS_QPID(v)           LS(v, 16, 0x7F)
779 #define   TXGBD_ETCLS_QPID(r)           RS(r, 16, 0x7F)
780 #define   TXGBE_ETCLS_LLI               MS(29, 0x1)
781 #define   TXGBE_ETCLS_QENA              MS(31, 0x1)
782 #define TXGBE_SYNCLS                    0x019130
783 #define   TXGBE_SYNCLS_ENA              MS(0, 0x1)
784 #define   TXGBE_SYNCLS_QPID(v)          LS(v, 1, 0x7F)
785 #define   TXGBD_SYNCLS_QPID(r)          RS(r, 1, 0x7F)
786 #define   TXGBE_SYNCLS_QPID_MASK        MS(1, 0x7F)
787 #define   TXGBE_SYNCLS_HIPRIO           MS(31, 0x1)
788
789 /* MAC & VLAN & NVE */
790 #define TXGBE_PSRVLANIDX           0x016230 /* 0-63 */
791 #define TXGBE_PSRVLAN              0x016220
792 #define   TXGBE_PSRVLAN_VID(v)     LS(v, 0, 0xFFF)
793 #define   TXGBE_PSRVLAN_EA         MS(31, 0x1)
794 #define TXGBE_PSRVLANPLM(i)        (0x016224 + (i) * 4) /* 0-1 */
795
796 #define TXGBE_PSRNVEI              0x016260 /* 256 */
797 #define TXGBE_PSRNVEADDR(i)        (0x016240 + (i) * 4) /* 0-3 */
798 #define TXGBE_PSRNVE               0x016250
799 #define   TXGBE_PSRNVE_KEY(v)      LS(v, 0, 0xFFFFFF)
800 #define   TXGBE_PSRNVE_TYPE(v)     LS(v, 24, 0x3)
801 #define TXGBE_PSRNVECTL            0x016254
802 #define   TXGBE_PSRNVECTL_MKEY     MS(0, 0x1)
803 #define   TXGBE_PSRNVECTL_MADDR    MS(1, 0x1)
804 #define   TXGBE_PSRNVECTL_SEL(v)   LS(v, 8, 0x3)
805 #define     TXGBE_PSRNVECTL_SEL_ODIP    (0)
806 #define     TXGBE_PSRNVECTL_SEL_IDMAC   (1)
807 #define     TXGBE_PSRNVECTL_SEL_IDIP    (2)
808 #define   TXGBE_PSRNVECTL_EA       MS(31, 0x1)
809 #define TXGBE_PSRNVEPM(i)          (0x016258 + (i) * 4) /* 0-1 */
810
811 /**
812  * FCoE
813  **/
814 #define TXGBE_FCCTL                0x015100
815 #define   TXGBE_FCCTL_LLI          MS(0, 0x1)
816 #define   TXGBE_FCCTL_SAVBAD       MS(1, 0x1)
817 #define   TXGBE_FCCTL_FRSTRDH      MS(2, 0x1)
818 #define   TXGBE_FCCTL_LSEQH        MS(3, 0x1)
819 #define   TXGBE_FCCTL_ALLH         MS(4, 0x1)
820 #define   TXGBE_FCCTL_FSEQH        MS(5, 0x1)
821 #define   TXGBE_FCCTL_ICRC         MS(6, 0x1)
822 #define   TXGBE_FCCTL_CRCBO        MS(7, 0x1)
823 #define   TXGBE_FCCTL_VER(v)       LS(v, 8, 0xF)
824 #define TXGBE_FCRSSCTL             0x019140
825 #define   TXGBE_FCRSSCTL_EA        MS(0, 0x1)
826 #define TXGBE_FCRSSTBL(i)          (0x019160 + (i) * 4) /* 0-7 */
827 #define   TXGBE_FCRSSTBL_QUE(v)    LS(v, 0, 0x7F)
828
829 #define TXGBE_FCRXEOF              0x015158
830 #define TXGBE_FCRXSOF              0x0151F8
831 #define TXGBE_FCTXEOF              0x018384
832 #define TXGBE_FCTXSOF              0x018380
833 #define TXGBE_FCRXFCDESC(i)        (0x012410 + (i) * 4) /* 0-1 */
834 #define TXGBE_FCRXFCBUF            0x012418
835 #define TXGBE_FCRXFCDDP            0x012420
836 #define TXGBE_FCRXCTXINVL(i)       (0x0190C0 + (i) * 4) /* 0-15 */
837
838 /* Programming Interface */
839 #define TXGBE_FCCTXT               0x015110
840 #define   TXGBE_FCCTXT_ID(v)       (((v) & 0x1FF)) /* 512 */
841 #define   TXGBE_FCCTXT_REVA        LS(0x1, 13, 0x1)
842 #define   TXGBE_FCCTXT_WREA        LS(0x1, 14, 0x1)
843 #define   TXGBE_FCCTXT_RDEA        LS(0x1, 15, 0x1)
844 #define TXGBE_FCCTXTCTL            0x015108
845 #define   TXGBE_FCCTXTCTL_EA       MS(0, 0x1)
846 #define   TXGBE_FCCTXTCTL_FIRST    MS(1, 0x1)
847 #define   TXGBE_FCCTXTCTL_WR       MS(2, 0x1)
848 #define   TXGBE_FCCTXTCTL_SEQID(v) LS(v, 8, 0xFF)
849 #define   TXGBE_FCCTXTCTL_SEQNR(v) LS(v, 16, 0xFFFF)
850 #define TXGBE_FCCTXTPARM           0x0151D8
851
852 /**
853  * Mirror Rules
854  **/
855 #define TXGBE_MIRRCTL(i)           (0x015B00 + (i) * 4)
856 #define  TXGBE_MIRRCTL_POOL        MS(0, 0x1)
857 #define  TXGBE_MIRRCTL_UPLINK      MS(1, 0x1)
858 #define  TXGBE_MIRRCTL_DNLINK      MS(2, 0x1)
859 #define  TXGBE_MIRRCTL_VLAN        MS(3, 0x1)
860 #define  TXGBE_MIRRCTL_DESTP(v)    LS(v, 8, 0x3F)
861 #define TXGBE_MIRRVLANL(i)         (0x015B10 + (i) * 8)
862 #define TXGBE_MIRRVLANH(i)         (0x015B14 + (i) * 8)
863 #define TXGBE_MIRRPOOLL(i)         (0x015B30 + (i) * 8)
864 #define TXGBE_MIRRPOOLH(i)         (0x015B34 + (i) * 8)
865
866 /**
867  * Time Stamp
868  **/
869 #define TXGBE_TSRXCTL              0x015188
870 #define   TXGBE_TSRXCTL_VLD        MS(0, 0x1)
871 #define   TXGBE_TSRXCTL_TYPE(v)    LS(v, 1, 0x7)
872 #define     TXGBE_TSRXCTL_TYPE_V2L2         (0)
873 #define     TXGBE_TSRXCTL_TYPE_V1L4         (1)
874 #define     TXGBE_TSRXCTL_TYPE_V2L24        (2)
875 #define     TXGBE_TSRXCTL_TYPE_V2EVENT      (5)
876 #define   TXGBE_TSRXCTL_ENA        MS(4, 0x1)
877 #define TXGBE_TSRXSTMPL            0x0151E8
878 #define TXGBE_TSRXSTMPH            0x0151A4
879 #define TXGBE_TSTXCTL              0x01D400
880 #define   TXGBE_TSTXCTL_VLD        MS(0, 0x1)
881 #define   TXGBE_TSTXCTL_ENA        MS(4, 0x1)
882 #define TXGBE_TSTXSTMPL            0x01D404
883 #define TXGBE_TSTXSTMPH            0x01D408
884 #define TXGBE_TSTIMEL              0x01D40C
885 #define TXGBE_TSTIMEH              0x01D410
886 #define TXGBE_TSTIMEINC            0x01D414
887 #define   TXGBE_TSTIMEINC_IV(v)    LS(v, 0, 0xFFFFFF)
888 #define   TXGBE_TSTIMEINC_IP(v)    LS(v, 24, 0xFF)
889 #define   TXGBE_TSTIMEINC_VP(v, p) \
890                         (((v) & MS(0, 0xFFFFFF)) | TXGBE_TSTIMEINC_IP(p))
891
892 /**
893  * Wake on Lan
894  **/
895 #define TXGBE_WOLCTL               0x015B80
896 #define TXGBE_WOLIPCTL             0x015B84
897 #define TXGBE_WOLIP4(i)            (0x015BC0 + (i) * 4) /* 0-3 */
898 #define TXGBE_WOLIP6(i)            (0x015BE0 + (i) * 4) /* 0-3 */
899
900 #define TXGBE_WOLFLEXCTL           0x015CFC
901 #define TXGBE_WOLFLEXI             0x015B8C
902 #define TXGBE_WOLFLEXDAT(i)        (0x015C00 + (i) * 16) /* 0-15 */
903 #define TXGBE_WOLFLEXMSK(i)        (0x015C08 + (i) * 16) /* 0-15 */
904
905 /******************************************************************************
906  * Security Registers
907  ******************************************************************************/
908 #define TXGBE_SECRXCTL             0x017000
909 #define   TXGBE_SECRXCTL_ODSA      MS(0, 0x1)
910 #define   TXGBE_SECRXCTL_XDSA      MS(1, 0x1)
911 #define   TXGBE_SECRXCTL_CRCSTRIP  MS(2, 0x1)
912 #define   TXGBE_SECRXCTL_SAVEBAD   MS(6, 0x1)
913 #define TXGBE_SECRXSTAT            0x017004
914 #define   TXGBE_SECRXSTAT_RDY      MS(0, 0x1)
915 #define   TXGBE_SECRXSTAT_ECC      MS(1, 0x1)
916
917 #define TXGBE_SECTXCTL             0x01D000
918 #define   TXGBE_SECTXCTL_ODSA      MS(0, 0x1)
919 #define   TXGBE_SECTXCTL_XDSA      MS(1, 0x1)
920 #define   TXGBE_SECTXCTL_STFWD     MS(2, 0x1)
921 #define   TXGBE_SECTXCTL_MSKIV     MS(3, 0x1)
922 #define TXGBE_SECTXSTAT            0x01D004
923 #define   TXGBE_SECTXSTAT_RDY      MS(0, 0x1)
924 #define   TXGBE_SECTXSTAT_ECC      MS(1, 0x1)
925 #define TXGBE_SECTXBUFAF           0x01D008
926 #define TXGBE_SECTXBUFAE           0x01D00C
927 #define TXGBE_SECTXIFG             0x01D020
928 #define   TXGBE_SECTXIFG_MIN(v)    LS(v, 0, 0xF)
929 #define   TXGBE_SECTXIFG_MIN_MASK  MS(0, 0xF)
930
931
932 /**
933  * LinkSec
934  **/
935 #define TXGBE_LSECRXCAP                0x017200
936 #define TXGBE_LSECRXCTL                0x017204
937         /* disabled(0),check(1),strict(2),drop(3) */
938 #define   TXGBE_LSECRXCTL_MODE_MASK    MS(2, 0x3)
939 #define   TXGBE_LSECRXCTL_MODE_STRICT  LS(2, 2, 0x3)
940 #define   TXGBE_LSECRXCTL_POSTHDR      MS(6, 0x1)
941 #define   TXGBE_LSECRXCTL_REPLAY       MS(7, 0x1)
942 #define TXGBE_LSECRXSCIL               0x017208
943 #define TXGBE_LSECRXSCIH               0x01720C
944 #define TXGBE_LSECRXSA(i)              (0x017210 + (i) * 4) /* 0-1 */
945 #define TXGBE_LSECRXPN(i)              (0x017218 + (i) * 4) /* 0-1 */
946 #define TXGBE_LSECRXKEY(n, i)          (0x017220 + 0x10 * (n) + 4 * (i)) /*0-3*/
947 #define TXGBE_LSECTXCAP                0x01D200
948 #define TXGBE_LSECTXCTL                0x01D204
949         /* disabled(0), auth(1), auth+encrypt(2) */
950 #define   TXGBE_LSECTXCTL_MODE_MASK    MS(0, 0x3)
951 #define   TXGBE_LSECTXCTL_MODE_AUTH    LS(1, 0, 0x3)
952 #define   TXGBE_LSECTXCTL_MODE_AENC    LS(2, 0, 0x3)
953 #define   TXGBE_LSECTXCTL_PNTRH_MASK   MS(8, 0xFFFFFF)
954 #define   TXGBE_LSECTXCTL_PNTRH(v)     LS(v, 8, 0xFFFFFF)
955 #define TXGBE_LSECTXSCIL               0x01D208
956 #define TXGBE_LSECTXSCIH               0x01D20C
957 #define TXGBE_LSECTXSA                 0x01D210
958 #define TXGBE_LSECTXPN0                0x01D214
959 #define TXGBE_LSECTXPN1                0x01D218
960 #define TXGBE_LSECTXKEY0(i)            (0x01D21C + (i) * 4) /* 0-3 */
961 #define TXGBE_LSECTXKEY1(i)            (0x01D22C + (i) * 4) /* 0-3 */
962
963 #define TXGBE_LSECRX_UTPKT             0x017240
964 #define TXGBE_LSECRX_DECOCT            0x017244
965 #define TXGBE_LSECRX_VLDOCT            0x017248
966 #define TXGBE_LSECRX_BTPKT             0x01724C
967 #define TXGBE_LSECRX_NOSCIPKT          0x017250
968 #define TXGBE_LSECRX_UNSCIPKT          0x017254
969 #define TXGBE_LSECRX_UNCHKPKT          0x017258
970 #define TXGBE_LSECRX_DLYPKT            0x01725C
971 #define TXGBE_LSECRX_LATEPKT           0x017260
972 #define TXGBE_LSECRX_OKPKT(i)          (0x017264 + (i) * 4) /* 0-1 */
973 #define TXGBE_LSECRX_BADPKT(i)         (0x01726C + (i) * 4) /* 0-1 */
974 #define TXGBE_LSECRX_INVPKT(i)         (0x017274 + (i) * 4) /* 0-1 */
975 #define TXGBE_LSECRX_BADSAPKT          0x01727C
976 #define TXGBE_LSECRX_INVSAPKT          0x017280
977 #define TXGBE_LSECTX_UTPKT             0x01D23C
978 #define TXGBE_LSECTX_ENCPKT            0x01D240
979 #define TXGBE_LSECTX_PROTPKT           0x01D244
980 #define TXGBE_LSECTX_ENCOCT            0x01D248
981 #define TXGBE_LSECTX_PROTOCT           0x01D24C
982
983 /**
984  * IpSec
985  **/
986 #define TXGBE_ISECRXIDX            0x017100
987 #define TXGBE_ISECRXADDR(i)        (0x017104 + (i) * 4) /*0-3*/
988 #define TXGBE_ISECRXSPI            0x017114
989 #define TXGBE_ISECRXIPIDX          0x017118
990 #define TXGBE_ISECRXKEY(i)         (0x01711C + (i) * 4) /*0-3*/
991 #define TXGBE_ISECRXSALT           0x01712C
992 #define TXGBE_ISECRXMODE           0x017130
993
994 #define TXGBE_ISECTXIDX            0x01D100
995 #define   TXGBE_ISECTXIDX_WT       0x80000000U
996 #define   TXGBE_ISECTXIDX_RD       0x40000000U
997 #define   TXGBE_ISECTXIDX_SDIDX    0x0U
998 #define   TXGBE_ISECTXIDX_ENA      0x00000001U
999
1000 #define TXGBE_ISECTXSALT           0x01D104
1001 #define TXGBE_ISECTXKEY(i)         (0x01D108 + (i) * 4) /* 0-3 */
1002
1003 /******************************************************************************
1004  * MAC Registers
1005  ******************************************************************************/
1006 #define TXGBE_MACRXCFG                  0x011004
1007 #define   TXGBE_MACRXCFG_ENA            MS(0, 0x1)
1008 #define   TXGBE_MACRXCFG_JUMBO          MS(8, 0x1)
1009 #define   TXGBE_MACRXCFG_LB             MS(10, 0x1)
1010 #define TXGBE_MACCNTCTL                 0x011800
1011 #define   TXGBE_MACCNTCTL_RC            MS(2, 0x1)
1012
1013 #define TXGBE_MACRXFLT                  0x011008
1014 #define   TXGBE_MACRXFLT_PROMISC        MS(0, 0x1)
1015 #define   TXGBE_MACRXFLT_CTL_MASK       MS(6, 0x3)
1016 #define   TXGBE_MACRXFLT_CTL_DROP       LS(0, 6, 0x3)
1017 #define   TXGBE_MACRXFLT_CTL_NOPS       LS(1, 6, 0x3)
1018 #define   TXGBE_MACRXFLT_CTL_NOFT       LS(2, 6, 0x3)
1019 #define   TXGBE_MACRXFLT_CTL_PASS       LS(3, 6, 0x3)
1020 #define   TXGBE_MACRXFLT_RXALL          MS(31, 0x1)
1021
1022 /******************************************************************************
1023  * Statistic Registers
1024  ******************************************************************************/
1025 /* Ring Counter */
1026 #define TXGBE_QPRXPKT(rp)                 (0x001014 + 0x40 * (rp))
1027 #define TXGBE_QPRXOCTL(rp)                (0x001018 + 0x40 * (rp))
1028 #define TXGBE_QPRXOCTH(rp)                (0x00101C + 0x40 * (rp))
1029 #define TXGBE_QPTXPKT(rp)                 (0x003014 + 0x40 * (rp))
1030 #define TXGBE_QPTXOCTL(rp)                (0x003018 + 0x40 * (rp))
1031 #define TXGBE_QPTXOCTH(rp)                (0x00301C + 0x40 * (rp))
1032 #define TXGBE_QPRXMPKT(rp)                (0x001020 + 0x40 * (rp))
1033
1034 /* Host DMA Counter */
1035 #define TXGBE_DMATXDROP                   0x018300
1036 #define TXGBE_DMATXSECDROP                0x018304
1037 #define TXGBE_DMATXPKT                    0x018308
1038 #define TXGBE_DMATXOCTL                   0x01830C
1039 #define TXGBE_DMATXOCTH                   0x018310
1040 #define TXGBE_DMATXMNG                    0x018314
1041 #define TXGBE_DMARXDROP                   0x012500
1042 #define TXGBE_DMARXPKT                    0x012504
1043 #define TXGBE_DMARXOCTL                   0x012508
1044 #define TXGBE_DMARXOCTH                   0x01250C
1045 #define TXGBE_DMARXMNG                    0x012510
1046
1047 /* Packet Buffer Counter */
1048 #define TXGBE_PBRXMISS(tc)                (0x019040 + (tc) * 4)
1049 #define TXGBE_PBRXPKT                     0x019060
1050 #define TXGBE_PBRXREP                     0x019064
1051 #define TXGBE_PBRXDROP                    0x019068
1052 #define TXGBE_PBRXLNKXOFF                 0x011988
1053 #define TXGBE_PBRXLNKXON                  0x011E0C
1054 #define TXGBE_PBRXUPXON(up)               (0x011E30 + (up) * 4)
1055 #define TXGBE_PBRXUPXOFF(up)              (0x011E10 + (up) * 4)
1056
1057 #define TXGBE_PBTXLNKXOFF                 0x019218
1058 #define TXGBE_PBTXLNKXON                  0x01921C
1059 #define TXGBE_PBTXUPXON(up)               (0x0192E0 + (up) * 4)
1060 #define TXGBE_PBTXUPXOFF(up)              (0x0192C0 + (up) * 4)
1061 #define TXGBE_PBTXUPOFF(up)               (0x019280 + (up) * 4)
1062
1063 #define TXGBE_PBLPBK                      0x01CF08
1064
1065 /* Ether Flow Counter */
1066 #define TXGBE_LANPKTDROP                  0x0151C0
1067 #define TXGBE_MNGPKTDROP                  0x0151C4
1068
1069 /* MAC Counter */
1070 #define TXGBE_MACRXERRCRCL           0x011928
1071 #define TXGBE_MACRXERRCRCH           0x01192C
1072 #define TXGBE_MACRXERRLENL           0x011978
1073 #define TXGBE_MACRXERRLENH           0x01197C
1074 #define TXGBE_MACRX1to64L            0x001940
1075 #define TXGBE_MACRX1to64H            0x001944
1076 #define TXGBE_MACRX65to127L          0x001948
1077 #define TXGBE_MACRX65to127H          0x00194C
1078 #define TXGBE_MACRX128to255L         0x001950
1079 #define TXGBE_MACRX128to255H         0x001954
1080 #define TXGBE_MACRX256to511L         0x001958
1081 #define TXGBE_MACRX256to511H         0x00195C
1082 #define TXGBE_MACRX512to1023L        0x001960
1083 #define TXGBE_MACRX512to1023H        0x001964
1084 #define TXGBE_MACRX1024toMAXL        0x001968
1085 #define TXGBE_MACRX1024toMAXH        0x00196C
1086 #define TXGBE_MACTX1to64L            0x001834
1087 #define TXGBE_MACTX1to64H            0x001838
1088 #define TXGBE_MACTX65to127L          0x00183C
1089 #define TXGBE_MACTX65to127H          0x001840
1090 #define TXGBE_MACTX128to255L         0x001844
1091 #define TXGBE_MACTX128to255H         0x001848
1092 #define TXGBE_MACTX256to511L         0x00184C
1093 #define TXGBE_MACTX256to511H         0x001850
1094 #define TXGBE_MACTX512to1023L        0x001854
1095 #define TXGBE_MACTX512to1023H        0x001858
1096 #define TXGBE_MACTX1024toMAXL        0x00185C
1097 #define TXGBE_MACTX1024toMAXH        0x001860
1098
1099 #define TXGBE_MACRXUNDERSIZE         0x011938
1100 #define TXGBE_MACRXOVERSIZE          0x01193C
1101 #define TXGBE_MACRXJABBER            0x011934
1102
1103 #define TXGBE_MACRXPKTL                0x011900
1104 #define TXGBE_MACRXPKTH                0x011904
1105 #define TXGBE_MACTXPKTL                0x01181C
1106 #define TXGBE_MACTXPKTH                0x011820
1107 #define TXGBE_MACRXGBOCTL              0x011908
1108 #define TXGBE_MACRXGBOCTH              0x01190C
1109 #define TXGBE_MACTXGBOCTL              0x011814
1110 #define TXGBE_MACTXGBOCTH              0x011818
1111
1112 #define TXGBE_MACRXOCTL                0x011918
1113 #define TXGBE_MACRXOCTH                0x01191C
1114 #define TXGBE_MACRXMPKTL               0x011920
1115 #define TXGBE_MACRXMPKTH               0x011924
1116 #define TXGBE_MACTXOCTL                0x011824
1117 #define TXGBE_MACTXOCTH                0x011828
1118 #define TXGBE_MACTXMPKTL               0x01182C
1119 #define TXGBE_MACTXMPKTH               0x011830
1120
1121 /* Management Counter */
1122 #define TXGBE_MNGOUT              0x01CF00
1123 #define TXGBE_MNGIN               0x01CF04
1124
1125 /* MAC SEC Counter */
1126 #define TXGBE_LSECRXUNTAG         0x017240
1127 #define TXGBE_LSECRXDECOCT        0x017244
1128 #define TXGBE_LSECRXVLDOCT        0x017248
1129 #define TXGBE_LSECRXBADTAG        0x01724C
1130 #define TXGBE_LSECRXNOSCI         0x017250
1131 #define TXGBE_LSECRXUKSCI         0x017254
1132 #define TXGBE_LSECRXUNCHK         0x017258
1133 #define TXGBE_LSECRXDLY           0x01725C
1134 #define TXGBE_LSECRXLATE          0x017260
1135 #define TXGBE_LSECRXGOOD          0x017264
1136 #define TXGBE_LSECRXBAD           0x01726C
1137 #define TXGBE_LSECRXUK            0x017274
1138 #define TXGBE_LSECRXBADSA         0x01727C
1139 #define TXGBE_LSECRXUKSA          0x017280
1140 #define TXGBE_LSECTXUNTAG         0x01D23C
1141 #define TXGBE_LSECTXENC           0x01D240
1142 #define TXGBE_LSECTXPTT           0x01D244
1143 #define TXGBE_LSECTXENCOCT        0x01D248
1144 #define TXGBE_LSECTXPTTOCT        0x01D24C
1145
1146 /* IP SEC Counter */
1147
1148 /* FDIR Counter */
1149 #define TXGBE_FDIRFREE                  0x019538
1150 #define   TXGBE_FDIRFREE_FLT(r)         RS(r, 0, 0xFFFF)
1151 #define TXGBE_FDIRLEN                   0x01954C
1152 #define   TXGBE_FDIRLEN_BKTLEN(r)       RS(r, 0, 0x3F)
1153 #define   TXGBE_FDIRLEN_MAXLEN(r)       RS(r, 8, 0x3F)
1154 #define TXGBE_FDIRUSED                  0x019550
1155 #define   TXGBE_FDIRUSED_ADD(r)         RS(r, 0, 0xFFFF)
1156 #define   TXGBE_FDIRUSED_REM(r)         RS(r, 16, 0xFFFF)
1157 #define TXGBE_FDIRFAIL                  0x019554
1158 #define   TXGBE_FDIRFAIL_ADD(r)         RS(r, 0, 0xFF)
1159 #define   TXGBE_FDIRFAIL_REM(r)         RS(r, 8, 0xFF)
1160 #define TXGBE_FDIRMATCH                 0x019558
1161 #define TXGBE_FDIRMISS                  0x01955C
1162
1163 /* FCOE Counter */
1164 #define TXGBE_FCOECRC                   0x015160
1165 #define TXGBE_FCOERPDC                  0x012514
1166 #define TXGBE_FCOELAST                  0x012518
1167 #define TXGBE_FCOEPRC                   0x015164
1168 #define TXGBE_FCOEDWRC                  0x015168
1169 #define TXGBE_FCOEPTC                   0x018318
1170 #define TXGBE_FCOEDWTC                  0x01831C
1171
1172 /* Management Counter */
1173 #define TXGBE_MNGOS2BMC                 0x01E094
1174 #define TXGBE_MNGBMC2OS                 0x01E090
1175
1176 /******************************************************************************
1177  * PF(Physical Function) Registers
1178  ******************************************************************************/
1179 /* Interrupt */
1180 #define TXGBE_ICRMISC          0x000100
1181 #define   TXGBE_ICRMISC_MASK   MS(8, 0xFFFFFF)
1182 #define   TXGBE_ICRMISC_LNKDN  MS(8, 0x1) /* eth link down */
1183 #define   TXGBE_ICRMISC_RST    MS(10, 0x1) /* device reset event */
1184 #define   TXGBE_ICRMISC_TS     MS(11, 0x1) /* time sync */
1185 #define   TXGBE_ICRMISC_STALL  MS(12, 0x1) /* trans or recv path is stalled */
1186 #define   TXGBE_ICRMISC_LNKSEC MS(13, 0x1) /* Tx LinkSec require key exchange */
1187 #define   TXGBE_ICRMISC_ERRBUF MS(14, 0x1) /* Packet Buffer Overrun */
1188 #define   TXGBE_ICRMISC_FDIR   MS(15, 0x1) /* FDir Exception */
1189 #define   TXGBE_ICRMISC_I2C    MS(16, 0x1) /* I2C interrupt */
1190 #define   TXGBE_ICRMISC_ERRMAC MS(17, 0x1) /* err reported by MAC */
1191 #define   TXGBE_ICRMISC_LNKUP  MS(18, 0x1) /* link up */
1192 #define   TXGBE_ICRMISC_ANDONE MS(19, 0x1) /* link auto-nego done */
1193 #define   TXGBE_ICRMISC_ERRIG  MS(20, 0x1) /* integrity error */
1194 #define   TXGBE_ICRMISC_SPI    MS(21, 0x1) /* SPI interface */
1195 #define   TXGBE_ICRMISC_VFMBX  MS(22, 0x1) /* VF-PF message box */
1196 #define   TXGBE_ICRMISC_GPIO   MS(26, 0x1) /* GPIO interrupt */
1197 #define   TXGBE_ICRMISC_ERRPCI MS(27, 0x1) /* pcie request error */
1198 #define   TXGBE_ICRMISC_HEAT   MS(28, 0x1) /* overheat detection */
1199 #define   TXGBE_ICRMISC_PROBE  MS(29, 0x1) /* probe match */
1200 #define   TXGBE_ICRMISC_MNGMBX MS(30, 0x1) /* mng mailbox */
1201 #define   TXGBE_ICRMISC_TIMER  MS(31, 0x1) /* tcp timer */
1202 #define   TXGBE_ICRMISC_DEFAULT ( \
1203                         TXGBE_ICRMISC_LNKDN | \
1204                         TXGBE_ICRMISC_RST | \
1205                         TXGBE_ICRMISC_ERRMAC | \
1206                         TXGBE_ICRMISC_LNKUP | \
1207                         TXGBE_ICRMISC_ANDONE | \
1208                         TXGBE_ICRMISC_ERRIG | \
1209                         TXGBE_ICRMISC_VFMBX | \
1210                         TXGBE_ICRMISC_MNGMBX | \
1211                         TXGBE_ICRMISC_STALL | \
1212                         TXGBE_ICRMISC_TIMER)
1213 #define   TXGBE_ICRMISC_LSC ( \
1214                         TXGBE_ICRMISC_LNKDN | \
1215                         TXGBE_ICRMISC_LNKUP)
1216 #define TXGBE_ICSMISC                   0x000104
1217 #define TXGBE_IENMISC                   0x000108
1218 #define TXGBE_IVARMISC                  0x0004FC
1219 #define   TXGBE_IVARMISC_VEC(v)         LS(v, 0, 0x7)
1220 #define   TXGBE_IVARMISC_VLD            MS(7, 0x1)
1221 #define TXGBE_ICR(i)                    (0x000120 + (i) * 4) /* 0-1 */
1222 #define   TXGBE_ICR_MASK                MS(0, 0xFFFFFFFF)
1223 #define TXGBE_ICS(i)                    (0x000130 + (i) * 4) /* 0-1 */
1224 #define   TXGBE_ICS_MASK                TXGBE_ICR_MASK
1225 #define TXGBE_IMS(i)                    (0x000140 + (i) * 4) /* 0-1 */
1226 #define   TXGBE_IMS_MASK                TXGBE_ICR_MASK
1227 #define TXGBE_IMC(i)                    (0x000150 + (i) * 4) /* 0-1 */
1228 #define   TXGBE_IMC_MASK                TXGBE_ICR_MASK
1229 #define TXGBE_IVAR(i)                   (0x000500 + (i) * 4) /* 0-3 */
1230 #define   TXGBE_IVAR_VEC(v)             LS(v, 0, 0x7)
1231 #define   TXGBE_IVAR_VLD                MS(7, 0x1)
1232 #define TXGBE_TCPTMR                    0x000170
1233 #define TXGBE_ITRSEL                    0x000180
1234
1235 /* P2V Mailbox */
1236 #define TXGBE_MBMEM(i)           (0x005000 + 0x40 * (i)) /* 0-63 */
1237 #define TXGBE_MBCTL(i)           (0x000600 + 4 * (i)) /* 0-63 */
1238 #define   TXGBE_MBCTL_STS        MS(0, 0x1) /* Initiate message send to VF */
1239 #define   TXGBE_MBCTL_ACK        MS(1, 0x1) /* Ack message recv'd from VF */
1240 #define   TXGBE_MBCTL_VFU        MS(2, 0x1) /* VF owns the mailbox buffer */
1241 #define   TXGBE_MBCTL_PFU        MS(3, 0x1) /* PF owns the mailbox buffer */
1242 #define   TXGBE_MBCTL_RVFU       MS(4, 0x1) /* Reset VFU - used when VF stuck */
1243 #define TXGBE_MBVFICR(i)                (0x000480 + 4 * (i)) /* 0-3 */
1244 #define   TXGBE_MBVFICR_INDEX(vf)       ((vf) >> 4)
1245 #define   TXGBE_MBVFICR_VFREQ_MASK      (0x0000FFFF) /* bits for VF messages */
1246 #define   TXGBE_MBVFICR_VFREQ_VF1       (0x00000001) /* bit for VF 1 message */
1247 #define   TXGBE_MBVFICR_VFACK_MASK      (0xFFFF0000) /* bits for VF acks */
1248 #define   TXGBE_MBVFICR_VFACK_VF1       (0x00010000) /* bit for VF 1 ack */
1249 #define TXGBE_FLRVFP(i)                 (0x000490 + 4 * (i)) /* 0-1 */
1250 #define TXGBE_FLRVFE(i)                 (0x0004A0 + 4 * (i)) /* 0-1 */
1251 #define TXGBE_FLRVFEC(i)                (0x0004A8 + 4 * (i)) /* 0-1 */
1252
1253 /******************************************************************************
1254  * VF(Virtual Function) Registers
1255  ******************************************************************************/
1256 #define TXGBE_VFPBWRAP                  0x000000
1257 #define   TXGBE_VFPBWRAP_WRAP(r, tc)    ((0x7 << 4 * (tc) & (r)) >> 4 * (tc))
1258 #define   TXGBE_VFPBWRAP_EMPT(r, tc)    ((0x8 << 4 * (tc) & (r)) >> 4 * (tc))
1259 #define TXGBE_VFSTATUS                  0x000004
1260 #define   TXGBE_VFSTATUS_UP             MS(0, 0x1)
1261 #define   TXGBE_VFSTATUS_BW_MASK        MS(1, 0x7)
1262 #define     TXGBE_VFSTATUS_BW_10G       LS(0x1, 1, 0x7)
1263 #define     TXGBE_VFSTATUS_BW_1G        LS(0x2, 1, 0x7)
1264 #define     TXGBE_VFSTATUS_BW_100M      LS(0x4, 1, 0x7)
1265 #define   TXGBE_VFSTATUS_BUSY           MS(4, 0x1)
1266 #define   TXGBE_VFSTATUS_LANID          MS(8, 0x1)
1267 #define TXGBE_VFRST                     0x000008
1268 #define   TXGBE_VFRST_SET               MS(0, 0x1)
1269 #define TXGBE_VFPLCFG                   0x000078
1270 #define   TXGBE_VFPLCFG_RSV             MS(0, 0x1)
1271 #define   TXGBE_VFPLCFG_PSR(v)          LS(v, 1, 0x1F)
1272 #define     TXGBE_VFPLCFG_PSRL4HDR      (0x1)
1273 #define     TXGBE_VFPLCFG_PSRL3HDR      (0x2)
1274 #define     TXGBE_VFPLCFG_PSRL2HDR      (0x4)
1275 #define     TXGBE_VFPLCFG_PSRTUNHDR     (0x8)
1276 #define     TXGBE_VFPLCFG_PSRTUNMAC     (0x10)
1277 #define   TXGBE_VFPLCFG_RSSMASK         MS(16, 0xFF)
1278 #define   TXGBE_VFPLCFG_RSSIPV4TCP      MS(16, 0x1)
1279 #define   TXGBE_VFPLCFG_RSSIPV4         MS(17, 0x1)
1280 #define   TXGBE_VFPLCFG_RSSIPV6         MS(20, 0x1)
1281 #define   TXGBE_VFPLCFG_RSSIPV6TCP      MS(21, 0x1)
1282 #define   TXGBE_VFPLCFG_RSSIPV4UDP      MS(22, 0x1)
1283 #define   TXGBE_VFPLCFG_RSSIPV6UDP      MS(23, 0x1)
1284 #define   TXGBE_VFPLCFG_RSSENA          MS(24, 0x1)
1285 #define   TXGBE_VFPLCFG_RSSHASH(v)      LS(v, 29, 0x7)
1286 #define TXGBE_VFRSSKEY(i)               (0x000080 + (i) * 4) /* 0-9 */
1287 #define TXGBE_VFRSSTBL(i)               (0x0000C0 + (i) * 4) /* 0-15 */
1288 #define TXGBE_VFICR                     0x000100
1289 #define   TXGBE_VFICR_MASK              LS(7, 0, 0x7)
1290 #define   TXGBE_VFICR_MBX               MS(0, 0x1)
1291 #define   TXGBE_VFICR_DONE1             MS(1, 0x1)
1292 #define   TXGBE_VFICR_DONE2             MS(2, 0x1)
1293 #define TXGBE_VFICS                     0x000104
1294 #define   TXGBE_VFICS_MASK              TXGBE_VFICR_MASK
1295 #define TXGBE_VFIMS                     0x000108
1296 #define   TXGBE_VFIMS_MASK              TXGBE_VFICR_MASK
1297 #define TXGBE_VFIMC                     0x00010C
1298 #define   TXGBE_VFIMC_MASK              TXGBE_VFICR_MASK
1299 #define TXGBE_VFGPIE                    0x000118
1300 #define TXGBE_VFIVAR(i)                 (0x000240 + 4 * (i)) /* 0-3 */
1301 #define TXGBE_VFIVARMISC                0x000260
1302 #define   TXGBE_VFIVAR_ALLOC(v)         LS(v, 0, 0x3)
1303 #define   TXGBE_VFIVAR_VLD              MS(7, 0x1)
1304
1305 #define TXGBE_VFMBCTL                   0x000600
1306 #define   TXGBE_VFMBCTL_REQ     MS(0, 0x1) /* Request for PF Ready bit */
1307 #define   TXGBE_VFMBCTL_ACK     MS(1, 0x1) /* Ack PF message received */
1308 #define   TXGBE_VFMBCTL_VFU     MS(2, 0x1) /* VF owns the mailbox buffer */
1309 #define   TXGBE_VFMBCTL_PFU     MS(3, 0x1) /* PF owns the mailbox buffer */
1310 #define   TXGBE_VFMBCTL_PFSTS   MS(4, 0x1) /* PF wrote a message in the MB */
1311 #define   TXGBE_VFMBCTL_PFACK   MS(5, 0x1) /* PF ack the previous VF msg */
1312 #define   TXGBE_VFMBCTL_RSTI    MS(6, 0x1) /* PF has reset indication */
1313 #define   TXGBE_VFMBCTL_RSTD    MS(7, 0x1) /* PF has indicated reset done */
1314 #define   TXGBE_VFMBCTL_R2C_BITS        (TXGBE_VFMBCTL_RSTD | \
1315                                          TXGBE_VFMBCTL_PFSTS | \
1316                                          TXGBE_VFMBCTL_PFACK)
1317 #define TXGBE_VFMBX                     0x000C00 /* 0-15 */
1318 #define TXGBE_VFTPHCTL(i)               (0x000D00 + 4 * (i)) /* 0-7 */
1319
1320 /******************************************************************************
1321  * PF&VF TxRx Interface
1322  ******************************************************************************/
1323 #define RNGLEN(v)     ROUND_OVER(v, 13, 7)
1324 #define HDRLEN(v)     ROUND_OVER(v, 10, 6)
1325 #define PKTLEN(v)     ROUND_OVER(v, 14, 10)
1326 #define INTTHR(v)     ROUND_OVER(v, 4,  0)
1327
1328 #define TXGBE_RING_DESC_ALIGN   128
1329 #define TXGBE_RING_DESC_MIN     128
1330 #define TXGBE_RING_DESC_MAX     8192
1331 #define TXGBE_RXD_ALIGN         TXGBE_RING_DESC_ALIGN
1332 #define TXGBE_TXD_ALIGN         TXGBE_RING_DESC_ALIGN
1333
1334 /* receive ring */
1335 #define TXGBE_RXBAL(rp)                 (0x001000 + 0x40 * (rp))
1336 #define TXGBE_RXBAH(rp)                 (0x001004 + 0x40 * (rp))
1337 #define TXGBE_RXRP(rp)                  (0x00100C + 0x40 * (rp))
1338 #define TXGBE_RXWP(rp)                  (0x001008 + 0x40 * (rp))
1339 #define TXGBE_RXCFG(rp)                 (0x001010 + 0x40 * (rp))
1340 #define   TXGBE_RXCFG_ENA               MS(0, 0x1)
1341 #define   TXGBE_RXCFG_RNGLEN(v)         LS(RNGLEN(v), 1, 0x3F)
1342 #define   TXGBE_RXCFG_PKTLEN(v)         LS(PKTLEN(v), 8, 0xF)
1343 #define     TXGBE_RXCFG_PKTLEN_MASK     MS(8, 0xF)
1344 #define   TXGBE_RXCFG_HDRLEN(v)         LS(HDRLEN(v), 12, 0xF)
1345 #define     TXGBE_RXCFG_HDRLEN_MASK     MS(12, 0xF)
1346 #define   TXGBE_RXCFG_WTHRESH(v)        LS(v, 16, 0x7)
1347 #define   TXGBE_RXCFG_ETAG              MS(22, 0x1)
1348 #define   TXGBE_RXCFG_RSCMAX_MASK       MS(23, 0x3)
1349 #define     TXGBE_RXCFG_RSCMAX_1        LS(0, 23, 0x3)
1350 #define     TXGBE_RXCFG_RSCMAX_4        LS(1, 23, 0x3)
1351 #define     TXGBE_RXCFG_RSCMAX_8        LS(2, 23, 0x3)
1352 #define     TXGBE_RXCFG_RSCMAX_16       LS(3, 23, 0x3)
1353 #define   TXGBE_RXCFG_STALL             MS(25, 0x1)
1354 #define   TXGBE_RXCFG_SPLIT             MS(26, 0x1)
1355 #define   TXGBE_RXCFG_RSCMODE           MS(27, 0x1)
1356 #define   TXGBE_RXCFG_CNTAG             MS(28, 0x1)
1357 #define   TXGBE_RXCFG_RSCENA            MS(29, 0x1)
1358 #define   TXGBE_RXCFG_DROP              MS(30, 0x1)
1359 #define   TXGBE_RXCFG_VLAN              MS(31, 0x1)
1360
1361 /* transmit ring */
1362 #define TXGBE_TXBAL(rp)                 (0x003000 + 0x40 * (rp))
1363 #define TXGBE_TXBAH(rp)                 (0x003004 + 0x40 * (rp))
1364 #define TXGBE_TXWP(rp)                  (0x003008 + 0x40 * (rp))
1365 #define TXGBE_TXRP(rp)                  (0x00300C + 0x40 * (rp))
1366 #define TXGBE_TXCFG(rp)                 (0x003010 + 0x40 * (rp))
1367 #define   TXGBE_TXCFG_ENA               MS(0, 0x1)
1368 #define   TXGBE_TXCFG_BUFLEN_MASK       MS(1, 0x3F)
1369 #define   TXGBE_TXCFG_BUFLEN(v)         LS(RNGLEN(v), 1, 0x3F)
1370 #define   TXGBE_TXCFG_HTHRESH_MASK      MS(8, 0xF)
1371 #define   TXGBE_TXCFG_HTHRESH(v)        LS(v, 8, 0xF)
1372 #define   TXGBE_TXCFG_WTHRESH_MASK      MS(16, 0x7F)
1373 #define   TXGBE_TXCFG_WTHRESH(v)        LS(v, 16, 0x7F)
1374 #define   TXGBE_TXCFG_FLUSH             MS(26, 0x1)
1375
1376 /* interrupt registers */
1377 #define TXGBE_ITRI                      0x000180
1378 #define TXGBE_ITR(i)                    (0x000200 + 4 * (i))
1379 #define   TXGBE_ITR_IVAL_MASK           MS(2, 0x3FE)
1380 #define   TXGBE_ITR_IVAL(v)             LS(v, 2, 0x3FE)
1381 #define     TXGBE_ITR_IVAL_1G(us)       TXGBE_ITR_IVAL((us) / 2)
1382 #define     TXGBE_ITR_IVAL_10G(us)      TXGBE_ITR_IVAL((us) / 20)
1383 #define   TXGBE_ITR_LLIEA               MS(15, 0x1)
1384 #define   TXGBE_ITR_LLICREDIT(v)        LS(v, 16, 0x1F)
1385 #define   TXGBE_ITR_CNT(v)              LS(v, 21, 0x7F)
1386 #define   TXGBE_ITR_WRDSA               MS(31, 0x1)
1387 #define TXGBE_GPIE                      0x000118
1388 #define   TXGBE_GPIE_MSIX               MS(0, 0x1)
1389 #define   TXGBE_GPIE_LLIEA              MS(1, 0x1)
1390 #define   TXGBE_GPIE_LLIVAL(v)          LS(v, 4, 0xF)
1391 #define   TXGBE_GPIE_RSCDLY(v)          LS(v, 8, 0x7)
1392
1393 /******************************************************************************
1394  * Debug Registers
1395  ******************************************************************************/
1396 /**
1397  * Probe
1398  **/
1399 #define TXGBE_PROB                      0x010010
1400 #define TXGBE_IODRV                     0x010024
1401
1402 #define TXGBE_PRBCTL                    0x010200
1403 #define TXGBE_PRBSTA                    0x010204
1404 #define TXGBE_PRBDAT                    0x010220
1405 #define TXGBE_PRBPTN                    0x010224
1406 #define TXGBE_PRBCNT                    0x010228
1407 #define TXGBE_PRBMSK                    0x01022C
1408
1409 #define TXGBE_PRBPCI                    0x01F010
1410 #define TXGBE_PRBRDMA                   0x012010
1411 #define TXGBE_PRBTDMA                   0x018010
1412 #define TXGBE_PRBPSR                    0x015010
1413 #define TXGBE_PRBRDB                    0x019010
1414 #define TXGBE_PRBTDB                    0x01C010
1415 #define TXGBE_PRBRSEC                   0x017010
1416 #define TXGBE_PRBTSEC                   0x01D010
1417 #define TXGBE_PRBMNG                    0x01E010
1418 #define TXGBE_PRBRMAC                   0x011014
1419 #define TXGBE_PRBTMAC                   0x011010
1420 #define TXGBE_PRBREMAC                  0x011E04
1421 #define TXGBE_PRBTEMAC                  0x011E00
1422
1423 /**
1424  * ECC
1425  **/
1426 #define TXGBE_ECCRXDMACTL               0x012014
1427 #define TXGBE_ECCRXDMAINJ               0x012018
1428 #define TXGBE_ECCRXDMA                  0x01201C
1429 #define TXGBE_ECCTXDMACTL               0x018014
1430 #define TXGBE_ECCTXDMAINJ               0x018018
1431 #define TXGBE_ECCTXDMA                  0x01801C
1432
1433 #define TXGBE_ECCRXPBCTL                0x019014
1434 #define TXGBE_ECCRXPBINJ                0x019018
1435 #define TXGBE_ECCRXPB                   0x01901C
1436 #define TXGBE_ECCTXPBCTL                0x01C014
1437 #define TXGBE_ECCTXPBINJ                0x01C018
1438 #define TXGBE_ECCTXPB                   0x01C01C
1439
1440 #define TXGBE_ECCRXETHCTL               0x015014
1441 #define TXGBE_ECCRXETHINJ               0x015018
1442 #define TXGBE_ECCRXETH                  0x01401C
1443
1444 #define TXGBE_ECCRXSECCTL               0x017014
1445 #define TXGBE_ECCRXSECINJ               0x017018
1446 #define TXGBE_ECCRXSEC                  0x01701C
1447 #define TXGBE_ECCTXSECCTL               0x01D014
1448 #define TXGBE_ECCTXSECINJ               0x01D018
1449 #define TXGBE_ECCTXSEC                  0x01D01C
1450
1451 /**
1452  * Inspection
1453  **/
1454 #define TXGBE_PBLBSTAT                  0x01906C
1455 #define   TXGBE_PBLBSTAT_FREE(r)        RS(r, 0, 0x3FF)
1456 #define   TXGBE_PBLBSTAT_FULL           MS(11, 0x1)
1457 #define TXGBE_PBRXSTAT                  0x019004
1458 #define   TXGBE_PBRXSTAT_WRAP(tc, r)    ((7u << 4 * (tc) & (r)) >> 4 * (tc))
1459 #define   TXGBE_PBRXSTAT_EMPT(tc, r)    ((8u << 4 * (tc) & (r)) >> 4 * (tc))
1460 #define TXGBE_PBRXSTAT2(tc)             (0x019180 + (tc) * 4)
1461 #define   TXGBE_PBRXSTAT2_USED(r)       RS(r, 0, 0xFFFF)
1462 #define TXGBE_PBRXWRPTR(tc)             (0x019180 + (tc) * 4)
1463 #define   TXGBE_PBRXWRPTR_HEAD(r)       RS(r, 0, 0xFFFF)
1464 #define   TXGBE_PBRXWRPTR_TAIL(r)       RS(r, 16, 0xFFFF)
1465 #define TXGBE_PBRXRDPTR(tc)             (0x0191A0 + (tc) * 4)
1466 #define   TXGBE_PBRXRDPTR_HEAD(r)       RS(r, 0, 0xFFFF)
1467 #define   TXGBE_PBRXRDPTR_TAIL(r)       RS(r, 16, 0xFFFF)
1468 #define TXGBE_PBRXDATA(tc)              (0x0191C0 + (tc) * 4)
1469 #define   TXGBE_PBRXDATA_RDPTR(r)       RS(r, 0, 0xFFFF)
1470 #define   TXGBE_PBRXDATA_WRPTR(r)       RS(r, 16, 0xFFFF)
1471 #define TXGBE_PBTXSTAT                  0x01C004
1472 #define   TXGBE_PBTXSTAT_EMPT(tc, r)    ((1 << (tc) & (r)) >> (tc))
1473
1474 #define TXGBE_RXPBPFCDMACL              0x019210
1475 #define TXGBE_RXPBPFCDMACH              0x019214
1476
1477 #define TXGBE_PSRLANPKTCNT              0x0151B8
1478 #define TXGBE_PSRMNGPKTCNT              0x0151BC
1479
1480 #define TXGBE_P2VMBX_SIZE          (16) /* 16*4B */
1481 #define TXGBE_P2MMBX_SIZE          (64) /* 64*4B */
1482
1483 /**************** Global Registers ****************************/
1484 /* chip control Registers */
1485 #define TXGBE_PWR                       0x010000
1486 #define   TXGBE_PWR_LANID(r)            RS(r, 30, 0x3)
1487 #define   TXGBE_PWR_LANID_SWAP          LS(2, 30, 0x3)
1488
1489 /* Sensors for PVT(Process Voltage Temperature) */
1490 #define TXGBE_TSCTRL                    0x010300
1491 #define   TXGBE_TSCTRL_EVALMD           MS(31, 0x1)
1492 #define TXGBE_TSEN                      0x010304
1493 #define   TXGBE_TSEN_ENA                MS(0, 0x1)
1494 #define TXGBE_TSSTAT                    0x010308
1495 #define   TXGBE_TSSTAT_VLD              MS(16, 0x1)
1496 #define   TXGBE_TSSTAT_DATA(r)          RS(r, 0, 0x3FF)
1497
1498 #define TXGBE_TSATHRE                   0x01030C
1499 #define TXGBE_TSDTHRE                   0x010310
1500 #define TXGBE_TSINTR                    0x010314
1501 #define   TXGBE_TSINTR_AEN              MS(0, 0x1)
1502 #define   TXGBE_TSINTR_DEN              MS(1, 0x1)
1503 #define TXGBE_TS_ALARM_ST               0x10318
1504 #define TXGBE_TS_ALARM_ST_DALARM        0x00000002U
1505 #define TXGBE_TS_ALARM_ST_ALARM         0x00000001U
1506
1507 /* FMGR Registers */
1508 #define TXGBE_ILDRSTAT                  0x010120
1509 #define   TXGBE_ILDRSTAT_PCIRST         MS(0, 0x1)
1510 #define   TXGBE_ILDRSTAT_PWRRST         MS(1, 0x1)
1511 #define   TXGBE_ILDRSTAT_SWRST          MS(7, 0x1)
1512 #define   TXGBE_ILDRSTAT_SWRST_LAN0     MS(9, 0x1)
1513 #define   TXGBE_ILDRSTAT_SWRST_LAN1     MS(10, 0x1)
1514
1515 #define TXGBE_SPISTAT                   0x01010C
1516 #define   TXGBE_SPISTAT_OPDONE          MS(0, 0x1)
1517 #define   TXGBE_SPISTAT_BPFLASH         MS(31, 0x1)
1518
1519 /************************* Port Registers ************************************/
1520 /* I2C registers */
1521 #define TXGBE_I2CCON                 0x014900 /* I2C Control */
1522 #define   TXGBE_I2CCON_SDIA          ((1 << 6))
1523 #define   TXGBE_I2CCON_RESTART       ((1 << 5))
1524 #define   TXGBE_I2CCON_M10BITADDR    ((1 << 4))
1525 #define   TXGBE_I2CCON_S10BITADDR    ((1 << 3))
1526 #define   TXGBE_I2CCON_SPEED(v)      (((v) & 0x3) << 1)
1527 #define   TXGBE_I2CCON_MENA          ((1 << 0))
1528 #define TXGBE_I2CTAR                 0x014904 /* I2C Target Address */
1529 #define TXGBE_I2CDATA                0x014910 /* I2C Rx/Tx Data Buf and Cmd */
1530 #define   TXGBE_I2CDATA_STOP         ((1 << 9))
1531 #define   TXGBE_I2CDATA_READ         ((1 << 8) | TXGBE_I2CDATA_STOP)
1532 #define   TXGBE_I2CDATA_WRITE        ((0 << 8) | TXGBE_I2CDATA_STOP)
1533 #define TXGBE_I2CSSSCLHCNT           0x014914
1534 #define TXGBE_I2CSSSCLLCNT           0x014918
1535 #define TXGBE_I2CICR                 0x014934 /* I2C Raw Interrupt Status */
1536 #define   TXGBE_I2CICR_RXFULL        ((0x1) << 2)
1537 #define   TXGBE_I2CICR_TXEMPTY       ((0x1) << 4)
1538 #define TXGBE_I2CICM                 0x014930 /* I2C Interrupt Mask */
1539 #define TXGBE_I2CRXTL                0x014938 /* I2C Receive FIFO Threshold */
1540 #define TXGBE_I2CTXTL                0x01493C /* I2C TX FIFO Threshold */
1541 #define TXGBE_I2CENA                 0x01496C /* I2C Enable */
1542 #define TXGBE_I2CSTAT                0x014970 /* I2C Status register */
1543 #define   TXGBE_I2CSTAT_MST          ((1U << 5))
1544 #define TXGBE_I2CSCLTMOUT            0x0149AC
1545 #define TXGBE_I2CSDATMOUT            0x0149B0 /*I2C SDA Stuck at Low Timeout*/
1546
1547 /* port cfg Registers */
1548 #define TXGBE_PORTSTAT                  0x014404
1549 #define   TXGBE_PORTSTAT_UP             MS(0, 0x1)
1550 #define   TXGBE_PORTSTAT_BW_MASK        MS(1, 0x7)
1551 #define     TXGBE_PORTSTAT_BW_10G       MS(1, 0x1)
1552 #define     TXGBE_PORTSTAT_BW_1G        MS(2, 0x1)
1553 #define     TXGBE_PORTSTAT_BW_100M      MS(3, 0x1)
1554 #define   TXGBE_PORTSTAT_ID(r)          RS(r, 8, 0x1)
1555
1556 #define TXGBE_VXLAN                     0x014410
1557 #define TXGBE_VXLAN_GPE                 0x014414
1558 #define TXGBE_GENEVE                    0x014418
1559 #define TXGBE_TEREDO                    0x01441C
1560 #define TXGBE_TCPTIME                   0x014420
1561
1562 /* GPIO Registers */
1563 #define TXGBE_GPIODATA                  0x014800
1564 #define   TXGBE_GPIOBIT_0      MS(0, 0x1) /* O:tx fault */
1565 #define   TXGBE_GPIOBIT_1      MS(1, 0x1) /* O:tx disabled */
1566 #define   TXGBE_GPIOBIT_2      MS(2, 0x1) /* I:sfp module absent */
1567 #define   TXGBE_GPIOBIT_3      MS(3, 0x1) /* I:rx signal lost */
1568 #define   TXGBE_GPIOBIT_4      MS(4, 0x1) /* O:rate select, 1G(0) 10G(1) */
1569 #define   TXGBE_GPIOBIT_5      MS(5, 0x1) /* O:rate select, 1G(0) 10G(1) */
1570 #define   TXGBE_GPIOBIT_6      MS(6, 0x1) /* I:ext phy interrupt */
1571 #define   TXGBE_GPIOBIT_7      MS(7, 0x1) /* I:fan speed alarm */
1572 #define TXGBE_GPIODIR                   0x014804
1573 #define TXGBE_GPIOCTL                   0x014808
1574 #define TXGBE_GPIOINTEN                 0x014830
1575 #define TXGBE_GPIOINTMASK               0x014834
1576 #define TXGBE_GPIOINTTYPE               0x014838
1577 #define TXGBE_GPIOINTSTAT               0x014840
1578 #define TXGBE_GPIOEOI                   0x01484C
1579
1580
1581 #define TXGBE_ARBPOOLIDX                0x01820C
1582 #define TXGBE_ARBTXRATE                 0x018404
1583 #define   TXGBE_ARBTXRATE_MIN(v)        LS(v, 0, 0x3FFF)
1584 #define   TXGBE_ARBTXRATE_MAX(v)        LS(v, 16, 0x3FFF)
1585
1586 /* qos */
1587 #define TXGBE_ARBTXCTL                  0x018200
1588 #define   TXGBE_ARBTXCTL_RRM            MS(1, 0x1)
1589 #define   TXGBE_ARBTXCTL_WSP            MS(2, 0x1)
1590 #define   TXGBE_ARBTXCTL_DIA            MS(6, 0x1)
1591 #define TXGBE_ARBTXMMW                  0x018208
1592
1593 /**************************** Receive DMA registers **************************/
1594 /* receive control */
1595 #define TXGBE_ARBRXCTL                  0x012000
1596 #define   TXGBE_ARBRXCTL_RRM            MS(1, 0x1)
1597 #define   TXGBE_ARBRXCTL_WSP            MS(2, 0x1)
1598 #define   TXGBE_ARBRXCTL_DIA            MS(6, 0x1)
1599
1600 #define TXGBE_RPUP2TC                   0x019008
1601 #define   TXGBE_RPUP2TC_UP_SHIFT        3
1602 #define   TXGBE_RPUP2TC_UP_MASK         0x7
1603
1604 /* mac switcher */
1605 #define TXGBE_ETHADDRL                  0x016200
1606 #define   TXGBE_ETHADDRL_AD0(v)         LS(v, 0, 0xFF)
1607 #define   TXGBE_ETHADDRL_AD1(v)         LS(v, 8, 0xFF)
1608 #define   TXGBE_ETHADDRL_AD2(v)         LS(v, 16, 0xFF)
1609 #define   TXGBE_ETHADDRL_AD3(v)         LS(v, 24, 0xFF)
1610 #define   TXGBE_ETHADDRL_ETAG(r)        RS(r, 0, 0x3FFF)
1611 #define TXGBE_ETHADDRH                  0x016204
1612 #define   TXGBE_ETHADDRH_AD4(v)         LS(v, 0, 0xFF)
1613 #define   TXGBE_ETHADDRH_AD5(v)         LS(v, 8, 0xFF)
1614 #define   TXGBE_ETHADDRH_AD_MASK        MS(0, 0xFFFF)
1615 #define   TXGBE_ETHADDRH_ETAG           MS(30, 0x1)
1616 #define   TXGBE_ETHADDRH_VLD            MS(31, 0x1)
1617 #define TXGBE_ETHADDRASSL               0x016208
1618 #define TXGBE_ETHADDRASSH               0x01620C
1619 #define TXGBE_ETHADDRIDX                0x016210
1620
1621 /* Outmost Barrier Filters */
1622 #define TXGBE_MCADDRTBL(i)              (0x015200 + (i) * 4) /* 0-127 */
1623 #define TXGBE_UCADDRTBL(i)              (0x015400 + (i) * 4) /* 0-127 */
1624 #define TXGBE_VLANTBL(i)                (0x016000 + (i) * 4) /* 0-127 */
1625
1626 #define TXGBE_MNGFLEXSEL                0x1582C
1627 #define TXGBE_MNGFLEXDWL(i)             (0x15A00 + ((i) * 16))
1628 #define TXGBE_MNGFLEXDWH(i)             (0x15A04 + ((i) * 16))
1629 #define TXGBE_MNGFLEXMSK(i)             (0x15A08 + ((i) * 16))
1630
1631 #define TXGBE_LANFLEXSEL                0x15B8C
1632 #define TXGBE_LANFLEXDWL(i)             (0x15C00 + ((i) * 16))
1633 #define TXGBE_LANFLEXDWH(i)             (0x15C04 + ((i) * 16))
1634 #define TXGBE_LANFLEXMSK(i)             (0x15C08 + ((i) * 16))
1635 #define TXGBE_LANFLEXCTL                0x15CFC
1636
1637 /* ipsec */
1638 #define TXGBE_IPSRXIDX                  0x017100
1639 #define   TXGBE_IPSRXIDX_ENA            MS(0, 0x1)
1640 #define   TXGBE_IPSRXIDX_TB_MASK        MS(1, 0x3)
1641 #define   TXGBE_IPSRXIDX_TB_IP          LS(1, 1, 0x3)
1642 #define   TXGBE_IPSRXIDX_TB_SPI         LS(2, 1, 0x3)
1643 #define   TXGBE_IPSRXIDX_TB_KEY         LS(3, 1, 0x3)
1644 #define   TXGBE_IPSRXIDX_TBIDX(v)       LS(v, 3, 0x3FF)
1645 #define   TXGBE_IPSRXIDX_READ           MS(30, 0x1)
1646 #define   TXGBE_IPSRXIDX_WRITE          MS(31, 0x1)
1647 #define TXGBE_IPSRXADDR(i)              (0x017104 + (i) * 4)
1648
1649 #define TXGBE_IPSRXSPI                  0x017114
1650 #define TXGBE_IPSRXADDRIDX              0x017118
1651 #define TXGBE_IPSRXKEY(i)               (0x01711C + (i) * 4)
1652 #define TXGBE_IPSRXSALT                 0x01712C
1653 #define TXGBE_IPSRXMODE                 0x017130
1654 #define   TXGBE_IPSRXMODE_IPV6          0x00000010
1655 #define   TXGBE_IPSRXMODE_DEC           0x00000008
1656 #define   TXGBE_IPSRXMODE_ESP           0x00000004
1657 #define   TXGBE_IPSRXMODE_AH            0x00000002
1658 #define   TXGBE_IPSRXMODE_VLD           0x00000001
1659 #define TXGBE_IPSTXIDX                  0x01D100
1660 #define   TXGBE_IPSTXIDX_ENA            MS(0, 0x1)
1661 #define   TXGBE_IPSTXIDX_SAIDX(v)       LS(v, 3, 0x3FF)
1662 #define   TXGBE_IPSTXIDX_READ           MS(30, 0x1)
1663 #define   TXGBE_IPSTXIDX_WRITE          MS(31, 0x1)
1664 #define TXGBE_IPSTXSALT                 0x01D104
1665 #define TXGBE_IPSTXKEY(i)               (0x01D108 + (i) * 4)
1666
1667 #define TXGBE_MACTXCFG                  0x011000
1668 #define   TXGBE_MACTXCFG_TXE            MS(0, 0x1)
1669 #define   TXGBE_MACTXCFG_SPEED_MASK     MS(29, 0x3)
1670 #define   TXGBE_MACTXCFG_SPEED(v)       LS(v, 29, 0x3)
1671 #define   TXGBE_MACTXCFG_SPEED_10G      LS(0, 29, 0x3)
1672 #define   TXGBE_MACTXCFG_SPEED_1G       LS(3, 29, 0x3)
1673
1674 #define TXGBE_ISBADDRL                  0x000160
1675 #define TXGBE_ISBADDRH                  0x000164
1676
1677 #define NVM_OROM_OFFSET         0x17
1678 #define NVM_OROM_BLK_LOW        0x83
1679 #define NVM_OROM_BLK_HI         0x84
1680 #define NVM_OROM_PATCH_MASK     0xFF
1681 #define NVM_OROM_SHIFT          8
1682 #define NVM_VER_MASK            0x00FF /* version mask */
1683 #define NVM_VER_SHIFT           8     /* version bit shift */
1684 #define NVM_OEM_PROD_VER_PTR    0x1B  /* OEM Product version block pointer */
1685 #define NVM_OEM_PROD_VER_CAP_OFF 0x1  /* OEM Product version format offset */
1686 #define NVM_OEM_PROD_VER_OFF_L  0x2   /* OEM Product version offset low */
1687 #define NVM_OEM_PROD_VER_OFF_H  0x3   /* OEM Product version offset high */
1688 #define NVM_OEM_PROD_VER_CAP_MASK 0xF /* OEM Product version cap mask */
1689 #define NVM_OEM_PROD_VER_MOD_LEN 0x3  /* OEM Product version module length */
1690 #define NVM_ETK_OFF_LOW         0x2D  /* version low order word */
1691 #define NVM_ETK_OFF_HI          0x2E  /* version high order word */
1692 #define NVM_ETK_SHIFT           16    /* high version word shift */
1693 #define NVM_VER_INVALID         0xFFFF
1694 #define NVM_ETK_VALID           0x8000
1695 #define NVM_INVALID_PTR         0xFFFF
1696 #define NVM_VER_SIZE            32    /* version sting size */
1697
1698 #define TXGBE_REG_RSSTBL   TXGBE_RSSTBL(0)
1699 #define TXGBE_REG_RSSKEY   TXGBE_RSSKEY(0)
1700
1701 /**
1702  * register operations
1703  **/
1704 #define TXGBE_REG_READ32(addr)               rte_read32(addr)
1705 #define TXGBE_REG_READ32_RELAXED(addr)       rte_read32_relaxed(addr)
1706 #define TXGBE_REG_WRITE32(addr, val)         rte_write32(val, addr)
1707 #define TXGBE_REG_WRITE32_RELAXED(addr, val) rte_write32_relaxed(val, addr)
1708
1709 #define TXGBE_DEAD_READ_REG         0xdeadbeefU
1710 #define TXGBE_FAILED_READ_REG       0xffffffffU
1711 #define TXGBE_REG_ADDR(hw, reg) \
1712         ((volatile u32 *)((char *)(hw)->hw_addr + (reg)))
1713
1714 static inline u32
1715 txgbe_get32(volatile u32 *addr)
1716 {
1717         u32 val = TXGBE_REG_READ32(addr);
1718         return rte_le_to_cpu_32(val);
1719 }
1720
1721 static inline void
1722 txgbe_set32(volatile u32 *addr, u32 val)
1723 {
1724         val = rte_cpu_to_le_32(val);
1725         TXGBE_REG_WRITE32(addr, val);
1726 }
1727
1728 static inline u32
1729 txgbe_get32_masked(volatile u32 *addr, u32 mask)
1730 {
1731         u32 val = txgbe_get32(addr);
1732         val &= mask;
1733         return val;
1734 }
1735
1736 static inline void
1737 txgbe_set32_masked(volatile u32 *addr, u32 mask, u32 field)
1738 {
1739         u32 val = txgbe_get32(addr);
1740         val = ((val & ~mask) | (field & mask));
1741         txgbe_set32(addr, val);
1742 }
1743
1744 static inline u32
1745 txgbe_get32_relaxed(volatile u32 *addr)
1746 {
1747         u32 val = TXGBE_REG_READ32_RELAXED(addr);
1748         return rte_le_to_cpu_32(val);
1749 }
1750
1751 static inline void
1752 txgbe_set32_relaxed(volatile u32 *addr, u32 val)
1753 {
1754         val = rte_cpu_to_le_32(val);
1755         TXGBE_REG_WRITE32_RELAXED(addr, val);
1756 }
1757
1758 static inline u32
1759 rd32(struct txgbe_hw *hw, u32 reg)
1760 {
1761         if (reg == TXGBE_REG_DUMMY)
1762                 return 0;
1763         return txgbe_get32(TXGBE_REG_ADDR(hw, reg));
1764 }
1765
1766 static inline void
1767 wr32(struct txgbe_hw *hw, u32 reg, u32 val)
1768 {
1769         if (reg == TXGBE_REG_DUMMY)
1770                 return;
1771         txgbe_set32(TXGBE_REG_ADDR(hw, reg), val);
1772 }
1773
1774 static inline u32
1775 rd32m(struct txgbe_hw *hw, u32 reg, u32 mask)
1776 {
1777         u32 val = rd32(hw, reg);
1778         val &= mask;
1779         return val;
1780 }
1781
1782 static inline void
1783 wr32m(struct txgbe_hw *hw, u32 reg, u32 mask, u32 field)
1784 {
1785         u32 val = rd32(hw, reg);
1786         val = ((val & ~mask) | (field & mask));
1787         wr32(hw, reg, val);
1788 }
1789
1790 static inline u64
1791 rd64(struct txgbe_hw *hw, u32 reg)
1792 {
1793         u64 lsb = rd32(hw, reg);
1794         u64 msb = rd32(hw, reg + 4);
1795         return (lsb | msb << 32);
1796 }
1797
1798 static inline void
1799 wr64(struct txgbe_hw *hw, u32 reg, u64 val)
1800 {
1801         wr32(hw, reg, (u32)val);
1802         wr32(hw, reg + 4, (u32)(val >> 32));
1803 }
1804
1805 /* poll register */
1806 static inline u32
1807 po32m(struct txgbe_hw *hw, u32 reg, u32 mask, u32 expect, u32 *actual,
1808         u32 loop, u32 slice)
1809 {
1810         bool usec = true;
1811         u32 value = 0, all = 0;
1812
1813         if (slice > 1000 * MAX_UDELAY_MS) {
1814                 usec = false;
1815                 slice = (slice + 500) / 1000;
1816         }
1817
1818         do {
1819                 all |= rd32(hw, reg);
1820                 value |= mask & all;
1821                 if (value == expect)
1822                         break;
1823
1824                 usec ? usec_delay(slice) : msec_delay(slice);
1825         } while (--loop > 0);
1826
1827         if (actual)
1828                 *actual = all;
1829
1830         return loop;
1831 }
1832
1833 /* flush all write operations */
1834 #define txgbe_flush(hw) rd32(hw, 0x00100C)
1835
1836 #define rd32a(hw, reg, idx) ( \
1837         rd32((hw), (reg) + ((idx) << 2)))
1838 #define wr32a(hw, reg, idx, val) \
1839         wr32((hw), (reg) + ((idx) << 2), (val))
1840
1841 #define rd32w(hw, reg, mask, slice) do { \
1842         rd32((hw), reg); \
1843         po32m((hw), reg, mask, mask, NULL, 5, slice); \
1844 } while (0)
1845
1846 #define wr32w(hw, reg, val, mask, slice) do { \
1847         wr32((hw), reg, val); \
1848         po32m((hw), reg, mask, mask, NULL, 5, slice); \
1849 } while (0)
1850
1851 #define TXGBE_XPCS_IDAADDR    0x13000
1852 #define TXGBE_XPCS_IDADATA    0x13004
1853 #define TXGBE_EPHY_IDAADDR    0x13008
1854 #define TXGBE_EPHY_IDADATA    0x1300C
1855 static inline u32
1856 rd32_epcs(struct txgbe_hw *hw, u32 addr)
1857 {
1858         u32 data;
1859         wr32(hw, TXGBE_XPCS_IDAADDR, addr);
1860         data = rd32(hw, TXGBE_XPCS_IDADATA);
1861         return data;
1862 }
1863
1864 static inline void
1865 wr32_epcs(struct txgbe_hw *hw, u32 addr, u32 data)
1866 {
1867         wr32(hw, TXGBE_XPCS_IDAADDR, addr);
1868         wr32(hw, TXGBE_XPCS_IDADATA, data);
1869 }
1870
1871 static inline u32
1872 rd32_ephy(struct txgbe_hw *hw, u32 addr)
1873 {
1874         u32 data;
1875         wr32(hw, TXGBE_EPHY_IDAADDR, addr);
1876         data = rd32(hw, TXGBE_EPHY_IDADATA);
1877         return data;
1878 }
1879
1880 static inline void
1881 wr32_ephy(struct txgbe_hw *hw, u32 addr, u32 data)
1882 {
1883         wr32(hw, TXGBE_EPHY_IDAADDR, addr);
1884         wr32(hw, TXGBE_EPHY_IDADATA, data);
1885 }
1886
1887 #endif /* _TXGBE_REGS_H_ */